TimeQuest Timing Analyzer report for CH12_MG90S_1
Mon Mar 19 14:13:26 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[17]'
 14. Slow 1200mV 85C Model Setup: 'FD[4]'
 15. Slow 1200mV 85C Model Setup: 'FD[7]'
 16. Slow 1200mV 85C Model Setup: 'gckP31'
 17. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 18. Slow 1200mV 85C Model Hold: 'FD[0]'
 19. Slow 1200mV 85C Model Hold: 'gckP31'
 20. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 21. Slow 1200mV 85C Model Hold: 'FD[7]'
 22. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 23. Slow 1200mV 85C Model Hold: 'FD[17]'
 24. Slow 1200mV 85C Model Hold: 'FD[4]'
 25. Slow 1200mV 85C Model Recovery: 'FD[0]'
 26. Slow 1200mV 85C Model Recovery: 'FD[4]'
 27. Slow 1200mV 85C Model Recovery: 'FD[7]'
 28. Slow 1200mV 85C Model Removal: 'FD[7]'
 29. Slow 1200mV 85C Model Removal: 'FD[0]'
 30. Slow 1200mV 85C Model Removal: 'FD[4]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Slow 1200mV 85C Model Metastability Report
 43. Slow 1200mV 0C Model Fmax Summary
 44. Slow 1200mV 0C Model Setup Summary
 45. Slow 1200mV 0C Model Hold Summary
 46. Slow 1200mV 0C Model Recovery Summary
 47. Slow 1200mV 0C Model Removal Summary
 48. Slow 1200mV 0C Model Minimum Pulse Width Summary
 49. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 50. Slow 1200mV 0C Model Setup: 'FD[0]'
 51. Slow 1200mV 0C Model Setup: 'FD[17]'
 52. Slow 1200mV 0C Model Setup: 'FD[4]'
 53. Slow 1200mV 0C Model Setup: 'FD[7]'
 54. Slow 1200mV 0C Model Setup: 'gckP31'
 55. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 56. Slow 1200mV 0C Model Hold: 'FD[0]'
 57. Slow 1200mV 0C Model Hold: 'gckP31'
 58. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 59. Slow 1200mV 0C Model Hold: 'FD[7]'
 60. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 61. Slow 1200mV 0C Model Hold: 'FD[17]'
 62. Slow 1200mV 0C Model Hold: 'FD[4]'
 63. Slow 1200mV 0C Model Recovery: 'FD[0]'
 64. Slow 1200mV 0C Model Recovery: 'FD[4]'
 65. Slow 1200mV 0C Model Recovery: 'FD[7]'
 66. Slow 1200mV 0C Model Removal: 'FD[7]'
 67. Slow 1200mV 0C Model Removal: 'FD[0]'
 68. Slow 1200mV 0C Model Removal: 'FD[4]'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 71. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Slow 1200mV 0C Model Metastability Report
 81. Fast 1200mV 0C Model Setup Summary
 82. Fast 1200mV 0C Model Hold Summary
 83. Fast 1200mV 0C Model Recovery Summary
 84. Fast 1200mV 0C Model Removal Summary
 85. Fast 1200mV 0C Model Minimum Pulse Width Summary
 86. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
 87. Fast 1200mV 0C Model Setup: 'FD[0]'
 88. Fast 1200mV 0C Model Setup: 'FD[17]'
 89. Fast 1200mV 0C Model Setup: 'FD[4]'
 90. Fast 1200mV 0C Model Setup: 'FD[7]'
 91. Fast 1200mV 0C Model Setup: 'gckP31'
 92. Fast 1200mV 0C Model Setup: 'LCM_RESET'
 93. Fast 1200mV 0C Model Hold: 'FD[0]'
 94. Fast 1200mV 0C Model Hold: 'gckP31'
 95. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
 96. Fast 1200mV 0C Model Hold: 'FD[7]'
 97. Fast 1200mV 0C Model Hold: 'LCM_RESET'
 98. Fast 1200mV 0C Model Hold: 'FD[17]'
 99. Fast 1200mV 0C Model Hold: 'FD[4]'
100. Fast 1200mV 0C Model Recovery: 'FD[0]'
101. Fast 1200mV 0C Model Recovery: 'FD[4]'
102. Fast 1200mV 0C Model Recovery: 'FD[7]'
103. Fast 1200mV 0C Model Removal: 'FD[7]'
104. Fast 1200mV 0C Model Removal: 'FD[0]'
105. Fast 1200mV 0C Model Removal: 'FD[4]'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
107. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
108. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
109. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
110. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
111. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
112. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Fast 1200mV 0C Model Metastability Report
118. Multicorner Timing Analysis Summary
119. Setup Times
120. Hold Times
121. Clock to Output Times
122. Minimum Clock to Output Times
123. Board Trace Model Assignments
124. Input Transition Times
125. Slow Corner Signal Integrity Metrics
126. Fast Corner Signal Integrity Metrics
127. Setup Transfers
128. Hold Transfers
129. Recovery Transfers
130. Removal Transfers
131. Report TCCS
132. Report RSKM
133. Unconstrained Paths
134. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH12_MG90S_1                                                   ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; FD[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }      ;
; FD[4]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }      ;
; FD[7]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }      ;
; FD[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }     ;
; gckP31     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }     ;
; LCM_RESET  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }  ;
; LCMP_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 149.01 MHz ; 149.01 MHz      ; FD[17]     ;                                                               ;
; 159.29 MHz ; 159.29 MHz      ; FD[0]      ;                                                               ;
; 167.5 MHz  ; 167.5 MHz       ; FD[4]      ;                                                               ;
; 224.42 MHz ; 224.42 MHz      ; FD[7]      ;                                                               ;
; 328.95 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -30.746 ; -652.097      ;
; FD[0]      ; -7.905  ; -514.135      ;
; FD[17]     ; -5.711  ; -45.081       ;
; FD[4]      ; -4.970  ; -190.704      ;
; FD[7]      ; -3.595  ; -42.433       ;
; gckP31     ; -2.040  ; -23.962       ;
; LCM_RESET  ; -1.096  ; -5.113        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; FD[0]      ; -2.704 ; -13.714       ;
; gckP31     ; -1.621 ; -16.233       ;
; LCMP_RESET ; -0.747 ; -2.903        ;
; FD[7]      ; 0.336  ; 0.000         ;
; LCM_RESET  ; 0.365  ; 0.000         ;
; FD[17]     ; 0.435  ; 0.000         ;
; FD[4]      ; 0.435  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; FD[0] ; -6.099 ; -349.676              ;
; FD[4] ; -0.883 ; -4.518                ;
; FD[7] ; 0.247  ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[7] ; -0.271 ; -5.927               ;
; FD[0] ; 0.514  ; 0.000                ;
; FD[4] ; 0.950  ; 0.000                ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; gckP31     ; -3.000 ; -29.766                     ;
; FD[0]      ; -1.487 ; -121.934                    ;
; FD[4]      ; -1.487 ; -72.863                     ;
; FD[7]      ; -1.487 ; -32.714                     ;
; FD[17]     ; -1.487 ; -23.792                     ;
; LCMP_RESET ; 0.144  ; 0.000                       ;
; LCM_RESET  ; 0.391  ; 0.000                       ;
+------------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -30.746 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 32.712     ;
; -30.685 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 32.651     ;
; -30.491 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 32.407     ;
; -30.467 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 32.433     ;
; -30.439 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.090      ; 32.390     ;
; -30.438 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.090      ; 32.389     ;
; -30.434 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 32.404     ;
; -30.430 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 32.346     ;
; -30.373 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 32.343     ;
; -30.356 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.183      ; 32.256     ;
; -30.355 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.183      ; 32.255     ;
; -30.282 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.090      ; 32.233     ;
; -30.212 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 32.128     ;
; -30.199 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.183      ; 32.099     ;
; -30.155 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 32.125     ;
; -29.952 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.912      ; 32.064     ;
; -29.784 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.912      ; 31.896     ;
; -29.762 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.912      ; 31.874     ;
; -29.728 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.106      ; 31.709     ;
; -29.727 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.106      ; 31.708     ;
; -29.704 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.896      ; 31.605     ;
; -29.571 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.106      ; 31.552     ;
; -29.536 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.896      ; 31.437     ;
; -29.514 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.896      ; 31.415     ;
; -29.383 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.105      ; 31.337     ;
; -29.215 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.105      ; 31.169     ;
; -29.193 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.105      ; 31.147     ;
; -29.061 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.893      ; 30.963     ;
; -28.916 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.893      ; 30.818     ;
; -28.912 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.893      ; 30.814     ;
; -28.878 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 30.844     ;
; -28.721 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.085      ; 30.667     ;
; -28.638 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.178      ; 30.533     ;
; -28.623 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 30.539     ;
; -28.566 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 30.536     ;
; -28.372 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.314     ;
; -28.340 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.281     ;
; -28.227 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.169     ;
; -28.223 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.165     ;
; -28.195 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.136     ;
; -28.191 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.909      ; 30.132     ;
; -28.010 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.101      ; 29.986     ;
; -27.849 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.912      ; 29.961     ;
; -27.816 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.888      ; 29.713     ;
; -27.809 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.071      ; 29.736     ;
; -27.748 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.071      ; 29.675     ;
; -27.601 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.896      ; 29.502     ;
; -27.530 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.071      ; 29.457     ;
; -27.280 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.105      ; 29.234     ;
; -27.127 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.904      ; 29.064     ;
; -27.095 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.904      ; 29.031     ;
; -26.254 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 28.220     ;
; -25.999 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 27.915     ;
; -25.942 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 27.912     ;
; -25.941 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.071      ; 27.868     ;
; -25.902 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.932      ; 27.816     ;
; -25.901 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.932      ; 27.815     ;
; -25.783 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.072      ; 27.716     ;
; -25.745 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.932      ; 27.659     ;
; -25.700 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.165      ; 27.582     ;
; -25.407 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.875      ; 27.291     ;
; -25.072 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.088      ; 27.035     ;
; -24.718 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.891      ; 26.642     ;
; -24.686 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.891      ; 26.609     ;
; -24.442 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.912      ; 26.554     ;
; -24.194 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.896      ; 26.095     ;
; -24.184 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.927      ; 26.093     ;
; -24.144 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.070      ; 26.422     ;
; -24.096 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.113      ; 26.419     ;
; -23.949 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.111      ; 26.268     ;
; -23.873 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.105      ; 25.827     ;
; -23.706 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 25.672     ;
; -23.486 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.088      ; 25.782     ;
; -23.458 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.083      ; 25.749     ;
; -23.451 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.056      ; 25.367     ;
; -23.438 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.131      ; 25.779     ;
; -23.417 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.088      ; 25.713     ;
; -23.410 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.126      ; 25.746     ;
; -23.394 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.108      ; 25.364     ;
; -23.369 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.131      ; 25.710     ;
; -23.317 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.071      ; 25.244     ;
; -23.300 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.088      ; 25.596     ;
; -23.291 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 25.628     ;
; -23.263 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.124      ; 25.595     ;
; -23.256 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.094      ; 25.545     ;
; -23.252 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.131      ; 25.593     ;
; -23.222 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 25.559     ;
; -23.105 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 25.442     ;
; -22.980 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.072      ; 24.913     ;
; -22.897 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.165      ; 24.779     ;
; -22.635 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.913      ; 24.750     ;
; -22.598 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.112      ; 24.905     ;
; -22.570 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.107      ; 24.872     ;
; -22.529 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.112      ; 24.836     ;
; -22.477 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.875      ; 24.361     ;
; -22.412 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.112      ; 24.719     ;
; -22.377 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.913      ; 24.492     ;
; -22.342 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.913      ; 24.457     ;
; -22.339 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.913      ; 24.454     ;
; -22.273 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.913      ; 24.388     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                     ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.905 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 8.103      ;
; -7.905 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 8.103      ;
; -7.905 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 8.103      ;
; -7.905 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 8.103      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 8.072      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 8.072      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 8.072      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 8.072      ;
; -7.840 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.848      ;
; -7.840 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.848      ;
; -7.840 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.848      ;
; -7.840 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.848      ;
; -7.811 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.817      ;
; -7.811 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.817      ;
; -7.811 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.817      ;
; -7.811 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.817      ;
; -7.799 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.997      ;
; -7.794 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.807     ; 7.988      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.809     ; 7.977      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.809     ; 7.977      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.785 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 7.992      ;
; -7.772 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.967      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.770 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 7.965      ;
; -7.740 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.938      ;
; -7.740 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.938      ;
; -7.734 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.742      ;
; -7.731 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.928      ;
; -7.731 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.928      ;
; -7.731 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.928      ;
; -7.731 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.928      ;
; -7.729 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.997     ; 7.733      ;
; -7.725 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.802     ; 7.924      ;
; -7.725 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.802     ; 7.924      ;
; -7.725 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.812     ; 7.914      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.999     ; 7.722      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.999     ; 7.722      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.720 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 7.737      ;
; -7.717 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.915      ;
; -7.717 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.915      ;
; -7.717 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.915      ;
; -7.717 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 7.915      ;
; -7.707 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.712      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.705 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 7.710      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.692 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 7.888      ;
; -7.675 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.683      ;
; -7.675 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.683      ;
; -7.670 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.867      ;
; -7.670 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.867      ;
; -7.670 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.867      ;
; -7.670 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.867      ;
; -7.670 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 7.867      ;
; -7.666 ; LCMx[0]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 7.673      ;
; -7.666 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 7.673      ;
; -7.666 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 7.673      ;
; -7.666 ; LCMx[0]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 7.673      ;
; -7.660 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.992     ; 7.669      ;
; -7.660 ; LCMx[0]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.992     ; 7.669      ;
; -7.660 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.002     ; 7.659      ;
; -7.656 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.802     ; 7.855      ;
; -7.652 ; LCMx[0]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.660      ;
; -7.652 ; LCMx[0]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.660      ;
; -7.652 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.660      ;
; -7.652 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 7.660      ;
; -7.627 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.633      ;
; -7.627 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.633      ;
; -7.627 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 7.633      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                                       ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.711 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.051      ;
; -5.711 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.051      ;
; -5.701 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.041      ;
; -5.701 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.041      ;
; -5.699 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.039      ;
; -5.699 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.039      ;
; -5.666 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.006      ;
; -5.666 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 4.006      ;
; -5.657 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.997      ;
; -5.657 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.997      ;
; -5.655 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.995      ;
; -5.655 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.995      ;
; -5.524 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.864      ;
; -5.524 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.864      ;
; -5.480 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.820      ;
; -5.480 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.820      ;
; -5.341 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.681      ;
; -5.341 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.681      ;
; -5.321 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.661      ;
; -5.321 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.661      ;
; -5.292 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.632      ;
; -5.292 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.632      ;
; -4.760 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.100      ;
; -4.760 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.661     ; 3.100      ;
; -4.625 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.821     ; 2.805      ;
; -4.625 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.821     ; 2.805      ;
; -4.624 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.821     ; 2.804      ;
; -4.624 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.821     ; 2.804      ;
; -4.323 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.747     ; 2.577      ;
; -4.323 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.747     ; 2.577      ;
; -3.897 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.819      ;
; -3.896 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.818      ;
; -3.847 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.769      ;
; -3.845 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.767      ;
; -3.711 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.633      ;
; -3.660 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.582      ;
; -3.562 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.484      ;
; -3.531 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.453      ;
; -3.511 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.433      ;
; -3.474 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.396      ;
; -3.124 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.046      ;
; -2.484 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.484 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.233      ;
; -2.438 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.187      ;
; -1.851 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.773      ;
; -1.827 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.749      ;
; -1.824 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 2.573      ;
; -1.797 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.719      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.772 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.447      ;
; -1.725 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.326     ; 2.400      ;
; -1.708 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.630      ;
; -1.706 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.628      ;
; -1.705 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.627      ;
; -1.704 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.626      ;
; -1.698 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.620      ;
; -1.681 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.603      ;
; -1.675 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.597      ;
; -1.651 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.573      ;
; -1.647 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.569      ;
; -1.622 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.544      ;
; -1.621 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.543      ;
; -1.601 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.523      ;
; -1.568 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.490      ;
; -1.559 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.481      ;
; -1.557 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.479      ;
; -1.552 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.474      ;
; -1.535 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.457      ;
; -1.529 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.451      ;
; -1.522 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.444      ;
; -1.521 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.443      ;
; -1.505 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.427      ;
; -1.505 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.427      ;
; -1.476 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.398      ;
; -1.475 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.397      ;
; -1.455 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.377      ;
; -1.426 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.348      ;
; -1.413 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.335      ;
; -1.411 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.333      ;
; -1.406 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.328      ;
; -1.406 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.328      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                             ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.970 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 5.892      ;
; -4.970 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 5.892      ;
; -4.732 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 5.657      ;
; -4.732 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 5.657      ;
; -4.724 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.661      ;
; -4.628 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.565      ;
; -4.497 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.434      ;
; -4.386 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 5.325      ;
; -4.383 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.320      ;
; -4.369 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.310      ;
; -4.357 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.298      ;
; -4.357 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.298      ;
; -4.350 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.287      ;
; -4.290 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 5.229      ;
; -4.287 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.224      ;
; -4.273 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.214      ;
; -4.261 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.202      ;
; -4.261 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.202      ;
; -4.190 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 5.112      ;
; -4.162 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 5.084      ;
; -4.159 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 5.098      ;
; -4.158 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 5.080      ;
; -4.156 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 5.093      ;
; -4.142 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.083      ;
; -4.130 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.071      ;
; -4.130 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.071      ;
; -4.084 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 5.027      ;
; -4.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.012      ;
; -4.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.012      ;
; -4.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.012      ;
; -4.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 5.012      ;
; -4.037 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.978      ;
; -4.012 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.951      ;
; -4.009 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.946      ;
; -3.995 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.936      ;
; -3.990 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 4.932      ;
; -3.990 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 4.932      ;
; -3.988 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 4.931      ;
; -3.983 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.924      ;
; -3.983 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.924      ;
; -3.975 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.916      ;
; -3.975 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.916      ;
; -3.975 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.916      ;
; -3.975 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.916      ;
; -3.967 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 4.909      ;
; -3.967 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 4.909      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.875      ;
; -3.952 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.877      ;
; -3.941 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.882      ;
; -3.937 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.874      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.933 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.849      ;
; -3.924 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.849      ;
; -3.920 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.845      ;
; -3.918 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.844      ;
; -3.908 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.847      ;
; -3.908 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.847      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.102     ; 4.779      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.102     ; 4.779      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.102     ; 4.779      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.880 ; MCP3202_Driver:U2|MCP3202_ok  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.796      ;
; -3.878 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.817      ;
; -3.878 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.817      ;
; -3.857 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 4.800      ;
; -3.844 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.785      ;
; -3.844 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.785      ;
; -3.844 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.785      ;
; -3.844 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.785      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.844 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.780      ;
; -3.810 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 4.751      ;
; -3.773 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.709      ;
; -3.773 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.709      ;
; -3.773 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.709      ;
; -3.773 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.709      ;
; -3.773 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 4.709      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.595 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 4.567      ;
; -3.488 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.456      ;
; -3.456 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.372      ;
; -3.375 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.343      ;
; -3.315 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 4.287      ;
; -3.291 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.259      ;
; -3.260 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.182      ;
; -3.238 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.154      ;
; -3.215 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.131      ;
; -3.212 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.128      ;
; -3.202 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 4.118      ;
; -3.180 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 4.152      ;
; -3.075 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.043      ;
; -3.074 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.042      ;
; -3.073 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.041      ;
; -3.045 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.013      ;
; -3.041 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.957      ;
; -3.036 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 4.004      ;
; -3.009 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.925      ;
; -3.000 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.916      ;
; -2.994 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.910      ;
; -2.960 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 3.928      ;
; -2.900 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 3.872      ;
; -2.893 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.809      ;
; -2.876 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 3.844      ;
; -2.797 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.713      ;
; -2.787 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.703      ;
; -2.659 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 3.627      ;
; -2.630 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 3.598      ;
; -2.621 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 3.589      ;
; -2.579 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.495      ;
; -2.455 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.377      ;
; -2.378 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.294      ;
; -2.296 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 3.224      ;
; -2.292 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.221      ;
; -2.265 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 3.193      ;
; -2.261 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.190      ;
; -2.256 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 3.184      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 3.153      ;
; -2.130 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 3.046      ;
; -2.038 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.966      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.948      ;
; -2.017 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.945      ;
; -2.003 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.931      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.928      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.927      ;
; -1.963 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.891      ;
; -1.893 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.809      ;
; -1.879 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.807      ;
; -1.875 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.804      ;
; -1.839 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.767      ;
; -1.757 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.673      ;
; -1.749 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.665      ;
; -1.718 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.647      ;
; -1.718 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.646      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.636      ;
; -1.681 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.610      ;
; -1.672 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.600      ;
; -1.663 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.585      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.654 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.582      ;
; -1.619 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.541      ;
; -1.614 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.536      ;
; -1.588 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.510      ;
; -1.572 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.494      ;
; -1.551 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.473      ;
; -1.517 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.439      ;
; -1.506 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.435      ;
; -1.487 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.409      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.040 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.964      ;
; -1.942 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.866      ;
; -1.926 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.850      ;
; -1.894 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.818      ;
; -1.864 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.788      ;
; -1.797 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.721      ;
; -1.796 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.720      ;
; -1.780 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.704      ;
; -1.779 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.703      ;
; -1.748 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.672      ;
; -1.744 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.668      ;
; -1.718 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.642      ;
; -1.651 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.575      ;
; -1.650 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.574      ;
; -1.649 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.573      ;
; -1.634 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.558      ;
; -1.633 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.557      ;
; -1.632 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.556      ;
; -1.602 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.526      ;
; -1.598 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.522      ;
; -1.598 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.522      ;
; -1.572 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.496      ;
; -1.568 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.492      ;
; -1.505 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.429      ;
; -1.504 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.428      ;
; -1.503 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.427      ;
; -1.488 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.412      ;
; -1.487 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.411      ;
; -1.486 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.410      ;
; -1.457 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.378      ;
; -1.456 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.380      ;
; -1.452 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.376      ;
; -1.452 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.376      ;
; -1.450 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.371      ;
; -1.430 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.351      ;
; -1.426 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.350      ;
; -1.422 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.346      ;
; -1.422 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.346      ;
; -1.359 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.280      ;
; -1.359 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.283      ;
; -1.358 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.282      ;
; -1.357 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.281      ;
; -1.344 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.266      ;
; -1.343 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.264      ;
; -1.341 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.265      ;
; -1.340 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.264      ;
; -1.312 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.234      ;
; -1.311 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.232      ;
; -1.310 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.231      ;
; -1.306 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.230      ;
; -1.306 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.230      ;
; -1.304 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.225      ;
; -1.284 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.205      ;
; -1.282 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.204      ;
; -1.281 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.202      ;
; -1.276 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.200      ;
; -1.276 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.200      ;
; -1.214 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.136      ;
; -1.213 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.134      ;
; -1.213 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.137      ;
; -1.211 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.135      ;
; -1.198 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.120      ;
; -1.197 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.118      ;
; -1.197 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.119      ;
; -1.194 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.118      ;
; -1.166 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.088      ;
; -1.166 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.087      ;
; -1.165 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.086      ;
; -1.164 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.085      ;
; -1.160 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.084      ;
; -1.160 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.084      ;
; -1.158 ; FD[11]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.079      ;
; -1.138 ; FD[11]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.059      ;
; -1.136 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.058      ;
; -1.135 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.056      ;
; -1.134 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.055      ;
; -1.130 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.054      ;
; -1.130 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.054      ;
; -1.070 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.991      ;
; -1.069 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.991      ;
; -1.068 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.990      ;
; -1.067 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.988      ;
; -1.065 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.989      ;
; -1.053 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.974      ;
; -1.052 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.974      ;
; -1.051 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.972      ;
; -1.051 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.050 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.972      ;
; -1.023 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.944      ;
; -1.020 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.942      ;
; -1.020 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.941      ;
; -1.019 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.940      ;
; -1.018 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.939      ;
; -1.016 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.938      ;
; -1.014 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.938      ;
; -0.990 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.911      ;
; -0.990 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.912      ;
; -0.989 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.910      ;
; -0.988 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.909      ;
; -0.986 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.908      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.096 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.036      ; 0.801      ;
; -1.074 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.152     ; 0.987      ;
; -0.992 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.037     ; 0.815      ;
; -0.976 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.036     ; 0.804      ;
; -0.975 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.036     ; 0.803      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                       ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.704 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 1.468      ;
; -2.132 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 1.540      ;
; -0.991 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 3.181      ;
; -0.476 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 3.696      ;
; -0.449 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 3.723      ;
; -0.447 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 3.225      ;
; -0.409 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.762      ;
; -0.324 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.847      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[3][5]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[8][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.281 ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.890      ;
; -0.266 ; LCM_RESET  ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.901      ;
; -0.266 ; LCM_RESET  ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.674      ; 3.901      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[11][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.915      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.915      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.915      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.915      ;
; -0.242 ; LCM_RESET  ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.929      ;
; -0.242 ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.929      ;
; -0.242 ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.929      ;
; -0.242 ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.929      ;
; -0.242 ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.929      ;
; -0.191 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.980      ;
; -0.191 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.980      ;
; -0.191 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.678      ; 3.980      ;
; -0.180 ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.671      ; 3.984      ;
; -0.179 ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 3.993      ;
; -0.179 ; LCM_RESET  ; LCM_com_data[1][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 3.993      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[13][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.172 ; LCM_RESET  ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.689      ; 4.010      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.160 ; LCM_RESET  ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.009      ;
; -0.114 ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.680      ; 4.059      ;
; -0.091 ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.082      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.677      ; 4.079      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.677      ; 4.079      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.677      ; 4.079      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.677      ; 4.079      ;
; -0.039 ; LCM_RESET  ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 4.133      ;
; -0.039 ; LCM_RESET  ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 4.133      ;
; -0.039 ; LCM_RESET  ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 4.133      ;
; -0.039 ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 4.133      ;
; -0.037 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.679      ; 4.135      ;
; -0.021 ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.152      ;
; -0.021 ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.152      ;
; -0.016 ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.157      ;
; -0.016 ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.157      ;
; -0.016 ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.157      ;
; -0.016 ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.680      ; 4.157      ;
; 0.020  ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.189      ;
; 0.049  ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.676      ; 4.218      ;
; 0.095  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.266      ;
; 0.107  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 3.779      ;
; 0.107  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 3.779      ;
; 0.122  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.293      ;
; 0.232  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 3.904      ;
; 0.242  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.413      ;
; 0.244  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.415      ;
; 0.296  ; LCM[1]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.748      ; 3.276      ;
; 0.332  ; LCM_RESET  ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.003      ;
; 0.332  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.003      ;
; 0.332  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.003      ;
; 0.332  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.003      ;
; 0.332  ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.003      ;
; 0.339  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.010      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[3][5]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[8][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.352  ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.023      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.671      ; 4.048      ;
; 0.386  ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.057      ;
; 0.386  ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.057      ;
; 0.386  ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.057      ;
; 0.390  ; LCM_RESET  ; LCM_com_data[11][4]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.061      ;
; 0.390  ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.061      ;
; 0.390  ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.061      ;
; 0.390  ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.061      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 4.071      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[1][2]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.679      ; 4.071      ;
; 0.401  ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.678      ; 4.072      ;
; 0.420  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.680      ; 4.093      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.621 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 1.928      ;
; -1.579 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 3.046      ; 1.970      ;
; -1.279 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.270      ;
; -1.270 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.279      ;
; -1.233 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 1.816      ;
; -1.233 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.046      ; 2.316      ;
; -1.225 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 3.046      ; 2.324      ;
; -1.154 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 3.046      ; 1.895      ;
; -1.139 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.410      ;
; -1.130 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.419      ;
; -1.094 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 3.046      ; 2.455      ;
; -1.085 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 3.046      ; 2.464      ;
; -0.999 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.550      ;
; -0.990 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.559      ;
; -0.954 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 3.046      ; 2.595      ;
; -0.948 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 2.604      ;
; -0.900 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.149      ;
; -0.872 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.046      ; 2.677      ;
; -0.866 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 2.686      ;
; -0.859 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 2.690      ;
; -0.853 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 2.699      ;
; -0.844 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.046      ; 2.205      ;
; -0.817 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 2.735      ;
; -0.808 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 2.744      ;
; -0.769 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.280      ;
; -0.760 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.289      ;
; -0.735 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 2.817      ;
; -0.734 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 3.046      ; 2.315      ;
; -0.726 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 2.826      ;
; -0.725 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 3.046      ; 2.324      ;
; -0.722 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 2.830      ;
; -0.713 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 2.839      ;
; -0.677 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 2.875      ;
; -0.668 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 2.884      ;
; -0.629 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.420      ;
; -0.620 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.429      ;
; -0.595 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 2.957      ;
; -0.594 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 3.046      ; 2.455      ;
; -0.586 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 2.966      ;
; -0.585 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 3.046      ; 2.464      ;
; -0.582 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 2.970      ;
; -0.573 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 2.979      ;
; -0.537 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 3.015      ;
; -0.528 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 3.024      ;
; -0.511 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.046      ; 2.538      ;
; -0.489 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.560      ;
; -0.480 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 2.569      ;
; -0.457 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.595      ;
; -0.455 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 3.097      ;
; -0.448 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.604      ;
; -0.446 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 3.106      ;
; -0.442 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 3.110      ;
; -0.433 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 3.119      ;
; -0.397 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 3.155      ;
; -0.388 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 3.049      ; 3.164      ;
; -0.383 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.669      ;
; -0.374 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.678      ;
; -0.352 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.700      ;
; -0.343 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.709      ;
; -0.317 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.735      ;
; -0.315 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 3.237      ;
; -0.308 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.744      ;
; -0.306 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.049      ; 3.246      ;
; -0.302 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 3.250      ;
; -0.293 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.049      ; 3.259      ;
; -0.243 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.809      ;
; -0.234 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.818      ;
; -0.212 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.840      ;
; -0.210 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.046      ; 3.339      ;
; -0.203 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.849      ;
; -0.177 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.875      ;
; -0.168 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 2.884      ;
; -0.103 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.949      ;
; -0.094 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 2.958      ;
; -0.072 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.980      ;
; -0.063 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 2.989      ;
; -0.037 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 3.015      ;
; -0.028 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 3.024      ;
; 0.037  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 3.089      ;
; 0.046  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 3.098      ;
; 0.068  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 3.120      ;
; 0.077  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 3.129      ;
; 0.103  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 3.049      ; 3.155      ;
; 0.119  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 3.049      ; 3.671      ;
; 0.177  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.049      ; 3.229      ;
; 0.208  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.049      ; 3.260      ;
; 0.366  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.046      ; 3.415      ;
; 0.591  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 3.049      ; 3.643      ;
; 0.717  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.029      ;
; 0.717  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.717  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.718  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.030      ;
; 0.718  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.030      ;
; 0.719  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.031      ;
; 0.720  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.031      ;
; 0.720  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.032      ;
; 0.721  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
; 0.721  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
; 0.721  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.722  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.033      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                                     ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.747 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.671      ; 2.944      ;
; -0.735 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.966      ; 4.251      ;
; -0.525 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.598      ; 3.093      ;
; -0.517 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.598      ; 3.101      ;
; -0.268 ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.671      ; 3.423      ;
; -0.240 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.382      ; 3.162      ;
; -0.231 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.382      ; 3.171      ;
; -0.170 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.572      ; 3.422      ;
; -0.143 ; LCM[1]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.396      ; 3.273      ;
; -0.112 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.383      ; 3.291      ;
; 0.034  ; LCM[0]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.396      ; 3.450      ;
; 0.065  ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.383      ; 3.468      ;
; 0.358  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.482      ; 2.860      ;
; 0.734  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 3.052      ;
; 1.044  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.281      ; 3.345      ;
; 1.056  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.320      ; 3.396      ;
; 1.083  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.520      ; 3.623      ;
; 1.253  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 3.571      ;
; 1.262  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.483      ; 3.765      ;
; 1.392  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 3.710      ;
; 1.611  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.485      ; 4.116      ;
; 1.687  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.303      ; 4.010      ;
; 1.798  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 4.116      ;
; 1.846  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.487      ; 4.353      ;
; 1.905  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.518      ; 4.443      ;
; 1.995  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.691      ; 4.706      ;
; 2.239  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.691      ; 4.950      ;
; 2.271  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.489      ; 4.780      ;
; 2.369  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.305      ; 4.694      ;
; 2.427  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 4.745      ;
; 2.531  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.301      ; 4.852      ;
; 2.617  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.321      ; 4.958      ;
; 2.638  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 5.332      ;
; 2.640  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.011      ;
; 2.659  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.030      ;
; 2.683  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.054      ;
; 2.768  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 5.462      ;
; 2.887  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.687      ; 5.594      ;
; 2.902  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.522      ; 5.444      ;
; 2.929  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.691      ; 5.640      ;
; 3.040  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.350      ; 5.410      ;
; 3.056  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.427      ;
; 3.077  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.321      ; 5.418      ;
; 3.120  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 5.438      ;
; 3.158  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.529      ;
; 3.228  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.350      ; 5.598      ;
; 3.291  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.369      ; 5.680      ;
; 3.348  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.369      ; 5.737      ;
; 3.349  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 5.720      ;
; 3.368  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.321      ; 5.709      ;
; 3.409  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 6.103      ;
; 3.433  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.311      ; 5.764      ;
; 3.455  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.524      ; 5.999      ;
; 3.486  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.350      ; 5.856      ;
; 3.710  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.281      ; 6.011      ;
; 3.780  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.370      ; 6.170      ;
; 3.799  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.503      ; 6.322      ;
; 3.819  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.354      ; 6.193      ;
; 3.824  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.485      ; 6.329      ;
; 3.851  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.186      ;
; 3.881  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.350      ; 6.251      ;
; 3.887  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.322      ; 6.229      ;
; 3.930  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.503      ; 6.453      ;
; 3.948  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.307      ; 6.275      ;
; 3.954  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.493      ; 6.467      ;
; 3.978  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.342      ; 6.340      ;
; 4.046  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.343      ; 6.409      ;
; 4.061  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.318      ; 6.399      ;
; 4.076  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.485      ; 6.581      ;
; 4.082  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.353      ; 6.455      ;
; 4.126  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.522      ; 6.668      ;
; 4.149  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.352      ; 6.521      ;
; 4.150  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.351      ; 6.521      ;
; 4.168  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.370      ; 6.558      ;
; 4.188  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 6.506      ;
; 4.205  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.526      ; 6.751      ;
; 4.227  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.319      ; 6.566      ;
; 4.241  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.528      ; 6.789      ;
; 4.258  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.352      ; 6.630      ;
; 4.310  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.366      ; 6.696      ;
; 4.323  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.658      ;
; 4.376  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 6.694      ;
; 4.394  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.502      ; 6.916      ;
; 4.403  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.499      ; 6.922      ;
; 4.407  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.350      ; 6.777      ;
; 4.410  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.298      ; 6.728      ;
; 4.440  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.324      ; 6.784      ;
; 4.469  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.470      ; 6.959      ;
; 4.472  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.807      ;
; 4.483  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.623      ; 7.126      ;
; 4.485  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.474      ; 6.979      ;
; 4.500  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.352      ; 6.872      ;
; 4.518  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.853      ;
; 4.539  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.365      ; 6.924      ;
; 4.592  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.470      ; 7.082      ;
; 4.631  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.352      ; 7.003      ;
; 4.651  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.520      ; 7.191      ;
; 4.655  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.370      ; 7.045      ;
; 4.657  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.353      ; 7.030      ;
; 4.727  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 7.062      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.185      ; 0.753      ;
; 0.373 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.301      ; 0.906      ;
; 0.394 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.184      ; 0.810      ;
; 0.395 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.182      ; 0.809      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.509 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.317      ; 1.058      ;
; 0.547 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.112      ; 0.891      ;
; 0.552 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.863      ;
; 0.554 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.865      ;
; 0.730 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.318      ; 1.280      ;
; 0.752 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.063      ;
; 0.754 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.065      ;
; 0.770 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.081      ;
; 0.791 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.102      ;
; 0.793 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.104      ;
; 0.797 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.108      ;
; 0.827 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.138      ;
; 0.838 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.149      ;
; 0.851 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.319      ; 1.402      ;
; 0.948 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.259      ;
; 0.952 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.263      ;
; 0.955 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.266      ;
; 0.956 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.267      ;
; 0.961 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.272      ;
; 0.968 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.279      ;
; 0.975 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.286      ;
; 0.978 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.289      ;
; 1.016 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.315      ; 1.563      ;
; 1.052 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.363      ;
; 1.107 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.131 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.442      ;
; 1.140 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.451      ;
; 1.204 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.515      ;
; 1.216 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.527      ;
; 1.238 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.238 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.271 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.582      ;
; 1.280 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.591      ;
; 1.293 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.604      ;
; 1.310 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.621      ;
; 1.313 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.624      ;
; 1.314 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.625      ;
; 1.314 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.625      ;
; 1.325 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.636      ;
; 1.332 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.643      ;
; 1.338 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.649      ;
; 1.343 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.312      ; 1.887      ;
; 1.345 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.656      ;
; 1.378 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.689      ;
; 1.384 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.695      ;
; 1.387 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.698      ;
; 1.408 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.719      ;
; 1.429 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.740      ;
; 1.433 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.744      ;
; 1.450 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.761      ;
; 1.450 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.761      ;
; 1.454 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.765      ;
; 1.454 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.765      ;
; 1.472 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.783      ;
; 1.478 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.789      ;
; 1.482 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.793      ;
; 1.496 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.807      ;
; 1.548 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.859      ;
; 1.573 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.884      ;
; 1.594 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.905      ;
; 1.594 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.905      ;
; 1.607 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.918      ;
; 1.612 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.923      ;
; 1.618 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.929      ;
; 1.636 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.086      ; 1.954      ;
; 1.643 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.954      ;
; 1.654 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.965      ;
; 1.688 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.999      ;
; 1.713 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.024      ;
; 1.734 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.045      ;
; 1.752 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.086      ; 2.070      ;
; 1.752 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.063      ;
; 1.778 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.089      ;
; 1.874 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.185      ;
; 1.931 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.086      ; 2.249      ;
; 1.934 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.245      ;
; 1.944 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.255      ;
; 1.944 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.086      ; 2.262      ;
; 2.001 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.312      ;
; 2.058 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.073      ; 2.363      ;
; 2.091 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.402      ;
; 2.092 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.403      ;
; 2.111 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.073      ; 2.416      ;
; 2.115 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.432      ;
; 2.115 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.432      ;
; 2.115 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.432      ;
; 2.115 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.085      ; 2.432      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.360      ; 0.745      ;
; 0.441 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.285      ; 0.746      ;
; 0.442 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.284      ; 0.746      ;
; 0.458 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.284      ; 0.762      ;
; 0.704 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.164      ; 0.888      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                       ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.732 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.043      ;
; 0.941 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.252      ;
; 0.976 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.287      ;
; 0.979 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 1.223      ;
; 0.988 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.299      ;
; 0.999 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.310      ;
; 1.001 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.312      ;
; 1.004 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.315      ;
; 1.006 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.317      ;
; 1.065 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.376      ;
; 1.263 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.263 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.574      ;
; 1.280 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.591      ;
; 1.292 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.603      ;
; 1.301 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.612      ;
; 1.313 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.624      ;
; 1.334 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.645      ;
; 1.334 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.645      ;
; 1.348 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.659      ;
; 1.352 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.663      ;
; 1.353 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.664      ;
; 1.356 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.667      ;
; 1.358 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.669      ;
; 1.360 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.671      ;
; 1.382 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.693      ;
; 1.418 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.729      ;
; 1.432 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.743      ;
; 1.436 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.747      ;
; 1.438 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.749      ;
; 1.442 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.753      ;
; 1.447 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.758      ;
; 1.449 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.760      ;
; 1.453 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.764      ;
; 1.474 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.785      ;
; 1.492 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.803      ;
; 1.493 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.804      ;
; 1.496 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.807      ;
; 1.498 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.809      ;
; 1.500 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.811      ;
; 1.522 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.833      ;
; 1.558 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.869      ;
; 1.572 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.883      ;
; 1.582 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.893      ;
; 1.587 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.898      ;
; 1.589 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.900      ;
; 1.593 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.904      ;
; 1.600 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.911      ;
; 1.613 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.924      ;
; 1.614 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.925      ;
; 1.633 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.944      ;
; 1.636 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.947      ;
; 1.638 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.949      ;
; 1.640 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.951      ;
; 1.662 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.973      ;
; 1.668 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.979      ;
; 1.696 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.007      ;
; 1.698 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.009      ;
; 1.722 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.033      ;
; 1.729 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.040      ;
; 1.740 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.051      ;
; 1.754 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.065      ;
; 1.755 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.066      ;
; 1.773 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.084      ;
; 1.778 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.089      ;
; 1.780 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.091      ;
; 1.783 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.094      ;
; 1.793 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.104      ;
; 1.795 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.106      ;
; 1.802 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.113      ;
; 1.808 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.119      ;
; 1.822 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.133      ;
; 1.838 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.149      ;
; 1.869 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.180      ;
; 1.918 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.229      ;
; 1.942 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.253      ;
; 1.978 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.289      ;
; 1.987 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.231      ;
; 1.998 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.309      ;
; 2.111 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.422      ;
; 2.133 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.444      ;
; 2.167 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.478      ;
; 2.178 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.489      ;
; 2.181 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.083      ; 2.496      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.012      ; 2.445      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.447 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.490 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.801      ;
; 0.508 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.818      ;
; 0.508 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.532 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.842      ;
; 0.671 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.982      ;
; 0.705 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.015      ;
; 0.749 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.059      ;
; 0.750 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.060      ;
; 0.764 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.074      ;
; 0.844 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.155      ;
; 0.883 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.194      ;
; 0.902 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.213      ;
; 0.902 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.213      ;
; 0.902 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.213      ;
; 0.903 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.214      ;
; 0.904 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.215      ;
; 0.907 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.218      ;
; 0.907 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.218      ;
; 0.908 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.219      ;
; 0.909 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.220      ;
; 0.910 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.221      ;
; 0.977 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.288      ;
; 0.980 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.290      ;
; 1.103 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.413      ;
; 1.111 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.421      ;
; 1.118 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.428      ;
; 1.120 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.430      ;
; 1.125 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.436      ;
; 1.131 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.442      ;
; 1.175 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.486      ;
; 1.249 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.559      ;
; 1.258 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.568      ;
; 1.263 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 1.561      ;
; 1.293 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.603      ;
; 1.317 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.628      ;
; 1.326 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.634      ;
; 1.327 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.637      ;
; 1.353 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.664      ;
; 1.360 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.670      ;
; 1.360 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.670      ;
; 1.360 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.670      ;
; 1.360 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.670      ;
; 1.362 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.673      ;
; 1.424 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.091      ; 1.747      ;
; 1.433 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.743      ;
; 1.442 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.750      ;
; 1.467 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.777      ;
; 1.484 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.091      ; 1.807      ;
; 1.487 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.073      ; 1.792      ;
; 1.520 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.073      ; 1.825      ;
; 1.549 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.073      ; 1.854      ;
; 1.669 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.977      ;
; 1.684 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.014      ;
; 1.738 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.062      ;
; 1.741 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.089      ; 2.062      ;
; 1.741 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.052      ;
; 1.761 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.072      ;
; 1.794 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 2.092      ;
; 1.901 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.212      ;
; 1.905 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.216      ;
; 1.994 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.304      ;
; 1.994 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.304      ;
; 1.994 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.304      ;
; 1.995 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.306      ;
; 1.995 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.306      ;
; 2.022 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.352      ;
; 2.029 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.096      ; 2.357      ;
; 2.041 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.096      ; 2.369      ;
; 2.094 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.405      ;
; 2.099 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.323      ; 2.654      ;
; 2.099 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[17]       ; FD[4]       ; 0.000        ; 0.323      ; 2.654      ;
; 2.122 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.679      ;
; 2.148 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.458      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.720      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.720      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.720      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.720      ;
; 2.173 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.489      ;
; 2.176 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.327      ; 2.735      ;
; 2.292 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.608      ;
; 2.336 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.647      ;
; 2.340 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.656      ;
; 2.341 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.671      ;
; 2.352 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.664      ;
; 2.359 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.669      ;
; 2.359 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.669      ;
; 2.363 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.693      ;
; 2.371 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.682      ;
; 2.374 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.690      ;
; 2.382 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 2.696      ;
; 2.390 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.720      ;
; 2.390 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.098      ; 2.720      ;
; 2.397 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.713      ;
; 2.400 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.325      ; 2.957      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.099 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.295      ;
; -6.099 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.295      ;
; -6.099 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.295      ;
; -6.099 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.809     ; 6.291      ;
; -6.099 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.812     ; 6.288      ;
; -6.099 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.809     ; 6.291      ;
; -6.098 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.296      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.295      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.294      ;
; -6.098 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.794     ; 6.305      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.293      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.294      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.295      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.295      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.294      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.295      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.293      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.803     ; 6.295      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.294      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.293      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.806     ; 6.292      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.805     ; 6.293      ;
; -6.097 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.804     ; 6.294      ;
; -6.034 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.040      ;
; -6.034 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.040      ;
; -6.034 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.040      ;
; -6.034 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.999     ; 6.036      ;
; -6.034 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.002     ; 6.033      ;
; -6.034 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.999     ; 6.036      ;
; -6.033 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.041      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.040      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.039      ;
; -6.033 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.984     ; 6.050      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.038      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.039      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.040      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 6.037      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.040      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 6.037      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 6.037      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 6.037      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.994     ; 6.039      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.993     ; 6.040      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.995     ; 6.038      ;
; -6.032 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.996     ; 6.037      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.883 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.872      ;
; -0.883 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.872      ;
; -0.688 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.677      ;
; -0.688 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.677      ;
; -0.688 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.677      ;
; -0.688 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.012     ; 1.677      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.247 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.647      ; 4.162      ;
; 0.249 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.654      ; 4.167      ;
; 0.249 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.654      ; 4.167      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.250 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.165      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.650 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.259      ;
; 0.651 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.647      ; 4.258      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.654      ; 4.264      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.263      ;
; 0.652 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.654      ; 4.264      ;
; 0.653 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.262      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.050      ;
; -0.271 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.050      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.829      ; 4.052      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.051      ;
; -0.270 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.829      ; 4.052      ;
; -0.269 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.046      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.822      ; 4.047      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.959      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.829      ; 3.961      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 3.960      ;
; 0.139  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.829      ; 3.961      ;
; 0.141  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.956      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
; 0.142  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.822      ; 3.957      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                    ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.514 ; LCMP_RESET  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.689      ; 4.696      ;
; 0.515 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.677      ; 4.685      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.677      ; 4.685      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.679      ; 4.687      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.677      ; 4.685      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.676      ; 4.684      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.677      ; 4.685      ;
; 0.515 ; LCMP_RESET  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.686      ;
; 0.516 ; LCMP_RESET  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.683      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.671      ; 4.680      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.674      ; 4.683      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 0.516 ; LCMP_RESET  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.678      ; 4.687      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[0]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[1]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[2]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[3]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[4]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[6]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[7]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.180 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[8]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.266      ; 1.678      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.227 ; LCMP_RESET  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.689      ; 4.909      ;
; 1.228 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.677      ; 4.898      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.677      ; 4.898      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.679      ; 4.900      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.676      ; 4.897      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.677      ; 4.898      ;
; 1.228 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.678      ; 4.899      ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.950 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.508      ;
; 0.950 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.508      ;
; 0.950 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.508      ;
; 0.950 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.508      ;
; 1.193 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.751      ;
; 1.193 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.326      ; 1.751      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[3][5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[3][5]            ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][2]            ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD0[10]|clk            ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD0[11]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.370  ; 0.558        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_RESET             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.144 ; 0.144        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.145 ; 0.145        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.146 ; 0.146        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.146 ; 0.146        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.147 ; 0.147        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.148 ; 0.148        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.152 ; 0.152        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.152 ; 0.152        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.153 ; 0.153        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.153 ; 0.153        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.158 ; 0.158        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.158 ; 0.158        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.159 ; 0.159        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.159 ; 0.159        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.162 ; 0.162        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.173 ; 0.173        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.179 ; 0.179        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.181 ; 0.181        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.182 ; 0.182        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.183 ; 0.183        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.184 ; 0.184        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.184 ; 0.184        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datad             ;
; 0.184 ; 0.184        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.184 ; 0.184        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.184 ; 0.184        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.185 ; 0.185        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.187 ; 0.187        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.187 ; 0.187        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.187 ; 0.187        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.190 ; 0.190        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.190 ; 0.190        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.190 ; 0.190        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.191 ; 0.191        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.191 ; 0.191        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.191 ; 0.191        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.191 ; 0.191        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.191 ; 0.191        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.192 ; 0.192        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.192 ; 0.192        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datac             ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|dataa             ;
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|dataa             ;
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.206 ; 0.206        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.206 ; 0.206        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.208 ; 0.208        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.208 ; 0.208        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.209 ; 0.209        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch               ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.238 ; 0.238        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.240 ; 0.240        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|dataa        ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.723 ; 0.723        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.723 ; 0.723        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.734 ; 0.734        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|dataa        ;
; 0.740 ; 0.740        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.743 ; 0.743        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.747 ; 0.747        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.747 ; 0.747        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.748 ; 0.748        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.752 ; 0.752        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.752 ; 0.752        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 3.354 ; 3.610 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 5.624 ; 5.669 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.454 ; 1.685 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.454 ; 1.685 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -2.874 ; -3.118 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -1.451 ; -1.721 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.855 ; -1.089 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.855 ; -1.089 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-------------+------------+---------+---------+------------+-----------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------+------------+---------+---------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.657   ; 9.357   ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 8.435   ; 8.327   ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 8.869   ; 8.674   ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 9.091   ; 8.877   ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 9.657   ; 9.357   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 13.641  ; 13.307  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 13.532  ; 12.970  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.270   ; 9.052   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 11.306  ; 10.782  ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 11.572  ; 11.087  ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 10.768  ; 10.677  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.908   ; 9.078   ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 9.437   ; 9.139   ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 120.175 ; 119.421 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 120.999 ; 120.302 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 8.976   ; 8.690   ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 8.273   ; 8.077   ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 8.216   ; 8.018   ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 8.931   ; 8.628   ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 8.976   ; 8.690   ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.584   ; 8.432   ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 9.374   ; 9.141   ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.873   ; 8.669   ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 9.342   ; 9.060   ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 8.266   ; 8.077   ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.976   ; 7.828   ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.923   ; 8.627   ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 9.342   ; 9.060   ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.496   ; 9.243   ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 6.932   ; 6.696   ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.230   ; 5.995   ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.692   ; 5.441   ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.620   ; 6.278   ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.932   ; 6.696   ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.452   ; 7.251   ; Fall       ; LCM_RESET       ;
+-------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 8.122  ; 7.994  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 8.122  ; 7.994  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 8.538  ; 8.326  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 8.753  ; 8.523  ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 9.276  ; 8.969  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 10.414 ; 9.852  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 10.647 ; 10.115 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.987  ; 8.774  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 10.951 ; 10.445 ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 11.184 ; 10.708 ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 10.484 ; 10.400 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.637  ; 8.804  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 9.148  ; 8.859  ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 14.832 ; 14.132 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 14.866 ; 14.318 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 7.119  ; 7.119  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 7.119  ; 7.119  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 7.119  ; 7.119  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 7.119  ; 7.119  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 7.119  ; 7.119  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.329  ; 8.180  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 9.062  ; 8.800  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.607  ; 8.408  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.579  ; 5.439  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.096  ; 5.956  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.579  ; 5.439  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.531  ; 6.289  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.923  ; 6.652  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.475  ; 7.190  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.505  ; 5.281  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.021  ; 5.811  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.505  ; 5.281  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.396  ; 6.084  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.753  ; 6.523  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.226  ; 7.000  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 161.16 MHz ; 161.16 MHz      ; FD[17]     ;                                                               ;
; 170.77 MHz ; 170.77 MHz      ; FD[0]      ;                                                               ;
; 174.49 MHz ; 174.49 MHz      ; FD[4]      ;                                                               ;
; 235.57 MHz ; 235.57 MHz      ; FD[7]      ;                                                               ;
; 370.78 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -28.515 ; -602.824      ;
; FD[0]      ; -7.304  ; -473.566      ;
; FD[17]     ; -5.205  ; -41.840       ;
; FD[4]      ; -4.731  ; -176.906      ;
; FD[7]      ; -3.313  ; -37.751       ;
; gckP31     ; -1.697  ; -19.701       ;
; LCM_RESET  ; -0.951  ; -4.279        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; FD[0]      ; -2.500 ; -11.928       ;
; gckP31     ; -1.450 ; -14.647       ;
; LCMP_RESET ; -0.718 ; -2.677        ;
; FD[7]      ; 0.300  ; 0.000         ;
; LCM_RESET  ; 0.336  ; 0.000         ;
; FD[17]     ; 0.383  ; 0.000         ;
; FD[4]      ; 0.383  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -5.538 ; -316.351             ;
; FD[4] ; -0.727 ; -3.426               ;
; FD[7] ; 0.351  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.268 ; -5.857              ;
; FD[0] ; 0.431  ; 0.000               ;
; FD[4] ; 0.846  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -29.766                    ;
; FD[0]      ; -1.487 ; -121.934                   ;
; FD[4]      ; -1.487 ; -72.863                    ;
; FD[7]      ; -1.487 ; -32.714                    ;
; FD[17]     ; -1.487 ; -23.792                    ;
; LCMP_RESET ; -0.043 ; -0.702                     ;
; LCM_RESET  ; 0.319  ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -28.515 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 30.289     ;
; -28.412 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 30.186     ;
; -28.241 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 29.974     ;
; -28.212 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 29.986     ;
; -28.198 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 29.976     ;
; -28.138 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 29.871     ;
; -28.095 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 29.873     ;
; -27.998 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.813      ; 29.764     ;
; -27.961 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.813      ; 29.727     ;
; -27.938 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 29.671     ;
; -27.896 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.889      ; 29.607     ;
; -27.895 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 29.673     ;
; -27.859 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.889      ; 29.570     ;
; -27.824 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.813      ; 29.590     ;
; -27.722 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.889      ; 29.433     ;
; -27.490 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 29.388     ;
; -27.338 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 29.236     ;
; -27.321 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 29.219     ;
; -27.301 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.826      ; 29.092     ;
; -27.264 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.826      ; 29.055     ;
; -27.255 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.629      ; 28.966     ;
; -27.127 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.826      ; 28.918     ;
; -27.103 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.629      ; 28.814     ;
; -27.086 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.629      ; 28.797     ;
; -26.953 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 28.716     ;
; -26.801 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 28.564     ;
; -26.784 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 28.547     ;
; -26.773 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 28.547     ;
; -26.542 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.630      ; 28.261     ;
; -26.499 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 28.232     ;
; -26.496 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.630      ; 28.215     ;
; -26.456 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 28.234     ;
; -26.417 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.808      ; 28.178     ;
; -26.414 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.630      ; 28.133     ;
; -26.315 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.884      ; 28.021     ;
; -25.939 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.691     ;
; -25.907 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.658     ;
; -25.893 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.645     ;
; -25.861 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.612     ;
; -25.811 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.563     ;
; -25.779 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.645      ; 27.530     ;
; -25.720 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.821      ; 27.506     ;
; -25.716 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.791      ; 27.452     ;
; -25.613 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.791      ; 27.349     ;
; -25.569 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 27.467     ;
; -25.488 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.625      ; 27.202     ;
; -25.413 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.791      ; 27.149     ;
; -25.334 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.629      ; 27.045     ;
; -25.032 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 26.795     ;
; -24.885 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.640      ; 26.632     ;
; -24.853 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.640      ; 26.599     ;
; -24.423 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 26.197     ;
; -24.149 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 25.882     ;
; -24.106 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 25.884     ;
; -23.974 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.791      ; 25.710     ;
; -23.891 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 25.568     ;
; -23.854 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 25.531     ;
; -23.717 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 25.394     ;
; -23.716 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.796      ; 25.465     ;
; -23.614 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.872      ; 25.308     ;
; -23.360 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.613      ; 25.062     ;
; -23.019 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.809      ; 24.793     ;
; -22.757 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.628      ; 24.492     ;
; -22.725 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.628      ; 24.459     ;
; -22.422 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 24.320     ;
; -22.329 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.793      ; 24.386     ;
; -22.310 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.658      ; 23.982     ;
; -22.277 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.828      ; 24.371     ;
; -22.187 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.629      ; 23.898     ;
; -22.164 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.826      ; 24.254     ;
; -21.980 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 23.754     ;
; -21.885 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 23.648     ;
; -21.708 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.810      ; 23.782     ;
; -21.706 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.783      ; 23.439     ;
; -21.663 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.824      ; 23.441     ;
; -21.656 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.845      ; 23.767     ;
; -21.630 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.805      ; 23.699     ;
; -21.624 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.791      ; 23.360     ;
; -21.605 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.810      ; 23.679     ;
; -21.578 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.840      ; 23.684     ;
; -21.553 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.845      ; 23.664     ;
; -21.543 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.843      ; 23.650     ;
; -21.500 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.810      ; 23.574     ;
; -21.482 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.808      ; 23.542     ;
; -21.465 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 23.567     ;
; -21.448 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.845      ; 23.559     ;
; -21.440 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.843      ; 23.547     ;
; -21.335 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.843      ; 23.442     ;
; -21.143 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.796      ; 22.892     ;
; -21.041 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.872      ; 22.735     ;
; -20.923 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 22.827     ;
; -20.861 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.825      ; 22.938     ;
; -20.783 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.820      ; 22.855     ;
; -20.758 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.825      ; 22.835     ;
; -20.694 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.613      ; 22.396     ;
; -20.679 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 22.583     ;
; -20.666 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 22.570     ;
; -20.653 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.825      ; 22.730     ;
; -20.623 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 22.527     ;
; -20.565 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 22.469     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.304 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.615      ;
; -7.280 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.594      ;
; -7.280 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.594      ;
; -7.280 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.594      ;
; -7.280 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.594      ;
; -7.276 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.587      ;
; -7.274 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.589      ;
; -7.256 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.570      ;
; -7.251 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.386      ;
; -7.246 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 7.558      ;
; -7.246 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 7.558      ;
; -7.246 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 7.558      ;
; -7.246 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 7.558      ;
; -7.245 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.560      ;
; -7.234 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.549      ;
; -7.234 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.549      ;
; -7.234 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.549      ;
; -7.234 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.549      ;
; -7.227 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.365      ;
; -7.227 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.365      ;
; -7.227 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.365      ;
; -7.227 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.365      ;
; -7.223 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.358      ;
; -7.221 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.360      ;
; -7.203 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.341      ;
; -7.193 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 7.329      ;
; -7.193 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 7.329      ;
; -7.193 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 7.329      ;
; -7.193 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 7.329      ;
; -7.192 ; LCMx[0]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.331      ;
; -7.191 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.693     ; 7.500      ;
; -7.191 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.693     ; 7.500      ;
; -7.181 ; LCMx[0]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.320      ;
; -7.181 ; LCMx[0]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.320      ;
; -7.181 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.320      ;
; -7.181 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.320      ;
; -7.170 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.687     ; 7.485      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.160 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 7.471      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 7.470      ;
; -7.138 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.869     ; 7.271      ;
; -7.138 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.869     ; 7.271      ;
; -7.134 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.448      ;
; -7.134 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.448      ;
; -7.122 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.696     ; 7.428      ;
; -7.117 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.430      ;
; -7.117 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.430      ;
; -7.117 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.430      ;
; -7.117 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.430      ;
; -7.117 ; LCMx[0]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.863     ; 7.256      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.107 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 7.242      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.094 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 7.241      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 7.394      ;
; -7.081 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.219      ;
; -7.081 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 7.219      ;
; -7.069 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.872     ; 7.199      ;
; -7.064 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.378      ;
; -7.064 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.378      ;
; -7.064 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.378      ;
; -7.064 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.378      ;
; -7.064 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 7.378      ;
; -7.064 ; LCMx[0]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.201      ;
; -7.064 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.201      ;
; -7.064 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.201      ;
; -7.064 ; LCMx[0]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.201      ;
; -7.028 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.165      ;
; -7.028 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 7.165      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.205 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.783      ;
; -5.205 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.783      ;
; -5.153 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.731      ;
; -5.153 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.731      ;
; -5.152 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.730      ;
; -5.152 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.730      ;
; -5.149 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.727      ;
; -5.149 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.727      ;
; -5.142 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.720      ;
; -5.142 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.720      ;
; -5.138 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.716      ;
; -5.138 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.716      ;
; -4.984 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.562      ;
; -4.984 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.562      ;
; -4.979 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.557      ;
; -4.979 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.557      ;
; -4.841 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.419      ;
; -4.841 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.419      ;
; -4.825 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.403      ;
; -4.825 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.403      ;
; -4.813 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.391      ;
; -4.813 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 3.391      ;
; -4.359 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 2.937      ;
; -4.359 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.424     ; 2.937      ;
; -4.249 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.595     ; 2.656      ;
; -4.249 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.595     ; 2.656      ;
; -4.242 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.595     ; 2.649      ;
; -4.242 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.595     ; 2.649      ;
; -3.960 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.522     ; 2.440      ;
; -3.960 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.522     ; 2.440      ;
; -3.638 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.569      ;
; -3.637 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.568      ;
; -3.614 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.545      ;
; -3.613 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.544      ;
; -3.463 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.394      ;
; -3.440 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.371      ;
; -3.334 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.265      ;
; -3.326 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.257      ;
; -3.302 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.233      ;
; -3.267 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.198      ;
; -2.942 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 3.873      ;
; -2.319 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.319 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 3.072      ;
; -2.283 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; -0.252     ; 3.033      ;
; -1.679 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.249     ; 2.432      ;
; -1.574 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.505      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.322     ; 2.248      ;
; -1.568 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.496      ;
; -1.558 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.486      ;
; -1.557 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.325     ; 2.234      ;
; -1.557 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.485      ;
; -1.538 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.469      ;
; -1.535 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.466      ;
; -1.501 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.429      ;
; -1.448 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.379      ;
; -1.441 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.372      ;
; -1.412 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.343      ;
; -1.409 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.340      ;
; -1.406 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.337      ;
; -1.402 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.333      ;
; -1.389 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.320      ;
; -1.384 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.312      ;
; -1.374 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.305      ;
; -1.350 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.281      ;
; -1.322 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.253      ;
; -1.315 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.246      ;
; -1.295 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.226      ;
; -1.286 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.217      ;
; -1.284 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.215      ;
; -1.283 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.214      ;
; -1.280 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.211      ;
; -1.276 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.207      ;
; -1.263 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.194      ;
; -1.248 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.179      ;
; -1.246 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.174      ;
; -1.243 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.174      ;
; -1.233 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.164      ;
; -1.233 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.164      ;
; -1.233 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.164      ;
; -1.233 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.164      ;
; -1.233 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.164      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                                ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 5.662      ;
; -4.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 5.662      ;
; -4.437 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 5.371      ;
; -4.437 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 5.371      ;
; -4.429 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 5.375      ;
; -4.383 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 5.329      ;
; -4.239 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 5.185      ;
; -4.102 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 5.048      ;
; -4.095 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 5.041      ;
; -4.082 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 5.030      ;
; -4.075 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 5.025      ;
; -4.061 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 5.011      ;
; -4.061 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 5.011      ;
; -4.049 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 4.995      ;
; -4.036 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 4.984      ;
; -4.029 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.979      ;
; -4.015 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.965      ;
; -4.015 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.965      ;
; -3.985 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 4.916      ;
; -3.959 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 4.890      ;
; -3.948 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 4.879      ;
; -3.905 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 4.851      ;
; -3.892 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 4.840      ;
; -3.885 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.835      ;
; -3.871 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.821      ;
; -3.871 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.821      ;
; -3.807 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 4.759      ;
; -3.784 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.734      ;
; -3.784 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.734      ;
; -3.784 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.734      ;
; -3.784 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.734      ;
; -3.768 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 4.714      ;
; -3.761 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 4.713      ;
; -3.756 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.710      ;
; -3.755 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 4.703      ;
; -3.748 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.698      ;
; -3.738 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.688      ;
; -3.738 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.688      ;
; -3.738 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.688      ;
; -3.738 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.688      ;
; -3.734 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.684      ;
; -3.734 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.684      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.731 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.653      ;
; -3.719 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 4.665      ;
; -3.714 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.668      ;
; -3.714 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.668      ;
; -3.710 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.664      ;
; -3.695 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.649      ;
; -3.695 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.649      ;
; -3.691 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.625      ;
; -3.665 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.599      ;
; -3.654 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.588      ;
; -3.617 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 4.569      ;
; -3.594 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.544      ;
; -3.594 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.544      ;
; -3.594 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.544      ;
; -3.594 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.544      ;
; -3.583 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 4.534      ;
; -3.583 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 4.534      ;
; -3.566 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 4.520      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.560 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.482      ;
; -3.559 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 4.490      ;
; -3.537 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 4.488      ;
; -3.537 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 4.488      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.510 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.080     ; 4.432      ;
; -3.505 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.411      ;
; -3.505 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.411      ;
; -3.505 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.411      ;
; -3.480 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 4.432      ;
; -3.464 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 4.395      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.461 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.057     ; 4.406      ;
; -3.457 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.407      ;
; -3.457 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.407      ;
; -3.457 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 4.407      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.313 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.019     ; 4.296      ;
; -3.245 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 4.171      ;
; -3.206 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 4.185      ;
; -3.115 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 4.094      ;
; -3.099 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.019     ; 4.082      ;
; -3.011 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.990      ;
; -2.994 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.926      ;
; -2.955 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.881      ;
; -2.947 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.873      ;
; -2.919 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.019     ; 3.902      ;
; -2.897 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.823      ;
; -2.877 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.856      ;
; -2.877 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.803      ;
; -2.851 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.777      ;
; -2.815 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.794      ;
; -2.812 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.791      ;
; -2.785 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.711      ;
; -2.781 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.760      ;
; -2.776 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.755      ;
; -2.774 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.700      ;
; -2.721 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.700      ;
; -2.705 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.019     ; 3.688      ;
; -2.701 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.627      ;
; -2.617 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.596      ;
; -2.585 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.511      ;
; -2.561 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.487      ;
; -2.553 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.479      ;
; -2.421 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.400      ;
; -2.391 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.317      ;
; -2.387 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.366      ;
; -2.382 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.023     ; 3.361      ;
; -2.296 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.228      ;
; -2.177 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.103      ;
; -2.075 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 3.013      ;
; -2.070 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 3.009      ;
; -2.040 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.978      ;
; -2.035 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.974      ;
; -2.034 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.972      ;
; -1.999 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.937      ;
; -1.924 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.850      ;
; -1.843 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.781      ;
; -1.838 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.777      ;
; -1.813 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.751      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.740      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.798 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.736      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.722      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.769 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.707      ;
; -1.724 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.650      ;
; -1.720 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.658      ;
; -1.715 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.654      ;
; -1.679 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.617      ;
; -1.605 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.531      ;
; -1.598 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.524      ;
; -1.558 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.496      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.481      ;
; -1.534 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.473      ;
; -1.506 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.445      ;
; -1.488 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.426      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.473 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.064     ; 2.411      ;
; -1.432 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.364      ;
; -1.421 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.353      ;
; -1.386 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.318      ;
; -1.375 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.307      ;
; -1.347 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.063     ; 2.286      ;
; -1.341 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.273      ;
; -1.302 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.234      ;
; -1.291 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.223      ;
; -1.249 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.181      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.697 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.630      ;
; -1.618 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.551      ;
; -1.607 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.540      ;
; -1.571 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.504      ;
; -1.532 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.465      ;
; -1.492 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.425      ;
; -1.492 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.425      ;
; -1.481 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.414      ;
; -1.481 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.414      ;
; -1.445 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.378      ;
; -1.440 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.373      ;
; -1.406 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.339      ;
; -1.366 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.299      ;
; -1.366 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.299      ;
; -1.365 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.298      ;
; -1.355 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.288      ;
; -1.355 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.288      ;
; -1.354 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.287      ;
; -1.319 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.252      ;
; -1.314 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.247      ;
; -1.314 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.247      ;
; -1.280 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.213      ;
; -1.275 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.208      ;
; -1.240 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.173      ;
; -1.240 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.173      ;
; -1.239 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.170      ;
; -1.239 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.172      ;
; -1.229 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.162      ;
; -1.229 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.162      ;
; -1.228 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.161      ;
; -1.200 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.131      ;
; -1.193 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.126      ;
; -1.193 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.124      ;
; -1.188 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.121      ;
; -1.188 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.121      ;
; -1.154 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.087      ;
; -1.149 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.082      ;
; -1.149 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.082      ;
; -1.116 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.114 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.045      ;
; -1.114 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.047      ;
; -1.113 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.044      ;
; -1.113 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.046      ;
; -1.103 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.036      ;
; -1.103 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.036      ;
; -1.102 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.033      ;
; -1.102 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.035      ;
; -1.074 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.005      ;
; -1.069 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.000      ;
; -1.067 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.998      ;
; -1.065 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.996      ;
; -1.062 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.995      ;
; -1.062 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.995      ;
; -1.030 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.961      ;
; -1.028 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.959      ;
; -1.023 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.956      ;
; -1.023 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.956      ;
; -0.990 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.990 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.988 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.919      ;
; -0.987 ; FD[11]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.918      ;
; -0.987 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.920      ;
; -0.979 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.977 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.910      ;
; -0.976 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.907      ;
; -0.976 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.909      ;
; -0.948 ; FD[11]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.879      ;
; -0.943 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.874      ;
; -0.941 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.941 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.939 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.870      ;
; -0.936 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.869      ;
; -0.936 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.869      ;
; -0.904 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.835      ;
; -0.902 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.833      ;
; -0.900 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.831      ;
; -0.897 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.830      ;
; -0.897 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.830      ;
; -0.865 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.796      ;
; -0.864 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.864 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.863 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.862 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.793      ;
; -0.853 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.850 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.781      ;
; -0.850 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.783      ;
; -0.818 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.749      ;
; -0.817 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.748      ;
; -0.815 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.815 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.813 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.744      ;
; -0.812 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.810 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.743      ;
; -0.778 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.709      ;
; -0.776 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.776 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.774 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.705      ;
; -0.773 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.704      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.951 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.040      ; 0.723      ;
; -0.899 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.140     ; 0.895      ;
; -0.820 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.032     ; 0.737      ;
; -0.805 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.032     ; 0.725      ;
; -0.804 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.031     ; 0.725      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                        ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.500 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 1.333      ;
; -1.918 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.378      ; 1.415      ;
; -0.926 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 2.907      ;
; -0.407 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.425      ;
; -0.397 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.436      ;
; -0.374 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 2.959      ;
; -0.368 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.465      ;
; -0.328 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.504      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[11][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[3][5]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[8][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.229 ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.603      ;
; -0.224 ; LCM_RESET  ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.373      ; 3.604      ;
; -0.224 ; LCM_RESET  ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.373      ; 3.604      ;
; -0.203 ; LCM_RESET  ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.629      ;
; -0.203 ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.629      ;
; -0.203 ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.629      ;
; -0.203 ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.629      ;
; -0.203 ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.629      ;
; -0.156 ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.379      ; 3.678      ;
; -0.151 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.681      ;
; -0.151 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.681      ;
; -0.151 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.377      ; 3.681      ;
; -0.150 ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.683      ;
; -0.150 ; LCM_RESET  ; LCM_com_data[1][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.683      ;
; -0.142 ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.692      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.370      ; 3.685      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.140 ; LCM_RESET  ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.690      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[13][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.120 ; LCM_RESET  ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.387      ; 3.722      ;
; -0.079 ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.755      ;
; -0.079 ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.755      ;
; -0.074 ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.760      ;
; -0.074 ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.760      ;
; -0.074 ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.760      ;
; -0.074 ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.379      ; 3.760      ;
; -0.048 ; LCM_RESET  ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.376      ; 3.783      ;
; -0.048 ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.376      ; 3.783      ;
; -0.048 ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.376      ; 3.783      ;
; -0.048 ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.376      ; 3.783      ;
; -0.032 ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.798      ;
; -0.016 ; LCM_RESET  ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.817      ;
; -0.016 ; LCM_RESET  ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.817      ;
; -0.016 ; LCM_RESET  ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.817      ;
; -0.016 ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.817      ;
; -0.007 ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.375      ; 3.823      ;
; 0.014  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 3.846      ;
; 0.044  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 3.876      ;
; 0.090  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.378      ; 3.923      ;
; 0.158  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 3.990      ;
; 0.160  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 3.992      ;
; 0.174  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.378      ; 3.507      ;
; 0.174  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.378      ; 3.507      ;
; 0.193  ; LCM[1]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.523      ; 2.931      ;
; 0.206  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.378      ; 3.539      ;
; 0.354  ; LCM[0]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 2.523      ; 3.092      ;
; 0.357  ; LCMP_RESET ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.379      ; 4.191      ;
; 0.368  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.379      ; 4.202      ;
; 0.384  ; LCM_INI[1] ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[4] ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.716      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.716      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.716      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.716      ;
; 0.384  ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.716      ;
; 0.385  ; LCMPok     ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.069      ; 0.669      ;
; 0.396  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.379      ; 3.730      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[3][5]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[8][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.399  ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.731      ;
; 0.404  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.736      ;
; 0.412  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.244      ;
; 0.418  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.251      ;
; 0.420  ; LCMP_RESET ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.379      ; 4.254      ;
; 0.426  ; LCMP_RESET ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.379      ; 4.260      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[11][4]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.377      ; 3.766      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.450 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 1.835      ;
; -1.414 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 2.820      ; 1.871      ;
; -1.169 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 1.616      ;
; -1.154 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.131      ;
; -1.139 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.146      ;
; -1.096 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.820      ; 2.189      ;
; -1.090 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 2.820      ; 2.195      ;
; -1.090 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 2.820      ; 1.695      ;
; -1.032 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.253      ;
; -1.017 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.268      ;
; -0.983 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 2.820      ; 2.302      ;
; -0.968 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 2.820      ; 2.317      ;
; -0.910 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.375      ;
; -0.895 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.390      ;
; -0.865 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 1.920      ;
; -0.861 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 2.820      ; 2.424      ;
; -0.848 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.439      ;
; -0.816 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.820      ; 1.969      ;
; -0.788 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 2.497      ;
; -0.777 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.820      ; 2.508      ;
; -0.775 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.512      ;
; -0.764 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.523      ;
; -0.758 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.027      ;
; -0.743 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.042      ;
; -0.741 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.546      ;
; -0.726 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.561      ;
; -0.718 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 2.820      ; 2.067      ;
; -0.703 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 2.820      ; 2.082      ;
; -0.668 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.619      ;
; -0.657 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.630      ;
; -0.653 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.634      ;
; -0.642 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.645      ;
; -0.636 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.149      ;
; -0.621 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.164      ;
; -0.619 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.668      ;
; -0.604 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.683      ;
; -0.596 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 2.820      ; 2.189      ;
; -0.581 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 2.820      ; 2.204      ;
; -0.546 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.741      ;
; -0.535 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.752      ;
; -0.531 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.756      ;
; -0.520 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.767      ;
; -0.514 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.271      ;
; -0.512 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.820      ; 2.273      ;
; -0.499 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 2.286      ;
; -0.497 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.790      ;
; -0.482 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.805      ;
; -0.476 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.311      ;
; -0.461 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.326      ;
; -0.424 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.863      ;
; -0.413 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.874      ;
; -0.409 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.878      ;
; -0.407 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.380      ;
; -0.398 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.889      ;
; -0.394 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.393      ;
; -0.392 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.395      ;
; -0.379 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.408      ;
; -0.375 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.912      ;
; -0.360 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.927      ;
; -0.354 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.433      ;
; -0.339 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.448      ;
; -0.302 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.985      ;
; -0.291 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.996      ;
; -0.287 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 3.000      ;
; -0.285 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.502      ;
; -0.276 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 3.011      ;
; -0.272 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.515      ;
; -0.270 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.517      ;
; -0.257 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.530      ;
; -0.232 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.555      ;
; -0.217 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.570      ;
; -0.208 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.820      ; 3.077      ;
; -0.163 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.624      ;
; -0.150 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.637      ;
; -0.148 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.639      ;
; -0.135 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.652      ;
; -0.110 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.677      ;
; -0.095 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.692      ;
; -0.041 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.746      ;
; -0.028 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.759      ;
; -0.026 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.761      ;
; -0.013 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.774      ;
; 0.012  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.799      ;
; 0.081  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.868      ;
; 0.094  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.881      ;
; 0.136  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 2.822      ; 3.423      ;
; 0.376  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.820      ; 3.161      ;
; 0.530  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 2.822      ; 3.317      ;
; 0.664  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.664  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.666  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.952      ;
; 0.667  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.667  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.668  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.954      ;
; 0.669  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.669  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.956      ;
; 0.671  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.672  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.958      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.718 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.315      ; 2.617      ;
; -0.647 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.443      ; 3.816      ;
; -0.503 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.252      ; 2.769      ;
; -0.426 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.252      ; 2.846      ;
; -0.212 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.056      ; 2.864      ;
; -0.208 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.056      ; 2.868      ;
; -0.182 ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.315      ; 3.153      ;
; -0.145 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.232      ; 3.107      ;
; -0.126 ; LCM[1]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.065      ; 2.959      ;
; -0.118 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.058      ; 2.960      ;
; 0.035  ; LCM[0]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.065      ; 3.120      ;
; 0.043  ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.058      ; 3.121      ;
; 0.427  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.163      ; 2.610      ;
; 0.758  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.994      ; 2.772      ;
; 0.992  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 2.994      ;
; 1.009  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.008      ; 3.037      ;
; 1.017  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.192      ; 3.229      ;
; 1.171  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 3.188      ;
; 1.254  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.165      ; 3.439      ;
; 1.298  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 3.315      ;
; 1.553  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.995      ; 3.568      ;
; 1.563  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.163      ; 3.746      ;
; 1.653  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 3.670      ;
; 1.754  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.194      ; 3.968      ;
; 1.764  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.169      ; 3.953      ;
; 1.954  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.353      ; 4.327      ;
; 2.145  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.171      ; 4.336      ;
; 2.179  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.353      ; 4.552      ;
; 2.186  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.001      ; 4.207      ;
; 2.224  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 4.241      ;
; 2.298  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 4.315      ;
; 2.527  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.337      ; 4.884      ;
; 2.567  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 4.628      ;
; 2.591  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 4.652      ;
; 2.598  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.016      ; 4.634      ;
; 2.621  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 4.682      ;
; 2.643  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.337      ; 5.000      ;
; 2.665  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.198      ; 4.883      ;
; 2.755  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.349      ; 5.124      ;
; 2.783  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.353      ; 5.156      ;
; 2.849  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 4.866      ;
; 2.951  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 5.011      ;
; 2.977  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 5.038      ;
; 3.002  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.016      ; 5.038      ;
; 3.028  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 5.089      ;
; 3.115  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 5.175      ;
; 3.162  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.200      ; 5.382      ;
; 3.194  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.058      ; 5.272      ;
; 3.200  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 5.261      ;
; 3.205  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.007      ; 5.232      ;
; 3.215  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.337      ; 5.572      ;
; 3.231  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.016      ; 5.267      ;
; 3.258  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.058      ; 5.336      ;
; 3.339  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 5.399      ;
; 3.422  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 5.424      ;
; 3.554  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.185      ; 5.759      ;
; 3.576  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 5.656      ;
; 3.585  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.167      ; 5.772      ;
; 3.593  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.014      ; 5.627      ;
; 3.606  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.003      ; 5.629      ;
; 3.625  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.044      ; 5.689      ;
; 3.652  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.185      ; 5.857      ;
; 3.671  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 5.731      ;
; 3.687  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.176      ; 5.883      ;
; 3.716  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.010      ; 5.746      ;
; 3.730  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.010      ; 5.760      ;
; 3.740  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.033      ; 5.793      ;
; 3.801  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.035      ; 5.856      ;
; 3.810  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 5.827      ;
; 3.828  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.167      ; 6.015      ;
; 3.837  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.044      ; 5.901      ;
; 3.898  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.042      ; 5.960      ;
; 3.904  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 5.984      ;
; 3.934  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.041      ; 5.995      ;
; 3.965  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.203      ; 6.188      ;
; 3.990  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.042      ; 6.052      ;
; 3.993  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.199      ; 6.212      ;
; 3.994  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 6.011      ;
; 4.024  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.997      ; 6.041      ;
; 4.029  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.205      ; 6.254      ;
; 4.042  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.056      ; 6.118      ;
; 4.052  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.014      ; 6.086      ;
; 4.090  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.016      ; 6.126      ;
; 4.118  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.010      ; 6.148      ;
; 4.122  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.184      ; 6.326      ;
; 4.152  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 6.212      ;
; 4.161  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.290      ; 6.471      ;
; 4.172  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.175      ; 6.367      ;
; 4.189  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.042      ; 6.251      ;
; 4.199  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.162      ; 6.381      ;
; 4.212  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.196      ; 6.428      ;
; 4.215  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.158      ; 6.393      ;
; 4.252  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.054      ; 6.326      ;
; 4.255  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.010      ; 6.285      ;
; 4.267  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.010      ; 6.297      ;
; 4.313  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.158      ; 6.491      ;
; 4.325  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.042      ; 6.387      ;
; 4.345  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 6.425      ;
; 4.358  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.044      ; 6.422      ;
; 4.434  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.196      ; 6.650      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.284      ; 0.799      ;
; 0.309 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.176      ; 0.700      ;
; 0.340 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.175      ; 0.730      ;
; 0.342 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.172      ; 0.729      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.464 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.298      ; 0.977      ;
; 0.494 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.103      ; 0.812      ;
; 0.508 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.793      ;
; 0.522 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.807      ;
; 0.629 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.299      ; 1.143      ;
; 0.699 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.984      ;
; 0.701 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.986      ;
; 0.713 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.998      ;
; 0.743 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.028      ;
; 0.746 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.031      ;
; 0.749 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.034      ;
; 0.751 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.299      ; 1.265      ;
; 0.775 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.060      ;
; 0.803 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.088      ;
; 0.847 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.132      ;
; 0.859 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.144      ;
; 0.862 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.147      ;
; 0.873 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.296      ; 1.384      ;
; 0.873 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.158      ;
; 0.873 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.158      ;
; 0.875 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.160      ;
; 0.876 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.161      ;
; 0.885 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.170      ;
; 0.966 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.251      ;
; 1.021 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.306      ;
; 1.025 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.310      ;
; 1.032 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.317      ;
; 1.047 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.332      ;
; 1.101 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.386      ;
; 1.117 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.402      ;
; 1.142 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.427      ;
; 1.143 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.428      ;
; 1.152 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.437      ;
; 1.154 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.439      ;
; 1.158 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.443      ;
; 1.169 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.454      ;
; 1.177 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.462      ;
; 1.177 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.462      ;
; 1.199 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.292      ; 1.706      ;
; 1.222 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.507      ;
; 1.222 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.507      ;
; 1.224 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.509      ;
; 1.237 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.522      ;
; 1.239 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.524      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.532      ;
; 1.251 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.536      ;
; 1.254 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.539      ;
; 1.262 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.547      ;
; 1.265 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.550      ;
; 1.280 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.565      ;
; 1.289 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.574      ;
; 1.299 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.584      ;
; 1.329 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.614      ;
; 1.344 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.629      ;
; 1.346 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.631      ;
; 1.362 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.647      ;
; 1.369 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.654      ;
; 1.373 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.658      ;
; 1.384 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.669      ;
; 1.393 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.678      ;
; 1.402 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.687      ;
; 1.421 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.706      ;
; 1.468 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.753      ;
; 1.478 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.763      ;
; 1.479 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 1.771      ;
; 1.486 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.771      ;
; 1.491 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.776      ;
; 1.495 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.780      ;
; 1.506 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.791      ;
; 1.524 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.809      ;
; 1.542 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.827      ;
; 1.590 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 1.882      ;
; 1.590 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.875      ;
; 1.613 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.898      ;
; 1.659 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.944      ;
; 1.700 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.985      ;
; 1.762 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.054      ;
; 1.783 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.075      ;
; 1.811 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.096      ;
; 1.813 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.098      ;
; 1.855 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.064      ; 2.134      ;
; 1.860 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.145      ;
; 1.920 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.064      ; 2.199      ;
; 1.936 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.221      ;
; 1.942 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.227      ;
; 1.945 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.236      ;
; 1.945 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.236      ;
; 1.945 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.236      ;
; 1.945 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.236      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.337      ; 0.693      ;
; 0.412 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.263      ; 0.695      ;
; 0.412 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.263      ; 0.695      ;
; 0.425 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.263      ; 0.708      ;
; 0.656 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.150      ; 0.826      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.679 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.965      ;
; 0.860 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.146      ;
; 0.895 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.181      ;
; 0.897 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.183      ;
; 0.900 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.186      ;
; 0.901 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.187      ;
; 0.901 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.187      ;
; 0.902 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.188      ;
; 0.943 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 1.145      ;
; 0.950 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.236      ;
; 1.135 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.421      ;
; 1.152 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.438      ;
; 1.157 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.443      ;
; 1.187 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.187 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.473      ;
; 1.190 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.476      ;
; 1.194 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.480      ;
; 1.222 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.508      ;
; 1.232 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.518      ;
; 1.257 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.543      ;
; 1.257 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.543      ;
; 1.263 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.549      ;
; 1.265 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.551      ;
; 1.267 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.553      ;
; 1.268 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.554      ;
; 1.279 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.565      ;
; 1.284 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.570      ;
; 1.289 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.575      ;
; 1.294 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.580      ;
; 1.295 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.581      ;
; 1.300 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.582      ;
; 1.312 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.598      ;
; 1.325 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.611      ;
; 1.344 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.630      ;
; 1.354 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.640      ;
; 1.379 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.665      ;
; 1.385 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.671      ;
; 1.387 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.673      ;
; 1.389 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.675      ;
; 1.390 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.676      ;
; 1.401 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.687      ;
; 1.411 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.697      ;
; 1.416 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.702      ;
; 1.417 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.703      ;
; 1.424 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.710      ;
; 1.434 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.720      ;
; 1.447 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.733      ;
; 1.462 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.744      ;
; 1.466 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.752      ;
; 1.476 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.762      ;
; 1.507 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.793      ;
; 1.509 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.795      ;
; 1.511 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.797      ;
; 1.512 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.798      ;
; 1.531 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.817      ;
; 1.531 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.817      ;
; 1.533 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.819      ;
; 1.539 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.825      ;
; 1.546 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.832      ;
; 1.556 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.842      ;
; 1.569 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.855      ;
; 1.580 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.862      ;
; 1.598 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.884      ;
; 1.613 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.895      ;
; 1.619 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.901      ;
; 1.629 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.915      ;
; 1.633 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.919      ;
; 1.634 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.920      ;
; 1.635 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.917      ;
; 1.653 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.939      ;
; 1.661 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.947      ;
; 1.665 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 1.947      ;
; 1.691 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.977      ;
; 1.720 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.006      ;
; 1.756 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.042      ;
; 1.797 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.079      ;
; 1.813 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.099      ;
; 1.855 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; -0.017     ; 2.053      ;
; 1.902 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.184      ;
; 1.921 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.203      ;
; 1.947 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.229      ;
; 1.955 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.237      ;
; 2.008 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.056      ; 2.279      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 0.000        ; -0.013     ; 2.266      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.398 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.684      ;
; 0.450 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.736      ;
; 0.473 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.758      ;
; 0.475 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.760      ;
; 0.492 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.776      ;
; 0.620 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.906      ;
; 0.649 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.934      ;
; 0.695 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.979      ;
; 0.700 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.984      ;
; 0.711 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.995      ;
; 0.792 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.078      ;
; 0.824 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.110      ;
; 0.838 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.123      ;
; 0.839 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.124      ;
; 0.840 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.125      ;
; 0.840 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.125      ;
; 0.841 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.126      ;
; 0.842 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.127      ;
; 0.842 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.127      ;
; 0.843 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.128      ;
; 0.844 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.129      ;
; 0.846 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.131      ;
; 0.884 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.168      ;
; 0.898 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.184      ;
; 1.019 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.303      ;
; 1.019 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.303      ;
; 1.034 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.318      ;
; 1.035 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.319      ;
; 1.037 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.323      ;
; 1.060 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.346      ;
; 1.082 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.368      ;
; 1.131 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 1.405      ;
; 1.133 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.417      ;
; 1.157 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.441      ;
; 1.157 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.441      ;
; 1.181 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.464      ;
; 1.208 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.494      ;
; 1.236 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.520      ;
; 1.237 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.523      ;
; 1.262 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.548      ;
; 1.278 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.562      ;
; 1.278 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.562      ;
; 1.278 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.562      ;
; 1.278 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.562      ;
; 1.279 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.563      ;
; 1.280 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.081      ; 1.576      ;
; 1.286 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.569      ;
; 1.324 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 1.621      ;
; 1.345 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.624      ;
; 1.358 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.642      ;
; 1.382 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.661      ;
; 1.388 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.667      ;
; 1.483 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.766      ;
; 1.501 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 1.808      ;
; 1.548 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.834      ;
; 1.569 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 1.867      ;
; 1.569 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.864      ;
; 1.581 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.867      ;
; 1.612 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.058      ; 1.885      ;
; 1.703 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.988      ;
; 1.707 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.992      ;
; 1.805 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.112      ;
; 1.815 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.086      ; 2.116      ;
; 1.824 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.086      ; 2.125      ;
; 1.827 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.111      ;
; 1.827 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.111      ;
; 1.827 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.111      ;
; 1.844 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.130      ;
; 1.844 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.130      ;
; 1.884 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.319      ; 2.418      ;
; 1.884 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[17]       ; FD[4]       ; 0.000        ; 0.319      ; 2.418      ;
; 1.903 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.321      ; 2.439      ;
; 1.926 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.211      ;
; 1.958 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.490      ;
; 1.958 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.490      ;
; 1.958 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.490      ;
; 1.958 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.490      ;
; 1.964 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.254      ;
; 1.965 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.320      ; 2.500      ;
; 1.972 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.256      ;
; 2.072 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.362      ;
; 2.099 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.406      ;
; 2.111 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.397      ;
; 2.122 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.408      ;
; 2.124 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.431      ;
; 2.136 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.421      ;
; 2.137 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.427      ;
; 2.144 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.434      ;
; 2.146 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 2.435      ;
; 2.150 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.457      ;
; 2.154 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.092      ; 2.461      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.695      ;
; 2.163 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.695      ;
; 2.166 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.317      ; 2.698      ;
; 2.167 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.316      ; 2.698      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.538 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.852      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 5.850      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.693     ; 5.847      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.696     ; 5.844      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.693     ; 5.847      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 5.850      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 5.850      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.691     ; 5.849      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.690     ; 5.850      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.679     ; 5.861      ;
; -5.538 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.689     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.537 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.688     ; 5.851      ;
; -5.485 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.623      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 5.621      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.869     ; 5.618      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.872     ; 5.615      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.869     ; 5.618      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 5.621      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 5.621      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.867     ; 5.620      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.866     ; 5.621      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 5.632      ;
; -5.485 ; LCMx[0]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.865     ; 5.622      ;
; -5.484 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.622      ;
; -5.484 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.622      ;
; -5.484 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.864     ; 5.622      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.727 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.742      ;
; -0.727 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.742      ;
; -0.493 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.508      ;
; -0.493 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.508      ;
; -0.493 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.508      ;
; -0.493 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; 0.013      ; 1.508      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.351 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.747      ;
; 0.352 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.363      ; 3.753      ;
; 0.352 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.356      ; 3.746      ;
; 0.352 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.363      ; 3.753      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.353 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.362      ; 3.751      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.695 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.356      ; 3.903      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.363      ; 3.908      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.907      ;
; 0.697 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.363      ; 3.908      ;
; 0.698 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.362      ; 3.906      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.523      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.267 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.522      ; 3.710      ;
; -0.266 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.523      ; 3.712      ;
; -0.266 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.523      ; 3.712      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; -0.265 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.516      ; 3.706      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.523      ; 3.570      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.092  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.522      ; 3.569      ;
; 0.093  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.523      ; 3.571      ;
; 0.093  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.523      ; 3.571      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
; 0.094  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.516      ; 3.565      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                     ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.431 ; LCMP_RESET  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.387      ; 4.273      ;
; 0.432 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.376      ; 4.263      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.373      ; 4.260      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.373      ; 4.260      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.376      ; 4.263      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.378      ; 4.265      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.376      ; 4.263      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.375      ; 4.262      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.376      ; 4.263      ;
; 0.432 ; LCMP_RESET  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.264      ;
; 0.433 ; LCMP_RESET  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.370      ; 4.258      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 0.433 ; LCMP_RESET  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.377      ; 4.265      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[0]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[1]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[2]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[3]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[4]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[6]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[7]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.025 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[8]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.265      ; 1.505      ;
; 1.159 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.376      ; 4.490      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.373      ; 4.487      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.373      ; 4.487      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.376      ; 4.490      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.378      ; 4.492      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.375      ; 4.489      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.387      ; 4.501      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.376      ; 4.490      ;
; 1.159 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.377      ; 4.491      ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.846 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.383      ;
; 0.846 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.383      ;
; 0.846 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.383      ;
; 0.846 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.383      ;
; 1.041 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.578      ;
; 1.041 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.322      ; 1.578      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[3][5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[0]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[10] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[11] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[12] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[13] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[14] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[15] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[16] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[17] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[18] ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[1]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[2]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[3]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[4]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[5]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[6]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[7]  ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[8]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.433  ; 0.617        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_RESET             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; -0.041 ; -0.041       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datac             ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datad             ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|dataa             ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|dataa             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.158  ; 0.158        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch               ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.197  ; 0.197        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.216  ; 0.216        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|dataa        ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.739  ; 0.739        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.739  ; 0.739        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.771  ; 0.771        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.774  ; 0.774        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|dataa        ;
; 0.779  ; 0.779        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.779  ; 0.779        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.779  ; 0.779        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.785  ; 0.785        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.791  ; 0.791        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.792  ; 0.792        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.648 ; 0.648        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.660 ; 0.660        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.673 ; 0.673        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 3.124 ; 3.161 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 5.303 ; 4.986 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.282 ; 1.388 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.282 ; 1.388 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -2.684 ; -2.725 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -1.316 ; -1.446 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.747 ; -0.854 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.747 ; -0.854 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-------------+------------+---------+---------+------------+-----------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------+------------+---------+---------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.216   ; 8.746   ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 8.002   ; 7.826   ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 8.459   ; 8.096   ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 8.652   ; 8.332   ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 9.216   ; 8.746   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 12.885  ; 12.363  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 12.775  ; 12.101  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.816   ; 8.466   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 10.824  ; 9.994   ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 11.070  ; 10.263  ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 10.316  ; 10.112  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.296   ; 8.692   ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 9.033   ; 8.521   ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 111.180 ; 109.909 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 111.989 ; 110.880 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 8.542   ; 8.163   ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 7.841   ; 7.609   ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 7.814   ; 7.520   ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 8.493   ; 8.116   ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 8.542   ; 8.163   ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.169   ; 7.926   ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.901   ; 8.553   ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.449   ; 8.130   ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 8.933   ; 8.556   ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 7.870   ; 7.645   ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.603   ; 7.341   ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.521   ; 8.151   ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.933   ; 8.556   ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.007   ; 8.665   ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 6.642   ; 6.308   ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 5.891   ; 5.631   ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.447   ; 5.116   ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.318   ; 5.913   ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.642   ; 6.308   ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.084   ; 6.773   ; Fall       ; LCM_RESET       ;
+-------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 7.714  ; 7.519  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 7.714  ; 7.519  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 8.153  ; 7.777  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 8.339  ; 8.005  ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 8.859  ; 8.392  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 9.969  ; 9.201  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 10.177 ; 9.432  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.554  ; 8.214  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 10.490 ; 9.691  ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 10.698 ; 9.922  ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 10.052 ; 9.858  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.051  ; 8.435  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.762  ; 8.267  ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 14.095 ; 13.007 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 14.021 ; 13.149 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 6.646  ; 6.646  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 6.646  ; 6.646  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 6.646  ; 6.646  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 6.646  ; 6.646  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 6.646  ; 6.646  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 7.932  ; 7.696  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.611  ; 8.244  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.202  ; 7.892  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.473  ; 5.238  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 5.954  ; 5.774  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.473  ; 5.238  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.388  ; 6.069  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.744  ; 6.383  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.268  ; 6.889  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.277  ; 4.969  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 5.703  ; 5.463  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.277  ; 4.969  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.113  ; 5.734  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.476  ; 6.151  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.875  ; 6.547  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -12.583 ; -258.158      ;
; FD[0]      ; -3.172  ; -189.811      ;
; FD[17]     ; -2.039  ; -11.073       ;
; FD[4]      ; -1.624  ; -57.231       ;
; FD[7]      ; -0.937  ; -6.035        ;
; gckP31     ; -0.347  ; -1.801        ;
; LCM_RESET  ; 0.061   ; 0.000         ;
+------------+---------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; FD[0]      ; -1.232 ; -6.732        ;
; gckP31     ; -0.887 ; -9.858        ;
; LCMP_RESET ; -0.541 ; -2.848        ;
; FD[7]      ; 0.068  ; 0.000         ;
; LCM_RESET  ; 0.158  ; 0.000         ;
; FD[17]     ; 0.167  ; 0.000         ;
; FD[4]      ; 0.167  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -2.394 ; -129.682             ;
; FD[4] ; 0.111  ; 0.000                ;
; FD[7] ; 0.255  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.153 ; -3.338              ;
; FD[0] ; 0.330  ; 0.000               ;
; FD[4] ; 0.425  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -22.017                    ;
; FD[0]      ; -1.000 ; -82.000                    ;
; FD[4]      ; -1.000 ; -49.000                    ;
; FD[7]      ; -1.000 ; -22.000                    ;
; FD[17]     ; -1.000 ; -16.000                    ;
; LCMP_RESET ; 0.351  ; 0.000                      ;
; LCM_RESET  ; 0.380  ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -12.583 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 14.159     ;
; -12.560 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 14.136     ;
; -12.555 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.074      ; 14.133     ;
; -12.519 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.120      ; 14.080     ;
; -12.486 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.074      ; 14.064     ;
; -12.483 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 14.035     ;
; -12.476 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.074      ; 14.054     ;
; -12.460 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 14.012     ;
; -12.458 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 14.034     ;
; -12.455 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 14.037     ;
; -12.450 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.120      ; 14.011     ;
; -12.440 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.120      ; 14.001     ;
; -12.432 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 14.014     ;
; -12.358 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 13.910     ;
; -12.330 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 13.912     ;
; -12.231 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.082      ; 13.824     ;
; -12.162 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.082      ; 13.755     ;
; -12.152 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.082      ; 13.745     ;
; -12.104 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 13.761     ;
; -12.020 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 13.677     ;
; -12.010 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 13.667     ;
; -11.977 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.993      ; 13.530     ;
; -11.907 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 13.483     ;
; -11.893 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.993      ; 13.446     ;
; -11.883 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.993      ; 13.436     ;
; -11.807 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 13.359     ;
; -11.805 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.080      ; 13.383     ;
; -11.779 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 13.361     ;
; -11.769 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.991      ; 13.326     ;
; -11.763 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.070      ; 13.337     ;
; -11.727 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.116      ; 13.284     ;
; -11.721 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.080      ; 13.299     ;
; -11.711 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.080      ; 13.289     ;
; -11.699 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.991      ; 13.256     ;
; -11.679 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.991      ; 13.236     ;
; -11.439 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 13.028     ;
; -11.432 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 13.006     ;
; -11.417 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 12.990     ;
; -11.362 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 12.936     ;
; -11.347 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 12.920     ;
; -11.342 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 12.916     ;
; -11.340 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 12.902     ;
; -11.327 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.001      ; 12.900     ;
; -11.317 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 12.879     ;
; -11.215 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 12.777     ;
; -11.198 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.987      ; 12.751     ;
; -11.169 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 12.826     ;
; -11.042 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.993      ; 12.595     ;
; -10.870 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.080      ; 12.448     ;
; -10.861 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 12.431     ;
; -10.846 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 12.415     ;
; -10.834 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 12.410     ;
; -10.734 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 12.286     ;
; -10.706 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 12.288     ;
; -10.664 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 12.226     ;
; -10.502 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 12.069     ;
; -10.466 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.109      ; 12.016     ;
; -10.321 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.013      ; 11.896     ;
; -10.252 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.013      ; 11.827     ;
; -10.242 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.013      ; 11.817     ;
; -10.178 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.071      ; 11.760     ;
; -10.102 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.980      ; 11.648     ;
; -9.765  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.990      ; 11.328     ;
; -9.758  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.997      ; 11.415     ;
; -9.750  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.990      ; 11.312     ;
; -9.746  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.062      ; 11.475     ;
; -9.726  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.084      ; 11.479     ;
; -9.702  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.065      ; 11.278     ;
; -9.653  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.082      ; 11.402     ;
; -9.631  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.993      ; 11.184     ;
; -9.602  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.053      ; 11.154     ;
; -9.591  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 11.153     ;
; -9.574  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.078      ; 11.156     ;
; -9.529  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.009      ; 11.100     ;
; -9.459  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.080      ; 11.037     ;
; -9.433  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.069      ; 11.169     ;
; -9.425  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.073      ; 11.165     ;
; -9.421  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.073      ; 11.161     ;
; -9.413  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.091      ; 11.173     ;
; -9.405  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.095      ; 11.169     ;
; -9.401  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.095      ; 11.165     ;
; -9.368  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.073      ; 11.108     ;
; -9.356  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.072      ; 11.089     ;
; -9.348  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.095      ; 11.112     ;
; -9.340  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.089      ; 11.096     ;
; -9.332  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.093      ; 11.092     ;
; -9.328  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.093      ; 11.088     ;
; -9.303  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.063      ; 10.870     ;
; -9.275  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.093      ; 11.035     ;
; -9.267  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.109      ; 10.817     ;
; -9.043  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.079      ; 10.783     ;
; -9.035  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.083      ; 10.779     ;
; -9.031  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.083      ; 10.775     ;
; -9.012  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.999      ; 10.671     ;
; -8.979  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.071      ; 10.561     ;
; -8.978  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.083      ; 10.722     ;
; -8.951  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.980      ; 10.497     ;
; -8.930  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.999      ; 10.589     ;
; -8.900  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.999      ; 10.559     ;
; -8.886  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.999      ; 10.545     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.172 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.690      ;
; -3.093 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.611      ;
; -3.093 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.611      ;
; -3.093 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.611      ;
; -3.093 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.611      ;
; -3.081 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.597      ;
; -3.081 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.597      ;
; -3.081 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.597      ;
; -3.081 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.597      ;
; -3.067 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.503      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.035 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 3.558      ;
; -3.019 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.475     ; 3.531      ;
; -3.015 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.472     ; 3.530      ;
; -3.002 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.467     ; 3.522      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.998 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 3.514      ;
; -2.991 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.509      ;
; -2.991 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 3.509      ;
; -2.988 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.424      ;
; -2.988 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.424      ;
; -2.988 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.424      ;
; -2.988 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.424      ;
; -2.976 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.472     ; 3.491      ;
; -2.976 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.410      ;
; -2.976 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.410      ;
; -2.976 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.410      ;
; -2.976 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.410      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.957 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.474      ;
; -2.956 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.473      ;
; -2.956 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.473      ;
; -2.956 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.473      ;
; -2.956 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.473      ;
; -2.956 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.473      ;
; -2.951 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.473     ; 3.465      ;
; -2.951 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.473     ; 3.465      ;
; -2.939 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.456      ;
; -2.939 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.456      ;
; -2.939 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.456      ;
; -2.939 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 3.456      ;
; -2.935 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.468     ; 3.454      ;
; -2.935 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.468     ; 3.454      ;
; -2.935 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.468     ; 3.454      ;
; -2.935 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.468     ; 3.454      ;
; -2.930 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.467     ; 3.450      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.930 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 3.371      ;
; -2.914 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.557     ; 3.344      ;
; -2.910 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.554     ; 3.343      ;
; -2.898 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.467     ; 3.418      ;
; -2.897 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.549     ; 3.335      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.893 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 3.327      ;
; -2.886 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.322      ;
; -2.886 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 3.322      ;
; -2.871 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.554     ; 3.304      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.287      ;
; -2.851 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.286      ;
; -2.851 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.286      ;
; -2.851 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.286      ;
; -2.851 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.286      ;
; -2.851 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 3.286      ;
; -2.846 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.555     ; 3.278      ;
; -2.846 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.555     ; 3.278      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.039 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.785      ;
; -2.039 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.785      ;
; -2.035 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.781      ;
; -2.035 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.781      ;
; -1.988 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.734      ;
; -1.988 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.734      ;
; -1.982 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.728      ;
; -1.982 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.728      ;
; -1.979 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.725      ;
; -1.979 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.725      ;
; -1.977 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.723      ;
; -1.977 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.723      ;
; -1.955 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.701      ;
; -1.955 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.701      ;
; -1.898 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.644      ;
; -1.898 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.644      ;
; -1.881 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.627      ;
; -1.881 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.627      ;
; -1.824 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.570      ;
; -1.824 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.570      ;
; -1.806 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.552      ;
; -1.806 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.552      ;
; -1.610 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.356      ;
; -1.610 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.241     ; 1.356      ;
; -1.523 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.279     ; 1.231      ;
; -1.523 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.279     ; 1.231      ;
; -1.505 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.279     ; 1.213      ;
; -1.505 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.279     ; 1.213      ;
; -1.359 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.245     ; 1.101      ;
; -1.359 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.245     ; 1.101      ;
; -1.293 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.244      ;
; -1.289 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.240      ;
; -1.228 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.179      ;
; -1.223 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.174      ;
; -1.209 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.160      ;
; -1.144 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.095      ;
; -1.135 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.086      ;
; -1.070 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.021      ;
; -1.061 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.012      ;
; -0.888 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.839      ;
; -0.488 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; -0.081     ; 1.394      ;
; -0.474 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.474 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.382      ;
; -0.269 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.220      ;
; -0.233 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.184      ;
; -0.219 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.168      ;
; -0.214 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.163      ;
; -0.210 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.159      ;
; -0.207 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.115     ; 1.079      ;
; -0.206 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.079     ; 1.114      ;
; -0.205 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.156      ;
; -0.201 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.152      ;
; -0.201 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.150      ;
; -0.197 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.148      ;
; -0.192 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.143      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.191 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.113     ; 1.065      ;
; -0.165 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.116      ;
; -0.153 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.104      ;
; -0.149 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.100      ;
; -0.147 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.098      ;
; -0.137 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.088      ;
; -0.135 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.084      ;
; -0.133 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.084      ;
; -0.133 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.084      ;
; -0.129 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.080      ;
; -0.124 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.075      ;
; -0.107 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.058      ;
; -0.097 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.048      ;
; -0.094 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.045      ;
; -0.085 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.036      ;
; -0.081 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.032      ;
; -0.069 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.020      ;
; -0.069 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.020      ;
; -0.065 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.016      ;
; -0.061 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.010      ;
; -0.061 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.012      ;
; -0.058 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.009      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                                ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.624 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 2.575      ;
; -1.624 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 2.575      ;
; -1.532 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.028     ; 2.491      ;
; -1.485 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.028     ; 2.444      ;
; -1.450 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 2.404      ;
; -1.394 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.028     ; 2.353      ;
; -1.384 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.342      ;
; -1.358 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 2.319      ;
; -1.357 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.320      ;
; -1.351 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.314      ;
; -1.351 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.314      ;
; -1.337 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.295      ;
; -1.328 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.028     ; 2.287      ;
; -1.311 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 2.272      ;
; -1.310 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.273      ;
; -1.305 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 2.256      ;
; -1.304 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.267      ;
; -1.304 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.267      ;
; -1.288 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 2.239      ;
; -1.288 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 2.239      ;
; -1.250 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.023     ; 2.214      ;
; -1.246 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.204      ;
; -1.244 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.207      ;
; -1.244 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.207      ;
; -1.244 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.207      ;
; -1.244 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.207      ;
; -1.220 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 2.181      ;
; -1.219 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.182      ;
; -1.213 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.022     ; 2.178      ;
; -1.213 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.176      ;
; -1.213 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.176      ;
; -1.205 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.028     ; 2.164      ;
; -1.203 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.023     ; 2.167      ;
; -1.197 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.160      ;
; -1.197 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.160      ;
; -1.197 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.160      ;
; -1.197 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.160      ;
; -1.194 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.157      ;
; -1.194 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.157      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.040     ; 2.132      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.185 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.128      ;
; -1.180 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.138      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.177 ; MCP3202_Driver:U2|MCP3202_CS    ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.120      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.176 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.119      ;
; -1.167 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 2.100      ;
; -1.167 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 2.100      ;
; -1.167 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.054     ; 2.100      ;
; -1.166 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.022     ; 2.131      ;
; -1.154 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 2.115      ;
; -1.153 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.116      ;
; -1.147 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.110      ;
; -1.147 ; MCP3202_Driver:U2|i[3]          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.110      ;
; -1.147 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.110      ;
; -1.147 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.110      ;
; -1.135 ; MCP3202_Driver:U2|MCP3202_ok    ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 2.080      ;
; -1.131 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 2.085      ;
; -1.114 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 2.068      ;
; -1.114 ; MCP3202_Driver:U2|MCP3202_CLK   ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 2.068      ;
; -1.113 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.021     ; 2.079      ;
; -1.113 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.021     ; 2.079      ;
; -1.112 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.023     ; 2.076      ;
; -1.106 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.069      ;
; -1.106 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.069      ;
; -1.106 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.069      ;
; -1.106 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.069      ;
; -1.095 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.021     ; 2.061      ;
; -1.095 ; MCP3202_Driver:U2|i[0]          ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.021     ; 2.061      ;
; -1.086 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.040     ; 2.033      ;
; -1.075 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.022     ; 2.040      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; MCP3202_Driver:U2|MCP3202Dis[1] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 2.006      ;
; -1.057 ; MCP3202_Driver:U2|i[4]          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.015      ;
; -1.056 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.019      ;
; -1.056 ; MCP3202_Driver:U2|i[1]          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 1.000        ; -0.024     ; 2.019      ;
; -1.051 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.009      ;
; -1.051 ; MCP3202_Driver:U2|i[2]          ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.029     ; 2.009      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.937 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.004      ; 1.928      ;
; -0.912 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.858      ;
; -0.878 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.864      ;
; -0.855 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.004      ; 1.846      ;
; -0.853 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.804      ;
; -0.843 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.829      ;
; -0.803 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.749      ;
; -0.794 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.781      ;
; -0.791 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.737      ;
; -0.784 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.730      ;
; -0.780 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.767      ;
; -0.764 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.004      ; 1.755      ;
; -0.743 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.689      ;
; -0.739 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.685      ;
; -0.715 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.661      ;
; -0.706 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.652      ;
; -0.705 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.691      ;
; -0.692 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.678      ;
; -0.687 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.674      ;
; -0.683 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.629      ;
; -0.682 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.004      ; 1.673      ;
; -0.680 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.667      ;
; -0.670 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.656      ;
; -0.649 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.595      ;
; -0.621 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.608      ;
; -0.611 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.557      ;
; -0.570 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.516      ;
; -0.542 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.488      ;
; -0.535 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.486      ;
; -0.519 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.001     ; 1.505      ;
; -0.514 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.501      ;
; -0.507 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.000      ; 1.494      ;
; -0.459 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.405      ;
; -0.393 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.350      ;
; -0.389 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.346      ;
; -0.372 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.328      ;
; -0.366 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.323      ;
; -0.362 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.319      ;
; -0.351 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.308      ;
; -0.347 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.304      ;
; -0.345 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.301      ;
; -0.330 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.286      ;
; -0.327 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.273      ;
; -0.284 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.240      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.280 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.236      ;
; -0.273 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.230      ;
; -0.271 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.227      ;
; -0.269 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.226      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.267 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.223      ;
; -0.252 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.208      ;
; -0.229 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.175      ;
; -0.225 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.182      ;
; -0.223 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.179      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.178      ;
; -0.211 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.168      ;
; -0.200 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.146      ;
; -0.174 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.125      ;
; -0.173 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.119      ;
; -0.139 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.090      ;
; -0.122 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.078      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.118 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.074      ;
; -0.116 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.067      ;
; -0.111 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.062      ;
; -0.110 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.061      ;
; -0.106 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.057      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.030     ; 1.056      ;
; -0.084 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.035      ;
; -0.078 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.029      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.347 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.300      ;
; -0.298 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.251      ;
; -0.283 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.236      ;
; -0.279 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.232      ;
; -0.268 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.221      ;
; -0.231 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.184      ;
; -0.230 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.183      ;
; -0.215 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.168      ;
; -0.211 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.164      ;
; -0.207 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.160      ;
; -0.201 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.154      ;
; -0.200 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.153      ;
; -0.163 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.116      ;
; -0.162 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.115      ;
; -0.162 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.115      ;
; -0.147 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.100      ;
; -0.143 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.096      ;
; -0.143 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.096      ;
; -0.139 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.092      ;
; -0.138 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.091      ;
; -0.133 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.086      ;
; -0.133 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.086      ;
; -0.132 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.085      ;
; -0.095 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.048      ;
; -0.094 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.047      ;
; -0.094 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.047      ;
; -0.079 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.032      ;
; -0.076 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.027      ;
; -0.075 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.028      ;
; -0.075 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.028      ;
; -0.074 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.027      ;
; -0.071 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.024      ;
; -0.070 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.021      ;
; -0.070 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.023      ;
; -0.065 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.018      ;
; -0.065 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.018      ;
; -0.065 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.500        ; 1.360      ; 2.007      ;
; -0.064 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 1.017      ;
; -0.028 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.979      ;
; -0.027 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.980      ;
; -0.026 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.977      ;
; -0.026 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.979      ;
; -0.026 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.979      ;
; -0.013 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.964      ;
; -0.012 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.963      ;
; -0.009 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.959      ;
; -0.007 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.960      ;
; -0.006 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.959      ;
; -0.005 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.956      ;
; -0.003 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.956      ;
; -0.002 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.953      ;
; -0.002 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.955      ;
; 0.002  ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.949      ;
; 0.002  ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.949      ;
; 0.003  ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.950      ;
; 0.003  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.950      ;
; 0.040  ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.040  ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.912      ;
; 0.042  ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.911      ;
; 0.055  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.896      ;
; 0.056  ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.895      ;
; 0.059  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.891      ;
; 0.061  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.892      ;
; 0.062  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.889      ;
; 0.062  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.891      ;
; 0.063  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.888      ;
; 0.065  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.888      ;
; 0.066  ; FD[11]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.885      ;
; 0.066  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.887      ;
; 0.069  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.881      ;
; 0.070  ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.881      ;
; 0.071  ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.882      ;
; 0.107  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.110  ; FD[11]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.841      ;
; 0.110  ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.843      ;
; 0.123  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.828      ;
; 0.124  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.827      ;
; 0.126  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.825      ;
; 0.127  ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.823      ;
; 0.130  ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.821      ;
; 0.130  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.823      ;
; 0.131  ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.820      ;
; 0.131  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.820      ;
; 0.134  ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.034     ; 0.819      ;
; 0.136  ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.815      ;
; 0.137  ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.061 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.025     ; 0.337      ;
; 0.081 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.094     ; 0.415      ;
; 0.111 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.050     ; 0.346      ;
; 0.118 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.050     ; 0.341      ;
; 0.119 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.050     ; 0.340      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.232 ; LCM_RESET                     ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 0.623      ;
; -0.721 ; LCM_RESET                     ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.646      ; 0.634      ;
; -0.529 ; LCMP_RESET                    ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 1.326      ;
; -0.215 ; LCM_RESET                     ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.640      ;
; -0.210 ; LCM_RESET                     ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.645      ;
; -0.197 ; LCM_RESET                     ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.658      ;
; -0.156 ; LCM_RESET                     ; LCM_com_data[11][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.698      ;
; -0.156 ; LCM_RESET                     ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.698      ;
; -0.156 ; LCM_RESET                     ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.698      ;
; -0.156 ; LCM_RESET                     ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.698      ;
; -0.144 ; LCM_RESET                     ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.642      ; 1.707      ;
; -0.144 ; LCM_RESET                     ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.642      ; 1.707      ;
; -0.142 ; LCM_RESET                     ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.712      ;
; -0.142 ; LCM_RESET                     ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.712      ;
; -0.142 ; LCM_RESET                     ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.712      ;
; -0.139 ; LCM_RESET                     ; LCM_com_data[14][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.715      ;
; -0.139 ; LCM_RESET                     ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.715      ;
; -0.139 ; LCM_RESET                     ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.715      ;
; -0.139 ; LCM_RESET                     ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.715      ;
; -0.139 ; LCM_RESET                     ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.715      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[3][5]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[8][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.138 ; LCM_RESET                     ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.716      ;
; -0.114 ; LCMP_RESET                    ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.647      ; 1.742      ;
; -0.105 ; LCM_RESET                     ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.750      ;
; -0.105 ; LCM_RESET                     ; LCM_com_data[1][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.750      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[12][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; LCM_RESET                     ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.754      ;
; -0.078 ; LCM_RESET                     ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.639      ; 1.770      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[13][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.064 ; LCM_RESET                     ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.651      ; 1.796      ;
; -0.040 ; LCM_RESET                     ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.648      ; 1.817      ;
; -0.026 ; LCM[1]                        ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.246      ; 1.324      ;
; -0.026 ; LCMP_RESET                    ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 1.828      ;
; -0.024 ; LCMP_RESET                    ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 1.830      ;
; -0.020 ; LCM_RESET                     ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.644      ; 1.833      ;
; -0.020 ; LCM_RESET                     ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.644      ; 1.833      ;
; -0.020 ; LCM_RESET                     ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.644      ; 1.833      ;
; -0.020 ; LCM_RESET                     ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.644      ; 1.833      ;
; -0.014 ; LCMP_RESET                    ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 1.341      ;
; -0.009 ; LCM_RESET                     ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.648      ; 1.848      ;
; -0.009 ; LCM_RESET                     ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.648      ; 1.848      ;
; -0.007 ; LCM_RESET                     ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.848      ;
; -0.007 ; LCM_RESET                     ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.848      ;
; -0.007 ; LCM_RESET                     ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.848      ;
; -0.007 ; LCM_RESET                     ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.646      ; 1.848      ;
; -0.005 ; LCM_RESET                     ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.647      ; 1.851      ;
; -0.005 ; LCM_RESET                     ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.647      ; 1.851      ;
; -0.005 ; LCM_RESET                     ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.647      ; 1.851      ;
; -0.005 ; LCM_RESET                     ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.647      ; 1.851      ;
; 0.007  ; LCMP_RESET                    ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 1.861      ;
; 0.011  ; LCMP_RESET                    ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 1.865      ;
; 0.022  ; LCM_RESET                     ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.876      ;
; 0.035  ; LCM_RESET                     ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.887      ;
; 0.040  ; LCM[0]                        ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.246      ; 1.390      ;
; 0.048  ; LCM_RESET                     ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.643      ; 1.900      ;
; 0.054  ; LCM_RESET                     ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.645      ; 1.908      ;
; 0.098  ; LCMP_RESET                    ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 1.953      ;
; 0.106  ; LCMP_RESET                    ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 1.958      ;
; 0.136  ; LCMP_RESET                    ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.647      ; 1.992      ;
; 0.142  ; LCMP_RESET                    ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.648      ; 1.999      ;
; 0.144  ; LCMP_RESET                    ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 1.998      ;
; 0.148  ; LCMP_RESET                    ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.648      ; 2.005      ;
; 0.167  ; LCMPok                        ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_INI[1]                    ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_INI[4]                    ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.189  ; LCMP_RESET                    ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.647      ; 2.045      ;
; 0.230  ; LCMP_RESET                    ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.647      ; 2.086      ;
; 0.275  ; LCMP_RESET                    ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.127      ;
; 0.279  ; LCMP_RESET                    ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.134      ;
; 0.285  ; MG90S_Driver:U12|MG90Serv[9]  ; MG90S_Driver:U12|MG90Serv[9]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.425      ;
; 0.286  ; MG90S_Driver:U12|MG90Serv[3]  ; MG90S_Driver:U12|MG90Serv[3]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; MG90S_Driver:U12|MG90Serv[11] ; MG90S_Driver:U12|MG90Serv[11] ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.287  ; MG90S_Driver:U12|MG90Serv[2]  ; MG90S_Driver:U12|MG90Serv[2]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.289  ; MG90S_Driver:U12|MG90Serv[6]  ; MG90S_Driver:U12|MG90Serv[6]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.429      ;
; 0.289  ; MG90S_Driver:U12|MG90Serv[7]  ; MG90S_Driver:U12|MG90Serv[7]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.429      ;
; 0.290  ; MG90S_Driver:U12|MG90Serv[1]  ; MG90S_Driver:U12|MG90Serv[1]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.290  ; MG90S_Driver:U12|MG90Serv[4]  ; MG90S_Driver:U12|MG90Serv[4]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.297  ; MG90S_Driver:U12|MG90Serv[12] ; MG90S_Driver:U12|MG90Serv[12] ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.437      ;
; 0.298  ; MG90S_Driver:U12|MG90Serv[14] ; MG90S_Driver:U12|MG90Serv[14] ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.438      ;
; 0.298  ; MG90S_Driver:U12|MG90Serv[10] ; MG90S_Driver:U12|MG90Serv[10] ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.438      ;
; 0.301  ; LCMP_RESET                    ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.648      ; 2.158      ;
; 0.302  ; MG90S_Driver:U12|MG90Serv[0]  ; MG90S_Driver:U12|MG90Serv[0]  ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.442      ;
; 0.337  ; LCM_RESET                     ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.646      ; 1.692      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.887 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 0.740      ;
; -0.849 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 1.408      ; 0.778      ;
; -0.735 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 0.892      ;
; -0.732 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 0.895      ;
; -0.708 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.408      ; 0.919      ;
; -0.700 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 1.408      ; 0.927      ;
; -0.669 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 0.958      ;
; -0.666 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 0.961      ;
; -0.637 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 1.408      ; 0.990      ;
; -0.634 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 1.408      ; 0.993      ;
; -0.603 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 1.024      ;
; -0.600 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 1.027      ;
; -0.571 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 1.408      ; 1.056      ;
; -0.570 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.059      ;
; -0.550 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.408      ; 1.077      ;
; -0.549 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.080      ;
; -0.537 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 1.090      ;
; -0.536 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.093      ;
; -0.507 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.122      ;
; -0.504 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.125      ;
; -0.486 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.143      ;
; -0.483 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.146      ;
; -0.473 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.156      ;
; -0.470 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.159      ;
; -0.441 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.188      ;
; -0.438 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.191      ;
; -0.420 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.209      ;
; -0.417 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.212      ;
; -0.407 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.222      ;
; -0.404 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.225      ;
; -0.375 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.254      ;
; -0.372 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.257      ;
; -0.354 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.275      ;
; -0.351 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.278      ;
; -0.341 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.288      ;
; -0.338 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.291      ;
; -0.312 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 0.815      ;
; -0.309 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.320      ;
; -0.306 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.323      ;
; -0.288 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.341      ;
; -0.285 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.344      ;
; -0.275 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.354      ;
; -0.272 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.357      ;
; -0.253 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 1.408      ; 0.874      ;
; -0.217 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.408      ; 1.410      ;
; -0.174 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 0.953      ;
; -0.111 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.016      ;
; -0.108 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.019      ;
; -0.089 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.408      ; 1.038      ;
; -0.066 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 1.408      ; 1.061      ;
; -0.063 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 1.408      ; 1.064      ;
; -0.045 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.082      ;
; -0.042 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.085      ;
; 0.000  ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 1.408      ; 1.127      ;
; 0.003  ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 1.408      ; 1.130      ;
; 0.021  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.148      ;
; 0.024  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.151      ;
; 0.025  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 1.410      ; 1.654      ;
; 0.049  ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.408      ; 1.176      ;
; 0.064  ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.193      ;
; 0.067  ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.196      ;
; 0.085  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.214      ;
; 0.088  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.217      ;
; 0.110  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.239      ;
; 0.113  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.242      ;
; 0.130  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.259      ;
; 0.133  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.262      ;
; 0.151  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.280      ;
; 0.154  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.283      ;
; 0.176  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.305      ;
; 0.179  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.308      ;
; 0.196  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.325      ;
; 0.199  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.328      ;
; 0.217  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.346      ;
; 0.220  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.349      ;
; 0.242  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.371      ;
; 0.245  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.374      ;
; 0.262  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.391      ;
; 0.265  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.394      ;
; 0.272  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.272  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.273  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.413      ;
; 0.274  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.274  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.274  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.274  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.275  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.415      ;
; 0.275  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.415      ;
; 0.275  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.415      ;
; 0.276  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.416      ;
; 0.276  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.416      ;
; 0.280  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.420      ;
; 0.283  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.412      ;
; 0.286  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.415      ;
; 0.300  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.408      ; 1.427      ;
; 0.308  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.437      ;
; 0.311  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.440      ;
; 0.328  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.457      ;
; 0.349  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.478      ;
; 0.367  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.507      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.541 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.767      ; 1.246      ;
; -0.526 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.380      ; 1.874      ;
; -0.471 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.731      ; 1.280      ;
; -0.445 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.731      ; 1.306      ;
; -0.312 ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.767      ; 1.475      ;
; -0.288 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.640      ; 1.372      ;
; -0.281 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.639      ; 1.378      ;
; -0.256 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.642      ; 1.406      ;
; -0.255 ; LCM[1]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.648      ; 1.413      ;
; -0.227 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.721      ; 1.514      ;
; -0.190 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.642      ; 1.472      ;
; -0.189 ; LCM[0]                            ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.648      ; 1.479      ;
; -0.003 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.249      ; 1.266      ;
; 0.155  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.176      ; 1.351      ;
; 0.207  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.165      ; 1.392      ;
; 0.212  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.267      ; 1.499      ;
; 0.244  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.181      ; 1.445      ;
; 0.255  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 1.450      ;
; 0.314  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.251      ; 1.585      ;
; 0.343  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 1.538      ;
; 0.406  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.177      ; 1.603      ;
; 0.471  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.250      ; 1.741      ;
; 0.528  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 1.723      ;
; 0.542  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.254      ; 1.816      ;
; 0.559  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.268      ; 1.847      ;
; 0.671  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.346      ; 2.037      ;
; 0.690  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.256      ; 1.966      ;
; 0.734  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 1.929      ;
; 0.740  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.181      ; 1.941      ;
; 0.791  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.346      ; 2.157      ;
; 0.806  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.178      ; 2.004      ;
; 0.915  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.188      ; 2.123      ;
; 0.979  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.336      ; 2.335      ;
; 1.010  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.229      ;
; 1.011  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.230      ;
; 1.031  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.250      ;
; 1.032  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.271      ; 2.323      ;
; 1.052  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.336      ; 2.408      ;
; 1.090  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 2.285      ;
; 1.100  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.188      ; 2.308      ;
; 1.102  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.342      ; 2.464      ;
; 1.105  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.346      ; 2.471      ;
; 1.148  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.366      ;
; 1.204  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.188      ; 2.412      ;
; 1.209  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.428      ;
; 1.212  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.430      ;
; 1.214  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.211      ; 2.445      ;
; 1.225  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.211      ; 2.456      ;
; 1.229  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.184      ; 2.433      ;
; 1.251  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.470      ;
; 1.253  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.273      ; 2.546      ;
; 1.290  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.336      ; 2.646      ;
; 1.319  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.537      ;
; 1.335  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.554      ;
; 1.336  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.252      ; 2.608      ;
; 1.366  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.165      ; 2.551      ;
; 1.375  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.260      ; 2.655      ;
; 1.405  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 2.637      ;
; 1.422  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.260      ; 2.702      ;
; 1.434  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.252      ; 2.706      ;
; 1.441  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.256      ; 2.717      ;
; 1.451  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.185      ; 2.656      ;
; 1.452  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.183      ; 2.655      ;
; 1.466  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.202      ; 2.688      ;
; 1.482  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.182      ; 2.684      ;
; 1.508  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.197      ; 2.725      ;
; 1.521  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.739      ;
; 1.523  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.741      ;
; 1.525  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.182      ; 2.727      ;
; 1.527  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.270      ; 2.817      ;
; 1.537  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.272      ; 2.829      ;
; 1.544  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.267      ; 2.831      ;
; 1.559  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 2.791      ;
; 1.572  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 2.767      ;
; 1.576  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.202      ; 2.798      ;
; 1.578  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 2.773      ;
; 1.579  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.175      ; 2.774      ;
; 1.611  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.201      ; 2.832      ;
; 1.633  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.186      ; 2.839      ;
; 1.644  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.200      ; 2.864      ;
; 1.653  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.182      ; 2.855      ;
; 1.658  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.241      ; 2.919      ;
; 1.662  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.258      ; 2.940      ;
; 1.664  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.245      ; 2.929      ;
; 1.666  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.318      ; 3.004      ;
; 1.676  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.187      ; 2.883      ;
; 1.679  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.208      ; 2.907      ;
; 1.689  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.257      ; 2.966      ;
; 1.696  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.269      ; 2.985      ;
; 1.700  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.199      ; 2.919      ;
; 1.705  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.182      ; 2.907      ;
; 1.723  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.201      ; 2.944      ;
; 1.728  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[9][3]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.241      ; 2.989      ;
; 1.736  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.198      ; 2.954      ;
; 1.754  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.182      ; 2.956      ;
; 1.759  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.207      ; 2.986      ;
; 1.816  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.201      ; 3.037      ;
; 1.818  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.269      ; 3.107      ;
; 1.819  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 3.051      ;
; 1.820  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.202      ; 3.042      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.068 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.134      ; 0.306      ;
; 0.091 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.133      ; 0.328      ;
; 0.092 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.133      ; 0.329      ;
; 0.095 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.179      ; 0.378      ;
; 0.134 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.109      ; 0.347      ;
; 0.163 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.159      ; 0.426      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.211 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.351      ;
; 0.221 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.361      ;
; 0.249 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.161      ; 0.514      ;
; 0.290 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.291 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.431      ;
; 0.298 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.438      ;
; 0.302 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.161      ; 0.567      ;
; 0.312 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.452      ;
; 0.316 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.456      ;
; 0.319 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.459      ;
; 0.337 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.477      ;
; 0.345 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.485      ;
; 0.353 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.159      ; 0.616      ;
; 0.354 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.494      ;
; 0.354 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.494      ;
; 0.355 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.495      ;
; 0.360 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.500      ;
; 0.363 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.503      ;
; 0.364 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.504      ;
; 0.364 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.504      ;
; 0.365 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.505      ;
; 0.431 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.571      ;
; 0.439 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.440 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.580      ;
; 0.456 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.596      ;
; 0.459 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.599      ;
; 0.469 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.609      ;
; 0.481 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.621      ;
; 0.502 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.642      ;
; 0.503 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.643      ;
; 0.504 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.155      ; 0.763      ;
; 0.505 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.509 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.649      ;
; 0.512 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.652      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.520 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.660      ;
; 0.521 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.661      ;
; 0.522 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.522 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.524 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.664      ;
; 0.524 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.664      ;
; 0.525 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.665      ;
; 0.525 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.665      ;
; 0.547 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.687      ;
; 0.563 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.703      ;
; 0.566 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.706      ;
; 0.568 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.708      ;
; 0.569 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.709      ;
; 0.571 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.711      ;
; 0.575 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.715      ;
; 0.576 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.716      ;
; 0.577 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.578 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.587 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.727      ;
; 0.590 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.730      ;
; 0.603 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.743      ;
; 0.636 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.776      ;
; 0.641 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.781      ;
; 0.643 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.783      ;
; 0.644 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.784      ;
; 0.646 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.646 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.653 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.793      ;
; 0.656 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.796      ;
; 0.662 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.802      ;
; 0.695 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.042      ; 0.841      ;
; 0.707 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.847      ;
; 0.709 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.710 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.850      ;
; 0.712 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.852      ;
; 0.724 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.864      ;
; 0.738 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.878      ;
; 0.745 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.042      ; 0.891      ;
; 0.793 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.933      ;
; 0.799 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.939      ;
; 0.801 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.941      ;
; 0.808 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.042      ; 0.954      ;
; 0.842 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.042      ; 0.988      ;
; 0.858 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 0.993      ;
; 0.876 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 1.016      ;
; 0.885 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 1.025      ;
; 0.886 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 1.021      ;
; 0.902 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 1.037      ;
; 0.925 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.041      ; 1.070      ;
; 0.925 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.041      ; 1.070      ;
; 0.925 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.041      ; 1.070      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.119      ; 0.297      ;
; 0.185 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.093      ; 0.298      ;
; 0.187 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.093      ; 0.300      ;
; 0.194 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.092      ; 0.306      ;
; 0.291 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.047      ; 0.358      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.279 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.350 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.490      ;
; 0.363 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.506      ;
; 0.371 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.511      ;
; 0.378 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.518      ;
; 0.380 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.520      ;
; 0.382 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.522      ;
; 0.384 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.524      ;
; 0.384 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.524      ;
; 0.404 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.544      ;
; 0.484 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.484 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.624      ;
; 0.497 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.637      ;
; 0.509 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.649      ;
; 0.512 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.652      ;
; 0.515 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.655      ;
; 0.528 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.668      ;
; 0.530 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.670      ;
; 0.530 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.670      ;
; 0.532 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.672      ;
; 0.532 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.672      ;
; 0.533 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.673      ;
; 0.537 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.677      ;
; 0.540 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.680      ;
; 0.553 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.693      ;
; 0.556 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.696      ;
; 0.575 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.715      ;
; 0.578 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.718      ;
; 0.581 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.719      ;
; 0.591 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.731      ;
; 0.593 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.733      ;
; 0.594 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.734      ;
; 0.595 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.735      ;
; 0.595 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.735      ;
; 0.596 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.736      ;
; 0.598 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.738      ;
; 0.598 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.738      ;
; 0.603 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.743      ;
; 0.606 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.746      ;
; 0.619 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.759      ;
; 0.622 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.762      ;
; 0.640 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.778      ;
; 0.641 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.781      ;
; 0.644 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.784      ;
; 0.656 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.796      ;
; 0.659 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.799      ;
; 0.659 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.799      ;
; 0.661 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.801      ;
; 0.661 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.801      ;
; 0.662 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.802      ;
; 0.663 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.803      ;
; 0.664 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.804      ;
; 0.669 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.809      ;
; 0.672 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.812      ;
; 0.685 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.825      ;
; 0.688 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.828      ;
; 0.712 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.850      ;
; 0.717 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.855      ;
; 0.718 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.856      ;
; 0.721 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.859      ;
; 0.722 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.862      ;
; 0.725 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.865      ;
; 0.725 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.865      ;
; 0.727 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.867      ;
; 0.728 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.868      ;
; 0.730 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.870      ;
; 0.735 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.875      ;
; 0.736 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.874      ;
; 0.738 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.878      ;
; 0.751 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.891      ;
; 0.754 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.894      ;
; 0.777 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.037      ; 0.918      ;
; 0.793 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.933      ;
; 0.796 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.936      ;
; 0.797 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.935      ;
; 0.817 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.957      ;
; 0.820 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.960      ;
; 0.849 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 0.987      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
; 0.855 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 0.000        ; 0.039      ; 0.998      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.184 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.324      ;
; 0.185 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.345      ;
; 0.258 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.398      ;
; 0.258 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.398      ;
; 0.287 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.289 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.429      ;
; 0.296 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.436      ;
; 0.322 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.462      ;
; 0.324 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.464      ;
; 0.324 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.464      ;
; 0.325 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.465      ;
; 0.325 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.465      ;
; 0.326 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.466      ;
; 0.327 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.467      ;
; 0.327 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.467      ;
; 0.328 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.468      ;
; 0.328 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.468      ;
; 0.341 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.481      ;
; 0.363 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.503      ;
; 0.368 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.508      ;
; 0.372 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.512      ;
; 0.436 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.576      ;
; 0.439 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.445 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.447 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.587      ;
; 0.450 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.590      ;
; 0.469 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.609      ;
; 0.475 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.615      ;
; 0.508 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.648      ;
; 0.508 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.648      ;
; 0.511 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.515 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.518 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.030      ; 0.652      ;
; 0.518 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.658      ;
; 0.522 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.522 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.522 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.522 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.529 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.666      ;
; 0.534 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.674      ;
; 0.536 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.676      ;
; 0.566 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.042      ; 0.712      ;
; 0.568 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.042      ; 0.714      ;
; 0.573 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.710      ;
; 0.581 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.584 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.595 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.730      ;
; 0.609 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.744      ;
; 0.610 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.745      ;
; 0.659 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.796      ;
; 0.687 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.040      ; 0.831      ;
; 0.687 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.827      ;
; 0.692 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.051      ; 0.847      ;
; 0.701 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.044      ; 0.849      ;
; 0.710 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.850      ;
; 0.720 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.029      ; 0.853      ;
; 0.768 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.908      ;
; 0.771 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.911      ;
; 0.808 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.948      ;
; 0.808 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.948      ;
; 0.808 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.948      ;
; 0.826 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.051      ; 0.981      ;
; 0.835 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.047      ; 0.986      ;
; 0.838 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.978      ;
; 0.844 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.984      ;
; 0.844 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.984      ;
; 0.844 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.047      ; 0.995      ;
; 0.870 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.010      ;
; 0.876 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.112      ; 1.092      ;
; 0.877 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.091      ;
; 0.877 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.091      ;
; 0.888 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 1.033      ;
; 0.900 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.111      ; 1.115      ;
; 0.905 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.119      ;
; 0.905 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.119      ;
; 0.905 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.119      ;
; 0.905 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.119      ;
; 0.941 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.081      ;
; 0.957 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.097      ;
; 0.957 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.097      ;
; 0.970 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 1.115      ;
; 0.981 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.039      ; 1.124      ;
; 0.981 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.121      ;
; 0.986 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 1.131      ;
; 0.991 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 1.136      ;
; 0.996 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.137      ;
; 0.998 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.051      ; 1.153      ;
; 0.999 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.213      ;
; 0.999 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.213      ;
; 1.004 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.110      ; 1.218      ;
; 1.010 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.108      ; 1.222      ;
; 1.015 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.043      ; 1.162      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.394 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.394 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.911      ;
; -2.393 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.473     ; 2.907      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.473     ; 2.907      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.469     ; 2.911      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.464     ; 2.916      ;
; -2.393 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.470     ; 2.910      ;
; -2.392 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.908      ;
; -2.392 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.475     ; 2.904      ;
; -2.392 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.908      ;
; -2.392 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.908      ;
; -2.392 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.908      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.391 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.471     ; 2.907      ;
; -2.289 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.289 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.724      ;
; -2.288 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.555     ; 2.720      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.555     ; 2.720      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.551     ; 2.724      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.546     ; 2.729      ;
; -2.288 ; LCMx[0]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.552     ; 2.723      ;
; -2.287 ; LCMx[0]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 2.721      ;
; -2.287 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.557     ; 2.717      ;
; -2.287 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 2.721      ;
; -2.287 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 2.721      ;
; -2.287 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.553     ; 2.721      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.111 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.837      ;
; 0.111 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.837      ;
; 0.200 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.748      ;
; 0.200 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.748      ;
; 0.200 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.748      ;
; 0.200 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.039     ; 0.748      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.653      ; 1.990      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.653      ; 1.990      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.652      ; 1.989      ;
; 0.255 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.647      ; 1.984      ;
; 0.256 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.653      ; 1.989      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.653      ; 1.892      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.653      ; 1.892      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.652      ; 1.891      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.647      ; 1.886      ;
; 0.854 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.653      ; 1.891      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.732      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.732      ; 1.789      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.783      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.732      ; 1.789      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.731      ; 1.788      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; -0.151 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.726      ; 1.784      ;
; 0.447  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.732      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.732      ; 1.889      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.732      ; 1.889      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.731      ; 1.888      ;
; 0.448  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.726      ; 1.883      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                     ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.644      ; 2.183      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.644      ; 2.183      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.644      ; 2.183      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.643      ; 2.182      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.644      ; 2.183      ;
; 0.330 ; LCMP_RESET  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.651      ; 2.190      ;
; 0.331 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.642      ; 2.182      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.639      ; 2.179      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.642      ; 2.182      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.646      ; 2.186      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.331 ; LCMP_RESET  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.185      ;
; 0.332 ; LCMP_RESET  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.332 ; LCMP_RESET  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.645      ; 2.186      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[0]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[1]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[2]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[3]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[4]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[6]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[7]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.490 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[8]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.685      ;
; 0.612 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[5]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.807      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[18] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[17] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[16] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[13] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[15] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[14] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[12] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[9]  ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[11] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.641 ; MG90S_RESET ; MG90S_Driver:U12|MG90Serv[10] ; FD[17]       ; FD[0]       ; 0.000        ; 0.091      ; 0.836      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.158      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.158      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.158      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.158      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.651      ; 2.163      ;
; 0.803 ; LCMP_RESET  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.157      ;
; 0.804 ; LCMP_RESET  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.158      ;
; 0.804 ; LCMP_RESET  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.159      ;
; 0.804 ; LCMP_RESET  ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.646      ; 2.159      ;
; 0.804 ; LCMP_RESET  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.645      ; 2.158      ;
+-------+-------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.425 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.642      ;
; 0.425 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.642      ;
; 0.425 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.642      ;
; 0.425 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.642      ;
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.716      ;
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.113      ; 0.716      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCMPok                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[3][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; MG90S_Driver:U12|MG90Serv[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; RS                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok                        ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; MG90S_RESET             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET             ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MG90S_RESET|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|dataa             ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|dataa             ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datac             ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datad             ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|dataa        ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch               ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datac           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch               ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datad           ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 1.498 ; 2.194 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 2.425 ; 3.212 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.722 ; 1.313 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.722 ; 1.313 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.289 ; -1.964 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.735 ; -1.369 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.456 ; -1.046 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.456 ; -1.046 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.387  ; 4.546  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 3.911  ; 3.997  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.040  ; 4.141  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.176  ; 4.296  ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.387  ; 4.546  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 6.235  ; 6.270  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 6.242  ; 6.087  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.266  ; 4.428  ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 5.104  ; 5.297  ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 5.213  ; 5.431  ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 5.265  ; 5.518  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.338  ; 4.183  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.300  ; 4.448  ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 52.285 ; 52.607 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 52.684 ; 52.976 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 4.580  ; 4.580  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 4.580  ; 4.580  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 4.580  ; 4.580  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 4.580  ; 4.580  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 4.580  ; 4.580  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 4.014  ; 4.129  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.343  ; 4.480  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.129  ; 4.247  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 4.284  ; 4.374  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.809  ; 3.865  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.676  ; 3.733  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.074  ; 4.163  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.284  ; 4.374  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 4.359  ; 4.484  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 3.380  ; 3.476  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.078  ; 3.086  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.785  ; 2.786  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.200  ; 3.241  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 3.380  ; 3.476  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.608  ; 3.755  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 3.775 ; 3.851 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 3.775 ; 3.851 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 3.899 ; 3.990 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.029 ; 4.137 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.225 ; 4.365 ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 4.737 ; 4.814 ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 4.835 ; 4.927 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.143 ; 4.299 ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 4.955 ; 5.141 ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 5.053 ; 5.254 ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 5.140 ; 5.387 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.213 ; 4.064 ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.177 ; 4.319 ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 6.556 ; 6.767 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 6.648 ; 6.771 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.902 ; 4.011 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.201 ; 4.327 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.012 ; 4.126 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.562 ; 2.617 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 2.810 ; 2.864 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.562 ; 2.617 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 2.958 ; 3.043 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 3.164 ; 3.238 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.374 ; 3.475 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.702 ; 2.711 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 2.984 ; 2.998 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.702 ; 2.711 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.101 ; 3.146 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 3.297 ; 3.391 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.502 ; 3.634 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -30.746   ; -2.704  ; -6.099   ; -0.271  ; -3.000              ;
;  FD[0]           ; -7.905    ; -2.704  ; -6.099   ; 0.330   ; -1.487              ;
;  FD[17]          ; -5.711    ; 0.167   ; N/A      ; N/A     ; -1.487              ;
;  FD[4]           ; -4.970    ; 0.167   ; -0.883   ; 0.425   ; -1.487              ;
;  FD[7]           ; -3.595    ; 0.068   ; 0.247    ; -0.271  ; -1.487              ;
;  LCMP_RESET      ; -30.746   ; -0.747  ; N/A      ; N/A     ; -0.043              ;
;  LCM_RESET       ; -1.096    ; 0.158   ; N/A      ; N/A     ; 0.319               ;
;  gckP31          ; -2.040    ; -1.621  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1473.525 ; -32.85  ; -354.194 ; -5.927  ; -281.771            ;
;  FD[0]           ; -514.135  ; -13.714 ; -349.676 ; 0.000   ; -121.934            ;
;  FD[17]          ; -45.081   ; 0.000   ; N/A      ; N/A     ; -23.792             ;
;  FD[4]           ; -190.704  ; 0.000   ; -4.518   ; 0.000   ; -72.863             ;
;  FD[7]           ; -42.433   ; 0.000   ; 0.000    ; -5.927  ; -32.714             ;
;  LCMP_RESET      ; -652.097  ; -2.903  ; N/A      ; N/A     ; -0.702              ;
;  LCM_RESET       ; -5.113    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  gckP31          ; -23.962   ; -16.233 ; N/A      ; N/A     ; -29.766             ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 3.354 ; 3.610 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 5.624 ; 5.669 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.454 ; 1.685 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.454 ; 1.685 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.289 ; -1.964 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.735 ; -1.369 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.456 ; -0.854 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.456 ; -0.854 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-------------+------------+---------+---------+------------+-----------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------+------------+---------+---------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.657   ; 9.357   ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 8.435   ; 8.327   ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 8.869   ; 8.674   ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 9.091   ; 8.877   ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 9.657   ; 9.357   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 13.641  ; 13.307  ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 13.532  ; 12.970  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.270   ; 9.052   ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 11.306  ; 10.782  ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 11.572  ; 11.087  ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 10.768  ; 10.677  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.908   ; 9.078   ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 9.437   ; 9.139   ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 120.175 ; 119.421 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 120.999 ; 120.302 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 8.976   ; 8.690   ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 8.273   ; 8.077   ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 8.216   ; 8.018   ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 8.931   ; 8.628   ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 8.976   ; 8.690   ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.584   ; 8.432   ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 9.374   ; 9.141   ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.873   ; 8.669   ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 9.342   ; 9.060   ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 8.266   ; 8.077   ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.976   ; 7.828   ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.923   ; 8.627   ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 9.342   ; 9.060   ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.496   ; 9.243   ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 6.932   ; 6.696   ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.230   ; 5.995   ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.692   ; 5.441   ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.620   ; 6.278   ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 6.932   ; 6.696   ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.452   ; 7.251   ; Fall       ; LCM_RESET       ;
+-------------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 3.775 ; 3.851 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 3.775 ; 3.851 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 3.899 ; 3.990 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.029 ; 4.137 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.225 ; 4.365 ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[0]      ; 4.737 ; 4.814 ; Rise       ; FD[0]           ;
; MG90S_o1    ; FD[0]      ; 4.835 ; 4.927 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.143 ; 4.299 ; Rise       ; FD[0]           ;
; MG90S_o0    ; FD[17]     ; 4.955 ; 5.141 ; Rise       ; FD[17]          ;
; MG90S_o1    ; FD[17]     ; 5.053 ; 5.254 ; Rise       ; FD[17]          ;
; MCP3202_CLK ; FD[4]      ; 5.140 ; 5.387 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.213 ; 4.064 ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.177 ; 4.319 ; Rise       ; FD[4]           ;
; MG90S_o0    ; FD[4]      ; 6.556 ; 6.767 ; Rise       ; FD[4]           ;
; MG90S_o1    ; FD[4]      ; 6.648 ; 6.771 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 3.569 ; 3.569 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.902 ; 4.011 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.201 ; 4.327 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.012 ; 4.126 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.562 ; 2.617 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 2.810 ; 2.864 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.562 ; 2.617 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 2.958 ; 3.043 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 3.164 ; 3.238 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.374 ; 3.475 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.702 ; 2.711 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 2.984 ; 2.998 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.702 ; 2.711 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.101 ; 3.146 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 3.297 ; 3.391 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.502 ; 3.634 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; MG90S_o0      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MG90S_o1      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MG90S_o0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MG90S_o1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MG90S_o0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MG90S_o1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1819         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1640         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1728         ; 417      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 577          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 43           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 17           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159          ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18           ; 18       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 14           ; 14       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11           ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 127          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 13           ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1819         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1640         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1728         ; 417      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 577          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 43           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 17           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159          ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18           ; 18       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 14           ; 14       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11           ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 127          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 13           ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 127      ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 162      ; 54       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 127      ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 162      ; 54       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Mar 19 14:13:21 2018
Info: Command: quartus_sta CH12_MG90S_1 -c CH12_MG90S_1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCM_com_data[1][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "LCM_com_data2[20][3]|combout" is a latch
    Warning: Node "LCM_com_data[12][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[20][1]|combout" is a latch
    Warning: Node "LCM_com_data2[19][2]|combout" is a latch
    Warning: Node "LCM_com_data2[20][2]|combout" is a latch
    Warning: Node "LCM_com_data2[19][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][1]|combout" is a latch
    Warning: Node "LCM_com_data2[19][1]|combout" is a latch
    Warning: Node "LCM_com_data2[7][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][0]|combout" is a latch
    Warning: Node "LCM_com_data2[8][3]|combout" is a latch
    Warning: Node "LCM_com_data2[17][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][2]|combout" is a latch
    Warning: Node "LCM_com_data2[9][2]|combout" is a latch
    Warning: Node "LCM_com_data2[8][2]|combout" is a latch
    Warning: Node "LCM_com_data2[19][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][0]|combout" is a latch
    Warning: Node "LCM_com_data2[20][0]|combout" is a latch
    Warning: Node "LCM_com_data2[10][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][3]|combout" is a latch
    Warning: Node "LCM_com_data2[9][1]|combout" is a latch
    Warning: Node "LCM_com_data2[18][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][2]|combout" is a latch
    Warning: Node "LCM_com_data2[7][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][3]|combout" is a latch
    Warning: Node "LCM_com_data2[10][3]|combout" is a latch
    Warning: Node "LCM_com_data2[7][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][0]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH12_MG90S_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -30.746
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -30.746      -652.097 LCMP_RESET 
    Info:    -7.905      -514.135 FD[0] 
    Info:    -5.711       -45.081 FD[17] 
    Info:    -4.970      -190.704 FD[4] 
    Info:    -3.595       -42.433 FD[7] 
    Info:    -2.040       -23.962 gckP31 
    Info:    -1.096        -5.113 LCM_RESET 
Info: Worst-case hold slack is -2.704
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.704       -13.714 FD[0] 
    Info:    -1.621       -16.233 gckP31 
    Info:    -0.747        -2.903 LCMP_RESET 
    Info:     0.336         0.000 FD[7] 
    Info:     0.365         0.000 LCM_RESET 
    Info:     0.435         0.000 FD[17] 
    Info:     0.435         0.000 FD[4] 
Info: Worst-case recovery slack is -6.099
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.099      -349.676 FD[0] 
    Info:    -0.883        -4.518 FD[4] 
    Info:     0.247         0.000 FD[7] 
Info: Worst-case removal slack is -0.271
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.271        -5.927 FD[7] 
    Info:     0.514         0.000 FD[0] 
    Info:     0.950         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -121.934 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -23.792 FD[17] 
    Info:     0.144         0.000 LCMP_RESET 
    Info:     0.391         0.000 LCM_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -28.515
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -28.515      -602.824 LCMP_RESET 
    Info:    -7.304      -473.566 FD[0] 
    Info:    -5.205       -41.840 FD[17] 
    Info:    -4.731      -176.906 FD[4] 
    Info:    -3.313       -37.751 FD[7] 
    Info:    -1.697       -19.701 gckP31 
    Info:    -0.951        -4.279 LCM_RESET 
Info: Worst-case hold slack is -2.500
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.500       -11.928 FD[0] 
    Info:    -1.450       -14.647 gckP31 
    Info:    -0.718        -2.677 LCMP_RESET 
    Info:     0.300         0.000 FD[7] 
    Info:     0.336         0.000 LCM_RESET 
    Info:     0.383         0.000 FD[17] 
    Info:     0.383         0.000 FD[4] 
Info: Worst-case recovery slack is -5.538
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.538      -316.351 FD[0] 
    Info:    -0.727        -3.426 FD[4] 
    Info:     0.351         0.000 FD[7] 
Info: Worst-case removal slack is -0.268
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.268        -5.857 FD[7] 
    Info:     0.431         0.000 FD[0] 
    Info:     0.846         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -121.934 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -23.792 FD[17] 
    Info:    -0.043        -0.702 LCMP_RESET 
    Info:     0.319         0.000 LCM_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.583      -258.158 LCMP_RESET 
    Info:    -3.172      -189.811 FD[0] 
    Info:    -2.039       -11.073 FD[17] 
    Info:    -1.624       -57.231 FD[4] 
    Info:    -0.937        -6.035 FD[7] 
    Info:    -0.347        -1.801 gckP31 
    Info:     0.061         0.000 LCM_RESET 
Info: Worst-case hold slack is -1.232
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.232        -6.732 FD[0] 
    Info:    -0.887        -9.858 gckP31 
    Info:    -0.541        -2.848 LCMP_RESET 
    Info:     0.068         0.000 FD[7] 
    Info:     0.158         0.000 LCM_RESET 
    Info:     0.167         0.000 FD[17] 
    Info:     0.167         0.000 FD[4] 
Info: Worst-case recovery slack is -2.394
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.394      -129.682 FD[0] 
    Info:     0.111         0.000 FD[4] 
    Info:     0.255         0.000 FD[7] 
Info: Worst-case removal slack is -0.153
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.153        -3.338 FD[7] 
    Info:     0.330         0.000 FD[0] 
    Info:     0.425         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.017 gckP31 
    Info:    -1.000       -82.000 FD[0] 
    Info:    -1.000       -49.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -16.000 FD[17] 
    Info:     0.351         0.000 LCMP_RESET 
    Info:     0.380         0.000 LCM_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 48 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Mon Mar 19 14:13:26 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


