INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'project_reti_logiche'
INFO: [VRFC 10-3107] analyzing entity 'output_selector'
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out1'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:162]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out2'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:163]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out2'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:167]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out1'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:172]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out2'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:173]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out1'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:176]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out1'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:182]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out2'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:183]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out1'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:186]
ERROR: [VRFC 10-8820] cannot read from 'out' object 'out2'; use 'buffer' or 'inout' instead [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:187]
ERROR: [VRFC 10-9458] unit 'behavioral' is ignored due to previous errors [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:146]
INFO: [VRFC 10-3107] analyzing entity 'mega_mux'
ERROR: [VRFC 10-9458] unit 'mega_mux' is ignored due to previous errors [C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd:199]
INFO: [VRFC 10-8704] VHDL file 'C:/Users/andre/Coding/ProgettoRetiLogiche2023/ProgettoRetiLogiche.srcs/sources_1/new/main.vhd' is ignored due to errors
