# ğŸš€ RISC-V MikroiÅŸlemci TasarÄ±mÄ±

Bu proje, bir **RISC-V mikroiÅŸlemci** tasarÄ±mÄ±nÄ± gerÃ§ekleÅŸtirmek amacÄ±yla geliÅŸtirilmiÅŸtir. Proje kapsamÄ±nda SystemVerilog dilinde, mikroiÅŸlemci mimarisine uygun temel modÃ¼ller tasarlanmÄ±ÅŸ ve entegre edilmiÅŸtir. 

ğŸ“Œ **Ã–zellikler:**
- ModÃ¼ler tasarÄ±m.
- Temel bileÅŸenler: ALU, Veri BelleÄŸi, Komut BelleÄŸi, KayÄ±t DosyasÄ±.
- SystemVerilog ile yazÄ±lmÄ±ÅŸtÄ±r.
- Vivado simÃ¼lasyonu ile doÄŸrulama yapÄ±lmÄ±ÅŸtÄ±r.

ğŸ“‚ **Ana ModÃ¼ller:**
- **ALU (Arithmetic Logic Unit):** Aritmetik ve mantÄ±ksal iÅŸlemler.
- **DataMemory:** Veri okuma/yazma iÅŸlemleri.
- **InstructionMemory:** Komut belleÄŸi eriÅŸimi.
- **MiniRegisterFile:** Register dosyasÄ± iÅŸlemleri.
- **NextPCLogic:** Bir sonraki komut adresi hesaplama.
- **SignExtender:** Immediate deÄŸer geniÅŸletme.

ğŸ’» **SimÃ¼lasyon ve DoÄŸrulama:**
- Vivado kullanÄ±larak iÅŸlevsellik doÄŸrulanmÄ±ÅŸtÄ±r.
- Temel komut yÃ¼rÃ¼tme ve bellek eriÅŸimi baÅŸarÄ±yla test edilmiÅŸtir.

ğŸ“Œ Daha fazla bilgi iÃ§in SystemVerilog dosyalarÄ±nÄ± inceleyebilir ve katkÄ± saÄŸlamak iÃ§in PR gÃ¶nderebilirsiniz. ğŸ˜Š
