TimeQuest Timing Analyzer report for Stepper-Motor-Control
Thu Dec 04 23:59:42 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Output Enable Times
 18. Minimum Output Enable Times
 19. Output Disable Times
 20. Minimum Output Disable Times
 21. MTBF Summary
 22. Synchronizer Summary
 23. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 24. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 25. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 26. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 27. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 28. Slow 1100mV 0C Model Fmax Summary
 29. Slow 1100mV 0C Model Setup Summary
 30. Slow 1100mV 0C Model Hold Summary
 31. Slow 1100mV 0C Model Recovery Summary
 32. Slow 1100mV 0C Model Removal Summary
 33. Slow 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. MTBF Summary
 43. Synchronizer Summary
 44. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 45. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 46. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 47. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 48. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 49. Fast 1100mV 85C Model Setup Summary
 50. Fast 1100mV 85C Model Hold Summary
 51. Fast 1100mV 85C Model Recovery Summary
 52. Fast 1100mV 85C Model Removal Summary
 53. Fast 1100mV 85C Model Minimum Pulse Width Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. MTBF Summary
 63. Synchronizer Summary
 64. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 65. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 66. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 67. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 68. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 69. Fast 1100mV 0C Model Setup Summary
 70. Fast 1100mV 0C Model Hold Summary
 71. Fast 1100mV 0C Model Recovery Summary
 72. Fast 1100mV 0C Model Removal Summary
 73. Fast 1100mV 0C Model Minimum Pulse Width Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. MTBF Summary
 83. Synchronizer Summary
 84. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 85. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 86. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 87. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 88. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 89. Multicorner Timing Analysis Summary
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Board Trace Model Assignments
 95. Input Transition Times
 96. Signal Integrity Metrics (Slow 1100mv 0c Model)
 97. Signal Integrity Metrics (Slow 1100mv 85c Model)
 98. Signal Integrity Metrics (Fast 1100mv 0c Model)
 99. Signal Integrity Metrics (Fast 1100mv 85c Model)
100. Setup Transfers
101. Hold Transfers
102. Recovery Transfers
103. Removal Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; Stepper-Motor-Control                              ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CGXFC5C6F27C7                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                            ;
+----------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                        ; Status ; Read at                  ;
+----------------------------------------------------------------------+--------+--------------------------+
; StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Thu Dec 04 23:58:32 2014 ;
; StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc ; OK     ; Thu Dec 04 23:58:32 2014 ;
; Stepper-Motor-Control.sdc                                            ; OK     ; Thu Dec 04 23:58:32 2014 ;
+----------------------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+
; Clock Name                                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                             ; Source                                                                  ; Targets                                                                  ;
+----------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+
; altera_reserved_tck                                                  ; Base      ; 33.333 ; 30.0 MHz   ; 0.000 ; 16.666 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                    ;                                                                         ; { altera_reserved_tck }                                                  ;
; clock                                                                ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                    ;                                                                         ; { CLOCK_50_B5B }                                                         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; Generated ; 3.333  ; 300.03 MHz ; 0.000 ; 1.666  ; 50.00      ; 2         ; 12          ;       ;        ;           ;            ; false    ; clock                                                              ; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }   ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 3         ; 1           ;       ;        ;           ;            ; false    ; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] ; { u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } ;
+----------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------------------------------------------------------------------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                                                   ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                           ; Note                                           ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
; 86.54 MHz  ; 86.54 MHz       ; altera_reserved_tck                                                  ;                                                ;
; 119.2 MHz  ; 119.2 MHz       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                ;
; 891.27 MHz ; 650.2 MHz       ; clock                                                                ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                                                           ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.611  ; 0.000         ;
; altera_reserved_tck                                                  ; 10.889 ; 0.000         ;
; clock                                                                ; 18.878 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                                                           ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.159 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.356 ; 0.000         ;
; clock                                                                ; 0.512 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                                                        ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 4.397  ; 0.000         ;
; altera_reserved_tck                                                  ; 14.395 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                                                        ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.755 ; 0.000         ;
; altera_reserved_tck                                                  ; 0.814 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                                             ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.564  ; 0.000         ;
; clock                                                                ; 9.268  ; 0.000         ;
; altera_reserved_tck                                                  ; 15.418 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                     ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.411  ; 3.247  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 2.676  ; 3.034  ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; -0.796 ; -0.308 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.796 ; -0.308 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.707 ; -1.493 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.880 ; -1.535 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; -2.015 ; -1.685 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.599 ; 0.744  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -2.280 ; -1.719 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -2.557 ; -2.135 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -2.153 ; -1.380 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.434 ; -1.835 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.347 ; -0.228 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.658 ; -0.765 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.608 ; -2.210 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.599 ; 0.744  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.190  ; 1.806  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -2.188 ; -1.663 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -1.380 ; -0.282 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -2.157 ; -1.652 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -2.113 ; -1.553 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -2.336 ; -1.928 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -1.552 ; -0.462 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -2.153 ; -1.680 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -2.374 ; -1.781 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -2.241 ; -1.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -1.491 ; -0.428 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.788 ; -1.154 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.999 ; -1.524 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -1.793 ; -1.291 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.190  ; 1.806  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -2.085 ; -1.526 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -2.178 ; -1.632 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.789 ; -0.192 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.034 ; -0.448 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.824 ; -1.396 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -1.515 ; -0.853 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.048 ; -0.684 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.983 ; -0.683 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -1.429 ; -1.094 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -1.350 ; -1.078 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -1.477 ; -1.159 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.789 ; -0.192 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; -1.759 ; -1.285 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.903 ; 0.579 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 0.871 ; 0.616 ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; 3.737 ; 3.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.274 ; 2.899 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.316 ; 3.159 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.666 ; 3.432 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; 3.737 ; 3.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.189 ; 3.849 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 3.927 ; 3.488 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.146 ; 3.787 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.876 ; 3.326 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.100 ; 3.641 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.148 ; 2.297 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.401 ; 2.758 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.189 ; 3.849 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.466 ; 1.444 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.001 ; 3.546 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.809 ; 3.371 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 3.149 ; 2.268 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.775 ; 3.353 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.754 ; 3.280 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.916 ; 3.546 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 3.311 ; 2.474 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.752 ; 3.339 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.001 ; 3.534 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.856 ; 3.451 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 3.241 ; 2.396 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.451 ; 2.933 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 3.630 ; 3.204 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.430 ; 2.991 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 1.772 ; 0.541 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.695 ; 3.227 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 3.812 ; 3.343 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.568 ; 3.245 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 2.861 ; 2.454 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.568 ; 3.245 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.371 ; 2.973 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 2.856 ; 2.531 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 2.818 ; 2.666 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.223 ; 3.015 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.093 ; 2.879 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.342 ; 3.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 2.639 ; 2.241 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; 3.548 ; 3.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.351  ; 7.457  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 15.543 ; 16.114 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 13.836 ; 14.335 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 15.543 ; 16.114 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 15.129 ; 15.665 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.452 ; 13.803 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.069 ; 15.464 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.282 ; 15.766 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.013 ; 15.424 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.639 ; 16.373 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.345 ; 15.965 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.954 ; 14.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.639 ; 16.373 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 14.881 ; 15.133 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.191 ; 15.500 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.273 ; 13.503 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.459 ; 13.752 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.123 ; 15.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 15.123 ; 15.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.934 ; 15.633 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.423 ; 13.967 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.414 ; 13.754 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.806 ; 14.412 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 13.292 ; 13.592 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.099 ; 13.398 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 13.702 ; 14.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.480 ; 14.043 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.428 ; 13.950 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.351 ; 13.675 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 13.591 ; 14.105 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.536 ; 14.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 13.702 ; 14.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.368 ; 13.667 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 15.009 ; 15.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 13.240 ; 13.440 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 13.858 ; 14.434 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 14.335 ; 14.723 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.912 ; 12.989 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.515 ; 13.607 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 15.009 ; 15.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.796 ; 15.440 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 14.776 ; 15.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 18.167 ; 18.699 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 14.136 ; 14.659 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 14.311 ; 14.849 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 17.013 ; 17.953 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 15.603 ; 16.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 15.342 ; 15.681 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 15.603 ; 16.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 15.481 ; 15.802 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 17.371 ; 18.578 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 17.167 ; 18.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 15.542 ; 15.881 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 17.371 ; 18.578 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 16.974 ; 18.112 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 16.004 ; 16.618 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 17.167 ; 18.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 15.679 ; 16.102 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 15.629 ; 16.143 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 15.172 ; 16.312 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.175 ; 14.824 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 14.277 ; 15.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 15.083 ; 16.162 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 14.297 ; 15.032 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.603 ; 15.377 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 14.139 ; 14.570 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.880 ; 14.266 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 15.092 ; 16.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.878 ; 15.766 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.096 ; 14.461 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 15.172 ; 16.312 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.928 ; 14.296 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 15.054 ; 15.908 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.893 ; 15.760 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 14.343 ; 15.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.329 ; 13.441 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.654 ; 14.156 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 14.054 ; 14.837 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 13.952 ; 14.679 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 14.762 ; 15.746 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 14.319 ; 15.026 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.487 ; 15.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.367 ; 15.214 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 14.005 ; 14.659 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 14.461 ; 15.273 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 13.877 ; 14.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 14.184 ; 14.857 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 14.224 ; 14.905 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.237 ; 14.914 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.619 ; 13.932 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.116 ; 14.663 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 14.327 ; 15.018 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.545 ; 15.314 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.888 ; 14.370 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.762 ; 15.746 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.734 ; 15.671 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 14.868 ; 15.947 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 14.040 ; 14.591 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 13.493 ; 13.735 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 14.112 ; 14.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.946  ; 5.991  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.904  ; 5.975  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 12.114 ; 12.347 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 12.443 ; 12.806 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 12.835 ; 13.258 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 12.417 ; 12.740 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.114 ; 12.347 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.417 ; 12.665 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 12.616 ; 12.982 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 12.355 ; 12.628 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 11.970 ; 12.116 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 12.640 ; 13.060 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 12.549 ; 12.992 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 12.900 ; 13.393 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 12.274 ; 12.450 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.532 ; 12.701 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 11.970 ; 12.116 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 12.132 ; 12.296 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.839 ; 12.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 13.680 ; 14.171 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 13.501 ; 14.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 12.073 ; 12.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 12.117 ; 12.336 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 12.415 ; 12.789 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 12.006 ; 12.186 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.839 ; 12.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 12.063 ; 12.250 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 12.111 ; 12.450 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 12.086 ; 12.381 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 12.063 ; 12.273 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 12.222 ; 12.529 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 12.176 ; 12.485 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.318 ; 12.647 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 12.068 ; 12.250 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.678 ; 11.693 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 11.984 ; 12.101 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.473 ; 12.831 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 12.947 ; 13.158 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 11.678 ; 11.693 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 12.233 ; 12.266 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 13.530 ; 14.077 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.407 ; 13.880 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.271 ; 13.909 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 13.580 ; 13.838 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 12.745 ; 13.064 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.912 ; 13.281 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 14.234 ; 15.033 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 12.710 ; 12.976 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 12.710 ; 12.976 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 12.941 ; 13.275 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 12.849 ; 13.093 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 12.911 ; 13.183 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 14.353 ; 15.257 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 12.911 ; 13.183 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 14.524 ; 15.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 14.130 ; 15.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 13.304 ; 13.803 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 14.307 ; 15.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 13.011 ; 13.333 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 12.954 ; 13.346 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 12.088 ; 12.149 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 12.784 ; 13.170 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 12.861 ; 13.307 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.596 ; 14.376 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 12.890 ; 13.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 13.188 ; 13.706 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 12.788 ; 13.037 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 12.571 ; 12.820 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 13.603 ; 14.455 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 13.481 ; 14.193 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 12.790 ; 13.056 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 13.659 ; 14.489 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.610 ; 12.833 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 13.640 ; 14.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 13.495 ; 14.183 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 12.935 ; 13.492 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 12.088 ; 12.149 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 12.352 ; 12.711 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 12.638 ; 13.132 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 12.520 ; 12.918 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 12.331 ; 12.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 12.958 ; 13.474 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 13.055 ; 13.635 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.929 ; 13.487 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 12.604 ; 13.003 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 13.043 ; 13.585 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.548 ; 12.885 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.819 ; 13.301 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 12.875 ; 13.393 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 12.880 ; 13.371 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 12.331 ; 12.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 12.736 ; 13.053 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 12.960 ; 13.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 13.157 ; 13.724 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 12.574 ; 12.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 13.295 ; 13.970 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 13.270 ; 13.922 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 13.354 ; 14.046 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 12.671 ; 13.022 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 12.233 ; 12.385 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 12.706 ; 13.088 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 15.261 ; 15.278 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 15.399 ; 15.416 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 15.261 ; 15.278 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 15.310 ; 15.309 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 15.619 ; 15.618 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 16.739 ; 16.738 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 16.820 ; 16.819 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 16.835 ; 16.834 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 16.876 ; 16.897 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 14.563 ; 14.580 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 15.737 ; 15.758 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 15.750 ; 15.771 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 15.501 ; 15.518 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 15.544 ; 15.543 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 15.569 ; 15.590 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 15.571 ; 15.592 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 15.322 ; 15.339 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 15.381 ; 15.380 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 15.404 ; 15.425 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 15.411 ; 15.432 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 15.004 ; 15.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 14.967 ; 14.966 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 15.030 ; 15.051 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 15.063 ; 15.084 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 14.826 ; 14.847 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 14.838 ; 14.859 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 14.563 ; 14.580 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 14.607 ; 14.606 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 14.931 ; 14.948 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 16.037 ; 16.054 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 16.924 ; 16.945 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 16.926 ; 16.947 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 16.672 ; 16.689 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 16.697 ; 16.696 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 16.746 ; 16.767 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 16.751 ; 16.772 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 16.463 ; 16.480 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 16.499 ; 16.498 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 16.507 ; 16.528 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 16.515 ; 16.536 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 16.254 ; 16.271 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 16.287 ; 16.286 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 16.288 ; 16.309 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 16.316 ; 16.337 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 16.037 ; 16.054 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 16.070 ; 16.069 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 14.445 ; 14.466 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 14.665 ; 14.664 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 14.182 ; 14.199 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 14.340 ; 14.361 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 13.740 ; 13.756 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 13.865 ; 13.881 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 13.740 ; 13.756 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 13.772 ; 13.770 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 14.067 ; 14.065 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 15.023 ; 15.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 15.121 ; 15.119 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 15.137 ; 15.135 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 15.177 ; 15.197 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 13.198 ; 13.214 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 14.202 ; 14.222 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 14.214 ; 14.234 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 13.978 ; 13.994 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 14.033 ; 14.031 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 14.052 ; 14.072 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 14.049 ; 14.069 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 13.826 ; 13.842 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 13.882 ; 13.880 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 13.909 ; 13.929 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 13.916 ; 13.936 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 13.556 ; 13.572 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 13.531 ; 13.529 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 13.589 ; 13.609 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 13.617 ; 13.637 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 13.439 ; 13.459 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 13.451 ; 13.471 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 13.198 ; 13.214 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 13.243 ; 13.241 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 13.472 ; 13.488 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 14.503 ; 14.519 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 15.304 ; 15.324 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 15.307 ; 15.327 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 15.080 ; 15.096 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 15.104 ; 15.102 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 15.155 ; 15.175 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 15.159 ; 15.179 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 14.898 ; 14.914 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 14.934 ; 14.932 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 14.944 ; 14.964 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 14.951 ; 14.971 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 14.717 ; 14.733 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 14.751 ; 14.749 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 14.752 ; 14.772 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 14.780 ; 14.800 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 14.503 ; 14.519 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 14.536 ; 14.534 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 13.107 ; 13.127 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 13.232 ; 13.230 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 12.868 ; 12.884 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 12.991 ; 13.011 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                 ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 15.943    ; 15.934    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 16.107    ; 16.090    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 15.951    ; 15.934    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 15.943    ; 15.944    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 16.361    ; 16.362    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 17.887    ; 17.888    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 17.953    ; 17.954    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 17.968    ; 17.969    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 18.034    ; 18.013    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 14.932    ; 14.915    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 16.565    ; 16.544    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 16.577    ; 16.556    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 16.285    ; 16.268    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 16.293    ; 16.294    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 16.347    ; 16.326    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 16.357    ; 16.336    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 16.034    ; 16.017    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 16.134    ; 16.135    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 16.118    ; 16.097    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 16.127    ; 16.106    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 15.633    ; 15.616    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 15.521    ; 15.522    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 15.630    ; 15.609    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 15.695    ; 15.674    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 15.265    ; 15.244    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 15.277    ; 15.256    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 14.932    ; 14.915    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 14.958    ; 14.959    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 15.566    ; 15.549    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 16.914    ; 16.897    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 18.009    ; 17.988    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 18.011    ; 17.990    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 17.678    ; 17.661    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 17.684    ; 17.685    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 17.753    ; 17.732    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 17.761    ; 17.740    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 17.367    ; 17.350    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 17.382    ; 17.383    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 17.412    ; 17.391    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 17.421    ; 17.400    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 17.057    ; 17.040    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 17.071    ; 17.072    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 17.092    ; 17.071    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 17.120    ; 17.099    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 16.914    ; 16.897    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 16.930    ; 16.931    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 14.732    ; 14.711    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 15.209    ; 15.210    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 14.389    ; 14.372    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 14.525    ; 14.504    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                         ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 14.116    ; 14.118    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 14.305    ; 14.289    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 14.163    ; 14.147    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 14.116    ; 14.118    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 14.526    ; 14.528    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 15.774    ; 15.776    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 15.867    ; 15.869    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 15.883    ; 15.885    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 15.948    ; 15.928    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 13.470    ; 13.454    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 14.738    ; 14.718    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 14.750    ; 14.730    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 14.477    ; 14.461    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 14.505    ; 14.507    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 14.547    ; 14.527    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 14.551    ; 14.531    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 14.267    ; 14.251    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 14.359    ; 14.361    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 14.352    ; 14.332    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 14.360    ; 14.340    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 13.954    ; 13.938    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 13.869    ; 13.871    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 13.968    ; 13.948    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 14.017    ; 13.997    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 13.767    ; 13.747    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 13.779    ; 13.759    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 13.470    ; 13.454    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 13.496    ; 13.498    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 13.897    ; 13.881    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 15.152    ; 15.136    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 16.140    ; 16.120    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 16.142    ; 16.122    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 15.853    ; 15.837    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 15.860    ; 15.862    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 15.929    ; 15.909    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 15.938    ; 15.918    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 15.589    ; 15.573    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 15.604    ; 15.606    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 15.635    ; 15.615    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 15.644    ; 15.624    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 15.325    ; 15.309    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 15.340    ; 15.342    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 15.361    ; 15.341    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 15.389    ; 15.369    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 15.152    ; 15.136    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 15.168    ; 15.170    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 13.312    ; 13.292    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 13.548    ; 13.550    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 13.005    ; 12.989    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 13.063    ; 13.043    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.448 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                                                  ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                                                 ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                          ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 17.448                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.891        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.557        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 17.504                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.654        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.850        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                     ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                       ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                    ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                       ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                     ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                        ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                ; 17.565                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                   ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                   ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.890        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.675        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 61.857                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.134       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.723       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 62.141                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.407       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.734       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                                                    ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                           ; Note                                           ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
; 88.82 MHz  ; 88.82 MHz       ; altera_reserved_tck                                                  ;                                                ;
; 117.84 MHz ; 117.84 MHz      ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                ;
; 878.73 MHz ; 650.2 MHz       ; clock                                                                ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                                            ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.514  ; 0.000         ;
; altera_reserved_tck                                                  ; 11.037 ; 0.000         ;
; clock                                                                ; 18.862 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                                            ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.141 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.335 ; 0.000         ;
; clock                                                                ; 0.529 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                                                         ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 4.651  ; 0.000         ;
; altera_reserved_tck                                                  ; 14.618 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                                                         ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.713 ; 0.000         ;
; altera_reserved_tck                                                  ; 0.731 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                                              ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.519  ; 0.000         ;
; clock                                                                ; 9.360  ; 0.000         ;
; altera_reserved_tck                                                  ; 15.407 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                     ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.446  ; 3.315  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 2.713  ; 3.094  ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; -0.946 ; -0.364 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.946 ; -0.364 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.919 ; -1.592 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.987 ; -1.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; -2.129 ; -1.688 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.894 ; 0.469  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -2.464 ; -1.849 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -2.748 ; -2.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -2.381 ; -1.566 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.672 ; -2.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.678 ; -0.538 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.941 ; -0.977 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.896 ; -2.406 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.894 ; 0.469  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; -0.151 ; 1.491  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -2.447 ; -1.811 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -1.642 ; -0.521 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -2.382 ; -1.773 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -2.385 ; -1.728 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -2.646 ; -2.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -1.842 ; -0.740 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -2.405 ; -1.833 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -2.667 ; -1.980 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -2.508 ; -1.922 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -1.771 ; -0.707 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -2.041 ; -1.310 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -2.299 ; -1.704 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -2.089 ; -1.469 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; -0.151 ; 1.491  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -2.360 ; -1.705 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -2.457 ; -1.811 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.961 ; -0.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.185 ; -0.528 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.925 ; -1.434 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -1.636 ; -0.912 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.156 ; -0.716 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -1.153 ; -0.712 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -1.582 ; -1.143 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -1.508 ; -1.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -1.602 ; -1.201 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.961 ; -0.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; -1.857 ; -1.303 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 0.803 ; 0.478 ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; 3.793 ; 3.525 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.295 ; 2.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.436 ; 3.173 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.698 ; 3.409 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; 3.793 ; 3.525 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.387 ; 3.954 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 4.013 ; 3.515 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.248 ; 3.816 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.997 ; 3.392 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.238 ; 3.710 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.374 ; 2.475 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.590 ; 2.876 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.387 ; 3.954 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.651 ; 1.591 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.203 ; 3.673 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.982 ; 3.446 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 3.306 ; 2.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.912 ; 3.402 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.942 ; 3.381 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 4.140 ; 3.673 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 3.493 ; 2.632 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.921 ; 3.416 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.203 ; 3.656 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 4.038 ; 3.544 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 3.414 ; 2.553 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.617 ; 3.006 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 3.847 ; 3.316 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.642 ; 3.096 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 2.000 ; 0.726 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.888 ; 3.345 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 4.006 ; 3.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.594 ; 3.228 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 2.937 ; 2.455 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.594 ; 3.228 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.412 ; 2.968 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 2.930 ; 2.507 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 2.923 ; 2.658 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.312 ; 3.019 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.188 ; 2.880 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.399 ; 3.116 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 2.745 ; 2.256 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; 3.571 ; 3.011 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.177  ; 6.214  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.112  ; 7.154  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 15.268 ; 15.757 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 13.584 ; 13.987 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 15.268 ; 15.757 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 14.875 ; 15.318 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.241 ; 13.521 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 14.802 ; 15.137 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.044 ; 15.445 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 14.785 ; 15.109 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.401 ; 16.009 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.089 ; 15.624 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.743 ; 14.239 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.401 ; 16.009 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 14.664 ; 14.834 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 14.966 ; 15.186 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.052 ; 13.217 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.251 ; 13.465 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 14.672 ; 15.374 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 14.672 ; 15.374 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.494 ; 15.215 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.089 ; 13.605 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.078 ; 13.421 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.455 ; 14.035 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 12.933 ; 13.241 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 12.773 ; 13.058 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 13.350 ; 13.866 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.150 ; 13.668 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.114 ; 13.600 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.009 ; 13.332 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 13.240 ; 13.726 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.203 ; 13.701 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 13.350 ; 13.866 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.030 ; 13.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 14.514 ; 15.328 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 12.894 ; 13.112 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 13.509 ; 14.063 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 13.903 ; 14.334 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.553 ; 12.656 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.135 ; 13.268 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 14.514 ; 15.322 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.336 ; 15.030 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 14.382 ; 15.328 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 17.709 ; 18.233 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 13.739 ; 14.248 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 13.896 ; 14.443 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 16.618 ; 17.594 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 15.256 ; 15.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 15.040 ; 15.423 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 15.256 ; 15.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 15.121 ; 15.540 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 16.983 ; 18.222 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 16.772 ; 17.879 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 15.180 ; 15.626 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 16.983 ; 18.222 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 16.605 ; 17.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 15.678 ; 16.318 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 16.757 ; 17.986 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 15.331 ; 15.824 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 15.329 ; 15.891 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 14.738 ; 15.841 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 13.806 ; 14.446 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 13.887 ; 14.614 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 14.663 ; 15.697 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 13.869 ; 14.613 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.189 ; 14.969 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 13.737 ; 14.197 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.460 ; 13.893 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 14.668 ; 15.786 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.483 ; 15.342 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 13.685 ; 14.085 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 14.738 ; 15.841 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.517 ; 13.933 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 14.634 ; 15.474 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.471 ; 15.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 13.993 ; 14.759 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 12.984 ; 13.122 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.289 ; 13.779 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 13.674 ; 14.431 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 13.594 ; 14.287 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 14.330 ; 15.288 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 13.960 ; 14.642 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.093 ; 14.931 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 13.944 ; 14.770 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 13.621 ; 14.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 14.079 ; 14.871 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 13.495 ; 14.019 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.786 ; 14.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.826 ; 14.497 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 13.868 ; 14.532 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.252 ; 13.595 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 13.693 ; 14.255 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 13.931 ; 14.608 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.134 ; 14.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.517 ; 14.012 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.330 ; 15.288 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.315 ; 15.221 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 14.465 ; 15.488 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 13.656 ; 14.197 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 13.104 ; 13.379 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 13.742 ; 14.404 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.864  ; 5.887  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.791  ; 5.843  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 12.014 ; 12.180 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 12.314 ; 12.596 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 12.686 ; 13.044 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 12.287 ; 12.530 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.014 ; 12.180 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.270 ; 12.470 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 12.505 ; 12.798 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 12.249 ; 12.443 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 11.855 ; 11.941 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 12.515 ; 12.875 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 12.461 ; 12.791 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 12.796 ; 13.186 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 12.176 ; 12.273 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.427 ; 12.519 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 11.855 ; 11.941 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 12.031 ; 12.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.629 ; 11.835 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 13.346 ; 13.902 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 13.176 ; 13.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 11.866 ; 12.173 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 11.897 ; 12.137 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 12.191 ; 12.565 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 11.765 ; 11.974 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.629 ; 11.835 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 11.837 ; 12.035 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 11.906 ; 12.224 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 11.897 ; 12.175 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 11.837 ; 12.069 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 11.997 ; 12.298 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 11.968 ; 12.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.091 ; 12.412 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 11.848 ; 12.035 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.432 ; 11.491 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 11.744 ; 11.889 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.250 ; 12.608 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 12.629 ; 12.920 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 11.432 ; 11.491 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 11.961 ; 12.039 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 13.145 ; 13.739 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.048 ; 13.559 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.008 ; 13.637 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 13.248 ; 13.575 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 12.466 ; 12.792 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.605 ; 12.994 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 13.964 ; 14.813 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 12.510 ; 12.810 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 12.510 ; 12.810 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 12.695 ; 13.091 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 12.594 ; 12.930 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 12.654 ; 13.022 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 14.085 ; 15.037 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 12.654 ; 13.022 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 14.260 ; 15.302 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 13.892 ; 14.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 13.079 ; 13.590 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 14.025 ; 15.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 12.768 ; 13.150 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 12.756 ; 13.187 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 11.847 ; 11.937 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 12.527 ; 12.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 12.585 ; 13.030 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.301 ; 14.063 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 12.577 ; 13.066 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 12.885 ; 13.418 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 12.496 ; 12.774 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 12.248 ; 12.540 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 13.306 ; 14.136 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 13.205 ; 13.900 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 12.481 ; 12.780 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 13.355 ; 14.168 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.299 ; 12.557 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 13.336 ; 14.022 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 13.188 ; 13.881 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 12.705 ; 13.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 11.847 ; 11.937 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 12.098 ; 12.469 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 12.382 ; 12.878 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 12.280 ; 12.664 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 12.068 ; 12.272 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 12.716 ; 13.220 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 12.787 ; 13.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.636 ; 13.193 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 12.338 ; 12.738 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 12.780 ; 13.324 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.276 ; 12.632 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.541 ; 13.032 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 12.592 ; 13.123 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 12.631 ; 13.120 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 12.068 ; 12.272 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 12.425 ; 12.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 12.685 ; 13.207 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 12.865 ; 13.445 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 12.304 ; 12.636 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 12.993 ; 13.662 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 12.980 ; 13.623 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 13.084 ; 13.752 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 12.404 ; 12.766 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 11.949 ; 12.141 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 12.451 ; 12.836 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 14.815 ; 14.829 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 14.936 ; 14.950 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 14.815 ; 14.829 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 14.835 ; 14.837 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 15.113 ; 15.115 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 16.139 ; 16.141 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 16.227 ; 16.229 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 16.243 ; 16.245 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 16.295 ; 16.311 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 14.103 ; 14.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 15.205 ; 15.220 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 15.217 ; 15.233 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 14.991 ; 15.005 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 15.019 ; 15.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 15.056 ; 15.071 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 15.065 ; 15.081 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 14.818 ; 14.832 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 14.889 ; 14.891 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 14.905 ; 14.920 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 14.912 ; 14.928 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 14.535 ; 14.549 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 14.487 ; 14.489 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 14.564 ; 14.579 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 14.600 ; 14.616 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 14.360 ; 14.375 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 14.372 ; 14.388 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 14.103 ; 14.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 14.141 ; 14.143 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 14.508 ; 14.522 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 15.531 ; 15.545 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 16.365 ; 16.380 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 16.367 ; 16.383 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 16.112 ; 16.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 16.130 ; 16.132 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 16.189 ; 16.204 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 16.196 ; 16.212 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 15.913 ; 15.927 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 15.941 ; 15.943 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 15.962 ; 15.977 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 15.970 ; 15.986 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 15.719 ; 15.733 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 15.746 ; 15.748 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 15.757 ; 15.772 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 15.784 ; 15.800 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 15.531 ; 15.545 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 15.558 ; 15.560 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 14.005 ; 14.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 14.234 ; 14.236 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 13.751 ; 13.765 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 13.926 ; 13.941 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 13.437 ; 13.445 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 13.546 ; 13.558 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 13.437 ; 13.449 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 13.445 ; 13.445 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 13.699 ; 13.699 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 14.565 ; 14.565 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 14.664 ; 14.664 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 14.680 ; 14.680 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 14.733 ; 14.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 12.857 ; 12.869 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 13.796 ; 13.809 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 13.808 ; 13.822 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 13.594 ; 13.606 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 13.632 ; 13.632 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 13.665 ; 13.678 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 13.670 ; 13.684 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 13.449 ; 13.461 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 13.515 ; 13.515 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 13.537 ; 13.550 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 13.544 ; 13.558 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 13.213 ; 13.225 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 13.176 ; 13.176 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 13.247 ; 13.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 13.279 ; 13.293 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 13.090 ; 13.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 13.103 ; 13.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 12.857 ; 12.869 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 12.896 ; 12.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 13.189 ; 13.201 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 14.133 ; 14.145 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 14.873 ; 14.886 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 14.875 ; 14.889 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 14.648 ; 14.660 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 14.667 ; 14.667 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 14.727 ; 14.740 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 14.734 ; 14.748 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 14.480 ; 14.492 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 14.508 ; 14.508 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 14.529 ; 14.542 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 14.537 ; 14.551 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 14.315 ; 14.327 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 14.342 ; 14.342 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 14.354 ; 14.367 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 14.381 ; 14.395 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 14.133 ; 14.145 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 14.159 ; 14.159 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 12.787 ; 12.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 12.941 ; 12.941 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 12.557 ; 12.569 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 12.703 ; 12.716 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                 ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 15.453    ; 15.451    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 15.614    ; 15.600    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 15.481    ; 15.467    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 15.453    ; 15.451    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 15.848    ; 15.846    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 17.276    ; 17.274    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 17.362    ; 17.360    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 17.379    ; 17.377    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 17.448    ; 17.432    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 14.498    ; 14.484    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 16.055    ; 16.040    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 16.069    ; 16.053    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 15.793    ; 15.779    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 15.800    ; 15.798    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 15.856    ; 15.841    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 15.870    ; 15.854    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 15.557    ; 15.543    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 15.659    ; 15.657    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 15.645    ; 15.630    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 15.654    ; 15.638    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 15.173    ; 15.159    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 15.068    ; 15.066    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 15.178    ; 15.163    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 15.240    ; 15.224    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 14.819    ; 14.804    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 14.833    ; 14.817    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 14.498    ; 14.484    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 14.524    ; 14.522    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 15.121    ; 15.107    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 16.384    ; 16.370    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 17.415    ; 17.400    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 17.419    ; 17.403    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 17.091    ; 17.077    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 17.097    ; 17.095    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 17.169    ; 17.154    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 17.179    ; 17.163    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 16.802    ; 16.788    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 16.816    ; 16.814    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 16.850    ; 16.835    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 16.860    ; 16.844    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 16.513    ; 16.499    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 16.528    ; 16.526    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 16.551    ; 16.536    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 16.581    ; 16.565    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 16.384    ; 16.370    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 16.400    ; 16.398    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 14.322    ; 14.306    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 14.760    ; 14.758    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 13.991    ; 13.977    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 14.145    ; 14.130    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                         ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 13.798    ; 13.798    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 13.981    ; 13.969    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 13.860    ; 13.848    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 13.798    ; 13.798    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 14.170    ; 14.170    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 15.350    ; 15.350    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 15.446    ; 15.446    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 15.463    ; 15.463    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 15.532    ; 15.518    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 13.165    ; 13.153    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 14.362    ; 14.349    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 14.376    ; 14.362    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 14.119    ; 14.107    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 14.146    ; 14.146    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 14.189    ; 14.176    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 14.197    ; 14.183    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 13.922    ; 13.910    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 14.016    ; 14.016    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 14.011    ; 13.998    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 14.020    ; 14.006    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 13.624    ; 13.612    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 13.543    ; 13.543    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 13.644    ; 13.631    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 13.692    ; 13.678    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 13.451    ; 13.438    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 13.465    ; 13.451    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 13.165    ; 13.153    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 13.191    ; 13.191    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 13.608    ; 13.596    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 14.787    ; 14.775    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 15.709    ; 15.696    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 15.713    ; 15.699    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 15.430    ; 15.418    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 15.436    ; 15.436    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 15.509    ; 15.496    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 15.519    ; 15.505    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 15.186    ; 15.174    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 15.201    ; 15.201    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 15.235    ; 15.222    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 15.245    ; 15.231    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 14.943    ; 14.931    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 14.958    ; 14.958    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 14.982    ; 14.969    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 15.012    ; 14.998    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 14.787    ; 14.775    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 14.802    ; 14.802    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 13.031    ; 13.017    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 13.255    ; 13.255    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 12.735    ; 12.723    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 12.809    ; 12.796    ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.409 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                                                  ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                                                 ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                          ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 17.409                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.868        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.541        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                     ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                       ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                    ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                       ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                     ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                        ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                ; 17.481                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                   ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                   ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.876        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.605        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 17.541                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.667        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.874        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 61.805                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.168       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.637       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 62.211                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.405       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.806       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                                                           ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.275  ; 0.000         ;
; altera_reserved_tck                                                  ; 14.138 ; 0.000         ;
; clock                                                                ; 19.441 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                                                           ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.028 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.176 ; 0.000         ;
; clock                                                                ; 0.265 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                                                        ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.707  ; 0.000         ;
; altera_reserved_tck                                                  ; 16.042 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                                                        ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.224 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.346 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                                             ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.881  ; 0.000         ;
; clock                                                                ; 9.128  ; 0.000         ;
; altera_reserved_tck                                                  ; 15.362 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                     ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.326  ; 2.592  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 1.480  ; 2.368  ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; -0.003 ; 0.392  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.003 ; 0.392  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.498 ; -0.268 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.617 ; -0.351 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; -0.721 ; -0.478 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.157  ; 1.749  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.055 ; -0.078 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.237 ; -0.380 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -0.868 ; 0.265  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.109 ; -0.104 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.307 ; 1.129  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.603 ; 0.603  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.229 ; -0.351 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.157  ; 1.749  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.607  ; 2.420  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.996 ; -0.065 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.326 ; 1.042  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.025 ; -0.100 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.963 ; 0.007  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.085 ; -0.200 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.402 ; 0.990  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.023 ; -0.124 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.067 ; -0.076 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.045 ; -0.139 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.365 ; 1.008  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -0.808 ; 0.223  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -0.948 ; -0.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.824 ; 0.132  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.607  ; 2.420  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.951 ; 0.028  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.026 ; -0.062 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.028  ; 0.518  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.086 ; 0.388  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.523 ; -0.196 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.297 ; 0.185  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.197 ; 0.122  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.159 ; 0.126  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.389 ; -0.107 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.309 ; -0.065 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.388 ; -0.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 0.028  ; 0.518  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; -0.526 ; -0.171 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                     ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.427 ; -0.262 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 0.450 ; -0.270 ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; 1.457 ; 1.317  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.180 ; 0.926  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.210 ; 1.015  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.410 ; 1.205  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; 1.457 ; 1.317  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 1.928 ; 1.088  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.751 ; 0.854  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.902 ; 1.085  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 1.616 ; 0.637  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 1.822 ; 0.912  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 1.147 ; -0.104 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.376 ; 0.334  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 1.928 ; 1.088  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.679 ; -0.700 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 1.799 ; 0.920  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.681 ; 0.802  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 1.102 ; -0.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.706 ; 0.830  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.663 ; 0.750  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.785 ; 0.920  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 1.219 ; -0.005 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.691 ; 0.828  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 1.799 ; 0.885  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.726 ; 0.866  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 1.175 ; -0.047 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.516 ; 0.559  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.633 ; 0.731  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.512 ; 0.596  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.281 ; -1.282 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.673 ; 0.749  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 1.717 ; 0.803  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.298 ; 1.034  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 0.897 ; 0.548  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.284 ; 1.034  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.135 ; 0.805  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 0.979 ; 0.693  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 0.968 ; 0.745  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.176 ; 0.952  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 1.067 ; 0.863  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 1.199 ; 0.967  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 0.781 ; 0.426  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; 1.298 ; 0.966  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.409 ; 3.461  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.467 ; 4.534  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 7.811 ; 8.400  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 7.067 ; 7.599  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.811 ; 8.400  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 7.588 ; 8.085  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.763 ; 7.155  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.478 ; 7.897  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 7.714 ; 8.212  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.462 ; 7.880  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 7.913 ; 8.600  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.737 ; 8.350  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 7.181 ; 7.786  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 7.913 ; 8.600  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 7.392 ; 7.678  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.559 ; 7.906  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.601 ; 6.882  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.735 ; 7.071  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 7.922 ; 8.613  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.922 ; 8.613  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.834 ; 8.514  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 7.032 ; 7.508  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.984 ; 7.329  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 7.259 ; 7.804  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.910 ; 7.223  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.793 ; 7.094  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 7.181 ; 7.671  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 7.059 ; 7.548  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 7.018 ; 7.475  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.923 ; 7.260  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 7.091 ; 7.557  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 7.073 ; 7.550  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.181 ; 7.671  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.902 ; 7.205  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 7.950 ; 8.799  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.761 ; 6.990  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 7.286 ; 7.781  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 7.414 ; 7.866  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.607 ; 6.764  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.923 ; 7.106  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.894 ; 8.638  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.738 ; 8.337  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 7.950 ; 8.799  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 9.231 ; 9.719  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 7.410 ; 7.882  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 7.438 ; 7.940  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 8.714 ; 9.651  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 7.791 ; 8.257  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 7.586 ; 7.988  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 7.791 ; 8.257  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 7.625 ; 8.025  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 8.955 ; 10.075 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 8.843 ; 9.878  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 7.656 ; 8.070  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 8.925 ; 10.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 8.726 ; 9.769  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 8.061 ; 8.616  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 8.955 ; 10.075 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 7.768 ; 8.264  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 7.749 ; 8.265  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 8.166 ; 9.154  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 7.445 ; 7.998  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 7.519 ; 8.144  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 8.127 ; 9.059  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 7.561 ; 8.199  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.703 ; 8.369  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.358 ; 7.784  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.174 ; 7.550  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 8.130 ; 9.126  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.908 ; 8.692  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 7.353 ; 7.719  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 8.166 ; 9.154  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 7.191 ; 7.555  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 8.035 ; 8.807  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 7.928 ; 8.713  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.633 ; 8.344  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.853 ; 7.030  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 7.155 ; 7.629  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 7.471 ; 8.151  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 7.377 ; 7.981  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 7.909 ; 8.771  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 7.554 ; 8.190  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.709 ; 8.462  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.647 ; 8.394  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 7.374 ; 7.938  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.685 ; 8.382  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 7.197 ; 7.673  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 7.525 ; 8.135  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 7.540 ; 8.162  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.490 ; 8.104  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 7.019 ; 7.334  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 7.395 ; 7.897  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.638 ; 8.248  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.687 ; 8.391  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 7.200 ; 7.629  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.909 ; 8.771  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.900 ; 8.711  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 8.019 ; 8.930  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 7.411 ; 7.924  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 6.975 ; 7.260  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 7.462 ; 8.042  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.300 ; 3.346 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.817 ; 3.875 ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 6.195 ; 6.513 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.461 ; 6.904 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 6.620 ; 7.115 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.378 ; 6.736 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.195 ; 6.513 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.320 ; 6.646 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.545 ; 6.970 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 6.295 ; 6.626 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 6.056 ; 6.286 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.547 ; 7.023 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.563 ; 7.044 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.699 ; 7.223 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.257 ; 6.495 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.393 ; 6.649 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.056 ; 6.286 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.176 ; 6.431 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 6.270 ; 6.507 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.302 ; 7.875 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.221 ; 7.777 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.447 ; 6.772 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.438 ; 6.706 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.651 ; 7.038 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.369 ; 6.603 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.270 ; 6.507 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.351 ; 6.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.459 ; 6.796 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.436 ; 6.741 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.381 ; 6.640 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.493 ; 6.820 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.479 ; 6.803 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.572 ; 6.918 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.351 ; 6.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 6.103 ; 6.222 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.247 ; 6.431 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.683 ; 7.040 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.824 ; 7.170 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.103 ; 6.222 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.392 ; 6.546 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.236 ; 7.825 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.137 ; 7.635 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 7.267 ; 7.882 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 7.026 ; 7.339 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.798 ; 7.137 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.834 ; 7.236 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 7.490 ; 8.343 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 6.447 ; 6.811 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 6.447 ; 6.811 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 6.627 ; 7.027 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 6.486 ; 6.842 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 6.519 ; 6.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 7.602 ; 8.521 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 6.519 ; 6.896 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 7.667 ; 8.651 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 7.463 ; 8.346 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 6.870 ; 7.358 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 7.670 ; 8.599 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 6.609 ; 7.046 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 6.584 ; 7.037 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 6.335 ; 6.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 6.822 ; 7.205 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.883 ; 7.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 7.452 ; 8.187 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.928 ; 7.381 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.068 ; 7.566 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 6.774 ; 7.085 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.608 ; 6.899 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.453 ; 8.242 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.298 ; 7.972 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.787 ; 7.093 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.479 ; 8.261 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.625 ; 6.901 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.411 ; 8.069 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 7.318 ; 7.984 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.004 ; 7.543 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.335 ; 6.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.597 ; 6.975 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.836 ; 7.320 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 6.728 ; 7.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.471 ; 6.706 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.966 ; 7.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.070 ; 7.634 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.003 ; 7.556 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.748 ; 7.142 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.046 ; 7.560 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.628 ; 6.994 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.929 ; 7.416 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.956 ; 7.470 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.906 ; 7.403 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.471 ; 6.706 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.782 ; 7.137 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.038 ; 7.542 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.079 ; 7.651 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.634 ; 6.964 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.249 ; 7.906 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.239 ; 7.863 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 7.317 ; 7.967 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 6.812 ; 7.197 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 6.447 ; 6.678 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 6.827 ; 7.206 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.938 ; 7.952 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 8.046 ; 8.060 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.938 ; 7.952 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.986 ; 7.984 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 8.135 ; 8.133 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 8.731 ; 8.729 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.778 ; 8.776 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.796 ; 8.794 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 8.827 ; 8.843 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 7.384 ; 7.398 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 8.149 ; 8.165 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 8.155 ; 8.171 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 7.999 ; 8.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 8.025 ; 8.023 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 8.043 ; 8.059 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 8.050 ; 8.066 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.877 ; 7.891 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.907 ; 7.905 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.952 ; 7.968 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.949 ; 7.965 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 7.724 ; 7.738 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 7.696 ; 7.694 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 7.749 ; 7.765 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 7.766 ; 7.782 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 7.546 ; 7.562 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 7.551 ; 7.567 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 7.384 ; 7.398 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 7.421 ; 7.419 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.746 ; 7.760 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 8.472 ; 8.486 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 9.002 ; 9.018 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 8.997 ; 9.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.831 ; 8.845 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.848 ; 8.846 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 8.896 ; 8.912 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 8.894 ; 8.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.705 ; 8.719 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.731 ; 8.729 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.739 ; 8.755 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.738 ; 8.754 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 8.579 ; 8.593 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 8.605 ; 8.603 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 8.604 ; 8.620 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 8.622 ; 8.638 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 8.472 ; 8.486 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 8.494 ; 8.492 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 7.333 ; 7.349 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 7.602 ; 7.600 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 7.165 ; 7.179 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 7.282 ; 7.298 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                  ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.279 ; 7.293 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 7.377 ; 7.391 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.279 ; 7.293 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.315 ; 7.313 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 7.454 ; 7.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 7.961 ; 7.959 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.018 ; 8.016 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.036 ; 8.034 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 8.067 ; 8.083 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 6.822 ; 6.836 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 7.478 ; 7.494 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 7.484 ; 7.500 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 7.335 ; 7.349 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 7.368 ; 7.366 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 7.384 ; 7.400 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 7.389 ; 7.405 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.230 ; 7.244 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.260 ; 7.258 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.306 ; 7.322 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.304 ; 7.320 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 7.102 ; 7.116 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 7.083 ; 7.081 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 7.132 ; 7.148 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 7.145 ; 7.161 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 6.971 ; 6.987 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 6.977 ; 6.993 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 6.822 ; 6.836 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 6.858 ; 6.856 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.119 ; 7.133 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 7.800 ; 7.814 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 8.278 ; 8.294 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 8.273 ; 8.289 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.122 ; 8.136 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.139 ; 8.137 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 8.188 ; 8.204 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 8.186 ; 8.202 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.014 ; 8.028 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.041 ; 8.039 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.050 ; 8.066 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.048 ; 8.064 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 7.907 ; 7.921 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 7.933 ; 7.931 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 7.933 ; 7.949 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 7.951 ; 7.967 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 7.800 ; 7.814 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 7.822 ; 7.820 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 6.789 ; 6.805 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 6.990 ; 6.988 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.635 ; 6.649 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 6.731 ; 6.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                 ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 8.545     ; 8.531     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 8.675     ; 8.661     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 8.545     ; 8.531     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 8.554     ; 8.556     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 8.781     ; 8.783     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 9.753     ; 9.755     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 9.768     ; 9.770     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 9.785     ; 9.787     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 9.835     ; 9.819     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 7.753     ; 7.739     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 8.872     ; 8.856     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 8.877     ; 8.861     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 8.679     ; 8.665     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 8.682     ; 8.684     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 8.720     ; 8.704     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 8.730     ; 8.714     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 8.502     ; 8.488     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 8.550     ; 8.552     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 8.576     ; 8.560     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 8.574     ; 8.558     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 8.263     ; 8.249     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 8.180     ; 8.182     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 8.268     ; 8.252     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 8.305     ; 8.289     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 7.968     ; 7.952     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 7.974     ; 7.958     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 7.753     ; 7.739     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 7.773     ; 7.775     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 8.307     ; 8.293     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 9.251     ; 9.237     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 9.975     ; 9.959     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 9.970     ; 9.954     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 9.749     ; 9.735     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 9.749     ; 9.751     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 9.813     ; 9.797     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 9.812     ; 9.796     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 9.543     ; 9.529     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 9.552     ; 9.554     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 9.577     ; 9.561     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 9.577     ; 9.561     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 9.337     ; 9.323     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 9.346     ; 9.348     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 9.361     ; 9.345     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 9.381     ; 9.365     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 9.251     ; 9.237     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 9.258     ; 9.260     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 7.632     ; 7.616     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 8.091     ; 8.093     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 7.399     ; 7.385     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 7.495     ; 7.479     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                         ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.696     ; 7.698     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 7.832     ; 7.818     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.712     ; 7.698     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.696     ; 7.698     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 7.917     ; 7.919     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 8.724     ; 8.726     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.757     ; 8.759     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.775     ; 8.777     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 8.824     ; 8.808     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 7.130     ; 7.116     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 8.011     ; 7.995     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 8.017     ; 8.001     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 7.830     ; 7.816     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 7.844     ; 7.846     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 7.877     ; 7.861     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 7.883     ; 7.867     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.678     ; 7.664     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.724     ; 7.726     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.753     ; 7.737     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.751     ; 7.735     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 7.490     ; 7.476     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 7.427     ; 7.429     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 7.506     ; 7.490     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 7.534     ; 7.518     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 7.326     ; 7.310     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 7.331     ; 7.315     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 7.130     ; 7.116     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 7.150     ; 7.152     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.542     ; 7.528     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 8.429     ; 8.415     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 9.092     ; 9.076     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 9.088     ; 9.072     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.892     ; 8.878     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.892     ; 8.894     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 8.957     ; 8.941     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 8.956     ; 8.940     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.715     ; 8.701     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.724     ; 8.726     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.750     ; 8.734     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.749     ; 8.733     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 8.538     ; 8.524     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 8.547     ; 8.549     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 8.564     ; 8.548     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 8.583     ; 8.567     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 8.429     ; 8.415     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 8.436     ; 8.438     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 7.036     ; 7.020     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 7.325     ; 7.327     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.825     ; 6.811     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 6.879     ; 6.863     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.698 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                                                  ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                                                 ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                          ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 18.698                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.315        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.383        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 18.724                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.467        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.257        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                     ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                       ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                    ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                       ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                     ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                        ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                ; 18.869                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                   ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                   ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.469        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.400        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 63.786                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.959       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.827       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 64.004                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 32.236       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.768       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                                                            ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.800  ; 0.000         ;
; altera_reserved_tck                                                  ; 14.454 ; 0.000         ;
; clock                                                                ; 19.467 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                                            ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.016 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.167 ; 0.000         ;
; clock                                                                ; 0.251 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                                                         ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 7.107  ; 0.000         ;
; altera_reserved_tck                                                  ; 16.203 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                                                         ;
+----------------------------------------------------------------------+-------+---------------+
; Clock                                                                ; Slack ; End Point TNS ;
+----------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                                  ; 0.195 ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.310 ; 0.000         ;
+----------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                                              ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.880  ; 0.000         ;
; clock                                                                ; 9.087  ; 0.000         ;
; altera_reserved_tck                                                  ; 15.369 ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                     ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.239  ; 2.442  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 1.353  ; 2.254  ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; -0.092 ; 0.266  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.092 ; 0.266  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.546 ; -0.316 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.612 ; -0.368 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; -0.716 ; -0.487 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.001 ; 1.454  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.103 ; -0.118 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.291 ; -0.385 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -0.948 ; 0.147  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.174 ; -0.163 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.462 ; 0.881  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.749 ; 0.425  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.316 ; -0.386 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.001 ; 1.454  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.398  ; 2.033  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -1.084 ; -0.108 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.434 ; 0.840  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.121 ; -0.150 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.083 ; -0.079 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.179 ; -0.232 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.514 ; 0.788  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.116 ; -0.163 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.185 ; -0.164 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.133 ; -0.180 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.477 ; 0.797  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -0.925 ; 0.133  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.076 ; -0.091 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.942 ; 0.059  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.398  ; 2.033  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.082 ; -0.062 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.142 ; -0.139 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.054 ; 0.379  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.114 ; 0.290  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.495 ; -0.220 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.290 ; 0.109  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.232 ; 0.062  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.228 ; 0.060  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.410 ; -0.138 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.331 ; -0.089 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.392 ; -0.133 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.054 ; 0.379  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; -0.496 ; -0.193 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                     ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.434 ; -0.306 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 0.409 ; -0.369 ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; 1.408 ; 1.270  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.153 ; 0.929  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.210 ; 1.019  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.354 ; 1.179  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; 1.408 ; 1.270  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 1.968 ; 1.072  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.755 ; 0.835  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.913 ; 1.045  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 1.647 ; 0.672  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 1.839 ; 0.904  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 1.244 ; 0.047  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.466 ; 0.430  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 1.968 ; 1.072  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.777 ; -0.500 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 1.866 ; 0.921  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.721 ; 0.799  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 1.158 ; 0.006  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.755 ; 0.837  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.733 ; 0.788  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.830 ; 0.915  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 1.272 ; 0.114  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.738 ; 0.823  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 1.866 ; 0.921  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.766 ; 0.864  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 1.233 ; 0.084  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.582 ; 0.592  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.711 ; 0.763  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.580 ; 0.622  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.424 ; -1.001 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.753 ; 0.798  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 1.783 ; 0.836  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.225 ; 1.008  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 0.878 ; 0.573  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.216 ; 1.008  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.080 ; 0.813  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 0.968 ; 0.705  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 0.987 ; 0.768  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.150 ; 0.939  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 1.047 ; 0.843  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 1.154 ; 0.951  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 0.817 ; 0.507  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; 1.225 ; 0.942  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                         ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.182 ; 3.214 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.196 ; 4.242 ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 7.376 ; 7.834 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.634 ; 7.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.376 ; 7.834 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 7.157 ; 7.551 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.350 ; 6.662 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.061 ; 7.401 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 7.297 ; 7.685 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.047 ; 7.388 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 7.511 ; 8.036 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.322 ; 7.785 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.786 ; 7.246 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 7.511 ; 8.036 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.999 ; 7.240 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.164 ; 7.444 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.215 ; 6.455 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.343 ; 6.621 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 7.370 ; 7.930 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.370 ; 7.930 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.282 ; 7.833 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.566 ; 6.933 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.515 ; 6.790 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.776 ; 7.188 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.442 ; 6.690 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.342 ; 6.577 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.720 ; 7.099 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.609 ; 6.982 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.584 ; 6.931 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.476 ; 6.741 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.648 ; 7.009 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.633 ; 7.003 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.720 ; 7.099 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.468 ; 6.714 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 7.411 ; 8.057 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.283 ; 6.490 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.782 ; 7.171 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.871 ; 7.260 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.157 ; 6.296 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.417 ; 6.593 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.291 ; 7.906 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.121 ; 7.633 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 7.411 ; 8.057 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 8.496 ; 8.925 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.895 ; 7.281 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.891 ; 7.314 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 8.162 ; 8.922 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 7.283 ; 7.690 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 7.104 ; 7.472 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 7.283 ; 7.690 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 7.162 ; 7.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 8.412 ; 9.275 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 8.311 ; 9.120 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 7.197 ; 7.557 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 8.389 ; 9.275 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 8.228 ; 9.038 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 7.514 ; 8.000 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 8.412 ; 9.275 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 7.254 ; 7.697 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 7.250 ; 7.716 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 7.584 ; 8.347 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 6.926 ; 7.369 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.977 ; 7.481 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 7.545 ; 8.265 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.995 ; 7.503 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.153 ; 7.687 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 6.819 ; 7.181 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.614 ; 6.944 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.548 ; 8.318 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.373 ; 7.988 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.805 ; 7.127 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.584 ; 8.347 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.634 ; 6.956 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.479 ; 8.088 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 7.369 ; 7.985 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.139 ; 7.683 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.386 ; 6.545 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.664 ; 7.033 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.956 ; 7.479 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 6.852 ; 7.326 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 7.344 ; 8.014 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 7.065 ; 7.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.189 ; 7.776 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.109 ; 7.691 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.843 ; 7.293 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.162 ; 7.704 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.701 ; 7.096 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.994 ; 7.479 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 7.011 ; 7.497 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.998 ; 7.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.519 ; 6.792 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.835 ; 7.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.097 ; 7.576 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.171 ; 7.727 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.680 ; 7.046 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.344 ; 8.014 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.336 ; 7.967 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 7.464 ; 8.166 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 6.889 ; 7.293 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 6.467 ; 6.713 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 6.960 ; 7.412 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 5.830 ; 6.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.080 ; 6.410 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 6.237 ; 6.615 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.004 ; 6.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 5.830 ; 6.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 5.952 ; 6.219 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.177 ; 6.498 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.930 ; 6.192 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.717 ; 5.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.181 ; 6.540 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.219 ; 6.574 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.349 ; 6.745 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 5.910 ; 6.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.048 ; 6.252 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 5.717 ; 5.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.832 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.862 ; 6.051 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.805 ; 7.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.722 ; 7.185 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.030 ; 6.277 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.015 ; 6.230 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.219 ; 6.511 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 5.947 ; 6.136 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.862 ; 6.051 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 5.966 ; 6.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.061 ; 6.316 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.050 ; 6.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 5.980 ; 6.190 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.102 ; 6.354 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.091 ; 6.341 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.166 ; 6.430 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 5.966 ; 6.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 5.694 ; 5.809 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 5.814 ; 5.982 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.231 ; 6.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.334 ; 6.647 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 5.694 ; 5.809 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 5.932 ; 6.077 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.696 ; 7.184 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.577 ; 6.984 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.786 ; 7.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 6.497 ; 6.790 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.339 ; 6.617 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.343 ; 6.675 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.991 ; 7.669 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 6.016 ; 6.334 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 6.016 ; 6.334 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 6.174 ; 6.518 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 6.074 ; 6.372 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 6.110 ; 6.422 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 7.125 ; 7.835 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 6.110 ; 6.422 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 7.188 ; 7.957 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 7.022 ; 7.693 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 6.381 ; 6.786 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 7.187 ; 7.908 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 6.145 ; 6.523 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 6.138 ; 6.532 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.913 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 6.359 ; 6.658 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.401 ; 6.744 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.929 ; 7.487 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.420 ; 6.779 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.576 ; 6.969 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 6.288 ; 6.547 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.102 ; 6.352 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 6.930 ; 7.526 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 6.815 ; 7.329 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.292 ; 6.551 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 6.957 ; 7.546 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.122 ; 6.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 6.909 ; 7.421 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.811 ; 7.332 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.563 ; 6.973 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 5.913 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.153 ; 6.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.376 ; 6.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 6.259 ; 6.561 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.020 ; 6.217 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.526 ; 6.922 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.605 ; 7.037 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.521 ; 6.945 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.272 ; 6.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 6.580 ; 6.976 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.183 ; 6.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.448 ; 6.830 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.476 ; 6.879 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.462 ; 6.846 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.020 ; 6.217 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.279 ; 6.571 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 6.549 ; 6.934 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 6.616 ; 7.063 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.166 ; 6.439 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.741 ; 7.242 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 6.734 ; 7.208 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 6.824 ; 7.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 6.340 ; 6.641 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 5.985 ; 6.185 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 6.381 ; 6.678 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.425 ; 7.429 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 7.519 ; 7.523 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.425 ; 7.429 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.460 ; 7.453 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 7.572 ; 7.565 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 8.124 ; 8.117 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.148 ; 8.141 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.167 ; 8.160 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 8.203 ; 8.209 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 6.903 ; 6.907 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 7.583 ; 7.589 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 7.588 ; 7.594 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 7.445 ; 7.449 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 7.465 ; 7.458 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 7.488 ; 7.494 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 7.498 ; 7.504 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.331 ; 7.335 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.362 ; 7.355 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.406 ; 7.412 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.404 ; 7.410 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 7.199 ; 7.203 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 7.167 ; 7.160 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 7.223 ; 7.229 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 7.242 ; 7.248 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 7.055 ; 7.061 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 7.061 ; 7.067 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 6.903 ; 6.907 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 6.935 ; 6.928 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.265 ; 7.269 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 7.899 ; 7.903 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 8.375 ; 8.381 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 8.370 ; 8.376 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.212 ; 8.216 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.223 ; 8.216 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 8.278 ; 8.284 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 8.275 ; 8.281 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.099 ; 8.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.120 ; 8.113 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.135 ; 8.141 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.133 ; 8.139 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 7.988 ; 7.992 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 8.009 ; 8.002 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 8.013 ; 8.019 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 8.032 ; 8.038 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 7.899 ; 7.903 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 7.915 ; 7.908 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 6.865 ; 6.871 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 7.126 ; 7.119 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.707 ; 6.711 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 6.824 ; 6.830 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                  ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 6.821 ; 6.825 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 6.907 ; 6.911 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 6.821 ; 6.825 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 6.847 ; 6.840 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 6.951 ; 6.944 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 7.427 ; 7.420 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 7.459 ; 7.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 7.478 ; 7.471 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 7.515 ; 7.521 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 6.388 ; 6.392 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 6.972 ; 6.978 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 6.977 ; 6.983 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 6.840 ; 6.844 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 6.865 ; 6.858 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 6.886 ; 6.892 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 6.894 ; 6.900 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 6.740 ; 6.744 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 6.770 ; 6.763 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 6.816 ; 6.822 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 6.814 ; 6.820 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 6.629 ; 6.633 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 6.607 ; 6.600 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 6.658 ; 6.664 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 6.673 ; 6.679 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 6.530 ; 6.536 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 6.536 ; 6.542 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 6.388 ; 6.392 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 6.420 ; 6.413 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 6.687 ; 6.691 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 7.283 ; 7.287 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 7.717 ; 7.723 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 7.713 ; 7.719 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 7.567 ; 7.571 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 7.579 ; 7.572 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 7.633 ; 7.639 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 7.631 ; 7.637 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 7.470 ; 7.474 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 7.491 ; 7.484 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 7.506 ; 7.512 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 7.504 ; 7.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 7.374 ; 7.378 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 7.395 ; 7.388 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 7.400 ; 7.406 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 7.418 ; 7.424 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 7.283 ; 7.287 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 7.299 ; 7.292 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 6.364 ; 6.370 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 6.562 ; 6.555 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.219 ; 6.223 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 6.317 ; 6.323 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                 ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.897     ; 7.893     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 8.005     ; 8.001     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.897     ; 7.893     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.905     ; 7.912     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 8.092     ; 8.099     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 8.945     ; 8.952     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.953     ; 8.960     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.972     ; 8.979     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 9.022     ; 9.016     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 7.212     ; 7.208     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 8.177     ; 8.171     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 8.183     ; 8.177     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 8.001     ; 7.997     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 8.005     ; 8.012     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 8.044     ; 8.038     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 8.056     ; 8.050     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.845     ; 7.841     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.886     ; 7.893     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.921     ; 7.915     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.919     ; 7.913     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 7.636     ; 7.632     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 7.567     ; 7.574     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 7.649     ; 7.643     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 7.681     ; 7.675     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 7.411     ; 7.405     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 7.416     ; 7.410     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 7.212     ; 7.208     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 7.232     ; 7.239     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.695     ; 7.691     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 8.507     ; 8.503     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 9.153     ; 9.147     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 9.148     ; 9.142     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.942     ; 8.938     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.942     ; 8.949     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 9.008     ; 9.002     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 9.007     ; 9.001     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.764     ; 8.760     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.774     ; 8.781     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.801     ; 8.795     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.800     ; 8.794     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 8.588     ; 8.584     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 8.598     ; 8.605     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 8.615     ; 8.609     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 8.634     ; 8.628     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 8.507     ; 8.503     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 8.513     ; 8.520     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 7.119     ; 7.113     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 7.501     ; 7.508     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.909     ; 6.905     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 7.012     ; 7.006     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                         ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                      ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+
; LCD_DQ[*]   ; clock      ; 7.144     ; 7.151     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]  ; clock      ; 7.254     ; 7.250     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]  ; clock      ; 7.156     ; 7.152     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]  ; clock      ; 7.144     ; 7.151     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]  ; clock      ; 7.321     ; 7.328     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]  ; clock      ; 8.045     ; 8.052     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]  ; clock      ; 8.063     ; 8.070     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]  ; clock      ; 8.082     ; 8.089     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]  ; clock      ; 8.132     ; 8.126     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]   ; clock      ; 6.646     ; 6.642     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]  ; clock      ; 7.405     ; 7.399     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]  ; clock      ; 7.411     ; 7.405     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]  ; clock      ; 7.239     ; 7.235     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]  ; clock      ; 7.254     ; 7.261     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]  ; clock      ; 7.287     ; 7.281     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]  ; clock      ; 7.295     ; 7.289     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]  ; clock      ; 7.105     ; 7.101     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]  ; clock      ; 7.144     ; 7.151     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]  ; clock      ; 7.181     ; 7.175     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]  ; clock      ; 7.180     ; 7.174     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10] ; clock      ; 6.940     ; 6.936     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11] ; clock      ; 6.887     ; 6.894     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12] ; clock      ; 6.961     ; 6.955     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13] ; clock      ; 6.985     ; 6.979     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14] ; clock      ; 6.828     ; 6.822     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15] ; clock      ; 6.833     ; 6.827     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16] ; clock      ; 6.646     ; 6.642     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17] ; clock      ; 6.667     ; 6.674     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N   ; clock      ; 7.005     ; 7.001     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]   ; clock      ; 7.772     ; 7.768     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]  ; clock      ; 8.362     ; 8.356     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]  ; clock      ; 8.358     ; 8.352     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]  ; clock      ; 8.174     ; 8.170     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]  ; clock      ; 8.175     ; 8.182     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]  ; clock      ; 8.241     ; 8.235     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]  ; clock      ; 8.240     ; 8.234     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]  ; clock      ; 8.022     ; 8.018     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]  ; clock      ; 8.032     ; 8.039     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]  ; clock      ; 8.059     ; 8.053     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]  ; clock      ; 8.058     ; 8.052     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10] ; clock      ; 7.871     ; 7.867     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11] ; clock      ; 7.881     ; 7.888     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12] ; clock      ; 7.898     ; 7.892     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13] ; clock      ; 7.917     ; 7.911     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14] ; clock      ; 7.772     ; 7.768     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15] ; clock      ; 7.778     ; 7.785     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N   ; clock      ; 6.577     ; 6.571     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N   ; clock      ; 6.817     ; 6.824     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N   ; clock      ; 6.386     ; 6.382     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N   ; clock      ; 6.448     ; 6.442     ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.794 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                                                  ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                                                 ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                          ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 18.794                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.363        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.431        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                               ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                               ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                                  ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                           ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                           ; 18.801                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                              ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                                   ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                                  ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                      ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.495        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.306        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                     ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                       ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                    ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                    ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                       ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                     ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                        ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                ; 18.920                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                   ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                       ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                   ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.498        ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.422        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 63.997                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 32.054       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.943       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                                         ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                                         ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                                            ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                                          ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                                             ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                                     ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                                     ; 64.172                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                                        ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                                            ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                                             ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                                        ;                        ;              ;                  ;              ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 32.283       ;
;  StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.889       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                               ;
+-----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                      ; 1.514  ; 0.016 ; 4.397    ; 0.195   ; 1.666               ;
;  altera_reserved_tck                                                  ; 10.889 ; 0.016 ; 14.395   ; 0.195   ; 15.362              ;
;  clock                                                                ; 18.862 ; 0.251 ; N/A      ; N/A     ; 9.087               ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 1.666               ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.514  ; 0.167 ; 4.397    ; 0.310   ; 3.519               ;
; Design-wide TNS                                                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck                                                  ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clock                                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                     ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.446  ; 3.315  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 2.713  ; 3.094  ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; -0.003 ; 0.392  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.003 ; 0.392  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.498 ; -0.268 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.612 ; -0.351 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; -0.716 ; -0.478 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.157  ; 1.749  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.055 ; -0.078 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.237 ; -0.380 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -0.868 ; 0.265  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.109 ; -0.104 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -0.307 ; 1.129  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.603 ; 0.603  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.229 ; -0.351 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.157  ; 1.749  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.607  ; 2.420  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.996 ; -0.065 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.326 ; 1.042  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.025 ; -0.100 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.963 ; 0.007  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.085 ; -0.200 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.402 ; 0.990  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.023 ; -0.124 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.067 ; -0.076 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.045 ; -0.139 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.365 ; 1.008  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -0.808 ; 0.223  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -0.948 ; -0.021 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.824 ; 0.132  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.607  ; 2.420  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.951 ; 0.028  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.026 ; -0.062 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.028  ; 0.518  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.086 ; 0.388  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.495 ; -0.196 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.290 ; 0.185  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.197 ; 0.122  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.159 ; 0.126  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.389 ; -0.107 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.309 ; -0.065 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.388 ; -0.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 0.028  ; 0.518  ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; -0.496 ; -0.171 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tms ; altera_reserved_tck ; 0.871 ; 0.616 ; Rise       ; altera_reserved_tck                                                  ;
; KEY[*]              ; clock               ; 3.793 ; 3.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.295 ; 2.899 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.436 ; 3.173 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.698 ; 3.432 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[3]             ; clock               ; 3.793 ; 3.564 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.387 ; 3.954 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 4.013 ; 3.515 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 4.248 ; 3.816 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 3.997 ; 3.392 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.238 ; 3.710 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 3.374 ; 2.475 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.590 ; 2.876 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.387 ; 3.954 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.651 ; 1.591 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.203 ; 3.673 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.982 ; 3.446 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 3.306 ; 2.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.912 ; 3.402 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.942 ; 3.381 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 4.140 ; 3.673 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 3.493 ; 2.632 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.921 ; 3.416 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.203 ; 3.656 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 4.038 ; 3.544 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 3.414 ; 2.553 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.617 ; 3.006 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 3.847 ; 3.316 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.642 ; 3.096 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 2.000 ; 0.726 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.888 ; 3.345 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 4.006 ; 3.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.594 ; 3.245 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 2.937 ; 2.455 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.594 ; 3.245 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.412 ; 2.973 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 2.930 ; 2.531 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 2.923 ; 2.666 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.312 ; 3.019 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 3.188 ; 2.880 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.399 ; 3.126 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 2.745 ; 2.256 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[9]              ; clock               ; 3.571 ; 3.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.351  ; 7.457  ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 15.543 ; 16.114 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 13.836 ; 14.335 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 15.543 ; 16.114 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 15.129 ; 15.665 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.452 ; 13.803 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.069 ; 15.464 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.282 ; 15.766 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.013 ; 15.424 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.639 ; 16.373 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 15.345 ; 15.965 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.954 ; 14.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.639 ; 16.373 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 14.881 ; 15.133 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.191 ; 15.500 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.273 ; 13.503 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.459 ; 13.752 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.123 ; 15.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 15.123 ; 15.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.934 ; 15.633 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.423 ; 13.967 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.414 ; 13.754 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.806 ; 14.412 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 13.292 ; 13.592 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.099 ; 13.398 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 13.702 ; 14.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.480 ; 14.043 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.428 ; 13.950 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.351 ; 13.675 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 13.591 ; 14.105 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.536 ; 14.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 13.702 ; 14.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.368 ; 13.667 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 15.009 ; 15.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 13.240 ; 13.440 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 13.858 ; 14.434 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 14.335 ; 14.723 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.912 ; 12.989 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.515 ; 13.607 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 15.009 ; 15.801 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.796 ; 15.440 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 14.776 ; 15.761 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 18.167 ; 18.699 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 14.136 ; 14.659 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 14.311 ; 14.849 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 17.013 ; 17.953 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 15.603 ; 16.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 15.342 ; 15.681 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 15.603 ; 16.048 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 15.481 ; 15.802 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 17.371 ; 18.578 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 17.167 ; 18.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 15.542 ; 15.881 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 17.371 ; 18.578 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 16.974 ; 18.112 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 16.004 ; 16.618 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 17.167 ; 18.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 15.679 ; 16.102 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 15.629 ; 16.143 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 15.172 ; 16.312 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.175 ; 14.824 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 14.277 ; 15.013 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 15.083 ; 16.162 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 14.297 ; 15.032 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.603 ; 15.377 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 14.139 ; 14.570 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.880 ; 14.266 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 15.092 ; 16.254 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 14.878 ; 15.766 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.096 ; 14.461 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 15.172 ; 16.312 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.928 ; 14.296 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 15.054 ; 15.908 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.893 ; 15.760 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 14.343 ; 15.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.329 ; 13.441 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.654 ; 14.156 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 14.054 ; 14.837 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 13.952 ; 14.679 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 14.762 ; 15.746 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 14.319 ; 15.026 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.487 ; 15.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.367 ; 15.214 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 14.005 ; 14.659 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 14.461 ; 15.273 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 13.877 ; 14.390 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 14.184 ; 14.857 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 14.224 ; 14.905 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.237 ; 14.914 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.619 ; 13.932 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.116 ; 14.663 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 14.327 ; 15.018 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 14.545 ; 15.314 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.888 ; 14.370 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.762 ; 15.746 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 14.734 ; 15.671 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 14.868 ; 15.947 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 14.040 ; 14.591 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 13.493 ; 13.735 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 14.112 ; 14.795 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                      ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                                  ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                                  ;
; HEX0[*]             ; clock               ; 5.830 ; 6.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.080 ; 6.410 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 6.237 ; 6.615 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.004 ; 6.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 5.830 ; 6.073 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 5.952 ; 6.219 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.177 ; 6.498 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.930 ; 6.192 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.717 ; 5.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.181 ; 6.540 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.219 ; 6.574 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.349 ; 6.745 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 5.910 ; 6.103 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.048 ; 6.252 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 5.717 ; 5.910 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.832 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.862 ; 6.051 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.805 ; 7.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.722 ; 7.185 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.030 ; 6.277 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.015 ; 6.230 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.219 ; 6.511 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 5.947 ; 6.136 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.862 ; 6.051 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 5.966 ; 6.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.061 ; 6.316 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.050 ; 6.279 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 5.980 ; 6.190 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.102 ; 6.354 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.091 ; 6.341 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.166 ; 6.430 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 5.966 ; 6.152 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 5.694 ; 5.809 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 5.814 ; 5.982 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.231 ; 6.510 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.334 ; 6.647 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 5.694 ; 5.809 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 5.932 ; 6.077 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.696 ; 7.184 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.577 ; 6.984 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.786 ; 7.247 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_EN              ; clock               ; 6.497 ; 6.790 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.339 ; 6.617 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.343 ; 6.675 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.991 ; 7.669 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDG[*]             ; clock               ; 6.016 ; 6.334 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[0]            ; clock               ; 6.016 ; 6.334 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[1]            ; clock               ; 6.174 ; 6.518 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDG[2]            ; clock               ; 6.074 ; 6.372 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LEDR[*]             ; clock               ; 6.110 ; 6.422 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[0]            ; clock               ; 7.125 ; 7.835 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[1]            ; clock               ; 6.110 ; 6.422 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[2]            ; clock               ; 7.188 ; 7.957 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[3]            ; clock               ; 7.022 ; 7.693 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[4]            ; clock               ; 6.381 ; 6.786 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[5]            ; clock               ; 7.187 ; 7.908 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[6]            ; clock               ; 6.145 ; 6.523 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LEDR[7]            ; clock               ; 6.138 ; 6.532 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.913 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 6.359 ; 6.658 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.401 ; 6.744 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.929 ; 7.487 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.420 ; 6.779 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.576 ; 6.969 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 6.288 ; 6.547 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.102 ; 6.352 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 6.930 ; 7.526 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 6.815 ; 7.329 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 6.292 ; 6.551 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 6.957 ; 7.546 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.122 ; 6.356 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 6.909 ; 7.421 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.811 ; 7.332 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.563 ; 6.973 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 5.913 ; 6.042 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.153 ; 6.452 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.376 ; 6.747 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N           ; clock               ; 6.259 ; 6.561 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.020 ; 6.217 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.526 ; 6.922 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.605 ; 7.037 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.521 ; 6.945 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.272 ; 6.582 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 6.580 ; 6.976 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.183 ; 6.483 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.448 ; 6.830 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.476 ; 6.879 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.462 ; 6.846 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.020 ; 6.217 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.279 ; 6.571 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 6.549 ; 6.934 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 6.616 ; 7.063 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.166 ; 6.439 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.741 ; 7.242 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 6.734 ; 7.208 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_LB_N           ; clock               ; 6.824 ; 7.319 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N           ; clock               ; 6.340 ; 6.641 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_UB_N           ; clock               ; 5.985 ; 6.185 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N           ; clock               ; 6.381 ; 6.678 ; Rise       ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED9                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SRAM_D[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50_B5B        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CPU_RESET_n         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[3]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[2]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[2]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[4]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[7]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[8]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[9]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[5]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[6]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[0]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[0]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[1]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[1]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; altera_reserved_tms ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.4 V               ; -0.039 V            ; 0.21 V                               ; 0.145 V                              ; 4.67e-10 s                  ; 4.63e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.4 V              ; -0.039 V           ; 0.21 V                              ; 0.145 V                             ; 4.67e-10 s                 ; 4.63e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.4 V               ; -0.039 V            ; 0.21 V                               ; 0.145 V                              ; 4.67e-10 s                  ; 4.63e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.4 V              ; -0.039 V           ; 0.21 V                              ; 0.145 V                             ; 4.67e-10 s                 ; 4.63e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.4 V               ; -0.039 V            ; 0.21 V                               ; 0.145 V                              ; 4.67e-10 s                  ; 4.63e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.4 V              ; -0.039 V           ; 0.21 V                              ; 0.145 V                             ; 4.67e-10 s                 ; 4.63e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.4 V               ; -0.039 V            ; 0.21 V                               ; 0.145 V                              ; 4.67e-10 s                  ; 4.63e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.4 V              ; -0.039 V           ; 0.21 V                              ; 0.145 V                             ; 4.67e-10 s                 ; 4.63e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_EN              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.72e-07 V                   ; 3.12 V              ; -0.0657 V           ; 0.199 V                              ; 0.194 V                              ; 5.99e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.72e-07 V                  ; 3.12 V             ; -0.0657 V          ; 0.199 V                             ; 0.194 V                             ; 5.99e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.56e-05 V                   ; 2.38 V              ; -0.026 V            ; 0.249 V                              ; 0.089 V                              ; 4.95e-10 s                  ; 6.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.56e-05 V                  ; 2.38 V             ; -0.026 V           ; 0.249 V                             ; 0.089 V                             ; 4.95e-10 s                 ; 6.01e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.56e-05 V                   ; 2.38 V              ; -0.026 V            ; 0.249 V                              ; 0.089 V                              ; 4.95e-10 s                  ; 6.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.56e-05 V                  ; 2.38 V             ; -0.026 V           ; 0.249 V                             ; 0.089 V                             ; 4.95e-10 s                 ; 6.01e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.56e-05 V                   ; 2.38 V              ; -0.026 V            ; 0.249 V                              ; 0.089 V                              ; 4.95e-10 s                  ; 6.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.56e-05 V                  ; 2.38 V             ; -0.026 V           ; 0.249 V                             ; 0.089 V                             ; 4.95e-10 s                 ; 6.01e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.56e-05 V                   ; 2.38 V              ; -0.026 V            ; 0.249 V                              ; 0.089 V                              ; 4.95e-10 s                  ; 6.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.56e-05 V                  ; 2.38 V             ; -0.026 V           ; 0.249 V                             ; 0.089 V                             ; 4.95e-10 s                 ; 6.01e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_EN              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.78e-05 V                   ; 3.12 V              ; -0.0384 V           ; 0.318 V                              ; 0.101 V                              ; 6.66e-10 s                  ; 4.04e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.78e-05 V                  ; 3.12 V             ; -0.0384 V          ; 0.318 V                             ; 0.101 V                             ; 6.66e-10 s                 ; 4.04e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_CE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_UB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; LEDG[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; LEDG[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDG[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDG[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDG[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDG[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; LEDR[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDR[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDR[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDR[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDR[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; LEDR[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; LEDR[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; LEDR[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_EN              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 6.35e-06 V                   ; 3.69 V              ; -0.125 V            ; 0.384 V                              ; 0.202 V                              ; 4.63e-10 s                  ; 2.66e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 6.35e-06 V                  ; 3.69 V             ; -0.125 V           ; 0.384 V                             ; 0.202 V                             ; 4.63e-10 s                 ; 2.66e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_UB_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; LEDG[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDG[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDG[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDG[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDG[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; LEDG[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDR[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDR[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDR[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDR[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; LEDR[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; LEDR[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_EN              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000312 V                   ; 3.68 V              ; -0.0512 V           ; 0.226 V                              ; 0.205 V                              ; 5.93e-10 s                  ; 2.92e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 0.000312 V                  ; 3.68 V             ; -0.0512 V          ; 0.226 V                             ; 0.205 V                             ; 5.93e-10 s                 ; 2.92e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                             ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                                  ; altera_reserved_tck                                                  ; 2113       ; 0          ; 31       ; 2        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                                  ; false path ; 0          ; 0        ; 0        ;
; clock                                                                ; clock                                                                ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                                  ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 429257     ; 0          ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                              ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                                  ; altera_reserved_tck                                                  ; 2113       ; 0          ; 31       ; 2        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                                  ; false path ; 0          ; 0        ; 0        ;
; clock                                                                ; clock                                                                ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                                  ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 429257     ; 0          ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                      ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                                  ; altera_reserved_tck                                                  ; 117      ; 0        ; 3        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                                ; 3        ; 0        ; 0        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1895     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                       ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                                  ; altera_reserved_tck                                                  ; 117      ; 0        ; 3        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                                ; 3        ; 0        ; 0        ; 0        ;
; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1895     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 130   ; 130  ;
; Unconstrained Output Ports      ; 91    ; 91   ;
; Unconstrained Output Port Paths ; 169   ; 169  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Thu Dec 04 23:57:58 2014
Info: Command: quartus_sta Stepper-Motor-Control -c Stepper-Motor-Control
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc'
Info (332104): Reading SDC File: 'Stepper-Motor-Control.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 12 -duty_cycle 50.00 -name {u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|steps_counter[17] is being clocked by StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0]
Warning (332060): Node: StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|pwm_5ms_counter[7]~5 is being clocked by StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a8|clk0  to: StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a8~CLOCK1_ENABLE1_0
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.611               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    10.889               0.000 altera_reserved_tck 
    Info (332119):    18.878               0.000 clock 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 altera_reserved_tck 
    Info (332119):     0.356               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.512               0.000 clock 
Info (332146): Worst-case recovery slack is 4.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.397               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.395               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.755               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.814               0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.564               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.268               0.000 clock 
    Info (332119):    15.418               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.448 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|steps_counter[17] is being clocked by StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0]
Warning (332060): Node: StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|pwm_5ms_counter[7]~5 is being clocked by StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a8|clk0  to: StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a8~CLOCK1_ENABLE1_0
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.514
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.514               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    11.037               0.000 altera_reserved_tck 
    Info (332119):    18.862               0.000 clock 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.141               0.000 altera_reserved_tck 
    Info (332119):     0.335               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.529               0.000 clock 
Info (332146): Worst-case recovery slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.618               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.713
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.713               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.731               0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.519               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.360               0.000 clock 
    Info (332119):    15.407               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.409 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|steps_counter[17] is being clocked by StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0]
Warning (332060): Node: StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|pwm_5ms_counter[7]~5 is being clocked by StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a8|clk0  to: StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a8~CLOCK1_ENABLE1_0
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.275               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.138               0.000 altera_reserved_tck 
    Info (332119):    19.441               0.000 clock 
Info (332146): Worst-case hold slack is 0.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.028               0.000 altera_reserved_tck 
    Info (332119):     0.176               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.265               0.000 clock 
Info (332146): Worst-case recovery slack is 6.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.707               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    16.042               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.224
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.224               0.000 altera_reserved_tck 
    Info (332119):     0.346               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.881               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.128               0.000 clock 
    Info (332119):    15.362               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.698 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 0C Model
Warning (332060): Node: StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|steps_counter[17] is being clocked by StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|counter:prescaler_inst|counter[0]
Warning (332060): Node: StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch StepperMotorControl:u0|motor_control_unit:motor_control_unit_0|signal_generator:signal_generator_inst|pwm_5ms_counter[7]~5 is being clocked by StepperMotorControl:u0|steppermotorcontrol_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a8|clk0  to: StepperMotorControl:u0|StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a8~CLOCK1_ENABLE1_0
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.800
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.800               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.454               0.000 altera_reserved_tck 
    Info (332119):    19.467               0.000 clock 
Info (332146): Worst-case hold slack is 0.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.016               0.000 altera_reserved_tck 
    Info (332119):     0.167               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.251               0.000 clock 
Info (332146): Worst-case recovery slack is 7.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.107               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    16.203               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.195               0.000 altera_reserved_tck 
    Info (332119):     0.310               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.880               0.000 u0|pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.087               0.000 clock 
    Info (332119):    15.369               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.794 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1051 megabytes
    Info: Processing ended: Thu Dec 04 23:59:42 2014
    Info: Elapsed time: 00:01:44
    Info: Total CPU time (on all processors): 00:01:41


