$comment
	File created using the following command:
		vcd file Aula3.msim.vcd -direction
$end
$date
	Tue Aug 31 17:33:20 2021
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module aula2_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " KEY [3] $end
$var wire 1 # KEY [2] $end
$var wire 1 $ KEY [1] $end
$var wire 1 % KEY [0] $end
$var wire 1 & LEDR [9] $end
$var wire 1 ' LEDR [8] $end
$var wire 1 ( LEDR [7] $end
$var wire 1 ) LEDR [6] $end
$var wire 1 * LEDR [5] $end
$var wire 1 + LEDR [4] $end
$var wire 1 , LEDR [3] $end
$var wire 1 - LEDR [2] $end
$var wire 1 . LEDR [1] $end
$var wire 1 / LEDR [0] $end
$var wire 1 0 PCOUT [3] $end
$var wire 1 1 PCOUT [2] $end
$var wire 1 2 PCOUT [1] $end
$var wire 1 3 PCOUT [0] $end
$var wire 1 4 SW [9] $end
$var wire 1 5 SW [8] $end
$var wire 1 6 SW [7] $end
$var wire 1 7 SW [6] $end
$var wire 1 8 SW [5] $end
$var wire 1 9 SW [4] $end
$var wire 1 : SW [3] $end
$var wire 1 ; SW [2] $end
$var wire 1 < SW [1] $end
$var wire 1 = SW [0] $end

$scope module i1 $end
$var wire 1 > gnd $end
$var wire 1 ? vcc $end
$var wire 1 @ unknown $end
$var wire 1 A devoe $end
$var wire 1 B devclrn $end
$var wire 1 C devpor $end
$var wire 1 D ww_devoe $end
$var wire 1 E ww_devclrn $end
$var wire 1 F ww_devpor $end
$var wire 1 G ww_CLOCK_50 $end
$var wire 1 H ww_KEY [3] $end
$var wire 1 I ww_KEY [2] $end
$var wire 1 J ww_KEY [1] $end
$var wire 1 K ww_KEY [0] $end
$var wire 1 L ww_SW [9] $end
$var wire 1 M ww_SW [8] $end
$var wire 1 N ww_SW [7] $end
$var wire 1 O ww_SW [6] $end
$var wire 1 P ww_SW [5] $end
$var wire 1 Q ww_SW [4] $end
$var wire 1 R ww_SW [3] $end
$var wire 1 S ww_SW [2] $end
$var wire 1 T ww_SW [1] $end
$var wire 1 U ww_SW [0] $end
$var wire 1 V ww_LEDR [9] $end
$var wire 1 W ww_LEDR [8] $end
$var wire 1 X ww_LEDR [7] $end
$var wire 1 Y ww_LEDR [6] $end
$var wire 1 Z ww_LEDR [5] $end
$var wire 1 [ ww_LEDR [4] $end
$var wire 1 \ ww_LEDR [3] $end
$var wire 1 ] ww_LEDR [2] $end
$var wire 1 ^ ww_LEDR [1] $end
$var wire 1 _ ww_LEDR [0] $end
$var wire 1 ` ww_PCOUT [3] $end
$var wire 1 a ww_PCOUT [2] $end
$var wire 1 b ww_PCOUT [1] $end
$var wire 1 c ww_PCOUT [0] $end
$var wire 1 d \CLOCK_50~input_o\ $end
$var wire 1 e \KEY[1]~input_o\ $end
$var wire 1 f \KEY[2]~input_o\ $end
$var wire 1 g \KEY[3]~input_o\ $end
$var wire 1 h \SW[4]~input_o\ $end
$var wire 1 i \SW[5]~input_o\ $end
$var wire 1 j \SW[0]~input_o\ $end
$var wire 1 k \SW[1]~input_o\ $end
$var wire 1 l \SW[2]~input_o\ $end
$var wire 1 m \SW[3]~input_o\ $end
$var wire 1 n \LEDR[0]~output_o\ $end
$var wire 1 o \LEDR[1]~output_o\ $end
$var wire 1 p \LEDR[2]~output_o\ $end
$var wire 1 q \LEDR[3]~output_o\ $end
$var wire 1 r \LEDR[4]~output_o\ $end
$var wire 1 s \LEDR[5]~output_o\ $end
$var wire 1 t \LEDR[6]~output_o\ $end
$var wire 1 u \LEDR[7]~output_o\ $end
$var wire 1 v \LEDR[8]~output_o\ $end
$var wire 1 w \LEDR[9]~output_o\ $end
$var wire 1 x \PCOUT[0]~output_o\ $end
$var wire 1 y \PCOUT[1]~output_o\ $end
$var wire 1 z \PCOUT[2]~output_o\ $end
$var wire 1 { \PCOUT[3]~output_o\ $end
$var wire 1 | \KEY[0]~input_o\ $end
$var wire 1 } \PC1|dataOUT[0]~3_combout\ $end
$var wire 1 ~ \PC1|dataOUT[1]~0_combout\ $end
$var wire 1 !! \PC1|dataOUT[2]~1_combout\ $end
$var wire 1 "! \PC1|dataOUT[3]~2_combout\ $end
$var wire 1 #! \ROM1|memROM~0_combout\ $end
$var wire 1 $! \SW[6]~input_o\ $end
$var wire 1 %! \ULA1|Add0~18_cout\ $end
$var wire 1 &! \ULA1|Add0~1_sumout\ $end
$var wire 1 '! \ROM1|memROM~2_combout\ $end
$var wire 1 (! \DECODER1|Equal0~0_combout\ $end
$var wire 1 )! \DECODER1|Sinais_Controle[2]~1_combout\ $end
$var wire 1 *! \SW[7]~input_o\ $end
$var wire 1 +! \ULA1|Add0~2\ $end
$var wire 1 ,! \ULA1|Add0~5_sumout\ $end
$var wire 1 -! \SW[8]~input_o\ $end
$var wire 1 .! \ULA1|Add0~6\ $end
$var wire 1 /! \ULA1|Add0~9_sumout\ $end
$var wire 1 0! \SW[9]~input_o\ $end
$var wire 1 1! \ULA1|Add0~10\ $end
$var wire 1 2! \ULA1|Add0~13_sumout\ $end
$var wire 1 3! \ROM1|memROM~1_combout\ $end
$var wire 1 4! \DECODER1|Sinais_Controle[0]~0_combout\ $end
$var wire 1 5! \REG1|DOUT\ [3] $end
$var wire 1 6! \REG1|DOUT\ [2] $end
$var wire 1 7! \REG1|DOUT\ [1] $end
$var wire 1 8! \REG1|DOUT\ [0] $end
$var wire 1 9! \PC1|dataOUT\ [3] $end
$var wire 1 :! \PC1|dataOUT\ [2] $end
$var wire 1 ;! \PC1|dataOUT\ [1] $end
$var wire 1 <! \PC1|dataOUT\ [0] $end
$var wire 1 =! \ALT_INV_SW[9]~input_o\ $end
$var wire 1 >! \ALT_INV_SW[8]~input_o\ $end
$var wire 1 ?! \ALT_INV_SW[7]~input_o\ $end
$var wire 1 @! \ALT_INV_SW[6]~input_o\ $end
$var wire 1 A! \DECODER1|ALT_INV_Equal0~0_combout\ $end
$var wire 1 B! \ROM1|ALT_INV_memROM~2_combout\ $end
$var wire 1 C! \DECODER1|ALT_INV_Sinais_Controle[0]~0_combout\ $end
$var wire 1 D! \ROM1|ALT_INV_memROM~1_combout\ $end
$var wire 1 E! \ROM1|ALT_INV_memROM~0_combout\ $end
$var wire 1 F! \PC1|ALT_INV_dataOUT\ [3] $end
$var wire 1 G! \PC1|ALT_INV_dataOUT\ [2] $end
$var wire 1 H! \PC1|ALT_INV_dataOUT\ [1] $end
$var wire 1 I! \PC1|ALT_INV_dataOUT\ [0] $end
$var wire 1 J! \REG1|ALT_INV_DOUT\ [3] $end
$var wire 1 K! \REG1|ALT_INV_DOUT\ [2] $end
$var wire 1 L! \REG1|ALT_INV_DOUT\ [1] $end
$var wire 1 M! \REG1|ALT_INV_DOUT\ [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
x!
0>
1?
x@
1A
1B
1C
1D
1E
1F
xG
xd
xe
xf
xg
xh
xi
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
1t
1u
0v
1w
0x
0y
0z
0{
0|
1}
0~
0!!
0"!
0#!
1$!
0%!
1&!
1'!
1(!
0)!
1*!
0+!
1,!
0-!
0.!
0/!
00!
01!
02!
13!
04!
1=!
1>!
0?!
0@!
0A!
0B!
1C!
0D!
1E!
x"
x#
x$
0%
04
05
16
17
x8
x9
0:
0;
0<
0=
xH
xI
xJ
0K
0L
0M
1N
1O
xP
xQ
0R
0S
0T
0U
1V
0W
1X
1Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
05!
06!
07!
08!
09!
0:!
0;!
0<!
1F!
1G!
1H!
1I!
1J!
1K!
1L!
1M!
1&
0'
1(
1)
0*
0+
0,
0-
0.
0/
00
01
02
03
$end
#10000
1%
1K
1|
1<!
0I!
0}
1~
0'!
1)!
1B!
0(!
1A!
1v
1y
1W
1b
1'
0u
12
0X
0(
#20000
0%
0K
0|
#30000
1%
1K
1|
0<!
1;!
18!
17!
0L!
0M!
0H!
1I!
1}
0&!
1+!
0,!
1.!
1o
1n
1/!
1,!
1^
1_
1/
1.
#40000
0%
0K
0|
#50000
1%
1K
1|
1<!
08!
16!
0K!
1M!
0I!
0}
0~
1!!
1&!
0+!
0/!
11!
1p
0n
12!
0,!
1]
0_
0/
1-
#60000
0%
0K
0|
#70000
1%
1K
1|
0<!
0;!
1:!
18!
07!
06!
15!
0J!
1K!
1L!
0M!
0G!
1H!
1I!
1}
1%!
03!
0.!
1D!
1q
0p
0o
1n
1/!
01!
0&!
1+!
14!
1\
0]
0^
1_
1,!
02!
0C!
1/
0.
0-
1,
1x
1c
13
0t
0Y
0)
#80000
0%
0K
0|
#90000
1%
1K
1|
1<!
08!
17!
16!
05!
1J!
0K!
0L!
1M!
0I!
0}
1~
1#!
0)!
1&!
0+!
0,!
1.!
0/!
11!
12!
0E!
0q
1p
1o
0n
02!
1/!
1,!
0.!
0\
1]
1^
0_
0/!
0/
1.
1-
0,
0v
1z
1{
0w
0W
1a
1`
0V
0'
11
10
0&
#100000
0%
06
07
0K
0O
0N
0*!
0$!
0|
1@!
1?!
0,!
1.!
0&!
1+!
1,!
1/!
#110000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#120000
0%
0K
0|
#130000
1%
1K
1|
1<!
0I!
0}
0~
0!!
1"!
#140000
0%
0K
0|
#150000
1%
1K
1|
0<!
0;!
0:!
19!
0F!
1G!
1H!
1I!
1}
#160000
0%
0K
0|
#170000
1%
1K
1|
1<!
0I!
0}
1~
#180000
0%
0K
0|
#190000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#200000
0%
0K
0|
#210000
1%
1K
1|
1<!
0I!
0}
0~
1!!
#220000
0%
0K
0|
#230000
1%
1K
1|
0<!
0;!
1:!
0G!
1H!
1I!
1}
#240000
0%
0K
0|
#250000
1%
1K
1|
1<!
0I!
0}
1~
#260000
0%
0K
0|
#270000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#280000
0%
0K
0|
#290000
1%
1K
1|
1<!
0I!
0}
0~
0!!
0"!
#300000
0%
0K
0|
#310000
1%
1K
1|
0<!
0;!
0:!
09!
1F!
1G!
1H!
1I!
1}
0#!
0%!
1'!
13!
0D!
0B!
1E!
1&!
0+!
0&!
0,!
0/!
12!
1(!
04!
1,!
0.!
1C!
0A!
0z
0{
1w
0y
0x
07!
06!
1/!
01!
0a
0`
1K!
1L!
1V
0b
0c
01
00
1u
02!
1&
03
02
1t
0,!
0/!
1X
1Y
1(
0p
0o
1)
0]
0^
0.
0-
#320000
0%
0K
0|
#330000
1%
1K
1|
1<!
0I!
0}
1~
0'!
1)!
1B!
0(!
1A!
1v
1y
1W
1b
1'
0u
12
0X
0(
#340000
0%
0K
0|
#350000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#360000
0%
0K
0|
#370000
1%
1K
1|
1<!
0I!
0}
0~
1!!
#380000
0%
0K
0|
#390000
1%
1K
1|
0<!
0;!
1:!
0G!
1H!
1I!
1}
1%!
1&!
1,!
1/!
12!
03!
1D!
0&!
1+!
14!
0,!
1.!
0C!
1x
0/!
11!
1c
02!
13
0t
0Y
0)
#400000
0%
0K
0|
#410000
1%
1K
1|
1<!
0I!
0}
1~
1#!
0)!
0E!
0v
1z
1{
0w
0W
1a
1`
0V
0'
11
10
0&
#420000
0%
0K
0|
#430000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#440000
0%
0K
0|
#450000
1%
1K
1|
1<!
0I!
0}
0~
0!!
1"!
#460000
0%
0K
0|
#470000
1%
1K
1|
0<!
0;!
0:!
19!
0F!
1G!
1H!
1I!
1}
#480000
0%
0K
0|
#490000
1%
1K
1|
1<!
0I!
0}
1~
#500000
0%
0K
0|
#510000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#520000
0%
0K
0|
#530000
1%
1K
1|
1<!
0I!
0}
0~
1!!
#540000
0%
0K
0|
#550000
1%
1K
1|
0<!
0;!
1:!
0G!
1H!
1I!
1}
#560000
0%
0K
0|
#570000
1%
1K
1|
1<!
0I!
0}
1~
#580000
0%
0K
0|
#590000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#600000
0%
0K
0|
#610000
1%
1K
1|
1<!
0I!
0}
0~
0!!
0"!
#620000
0%
0K
0|
#630000
1%
1K
1|
0<!
0;!
0:!
09!
1F!
1G!
1H!
1I!
1}
0#!
0%!
1'!
13!
0D!
0B!
1E!
1&!
0+!
0&!
1,!
0.!
1/!
01!
12!
1(!
04!
0,!
1C!
0A!
0z
0{
02!
0/!
1w
0y
0x
0a
0`
1V
0b
0c
01
00
1u
1&
03
02
1t
1X
1Y
1(
1)
#640000
0%
0K
0|
#650000
1%
1K
1|
1<!
0I!
0}
1~
0'!
1)!
1B!
0(!
1A!
1v
1y
1W
1b
1'
0u
12
0X
0(
#660000
0%
0K
0|
#670000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#680000
0%
0K
0|
#690000
1%
1K
1|
1<!
0I!
0}
0~
1!!
#700000
0%
0K
0|
#710000
1%
1K
1|
0<!
0;!
1:!
0G!
1H!
1I!
1}
1%!
1&!
1,!
1/!
12!
03!
1D!
0&!
1+!
14!
0,!
1.!
0C!
1x
0/!
11!
1c
02!
13
0t
0Y
0)
#720000
0%
0K
0|
#730000
1%
1K
1|
1<!
0I!
0}
1~
1#!
0)!
0E!
0v
1z
1{
0w
0W
1a
1`
0V
0'
11
10
0&
#740000
0%
0K
0|
#750000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#760000
0%
0K
0|
#770000
1%
1K
1|
1<!
0I!
0}
0~
0!!
1"!
#780000
0%
0K
0|
#790000
1%
1K
1|
0<!
0;!
0:!
19!
0F!
1G!
1H!
1I!
1}
#800000
0%
0K
0|
#810000
1%
1K
1|
1<!
0I!
0}
1~
#820000
0%
0K
0|
#830000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#840000
0%
0K
0|
#850000
1%
1K
1|
1<!
0I!
0}
0~
1!!
#860000
0%
0K
0|
#870000
1%
1K
1|
0<!
0;!
1:!
0G!
1H!
1I!
1}
#880000
0%
0K
0|
#890000
1%
1K
1|
1<!
0I!
0}
1~
#900000
0%
0K
0|
#910000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#920000
0%
0K
0|
#930000
1%
1K
1|
1<!
0I!
0}
0~
0!!
0"!
#940000
0%
0K
0|
#950000
1%
1K
1|
0<!
0;!
0:!
09!
1F!
1G!
1H!
1I!
1}
0#!
0%!
1'!
13!
0D!
0B!
1E!
1&!
0+!
0&!
1,!
0.!
1/!
01!
12!
1(!
04!
0,!
1C!
0A!
0z
0{
02!
0/!
1w
0y
0x
0a
0`
1V
0b
0c
01
00
1u
1&
03
02
1t
1X
1Y
1(
1)
#960000
0%
0K
0|
#970000
1%
1K
1|
1<!
0I!
0}
1~
0'!
1)!
1B!
0(!
1A!
1v
1y
1W
1b
1'
0u
12
0X
0(
#980000
0%
0K
0|
#990000
1%
1K
1|
0<!
1;!
0H!
1I!
1}
#1000000
