<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:40.3440</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0098171</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 메모리 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD  THEREOF</inventionTitleEng><openDate>2024.02.14</openDate><openNumber>10-2024-0020111</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 기술은 반도체 메모리 장치 및 이의 제조 방법에 관한 것으로, 반도체 메모리 장치는 교번적으로 적층된 복수의 층간 절연막들과 복수의 워드라인용 도전막들, 및 상기 복수의 층간 절연막들 중 최상부 층간 절연막 상에 형성된 백게이트 라인용 도전막을 포함하는 게이트 적층체; 및 상기 게이트 적층체를 관통하는 수직 채널 구조체를 포함하며, 상기 복수의 층간 절연막들과 상기 복수의 워드라인용 도전막들을 관통하는 상기 수직 채널 구조체의 하단부는 원통형 구조를 가지며, 상기 백게이트 라인용 도전막을 관통하는 상기 수직 채널 구조체의 상단부는 서로 분리된 반원 구조 쌍을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 교번적으로 적층된 복수의 층간 절연막들과 복수의 워드라인용 도전막들, 및 상기 복수의 층간 절연막들 중 최상부 층간 절연막 상에 형성된 백게이트 라인용 도전막을 포함하는 게이트 적층체; 및상기 게이트 적층체를 관통하는 수직 채널 구조체를 포함하며,상기 복수의 층간 절연막들과 상기 복수의 워드라인용 도전막들을 관통하는 상기 수직 채널 구조체의 하단부는 원통형 구조를 가지며, 상기 백게이트 라인용 도전막을 관통하는 상기 수직 채널 구조체의 상단부는 서로 분리된 반원 구조 쌍을 가지는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 수직 채널 구조체의 하단부는 수직 방향으로 연장된 백게이트;상기 백게이트의 측벽을 감싸는 백게이트 절연막;상기 백게이트 절연막의 측벽을 감싸는 채널막; 및상기 채널막의 측벽을 감싸는 메모리막을 포함하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 수직 채널 구조체의 상단부는 반원 형태의 단면을 가지는 제1 부분 및 제2 부분을 포함하며,상기 제1 부분 및 상기 제2 부분 각각은 곡면 측벽 및 직선 측벽을 가지는 제1 갭 절연막;상기 제1 갭 절연막의 상기 곡면 측벽을 감싸는 상기 백게이트 절연막;상기 백게이트 절연막의 곡면 측벽을 감싸는 상기 채널막;상기 채널막의 상기 곡면 측벽을 감싸는 상기 메모리막; 및상기 채널막의 양단부와 상기 백게이트 라인용 도전막 사이에 배치된 제2 갭 절연막을 포함하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 백게이트 라인용 도전막은 상기 제1 부분 및 상기 제2 부분 사이에서 상기 백게이트의 상부 표면과 직접적으로 연결되는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제1 부분 및 상기 제2 부분의 최상부에 배치된 캡핑막을 더 포함하는 반도체 메모리 장치. </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제1 갭 절연막은 상기 캡핑막과 상기 백게이트 사이에 배치되는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>7. 제 3 항에 있어서,상기 제1 부분의 상기 제1 갭 절연막과 상기 제2 부분의 상기 제1 갭 절연막 사이에 상기 백게이트 라인용 도전막이 배치되는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제 3 항에 있어서,상기 수직 채널 구조체의 상단부는 라인 형태의 트렌치에 의해 상기 제1 부분 및 상기 제2 부분으로 분리되는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 라인 형태의 트렌치는 저면은 상기 백게이트의 상부 표면과 접하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 라인 형태의 트렌치 저면에는 상기 백게이트 라인용 도전막이 배치되는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>11. 베이스 상에 복수의 제1 물질막들과 복수의 제2 물질막들이 교차적으로 배치되는 적층물을 형성하는 단계;상기 적층물을 관통하는 채널홀을 형성하고, 상기 채널홀의 측벽에 메모리막, 채널막, 백게이트 절연막, 백게이트를 순차적으로 형성하여 수직 채널 구조를 형성하는 단계;상기 백게이트의 상부 표면이 상기 복수의 제2 물질막들 중 최상단에 배치된 최상단 제2 물질막 보다 낮은 위치에 배치되도록 식각 공정을 수행하고, 상기 백게이트가 식각된 영역에 제1 갭 절연막을 형성하는 단계;상기 백게이트의 상부 표면을 노출시키며 상기 적층물과 상기 수직 채널 구조에 중첩되는 라인 형태의 트렌치를 형성하여 상기 수직 채널 구조의 상단부를 반원 구조의 제1 부분 및 제2 부분으로 분리하는 단계; 상기 트렌치에 의해 노출되는 상기 채널막의 표면과 접하는 제2 갭 절연막을 형성하는 단계;상기 트렌치의 저면에 상기 백게이트의 상부 표면, 상기 최상단 제2 물질막과 접하는 제3 물질막을 형성하는 단계;상기 적층체를 관통하는 슬릿을 형성한 후, 상기 슬릿을 통해 노출되는 상기 복수의 제2 물질막들 및 상기 제3 물질막을 제거하는 단계; 및상기 복수의 제2 물질막들 및 상기 제3 물질막이 제거된 리세스 영역을 도전물질로 채워 백게이트 라인용 도전막 및 복수의 워드라인용 도전막들을 형성하는 단계를 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제1 갭 절연막을 형성한 후, 상기 제1 갭 절연막 및 상기 백게이트 절연막의 상부 일부를 식각하여 제거하고, 상기 제1 갭 절연막 및 상기 백게이트 절연막이 제거된 공간에 캡핑막을 형성하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 트렌치 형성 시 상기 캡핑막 및 상기 제1 갭 절연막, 상기 메모리막, 상기 채널막, 상기 백게이트 절연막을 식각하며, 상기 트렌치에 의해 상기 채널막 및 상기 캡핑막의 일부가 노출되는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제2 갭 절연막은 상기 트렌치에 의해 노출되는 상기 캡핑막의 표면과 접하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제 11 항에 있어서,상기 제3 물질막은 상기 제2 물질막들과 동일 물질로 형성하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 베이스 상에 복수의 제1 물질막들과 복수의 제2 물질막들이 교차적으로 배치되는 적층물을 형성하는 단계;상기 적층물을 관통하는 채널홀을 형성하고, 상기 채널홀의 측벽에 메모리막, 채널막, 백게이트 절연막, 백게이트를 순차적으로 형성하여 수직 채널 구조를 형성하는 단계;상기 백게이트의 상부 표면이 상기 복수의 제2 물질막들 중 최상단에 배치된 최상단 제2 물질막과 같거나 높은 위치에 배치되도록 식각 공정을 수행하고, 상기 백게이트가 식각된 영역에 제1 갭 절연막을 형성하는 단계;상기 적층물을 관통하는 슬릿을 형성한 후, 리플레이스먼트 공정을 수행하여 상기 복수의 제2 물질막들을 백게이트용 도전막 및 복수의 워드라인용 도전막들로 대체하는 단계;상기 트렌치를 통해 노출되는 상기 채널막 일부를 식각하는 단계;상기 트렌치를 통해 노출되는 상기 채널막의 표면에 제2 갭 절연막을 형성하는 단계; 및상기 트렌치의 저면을 도전 물질로 채워 상기 백게이트용 도전막과 상기 백게이트의 상부 표면을 연결시키는 연결 패턴을 형성하는 단계를 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 제1 갭 절연막을 형성한 후, 상기 제1 갭 절연막 및 상기 백게이트 절연막의 상부 일부를 식각하여 제거하고, 상기 제1 갭 절연막 및 상기 백게이트 절연막이 제거된 공간에 캡핑막을 형성하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제 16 항에 있어서,상기 채널막 일부를 식각하는 단계는 제1 식각 공정을 수행하여 상기 제1 갭 절연막을 제거하는 단계;제2 식각 공정을 수행하여 상기 트렌치를 통해 노출되는 상기 채널막 및 상기 백게이트의 상부면 일부를 식각하는 단계; 및제3 식각 공정을 수행하여 상기 트렌치를 통해 노출되는 메모리막을 제거하는 단계를 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 제2 식각 공정을 수행한 후, 상기 트렌치의 저면에 보호막을 형성하는 단계를 더 포함하며,상기 제3 식각 공정시 상기 보호막과 상기 메모리막을 함께 식각하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제 16 항에 있어서,상기 연결 패턴을 형성한 후, 상기 트렌치를 절연막으로 매립하는 단계를 더 포함하는 반도체 메모리 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>In Ku KANG</engName><name>강인구</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 종로*길 ** 디타워 D* **층(법무법인세종)</address><code>920070008833</code><country>대한민국</country><engName>Yongho Moon</engName><name>문용호</name></agentInfo><agentInfo><address>서울시 종로구 종로*길 ** 디타워 D* **층(법무법인유한세종)</address><code>919990004361</code><country>대한민국</country><engName>Jong-Han Oh</engName><name>오종한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.05</receiptDate><receiptNumber>1-1-2022-0823242-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.01</receiptDate><receiptNumber>1-1-2025-0877438-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220098171.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93dc2217b8f493de222b09ed0936f1677a6bec0d6733afd64941d2432fb4e1c7c81f2af007f9bbae0d982d5043870f77501deccc27317bb900</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8a39ebcce26d6f075cc1fd3dc76a97e818e2860f2080eac1d090ca888591ba8eda50e6c13944ab09ff31f89be3c681912ed883246e67245d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>