{
  "module_name": "pcie_aux_regs.h",
  "hash_id": "f3bc7b1e16d2aca2bb9d1e7f5033f2716dbf6d24a08932a17b924932342102e1",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/pcie_aux_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PCIE_AUX_REGS_H_\n#define ASIC_REG_PCIE_AUX_REGS_H_\n\n \n\n#define mmPCIE_AUX_APB_TIMEOUT                                       0xC07004\n\n#define mmPCIE_AUX_PHY_INIT                                          0xC07100\n\n#define mmPCIE_AUX_LTR_MAX_LATENCY                                   0xC07138\n\n#define mmPCIE_AUX_BAR0_START_L                                      0xC07160\n\n#define mmPCIE_AUX_BAR0_START_H                                      0xC07164\n\n#define mmPCIE_AUX_BAR1_START                                        0xC07168\n\n#define mmPCIE_AUX_BAR2_START_L                                      0xC0716C\n\n#define mmPCIE_AUX_BAR2_START_H                                      0xC07170\n\n#define mmPCIE_AUX_BAR3_START                                        0xC07174\n\n#define mmPCIE_AUX_BAR4_START_L                                      0xC07178\n\n#define mmPCIE_AUX_BAR4_START_H                                      0xC0717C\n\n#define mmPCIE_AUX_BAR5_START                                        0xC07180\n\n#define mmPCIE_AUX_BAR0_LIMIT_L                                      0xC07184\n\n#define mmPCIE_AUX_BAR0_LIMIT_H                                      0xC07188\n\n#define mmPCIE_AUX_BAR1_LIMIT                                        0xC0718C\n\n#define mmPCIE_AUX_BAR2_LIMIT_L                                      0xC07190\n\n#define mmPCIE_AUX_BAR2_LIMIT_H                                      0xC07194\n\n#define mmPCIE_AUX_BAR3_LIMIT                                        0xC07198\n\n#define mmPCIE_AUX_BAR4_LIMIT_L                                      0xC0719C\n\n#define mmPCIE_AUX_BAR4_LIMIT_H                                      0xC07200\n\n#define mmPCIE_AUX_BAR5_LIMIT                                        0xC07204\n\n#define mmPCIE_AUX_BUS_MASTER_EN                                     0xC07208\n\n#define mmPCIE_AUX_MEM_SPACE_EN                                      0xC0720C\n\n#define mmPCIE_AUX_MAX_RD_REQ_SIZE                                   0xC07210\n\n#define mmPCIE_AUX_MAX_PAYLOAD_SIZE                                  0xC07214\n\n#define mmPCIE_AUX_EXT_TAG_EN                                        0xC07218\n\n#define mmPCIE_AUX_RCB                                               0xC0721C\n\n#define mmPCIE_AUX_PM_NO_SOFT_RST                                    0xC07220\n\n#define mmPCIE_AUX_PBUS_NUM                                          0xC07224\n\n#define mmPCIE_AUX_PBUS_DEV_NUM                                      0xC07228\n\n#define mmPCIE_AUX_NO_SNOOP_EN                                       0xC0722C\n\n#define mmPCIE_AUX_RELAX_ORDER_EN                                    0xC07230\n\n#define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS                               0xC07234\n\n#define mmPCIE_AUX_DLL_STATE_CHGED_EN                                0xC07238\n\n#define mmPCIE_AUX_CMP_CPLED_INT_EN                                  0xC0723C\n\n#define mmPCIE_AUX_HP_INT_EN                                         0xC07340\n\n#define mmPCIE_AUX_PRE_DET_CHGEN_EN                                  0xC07344\n\n#define mmPCIE_AUX_MRL_SENSOR_CHGED_EN                               0xC07348\n\n#define mmPCIE_AUX_PWR_FAULT_DET_EN                                  0xC0734C\n\n#define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN                           0xC07350\n\n#define mmPCIE_AUX_PF_FLR_ACTIVE                                     0xC07360\n\n#define mmPCIE_AUX_PF_FLR_DONE                                       0xC07364\n\n#define mmPCIE_AUX_FLR_INT                                           0xC07390\n\n#define mmPCIE_AUX_LTR_M_EN                                          0xC073B0\n\n#define mmPCIE_AUX_LTSSM_EN                                          0xC07428\n\n#define mmPCIE_AUX_SYS_INTR                                          0xC07440\n\n#define mmPCIE_AUX_INT_DISABLE                                       0xC07444\n\n#define mmPCIE_AUX_SMLH_LINK_UP                                      0xC07448\n\n#define mmPCIE_AUX_PM_CURR_STATE                                     0xC07450\n\n#define mmPCIE_AUX_RDLH_LINK_UP                                      0xC07458\n\n#define mmPCIE_AUX_BRDG_SLV_XFER_PENDING                             0xC0745C\n\n#define mmPCIE_AUX_BRDG_DBI_XFER_PENDING                             0xC07460\n\n#define mmPCIE_AUX_AUTO_SP_DIS                                       0xC07478\n\n#define mmPCIE_AUX_DBI                                               0xC07490\n\n#define mmPCIE_AUX_DBI_32                                            0xC07494\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_0                                 0xC074A4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_1                                 0xC074A8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_2                                 0xC074AC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_3                                 0xC074B0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_4                                 0xC074B4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_5                                 0xC074B8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_6                                 0xC074BC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_7                                 0xC074C0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_8                                 0xC074C4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_9                                 0xC074C8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_10                                0xC074CC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_11                                0xC074D0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_12                                0xC074D4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_13                                0xC074D8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_14                                0xC074DC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_15                                0xC074E0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_16                                0xC074E4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_17                                0xC074E8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_18                                0xC074EC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_19                                0xC074F0\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_20                                0xC074F4\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_21                                0xC074F8\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_22                                0xC074FC\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_23                                0xC07500\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_24                                0xC07504\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_25                                0xC07508\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_26                                0xC0750C\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_27                                0xC07510\n\n#define mmPCIE_AUX_DIAG_STATUS_BUS_28                                0xC07514\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0                             0xC07640\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1                             0xC07644\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2                             0xC07648\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3                             0xC0764C\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4                             0xC07650\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5                             0xC07654\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6                             0xC07658\n\n#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7                             0xC0765C\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0                           0xC07744\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1                           0xC07748\n\n#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2                           0xC0774C\n\n#define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL                              0xC07774\n\n#define mmPCIE_AUX_PM_DSTATE                                         0xC07840\n\n#define mmPCIE_AUX_PM_PME_EN                                         0xC07844\n\n#define mmPCIE_AUX_PM_LINKST_IN_L0S                                  0xC07848\n\n#define mmPCIE_AUX_PM_LINKST_IN_L1                                   0xC0784C\n\n#define mmPCIE_AUX_PM_LINKST_IN_L2                                   0xC07850\n\n#define mmPCIE_AUX_PM_LINKST_L2_EXIT                                 0xC07854\n\n#define mmPCIE_AUX_PM_STATUS                                         0xC07858\n\n#define mmPCIE_AUX_APP_READY_ENTER_L23                               0xC0785C\n\n#define mmPCIE_AUX_APP_XFER_PENDING                                  0xC07860\n\n#define mmPCIE_AUX_APP_REQ_L1                                        0xC07930\n\n#define mmPCIE_AUX_AUX_PM_EN                                         0xC07934\n\n#define mmPCIE_AUX_APPS_PM_XMT_PME                                   0xC07938\n\n#define mmPCIE_AUX_OUTBAND_PWRUP_CMD                                 0xC07940\n\n#define mmPCIE_AUX_PERST                                             0xC079B8\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}