<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1668576176">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/anode_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/anode_control.v"/>
        <Attr Name="ImportTime" Val="1668138356"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/bcd_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/bcd_control.v"/>
        <Attr Name="ImportTime" Val="1668139064"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/bcd_to_cathodes.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/bcd_to_cathodes.v"/>
        <Attr Name="ImportTime" Val="1668139740"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/Binary-to-Binary-Coded-Decimal/src/bin_to_bcd.srcs/sources_1/new/bin_to_bcd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Binary-to-Binary-Coded-Decimal/src/bin_to_bcd.srcs/sources_1/new/bin_to_bcd.v"/>
        <Attr Name="ImportTime" Val="1668135878"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/clock_divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/clock_divider.v"/>
        <Attr Name="ImportTime" Val="1668566805"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/counter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/refresh_counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/refresh_counter.v"/>
        <Attr Name="ImportTime" Val="1668137889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seven_seg_controller.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGAstuffs/7_seg/8_bit_counter.srcs/sources_1/new/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../7_seg/8_bit_counter.srcs/sources_1/new/top.v"/>
        <Attr Name="ImportTime" Val="1668567761"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/8_bit_counter/constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/constraints.xdc"/>
        <Attr Name="ImportTime" Val="1666826000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
