TimeQuest Timing Analyzer report for HexpointThermostat
Sat Dec 23 14:47:29 2017
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'count5bits:inst15|inst3'
 13. Setup: 'count5bits:inst15|inst1'
 14. Setup: 'count5bits:inst15|inst2'
 15. Setup: 'count5bits:inst15|inst'
 16. Hold: 'count5bits:inst15|inst'
 17. Hold: 'CLK'
 18. Hold: 'count5bits:inst15|inst2'
 19. Hold: 'count5bits:inst15|inst1'
 20. Hold: 'count5bits:inst15|inst3'
 21. Recovery: 'CLK'
 22. Removal: 'CLK'
 23. Setup Transfers
 24. Hold Transfers
 25. Recovery Transfers
 26. Removal Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths Summary
 30. Clock Status Summary
 31. Unconstrained Input Ports
 32. Unconstrained Output Ports
 33. Unconstrained Input Ports
 34. Unconstrained Output Ports
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; HexpointThermostat                                  ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M570ZT100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLK                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                     ;
; count5bits:inst15|inst  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst }  ;
; count5bits:inst15|inst1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst1 } ;
; count5bits:inst15|inst2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst2 } ;
; count5bits:inst15|inst3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst3 } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Fmax Summary                                                  ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 58.64 MHz  ; 58.64 MHz       ; CLK                     ;      ;
; 267.17 MHz ; 267.17 MHz      ; count5bits:inst15|inst3 ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Setup Summary                                     ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; CLK                     ; -16.052 ; -1337.110     ;
; count5bits:inst15|inst3 ; -2.743  ; -2.743        ;
; count5bits:inst15|inst1 ; 0.938   ; 0.000         ;
; count5bits:inst15|inst2 ; 1.565   ; 0.000         ;
; count5bits:inst15|inst  ; 3.422   ; 0.000         ;
+-------------------------+---------+---------------+


+--------------------------------------------------+
; Hold Summary                                     ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; count5bits:inst15|inst  ; -3.282 ; -3.282        ;
; CLK                     ; -1.586 ; -1.586        ;
; count5bits:inst15|inst2 ; -1.425 ; -1.425        ;
; count5bits:inst15|inst1 ; -0.798 ; -0.798        ;
; count5bits:inst15|inst3 ; 3.383  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------+
; Recovery Summary                ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -12.102 ; -302.550      ;
+-------+---------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 3.649 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------------------------+
; Minimum Pulse Width Summary                      ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -2.289 ; -2.289        ;
; count5bits:inst15|inst  ; 0.161  ; 0.000         ;
; count5bits:inst15|inst1 ; 0.161  ; 0.000         ;
; count5bits:inst15|inst2 ; 0.161  ; 0.000         ;
; count5bits:inst15|inst3 ; 0.161  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                    ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -16.052 ; SetpointRegister:inst12|inst9  ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.731     ;
; -15.848 ; SetpointRegister:inst12|inst9  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.527     ;
; -15.815 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.494     ;
; -15.732 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.411     ;
; -15.720 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.399     ;
; -15.690 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.369     ;
; -15.682 ; SetpointRegister:inst12|inst12 ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.361     ;
; -15.681 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.360     ;
; -15.617 ; SetpointRegister:inst12|inst5  ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.296     ;
; -15.590 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.269     ;
; -15.478 ; SetpointRegister:inst12|inst12 ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.157     ;
; -15.465 ; SetpointRegister:inst12|inst4  ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.144     ;
; -15.440 ; SetpointRegister:inst12|inst9  ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.119     ;
; -15.413 ; SetpointRegister:inst12|inst5  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.092     ;
; -15.410 ; SetpointRegister:inst12|inst7  ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.089     ;
; -15.397 ; SetpointRegister:inst14|inst11 ; SetpointRegister:inst14|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.076     ;
; -15.321 ; SetpointRegister:inst12|inst10 ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.000     ;
; -15.261 ; SetpointRegister:inst12|inst4  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.940     ;
; -15.206 ; SetpointRegister:inst12|inst7  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.885     ;
; -15.142 ; SetpointRegister:inst9|inst4   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.821     ;
; -15.118 ; SetpointRegister:inst9|inst10  ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.797     ;
; -15.117 ; SetpointRegister:inst12|inst10 ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.796     ;
; -15.115 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.794     ;
; -15.070 ; SetpointRegister:inst12|inst12 ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.749     ;
; -15.036 ; SetpointRegister:inst12|inst12 ; SetpointRegister:inst12|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.715     ;
; -15.005 ; SetpointRegister:inst12|inst5  ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.684     ;
; -14.993 ; SetpointRegister:inst9|inst7   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.672     ;
; -14.957 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.636     ;
; -14.883 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.562     ;
; -14.853 ; SetpointRegister:inst12|inst4  ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.532     ;
; -14.800 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.479     ;
; -14.798 ; SetpointRegister:inst12|inst7  ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.477     ;
; -14.788 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.467     ;
; -14.785 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.464     ;
; -14.762 ; SetpointRegister:inst14|inst10 ; SetpointRegister:inst14|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.441     ;
; -14.758 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.437     ;
; -14.749 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.428     ;
; -14.741 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.420     ;
; -14.722 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.401     ;
; -14.709 ; SetpointRegister:inst12|inst10 ; SetpointRegister:inst12|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.388     ;
; -14.658 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.337     ;
; -14.644 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.323     ;
; -14.640 ; SetpointRegister:inst9|inst11  ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.319     ;
; -14.599 ; SetpointRegister:inst11|inst12 ; SetpointRegister:inst11|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.278     ;
; -14.573 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.252     ;
; -14.561 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.240     ;
; -14.549 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.228     ;
; -14.519 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.198     ;
; -14.510 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.189     ;
; -14.506 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.185     ;
; -14.455 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.134     ;
; -14.425 ; SetpointRegister:inst9|inst6   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.104     ;
; -14.419 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.098     ;
; -14.400 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.079     ;
; -14.392 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.071     ;
; -14.386 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.065     ;
; -14.357 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.036     ;
; -14.286 ; SetpointRegister:inst14|inst8  ; SetpointRegister:inst14|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.965     ;
; -14.277 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.956     ;
; -14.240 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.919     ;
; -14.234 ; SetpointRegister:inst14|inst7  ; SetpointRegister:inst14|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.913     ;
; -14.228 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.907     ;
; -14.226 ; SetpointRegister:inst12|inst13 ; SetpointRegister:inst12|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.905     ;
; -14.224 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.903     ;
; -14.203 ; SetpointRegister:inst9|inst5   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.882     ;
; -14.198 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.877     ;
; -14.196 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.875     ;
; -14.189 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.868     ;
; -14.154 ; SetpointRegister:inst11|inst12 ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.833     ;
; -14.141 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.820     ;
; -14.129 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.808     ;
; -14.099 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.778     ;
; -14.098 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.777     ;
; -14.090 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.769     ;
; -14.089 ; SetpointRegister:inst10|inst12 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.768     ;
; -14.081 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.760     ;
; -14.075 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.754     ;
; -14.062 ; SetpointRegister:inst12|inst3  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.741     ;
; -14.055 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.734     ;
; -14.025 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.704     ;
; -14.022 ; SetpointRegister:inst12|inst13 ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.701     ;
; -13.999 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.678     ;
; -13.973 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.652     ;
; -13.952 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.631     ;
; -13.897 ; SetpointRegister:inst12|inst2  ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.576     ;
; -13.887 ; SetpointRegister:inst11|inst12 ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.566     ;
; -13.880 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.559     ;
; -13.863 ; SetpointRegister:inst11|inst12 ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.542     ;
; -13.852 ; SetpointRegister:inst10|inst11 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.531     ;
; -13.846 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.525     ;
; -13.829 ; SetpointRegister:inst12|inst8  ; SetpointRegister:inst12|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.508     ;
; -13.818 ; SetpointRegister:inst12|inst13 ; SetpointRegister:inst12|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.497     ;
; -13.817 ; SetpointRegister:inst10|inst10 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.496     ;
; -13.806 ; SetpointRegister:inst14|inst11 ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.485     ;
; -13.790 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.469     ;
; -13.786 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.465     ;
; -13.781 ; SetpointRegister:inst10|inst12 ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.460     ;
; -13.749 ; SetpointRegister:inst10|inst13 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.428     ;
; -13.734 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.413     ;
; -13.728 ; SetpointRegister:inst14|inst6  ; SetpointRegister:inst14|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.407     ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst3'                                                                                                                        ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.743 ; count5bits:inst15|inst4 ; count5bits:inst15|inst4 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1.000        ; 0.000      ; 3.422      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst1'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.938 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 0.500        ; 3.709      ; 3.444      ;
; 1.438 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1.000        ; 3.709      ; 3.444      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst2'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.565 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 0.500        ; 4.722      ; 3.830      ;
; 2.065 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1.000        ; 4.722      ; 3.830      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; 3.422 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 0.500        ; 6.577      ; 3.828      ;
; 3.922 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 1.000        ; 6.577      ; 3.828      ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; -3.282 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 0.000        ; 6.577      ; 3.828      ;
; -2.782 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; -0.500       ; 6.577      ; 3.828      ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.586 ; count5bits:inst15|inst                                  ; count5bits:inst15|inst                                  ; count5bits:inst15|inst ; CLK         ; 0.000        ; 4.832      ; 3.779      ;
; -1.086 ; count5bits:inst15|inst                                  ; count5bits:inst15|inst                                  ; count5bits:inst15|inst ; CLK         ; -0.500       ; 4.832      ; 3.779      ;
; 2.440  ; loadSignalGen:inst34|fstate.state23                     ; loadSignalGen:inst34|fstate.state24                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 3.103  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.142      ;
; 3.115  ; loadSignalGen:inst34|fstate.state18                     ; loadSignalGen:inst34|fstate.state19                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.154      ;
; 3.115  ; loadSignalGen:inst34|fstate.state8                      ; loadSignalGen:inst34|fstate.state9                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.154      ;
; 3.116  ; loadSignalGen:inst34|fstate.state19                     ; loadSignalGen:inst34|fstate.state20                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.155      ;
; 3.117  ; loadSignalGen:inst34|fstate.state3                      ; loadSignalGen:inst34|fstate.state4                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.156      ;
; 3.117  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.156      ;
; 3.130  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; SetpointRegister:inst38|inst6                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.169      ;
; 3.130  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; SetpointRegister:inst38|inst9                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.169      ;
; 3.130  ; loadSignalGen:inst34|fstate.state16                     ; loadSignalGen:inst34|fstate.state17                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.169      ;
; 3.131  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; SetpointRegister:inst38|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.170      ;
; 3.131  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.170      ;
; 3.131  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.170      ;
; 3.132  ; loadSignalGen:inst34|fstate.state2                      ; loadSignalGen:inst34|fstate.state3                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.171      ;
; 3.132  ; loadSignalGen:inst34|fstate.state15                     ; loadSignalGen:inst34|fstate.state16                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.171      ;
; 3.132  ; loadSignalGen:inst34|fstate.state14                     ; loadSignalGen:inst34|fstate.state15                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.171      ;
; 3.142  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; SetpointRegister:inst38|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.181      ;
; 3.144  ; loadSignalGen:inst34|fstate.state4                      ; loadSignalGen:inst34|fstate.state5                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.183      ;
; 3.147  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.186      ;
; 3.157  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.196      ;
; 3.159  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; SetpointRegister:inst38|inst7                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.198      ;
; 3.350  ; SetpointRegister:inst11|inst2                           ; SetpointRegister:inst11|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.350  ; SetpointRegister:inst11|inst10                          ; SetpointRegister:inst11|inst10                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.350  ; SetpointRegister:inst10|inst11                          ; SetpointRegister:inst10|inst11                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.350  ; SetpointRegister:inst14|inst2                           ; SetpointRegister:inst14|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.351  ; SetpointRegister:inst9|inst7                            ; SetpointRegister:inst9|inst7                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.390      ;
; 3.351  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.390      ;
; 3.352  ; loadSignalGen:inst34|fstate.state21                     ; loadSignalGen:inst34|fstate.state22                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.391      ;
; 3.364  ; SetpointRegister:inst10|inst2                           ; SetpointRegister:inst10|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.364  ; SetpointRegister:inst13|inst2                           ; SetpointRegister:inst13|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.364  ; SetpointRegister:inst14|inst7                           ; SetpointRegister:inst14|inst7                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.364  ; SetpointRegister:inst14|inst10                          ; SetpointRegister:inst14|inst10                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.364  ; SetpointRegister:inst14|inst11                          ; SetpointRegister:inst14|inst11                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.364  ; SetpointRegister:inst14|inst13                          ; SetpointRegister:inst14|inst13                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.366  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.405      ;
; 3.367  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.406      ;
; 3.367  ; loadSignalGen:inst34|fstate.state10                     ; loadSignalGen:inst34|fstate.state11                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.406      ;
; 3.369  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.408      ;
; 3.377  ; loadSignalGen:inst34|fstate.state6                      ; loadSignalGen:inst34|fstate.state7                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.416      ;
; 3.387  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; SetpointRegister:inst38|inst10                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.426      ;
; 3.387  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.426      ;
; 3.390  ; loadSignalGen:inst34|fstate.Origin                      ; loadSignalGen:inst34|fstate.state1                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.429      ;
; 3.395  ; loadSignalGen:inst34|fstate.state7                      ; loadSignalGen:inst34|fstate.state8                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.434      ;
; 3.740  ; SetpointRegister:inst10|inst6                           ; SetpointRegister:inst10|inst6                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.740  ; SetpointRegister:inst11|inst5                           ; SetpointRegister:inst11|inst5                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.740  ; SetpointRegister:inst9|inst9                            ; SetpointRegister:inst9|inst9                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.740  ; SetpointRegister:inst12|inst2                           ; SetpointRegister:inst12|inst2                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.740  ; SetpointRegister:inst13|inst3                           ; SetpointRegister:inst13|inst3                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.741  ; SetpointRegister:inst11|inst12                          ; SetpointRegister:inst11|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.780      ;
; 3.741  ; SetpointRegister:inst14|inst12                          ; SetpointRegister:inst14|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.780      ;
; 3.741  ; SetpointRegister:inst13|inst13                          ; SetpointRegister:inst13|inst13                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.780      ;
; 3.743  ; loadSignalGen:inst34|fstate.state12                     ; loadSignalGen:inst34|fstate.state13                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.782      ;
; 3.751  ; SetpointRegister:inst10|inst1                           ; SetpointRegister:inst10|inst1                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.790      ;
; 3.751  ; SetpointRegister:inst12|inst9                           ; SetpointRegister:inst12|inst9                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.790      ;
; 3.752  ; SetpointRegister:inst9|inst8                            ; SetpointRegister:inst9|inst8                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.752  ; SetpointRegister:inst12|inst5                           ; SetpointRegister:inst12|inst5                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.752  ; SetpointRegister:inst14|inst9                           ; SetpointRegister:inst14|inst9                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.753  ; loadSignalGen:inst34|fstate.state11                     ; loadSignalGen:inst34|fstate.state12                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.792      ;
; 3.764  ; SetpointRegister:inst11|inst9                           ; SetpointRegister:inst11|inst9                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.803      ;
; 3.765  ; SetpointRegister:inst11|inst1                           ; SetpointRegister:inst11|inst1                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.804      ;
; 3.765  ; SetpointRegister:inst11|inst8                           ; SetpointRegister:inst11|inst8                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.804      ;
; 3.765  ; SetpointRegister:inst13|inst5                           ; SetpointRegister:inst13|inst5                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.804      ;
; 4.120  ; loadSignalGen:inst34|fstate.state1                      ; loadSignalGen:inst34|fstate.state2                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.159      ;
; 4.147  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; SetpointRegister:inst38|inst4                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.186      ;
; 4.147  ; loadSignalGen:inst34|fstate.state5                      ; loadSignalGen:inst34|fstate.state6                      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.186      ;
; 4.151  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; SetpointRegister:inst38|inst11                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.190      ;
; 4.191  ; loadSignalGen:inst34|fstate.state24                     ; loadSignalGen:inst34|fstate.state24                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.230      ;
; 4.398  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.437      ;
; 4.434  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.473      ;
; 4.487  ; loadSignalGen:inst34|fstate.state20                     ; loadSignalGen:inst34|fstate.state21                     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.526      ;
; 4.501  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.540      ;
; 4.523  ; SetpointRegister:inst12|inst12                          ; SetpointRegister:inst12|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.562      ;
; 4.781  ; SetpointRegister:inst13|inst6                           ; SetpointRegister:inst13|inst6                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.820      ;
; 4.809  ; SetpointRegister:inst9|inst1                            ; SetpointRegister:inst9|inst1                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.848      ;
; 4.832  ; SetpointRegister:inst14|inst1                           ; SetpointRegister:inst14|inst1                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.871      ;
; 4.848  ; SetpointRegister:inst11|inst3                           ; SetpointRegister:inst11|inst3                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.887      ;
; 4.855  ; SetpointRegister:inst14|inst8                           ; SetpointRegister:inst14|inst8                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.894      ;
; 4.875  ; SetpointRegister:inst13|inst4                           ; SetpointRegister:inst13|inst4                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.914      ;
; 4.882  ; SetpointRegister:inst9|inst12                           ; SetpointRegister:inst9|inst12                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.921      ;
; 5.217  ; SetpointRegister:inst14|inst6                           ; SetpointRegister:inst14|inst6                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.256      ;
; 5.228  ; SetpointRegister:inst9|inst4                            ; SetpointRegister:inst9|inst4                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.267      ;
; 5.228  ; SetpointRegister:inst13|inst12                          ; SetpointRegister:inst13|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.267      ;
; 5.229  ; SetpointRegister:inst12|inst10                          ; SetpointRegister:inst12|inst10                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.268      ;
; 5.229  ; SetpointRegister:inst12|inst13                          ; SetpointRegister:inst12|inst13                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.268      ;
; 5.241  ; SetpointRegister:inst13|inst1                           ; SetpointRegister:inst13|inst1                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.280      ;
; 5.242  ; SetpointRegister:inst12|inst1                           ; SetpointRegister:inst12|inst1                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.281      ;
; 5.242  ; SetpointRegister:inst13|inst9                           ; SetpointRegister:inst13|inst9                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.281      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.406  ; loadSignalGen:inst34|fstate.state23                     ; StoP:inst6|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.445      ;
; 5.416  ; SetpointRegister:inst9|inst3                            ; SetpointRegister:inst9|inst3                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.455      ;
; 5.416  ; SetpointRegister:inst11|inst7                           ; SetpointRegister:inst11|inst7                           ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.455      ;
; 5.418  ; SetpointRegister:inst9|inst2                            ; SetpointRegister:inst9|inst2                            ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.457      ;
; 5.428  ; SetpointRegister:inst10|inst12                          ; SetpointRegister:inst10|inst12                          ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.467      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst2'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.425 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 0.000        ; 4.722      ; 3.830      ;
; -0.925 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; -0.500       ; 4.722      ; 3.830      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst1'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.798 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 0.000        ; 3.709      ; 3.444      ;
; -0.298 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; -0.500       ; 3.709      ; 3.444      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst3'                                                                                                                        ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 3.383 ; count5bits:inst15|inst4 ; count5bits:inst15|inst4 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 0.000        ; 0.000      ; 3.422      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'CLK'                                                                                                                                          ;
+---------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                             ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -12.102 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 1.124      ; 13.905     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -9.069  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.569  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 14.574     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
; -8.058  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 13.563     ;
+---------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'CLK'                                                                                                                                         ;
+-------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                             ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 3.649 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.149 ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 9.014      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.297 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state24 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state23 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state22 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state21 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state20 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state19 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state18 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state17 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state16 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state15 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state14 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state13 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state12 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state11 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state10 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state9  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
; 4.797 ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state8  ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 9.662      ;
+-------+-------------------------+-------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 1137     ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst  ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 1137     ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst  ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Recovery Transfers                                                             ;
+-------------------------+----------+----------+----------+----------+----------+
; From Clock              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------+----------+----------+----------+----------+
; count5bits:inst15|inst  ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst1 ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst2 ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst3 ; CLK      ; 50       ; 25       ; 0        ; 0        ;
+-------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Removal Transfers                                                              ;
+-------------------------+----------+----------+----------+----------+----------+
; From Clock              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------+----------+----------+----------+----------+
; count5bits:inst15|inst  ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst1 ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst2 ; CLK      ; 25       ; 25       ; 0        ; 0        ;
; count5bits:inst15|inst3 ; CLK      ; 50       ; 25       ; 0        ; 0        ;
+-------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 245   ; 245  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 136   ; 136  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLK                     ; CLK                     ; Base ; Constrained ;
; count5bits:inst15|inst  ; count5bits:inst15|inst  ; Base ; Constrained ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; Base ; Constrained ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; Base ; Constrained ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; CLK                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dec                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Inc                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Initialize         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday18      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive19 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Cool         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FreezeReg    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Heat         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mof32        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; CLK                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dec                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Inc                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Initialize         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday18      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive19 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Cool         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FreezeReg    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Heat         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mof32        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tempRead[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sat Dec 23 14:47:28 2017
Info: Command: quartus_sta HexpointThermostat -c HexpointThermostat
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HexpointThermostat.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst count5bits:inst15|inst
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst1 count5bits:inst15|inst1
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst3 count5bits:inst15|inst3
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst2 count5bits:inst15|inst2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.052           -1337.110 CLK 
    Info (332119):    -2.743              -2.743 count5bits:inst15|inst3 
    Info (332119):     0.938               0.000 count5bits:inst15|inst1 
    Info (332119):     1.565               0.000 count5bits:inst15|inst2 
    Info (332119):     3.422               0.000 count5bits:inst15|inst 
Info (332146): Worst-case hold slack is -3.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.282              -3.282 count5bits:inst15|inst 
    Info (332119):    -1.586              -1.586 CLK 
    Info (332119):    -1.425              -1.425 count5bits:inst15|inst2 
    Info (332119):    -0.798              -0.798 count5bits:inst15|inst1 
    Info (332119):     3.383               0.000 count5bits:inst15|inst3 
Info (332146): Worst-case recovery slack is -12.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.102            -302.550 CLK 
Info (332146): Worst-case removal slack is 3.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.649               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.161               0.000 count5bits:inst15|inst 
    Info (332119):     0.161               0.000 count5bits:inst15|inst1 
    Info (332119):     0.161               0.000 count5bits:inst15|inst2 
    Info (332119):     0.161               0.000 count5bits:inst15|inst3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 546 megabytes
    Info: Processing ended: Sat Dec 23 14:47:29 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


