module dff_tb();
reg clk,rst,d;
wire q,qb;

parameter CYCLE=10;

dff dut(.clk(clk),.rst(rst),.d(d),.q(q),.qb(qb));

always
    begin
        #(CYCLE/2);
        clk=1'b0;
         #(CYCLE/2);
        clk=~clk;
    end

task rst_dut();
    begin
        @(negedge clk);
        rst=1'b1;
        @(negedge clk);
        rst=1'b0;
    end
endtask

task din(input a);
begin
    d=a;
end
endtask

initial 
    begin   
        rst_dut();
        din(0);
         din(1);
          din(0);
           din(1);
            din(1);
            rst_dut();
             din(0);
             din(1);
             #10;
    end
endmodule
        
