<!--
::METADATA::
type: problem
topic_id: dd-07-memorias
file_id: problemas-memorias
status: draft
audience: student
last_updated: 2026-01-02
difficulty: 2
tags: [ejercicios, memorias, ROM, RAM]
search_keywords: "ejercicios, problemas, memorias, ROM, RAM"
-->

> ğŸ  **NavegaciÃ³n:** [â† MÃ©todos](../methods/DD-07-Metodos-Memorias.md) | [Respuestas â†’](../solutions/DD-07-Respuestas.md)

---

# Problemas: Memorias

## Nivel 1: Conceptos BÃ¡sicos

### Problema 1.1
Calcular para cada memoria:
- a) 2716 (2K Ã— 8): Â¿CuÃ¡ntas lÃ­neas de direcciÃ³n? Â¿Capacidad en bits?
- b) 6264 (8K Ã— 8): Â¿CuÃ¡ntas ubicaciones? Â¿Capacidad en KB?
- c) 27C256: Â¿QuÃ© significa el 256?

### Problema 1.2
Una memoria tiene 14 lÃ­neas de direcciÃ³n y palabra de 16 bits:
- a) Â¿CuÃ¡ntas ubicaciones?
- b) Â¿Capacidad total en bits?
- c) Â¿Capacidad en KB?

### Problema 1.3
Clasificar las siguientes memorias:
- a) ROM, PROM, EPROM, EEPROM, Flash
- b) SRAM, DRAM
- c) Â¿CuÃ¡les son volÃ¡tiles?

---

## Nivel 2: Estructura Interna

### Problema 2.1
Para una ROM de 16 Ã— 4:
- a) Â¿CuÃ¡ntas lÃ­neas de direcciÃ³n?
- b) Â¿CuÃ¡ntas lÃ­neas de datos?
- c) Dibujar diagrama de bloques

### Problema 2.2
Explicar la diferencia entre:
- a) Celda SRAM vs celda DRAM
- b) Â¿Por quÃ© DRAM necesita refresh?
- c) Â¿CuÃ¡l es mÃ¡s rÃ¡pida y por quÃ©?

### Problema 2.3
Para la memoria 2716 (2K Ã— 8):
- a) Dibujar pinout simplificado
- b) Â¿QuÃ© hace cada pin de control?
- c) Describir ciclo de lectura

---

## Nivel 3: ExpansiÃ³n de Memoria

### Problema 3.1
DiseÃ±ar una memoria de 4K Ã— 8 usando chips de 1K Ã— 8:
- a) Â¿CuÃ¡ntos chips necesarios?
- b) Diagrama de conexiones
- c) Tabla de decodificaciÃ³n

### Problema 3.2
DiseÃ±ar una memoria de 1K Ã— 16 usando chips de 1K Ã— 4:
- a) Â¿CuÃ¡ntos chips necesarios?
- b) Diagrama de conexiones
- c) Â¿CÃ³mo se conectan los buses?

### Problema 3.3
DiseÃ±ar una memoria de 8K Ã— 16 usando chips de 2K Ã— 8:
- a) Calcular chips necesarios (expansiÃ³n combinada)
- b) Diagrama de bloques
- c) LÃ³gica de decodificaciÃ³n

---

## Nivel 4: DecodificaciÃ³n de Direcciones

### Problema 4.1
Un sistema tiene espacio de direcciones de 64K (16 bits):
- RAM: 0000-7FFF (32K)
- ROM: 8000-FFFF (32K)

- a) Â¿QuÃ© bit determina RAM vs ROM?
- b) DiseÃ±ar decodificador simple
- c) Verificar rangos

### Problema 4.2
DiseÃ±ar decodificaciÃ³n para:
- RAM: 0000-3FFF (16K)
- I/O: 4000-5FFF (8K)
- ROM: 8000-FFFF (32K)

- a) Â¿QuÃ© bits decodificar?
- b) Ecuaciones de selecciÃ³n
- c) Â¿Hay espacio sin usar?

### Problema 4.3
Con un 74LS138 (decodificador 3:8), diseÃ±ar selecciÃ³n para 8 memorias de 8K Ã— 8 en un espacio de 64K.

---

## Nivel 5: ROM como Circuito Combinacional

### Problema 5.1
Implementar con ROM la funciÃ³n:
$$F(A,B,C) = \sum m(1,2,4,7)$$

- a) TamaÃ±o mÃ­nimo de ROM
- b) Contenido de la ROM
- c) Comparar con implementaciÃ³n con compuertas

### Problema 5.2
Implementar un convertidor BCD a 7 segmentos usando ROM:
- a) TamaÃ±o de ROM necesario
- b) Tabla de programaciÃ³n
- c) Diagrama de conexiones

### Problema 5.3
Implementar un multiplicador de 4Ã—4 bits usando ROM:
- a) Â¿CuÃ¡ntas entradas y salidas?
- b) TamaÃ±o de ROM
- c) Â¿Es prÃ¡ctico? Alternativas

---

## Nivel 6: SRAM

### Problema 6.1
Para la SRAM 6116 (2K Ã— 8):
- a) Diagrama de tiempos para lectura
- b) Diagrama de tiempos para escritura
- c) Â¿QuÃ© pasa si WE y OE estÃ¡n activos simultÃ¡neamente?

### Problema 6.2
DiseÃ±ar interfaz entre 6264 (8K Ã— 8) y un bus de 16 bits de datos:
- a) Â¿CuÃ¡ntos chips?
- b) Conexiones de control
- c) Manejo de bytes vs palabras

### Problema 6.3
Calcular si una SRAM de 70ns es compatible con un MPU de 8 MHz:
- a) Tiempo de ciclo del MPU
- b) Tiempo disponible para memoria
- c) Â¿Necesita estados de espera?

---

## Nivel 7: DRAM

### Problema 7.1
Explicar el multiplexado de direcciones en DRAM:
- a) Â¿Por quÃ© se usa?
- b) Secuencia de seÃ±ales RAS y CAS
- c) Ventajas y desventajas

### Problema 7.2
Una DRAM de 1M Ã— 1 requiere refresh cada 64ms:
- a) Â¿CuÃ¡ntas filas tiene?
- b) Â¿CuÃ¡ntos ciclos de refresh por segundo?
- c) Tiempo promedio entre refreshes

### Problema 7.3
Comparar organizaciÃ³n de DRAM:
- 1M Ã— 1 (1 bit por chip)
- 256K Ã— 4 (4 bits por chip)

Para sistema de 1MB:
- a) Chips necesarios
- b) Pines de direcciones
- c) Â¿CuÃ¡l es mejor?

---

## Nivel 8: EEPROM y Flash

### Problema 8.1
Para una EEPROM 28C64 (8K Ã— 8):
- a) Tiempo de escritura tÃ­pico por byte
- b) Â¿CuÃ¡nto tiempo para escribir 1K?
- c) Ciclos de escritura garantizados

### Problema 8.2
Comparar EEPROM vs Flash:
- a) Unidad mÃ­nima de borrado
- b) Velocidad de escritura
- c) Aplicaciones tÃ­picas de cada una

### Problema 8.3
DiseÃ±ar sistema de almacenamiento de configuraciÃ³n con EEPROM IÂ²C (24LC256):
- a) SeÃ±ales necesarias
- b) Protocolo de escritura
- c) Â¿CÃ³mo verificar escritura exitosa?

---

## Nivel 9: DiseÃ±o de Sistema de Memoria

### Problema 9.1
DiseÃ±ar sistema de memoria para microcontrolador:
- 16K ROM para programa
- 4K RAM para datos
- 256 bytes EEPROM para configuraciÃ³n

- a) Mapa de memoria propuesto
- b) Chips a usar
- c) DecodificaciÃ³n completa

### Problema 9.2
Un sistema embebido necesita:
- Boot loader: 4K (no modificable)
- Firmware: 28K (actualizable)
- Variables: 8K (volÃ¡til)
- Config: 512B (no volÃ¡til)

- a) Tipos de memoria para cada secciÃ³n
- b) Mapa de memoria
- c) Consideraciones de diseÃ±o

### Problema 9.3
Calcular ancho de banda de memoria:
- Bus de datos: 32 bits
- Frecuencia: 100 MHz
- Eficiencia: 60%

- a) Ancho de banda teÃ³rico
- b) Ancho de banda real
- c) Â¿Suficiente para video 1080p?

---

## Nivel 10: Problemas Avanzados

### Problema 10.1
DiseÃ±ar un sistema de memoria con:
- Espacio total: 1MB
- RAM: 512KB (SRAM de 128K Ã— 8)
- ROM: 256KB (EPROM de 64K Ã— 8)
- I/O: 64KB

- a) NÃºmero de chips de cada tipo
- b) Mapa de memoria detallado
- c) Circuito de decodificaciÃ³n completo

### Problema 10.2
Implementar una memoria cachÃ© simple de mapeo directo:
- Cache: 1KB
- Bloque: 16 bytes
- DirecciÃ³n: 16 bits

- a) Â¿CuÃ¡ntos bloques?
- b) Bits de tag, Ã­ndice, offset
- c) Diagrama de bloques

### Problema 10.3
Analizar jerarquÃ­a de memoria:
- L1 Cache: 32KB, 1ns
- L2 Cache: 256KB, 4ns
- RAM: 4GB, 50ns
- SSD: 256GB, 100Âµs

Con tasa de aciertos L1=95%, L2=80%:
- a) Tiempo promedio de acceso
- b) Â¿QuÃ© pasa si L1 hit rate baja a 90%?
- c) Impacto en rendimiento

---

<!-- IA_CONTEXT
PROPÃ“SITO: Banco de ejercicios para memorias semiconductoras
RESPUESTAS: Ver archivo solutions/DD-07-Respuestas.md
HERRAMIENTAS: LogiSim, Proteus, simuladores de memoria
-->
