# Practica_PWM
 Descripci贸n

Este proyecto implementa un sistema en Verilog que combina un debouncer y un controlador PWM. El debouncer estabiliza las se帽ales de entrada provenientes de botones f铆sicos, y el controlador PWM genera una se帽al modulada en ancho de pulso para controlar un servo. Se utilizan registros y l贸gica secuencial para manejar el duty cycle de la se帽al PWM en respuesta a entradas de usuario.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible

Cable USB Blaster para programaci贸n

Programa de simulaci贸n Verilog

 Estructura del Proyecto

 Debouncer.v
 dff.v
 pwm.v
 clk_divider.v
 counter_debouncer.v
 README.md
