/*
 * pcie.h
 *
 *  Created on: 2017Äê11ÔÂ18ÈÕ
 *      Author: ccore
 */

#ifndef PCIE_H_
#define PCIE_H_

#define DW_PCIE_DBI_BASE_ADDR(n)			(0xE9000000+n*0x80000)//n=0,1,2,3
#define DW_PCIE_DBI_PHYSICAL_ADDR(n)		(0x4E9000000+n*0x80000)//n=0,1,2,3

#define DW_PCIE_MISCE_BASE_ADDR(n)  		(0xE954c000+n*0x1000)//n=0,1,2,3
#define DW_PCIE_MISCE_PHYSICAL_ADDR(n)  	(0x4E954c000+n*0x1000)//n=0,1,2,3

#define PCIE_SLAVE_VIRTUAL_ADDR(n)			(0x80000000+n*0x10000000)
#define PCIE_SLAVE_PHYSICAL_ADDR(n)			(0x600000000+0x200000000*n)

#define PCIE_EP_MSIX_TABLE_PHYSICAL_ADDR	0x4e0040000
#define PCIE_EP_MSIX_TABLE_SIZE				0x1000
#define PCIE_EP_MSIX_BAR_NUMBER				0x3

#define PCIE_PHY_RDY_INT_NUM(n)				(2+n*4)
#define PCIE_MISCE_INT_NUM(n)				(3+n*4)
#define PCIE_MSI_CTRL_INT_NUM(n)			(4+n*4)
#define PCIE_EDMA_INT_NUM(n)				(5+n*4)
#define PCIE_PERST_INT_NUM(n)				(18+n)

/*
 * MISC
 */
#define PCIE_MISCE_MSI_CTL					0x4
#define PCIE_MISC_INT_ENABLE				0x24
#define PCIE_MISC_INT_STATUS				0x28
#define PCIE_MISC_LINK_STATUS				0x3C
#define PCIE_MISC_ACCESS_TYPE				0x60
#define PCIE_MISCE_MSIX_ADDR_LOW			0x6c
#define PCIE_MISCE_MSIX_ADDR_HIGH			0x70
#define PCIE_MISCE_MSIX_DATA				0x74
#define PCIE_MISC_CLK_FLAG					0x800

/****************************************
 * 				EP
 ***************************************/

/*
 * PCI Config Header
 */
#define PCIE_CFG_VENID					0x0
#define PCIE_CFG_CMD					0x4
#define PCIE_CFG_REVID					0x8
#define PCIE_CFG_CACHELSZ				0xC
#define PCIE_CFG_BAR0					0x10
#define PCIE_CFG_BAR1					0x14
#define PCIE_CFG_BAR2					0x18
#define PCIE_CFG_BAR3					0x1C
#define PCIE_CFG_BAR4					0x20
#define PCIE_CFG_BAR5					0x24
#define PCIE_CFG_CISPTR					0x28
#define PCIE_CFG_SUBID					0x2C
#define PCIE_CFG_EROMBA0				0x30
#define PCIE_CFG_CAPPTR					0x34
#define PCIE_CFG_MAXLAT					0x3C

/*
 * PCI type1 Config Header
 */
#define PCIE_RC_CFG_VENID					0x0
#define PCIE_RC_CFG_CMD						0x4
#define PCIE_RC_CFG_REVID					0x8
#define PCIE_RC_CFG_CACHELSZ				0xC
#define PCIE_RC_CFG_BAR0					0x10
#define PCIE_RC_CFG_BAR1					0x14
#define PCIE_RC_CFG_PBN						0x18
#define PCIE_RC_CFG_IOBASE					0x1C
#define PCIE_RC_CFG_MEMBASE					0x20
#define PCIE_RC_CFG_PMEMBASE				0x24
#define PCIE_RC_CFG_PBASEH					0x28
#define PCIE_RC_CFG_PLMTH					0x2C
#define PCIE_RC_CFG_IOUPPER					0x30
#define PCIE_RC_CFG_CAPPTR					0x34
#define PCIE_RC_CFG_EROMBA1					0x38
#define PCIE_RC_CFG_BRGCTRL					0x3C

/*
 * PCI Standard Capability Register
 */
#define PCIE_CFG_PMC						0x40
#define PCIE_CFG_PMCSR					0x44

#define PCIE_CFG_MSICAPID				0x50
#define PCIE_CFG_MSIADDRL				0x54
#define PCIE_CFG_MSIADDRH				0x58
#define PCIE_CFG_MSIDATA					0x5C
#define PCIE_CFG_MSIMSK					0x60
#define PCIE_CFG_MSIPEND					0x64

#define PCIE_CFG_ECCAPID					0x70
#define PCIE_CFG_ECDEVCAP				0x74
#define PCIE_CFG_ECDEVCTRL				0x78
#define PCIE_CFG_ECLKCAP					0x7C
#define PCIE_CFG_ECLKCTRL				0x80
#define PCIE_CFG_ECDEVCAP2				0x94
#define PCIE_CFG_ECDEVCTRL2				0x98
#define PCIE_CFG_ECLKCAP2				0x9C
#define PCIE_CFG_ECLKCTRL2				0xA0

#define PCIE_CFG_MSIXCAP					0xB0
#define PCIE_CFG_MSIXTAOFF				0xB4
#define PCIE_CFG_MSIXPBAOFF				0xB8
/*
 * PCI Express Extended Capability
 */
#define PCIE_CFG_AERCAPID				0x100
#define PCIE_CFG_AERUESR					0x104
#define PCIE_CFG_AERUEMR					0x108
#define PCIE_CFG_AERUESEV				0x10C
#define PCIE_CFG_AERCESR					0x110
#define PCIE_CFG_AERCEMR					0x114
#define PCIE_CFG_AERCTRL					0x118
#define PCIE_CFG_AERLOG1					0x11C
#define PCIE_CFG_AERLOG2					0x120
#define PCIE_CFG_AERLOG3					0x124
#define PCIE_CFG_AERLOG4					0x128

/*
 * PCIE SRIOV Capability
 */
#define PCIE_CFG_SRIOVBAR0REG			0x19c
#define PCIE_CFG_SRIOVBAR2REG			0x1a4
#define PCIE_CFG_SRIOVBAR3REG			0x1a8

/*
 * Port Logic Register
 */
#define PCIE_CFG_ACKTMR					0x700
#define PCIE_CFG_VSDLLP					0x704
#define PCIE_CFG_FORCELK					0x708
#define PCIE_CFG_ACKFREQ					0x70C
#define PCIE_CFG_LKCTRL					0x710
#define PCIE_CFG_LNSKEW					0x714
#define PCIE_CFG_TMRCTRL					0x718
#define PCIE_CFG_SYMTMR					0x71C
#define PCIE_CFG_FLTMASK2				0x720
#define PCIE_CFG_SUBREQCTRL				0x724
#define PCIE_CFG_DBG0					0x728
#define PCIE_CFG_DBG1					0x72C
#define PCIE_CFG_TXPFCSTAT				0x730
#define PCIE_CFG_TXNPFCSTAT				0x734
#define PCIE_CFG_TXCPLFCSTAT				0x738
#define PCIE_CFG_QUESTAT					0x73C
#define PCIE_CFG_VCTXARB1				0x740
#define PCIE_CFG_VCTXARB2				0x744
#define PCIE_CFG_VC0PRXQCTRL				0x748
#define PCIE_CFG_VC0NPRXQCTRL			0x74C
#define PCIE_CFG_VC0CPLRXQCTRL			0x750
#define PCIE_CFG_VC1PRXQCTRL				0x754
#define PCIE_CFG_VC1NPRXQCTRL			0x758
#define PCIE_CFG_VC1CPLRXQCTRL			0x75C
#define PCIE_CFG_VC2PRXQCTRL				0x760
#define PCIE_CFG_VC2NPRXQCTRL			0x764
#define PCIE_CFG_VC2CPLRXQCTRL			0x768
#define PCIE_CFG_VC3PRXQCTRL				0x76C
#define PCIE_CFG_VC3NPRXQCTRL			0x770
#define PCIE_CFG_VC3CPLRXQCTRL			0x774
#define PCIE_CFG_VC4PRXQCTRL				0x778
#define PCIE_CFG_VC4NPRXQCTRL			0x77C
#define PCIE_CFG_VC4CPLRXQCTRL			0x780
#define PCIE_CFG_VC5PRXQCTRL				0x784
#define PCIE_CFG_VC5NPRXQCTRL			0x788
#define PCIE_CFG_VC5CPLRXQCTRL			0x78C
#define PCIE_CFG_VC6PRXQCTRL				0x790
#define PCIE_CFG_VC6NPRXQCTRL			0x794
#define PCIE_CFG_VC6CPLRXQCTRL			0x798
#define PCIE_CFG_VC7PRXQCTRL				0x79C
#define PCIE_CFG_VC7NPRXQCTRL			0x7A0
#define PCIE_CFG_VC7CPLRXQCTRL			0x7A4
#define PCIE_CFG_VC0PBUFDPTH				0x7A8
#define PCIE_CFG_VC0NPBUFDPTH			0x7AC
#define PCIE_CFG_VC0CPLBUFDPTH			0x7B0
#define PCIE_CFG_VC1PBUFDPTH				0x7B4
#define PCIE_CFG_VC1NPBUFDPTH			0x7B8
#define PCIE_CFG_VC1CPLBUFDPTH			0x7BC
#define PCIE_CFG_VC2PBUFDPTH				0x7C0
#define PCIE_CFG_VC2NPBUFDPTH			0x7C4
#define PCIE_CFG_VC2CPLBUFDPTH			0x7C8
#define PCIE_CFG_VC3PBUFDPTH				0x7CC
#define PCIE_CFG_VC3NPBUFDPTH			0x7D0
#define PCIE_CFG_VC3CPLBUFDPTH			0x7D4
#define PCIE_CFG_VC4PBUFDPTH				0x7D8
#define PCIE_CFG_VC4NPBUFDPTH			0x7DC
#define PCIE_CFG_VC4CPLBUFDPTH			0x7E0
#define PCIE_CFG_VC5PBUFDPTH				0x7E4
#define PCIE_CFG_VC5NPBUFDPTH			0x7E8
#define PCIE_CFG_VC5CPLBUFDPTH			0x7EC
#define PCIE_CFG_VC6PBUFDPTH				0x7F0
#define PCIE_CFG_VC6NPBUFDPTH			0x7F4
#define PCIE_CFG_VC6CPLBUFDPTH			0x7F8
#define PCIE_CFG_VC7PBUFDPTH				0x7FC
#define PCIE_CFG_VC7NPBUFDPTH			0x800
#define PCIE_CFG_VC7CPLBUFDPTH			0x804
#define PCIE_CFG_GEN2CTRL				0x80C
#define PCIE_CFG_PHYSTAT					0x810
#define PCIE_CFG_PHYCTRL					0x814
#define PCIE_CFG_AXIMSTRCC0				0x818
#define PCIE_CFG_AXIMSTRCC1				0x81C

#define PCIE_CFG_MSIADDR					0x820
#define PCIE_CFG_MSIADDRU				0x824
#define PCIE_CFG_MSIINT0EN				0x828
#define PCIE_CFG_MSIINT0MASK				0x82C
#define PCIE_CFG_MSIINT0STAT				0x830
#define PCIE_CFG_MSIINT1EN				0x834
#define PCIE_CFG_MSIINT1MASK				0x838
#define PCIE_CFG_MSIINT1STAT				0x83C
#define PCIE_CFG_MSIINT2EN				0x840
#define PCIE_CFG_MSIINT2MASK				0x844
#define PCIE_CFG_MSIINT2STAT				0x848
#define PCIE_CFG_MSIINT3EN				0x84C
#define PCIE_CFG_MSIINT3MASK				0x850
#define PCIE_CFG_MSIINT3STAT				0x854
#define PCIE_CFG_MSIINT4EN				0x858
#define PCIE_CFG_MSIINT4MASK				0x85C
#define PCIE_CFG_MSIINT4STAT				0x860
#define PCIE_CFG_MSIINT5EN				0x864
#define PCIE_CFG_MSIINT5MASK				0x868
#define PCIE_CFG_MSIINT5STAT				0x86C
#define PCIE_CFG_MSIINT6EN				0x870
#define PCIE_CFG_MSIINT6MASK				0x874
#define PCIE_CFG_MSIINT6STAT				0x878
#define PCIE_CFG_MSIINT7EN				0x87C
#define PCIE_CFG_MSIINT7MASK				0x880
#define PCIE_CFG_MSIINT7STAT				0x884
#define PCIE_CFG_MSIGPIO					0x888

#define PCIE_CFG_GEN3_EQ_CTRL			0x8a8

#define PCIE_CFG_PIPELPCTRL				0x8B8

#define PCIE_CFG_COHERENCY_CTRL3		0x8E8

#define PCIE_CFG_IATUIDX					0x900
#define PCIE_CFG_IATUCTRL1				0x904
#define PCIE_CFG_IATUCTRL2				0x908
#define PCIE_CFG_IATUBAL					0x90C
#define PCIE_CFG_IATUBAH					0x910
#define PCIE_CFG_IATULMTADDR				0x914
#define PCIE_CFG_IATUTAL					0x918
#define PCIE_CFG_IATUTAH					0x91C
#define PCIE_CFG_IATUCTRL3				0x920
#define PCIE_CFG_IATULMTADDRH			0x924

#define PCIE_CFG_OUTBOUND_IATUCTRL1(n)				(n*0x200+0x0)
#define PCIE_CFG_OUTBOUND_IATUCTRL2(n)				(n*0x200+0x4)
#define PCIE_CFG_OUTBOUND_IATUBAL(n)				(n*0x200+0x8)
#define PCIE_CFG_OUTBOUND_IATUBAH(n)				(n*0x200+0xc)
#define PCIE_CFG_OUTBOUND_IATULMTADDRL(n)			(n*0x200+0x10)
#define PCIE_CFG_OUTBOUND_IATUTAL(n)				(n*0x200+0x14)
#define PCIE_CFG_OUTBOUND_IATUTAH(n)				(n*0x200+0x18)
#define PCIE_CFG_OUTBOUND_IATUCTRL3(n)				(n*0x200+0x1c)
#define PCIE_CFG_OUTBOUND_IATULMTADDRH(n)			(n*0x200+0x20)

#define PCIE_CFG_INBOUND_IATUCTRL1(n)				(n*0x200+0x100)
#define PCIE_CFG_INBOUND_IATUCTRL2(n)				(n*0x200+0x104)
#define PCIE_CFG_INBOUND_IATUBAL(n)					(n*0x200+0x108)
#define PCIE_CFG_INBOUND_IATUBAH(n)					(n*0x200+0x10c)
#define PCIE_CFG_INBOUND_IATULMTADDRL(n)			(n*0x200+0x110)
#define PCIE_CFG_INBOUND_IATUTAL(n)					(n*0x200+0x114)
#define PCIE_CFG_INBOUND_IATUTAH(n)					(n*0x200+0x118)
#define PCIE_CFG_INBOUND_IATUCTRL3(n)				(n*0x200+0x11c)
#define PCIE_CFG_INBOUND_IATULMTADDRH(n)			(n*0x200+0x120)

#define PCIE_CFG_DMACTRLDATAARBPRIOR	(0x970-0x970)
#define PCIE_CFG_DMACTRL				(0x978-0x970)
#define PCIE_CFG_DMAWREN				(0x97C-0x970)
#define PCIE_CFG_DMAWRDORBEL			(0x980-0x970)
#define PCIE_CFG_DMAWRPF				0x14
#define PCIE_CFG_DMAWRCHARBWEIL			(0x988-0x970)
#define PCIE_CFG_DMAWRCHARBWEIH			(0x98C-0x970)
#define PCIE_CFG_DMARDEN				(0x99C-0x970)
#define PCIE_CFG_DMARDDORBEL			(0x9A0-0x970)
#define PCIE_CFG_DMARDPF				0x34
#define PCIE_CFG_DMARDCHARBWEIL			(0x9A8-0x970)
#define PCIE_CFG_DMARDCHARBWEIH			(0x9AC-0x970)
#define PCIE_CFG_DMAWRINTRSTAT			(0x9BC-0x970)
#define PCIE_CFG_DMAWRINTRMASK			(0x9C4-0x970)
#define PCIE_CFG_DMAWRINTRCLR			(0x9C8-0x970)
#define PCIE_CFG_DMAWRERRSTAT			(0x9CC-0x970)
#define PCIE_CFG_DMAWRDNIMWRADDRL		(0x9D0-0x970)
#define PCIE_CFG_DMAWRDNIMWRADDRH		(0x9D4-0x970)
#define PCIE_CFG_DMAWRABIMWRADDRL		(0x9D8-0x970)
#define PCIE_CFG_DMAWRABIMWRADDRH		(0x9DC-0x970)
#define PCIE_CFG_DMAWRCH01IMWRDATA		(0x9E0-0x970)
#define PCIE_CFG_DMAWRCH23IMWRDATA		(0x9E4-0x970)
#define PCIE_CFG_DMAWRCH45IMWRDATA		(0x9E8-0x970)
#define PCIE_CFG_DMAWRCH67IMWRDATA		(0x9EC-0x970)
#define PCIE_CFG_DMAWRLSTERREN			(0xA00-0x970)
#define PCIE_CFG_DMARDINTRSTAT			(0xA10-0x970)
#define PCIE_CFG_DMARDINTRMASK			(0xA18-0x970)
#define PCIE_CFG_DMARDINTRCLR			(0xA1C-0x970)
#define PCIE_CFG_DMARDERRSTATL			(0xA24-0x970)
#define PCIE_CFG_DMARDERRSTATH			(0xA28-0x970)
#define PCIE_CFG_DMARDLSTERREN			(0xA34-0x970)
#define PCIE_CFG_DMARDDNIMWRADDRL		(0xA3C-0x970)
#define PCIE_CFG_DMARDDNIMWRADDRH		(0xA40-0x970)
#define PCIE_CFG_DMARDABIMWRADDRL		(0xA44-0x970)
#define PCIE_CFG_DMARDABIMWRADDRH		(0xA48-0x970)
#define PCIE_CFG_DMARDCH01IMWRDATA		(0xA4C-0x970)
#define PCIE_CFG_DMARDCH23IMWRDATA		(0xA50-0x970)
#define PCIE_CFG_DMARDCH45IMWRDATA		(0xA54-0x970)
#define PCIE_CFG_DMARDCH67IMWRDATA		(0xA58-0x970)
#define PCIE_CFG_DMAWRCHGROUP			0x100
#define PCIE_CFG_DMARDCHGROUP			0x104
#define PCIE_CFG_DMAWRHSHAKECNTL		0x108
#define PCIE_CFG_DMAWRHSHAKECNTH		0x10C
#define PCIE_CFG_DMARDHSHAKECNTL		0x118
#define PCIE_CFG_DMARDHSHAKECNTH		0x11C
#define PCIE_CFG_DMAWRCH0PWREN			0x128
#define PCIE_CFG_DMAWRCH1PWREN			0x12C
#define PCIE_CFG_DMAWRCH2PWREN			0x130
#define PCIE_CFG_DMAWRCH3PWREN			0x134
#define PCIE_CFG_DMAWRCH4PWREN			0x138
#define PCIE_CFG_DMAWRCH5PWREN			0x13C
#define PCIE_CFG_DMAWRCH6PWREN			0x140
#define PCIE_CFG_DMAWRCH7PWREN			0x144
#define PCIE_CFG_DMARDCH0PWREN			0x168
#define PCIE_CFG_DMARDCH1PWREN			0x16C
#define PCIE_CFG_DMARDCH2PWREN			0x170
#define PCIE_CFG_DMARDCH3PWREN			0x174
#define PCIE_CFG_DMARDCH4PWREN			0x178
#define PCIE_CFG_DMARDCH5PWREN			0x17C
#define PCIE_CFG_DMARDCH6PWREN			0x180
#define PCIE_CFG_DMARDCH7PWREN			0x184
#define PCIE_CFG_DMAWRCHCTRL1(n)		(0x200+n*0x200)
#define PCIE_CFG_DMAWRCHCTRL2(n)		(0x204+n*0x200)
#define PCIE_CFG_DMAWRCHTRSFRSZ(n)		(0x208+n*0x200)
#define PCIE_CFG_DMAWRCHSARL(n)			(0x20C+n*0x200)
#define PCIE_CFG_DMAWRCHSARH(n)			(0x210+n*0x200)
#define PCIE_CFG_DMAWRCHDARL(n)			(0x214+n*0x200)
#define PCIE_CFG_DMAWRCHDARH(n)			(0x218+n*0x200)
#define PCIE_CFG_DMAWRCHLSTPTRL(n)		(0x21C+n*0x200)
#define PCIE_CFG_DMAWRCHLSTPTRH(n)		(0x220+n*0x200)
#define PCIE_CFG_DMARDCHCTRL1(n)		(0x300+n*0x200)
#define PCIE_CFG_DMARDCHCTRL2(n)		(0x304+n*0x200)
#define PCIE_CFG_DMARDCHTRSFRSZ(n)		(0x308+n*0x200)
#define PCIE_CFG_DMARDCHSARL(n)			(0x30C+n*0x200)
#define PCIE_CFG_DMARDCHSARH(n)			(0x310+n*0x200)
#define PCIE_CFG_DMARDCHDARL(n)			(0x314+n*0x200)
#define PCIE_CFG_DMARDCHDARH(n)			(0x318+n*0x200)
#define PCIE_CFG_DMARDCHLSTPTRL(n)		(0x31C+n*0x200)
#define PCIE_CFG_DMARDCHLSTPTRH(n)		(0x320+n*0x200)
/*
#define PCIE_CFG_DMACHCTXTIDX			(0xA6C-0x970)
#define PCIE_CFG_DMAVIEWPORTSEL			(0xA6C-0x970)
#define PCIE_CFG_DMACHCTRL				(0xA70-0x970)
#define PCIE_CFG_DMACHCTRL1				(0xA70-0x970)
#define PCIE_CFG_DMACHCTRL2				(0xA74-0x970)
#define PCIE_CFG_DMATRSFRSZ				(0xA78-0x970)
#define PCIE_CFG_DMASARL				(0xA7C-0x970)
#define PCIE_CFG_DMASARH				(0xA80-0x970)
#define PCIE_CFG_DMADARL				(0xA84-0x970)
#define PCIE_CFG_DMADARH				(0xA88-0x970)
#define PCIE_CFG_DMALSTPTRL				(0xA8C-0x970)
#define PCIE_CFG_DMALSTPTRH				(0xA90-0x970)
*/
#define PCIE_MSIX_ENABLE					(1<<31)
#define PCIE_MSIX_TABLE_SIZE(n)				((n)<<16)
#define PCIE_MSIX_TABLE_OFFSET(n)			((n)<<3)
#define PCIE_MSIX_BIR(n)					n//n=0~6
#define PCIE_MSIX_PBA_OFFSET(n)				((n)<<3)
#define PCIE_MSIX_PBA_BIR(n)				n//n=0~6

#define PCIE_COHERENCY_AWCACHE_MODE_FIELD	0x7800
#define PCIE_COHERENCY_ARCACHE_MODE_FIELD	0x78

#define PCIE_IATU_CTRL1_FUNC_NUM_SHIFT		20
#define PCIE_IATU_CTRL2_BAR_NUM_SHIFT		8
#define PCIE_IATU_REGION_ENABLE				(0x1<<31)
#define PCIE_IATU_REGION_INBOUND			(0x1<<31)
#define PCIE_IATU_BAR_MATCH_EN				(0x1<<30)
#define PCIE_IATU_VF_MATCH_EN				(0x1<<20)
#define PCIE_IATU_FUNC_NUM_MATCH_EN			(0x1<<19)
#define PCIE_IATU_CTRL1_TYPE_MEM			0
#define PCIE_IATU_CTRL1_TYPE_CFG0			4
#define PCIE_IATU_CTRL1_TYPE_CFG1			5
#define PCIE_IATU_CTRL3_VF_ACTIVE			(0x1<<31)

#define PCIE_DMA_ENGINE_ENABLE				(0x1 << 0)
#define PCIE_DMA_ENGINE_DISABLE				(0x0 << 0)
#define PCIE_DMA_DONE_BITMASK				(0xff << 0)
#define PCIE_DMA_ABORT_BITMASK				(0xff << 16)
#define PCIE_DMA_CHANNEL_READ				(0x1 << 31)
#define PCIE_DMA_CHANNEL_WRITE				(0x0 << 31)
#define PCIE_DMA_LOCAL_INT_ENABLE			(0x1 << 3)
#define PCIE_DMA_FUNC_NUM_SHIFT				12
#define PCIE_DMA_DOORBELL0					(0x0 << 0)
#define PCIE_DMA_DOORBELL(n)				(n)

#define PCIE_MISC_HOTRST_INT_EN				(1<<23)
#define PCIE_MISC_INTR_REQ					(1<<1)
#define PCIE_MISC_ACCESS_CS2				(1<<31)
#define PCIE_MISC_VFUNC_NUM_SHIFT			22
#define PCIE_MISC_ACCESS_VF_ACTIVE			(1<<21)
#define PCIE_MISC_PFUNC_NUM_SHIFT			16
#define PCIE_MISC_ACCESS_IATU				0x80300001
#define PCIE_MISC_ACCESS_DMA				0x80380001

#define CPR_PCIE_BUTTON_RESET				(*(volatile unsigned int *)0xeb0070c4)

#define CCM_AXI_DATAPATH					(*(volatile unsigned int *)0xeb009000)
#define CCM_PCIE_TYPE						(*(volatile unsigned int *)0xeb00900c)

#endif /* PCIE_H_ */
