Fitter report for clk_card
Tue Oct 16 17:14:44 2007
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Tue Oct 16 17:14:44 2007         ;
; Quartus II Version       ; 6.0 Build 202 06/20/2006 SP 1 SJ Full Version ;
; Revision Name            ; clk_card                                      ;
; Top-level Entity Name    ; clk_card                                      ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 12,976 / 32,470 ( 40 % )                      ;
; Total pins               ; 252 / 598 ( 42 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 812,544 / 3,317,184 ( 24 % )                  ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                                ;
; Total PLLs               ; 1 / 6 ( 17 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Fitter Initial Placement Seed                      ; 2                              ; 1                              ;
; Perform Physical Synthesis for Combinational Logic ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Perform Register Retiming                          ; On                             ; Off                            ;
; Physical Synthesis Effort Level                    ; Fast                           ; Normal                         ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                  ; Action     ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                                                       ; Destination Port ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Mux0~1530                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux1~1515                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux2~1515                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux3~1519                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux4~1515                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux5~1587                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux6~1519                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux7~1515                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux8~1535                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux9~1515                                                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux10~1494                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux11~1524                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux11~1531                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux11~1540                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux12~1835                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux12~1836                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux12~1843                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux12~1852                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux12~1853                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux13~1662                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux13~1671                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux14~1662                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux14~1671                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux15~1662                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux15~1671                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux16~1666                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux16~1675                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux17~1650                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux17~1659                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux18~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux18~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux19~1648                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux19~1657                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux20~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux20~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux21~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux21~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux22~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux22~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux23~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux23~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux24~1644                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux24~1653                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux25~1670                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux25~1679                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux26~1651                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux26~1660                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux27~1648                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux27~1657                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux28~1747                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux29~2258                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux29~2260                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux29~2262                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux29~2273                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux29~2278                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux30~1990                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux30~2005                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux31~2248                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux31~2253                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux31~2254                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux31~2255                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3057                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3059                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3061                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3067                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3068                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3070                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3075                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux32~3083                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux33~2094                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux33~2095                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; Mux33~2096                                                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ns.wb_error~45                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ns.wb_error~46                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.wb_idle                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; cc_reset:cc_reset_block|Equal1~40                                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; cc_reset:cc_reset_block|Selector26~206                                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Equal0~503                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Equal0~506                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Equal0~509                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Equal1~44                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Equal1~45                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; clk_switchover:clk_switchover_slave|Selector1~62                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; config_fpga:config_fpga_slave|Selector5~154                                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|Selector3~38                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|Selector3~39                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector24~65                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector24~67                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector26~66                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector46~217                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector46~219                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector48~215                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector50~215                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector52~217                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector52~219                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector53~105                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector54~215                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector55~105                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector56~80                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector58~80                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4091                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4105                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4120                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~4125                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_ena~10                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~579                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~584                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~583                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.done                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.error                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~150                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~151                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~152                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|tga_o[3]~124                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|tga_o[5]~126                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|tga_o[6]~127                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|tga_o[7]~128                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|tga_o[9]~130                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|timer_rst~28                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|we_o~29                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[29]                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[31]                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~252                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~256                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]~257                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~251                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~255                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector42~215                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector44~215                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector46~217                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector46~219                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector48~215                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector50~215                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector52~217                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector52~219                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector54~215                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector58~80                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|reg:hdr0|reg_o[15]                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; fpga_thermo:fpga_thermo_slave|Equal0~74                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; fpga_thermo:fpga_thermo_slave|Equal0~75                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; fpga_thermo:fpga_thermo_slave|Equal0~77                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; fpga_thermo:fpga_thermo_slave|current_state.wr~599                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; fpga_thermo:fpga_thermo_slave|stale                                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; id_thermo:card_id_thermo_slave|wb_ns.send_id~26                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; id_thermo:card_id_thermo_slave|wb_ns.wb_error~42                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.is_there_data                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[0]                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[1]                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[4]                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[9]                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[10]                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[12]                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[30]                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg|reg_o[31]                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[2]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[3]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[4]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[5]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[6]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[7]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[8]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[9]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[10]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[0]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[1]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[2]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[3]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[4]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[5]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[6]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg|reg_o[7]                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~134_BDD119                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~135_BDD120                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~134_BDD103                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~135_BDD104                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~134_BDD91                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~135_BDD92                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~134_BDD83                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~135_BDD84                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~134_BDD75                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~135_BDD76                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~134_BDD67                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~135_BDD68                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~134_BDD55                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~135_BDD56                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~134_BDD135                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~135_BDD136                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~134_BDD123                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~135_BDD124                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~134_BDD107                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~135_BDD108                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~134_BDD95                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~135_BDD96                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~134_BDD87                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~135_BDD88                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~134_BDD79                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~135_BDD80                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~134_BDD71                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~135_BDD72                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~134_BDD59                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~134_BDD131                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~134_BDD115                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~134_BDD63                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~134_BDD51                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~134_BDD127                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector73~9                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector73~9_DUP_COMB                                                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector73~9                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector83~9                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector83~9_DUP_COMB                                                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector83~9                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector84~9                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector84~9_DUP_COMB                                                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector84~9                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector86~9                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector86~9_DUP_COMB                                                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector86~9                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector95~9                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector95~9_DUP_COMB                                                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector95~9                                                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|internal_cmd                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.latch_cmd1                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[0]                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[1]                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[2]                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[3]                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[4]                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[10]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[11]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[12]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg|reg_o[13]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[0]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[1]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[2]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[3]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[4]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[5]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[6]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg|reg_o[7]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[0]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[1]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[2]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[3]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[4]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[5]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[6]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[7]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[8]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[9]                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[10]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[11]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[12]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[13]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[14]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[15]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[16]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[17]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[18]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[19]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[20]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[21]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[22]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[23]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[24]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[25]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[26]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[27]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[28]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[29]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[30]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg|reg_o[31]                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[0]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[1]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[2]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[3]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[4]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[5]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[6]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[7]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[8]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[9]                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t|reg_o[10]                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[0]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[1]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[2]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[3]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[4]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[5]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[6]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[7]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[8]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[9]                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[10]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[11]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[12]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[13]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[14]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[15]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[16]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[17]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[18]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[19]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[20]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[21]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[22]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[23]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[24]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[25]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[26]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[27]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[28]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[29]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[30]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[31]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[0]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[1]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[2]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[3]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[4]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[5]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[6]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[7]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[8]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[9]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[10]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[11]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[12]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[13]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[14]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[15]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[16]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[17]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[18]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[19]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[20]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[21]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[22]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[23]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[24]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[25]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[26]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[27]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[28]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[29]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[30]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[31]                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[0]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[2]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[3]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[4]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[5]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[6]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[7]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~11                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49111_BDD144                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49111_BDD144_DUP_COMB                                   ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49111_BDD144                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49112_BDD145                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48841                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48841_DUP_COMB                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48841                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48847                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49141_BDD174                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49141_BDD174_DUP_COMB                                   ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49141_BDD174                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49141_BDD174_DUP_COMB                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49142_BDD175                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48873                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48873_DUP_COMB                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48873                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48875                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48875_DUP_COMB                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48875                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~49154_BDD187                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48913                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~49117_BDD150                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48940                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48940_DUP_COMB                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48940                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48947                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49123_BDD156                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49123_BDD156_DUP_COMB                                   ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49123_BDD156                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49123_BDD156_DUP_COMB                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~49174_BDD207                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~49133_BDD166                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48851                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48851_DUP_COMB                                          ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48851                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~49145_BDD178                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~48888                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49114_BDD147                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49114_BDD147_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49114_BDD147                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48917                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48917_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48917                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49120_BDD153                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49120_BDD153_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49120_BDD153                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49121_BDD154                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48949                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48949_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48949                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48956                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49126_BDD159                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49126_BDD159_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49126_BDD159                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49126_BDD159_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49129_BDD162                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49129_BDD162_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49129_BDD162                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49130_BDD163                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49186_BDD219                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49198_BDD231                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49198_BDD231_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49198_BDD231                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49199_BDD232                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~49138_BDD171                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~49150_BDD183                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49159_BDD192                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49159_BDD192_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49159_BDD192                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49159_BDD192_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49165_BDD198                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49165_BDD198_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49165_BDD198                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48968                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48968_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48968                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49180_BDD213                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49180_BDD213_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49180_BDD213                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49180_BDD213_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49035                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49035_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49035                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49063                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49063_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49063                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49202_BDD235                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48813                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48813_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48813                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49135_BDD168                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49212_BDD277                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~49147_BDD180                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~49148_BDD181                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49156_BDD189                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49156_BDD189_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49156_BDD189                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49156_BDD189_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48926                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48926_DUP_COMB                                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48926                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49162_BDD195                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49162_BDD195_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49162_BDD195                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49168_BDD201                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49168_BDD201_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49168_BDD201                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49169_BDD202                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~49178_BDD211                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49189_BDD222                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49189_BDD222_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49189_BDD222                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49189_BDD222_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49215_BDD288                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49215_BDD288_DUP_COMB                                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49215_BDD288                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49215_BDD288_DUP_COMB                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_DUP_COMB                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_DUP_COMB_49               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_DUP_COMB_51               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_DUP_COMB_53               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_DUP_COMB_53                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|Equal0~131                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|Equal0~131_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~131                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~131_DUP_COMB  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~131                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~120                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~120_DUP_COMB ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.data_ready                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.data_ready~_DUP_REG         ; REGOUT           ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~38_BDD38                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reset_event                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|sync_box_err                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~46                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]~64_BDD6                                                                                               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]~66_BDD8                                                                                               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]~70_BDD12                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]~72_BDD14                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]~76_BDD18                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]~78_BDD20                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~207_BDD395                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~228_BDD416                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~252_BDD440                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~253_BDD441                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~256_BDD444                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~119_BDD307                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~120_BDD308                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~123_BDD311                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~140_BDD328                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~141_BDD329                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~144_BDD332                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]~67_BDD9                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]~73_BDD15                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]~79_BDD21                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]~82_BDD24                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~231_BDD419                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~232_BDD420                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~235_BDD423                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~259_BDD447                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~260_BDD448                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~263_BDD451                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~133_BDD321                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~134_BDD322                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~137_BDD325                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~154_BDD342                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~155_BDD343                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~156_BDD344                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~157_BDD345                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~158_BDD346                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~168_BDD356                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~169_BDD357                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~170_BDD358                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~171_BDD359                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~172_BDD360                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~182_BDD370                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~183_BDD371                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~184_BDD372                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~185_BDD373                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~186_BDD374                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~196_BDD384                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~197_BDD385                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~198_BDD386                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~199_BDD387                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~200_BDD388                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~217_BDD405                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~218_BDD406                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~219_BDD407                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~220_BDD408                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~221_BDD409                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~245_BDD433                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~246_BDD434                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~247_BDD435                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~248_BDD436                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~249_BDD437                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~266_BDD454                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~267_BDD455                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~268_BDD456                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~269_BDD457                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~270_BDD458                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~126_BDD314                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~127_BDD315                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~128_BDD316                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~129_BDD317                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~130_BDD318                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~147_BDD335                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~148_BDD336                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~149_BDD337                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~150_BDD338                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~151_BDD339                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~161_BDD349                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~162_BDD350                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~163_BDD351                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~164_BDD352                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~165_BDD353                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~175_BDD363                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~176_BDD364                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~177_BDD365                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~178_BDD366                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~179_BDD367                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~189_BDD377                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~190_BDD378                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~191_BDD379                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~192_BDD380                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~193_BDD381                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~210_BDD398                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~211_BDD399                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~212_BDD400                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~213_BDD401                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~214_BDD402                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~238_BDD426                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~239_BDD427                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~240_BDD428                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~241_BDD429                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~242_BDD430                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_card_addr[3]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_card_addr[4]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_card_addr[5]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_card_addr[6]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_card_addr[7]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_param_id[4]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_param_id[5]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_param_id[6]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|r_param_id[7]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6623                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6625                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6627                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6629                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6631                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6633                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6635                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6637                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|status[0]~6639                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.standard_reply~34                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~62                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal7~57                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal9~131                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal9~132                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal10~94                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal13~81                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal15~164                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal15~166                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal21~48                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal22~47                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal24~48                                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal25~150                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal25~151                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~274                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~275                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|current_state.idle                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[0]~100337                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[1]~100336                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~100333                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~100335                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[3]~100353                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[4]~100354                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[5]~100341                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[6]~100338                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~100352                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[8]~100232                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[8]~100235                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[8]~100362                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[9]~100344                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[10]~100351                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[11]~100346                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[12]~100347                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[13]~100340                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[14]~100254                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[14]~100257                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[14]~100363                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[15]~100271                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[15]~100274                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[15]~100364                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[16]~100189                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[16]~100192                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[16]~100360                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[17]~100104                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[17]~100107                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[17]~100356                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[18]~100343                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~100163                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~100166                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~100359                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[20]~100297                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[20]~100300                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[20]~100365                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[21]~100206                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[21]~100209                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[21]~100361                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[22]~100319                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[22]~100322                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[22]~100366                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[23]~100142                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[23]~100145                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[23]~100358                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[24]~100350                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[25]~100078                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[25]~100081                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[25]~100355                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[26]~100121                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[26]~100124                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[26]~100357                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[27]~100345                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[28]~100348                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[29]~100349                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[30]~100342                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[31]~100339                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~23                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[20]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[21]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[22]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[23]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[24]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[25]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[26]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[27]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[28]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[29]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[30]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[1]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[2]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[3]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[4]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[5]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[6]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[7]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[8]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[9]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[10]                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[11]                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[12]                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[13]                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg|reg_o[14]                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[3]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[4]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[7]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[8]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[10]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[12]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[14]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[15]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[16]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[17]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[19]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[20]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[21]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[22]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[23]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[24]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[25]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[26]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[28]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg|reg_o[29]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[3]                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[4]                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[7]                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[8]                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[10]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[12]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[14]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[15]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[16]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[17]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[19]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[20]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[21]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[22]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[23]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[24]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[25]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[26]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[28]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg|reg_o[29]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[3]                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[4]                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[7]                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[8]                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[10]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[12]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[14]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[15]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[16]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[17]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[19]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[20]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[21]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[22]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[23]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[24]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[25]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[26]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[28]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg|reg_o[29]                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[1]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[2]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[3]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[4]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[6]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[7]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[8]                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[10]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[11]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[12]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[14]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[15]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[16]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[17]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[19]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[20]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[21]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[22]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[23]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[24]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[25]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[26]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[28]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[29]                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[3]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[4]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[7]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[8]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[10]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[12]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[14]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[15]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[16]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[17]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[19]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[20]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[21]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[22]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[23]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[24]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[25]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[26]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[28]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_data[29]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~28                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~29                                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~19                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|Mux32~369                                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|\i_gen_ack:count[31]~30                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|ack_read~102                                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|ack_read~103                                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|ack_write~39                                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[0]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[1]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[2]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[3]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[4]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[5]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[6]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[7]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[8]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[9]                                                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[10]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[11]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[12]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[13]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[14]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[15]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[16]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[17]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[18]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[19]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[20]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[21]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[22]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[23]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[24]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[25]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[26]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[27]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[28]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[29]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[30]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sram_ctrl:sram_ctrl_slave|sram_rdata[31]                                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0~15_BDD282                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low~8_BDD247                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Equal1~65                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Equal3~198                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux12~992                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~1057                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~1058                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Selector0~379                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Selector0~380                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Selector0~381                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[1]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[2]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[4]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[6]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[7]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[8]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[9]                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[10]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[11]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[12]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[13]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[14]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[15]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[16]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[17]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[18]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[19]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[20]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[21]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[22]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[23]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[24]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[25]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[26]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[27]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[28]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[29]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[30]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_data[31]                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_wren~17                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[0]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[3]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[5]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[7]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[8]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[9]                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[14]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[15]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[16]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[17]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[18]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[19]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[20]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[21]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[22]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[23]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[24]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[25]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[26]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[27]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[28]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[29]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[30]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_data[31]                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_wren~16                                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Add0~190                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Equal2~123                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Add0~190                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Equal2~111                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|next_state~90                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.error                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Equal0~504                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|Add0~89                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|count~911                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|timeout_sync[0]~120                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add3~2253                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add5~2285                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add5~2287                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add0~228                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add2~561                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add7~303                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~233                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~241                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~242                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~243                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~245                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~246                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~247                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~248                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~132_BDD117                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~134_BDD119                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~135_BDD120                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~132_BDD101                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~134_BDD103                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~135_BDD104                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~132_BDD89                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~134_BDD91                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~135_BDD92                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~132_BDD81                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~134_BDD83                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~135_BDD84                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~132_BDD73                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~134_BDD75                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~135_BDD76                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~132_BDD65                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~134_BDD67                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~135_BDD68                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~132_BDD53                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~134_BDD55                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~135_BDD56                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~132_BDD133                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~134_BDD135                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~135_BDD136                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~132_BDD121                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~134_BDD123                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~135_BDD124                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~132_BDD105                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~134_BDD107                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~135_BDD108                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~132_BDD93                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~134_BDD95                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~135_BDD96                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~132_BDD85                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~134_BDD87                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~135_BDD88                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~132_BDD77                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~134_BDD79                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~135_BDD80                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~132_BDD69                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~134_BDD71                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~135_BDD72                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~132_BDD57                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~134_BDD59                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~135_BDD60                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~132_BDD129                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~134_BDD131                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~135_BDD132                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~132_BDD113                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~134_BDD115                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~135_BDD116                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~137                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~137                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~137                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~137                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~132_BDD61                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~134_BDD63                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~135_BDD64                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~132_BDD49                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~134_BDD51                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~135_BDD52                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~132_BDD125                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~134_BDD127                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~135_BDD128                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~128                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~132_BDD109                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~134_BDD111                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~135_BDD112                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~123                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~127                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~128                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~130                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~132_BDD97                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~134_BDD99                                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~135_BDD100                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector63~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~153                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~154                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~156                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~157                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~159_BDD242                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector64~161_BDD244                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~153                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~154                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~156                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~157                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~159_BDD238                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector65~161_BDD240                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector66~140                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector106~102                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|internal_cmd_offset~35                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|internal_cmd_offset~36_BDD246                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|decoder_node[1][10]~11                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|decoder_node[3][10]~33                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~103 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~107 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~48795                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~48799                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~48804                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~48805                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49110_BDD143                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49111_BDD144                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~49112_BDD145                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48840                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48842                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48846                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~48847                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49140_BDD173                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49141_BDD174                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~49142_BDD175                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48872                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48874                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48878                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~48879                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~49152_BDD185                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~49153_BDD186                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~49154_BDD187                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48905                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48907                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48911                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48912                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~49116_BDD149                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~49117_BDD150                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~49118_BDD151                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48939                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48941                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48945                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~48946                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49122_BDD155                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49123_BDD156                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~49124_BDD157                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~48973                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~48975                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~48979                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~48980                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~49173_BDD206                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~49174_BDD207                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[5]~49175_BDD208                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49006                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49008                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49012                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49013                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49182_BDD215                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49183_BDD216                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[6]~49184_BDD217                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49038                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49040                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49044                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49045                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49194_BDD227                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49195_BDD228                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[7]~49196_BDD229                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~48816                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~48818                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~48822                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~48823                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~49131_BDD164                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~49132_BDD165                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~49133_BDD166                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48848                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48850                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48854                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~48855                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~49143_BDD176                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~49144_BDD177                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~49145_BDD178                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~48880                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~48882                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~48886                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~48887                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49113_BDD146                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49114_BDD147                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~49115_BDD148                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48914                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48916                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48920                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~48921                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49119_BDD152                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49120_BDD153                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~49121_BDD154                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48948                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48950                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48954                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~48955                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49125_BDD158                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49126_BDD159                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~49127_BDD160                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~48981                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~48983                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~48987                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~48988                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49128_BDD161                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49129_BDD162                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~49130_BDD163                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49014                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49016                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49020                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49021                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49185_BDD218                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49186_BDD219                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~49187_BDD220                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49046                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49048                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49052                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49053                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49197_BDD230                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49198_BDD231                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~49199_BDD232                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~48832                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~48834                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~48838                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~48839                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~49137_BDD170                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~49138_BDD171                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~49139_BDD172                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~48864                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~48866                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~48870                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~48871                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~49149_BDD182                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~49150_BDD183                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~49151_BDD184                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~48897                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~48899                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~48903                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~48904                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49158_BDD191                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49159_BDD192                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~49160_BDD193                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~48931                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~48933                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~48937                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~48938                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49164_BDD197                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49165_BDD198                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~49166_BDD199                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48965                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48967                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48971                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~48972                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~49170_BDD203                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~49171_BDD204                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~49172_BDD205                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~48998                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49000                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49004                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49005                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49179_BDD212                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49180_BDD213                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~49181_BDD214                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49030                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49032                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49036                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49037                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49191_BDD224                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49192_BDD225                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~49193_BDD226                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49062                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49064                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49068                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49069                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49200_BDD233                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49201_BDD234                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~49202_BDD235                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48807                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48808                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48824                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48826                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48830                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48831                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49072                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49134_BDD167                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49135_BDD168                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49136_BDD169                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49207_BDD270                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49208_BDD271                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49209_BDD272                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49210_BDD275                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49211_BDD276                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49212_BDD277                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49218_BDD461                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49219_BDD462                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49220_BDD463                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~48856                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~48858                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~48862                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~48863                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~49146_BDD179                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~49147_BDD180                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~49148_BDD181                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~48889                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~48891                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~48895                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~48896                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49155_BDD188                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49156_BDD189                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~49157_BDD190                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48923                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48925                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48929                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~48930                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49161_BDD194                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49162_BDD195                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~49163_BDD196                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~48957                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~48959                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~48963                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~48964                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49167_BDD200                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49168_BDD201                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~49169_BDD202                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~48990                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~48992                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~48996                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~48997                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~49176_BDD209                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~49177_BDD210                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~49178_BDD211                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49022                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49024                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49028                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49029                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49188_BDD221                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49189_BDD222                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~49190_BDD223                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49055                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49056                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49057                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49070                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49103                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49107_BDD140                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49108_BDD141                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49109_BDD142                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49203_BDD236                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49204_BDD237                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49205_BDD253                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49206_BDD254                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49213_BDD286                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49214_BDD287                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49215_BDD288                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49216_BDD289                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~49217_BDD290                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~41                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~43_BDD45                                                    ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~44_BDD46                                                    ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~45_BDD280                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~46_BDD281                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~38_BDD47                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~39_BDD48                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~40_BDD278                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~41_BDD279                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~38_BDD137                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~39_BDD138                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~40_BDD268                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~41_BDD269                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~38_BDD43                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~39_BDD44                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~40_BDD266                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~41_BDD267                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~38_BDD40                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~39_BDD41                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~40_BDD273                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~41_BDD274                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~64                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~66_BDD251                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~67_BDD252                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~38_BDD36                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~39_BDD37                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector0~64                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector0~66_BDD255                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector0~67_BDD256                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~38_BDD4                                                    ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~39_BDD5                                                    ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~38_BDD38                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~39_BDD39                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o[0]~245                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o~262                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]~64_BDD6                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]~65_BDD7                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]~66_BDD8                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~103_BDD291                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~104_BDD292                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~105_BDD293                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~106_BDD294                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~107_BDD295                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~108_BDD296                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~109_BDD297                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]~110_BDD298                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~111_BDD299                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~112_BDD300                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~113_BDD301                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~114_BDD302                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~115_BDD303                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~116_BDD304                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~117_BDD305                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]~118_BDD306                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]~70_BDD12                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]~71_BDD13                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]~72_BDD14                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]~76_BDD18                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]~77_BDD19                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]~78_BDD20                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~203_BDD391                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~204_BDD392                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~205_BDD393                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~206_BDD394                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~207_BDD395                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~208_BDD396                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]~209_BDD397                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~224_BDD412                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~225_BDD413                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~226_BDD414                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~227_BDD415                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~228_BDD416                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~229_BDD417                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]~230_BDD418                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~252_BDD440                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~253_BDD441                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~254_BDD442                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~255_BDD443                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~256_BDD444                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~257_BDD445                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]~258_BDD446                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~119_BDD307                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~120_BDD308                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~121_BDD309                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~122_BDD310                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~123_BDD311                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~124_BDD312                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]~125_BDD313                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~140_BDD328                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~141_BDD329                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~142_BDD330                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~143_BDD331                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~144_BDD332                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~145_BDD333                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]~146_BDD334                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]~67_BDD9                                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]~68_BDD10                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]~69_BDD11                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]~73_BDD15                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]~74_BDD16                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]~75_BDD17                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]~79_BDD21                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]~80_BDD22                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]~81_BDD23                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]~82_BDD24                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]~83_BDD25                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]~84_BDD26                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~231_BDD419                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~232_BDD420                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~233_BDD421                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~234_BDD422                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~235_BDD423                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~236_BDD424                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]~237_BDD425                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~259_BDD447                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~260_BDD448                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~261_BDD449                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~262_BDD450                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~263_BDD451                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~264_BDD452                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]~265_BDD453                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~133_BDD321                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~134_BDD322                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~135_BDD323                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~136_BDD324                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~137_BDD325                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~138_BDD326                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]~139_BDD327                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~154_BDD342                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~155_BDD343                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~156_BDD344                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~157_BDD345                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~158_BDD346                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~159_BDD347                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]~160_BDD348                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~168_BDD356                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~169_BDD357                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~170_BDD358                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~171_BDD359                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~172_BDD360                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~173_BDD361                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]~174_BDD362                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~182_BDD370                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~183_BDD371                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~184_BDD372                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~185_BDD373                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~186_BDD374                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~187_BDD375                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]~188_BDD376                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~196_BDD384                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~197_BDD385                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~198_BDD386                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~199_BDD387                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~200_BDD388                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~201_BDD389                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]~202_BDD390                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~217_BDD405                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~218_BDD406                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~219_BDD407                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~220_BDD408                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~221_BDD409                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~222_BDD410                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]~223_BDD411                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~245_BDD433                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~246_BDD434                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~247_BDD435                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~248_BDD436                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~249_BDD437                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~250_BDD438                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]~251_BDD439                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~266_BDD454                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~267_BDD455                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~268_BDD456                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~269_BDD457                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~270_BDD458                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~271_BDD459                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]~272_BDD460                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~126_BDD314                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~127_BDD315                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~128_BDD316                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~129_BDD317                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~130_BDD318                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~131_BDD319                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]~132_BDD320                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~147_BDD335                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~148_BDD336                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~149_BDD337                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~150_BDD338                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~151_BDD339                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~152_BDD340                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]~153_BDD341                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~161_BDD349                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~162_BDD350                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~163_BDD351                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~164_BDD352                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~165_BDD353                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~166_BDD354                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]~167_BDD355                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~175_BDD363                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~176_BDD364                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~177_BDD365                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~178_BDD366                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~179_BDD367                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~180_BDD368                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]~181_BDD369                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~189_BDD377                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~190_BDD378                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~191_BDD379                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~192_BDD380                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~193_BDD381                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~194_BDD382                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]~195_BDD383                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~210_BDD398                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~211_BDD399                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~212_BDD400                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~213_BDD401                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~214_BDD402                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~215_BDD403                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]~216_BDD404                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~238_BDD426                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~239_BDD427                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~240_BDD428                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~241_BDD429                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~242_BDD430                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~243_BDD431                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]~244_BDD432                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~85_BDD27                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~86_BDD28                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~93_BDD35                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~94_BDD257                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~96_BDD259                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~98_BDD261                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~99_BDD262                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~100_BDD263                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~101_BDD264                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]~102_BDD265                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|Add0~154                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|count~807                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg|reg_o[0]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|Add0~551                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|Selector0~203                                                                                                                               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0~15_BDD282                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0~16_BDD283                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0~17_BDD284                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0~18_BDD285                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low~8_BDD247                                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low~9_BDD248                                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low~10_BDD249                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low~11_BDD250                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state.send_bit0~70                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~788                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                        ;                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.pin.


+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Total logic elements                        ; 12,976 / 32,470 ( 40 % )                                                      ;
;     -- Combinational with no register       ; 6880                                                                          ;
;     -- Register only                        ; 1210                                                                          ;
;     -- Combinational with a register        ; 4886                                                                          ;
;                                             ;                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 6495                                                                          ;
;     -- 3 input functions                    ; 2517                                                                          ;
;     -- 2 input functions                    ; 2619                                                                          ;
;     -- 1 input functions                    ; 737                                                                           ;
;     -- 0 input functions                    ; 608                                                                           ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 10828                                                                         ;
;     -- arithmetic mode                      ; 2148                                                                          ;
;     -- qfbk mode                            ; 1207                                                                          ;
;     -- register cascade mode                ; 0                                                                             ;
;     -- synchronous clear/load mode          ; 3813                                                                          ;
;     -- asynchronous clear/load mode         ; 5758                                                                          ;
;                                             ;                                                                               ;
; Total LABs                                  ; 1,515 / 3,247 ( 47 % )                                                        ;
; Logic elements in carry chains              ; 2350                                                                          ;
; User inserted logic elements                ; 0                                                                             ;
; Virtual pins                                ; 0                                                                             ;
; I/O pins                                    ; 252 / 598 ( 42 % )                                                            ;
;     -- Clock pins                           ; 3 / 16 ( 19 % )                                                               ;
; Global signals                              ; 8                                                                             ;
; M512s                                       ; 62 / 295 ( 21 % )                                                             ;
; M4Ks                                        ; 161 / 171 ( 94 % )                                                            ;
; M-RAMs                                      ; 2 / 4 ( 50 % )                                                                ;
; Total memory bits                           ; 812,544 / 3,317,184 ( 24 % )                                                  ;
; Total RAM block bits                        ; 1,957,248 / 3,317,184 ( 59 % )                                                ;
; DSP block 9-bit elements                    ; 8 / 96 ( 8 % )                                                                ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                ;
; Global clocks                               ; 8 / 16 ( 50 % )                                                               ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                                ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                                ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                                ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 6219                                                                          ;
; Highest non-global fan-out signal           ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~152 ;
; Highest non-global fan-out                  ; 257                                                                           ;
; Total fan-out                               ; 64264                                                                         ;
; Average fan-out                             ; 4.77                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; array_id[0]       ; E27   ; 2        ; 0            ; 47           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; array_id[1]       ; J23   ; 2        ; 0            ; 47           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; array_id[2]       ; J24   ; 2        ; 0            ; 47           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; box_id_in         ; L23   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; extend_n          ; D28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 114                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[0]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mictor0clk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rx                ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; smb_nalert        ; Y20   ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; box_id_ena_n     ; K21   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; box_id_out       ; L22   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[0]     ; AA18  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[10]    ; AH16  ; 8        ; 27           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[11]    ; AC21  ; 8        ; 19           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[12]    ; AC19  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[13]    ; AD17  ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[14]    ; AE17  ; 8        ; 25           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[15]    ; AE12  ; 7        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[1]     ; Y18   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[2]     ; AA19  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[3]     ; W19   ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[4]     ; Y19   ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[5]     ; AA20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[6]     ; AF24  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[7]     ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[8]     ; AG20  ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[9]     ; AF18  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_e     ; AG13  ; 7        ; 58           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[10]   ; G5    ; 5        ; 85           ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[11]   ; G6    ; 5        ; 85           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[12]   ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[13]   ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[14]   ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[15]   ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[16]   ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[17]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[18]   ; K5    ; 5        ; 85           ; 46           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[19]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[1]    ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[2]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[4]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[5]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[6]    ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[7]    ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[8]    ; F5    ; 5        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[9]    ; F6    ; 5        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_ce2        ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nbhe       ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nble       ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nce1       ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_noe        ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nwe        ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[0]    ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[10]   ; T9    ; 6        ; 85           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[11]   ; T10   ; 6        ; 85           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[12]   ; U9    ; 6        ; 85           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[13]   ; U10   ; 6        ; 85           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[14]   ; V1    ; 6        ; 85           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[15]   ; V2    ; 6        ; 85           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[16]   ; W1    ; 6        ; 85           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[17]   ; W2    ; 6        ; 85           ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[18]   ; V3    ; 6        ; 85           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[19]   ; V4    ; 6        ; 85           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[1]    ; U2    ; 6        ; 85           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[2]    ; T3    ; 6        ; 85           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[3]    ; T4    ; 6        ; 85           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[4]    ; U3    ; 6        ; 85           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[5]    ; U4    ; 6        ; 85           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[6]    ; T5    ; 6        ; 85           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[7]    ; T6    ; 6        ; 85           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[8]    ; T7    ; 6        ; 85           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[9]    ; T8    ; 6        ; 85           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_ce2        ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nbhe       ; Y1    ; 6        ; 85           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nble       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nce1       ; W3    ; 6        ; 85           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_noe        ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nwe        ; W4    ; 6        ; 85           ; 19           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx               ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id        ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data       ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[0]  ; G1    ; 5        ; 85           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[10] ; L7    ; 5        ; 85           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[11] ; L8    ; 5        ; 85           ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[12] ; M7    ; 5        ; 85           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[13] ; M8    ; 5        ; 85           ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[14] ; L9    ; 5        ; 85           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[15] ; L10   ; 5        ; 85           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[1]  ; G2    ; 5        ; 85           ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[2]  ; H1    ; 5        ; 85           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[3]  ; H2    ; 5        ; 85           ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[4]  ; H3    ; 5        ; 85           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[5]  ; H4    ; 5        ; 85           ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[6]  ; J3    ; 5        ; 85           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[7]  ; J4    ; 5        ; 85           ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[8]  ; L5    ; 5        ; 85           ; 42           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[9]  ; L6    ; 5        ; 85           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[0]  ; V5    ; 6        ; 85           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[10] ; AA4   ; 6        ; 85           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[11] ; AB1   ; 6        ; 85           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[12] ; AB2   ; 6        ; 85           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[13] ; AB4   ; 6        ; 85           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[14] ; AB3   ; 6        ; 85           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[15] ; AC1   ; 6        ; 85           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[1]  ; V6    ; 6        ; 85           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[2]  ; W5    ; 6        ; 85           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[3]  ; W6    ; 6        ; 85           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[4]  ; Y2    ; 6        ; 85           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[5]  ; Y3    ; 6        ; 85           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[6]  ; Y4    ; 6        ; 85           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[7]  ; AA1   ; 6        ; 85           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[8]  ; AA2   ; 6        ; 85           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[9]  ; AA3   ; 6        ; 85           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 28 / 74 ( 38 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 70 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 74 ( 11 % )  ; 3.3V          ; --           ;
; 5        ; 42 / 74 ( 57 % ) ; 3.3V          ; --           ;
; 6        ; 43 / 70 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 49 / 74 ( 66 % ) ; 3.3V          ; --           ;
; 8        ; 60 / 71 ( 85 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                      ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet         ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; sram1_data[7]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA2      ; 442        ; 6        ; sram1_data[8]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA3      ; 438        ; 6        ; sram1_data[9]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA4      ; 439        ; 6        ; sram1_data[10]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 268        ; 8        ; mictor1_e[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA19     ; 256        ; 8        ; mictor1_e[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA20     ; 245        ; 8        ; mictor1_e[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; sram1_data[11]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 433        ; 6        ; sram1_data[12]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ; 430        ; 6        ; sram1_data[14]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB4      ; 429        ; 6        ; sram1_data[13]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; sram1_data[15]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; mictor1_e[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; mictor1_e[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; mictor1_e[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; mictor1_e[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; mictor1_e[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; mictor1_e[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; mictor1_e[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; mictor1_e[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; mictor1clk_e              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; mictor1_e[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; mictor1_e[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]             ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; tx                        ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; sram0_addr[0]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 554        ; 5        ; sram0_addr[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rx                        ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; sram0_addr[2]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 550        ; 5        ; sram0_addr[3]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; extend_n                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 545        ; 5        ; sram0_addr[4]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 546        ; 5        ; sram0_addr[5]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; array_id[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; sram0_nwe                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 538        ; 5        ; sram0_nce1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 541        ; 5        ; sram0_addr[6]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 542        ; 5        ; sram0_addr[7]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 561        ; 5        ; sram0_addr[8]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F6       ; 560        ; 5        ; sram0_addr[9]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; sram0_data[0]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 530        ; 5        ; sram0_data[1]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 534        ; 5        ; sram0_nbhe                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 533        ; 5        ; sram0_ce2                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 555        ; 5        ; sram0_addr[10]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 556        ; 5        ; sram0_addr[11]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; sram0_data[2]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 521        ; 5        ; sram0_data[3]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 524        ; 5        ; sram0_data[4]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 525        ; 5        ; sram0_data[5]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 552        ; 5        ; sram0_addr[12]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 551        ; 5        ; sram0_addr[13]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 548        ; 5        ; sram0_addr[14]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 547        ; 5        ; sram0_addr[15]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                      ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; sram0_data[6]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 517        ; 5        ; sram0_data[7]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 544        ; 5        ; sram0_addr[16]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 543        ; 5        ; sram0_addr[17]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 535        ; 5        ; sram0_nble                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 536        ; 5        ; sram0_noe                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; array_id[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; array_id[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; sram0_addr[18]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K6       ; 540        ; 5        ; sram0_addr[19]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; box_id_ena_n              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; sram0_data[8]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 523        ; 5        ; sram0_data[9]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 528        ; 5        ; sram0_data[10]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 527        ; 5        ; sram0_data[11]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 519        ; 5        ; sram0_data[14]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 518        ; 5        ; sram0_data[15]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; box_id_out                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; box_id_in                 ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; sram0_data[12]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 514        ; 5        ; sram0_data[13]            ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr             ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; sram1_addr[0]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; sram1_addr[2]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 473        ; 6        ; sram1_addr[3]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T5       ; 461        ; 6        ; sram1_addr[6]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 460        ; 6        ; sram1_addr[7]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T7       ; 469        ; 6        ; sram1_addr[8]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T8       ; 470        ; 6        ; sram1_addr[9]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 465        ; 6        ; sram1_addr[10]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 464        ; 6        ; sram1_addr[11]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; sram1_addr[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 472        ; 6        ; sram1_addr[4]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U4       ; 471        ; 6        ; sram1_addr[5]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U5       ; 453        ; 6        ; sram1_noe                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 452        ; 6        ; sram1_nble                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; sram1_addr[12]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U10      ; 457        ; 6        ; sram1_addr[13]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; sram1_addr[14]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V2       ; 467        ; 6        ; sram1_addr[15]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V3       ; 463        ; 6        ; sram1_addr[18]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V4       ; 462        ; 6        ; sram1_addr[19]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V5       ; 441        ; 6        ; sram1_data[0]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 440        ; 6        ; sram1_data[1]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; sram1_ce2                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; sram1_addr[16]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W2       ; 458        ; 6        ; sram1_addr[17]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W3       ; 455        ; 6        ; sram1_nce1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W4       ; 454        ; 6        ; sram1_nwe                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W5       ; 431        ; 6        ; sram1_data[2]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 432        ; 6        ; sram1_data[3]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; mictor1_e[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W20      ; 140        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; sram1_nbhe                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y2       ; 450        ; 6        ; sram1_data[4]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y3       ; 447        ; 6        ; sram1_data[5]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y4       ; 446        ; 6        ; sram1_data[6]             ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; mictor1_e[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y19      ; 248        ; 8        ; mictor1_e[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y20      ; 217        ; 8        ; smb_nalert                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-----------------------------+-----------------------------------------------------------------------------+
; Name                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------------------------------------------+
; PLL type                    ; Enhanced                                                                    ;
; Scan chain                  ; None                                                                        ;
; PLL mode                    ; Normal                                                                      ;
; Feedback source             ; --                                                                          ;
; Compensate clock            ; clock0                                                                      ;
; Switchover on loss of clock ; On                                                                          ;
; Switchover counter          ; 11                                                                          ;
; Primary clock               ; inclk0                                                                      ;
; Input frequency 0           ; 25.0 MHz                                                                    ;
; Input frequency 1           ; 25.0 MHz                                                                    ;
; Nominal PFD frequency       ; 25.0 MHz                                                                    ;
; Nominal VCO frequency       ; 599.9 MHz                                                                   ;
; Freq min lock               ; 12.5 MHz                                                                    ;
; Freq max lock               ; 33.33 MHz                                                                   ;
; Clock Offset                ; 0 ps                                                                        ;
; M VCO Tap                   ; 0                                                                           ;
; M Initial                   ; 1                                                                           ;
; M value                     ; 24                                                                          ;
; N value                     ; 1                                                                           ;
; M counter delay             ; 0 ps                                                                        ;
; N counter delay             ; 0 ps                                                                        ;
; M2 value                    ; --                                                                          ;
; N2 value                    ; --                                                                          ;
; SS counter                  ; --                                                                          ;
; Downspread                  ; --                                                                          ;
; Spread frequency            ; --                                                                          ;
; Charge pump current         ; 50 uA                                                                       ;
; Loop filter resistance      ; 1.021000 KOhm                                                               ;
; Loop filter capacitance     ; 10 pF                                                                       ;
; Freq zero                   ; 0.240 MHz                                                                   ;
; Bandwidth                   ; 550 KHz                                                                     ;
; Freq pole                   ; 15.844 MHz                                                                  ;
; enable0 counter             ; --                                                                          ;
; enable1 counter             ; --                                                                          ;
; Real time reconfigurable    ; Off                                                                         ;
; Scan chain MIF file         ; --                                                                          ;
; Preserve counter order      ; Off                                                                         ;
; PLL location                ; PLL_5                                                                       ;
; Inclk0 signal               ; inclk14                                                                     ;
; Inclk1 signal               ; inclk15                                                                     ;
; Inclk0 signal type          ; Dedicated Pin                                                               ;
; Inclk1 signal type          ; Dedicated Pin                                                               ;
+-----------------------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 180 (20000 ps) ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 13      ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                                    ; 12976 (469) ; 6096         ; 812544      ; 62    ; 162  ; 2      ; 8            ; 0       ; 0         ; 1         ; 252  ; 0            ; 6880 (469)   ; 1208 (0)          ; 4888 (0)         ; 2350 (0)        ; 1194 (100) ; |clk_card                                                                                                                                                                                                                                                                ;
;    |backplane_id_thermo:backplane_id_thermo_slave|                           ; 187 (42)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (24)      ; 21 (1)            ; 93 (17)          ; 18 (0)          ; 3 (1)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave                                                                                                                                                                                                                  ;
;       |counter:byte_counter|                                                 ; 9 (9)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|counter:byte_counter                                                                                                                                                                                             ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data0                                                                                                                                                                                                     ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data1                                                                                                                                                                                                     ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data2                                                                                                                                                                                                     ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data3                                                                                                                                                                                                     ;
;       |reg:thermo_data0|                                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                 ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                 ;
;       |three_wire_master:master|                                             ; 89 (52)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 5 (0)             ; 40 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master                                                                                                                                                                                         ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:bit_counter                                                                                                                                                              ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:timer_counter                                                                                                                                                            ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                   ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                   ;
;    |bp_slot_id:slot_id_slave|                                                ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|bp_slot_id:slot_id_slave                                                                                                                                                                                                                                       ;
;    |cc_reset:cc_reset_block|                                                 ; 155 (68)    ; 104          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (36)      ; 7 (5)             ; 97 (27)          ; 72 (0)          ; 4 (0)      ; |clk_card|cc_reset:cc_reset_block                                                                                                                                                                                                                                        ;
;       |us_timer:timeout_timer1|                                              ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer1                                                                                                                                                                                                                ;
;       |us_timer:timeout_timer2|                                              ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer2                                                                                                                                                                                                                ;
;    |clk_switchover:clk_switchover_slave|                                     ; 27 (27)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave                                                                                                                                                                                                                            ;
;       |cc_pll:pll0|                                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0                                                                                                                                                                                                                ;
;          |altpll:altpll_component|                                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                        ;
;    |config_fpga:config_fpga_slave|                                           ; 12 (12)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave                                                                                                                                                                                                                                  ;
;    |dispatch:cc_dispatch_block|                                              ; 1040 (76)   ; 354          ; 66560       ; 4     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 686 (70)     ; 32 (0)            ; 322 (6)          ; 182 (0)         ; 16 (0)     ; |clk_card|dispatch:cc_dispatch_block                                                                                                                                                                                                                                     ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                      ;
;          |altsyncram_uc23:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_uc23:auto_generated                                                                                                                                                                                       ;
;       |dispatch_cmd_receive:receiver|                                        ; 325 (54)    ; 113          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 212 (47)     ; 32 (0)            ; 81 (7)           ; 46 (11)         ; 12 (12)    ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                       ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                           ;
;          |lvds_rx:cmd_rx|                                                    ; 52 (8)      ; 34           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (3)       ; 16 (1)            ; 18 (4)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                        ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                     ;
;                |dcfifo_hql1:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                                                                                          ;
;                   |alt_sync_fifo_aem:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                              ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                         ;
;                      |cntr_808:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                                                                               ;
;                      |dpram_iv01:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                                                                                            ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14                                                               ;
;             |shift_reg:rx_buffer|                                            ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                    ;
;             |shift_reg:rx_sample|                                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                    ;
;          |parallel_crc:crc_calc|                                             ; 179 (179)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                 ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                              ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                              ;
;       |dispatch_reply_transmit:transmitter|                                  ; 473 (175)   ; 135          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (169)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                 ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                     ;
;          |lvds_tx:reply_tx|                                                  ; 74 (9)      ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                            ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                               ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_e1g:auto_generated                                                                                                              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_e1g:auto_generated                                                                                                             ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                            ;
;          |parallel_crc:crc_calc|                                             ; 213 (213)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                           ;
;       |dispatch_wishbone:wishbone|                                           ; 121 (68)    ; 55           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 55 (8)           ; 58 (11)         ; 3 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                          ;
;          |binary_counter:addr_gen|                                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                  ;
;          |us_timer:wdt|                                                      ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                             ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr0                                                                                                                                                                                                                            ;
;       |reg:hdr1|                                                             ; 23 (23)     ; 23           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr1                                                                                                                                                                                                                            ;
;    |dispatch:psuc_dispatch_block|                                            ; 1017 (103)  ; 341          ; 66560       ; 4     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 676 (97)     ; 36 (0)            ; 305 (6)          ; 154 (0)         ; 9 (0)      ; |clk_card|dispatch:psuc_dispatch_block                                                                                                                                                                                                                                   ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                    ;
;          |altsyncram_uc23:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_uc23:auto_generated                                                                                                                                                                                     ;
;       |dispatch_cmd_receive:receiver|                                        ; 353 (51)    ; 146          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (44)     ; 36 (0)            ; 110 (7)          ; 54 (11)         ; 8 (8)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                     ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                         ;
;          |lvds_rx:cmd_rx|                                                    ; 85 (5)      ; 67           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (3)       ; 15 (0)            ; 52 (2)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                      ;
;             |binary_counter:sample_counter|                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                        ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                   ;
;                |dcfifo_hql1:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                                                                                        ;
;                   |alt_sync_fifo_aem:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                            ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                       ;
;                      |cntr_808:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                                                                             ;
;                      |dpram_iv01:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                                                                                          ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14                                                             ;
;             |shift_reg:rx_buffer|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                  ;
;          |parallel_crc:crc_calc|                                             ; 177 (177)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                               ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                            ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                            ;
;       |dispatch_reply_transmit:transmitter|                                  ; 474 (176)   ; 135          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 339 (170)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                               ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                   ;
;          |lvds_tx:reply_tx|                                                  ; 74 (9)      ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                          ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                             ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_e1g:auto_generated                                                                                                            ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_e1g:auto_generated                                                                                                           ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                          ;
;          |parallel_crc:crc_calc|                                             ; 213 (213)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                         ;
;       |dispatch_wishbone:wishbone|                                           ; 49 (38)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 16 (5)           ; 22 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                        ;
;          |binary_counter:addr_gen|                                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr0                                                                                                                                                                                                                          ;
;       |reg:hdr1|                                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr1                                                                                                                                                                                                                          ;
;    |dv_rx:dv_rx_slave|                                                       ; 136 (89)    ; 132          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 80 (41)           ; 52 (44)          ; 8 (0)           ; 3 (3)      ; |clk_card|dv_rx:dv_rx_slave                                                                                                                                                                                                                                              ;
;       |binary_counter:sample_counter|                                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|binary_counter:sample_counter                                                                                                                                                                                                                ;
;       |shift_reg:rx_buffer|                                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|shift_reg:rx_buffer                                                                                                                                                                                                                          ;
;    |fpga_thermo:fpga_thermo_slave|                                           ; 198 (24)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (16)      ; 9 (0)             ; 129 (8)          ; 76 (0)          ; 8 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave                                                                                                                                                                                                                                  ;
;       |reg:thermo_data|                                                      ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|reg:thermo_data                                                                                                                                                                                                                  ;
;       |smb_master:master2|                                                   ; 100 (44)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (29)      ; 9 (0)             ; 54 (15)          ; 40 (4)          ; 5 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2                                                                                                                                                                                                               ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_addr_reg|                                             ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                         ;
;          |us_timer:smb_timer|                                                ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                            ;
;       |us_timer:timeout_timer|                                               ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer                                                                                                                                                                                                           ;
;    |frame_timing:frame_timing_slave|                                         ; 41 (0)      ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 38 (0)           ; 31 (0)          ; 2 (0)      ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                                ;
;       |frame_timing_core:ftc|                                                ; 41 (41)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 38 (38)          ; 31 (31)         ; 2 (2)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                          ;
;    |fw_rev:fw_rev_slave|                                                     ; 6 (6)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                            ;
;    |id_thermo:card_id_thermo_slave|                                          ; 181 (40)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (22)      ; 21 (1)            ; 92 (17)          ; 18 (0)          ; 3 (1)      ; |clk_card|id_thermo:card_id_thermo_slave                                                                                                                                                                                                                                 ;
;       |counter:byte_counter|                                                 ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|counter:byte_counter                                                                                                                                                                                                            ;
;       |one_wire_master:master|                                               ; 87 (50)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master                                                                                                                                                                                                          ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                               ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                             ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                    ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                    ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data0                                                                                                                                                                                                                    ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data1                                                                                                                                                                                                                    ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data2                                                                                                                                                                                                                    ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data3                                                                                                                                                                                                                    ;
;       |reg:thermo_data0|                                                     ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                                ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                                ;
;    |issue_reply:issue_reply_block|                                           ; 7684 (0)    ; 3632         ; 677376      ; 50    ; 162  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4052 (0)     ; 758 (0)           ; 2874 (0)         ; 1598 (0)        ; 521 (0)    ; |clk_card|issue_reply:issue_reply_block                                                                                                                                                                                                                                  ;
;       |cmd_queue:i_cmd_queue|                                                ; 705 (343)   ; 424          ; 8704        ; 18    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 281 (233)    ; 72 (2)            ; 352 (108)        ; 246 (193)       ; 37 (37)    ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue                                                                                                                                                                                                            ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                              ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                       ;
;             |alt3pram:alt3pram_component|                                    ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                           ;
;                |altdpram:altdpram_component1|                                ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                              ;
;                   |altsyncram:ram_block|                                     ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                         ;
;                      |altsyncram_hoo1:auto_generated|                        ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                          ;
;          |counter:bit_ctr|                                                   ; 17 (17)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 1 (1)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                            ;
;          |lvds_tx:cmd_tx2|                                                   ; 74 (11)     ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                            ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                        ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                           ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                   ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                    ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                  ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_e1g:auto_generated                                                                                                                          ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                 ;
;                   |cntr_e1g:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_e1g:auto_generated                                                                                                                         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                                ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                         ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                          ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg                                                                                                                                                                                           ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                        ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                      ;
;          |reg:issue_sync_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                         ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                             ;
;          |reg:step_value_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:step_value_reg                                                                                                                                                                                         ;
;          |serial_crc:cmd_crc|                                                ; 81 (81)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                         ;
;          |shift_reg:sh_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                           ;
;       |cmd_translator:i_cmd_translator|                                      ; 563 (520)   ; 277          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 286 (279)    ; 37 (37)           ; 240 (204)        ; 291 (255)       ; 150 (147)  ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator                                                                                                                                                                                                  ;
;          |us_timer:timer|                                                    ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer                                                                                                                                                                                   ;
;       |fibre_rx:i_fibre_rx|                                                  ; 535 (354)   ; 435          ; 4096        ; 8     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 100 (83)     ; 202 (143)         ; 233 (128)        ; 110 (24)        ; 28 (18)    ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx                                                                                                                                                                                                              ;
;          |altsyncram:mem0|                                                   ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0                                                                                                                                                                                              ;
;             |altsyncram_dps2:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_dps2:auto_generated                                                                                                                                                               ;
;          |sync_fifo_rx:SFIFO|                                                ; 139 (0)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO                                                                                                                                                                                           ;
;             |dcfifo:dcfifo_component|                                        ; 139 (0)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                   ;
;                |dcfifo_9ia1:auto_generated|                                  ; 139 (8)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (8)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated                                                                                                                                        ;
;                   |a_fefifo_c3d:read_state|                                  ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_fefifo_c3d:read_state                                                                                                                ;
;                   |a_fefifo_h3d:write_state|                                 ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_fefifo_h3d:write_state                                                                                                               ;
;                   |a_gray2bin_m5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                                        ;
;                   |a_gray2bin_m5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                                        ;
;                   |a_graycounter_v16:rdptr_g|                                ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_graycounter_v16:rdptr_g                                                                                                              ;
;                   |a_graycounter_v16:wrptr_g|                                ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_graycounter_v16:wrptr_g                                                                                                              ;
;                   |alt_synch_pipe_nc8:dffpipe_rs_dgwp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                                     ;
;                      |dffpipe_hd9:dffpipe6|                                  ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe6                                                                                ;
;                   |alt_synch_pipe_oc8:dffpipe_ws_dgrp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                                     ;
;                      |dffpipe_id9:dffpipe10|                                 ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10                                                                               ;
;                   |cntr_b08:rdptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|cntr_b08:rdptr_b                                                                                                                       ;
;                   |cntr_b08:wrptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|cntr_b08:wrptr_b                                                                                                                       ;
;                   |dffpipe_fd9:dffpipe_rdbuw|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                                              ;
;                   |dffpipe_fd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                                            ;
;                   |dffpipe_fd9:dffpipe_wr_dbuw|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                                            ;
;                   |dffpipe_fd9:dffpipe_ws_nbrp|                              ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                                            ;
;                   |dpram_7vr:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam                                                                                                                      ;
;                      |altsyncram_9nf1:altsyncram3|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3                                                                                          ;
;          |us_timer:timeout_timer|                                            ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer                                                                                                                                                                                       ;
;       |fibre_tx:i_fibre_tx|                                                  ; 134 (25)    ; 108          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (21)      ; 45 (0)            ; 63 (4)           ; 38 (0)          ; 8 (3)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx                                                                                                                                                                                                              ;
;          |sync_fifo_tx:tx_fifo|                                              ; 109 (0)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (0)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo                                                                                                                                                                                         ;
;             |dcfifo:dcfifo_component|                                        ; 109 (0)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (0)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component                                                                                                                                                                 ;
;                |dcfifo_1ia1:auto_generated|                                  ; 109 (6)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (6)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated                                                                                                                                      ;
;                   |a_fefifo_n1d:read_state|                                  ; 13 (13)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_fefifo_n1d:read_state                                                                                                              ;
;                   |a_fefifo_s1d:write_state|                                 ; 2 (2)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_fefifo_s1d:write_state                                                                                                             ;
;                   |a_gray2bin_k5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_gray2bin_k5b:gray2bin_rs_nbwp                                                                                                      ;
;                   |a_gray2bin_k5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_gray2bin_k5b:gray2bin_ws_nbrp                                                                                                      ;
;                   |a_graycounter_t16:rdptr_g|                                ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_graycounter_t16:rdptr_g                                                                                                            ;
;                   |a_graycounter_t16:wrptr_g|                                ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_graycounter_t16:wrptr_g                                                                                                            ;
;                   |alt_synch_pipe_lc8:dffpipe_rs_dgwp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp                                                                                                   ;
;                      |dffpipe_gd9:dffpipe6|                                  ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe6                                                                              ;
;                   |alt_synch_pipe_mc8:dffpipe_ws_dgrp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp                                                                                                   ;
;                      |dffpipe_jd9:dffpipe10|                                 ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10                                                                             ;
;                   |cntr_908:rdptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|cntr_908:rdptr_b                                                                                                                     ;
;                   |cntr_908:wrptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|cntr_908:wrptr_b                                                                                                                     ;
;                   |dffpipe_dd9:dffpipe_rdbuw|                                ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dffpipe_dd9:dffpipe_rdbuw                                                                                                            ;
;                   |dffpipe_dd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp                                                                                                          ;
;                   |dffpipe_dd9:dffpipe_wr_dbuw|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dffpipe_dd9:dffpipe_wr_dbuw                                                                                                          ;
;                   |dffpipe_dd9:dffpipe_ws_nbrp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dffpipe_dd9:dffpipe_ws_nbrp                                                                                                          ;
;                   |dpram_i0s:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dpram_i0s:fiforam                                                                                                                    ;
;                      |altsyncram_5qf1:altsyncram3|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dpram_i0s:fiforam|altsyncram_5qf1:altsyncram3                                                                                        ;
;       |reply_queue:i_reply_queue|                                            ; 4997 (417)  ; 2050         ; 662528      ; 20    ; 162  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2947 (329)   ; 329 (0)           ; 1721 (88)        ; 880 (128)       ; 249 (167)  ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue                                                                                                                                                                                                        ;
;          |lpm_mult:Mult0|                                                    ; 53 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (0)     ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0                                                                                                                                                                                         ;
;             |multcore:mult_core|                                             ; 53 (30)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (30)      ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (11)    ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                      ;
;                |mpar_add:padder|                                             ; 23 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                      ;
;                   |lpm_add_sub:adder[0]|                                     ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                 ;
;                      |addcore:adder|                                         ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                   ;
;                         |a_csnbuffer:result_node|                            ; 11 (11)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                           ;
;                   |lpm_add_sub:adder[1]|                                     ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                 ;
;                      |addcore:adder|                                         ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                   ;
;                         |a_csnbuffer:result_node|                            ; 12 (12)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                           ;
;          |reg:bit_status_reg|                                                ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                     ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                      ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg                                                                                                                                                                                       ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                    ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                  ;
;          |reg:issue_sync_num_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg                                                                                                                                                                                 ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                         ;
;          |reg:status_reg|                                                    ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                         ;
;          |reply_queue_sequencer:rq_seq|                                      ; 4364 (531)  ; 1799         ; 660480      ; 20    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2565 (429)   ; 241 (1)           ; 1558 (101)       ; 729 (43)        ; 71 (8)     ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                           ;
;             |reply_queue_receive:rx_ac|                                      ; 383 (41)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 217 (30)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                 ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                  ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_bc1|                                     ; 384 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 218 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 196 (196)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc2|                                     ; 379 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc3|                                     ; 380 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_cc|                                      ; 375 (33)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 209 (22)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                 ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                  ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_psu|                                     ; 377 (33)    ; 167          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 210 (21)     ; 24 (0)            ; 143 (12)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 34 (12)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc1|                                     ; 379 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc2|                                     ; 379 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc3|                                     ; 379 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc4|                                     ; 376 (34)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 210 (23)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                ;
;             |us_timer:timeout_timer|                                         ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                    ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram| ; 0 (0)       ; 0            ; 2048        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                      ;
;             |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0            ; 2048        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                      ;
;                |altsyncram_ap71:auto_generated|                              ; 0 (0)       ; 0            ; 2048        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated                                                                       ;
;       |reply_translator:i_reply_translator|                                  ; 750 (750)   ; 338          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 412 (412)    ; 73 (73)           ; 265 (265)        ; 33 (33)         ; 49 (49)    ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator                                                                                                                                                                                              ;
;    |leds:led_slave|                                                          ; 8 (8)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led_slave                                                                                                                                                                                                                                                 ;
;    |psu_ctrl:psu_ctrl_slave|                                                 ; 233 (63)    ; 165          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (39)      ; 41 (1)            ; 124 (23)         ; 45 (0)          ; 9 (6)      ; |clk_card|psu_ctrl:psu_ctrl_slave                                                                                                                                                                                                                                        ;
;       |counter:bit_ctr|                                                      ; 29 (29)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 7 (7)             ; 2 (2)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|counter:bit_ctr                                                                                                                                                                                                                        ;
;       |ram_32bit_x_64:status_ram|                                            ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram                                                                                                                                                                                                              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                              ;
;             |altsyncram_kal1:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                               ;
;       |shift_reg:sh_reg_rx|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_rx                                                                                                                                                                                                                    ;
;       |shift_reg:sh_reg_tx|                                                  ; 65 (65)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_tx                                                                                                                                                                                                                    ;
;       |us_timer:timeout_timer|                                               ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer                                                                                                                                                                                                                 ;
;    |ret_dat_wbs:ret_dat_parameter_slave|                                     ; 1043 (499)  ; 643          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 400 (400)    ; 131 (0)           ; 512 (99)         ; 0 (0)           ; 418 (418)  ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave                                                                                                                                                                                                                            ;
;       |reg:crc_error_enable_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg                                                                                                                                                                                                   ;
;       |reg:internal_cmd_mode_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_cmd_mode_reg                                                                                                                                                                                                  ;
;       |reg:internal_command_enable_reg|                                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_command_enable_reg                                                                                                                                                                                            ;
;       |reg:run_file_id_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg                                                                                                                                                                                                        ;
;       |reg:start_reg|                                                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg                                                                                                                                                                                                              ;
;       |reg:step_card_addr_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg                                                                                                                                                                                                     ;
;       |reg:step_maximum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_maximum_reg                                                                                                                                                                                                       ;
;       |reg:step_minimum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg                                                                                                                                                                                                       ;
;       |reg:step_param_id_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg                                                                                                                                                                                                      ;
;       |reg:step_period_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg                                                                                                                                                                                                        ;
;       |reg:step_size_reg|                                                    ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg                                                                                                                                                                                                          ;
;       |reg:stop_reg|                                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:stop_reg                                                                                                                                                                                                               ;
;       |reg:tes_toggle_enable_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_enable_reg                                                                                                                                                                                                  ;
;       |reg:tes_toggle_max_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_max_reg                                                                                                                                                                                                     ;
;       |reg:tes_toggle_min_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_min_reg                                                                                                                                                                                                     ;
;       |reg:tes_toggle_rate_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_rate_reg                                                                                                                                                                                                    ;
;       |reg:user_writable_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg                                                                                                                                                                                                      ;
;    |sram_ctrl:sram_ctrl_slave|                                               ; 202 (202)   ; 125          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 62 (62)           ; 63 (63)          ; 52 (52)         ; 2 (2)      ; |clk_card|sram_ctrl:sram_ctrl_slave                                                                                                                                                                                                                                      ;
;    |sync_gen:sync_gen_slave|                                                 ; 333 (0)     ; 168          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 165 (0)      ; 8 (0)             ; 160 (0)          ; 96 (0)          ; 96 (0)     ; |clk_card|sync_gen:sync_gen_slave                                                                                                                                                                                                                                        ;
;       |sync_gen_core:sgc|                                                    ; 129 (129)   ; 38           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 91 (91)      ; 3 (3)             ; 35 (35)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc                                                                                                                                                                                                                      ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                       ;
;             |mult_hh01:auto_generated|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                                                                                              ;
;       |sync_gen_wbs:wbi|                                                     ; 204 (139)   ; 130          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (73)      ; 5 (5)             ; 125 (61)         ; 0 (0)           ; 96 (96)    ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi                                                                                                                                                                                                                       ;
;          |reg:dv_en_reg|                                                     ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                         ;
;          |reg:sync_mode_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; smb_nalert        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; extend_n          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[0]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[1]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[2]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[3]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[4]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[5]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[6]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[7]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[8]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[9]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[10]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[11]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[12]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[13]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[14]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[15]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0clk_e      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rx                ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; box_id_in         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_out        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_ena_n      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; tx                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                           ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                          ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                  ;                   ;         ;
; eeprom_si                                                                                                                                                                                 ;                   ;         ;
; dip_sw3                                                                                                                                                                                   ;                   ;         ;
; dip_sw4                                                                                                                                                                                   ;                   ;         ;
; smb_nalert                                                                                                                                                                                ;                   ;         ;
; extend_n                                                                                                                                                                                  ;                   ;         ;
; mictor0_e[0]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[1]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[2]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[3]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[4]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[5]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[6]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[7]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[8]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[9]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[10]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[11]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[12]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[13]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[14]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[15]                                                                                                                                                                             ;                   ;         ;
; mictor0clk_e                                                                                                                                                                              ;                   ;         ;
; rx                                                                                                                                                                                        ;                   ;         ;
; fibre_rx_status                                                                                                                                                                           ;                   ;         ;
;      - red_led                                                                                                                                                                            ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                            ; 1                 ; ON      ;
; manchester_sigdet                                                                                                                                                                         ;                   ;         ;
;      - ylw_led                                                                                                                                                                            ; 1                 ; ON      ;
;      - dv_rx:dv_rx_slave|manch_det_temp                                                                                                                                                   ; 1                 ; ON      ;
; rst_n                                                                                                                                                                                     ;                   ;         ;
;      - cc_reset:cc_reset_block|current_state.prep_clock_card_bclr                                                                                                                         ; 0                 ; ON      ;
;      - rst                                                                                                                                                                                ; 0                 ; ON      ;
;      - cc_reset:cc_reset_block|Selector6~45                                                                                                                                               ; 0                 ; ON      ;
; inclk14                                                                                                                                                                                   ;                   ;         ;
; inclk15                                                                                                                                                                                   ;                   ;         ;
; fibre_rx_rdy                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~39                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~39                                                                                                                         ; 1                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a2 ; 1                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a2 ; 0                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a1 ; 0                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a1 ; 1                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                            ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                            ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a5 ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a5 ; 1                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                             ;                   ;         ;
; slot_id[1]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 1                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[1]                                                                                                                                                ; 1                 ; ON      ;
; slot_id[2]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~1450                                                                                                            ; 0                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[2]                                                                                                                                                ; 0                 ; ON      ;
; slot_id[3]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~1450                                                                                                            ; 1                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[3]                                                                                                                                                ; 1                 ; ON      ;
; slot_id[0]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 0                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[0]                                                                                                                                                ; 0                 ; ON      ;
; array_id[2]                                                                                                                                                                               ;                   ;         ;
;      - Mux29~2273                                                                                                                                                                         ; 1                 ; ON      ;
; array_id[1]                                                                                                                                                                               ;                   ;         ;
;      - Mux30~2005                                                                                                                                                                         ; 1                 ; ON      ;
; array_id[0]                                                                                                                                                                               ;                   ;         ;
;      - Mux31~2248                                                                                                                                                                         ; 0                 ; ON      ;
; ccssi                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|ccss_temp                                                                                                                                                  ; 1                 ; ON      ;
; sclki                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|sclk_temp                                                                                                                                                  ; 1                 ; ON      ;
; box_id_in                                                                                                                                                                                 ;                   ;         ;
;      - backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                ; 0                 ; ON      ;
; manchester_data                                                                                                                                                                           ;                   ;         ;
;      - dv_rx:dv_rx_slave|manch_dat_temp                                                                                                                                                   ; 1                 ; ON      ;
; dv_pulse_fibre                                                                                                                                                                            ;                   ;         ;
;      - dv_rx:dv_rx_slave|dv_dat_temp                                                                                                                                                      ; 1                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                     ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; mosii                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|mosi_temp                                                                                                                                                  ; 1                 ; ON      ;
; sram0_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[0]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[1]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[2]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[3]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[4]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[5]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[6]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[7]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[8]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[9]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[10]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[11]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[12]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[13]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[14]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[15]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[16]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[17]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[18]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[19]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[20]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[21]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[22]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[23]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[24]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[25]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[26]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[27]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[28]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[29]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[30]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[31]                                                                                                                                           ; 1                 ; ON      ;
; card_id                                                                                                                                                                                   ;                   ;         ;
;      - id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                 ; 1                 ; ON      ;
; smb_data                                                                                                                                                                                  ;                   ;         ;
;      - fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                                      ; 0                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                     ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; backplane_id_thermo:backplane_id_thermo_slave|Selector12~97                                                                                                                                                              ; LC_X58_Y33_N3 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|Selector2~44                                                                                                                                                               ; LC_X83_Y44_N1 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id0_ld~29                                                                                                                                                                  ; LC_X54_Y33_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id1_ld~42                                                                                                                                                                  ; LC_X54_Y33_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id2_ld~32                                                                                                                                                                  ; LC_X54_Y33_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id3_ld~37                                                                                                                                                                  ; LC_X54_Y33_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo0_ld~16                                                                                                                                                              ; LC_X54_Y33_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo1_ld~67                                                                                                                                                              ; LC_X58_Y33_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector5~12                                                                                                                                      ; LC_X83_Y45_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector6~151                                                                                                                                     ; LC_X84_Y45_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector8~412                                                                                                                                     ; LC_X84_Y46_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|pres_state.idle                                                                                                                                   ; LC_X84_Y44_N7 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.send_temp                                                                                                                                                            ; LC_X43_Y20_N5 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|WideOr10~28                                                                                                                                                                                      ; LC_X43_Y25_N9 ; 5       ; Async. clear              ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|brst5                                                                                                                                                                                            ; LC_X1_Y30_N1  ; 26      ; Async. clear              ; yes    ; Global clock         ; GCLK0            ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|Equal0~91                                                                                                                                                                ; LC_X1_Y30_N4  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|us_count[0]~3024                                                                                                                                                         ; LC_X1_Y30_N9  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|Equal0~68                                                                                                                                                                ; LC_X58_Y2_N3  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|us_count[0]~3028                                                                                                                                                         ; LC_X58_Y2_N5  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                            ; PLL_5         ; 5426    ; Clock                     ; yes    ; Global clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                            ; PLL_5         ; 9       ; Clock                     ; yes    ; Global clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                            ; PLL_5         ; 743     ; Clock                     ; yes    ; Global clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                            ; PLL_5         ; 62      ; Clock                     ; yes    ; Global clock         ; GCLK14           ;
; dispatch:cc_dispatch_block|Selector3~38                                                                                                                                                                                  ; LC_X41_Y22_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                   ; LC_X37_Y21_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                               ; LC_X45_Y28_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                   ; LC_X45_Y26_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                                                                                                ; LC_X56_Y33_N6 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                         ; LC_X37_Y22_N2 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                          ; LC_X37_Y21_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                                 ; LC_X37_Y22_N5 ; 50      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                                 ; LC_X37_Y22_N6 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector4~18                                                                                                                                              ; LC_X35_Y27_N4 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                             ; LC_X47_Y33_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                          ; LC_X48_Y33_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                            ; LC_X48_Y32_N3 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                         ; LC_X48_Y32_N4 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~3015                                                                                                                    ; LC_X34_Y30_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                           ; LC_X37_Y27_N8 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                    ; LC_X41_Y24_N5 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~65                                                                                                                                             ; LC_X38_Y40_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|us_count[0]~1220                                                                                                                                      ; LC_X38_Y40_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|pres_state.fetch                                                                                                                                                                              ; LC_X38_Y25_N5 ; 59      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|Selector3~22                                                                                                                                                                                ; LC_X66_Y39_N8 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                 ; LC_X66_Y38_N5 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                             ; LC_X60_Y33_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                 ; LC_X61_Y32_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                       ; LC_X67_Y39_N8 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                        ; LC_X66_Y38_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                               ; LC_X72_Y38_N0 ; 40      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                               ; LC_X67_Y39_N9 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector4~19                                                                                                                                            ; LC_X73_Y42_N4 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                           ; LC_X83_Y43_N5 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                        ; LC_X83_Y42_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                          ; LC_X80_Y41_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                       ; LC_X82_Y41_N2 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~3015                                                                                                                  ; LC_X77_Y47_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                         ; LC_X73_Y40_N2 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                  ; LC_X73_Y40_N3 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                                                                              ; LC_X72_Y40_N5 ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|pres_state.fetch                                                                                                                                                                            ; LC_X73_Y40_N0 ; 83      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector2~12                                                                                                                                                                                           ; LC_X71_Y8_N2  ; 41      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector3~19                                                                                                                                                                                           ; LC_X71_Y8_N7  ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.done                                                                                                                                                                                   ; LC_X71_Y8_N7  ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|reg_en~44                                                                                                                                                                                              ; LC_X71_Y15_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                            ; PIN_R2        ; 114     ; Clock                     ; yes    ; Global clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo_slave|current_state.wr~599                                                                                                                                                                       ; LC_X41_Y15_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|reg_wren~4                                                                                                                                                                                 ; LC_X41_Y10_N3 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|LessThan1~326                                                                                                                                                           ; LC_X73_Y34_N9 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|Selector10~300                                                                                                                                                          ; LC_X76_Y34_N8 ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|WideOr2~9                                                                                                                                                               ; LC_X73_Y33_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|rx_data_reg_en~20                                                                                                                                                       ; LC_X73_Y33_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|start_or_en                                                                                                                                                             ; LC_X76_Y34_N7 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|Equal0~66                                                                                                                                            ; LC_X76_Y34_N0 ; 30      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|us_count[0]~1292                                                                                                                                     ; LC_X76_Y34_N4 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|Equal0~67                                                                                                                                                           ; LC_X73_Y37_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|us_count[0]~3118                                                                                                                                                    ; LC_X73_Y37_N9 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.got_sync                                                                                                                                             ; LC_X80_Y15_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector12~97                                                                                                                                                                             ; LC_X72_Y31_N3 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector2~44                                                                                                                                                                              ; LC_X76_Y31_N7 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id0_ld~29                                                                                                                                                                                 ; LC_X71_Y31_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id1_ld~29                                                                                                                                                                                 ; LC_X71_Y31_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id2_ld~41                                                                                                                                                                                 ; LC_X71_Y31_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id3_ld~37                                                                                                                                                                                 ; LC_X71_Y31_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector5~11                                                                                                                                                       ; LC_X77_Y33_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector6~151                                                                                                                                                      ; LC_X77_Y32_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector8~404                                                                                                                                                      ; LC_X79_Y30_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|pres_state.idle                                                                                                                                                    ; LC_X76_Y32_N1 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo0_ld~22                                                                                                                                                                             ; LC_X73_Y31_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo1_ld~67                                                                                                                                                                             ; LC_X72_Y31_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|wb_ps.send_temp                                                                                                                                                                           ; LC_X43_Y18_N0 ; 34      ; Sync. load                ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                                  ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                                  ; PIN_M17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector21~62                                                                                                                                                        ; LC_X80_Y35_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|bb_cmd_code~0                                                                                                                                                        ; LC_X73_Y20_N3 ; 20      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count_clr~0                                                                                                                                                     ; LC_X82_Y20_N4 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Selector2~63                                                                                                                                         ; LC_X83_Y37_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                      ; LC_X83_Y38_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                           ; LC_X83_Y36_N8 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                     ; LC_X83_Y36_N7 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx_word[0]~5533                                                                                                                                                 ; LC_X79_Y33_N3 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.done_store                                                                                                                                             ; LC_X79_Y17_N7 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.header_a                                                                                                                                               ; LC_X79_Y16_N5 ; 34      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                                   ; LC_X73_Y18_N5 ; 70      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                                                                                                                                      ; LC_X73_Y18_N4 ; 127     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.wait_to_issue                                                                                                                                          ; LC_X79_Y16_N4 ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.header_a~1350                                                                                                                                         ; LC_X78_Y30_N3 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~480                                                                                                                                        ; LC_X84_Y27_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[32]~2977                                                                                                                                  ; LC_X83_Y34_N8 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|wren_sig~50                                                                                                                                                          ; LC_X79_Y17_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector84~60                                                                                                                                              ; LC_X71_Y18_N4 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.done                                                                                                                                         ; LC_X73_Y18_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_ret_dat_ack~54                                                                                                                                        ; LC_X71_Y18_N3 ; 36      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|process0~135                                                                                                                                               ; LC_X71_Y17_N5 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|process0~3                                                                                                                                                 ; LC_X71_Y19_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|Equal0~67                                                                                                                                   ; LC_X76_Y4_N0  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|us_count[0]~3128                                                                                                                            ; LC_X76_Y4_N8  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|Selector15~52                                                                                                                                                          ; LC_X83_Y18_N5 ; 95      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]~2182                                                                                                                                                     ; LC_X84_Y15_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.data_read                                                                                                                                                ; LC_X78_Y17_N9 ; 39      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle                                                                                                                                                     ; LC_X83_Y15_N9 ; 62      ; Async. clear, Sync. clear ; yes    ; Global clock         ; GCLK10           ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.rq_byte                                                                                                                                                  ; LC_X84_Y16_N7 ; 23      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5945                                                                                                                                                        ; LC_X83_Y17_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5946                                                                                                                                                        ; LC_X84_Y14_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5947                                                                                                                                                        ; LC_X84_Y14_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5948                                                                                                                                                        ; LC_X84_Y14_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5949                                                                                                                                                        ; LC_X84_Y14_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5950                                                                                                                                                        ; LC_X83_Y17_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5951                                                                                                                                                        ; LC_X83_Y17_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5952                                                                                                                                                        ; LC_X83_Y17_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5953                                                                                                                                                        ; LC_X83_Y17_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5954                                                                                                                                                        ; LC_X83_Y17_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5955                                                                                                                                                        ; LC_X83_Y17_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5956                                                                                                                                                        ; LC_X83_Y17_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5957                                                                                                                                                        ; LC_X84_Y14_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5958                                                                                                                                                        ; LC_X83_Y14_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5959                                                                                                                                                        ; LC_X83_Y14_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5960                                                                                                                                                        ; LC_X83_Y14_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5961                                                                                                                                                        ; LC_X83_Y16_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5962                                                                                                                                                        ; LC_X83_Y14_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5963                                                                                                                                                        ; LC_X83_Y16_N3 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5964                                                                                                                                                        ; LC_X83_Y14_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5965                                                                                                                                                        ; LC_X83_Y14_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5966                                                                                                                                                        ; LC_X83_Y13_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                                                                  ; LC_X71_Y1_N6  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|Equal0~94                                                                                                                                       ; LC_X77_Y16_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|us_count[0]~3157                                                                                                                                ; LC_X77_Y16_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|write_mem~59                                                                                                                                                           ; LC_X82_Y16_N7 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_fefifo_n1d:read_state|b_one~71                                                               ; LC_X80_Y26_N4 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|a_fefifo_s1d:write_state|b_full                                                                ; LC_X84_Y20_N9 ; 26      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|next_retire_state~637                                                                                                                                            ; LC_X61_Y30_N6 ; 3       ; Write enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.idle                                                                                                                                        ; LC_X67_Y30_N5 ; 35      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.latch_cmd1                                                                                                                                  ; LC_X71_Y30_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.latch_cmd2                                                                                                                                  ; LC_X71_Y30_N5 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status                                                                                                                                   ; LC_X63_Y30_N0 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status~22                                                                                                                                ; LC_X63_Y30_N5 ; 79      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.wait_for_match                                                                                                                              ; LC_X58_Y31_N1 ; 36      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~10                                                                                                                                                        ; LC_X71_Y30_N4 ; 135     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Selector20~98                                                                                                                       ; LC_X54_Y30_N6 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                                     ; LC_X54_Y30_N5 ; 85      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait1                                                                                                              ; LC_X58_Y31_N8 ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait2                                                                                                              ; LC_X56_Y31_N4 ; 22      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.latch_error                                                                                                              ; LC_X58_Y31_N2 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector7~22                                                                                              ; LC_X68_Y12_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~10                                                                                              ; LC_X64_Y13_N3 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector9~73                                                                                              ; LC_X68_Y13_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[2]~2359                                                                                           ; LC_X64_Y13_N4 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~16                                                                           ; LC_X55_Y15_N0 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X72_Y6_N1  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X73_Y7_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X71_Y4_N5  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg[32]~2243                                                                    ; LC_X67_Y11_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.rx_init                                                                                        ; LC_X54_Y15_N1 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector7~22                                                                                             ; LC_X66_Y3_N3  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~10                                                                                             ; LC_X64_Y5_N5  ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector9~73                                                                                             ; LC_X66_Y5_N9  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[2]~2359                                                                                          ; LC_X64_Y5_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X46_Y9_N2  ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X68_Y2_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X67_Y3_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X71_Y2_N8  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg[32]~2289                                                                   ; LC_X66_Y5_N5  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.rx_init                                                                                       ; LC_X46_Y10_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector7~22                                                                                             ; LC_X54_Y47_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~10                                                                                             ; LC_X56_Y47_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector9~73                                                                                             ; LC_X57_Y47_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[2]~2359                                                                                          ; LC_X56_Y47_N4 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X37_Y43_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X62_Y48_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X62_Y47_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X61_Y50_N5 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X57_Y47_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.rx_init                                                                                       ; LC_X46_Y43_N6 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector7~22                                                                                             ; LC_X63_Y51_N1 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~10                                                                                             ; LC_X51_Y43_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector9~73                                                                                             ; LC_X66_Y51_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[2]~2359                                                                                          ; LC_X64_Y51_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X43_Y43_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X67_Y55_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X66_Y56_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X68_Y53_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X64_Y51_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.rx_init                                                                                       ; LC_X51_Y43_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector7~22                                                                                              ; LC_X49_Y36_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~10                                                                                              ; LC_X45_Y36_N2 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector9~73                                                                                              ; LC_X49_Y35_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[2]~2359                                                                                           ; LC_X49_Y35_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~16                                                                           ; LC_X36_Y37_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X47_Y35_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X48_Y36_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X48_Y30_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg[32]~2243                                                                    ; LC_X49_Y36_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.rx_init                                                                                        ; LC_X45_Y35_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector7~22                                                                                             ; LC_X47_Y27_N7 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector8~10                                                                                             ; LC_X48_Y29_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector9~73                                                                                             ; LC_X48_Y27_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|error_o[2]~2359                                                                                          ; LC_X48_Y29_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_ena~16                                                                          ; LC_X18_Y29_N0 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X47_Y25_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X48_Y26_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X49_Y25_N7 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X33_Y27_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.rx_init                                                                                       ; LC_X50_Y29_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector7~22                                                                                             ; LC_X71_Y44_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~10                                                                                             ; LC_X51_Y34_N8 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector9~73                                                                                             ; LC_X71_Y47_N7 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[2]~2359                                                                                          ; LC_X71_Y44_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X47_Y34_N3 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X72_Y50_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X71_Y49_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X73_Y49_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X68_Y44_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.rx_init                                                                                       ; LC_X51_Y34_N3 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector7~22                                                                                             ; LC_X66_Y23_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~10                                                                                             ; LC_X66_Y24_N2 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector9~73                                                                                             ; LC_X68_Y23_N4 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[2]~2359                                                                                          ; LC_X66_Y24_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X41_Y26_N4 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X67_Y14_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X68_Y15_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X67_Y13_N9 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X68_Y23_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.rx_init                                                                                       ; LC_X50_Y26_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector7~22                                                                                             ; LC_X60_Y13_N7 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~10                                                                                             ; LC_X57_Y14_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector9~73                                                                                             ; LC_X58_Y13_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[2]~2359                                                                                          ; LC_X52_Y24_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X38_Y26_N0 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X62_Y7_N7  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X61_Y8_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X63_Y8_N3  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X58_Y13_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.rx_init                                                                                       ; LC_X52_Y25_N3 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector7~22                                                                                             ; LC_X80_Y49_N1 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~10                                                                                             ; LC_X76_Y48_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector9~73                                                                                             ; LC_X80_Y49_N7 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[2]~2359                                                                                          ; LC_X76_Y48_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~16                                                                          ; LC_X52_Y37_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X84_Y52_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X83_Y51_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X82_Y54_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X80_Y48_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.rx_init                                                                                       ; LC_X50_Y39_N1 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~57                                                                                                    ; LC_X52_Y42_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count[0]~3229                                                                                             ; LC_X52_Y42_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~44                                                                                                                                          ; LC_X73_Y27_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~46                                                                                                                                          ; LC_X80_Y27_N5 ; 100     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector56~331                                                                                                                                         ; LC_X79_Y24_N4 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_param_id[0]~3246                                                                                                                                     ; LC_X83_Y18_N4 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.cmd_error_reply                                                                                                               ; LC_X80_Y24_N6 ; 89      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector1~68                                                                                                                                                                                     ; LC_X80_Y40_N1 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector5~146                                                                                                                                                                                    ; LC_X80_Y39_N1 ; 73      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|bit_capture~33                                                                                                                                                                                   ; LC_X80_Y39_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|status_wren~73                                                                                                                                                                                   ; LC_X79_Y38_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|Equal0~89                                                                                                                                                                 ; LC_X76_Y40_N4 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|us_count[0]~3131                                                                                                                                                          ; LC_X76_Y40_N5 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|crc_err_en_wren~22                                                                                                                                                                   ; LC_X48_Y20_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|data_rate_wren~16                                                                                                                                                                    ; LC_X47_Y14_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~23                                                                                                                                                                   ; LC_X50_Y13_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~24                                                                                                                                                            ; LC_X50_Y12_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|num_rows_to_read_wren~23                                                                                                                                                             ; LC_X49_Y17_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|run_file_id_wren~14                                                                                                                                                                  ; LC_X50_Y12_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|start_wren~21                                                                                                                                                                        ; LC_X50_Y21_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_card_addr_wren~30                                                                                                                                                               ; LC_X50_Y12_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_wren~31                                                                                                                                                                ; LC_X50_Y13_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_maximum_wren~28                                                                                                                                                                 ; LC_X47_Y14_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~28                                                                                                                                                                 ; LC_X50_Y11_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_param_id_wren~29                                                                                                                                                                ; LC_X50_Y12_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_period_wren~25                                                                                                                                                                  ; LC_X50_Y12_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~29                                                                                                                                                                    ; LC_X50_Y13_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~26                                                                                                                                                                         ; LC_X50_Y21_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~19                                                                                                                                                                   ; LC_X47_Y18_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_max_wren~18                                                                                                                                                                  ; LC_X47_Y14_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_min_wren~19                                                                                                                                                                  ; LC_X47_Y10_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_rate_wren~20                                                                                                                                                                 ; LC_X47_Y14_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|user_writable_wren~15                                                                                                                                                                ; LC_X50_Y12_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                      ; LC_X1_Y30_N2  ; 5720    ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK1            ;
; sram_ctrl:sram_ctrl_slave|Mux32~368                                                                                                                                                                                      ; LC_X45_Y14_N9 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|\i_gen_ack:count[31]~30                                                                                                                                                                        ; LC_X45_Y11_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_rdata_wren~0                                                                                                                                                                              ; LC_X49_Y20_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_wdata[28]~28                                                                                                                                                                              ; LC_X49_Y20_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|write_cmd~2                                                                                                                                                                                    ; LC_X49_Y20_N7 ; 35      ; Output enable             ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|LessThan0~416                                                                                                                                                                  ; LC_X13_Y17_N5 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~13                                                                                                                                                                 ; LC_X41_Y14_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_wren~17                                                                                                                                                                ; LC_X41_Y14_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_wren~16                                                                                                                                                              ; LC_X41_Y14_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|sync_mode_wren~16                                                                                                                                                               ; LC_X41_Y14_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                          ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; cc_reset:cc_reset_block|brst5                                                 ; LC_X1_Y30_N1  ; 26      ; Global clock         ; GCLK0            ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5         ; 5426    ; Global clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5         ; 9       ; Global clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5         ; 743     ; Global clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 ; PLL_5         ; 62      ; Global clock         ; GCLK14           ;
; fibre_rx_clkr                                                                 ; PIN_R2        ; 114     ; Global clock         ; GCLK9            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle          ; LC_X83_Y15_N9 ; 62      ; Global clock         ; GCLK10           ;
; rst                                                                           ; LC_X1_Y30_N2  ; 5720    ; Global clock         ; GCLK1            ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------+---------+
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~152                                  ; 257     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~256                                                              ; 192     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]~257                                                              ; 188     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~10                                              ; 135     ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                            ; 127     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.standard_reply~34   ; 119     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~255                                                              ; 112     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~46                                ; 100     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status~22                      ; 100     ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal9~132                                                                 ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~584                                            ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~583                                            ; 100     ;
; ~GND                                                                                                           ; 95      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|Selector15~52                                                ; 95      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.simple                             ; 93      ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[11]                                                                  ; 91      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.update_for_next                    ; 90      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.cmd_error_reply     ; 89      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.quick_reply         ; 88      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done           ; 85      ;
; dispatch:psuc_dispatch_block|pres_state.fetch                                                                  ; 83      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48796          ; 79      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[6]~578                                            ; 78      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~49072          ; 75      ;
; psu_ctrl:psu_ctrl_slave|Selector5~146                                                                          ; 73      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.idle                                         ; 70      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                               ; 69      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                 ; 69      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal15~167                                                                ; 66      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal9~130                                                                 ; 66      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_param_id[0]~3246                           ; 64      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal15~164                                                                ; 64      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.wait_for_ack                       ; 60      ;
; dispatch:cc_dispatch_block|pres_state.fetch                                                                    ; 59      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector40~87                                 ; 57      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector40~87                                   ; 57      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector13~74                                    ; 57      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~61                                                                  ; 57      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector107~74                                         ; 55      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal13~80                                                                 ; 52      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~100334                                                            ; 51      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.done                                       ; 50      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~575                                            ; 49      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~1449                                        ; 48      ;
; psu_ctrl:psu_ctrl_slave|current_out_state.clk_high                                                             ; 47      ;
; psu_ctrl:psu_ctrl_slave|current_out_state.clk_low                                                              ; 47      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                     ; 46      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                       ; 46      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_nread ; 45      ;
; ~GND~0                                                                                                         ; 44      ;
+----------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_uc23:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y16                                                                                                                                                                                                                   ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y27, M512_X44_Y26                                                                                                                                                                                                     ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y32, M512_X44_Y33                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_uc23:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X53_Y34                                                                                                                                                                                                                   ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y32, M512_X59_Y33                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y42, M512_X81_Y43                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 16    ; 0    ; 0      ; None ; M512_X81_Y28, M512_X81_Y22, M512_X81_Y31, M512_X81_Y33, M512_X81_Y30, M512_X81_Y17, M512_X81_Y27, M512_X81_Y16, M512_X81_Y19, M512_X81_Y18, M512_X81_Y20, M512_X81_Y29, M512_X81_Y32, M512_X81_Y35, M512_X81_Y34, M512_X81_Y21 ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y37, M512_X81_Y36                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_dps2:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y15, M512_X81_Y13, M512_X81_Y14, M512_X81_Y12                                                                                                                                                                         ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y8, M512_X81_Y7, M512_X81_Y9, M512_X81_Y6                                                                                                                                                                             ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_1ia1:auto_generated|dpram_i0s:fiforam|altsyncram_5qf1:altsyncram3|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y25, M512_X81_Y24, M512_X81_Y23, M512_X81_Y26                                                                                                                                                                         ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y17, M4K_X39_Y11, M4K_X69_Y12, M4K_X39_Y10, M4K_X69_Y8, M4K_X39_Y12, M4K_X39_Y9, M4K_X69_Y10, M4K_X39_Y8, M4K_X69_Y11, M4K_X69_Y15, M4K_X69_Y17, M4K_X69_Y14, M4K_X69_Y13, M4K_X69_Y16, M4K_X69_Y9                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y7, M512_X65_Y6                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y4, M4K_X39_Y6, M4K_X69_Y1, M4K_X39_Y5, M4K_X69_Y7, M4K_X15_Y4, M4K_X69_Y6, M4K_X69_Y3, M4K_X39_Y7, M4K_X69_Y2, M4K_X15_Y8, M4K_X39_Y4, M4K_X39_Y3, M4K_X39_Y1, M4K_X39_Y2, M4K_X69_Y5                                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y2, M512_X65_Y3                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y50, M4K_X15_Y46, M4K_X15_Y52, M4K_X15_Y44, M4K_X15_Y43, M4K_X15_Y49, M4K_X15_Y48, M4K_X15_Y47, M4K_X39_Y47, M4K_X15_Y50, M4K_X15_Y45, M4K_X39_Y48, M4K_X15_Y53, M4K_X39_Y49, M4K_X15_Y51, M4K_X15_Y54                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y48, M512_X59_Y49                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y46, M4K_X69_Y56, M4K_X39_Y52, M4K_X69_Y55, M4K_X69_Y48, M4K_X39_Y42, M4K_X39_Y54, M4K_X39_Y53, M4K_X39_Y55, M4K_X39_Y44, M4K_X39_Y57, M4K_X39_Y45, M4K_X69_Y54, M4K_X39_Y56, M4K_X39_Y51, M4K_X39_Y43                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y54, M512_X65_Y53                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y35, M4K_X39_Y37, M4K_X39_Y38, M4K_X39_Y41, M4K_X15_Y41, M4K_X15_Y33, M4K_X15_Y36, M4K_X15_Y42, M4K_X15_Y39, M4K_X15_Y40, M4K_X39_Y40, M4K_X39_Y39, M4K_X15_Y34, M4K_X39_Y33, M4K_X15_Y38, M4K_X15_Y37                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y36, M512_X44_Y37                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y29, M4K_X15_Y22, M4K_X15_Y25, M4K_X15_Y27, M4K_X15_Y23, M4K_X15_Y28, M4K_X15_Y18, M4K_X15_Y24, M4K_X15_Y31, M4K_X15_Y21, M4K_X15_Y19, M4K_X15_Y32, M4K_X15_Y26, M4K_X15_Y30, M4K_X15_Y17, M4K_X15_Y20                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y24, M512_X44_Y25                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y35, M4K_X39_Y30, M4K_X69_Y32, M4K_X69_Y30, M4K_X39_Y28, M4K_X69_Y34, M4K_X69_Y33, M4K_X39_Y36, M4K_X69_Y36, M4K_X69_Y31, M4K_X69_Y29, M4K_X39_Y32, M4K_X39_Y35, M4K_X39_Y29, M4K_X39_Y34, M4K_X69_Y28                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y48, M512_X65_Y49                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y22, M4K_X39_Y26, M4K_X69_Y21, M4K_X69_Y22, M4K_X69_Y26, M4K_X69_Y20, M4K_X69_Y24, M4K_X69_Y25, M4K_X69_Y18, M4K_X69_Y19, M4K_X39_Y24, M4K_X69_Y23, M4K_X39_Y23, M4K_X39_Y20, M4K_X69_Y27, M4K_X39_Y27                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y15, M512_X65_Y14                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y21, M4K_X15_Y12, M4K_X39_Y16, M4K_X39_Y14, M4K_X15_Y14, M4K_X15_Y15, M4K_X15_Y9, M4K_X15_Y16, M4K_X15_Y13, M4K_X39_Y13, M4K_X39_Y25, M4K_X39_Y18, M4K_X15_Y10, M4K_X39_Y15, M4K_X39_Y19, M4K_X15_Y11                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y9, M512_X59_Y8                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y44, M4K_X69_Y46, M4K_X69_Y43, M4K_X69_Y51, M4K_X69_Y42, M4K_X69_Y41, M4K_X69_Y39, M4K_X69_Y37, M4K_X69_Y38, M4K_X69_Y53, M4K_X69_Y40, M4K_X69_Y45, M4K_X69_Y47, M4K_X69_Y52, M4K_X69_Y49, M4K_X69_Y50                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y51, M512_X81_Y52                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Single Port      ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y31                                                                                                                                                                                                                    ;
; psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X65_Y32, M512_X65_Y33, M512_X65_Y31, M512_X65_Y30                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; Name                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y13_N0  ;                     ; No                             ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y19_N0 ; Unsigned            ;                                ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y17_N0 ; Signed              ;                                ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y15_N0 ; Mixed               ;                                ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y13_N0 ; Mixed               ;                                ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+-----------------------------+--------------------------+
; Interconnect Resource Type  ; Usage                    ;
+-----------------------------+--------------------------+
; C16 interconnects           ; 913 / 5,872 ( 16 % )     ;
; C4 interconnects            ; 10,471 / 89,120 ( 12 % ) ;
; C8 interconnects            ; 2,880 / 19,904 ( 14 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )           ;
; DQS bus muxes               ; 0 / 102 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )            ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )            ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )           ;
; Direct links                ; 2,360 / 131,860 ( 2 % )  ;
; Fast regional clocks        ; 0 / 32 ( 0 % )           ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; I/O buses                   ; 38 / 364 ( 10 % )        ;
; LUT chains                  ; 586 / 29,223 ( 2 % )     ;
; Local routing interconnects ; 5,834 / 32,470 ( 18 % )  ;
; R24 interconnects           ; 1,445 / 6,156 ( 23 % )   ;
; R4 interconnects            ; 13,035 / 181,920 ( 7 % ) ;
; R8 interconnects            ; 3,807 / 29,904 ( 13 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )           ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.57) ; Number of LABs  (Total = 1515) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 45                             ;
; 2                                          ; 33                             ;
; 3                                          ; 34                             ;
; 4                                          ; 41                             ;
; 5                                          ; 37                             ;
; 6                                          ; 70                             ;
; 7                                          ; 68                             ;
; 8                                          ; 103                            ;
; 9                                          ; 146                            ;
; 10                                         ; 938                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.99) ; Number of LABs  (Total = 1515) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1015                           ;
; 1 Async. load                      ; 10                             ;
; 1 Clock                            ; 1018                           ;
; 1 Clock enable                     ; 365                            ;
; 1 Sync. clear                      ; 281                            ;
; 1 Sync. load                       ; 31                             ;
; 2 Async. clears                    ; 5                              ;
; 2 Clock enables                    ; 227                            ;
; 2 Clocks                           ; 56                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.80) ; Number of LABs  (Total = 1515) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 14                             ;
; 1                                           ; 46                             ;
; 2                                           ; 37                             ;
; 3                                           ; 33                             ;
; 4                                           ; 45                             ;
; 5                                           ; 43                             ;
; 6                                           ; 83                             ;
; 7                                           ; 66                             ;
; 8                                           ; 84                             ;
; 9                                           ; 139                            ;
; 10                                          ; 727                            ;
; 11                                          ; 68                             ;
; 12                                          ; 40                             ;
; 13                                          ; 37                             ;
; 14                                          ; 14                             ;
; 15                                          ; 11                             ;
; 16                                          ; 8                              ;
; 17                                          ; 10                             ;
; 18                                          ; 4                              ;
; 19                                          ; 1                              ;
; 20                                          ; 5                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.29) ; Number of LABs  (Total = 1515) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 14                             ;
; 1                                               ; 108                            ;
; 2                                               ; 116                            ;
; 3                                               ; 92                             ;
; 4                                               ; 127                            ;
; 5                                               ; 146                            ;
; 6                                               ; 154                            ;
; 7                                               ; 179                            ;
; 8                                               ; 155                            ;
; 9                                               ; 166                            ;
; 10                                              ; 200                            ;
; 11                                              ; 14                             ;
; 12                                              ; 18                             ;
; 13                                              ; 10                             ;
; 14                                              ; 3                              ;
; 15                                              ; 3                              ;
; 16                                              ; 3                              ;
; 17                                              ; 1                              ;
; 18                                              ; 0                              ;
; 19                                              ; 1                              ;
; 20                                              ; 5                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.58) ; Number of LABs  (Total = 1515) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 5                              ;
; 3                                            ; 39                             ;
; 4                                            ; 145                            ;
; 5                                            ; 36                             ;
; 6                                            ; 59                             ;
; 7                                            ; 44                             ;
; 8                                            ; 48                             ;
; 9                                            ; 60                             ;
; 10                                           ; 75                             ;
; 11                                           ; 73                             ;
; 12                                           ; 77                             ;
; 13                                           ; 78                             ;
; 14                                           ; 79                             ;
; 15                                           ; 91                             ;
; 16                                           ; 69                             ;
; 17                                           ; 52                             ;
; 18                                           ; 74                             ;
; 19                                           ; 64                             ;
; 20                                           ; 61                             ;
; 21                                           ; 77                             ;
; 22                                           ; 84                             ;
; 23                                           ; 54                             ;
; 24                                           ; 70                             ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Oct 16 16:50:47 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implementing parameter values for PLL "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (20000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info: Automatically promoted some destinations of signal "rst" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.header_a~1350" may be non-global or may not use global clock
Info: Automatically promoted signal "cc_reset:cc_reset_block|brst5" to use Global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[1]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing: elapsed time is 00:00:06
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 4 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:03:48
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "auto_stp_trigger_out_0" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning: Node "epc_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tck" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tms" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_sel" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "nbb_jtag" is assigned to location or region, but does not exist in design
    Warning: Node "nplus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:01:25
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 2 percent
Info: Starting physical synthesis algorithm RESPLIT
Info: Physical synthesis algorithm RESPLIT complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:05:10
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:13:47
Info: Estimated most critical path is register to memory delay of 9.504 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X18_Y28; Fanout = 36; REG Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated|safe_q[7]'
    Info: 2: + IC(0.604 ns) + CELL(0.075 ns) = 0.679 ns; Loc. = LAB_X17_Y28; Fanout = 2; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~119'
    Info: 3: + IC(0.102 ns) + CELL(0.366 ns) = 1.147 ns; Loc. = LAB_X17_Y28; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~120_DUP_COMB'
    Info: 4: + IC(1.006 ns) + CELL(0.075 ns) = 2.228 ns; Loc. = LAB_X17_Y29; Fanout = 5; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector11~32'
    Info: 5: + IC(1.536 ns) + CELL(0.280 ns) = 4.044 ns; Loc. = LAB_X36_Y31; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48809'
    Info: 6: + IC(0.188 ns) + CELL(0.280 ns) = 4.512 ns; Loc. = LAB_X36_Y31; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48810'
    Info: 7: + IC(0.882 ns) + CELL(0.075 ns) = 5.469 ns; Loc. = LAB_X43_Y31; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48811'
    Info: 8: + IC(0.188 ns) + CELL(0.280 ns) = 5.937 ns; Loc. = LAB_X43_Y31; Fanout = 2; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48812'
    Info: 9: + IC(0.102 ns) + CELL(0.366 ns) = 6.405 ns; Loc. = LAB_X43_Y31; Fanout = 9; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~48814'
    Info: 10: + IC(0.803 ns) + CELL(0.280 ns) = 7.488 ns; Loc. = LAB_X42_Y32; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[3]~48913'
    Info: 11: + IC(0.285 ns) + CELL(0.183 ns) = 7.956 ns; Loc. = LAB_X42_Y32; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector97~8'
    Info: 12: + IC(1.305 ns) + CELL(0.243 ns) = 9.504 ns; Loc. = M4K_X39_Y31; Fanout = 1; MEM Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a3~porta_datain_reg0'
    Info: Total cell delay = 2.503 ns ( 26.34 % )
    Info: Total interconnect delay = 7.001 ns ( 73.66 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources. Peak interconnect usage is 31%
    Info: The peak interconnect region extends from location x49_y11 to location x60_y22
Info: Fitter routing operations ending: elapsed time is 00:02:12
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node rst uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg|reg_o[31] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|reply_queue:i_reply_queue|reset_event -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[19] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[23] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[16] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[18] -- routed using non-global resources
Info: Node cc_reset:cc_reset_block|brst5 uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_state.prep_clock_card_bclr -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_state.prep_subrack_bclr -- routed using non-global resources
Warning: Following 77 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin sram0_nbhe has GND driving its datain port
    Info: Pin sram0_nble has GND driving its datain port
    Info: Pin sram0_noe has GND driving its datain port
    Info: Pin sram0_ce2 has GND driving its datain port
    Info: Pin sram1_nbhe has GND driving its datain port
    Info: Pin sram1_nble has GND driving its datain port
    Info: Pin sram1_noe has GND driving its datain port
    Info: Pin sram1_ce2 has GND driving its datain port
    Info: Pin box_id_out has GND driving its datain port
    Info: Pin mictor0_o[0] has GND driving its datain port
    Info: Pin mictor0_o[1] has GND driving its datain port
    Info: Pin mictor0_o[2] has GND driving its datain port
    Info: Pin mictor0_o[3] has GND driving its datain port
    Info: Pin mictor0_o[4] has GND driving its datain port
    Info: Pin mictor0_o[5] has GND driving its datain port
    Info: Pin mictor0_o[6] has GND driving its datain port
    Info: Pin mictor0_o[7] has GND driving its datain port
    Info: Pin mictor0_o[8] has GND driving its datain port
    Info: Pin mictor0_o[9] has GND driving its datain port
    Info: Pin mictor0_o[10] has GND driving its datain port
    Info: Pin mictor0_o[11] has GND driving its datain port
    Info: Pin mictor0_o[12] has GND driving its datain port
    Info: Pin mictor0_o[13] has GND driving its datain port
    Info: Pin mictor0_o[14] has GND driving its datain port
    Info: Pin mictor0_o[15] has GND driving its datain port
    Info: Pin mictor0clk_o has GND driving its datain port
    Info: Pin mictor1_o[0] has GND driving its datain port
    Info: Pin mictor1_o[1] has GND driving its datain port
    Info: Pin mictor1_o[2] has GND driving its datain port
    Info: Pin mictor1_o[3] has GND driving its datain port
    Info: Pin mictor1_o[4] has GND driving its datain port
    Info: Pin mictor1_o[5] has GND driving its datain port
    Info: Pin mictor1_o[6] has GND driving its datain port
    Info: Pin mictor1_o[7] has GND driving its datain port
    Info: Pin mictor1_o[8] has GND driving its datain port
    Info: Pin mictor1_o[9] has GND driving its datain port
    Info: Pin mictor1_o[10] has GND driving its datain port
    Info: Pin mictor1_o[11] has GND driving its datain port
    Info: Pin mictor1_o[12] has GND driving its datain port
    Info: Pin mictor1_o[13] has GND driving its datain port
    Info: Pin mictor1_o[14] has GND driving its datain port
    Info: Pin mictor1_o[15] has GND driving its datain port
    Info: Pin mictor1clk_o has GND driving its datain port
    Info: Pin mictor1_e[0] has GND driving its datain port
    Info: Pin mictor1_e[1] has GND driving its datain port
    Info: Pin mictor1_e[2] has GND driving its datain port
    Info: Pin mictor1_e[3] has GND driving its datain port
    Info: Pin mictor1_e[4] has GND driving its datain port
    Info: Pin mictor1_e[5] has GND driving its datain port
    Info: Pin mictor1_e[6] has GND driving its datain port
    Info: Pin mictor1_e[7] has GND driving its datain port
    Info: Pin mictor1_e[8] has GND driving its datain port
    Info: Pin mictor1_e[9] has GND driving its datain port
    Info: Pin mictor1_e[10] has GND driving its datain port
    Info: Pin mictor1_e[11] has GND driving its datain port
    Info: Pin mictor1_e[12] has GND driving its datain port
    Info: Pin mictor1_e[13] has GND driving its datain port
    Info: Pin mictor1_e[14] has GND driving its datain port
    Info: Pin mictor1_e[15] has GND driving its datain port
    Info: Pin mictor1clk_e has GND driving its datain port
    Info: Pin tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
    Info: Pin fibre_tx_enn has GND driving its datain port
    Info: Pin fibre_tx_bisten has GND driving its datain port
    Info: Pin fibre_tx_foto has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sram_ctrl:sram_ctrl_slave|write_cmd~2
        Info: Type bidirectional pin sram0_data[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[4] uses the LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo_slave|smb_master:master2|WideOr2~9
        Info: Type bidirectional pin smb_data uses the LVTTL I/O standard
    Info: Following pins have the same output enable: id_thermo:card_id_thermo_slave|one_wire_master:master|Selector7~940 (inverted)
        Info: Type bidirectional pin card_id uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 81 warnings
    Info: Processing ended: Tue Oct 16 17:14:44 2007
    Info: Elapsed time: 00:23:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


