>Dmel_RG2
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG3
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG5
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG9
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG18N
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG19
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG22
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG24
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG25
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG28
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG32N
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG34
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG36
GCCCCGCTCCTCTCTGCTAATATCGG
>Dmel_RG38N
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD03
GCCCCGCTCCTCTCTACTAATATCGG
>Dsim_MD06
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD105
GCCCCGCTCCTCTCTACTAATATCGG
>Dsim_MD106
GCCCCGCTCCTCTCTGCTAGTATCGG
>Dsim_MD146
GCCCTGCTCCTCTCTGCTAGTATCGG
>Dsim_MD15
GCCCCGCTCCTCTCTGCTAGTATCGG
>Dsim_MD197
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD199
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD201
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD221
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD224
GCCCCGCTCCTCTCTACTAATATCGG
>Dsim_MD225
GCCCCGCTCCTCTCTACTAGTATCGG
>Dsim_MD233
GCCCCGCTCCTCTCTGCTAATATCGG
>Dsim_MD235
GCCCCGCTCCTCTCTACTAGTATCGG
>Dsim_MD238
GCCCTGCTCCTCTCTACTAGTATCGG
>Dsim_MD243
GCCCCGCTCCTCTCTACTAGTATCGG
>Dsim_MD251
GCCCCGCTCCTCTCTACTAGTATCGG
>Dsim_MD255
GCCCCGCTCCTCTCTACTAATATCGG
>Dsim_MD63
GCCCCGCTCCTCTCTACTAATATCGG
>Dsim_MD72
GCCCTGCTCCTCTCTATTAGTATCGG
>Dsim_MD73
GCCCTGCTCCTCTCTATTAGTATCGG
>Dyak_528_16034
ACCCCATTCCTCTCCGCTAATACCGG
>Dere_528_16034
GCCCCATTCCCCCCTGCTAATATCGG
