# 说明

本项目基于Litex的VexRiscv框架进行构建，VexRiscv是一个采用SpinalHDL编写的32位RISCV CPU并且具有高度可定制性。

由于前期准备工作不足以及能力有限，未能成功地从零开始搭建一个可以运行的RISCV64的CPU，因此，在最后的三天时间里，我们选择了"站在巨人的肩膀上"，从一个功能完善并且容易进行二次开发的框架上，结合此前所总结出来的经验，对其功能进行拓展与完善。

# Prerequiste

请先在电脑上安装一个兼容的jdk。

## Linux 
由于开发环境是在Linux下，所以这里只讲linux的开发环境搭建。

1. 设置JDK

```bash
sdk install java 17.0.13-tem
sdk default java 17.0.13-tem
```
其他的兼容的JDK同样可以使用。

2. 配置Scala环境

由于SpinalHDL是一个Scala语言的库，所以必须安装Scala。

推荐使用coursier来管理Scala的工具链，包括metals, sbt等。

请先从Litex Hub下载Litex的全部工具链。

[链接](https://github.com/litex-hub/linux-on-litex-vexriscv)


# Roadmap

1. 理解 VexRiscv 的架构

VexRiscv 使用了一种模块化的方式，核心由多个插件组成（如取指、译码、执行等）。通过插件可以灵活定制功能。

熟悉 VexRiscv.scala 文件的顶层设计，以及如何通过插件配置生成处理器。

2. 从 32 位扩展到 64 位的关键点

指令宽度： RISC-V 64 位（RV64）支持 64 位指令操作数，需要扩展 ALU、寄存器文件、立即数处理等模块以支持 64 位数据宽度。

寄存器宽度： RV64 需要将寄存器宽度扩展为 64 位（x0-x31）。

内存访问： 加强对 64 位对齐和非对齐访问的支持，尤其是加载和存储指令。

CSR（控制状态寄存器）： 检查 CSR 是否支持 RV64 的扩展寄存器和功能，例如 mstatus 中的 MXL 字段。

3. 修改插件

ExecutionUnitPlugin: 扩展算术和逻辑单元（ALU）的支持，处理 64 位指令和操作数。

RegFilePlugin: 将寄存器文件宽度从 32 位扩展到 64 位。

MemoryPlugin: 检查内存接口和对齐逻辑是否适配 64 位数据宽度。


## 哪些可以是信号？

PC (Program Counter)：表示当前指令的地址。

Instruction：当前正在处理的指令内容。

ALU Result：算术逻辑单元的计算结果。

Load/Store Address：访存操作的地址。

## 信号处理

VexRiscv 中通过以下逻辑实现信号在阶段之间的流动：

    信号插入的位置：
        KeyInfo 记录了每个信号在哪个阶段插入。
        插入阶段的信号通过 stage.inserts 定义。

    信号连接逻辑：
        每个阶段的输出信号会连接到下一个阶段的输入信号。
        在 Pipeline 的 build 方法中实现：
            从插入阶段到最后输出阶段，确保信号在每个阶段都有定义。
            如果一个阶段没有直接产生某信号，则默认从前一阶段“传递”该信号。

    信号传递的控制：
        使用 RegNextWhen 实现信号在阶段之间的有条件寄存：
            当阶段未阻塞时，信号从前一阶段传递到当前阶段。
            阻塞时，信号保持不变。
# 解码器

在IntAluPlugin.scala中要添加rv64i中的算术运算相关的指令，包括ADDI, SLLI, SLTIU, XORI等。



