{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1554725323191 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1554725323193 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 08 14:08:43 2019 " "Processing started: Mon Apr 08 14:08:43 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1554725323193 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1554725323193 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1554725323193 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1554725325469 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_package.vhd 2 0 " "Found 2 design units, including 0 entities, in source file perudo_package.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 perudo_package " "Found design unit 1: perudo_package" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 6 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554725326318 ""} { "Info" "ISGN_DESIGN_UNIT_NAME" "2 perudo_package-body " "Found design unit 2: perudo_package-body" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 61 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554725326318 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725326318 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file perudo_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Perudo_Datapath-RTL " "Found design unit 1: Perudo_Datapath-RTL" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554725326334 ""} { "Info" "ISGN_ENTITY_NAME" "1 Perudo_Datapath " "Found entity 1: Perudo_Datapath" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725326334 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725326334 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Perudo_Datapath " "Elaborating entity \"Perudo_Datapath\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1554725326603 ""}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(119) " "VHDL Process Statement warning at Perudo_Datapath.vhd(119): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1554725326619 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(119) " "VHDL Process Statement warning at Perudo_Datapath.vhd(119): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1554725326619 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "FINE_PARTITA Perudo_Datapath.vhd(119) " "VHDL Process Statement warning at Perudo_Datapath.vhd(119): inferring latch(es) for signal or variable \"FINE_PARTITA\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1554725326634 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "scommessa_corrente Perudo_Datapath.vhd(188) " "VHDL Process Statement warning at Perudo_Datapath.vhd(188): inferring latch(es) for signal or variable \"scommessa_corrente\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1554725326634 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[0\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[0\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[1\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[1\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[2\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[2\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[3\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[3\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[4\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[4\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[5\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[5\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[6\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[6\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[7\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[7\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[8\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[8\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[9\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[9\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[10\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[10\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[11\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[11\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[12\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[12\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[13\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[13\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[14\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[14\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[15\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[15\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[16\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[16\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[17\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[17\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[18\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[18\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[19\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[19\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[20\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[20\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[21\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[21\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[22\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[22\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[23\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[23\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[24\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[24\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[25\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[25\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[26\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[26\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326665 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[27\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[27\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[28\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[28\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[29\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[29\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[30\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[30\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[31\] Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.ricorrenza\[31\]\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.NONE Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.NONE\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.SEI Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.SEI\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.CINQUE Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.CINQUE\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.QUATTRO Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.QUATTRO\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.TRE Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.TRE\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.DUE Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.DUE\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.UNO Perudo_Datapath.vhd(188) " "Inferred latch for \"scommessa_corrente.dado_scommesso.UNO\" at Perudo_Datapath.vhd(188)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "FINE_PARTITA Perudo_Datapath.vhd(119) " "Inferred latch for \"FINE_PARTITA\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326672 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326688 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326703 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(119) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(119) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(119) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(119) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(119) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(119)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1554725326719 "|Perudo_Datapath"}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "1 " "Inferred 1 megafunctions from design logic" { { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod0\"" {  } { { "perudo_package.vhd" "Mod0" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "" 0 -1 1554725328816 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "" 0 -1 1554725328816 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Mod0 " "Elaborated megafunction instantiation \"lpm_divide:Mod0\"" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "" 0 -1 1554725329046 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Mod0 " "Instantiated megafunction \"lpm_divide:Mod0\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 3 " "Parameter \"LPM_WIDTHN\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554725329046 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 3 " "Parameter \"LPM_WIDTHD\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554725329046 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION UNSIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554725329046 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION UNSIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554725329046 ""}  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "" 0 -1 1554725329046 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_adm.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_adm.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_adm " "Found entity 1: lpm_divide_adm" {  } { { "db/lpm_divide_adm.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/lpm_divide_adm.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725329208 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725329208 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/sign_div_unsign_5kh.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/sign_div_unsign_5kh.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 sign_div_unsign_5kh " "Found entity 1: sign_div_unsign_5kh" {  } { { "db/sign_div_unsign_5kh.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/sign_div_unsign_5kh.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725329339 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725329339 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_o7f.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_o7f.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_o7f " "Found entity 1: alt_u_div_o7f" {  } { { "db/alt_u_div_o7f.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/alt_u_div_o7f.tdf" 26 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725329470 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725329470 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_1tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_1tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_1tc " "Found entity 1: add_sub_1tc" {  } { { "db/add_sub_1tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_1tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725329635 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725329635 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_2tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_2tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_2tc " "Found entity 1: add_sub_2tc" {  } { { "db/add_sub_2tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_2tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554725329793 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554725329793 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE_6394 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE_6394 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI_6419 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI_6419 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE_6444 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE_6444 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO_6469 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO_6469 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE_6494 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE_6494 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE_6519 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE_6519 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO_6544 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO_6544 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE_6569 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE_6569 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI_6594 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI_6594 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE_6619 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE_6619 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO_6644 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO_6644 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE_6669 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE_6669 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE_6694 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE_6694 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO_6719 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO_6719 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE_6744 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE_6744 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI_6769 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI_6769 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE_6794 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE_6794 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO_6819 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO_6819 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE_6844 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE_6844 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE_6869 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE_6869 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO_6894 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO_6894 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE_6919 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE_6919 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI_6944 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI_6944 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE_6969 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE_6969 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO_6994 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO_6994 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE_7019 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE_7019 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE_7044 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE_7044 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO_7069 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO_7069 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE_7094 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE_7094 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI_7119 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI_7119 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE_7144 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE_7144 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO_7169 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO_7169 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE_7194 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE_7194 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE_7219 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE_7219 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO_7244 " "Latch giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO_7244 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE_7359 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE_7359 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI_7384 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI_7384 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE_7409 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE_7409 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO_7434 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO_7434 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE_7459 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE_7459 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE_7484 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE_7484 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO_7509 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO_7509 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE_7534 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE_7534 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI_7559 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI_7559 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE_7584 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE_7584 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO_7609 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO_7609 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE_7634 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE_7634 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE_7659 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE_7659 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO_7684 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO_7684 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE_7709 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE_7709 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI_7734 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI_7734 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE_7759 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE_7759 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO_7784 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO_7784 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE_7809 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE_7809 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE_7834 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE_7834 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO_7859 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO_7859 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE_7884 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE_7884 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI_7909 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI_7909 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE_7934 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE_7934 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO_7959 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO_7959 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE_7984 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE_7984 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE_8009 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE_8009 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO_8034 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO_8034 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE_8059 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE_8059 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI_8084 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI_8084 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE_8109 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE_8109 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO_8134 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO_8134 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE_8159 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE_8159 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE_8184 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE_8184 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO_8209 " "Latch giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO_8209 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE_8324 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE_8324 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI_8349 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI_8349 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE_8374 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE_8374 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO_8399 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO_8399 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE_8424 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE_8424 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE_8449 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE_8449 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO_8474 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO_8474 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE_8499 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE_8499 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI_8524 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI_8524 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE_8549 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE_8549 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO_8574 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO_8574 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE_8599 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE_8599 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE_8624 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE_8624 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330448 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330448 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO_8649 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO_8649 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE_8674 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE_8674 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI_8699 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI_8699 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE_8724 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE_8724 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO_8749 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO_8749 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE_8774 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE_8774 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE_8799 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE_8799 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO_8824 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO_8824 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE_8849 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE_8849 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI_8874 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI_8874 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE_8899 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE_8899 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO_8924 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO_8924 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE_8949 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE_8949 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE_8974 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE_8974 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO_8999 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO_8999 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE_9024 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE_9024 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI_9049 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI_9049 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE_9074 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE_9074 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO_9099 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO_9099 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE_9124 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE_9124 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE_9149 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE_9149 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO_9174 " "Latch giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO_9174 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE_9289 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE_9289 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI_9314 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI_9314 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE_9339 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE_9339 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO_9364 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO_9364 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE_9389 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE_9389 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE_9414 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE_9414 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO_9439 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO_9439 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE_9464 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE_9464 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI_9489 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI_9489 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE_9514 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE_9514 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO_9539 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO_9539 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE_9564 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE_9564 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE_9589 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE_9589 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO_9614 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO_9614 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE_9639 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE_9639 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI_9664 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI_9664 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE_9689 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE_9689 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO_9714 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO_9714 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE_9739 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE_9739 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE_9764 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE_9764 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO_9789 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO_9789 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE_9814 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE_9814 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI_9839 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI_9839 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE_9864 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE_9864 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO_9889 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO_9889 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE_9914 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE_9914 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE_9939 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE_9939 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO_9964 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO_9964 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE_9989 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE_9989 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI_10014 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI_10014 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE_10039 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE_10039 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO_10064 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO_10064 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE_10089 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE_10089 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE_10114 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE_10114 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO_10139 " "Latch giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO_10139 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE_10254 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE_10254 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI_10279 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI_10279 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE_10304 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE_10304 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO_10329 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO_10329 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE_10354 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE_10354 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE_10379 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE_10379 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO_10404 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO_10404 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE_10429 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE_10429 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI_10454 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI_10454 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE_10479 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE_10479 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO_10504 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO_10504 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE_10529 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE_10529 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE_10554 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE_10554 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO_10579 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO_10579 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE_10604 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE_10604 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI_10629 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI_10629 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE_10654 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE_10654 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO_10679 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO_10679 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE_10704 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE_10704 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE_10729 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE_10729 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO_10754 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO_10754 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE_10779 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE_10779 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI_10804 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI_10804 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE_10829 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE_10829 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO_10854 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO_10854 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE_10879 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE_10879 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE_10904 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE_10904 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO_10929 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO_10929 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE_10954 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE_10954 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI_10979 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI_10979 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE_11004 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE_11004 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO_11029 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO_11029 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE_11054 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE_11054 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE_11079 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE_11079 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO_11104 " "Latch giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO_11104 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE_11219 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE_11219 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI_11244 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI_11244 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE_11269 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE_11269 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO_11294 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO_11294 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE_11319 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE_11319 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE_11344 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE_11344 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO_11369 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO_11369 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE_11394 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE_11394 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI_11419 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI_11419 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE_11444 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE_11444 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO_11469 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO_11469 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE_11494 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE_11494 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE_11519 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE_11519 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO_11544 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO_11544 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE_11569 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE_11569 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI_11594 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI_11594 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330464 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330464 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE_11619 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE_11619 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO_11644 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO_11644 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE_11669 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE_11669 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE_11694 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE_11694 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO_11719 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO_11719 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE_11744 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE_11744 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI_11769 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI_11769 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE_11794 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE_11794 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO_11819 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO_11819 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE_11844 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE_11844 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE_11869 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE_11869 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO_11894 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO_11894 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE_11919 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE_11919 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI_11944 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI_11944 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE_11969 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE_11969 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO_11994 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO_11994 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE_12019 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE_12019 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE_12044 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE_12044 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO_12069 " "Latch giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO_12069 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ELIMINA_DADO " "Ports D and ENA on the latch are fed by the same signal ELIMINA_DADO" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 20 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE_12200 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE_12200 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI_12229 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI_12229 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE_12258 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE_12258 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO_12287 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO_12287 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE_12316 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE_12316 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE_12345 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE_12345 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO_12374 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO_12374 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE_12403 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE_12403 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI_12432 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI_12432 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE_12461 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE_12461 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO_12490 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO_12490 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE_12519 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE_12519 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE_12548 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE_12548 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO_12577 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO_12577 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE_12606 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE_12606 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI_12635 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI_12635 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE_12664 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE_12664 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO_12693 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO_12693 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE_12722 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE_12722 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE_12751 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE_12751 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO_12780 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO_12780 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE_12809 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE_12809 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI_12838 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI_12838 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE_12867 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE_12867 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO_12896 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO_12896 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE_12925 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE_12925 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE_12954 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE_12954 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO_12983 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO_12983 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE_13012 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE_13012 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI_13041 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI_13041 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE_13070 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE_13070 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO_13099 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO_13099 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE_13128 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE_13128 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE_13157 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE_13157 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO_13186 " "Latch giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO_13186 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] " "Latch giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE_13317 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE_13317 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI_13346 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI_13346 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE_13375 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE_13375 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO_13404 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO_13404 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE_13433 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE_13433 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE_13462 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE_13462 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO_13491 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO_13491 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE_13520 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE_13520 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI_13549 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI_13549 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE_13578 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE_13578 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO_13607 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO_13607 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE_13636 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE_13636 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE_13665 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE_13665 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO_13694 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO_13694 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE_13723 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE_13723 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI_13752 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI_13752 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE_13781 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE_13781 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO_13810 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO_13810 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE_13839 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE_13839 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE_13868 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE_13868 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO_13897 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO_13897 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE_13926 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE_13926 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI_13955 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI_13955 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE_13984 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE_13984 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO_14013 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO_14013 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE_14042 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE_14042 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE_14071 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE_14071 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO_14100 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO_14100 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE_14129 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE_14129 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI_14158 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI_14158 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE_14187 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE_14187 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO_14216 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO_14216 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE_14245 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE_14245 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE_14274 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE_14274 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO_14303 " "Latch giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO_14303 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA RESET_N " "Ports D and ENA on the latch are fed by the same signal RESET_N" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 10 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[1\] " "Latch numero_giocatori_in_campo\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[1\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[1\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[2\] " "Latch numero_giocatori_in_campo\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[2\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[2\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "numero_giocatori_in_campo\[3\] " "Latch numero_giocatori_in_campo\[3\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA numero_giocatori_in_campo\[3\] " "Ports D and ENA on the latch are fed by the same signal numero_giocatori_in_campo\[3\]" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 119 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[0\] " "Latch scommessa_corrente.ricorrenza\[0\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[1\] " "Latch scommessa_corrente.ricorrenza\[1\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[2\] " "Latch scommessa_corrente.ricorrenza\[2\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[3\] " "Latch scommessa_corrente.ricorrenza\[3\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[4\] " "Latch scommessa_corrente.ricorrenza\[4\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[5\] " "Latch scommessa_corrente.ricorrenza\[5\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[6\] " "Latch scommessa_corrente.ricorrenza\[6\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[7\] " "Latch scommessa_corrente.ricorrenza\[7\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[8\] " "Latch scommessa_corrente.ricorrenza\[8\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[9\] " "Latch scommessa_corrente.ricorrenza\[9\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[10\] " "Latch scommessa_corrente.ricorrenza\[10\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[11\] " "Latch scommessa_corrente.ricorrenza\[11\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[12\] " "Latch scommessa_corrente.ricorrenza\[12\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[13\] " "Latch scommessa_corrente.ricorrenza\[13\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[14\] " "Latch scommessa_corrente.ricorrenza\[14\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[15\] " "Latch scommessa_corrente.ricorrenza\[15\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[16\] " "Latch scommessa_corrente.ricorrenza\[16\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[17\] " "Latch scommessa_corrente.ricorrenza\[17\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[18\] " "Latch scommessa_corrente.ricorrenza\[18\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[19\] " "Latch scommessa_corrente.ricorrenza\[19\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[20\] " "Latch scommessa_corrente.ricorrenza\[20\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[21\] " "Latch scommessa_corrente.ricorrenza\[21\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[22\] " "Latch scommessa_corrente.ricorrenza\[22\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[23\] " "Latch scommessa_corrente.ricorrenza\[23\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[24\] " "Latch scommessa_corrente.ricorrenza\[24\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[25\] " "Latch scommessa_corrente.ricorrenza\[25\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[26\] " "Latch scommessa_corrente.ricorrenza\[26\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[27\] " "Latch scommessa_corrente.ricorrenza\[27\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[28\] " "Latch scommessa_corrente.ricorrenza\[28\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330479 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330479 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[29\] " "Latch scommessa_corrente.ricorrenza\[29\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[30\] " "Latch scommessa_corrente.ricorrenza\[30\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.ricorrenza\[31\] " "Latch scommessa_corrente.ricorrenza\[31\] has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 -1 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.NONE_6232 " "Latch scommessa_corrente.dado_scommesso.NONE_6232 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.SEI_6238 " "Latch scommessa_corrente.dado_scommesso.SEI_6238 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.CINQUE_6244 " "Latch scommessa_corrente.dado_scommesso.CINQUE_6244 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.QUATTRO_6250 " "Latch scommessa_corrente.dado_scommesso.QUATTRO_6250 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.TRE_6256 " "Latch scommessa_corrente.dado_scommesso.TRE_6256 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330495 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330495 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.DUE_6262 " "Latch scommessa_corrente.dado_scommesso.DUE_6262 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330496 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330496 ""}
{ "Warning" "WMLS_MLS_UNSAFE_LATCH_HDR" "scommessa_corrente.dado_scommesso.UNO_6268 " "Latch scommessa_corrente.dado_scommesso.UNO_6268 has unsafe behavior" { { "Warning" "WMLS_MLS_UNSAFE_LATCH_SUB" "D ENA ESEGUI_SCOMMESSA_COM " "Ports D and ENA on the latch are fed by the same signal ESEGUI_SCOMMESSA_COM" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 22 -1 0 } }  } 0 13013 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 -1 1554725330496 ""}  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 188 0 0 } }  } 0 13012 "Latch %1!s! has unsafe behavior" 0 0 "" 0 -1 1554725330496 ""}
{ "Info" "IMLS_MLS_PRESET_POWER_UP" "" "Registers with preset signals will power-up high" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 71 -1 0 } }  } 0 13000 "Registers with preset signals will power-up high" 0 0 "" 0 -1 1554725330499 ""}
{ "Info" "IMLS_MLS_DEV_CLRN_SETS_REGISTERS" "" "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" {  } {  } 0 13003 "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" 0 0 "" 0 -1 1554725330499 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "FINE_PARTITA VCC " "Pin \"FINE_PARTITA\" is stuck at VCC" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 39 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1554725331655 "|Perudo_Datapath|FINE_PARTITA"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "" 0 -1 1554725331655 ""}
{ "Info" "ISUTIL_TIMING_DRIVEN_SYNTHESIS_RUNNING" "" "Timing-Driven Synthesis is running" {  } {  } 0 286030 "Timing-Driven Synthesis is running" 0 0 "" 0 -1 1554725331968 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "" 0 -1 1554725333346 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "" 0 -1 1554725333346 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "3 " "Design contains 3 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "INIZIA_PARTITA " "No output dependent on input pin \"INIZIA_PARTITA\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 31 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554725333587 "|Perudo_Datapath|INIZIA_PARTITA"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_GIOCATORI_IN_CAMPO " "No output dependent on input pin \"DAMMI_GIOCATORI_IN_CAMPO\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 36 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554725333587 "|Perudo_Datapath|DAMMI_GIOCATORI_IN_CAMPO"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_SCOMMESSA_CORRENTE " "No output dependent on input pin \"DAMMI_SCOMMESSA_CORRENTE\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 37 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554725333587 "|Perudo_Datapath|DAMMI_SCOMMESSA_CORRENTE"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "" 0 -1 1554725333587 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "1577 " "Implemented 1577 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "89 " "Implemented 89 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "" 0 -1 1554725333587 ""} { "Info" "ICUT_CUT_TM_OPINS" "349 " "Implemented 349 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "" 0 -1 1554725333587 ""} { "Info" "ICUT_CUT_TM_LCELLS" "1139 " "Implemented 1139 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "" 0 -1 1554725333587 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "" 0 -1 1554725333587 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 703 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 703 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "410 " "Peak virtual memory: 410 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1554725333772 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 08 14:08:53 2019 " "Processing ended: Mon Apr 08 14:08:53 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1554725333772 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:10 " "Elapsed time: 00:00:10" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1554725333772 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:10 " "Total CPU time (on all processors): 00:00:10" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1554725333772 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1554725333772 ""}
