Timing Analyzer report for system
Thu Nov 11 23:20:02 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'
 14. Slow 1200mV 85C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'
 17. Slow 1200mV 85C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'
 27. Slow 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'
 28. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 29. Slow 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'
 30. Slow 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 38. Fast 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'
 39. Fast 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'
 40. Fast 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'
 41. Fast 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'
 42. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; system                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+
; Clock Name                                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                  ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+
; CLOCK_50                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                             ;
; MLP_top:system|count_control:controller|clk_delay[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MLP_top:system|count_control:controller|clk_delay[0] } ;
; MLP_top:system|count_control:controller|clk_delay[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MLP_top:system|count_control:controller|clk_delay[1] } ;
; MLP_top:system|count_control:controller|clk_delay[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MLP_top:system|count_control:controller|clk_delay[2] } ;
; MLP_top:system|debounce:db_rst|count[19]             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MLP_top:system|debounce:db_rst|count[19] }             ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 221.83 MHz ; 221.83 MHz      ; CLOCK_50                                             ;                                                ;
; 252.84 MHz ; 252.84 MHz      ; MLP_top:system|count_control:controller|clk_delay[1] ;                                                ;
; 440.72 MHz ; 437.64 MHz      ; MLP_top:system|count_control:controller|clk_delay[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -3.508 ; -250.987      ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -2.955 ; -100.671      ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -1.269 ; -24.607       ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; CLOCK_50                                             ; 0.386 ; 0.000         ;
; MLP_top:system|count_control:controller|clk_delay[1] ; 0.393 ; 0.000         ;
; MLP_top:system|count_control:controller|clk_delay[0] ; 0.525 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -3.000 ; -136.640      ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -1.285 ; -66.820       ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -1.285 ; -46.260       ;
; MLP_top:system|count_control:controller|clk_delay[2] ; -1.285 ; -1.285        ;
; MLP_top:system|debounce:db_rst|count[19]             ; -1.285 ; -1.285        ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.508 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.996      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.433 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.351      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.391 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.879      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.381 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.869      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.348 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.836      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.339 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.827      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.811      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.307 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.795      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.746      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.214 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.132      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.210 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.698      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.107 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.025      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.095 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.996      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.957      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -2.955 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.286      ;
; -2.941 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.272      ;
; -2.881 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.364      ;
; -2.836 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.167      ;
; -2.819 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.150      ;
; -2.809 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.140      ;
; -2.798 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.129      ;
; -2.794 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.125      ;
; -2.790 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.121      ;
; -2.780 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.111      ;
; -2.761 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.092      ;
; -2.749 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.232      ;
; -2.741 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.080     ; 3.659      ;
; -2.730 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.213      ;
; -2.726 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.209      ;
; -2.723 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.054      ;
; -2.707 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.190      ;
; -2.704 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.035      ;
; -2.674 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.332      ; 4.004      ;
; -2.672 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 4.003      ;
; -2.663 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.332      ; 3.993      ;
; -2.658 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.571      ;
; -2.649 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.980      ;
; -2.636 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.967      ;
; -2.634 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.117      ;
; -2.631 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.114      ;
; -2.630 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.961      ;
; -2.625 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 3.544      ;
; -2.617 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.100      ;
; -2.615 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.098      ;
; -2.606 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.519      ;
; -2.598 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.081      ;
; -2.594 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.077      ;
; -2.591 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.922      ;
; -2.591 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.922      ;
; -2.587 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.500      ;
; -2.575 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 3.058      ;
; -2.573 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.904      ;
; -2.572 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.903      ;
; -2.543 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.456      ;
; -2.540 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.871      ;
; -2.533 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.080     ; 3.451      ;
; -2.526 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.439      ;
; -2.515 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.846      ;
; -2.507 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.420      ;
; -2.502 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.985      ;
; -2.499 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.982      ;
; -2.496 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.333      ; 3.827      ;
; -2.485 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.968      ;
; -2.483 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.966      ;
; -2.480 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.963      ;
; -2.474 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.387      ;
; -2.466 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.949      ;
; -2.465 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 3.384      ;
; -2.462 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.945      ;
; -2.462 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.375      ;
; -2.455 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.368      ;
; -2.451 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.080     ; 3.369      ;
; -2.443 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.926      ;
; -2.443 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.356      ;
; -2.435 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.332      ; 3.765      ;
; -2.416 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.332      ; 3.746      ;
; -2.411 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.324      ;
; -2.407 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 3.326      ;
; -2.407 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 3.326      ;
; -2.406 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.080     ; 3.324      ;
; -2.394 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.307      ;
; -2.392 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.305      ;
; -2.375 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.288      ;
; -2.367 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.850      ;
; -2.348 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.515     ; 2.831      ;
; -2.342 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.255      ;
; -2.331 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 3.250      ;
; -2.330 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.243      ;
; -2.323 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.236      ;
; -2.311 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.224      ;
; -2.279 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.192      ;
; -2.262 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.175      ;
; -2.260 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.173      ;
; -2.252 ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.075     ; 3.175      ;
; -2.251 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.080     ; 3.169      ;
; -2.243 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.156      ;
; -2.210 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.123      ;
; -2.204 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.499     ; 2.703      ;
; -2.198 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.111      ;
; -2.195 ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.075     ; 3.118      ;
; -2.191 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.104      ;
; -2.179 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.092      ;
; -2.165 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.499     ; 2.664      ;
; -2.147 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.060      ;
; -2.130 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.043      ;
; -2.128 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.041      ;
; -2.111 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 3.024      ;
; -2.078 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 2.991      ;
; -2.075 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 2.994      ;
; -2.072 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.499     ; 2.571      ;
; -2.066 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 2.979      ;
; -2.059 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 2.972      ;
; -2.048 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.079     ; 2.967      ;
; -2.047 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.085     ; 2.960      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -1.269 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 2.189      ;
; -1.148 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 2.068      ;
; -1.140 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 2.060      ;
; -1.132 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 2.052      ;
; -1.042 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 1.962      ;
; -1.018 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.130     ; 1.886      ;
; -1.010 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.879      ;
; -1.009 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 1.929      ;
; -0.997 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.866      ;
; -0.996 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.915      ;
; -0.993 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.130     ; 1.861      ;
; -0.964 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.833      ;
; -0.950 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 1.870      ;
; -0.948 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.817      ;
; -0.904 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.128     ; 1.774      ;
; -0.887 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 1.807      ;
; -0.787 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.706      ;
; -0.782 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.701      ;
; -0.782 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.701      ;
; -0.772 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.641      ;
; -0.763 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.632      ;
; -0.759 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.128     ; 1.629      ;
; -0.752 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.129     ; 1.621      ;
; -0.748 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.128     ; 1.618      ;
; -0.686 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.117      ; 2.811      ;
; -0.664 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.117      ; 2.789      ;
; -0.601 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.727      ;
; -0.599 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.725      ;
; -0.565 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.691      ;
; -0.524 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.650      ;
; -0.513 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.639      ;
; -0.496 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.119      ; 2.623      ;
; -0.491 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.119      ; 2.618      ;
; -0.489 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.119      ; 2.616      ;
; -0.458 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.584      ;
; -0.409 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.328      ;
; -0.397 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.316      ;
; -0.397 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.118      ; 2.523      ;
; -0.387 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.417      ; 2.812      ;
; -0.382 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.415      ; 2.805      ;
; -0.377 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.415      ; 2.800      ;
; -0.373 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.417      ; 2.798      ;
; -0.369 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.417      ; 2.794      ;
; -0.260 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.684      ;
; -0.233 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.657      ;
; -0.232 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.151      ;
; -0.224 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.143      ;
; -0.221 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.645      ;
; -0.221 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.645      ;
; -0.221 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.645      ;
; -0.217 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 1.136      ;
; -0.214 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 1.134      ;
; -0.177 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.601      ;
; -0.164 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.416      ; 2.588      ;
; -0.073 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 0.993      ;
; -0.072 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 0.992      ;
; -0.070 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 0.990      ;
; -0.053 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.079     ; 0.972      ;
; -0.047 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 0.967      ;
; -0.047 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.078     ; 0.967      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.386 ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_RX_DV                         ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[0]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MLP_top:system|count_control:controller|count_w[1]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.476 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.742      ;
; 0.494 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][2]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.760      ;
; 0.544 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.240      ;
; 0.546 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.242      ;
; 0.557 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.253      ;
; 0.559 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.255      ;
; 0.563 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.259      ;
; 0.569 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.265      ;
; 0.610 ; MLP_top:system|edge_detect:dv_det|q[1]               ; MLP_top:system|edge_detect:dv_det|q[0]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.876      ;
; 0.636 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.513      ; 1.335      ;
; 0.640 ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.644 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.928      ;
; 0.649 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.345      ;
; 0.656 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.659 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.945      ;
; 0.662 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.358      ;
; 0.665 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.361      ;
; 0.665 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.361      ;
; 0.670 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.366      ;
; 0.671 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.513      ; 1.370      ;
; 0.672 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.672 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.682 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.948      ;
; 0.683 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.949      ;
; 0.684 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.967      ;
; 0.684 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.380      ;
; 0.686 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.969      ;
; 0.688 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.971      ;
; 0.688 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.384      ;
; 0.689 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.385      ;
; 0.689 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.385      ;
; 0.690 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.386      ;
; 0.695 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.391      ;
; 0.698 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.981      ;
; 0.700 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][1]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.966      ;
; 0.702 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 0.985      ;
; 0.705 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][0]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 0.971      ;
; 0.755 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 3.061      ; 4.264      ;
; 0.772 ; UART_RX:UART_RX_Inst|r_RX_Data_R                     ; UART_RX:UART_RX_Inst|r_RX_Data                       ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.098      ; 1.056      ;
; 0.793 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.489      ;
; 0.796 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.492      ;
; 0.798 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.809 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.505      ;
; 0.814 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.510      ;
; 0.815 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.511      ;
; 0.821 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.498      ; 2.525      ;
; 0.832 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.115      ;
; 0.841 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][1]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.079      ; 1.106      ;
; 0.851 ; UART_RX:UART_RX_Inst|r_RX_Data                       ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.096      ; 1.133      ;
; 0.908 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[2]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.500      ; 2.614      ;
; 0.911 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.499      ; 2.616      ;
; 0.911 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.499      ; 2.616      ;
; 0.919 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.615      ;
; 0.922 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.618      ;
; 0.924 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.500      ; 2.630      ;
; 0.938 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 3.061      ; 4.447      ;
; 0.940 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.636      ;
; 0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.637      ;
; 0.942 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.638      ;
; 0.943 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][0]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.079      ; 1.208      ;
; 0.948 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][2]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.079      ; 1.213      ;
; 0.951 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][3]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.079      ; 1.216      ;
; 0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.241      ;
; 0.971 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.254      ;
; 0.972 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.255      ;
; 0.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.256      ;
; 0.974 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.976 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.259      ;
; 0.977 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.260      ;
; 0.977 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.260      ;
; 0.980 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.097      ; 1.263      ;
; 0.986 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.510      ; 1.682      ;
; 0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.992 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.997 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[0][0]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.078      ; 1.261      ;
; 1.004 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 3.061      ; 4.513      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.393 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.095      ; 0.674      ;
; 0.404 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 0.669      ;
; 0.584 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 0.919      ;
; 0.637 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.901      ;
; 0.637 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.901      ;
; 0.637 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.901      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.902      ;
; 0.639 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.903      ;
; 0.639 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.903      ;
; 0.639 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.903      ;
; 0.639 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.903      ;
; 0.640 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.904      ;
; 0.641 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.905      ;
; 0.642 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.906      ;
; 0.643 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.907      ;
; 0.656 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 0.920      ;
; 0.681 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.637      ; 2.514      ;
; 0.699 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.507      ; 1.392      ;
; 0.701 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.507      ; 1.394      ;
; 0.728 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.063      ;
; 0.732 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.067      ;
; 0.735 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.507      ; 1.428      ;
; 0.735 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.070      ;
; 0.769 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.104      ;
; 0.774 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.109      ;
; 0.775 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.128      ; 1.109      ;
; 0.776 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.128      ; 1.110      ;
; 0.812 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 1.077      ;
; 0.897 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.232      ;
; 0.902 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.237      ;
; 0.920 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.637      ; 2.753      ;
; 0.923 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.637      ; 2.756      ;
; 0.924 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.637      ; 2.757      ;
; 0.927 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.262      ;
; 0.949 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.128      ; 1.283      ;
; 0.954 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.218      ;
; 0.955 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.219      ;
; 0.955 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.219      ;
; 0.956 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.220      ;
; 0.956 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.220      ;
; 0.956 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.220      ;
; 0.957 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.221      ;
; 0.957 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.085      ; 1.228      ;
; 0.962 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.085      ; 1.233      ;
; 0.965 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.229      ;
; 0.965 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.229      ;
; 0.965 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.229      ;
; 0.966 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.230      ;
; 0.968 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.232      ;
; 0.969 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.233      ;
; 0.969 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 1.234      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.234      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.234      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.234      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.234      ;
; 0.971 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.235      ;
; 0.973 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.237      ;
; 0.974 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.238      ;
; 0.974 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.238      ;
; 0.975 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.239      ;
; 0.987 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.130      ; 1.323      ;
; 0.991 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.130      ; 1.327      ;
; 0.997 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.261      ;
; 1.023 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.358      ;
; 1.024 ; MLP_top:system|my_ram:ram16x4|arr[14][2]                 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.253      ; 1.493      ;
; 1.028 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 1.293      ;
; 1.028 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.363      ;
; 1.042 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.377      ;
; 1.049 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.384      ;
; 1.062 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.397      ;
; 1.063 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 1.328      ;
; 1.063 ; MLP_top:system|debounce:db_rst|count[19]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 3.147      ; 4.638      ;
; 1.066 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; -0.333     ; 0.919      ;
; 1.067 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.129      ; 1.402      ;
; 1.069 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.085      ; 1.340      ;
; 1.069 ; MLP_top:system|my_ram:ram16x4|arr[11][0]                 ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.251      ; 1.536      ;
; 1.074 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.085      ; 1.345      ;
; 1.075 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.339      ;
; 1.076 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.079      ; 1.341      ;
; 1.076 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.340      ;
; 1.076 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.340      ;
; 1.076 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.340      ;
; 1.077 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.341      ;
; 1.077 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.341      ;
; 1.077 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.341      ;
; 1.080 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.344      ;
; 1.081 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.345      ;
; 1.081 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.345      ;
; 1.081 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.078      ; 1.345      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.525 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.645      ; 2.366      ;
; 0.536 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.376      ;
; 0.602 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.602 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.605 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 0.870      ;
; 0.624 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 0.888      ;
; 0.625 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 0.889      ;
; 0.625 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 0.889      ;
; 0.639 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.479      ;
; 0.640 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.480      ;
; 0.649 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.489      ;
; 0.653 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.493      ;
; 0.682 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.644      ; 2.522      ;
; 0.731 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.643      ; 2.570      ;
; 0.735 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.643      ; 2.574      ;
; 0.760 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.359      ; 2.315      ;
; 0.786 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.050      ;
; 0.792 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.797 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.062      ;
; 0.805 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.077      ; 1.068      ;
; 0.842 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.646      ; 2.684      ;
; 0.847 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.646      ; 2.689      ;
; 0.852 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.646      ; 2.694      ;
; 0.885 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.358      ; 2.439      ;
; 0.907 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.358      ; 2.461      ;
; 0.911 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.360      ; 2.467      ;
; 0.914 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.360      ; 2.470      ;
; 0.915 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.358      ; 2.469      ;
; 0.919 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.360      ; 2.475      ;
; 0.966 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.358      ; 2.520      ;
; 0.968 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.359      ; 2.523      ;
; 0.986 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.251      ;
; 0.998 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.077      ; 1.261      ;
; 1.034 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.358      ; 2.588      ;
; 1.044 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.162      ; 1.412      ;
; 1.077 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.357      ; 2.630      ;
; 1.100 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.357      ; 2.653      ;
; 1.167 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.163      ; 1.536      ;
; 1.179 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.546      ;
; 1.189 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.163      ; 1.558      ;
; 1.199 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.566      ;
; 1.284 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.160      ; 1.650      ;
; 1.306 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.160      ; 1.672      ;
; 1.310 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.677      ;
; 1.333 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.597      ;
; 1.342 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.163      ; 1.711      ;
; 1.357 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.622      ;
; 1.360 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.625      ;
; 1.364 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.629      ;
; 1.381 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.748      ;
; 1.392 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.759      ;
; 1.432 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.161      ; 1.799      ;
; 1.469 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.733      ;
; 1.516 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.780      ;
; 1.555 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.820      ;
; 1.616 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.079      ; 1.881      ;
; 1.685 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.949      ;
; 1.687 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.951      ;
; 1.713 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 1.977      ;
; 1.833 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.078      ; 2.097      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 241.6 MHz  ; 241.6 MHz       ; CLOCK_50                                             ;                                                ;
; 281.37 MHz ; 281.37 MHz      ; MLP_top:system|count_control:controller|clk_delay[1] ;                                                ;
; 471.92 MHz ; 437.64 MHz      ; MLP_top:system|count_control:controller|clk_delay[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -3.139 ; -219.578      ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -2.554 ; -86.468       ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -1.119 ; -19.891       ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; CLOCK_50                                             ; 0.339 ; 0.000         ;
; MLP_top:system|count_control:controller|clk_delay[1] ; 0.351 ; 0.000         ;
; MLP_top:system|count_control:controller|clk_delay[0] ; 0.544 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -3.000 ; -136.640      ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -1.285 ; -66.820       ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -1.285 ; -46.260       ;
; MLP_top:system|count_control:controller|clk_delay[2] ; -1.285 ; -1.285        ;
; MLP_top:system|debounce:db_rst|count[19]             ; -1.285 ; -1.285        ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.139 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.672      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.079 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.007      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.046 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.579      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.572      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -3.032 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.565      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.973 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.506      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.969 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.502      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.949 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.482      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.923 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.456      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.882 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.415      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.865 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.793      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.784 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.712      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.759 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.672      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
; -2.757 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.685      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -2.554 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 3.080      ;
; -2.551 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.859      ;
; -2.547 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.855      ;
; -2.463 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.771      ;
; -2.450 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.758      ;
; -2.438 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.964      ;
; -2.438 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.746      ;
; -2.435 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.743      ;
; -2.419 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.727      ;
; -2.415 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.723      ;
; -2.414 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.342      ;
; -2.409 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.935      ;
; -2.409 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.717      ;
; -2.406 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.714      ;
; -2.366 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.892      ;
; -2.344 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.870      ;
; -2.344 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.652      ;
; -2.337 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.259      ;
; -2.327 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.853      ;
; -2.326 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.308      ; 3.633      ;
; -2.322 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.848      ;
; -2.320 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.308      ; 3.627      ;
; -2.315 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.623      ;
; -2.303 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.611      ;
; -2.294 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.222      ;
; -2.293 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.819      ;
; -2.292 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.818      ;
; -2.277 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.585      ;
; -2.274 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.582      ;
; -2.260 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.786      ;
; -2.250 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.776      ;
; -2.249 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.557      ;
; -2.236 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.158      ;
; -2.233 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.541      ;
; -2.231 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.153      ;
; -2.228 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.754      ;
; -2.228 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.536      ;
; -2.221 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.143      ;
; -2.219 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.527      ;
; -2.216 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.138      ;
; -2.215 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.143      ;
; -2.211 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.737      ;
; -2.206 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.732      ;
; -2.199 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.507      ;
; -2.192 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.114      ;
; -2.182 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.708      ;
; -2.177 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.703      ;
; -2.176 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.702      ;
; -2.166 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.474      ;
; -2.162 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.090      ;
; -2.161 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.469      ;
; -2.144 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.670      ;
; -2.137 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.309      ; 3.445      ;
; -2.134 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.660      ;
; -2.133 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.055      ;
; -2.121 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.049      ;
; -2.120 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.042      ;
; -2.115 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.037      ;
; -2.112 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.638      ;
; -2.105 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.027      ;
; -2.100 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.022      ;
; -2.095 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.621      ;
; -2.092 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.020      ;
; -2.091 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.013      ;
; -2.091 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 3.013      ;
; -2.090 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.018      ;
; -2.087 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.308      ; 3.394      ;
; -2.087 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 3.015      ;
; -2.076 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.998      ;
; -2.066 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.473     ; 2.592      ;
; -2.058 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.308      ; 3.365      ;
; -2.025 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 2.953      ;
; -2.017 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.939      ;
; -2.004 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.926      ;
; -1.999 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.921      ;
; -1.989 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.911      ;
; -1.984 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.906      ;
; -1.975 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.897      ;
; -1.975 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.897      ;
; -1.960 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.882      ;
; -1.956 ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.066     ; 2.889      ;
; -1.946 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.072     ; 2.873      ;
; -1.901 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.823      ;
; -1.888 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.810      ;
; -1.883 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.805      ;
; -1.873 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.795      ;
; -1.868 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.790      ;
; -1.866 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.457     ; 2.408      ;
; -1.861 ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.066     ; 2.794      ;
; -1.859 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.781      ;
; -1.859 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.781      ;
; -1.844 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.766      ;
; -1.839 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.457     ; 2.381      ;
; -1.785 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.707      ;
; -1.773 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 2.701      ;
; -1.772 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.694      ;
; -1.767 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.689      ;
; -1.766 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.071     ; 2.694      ;
; -1.757 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.077     ; 2.679      ;
; -1.754 ; MLP_top:system|my_ram:ram16x4|arr[4][3]                      ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.026     ; 2.717      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -1.119 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 2.048      ;
; -1.011 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.940      ;
; -0.998 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.927      ;
; -0.994 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.923      ;
; -0.895 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.069     ; 1.825      ;
; -0.863 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.792      ;
; -0.862 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.745      ;
; -0.845 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.774      ;
; -0.822 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.705      ;
; -0.817 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.700      ;
; -0.815 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.698      ;
; -0.813 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.696      ;
; -0.804 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.733      ;
; -0.796 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.679      ;
; -0.775 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.114     ; 1.660      ;
; -0.740 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.669      ;
; -0.694 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.633      ;
; -0.673 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.612      ;
; -0.643 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.572      ;
; -0.639 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.568      ;
; -0.636 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.565      ;
; -0.628 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.511      ;
; -0.616 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.114     ; 1.501      ;
; -0.609 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.116     ; 1.492      ;
; -0.609 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.548      ;
; -0.593 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.114     ; 1.478      ;
; -0.593 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.532      ;
; -0.579 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.518      ;
; -0.577 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.115     ; 1.461      ;
; -0.537 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.931      ; 2.477      ;
; -0.516 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.455      ;
; -0.513 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.932      ; 2.454      ;
; -0.508 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.932      ; 2.449      ;
; -0.507 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.932      ; 2.448      ;
; -0.471 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.930      ; 2.410      ;
; -0.418 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.931      ; 2.358      ;
; -0.363 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.222      ; 2.594      ;
; -0.354 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.222      ; 2.585      ;
; -0.353 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.582      ;
; -0.350 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.579      ;
; -0.347 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.222      ; 2.578      ;
; -0.288 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.217      ;
; -0.277 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.206      ;
; -0.206 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.435      ;
; -0.179 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.408      ;
; -0.168 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.397      ;
; -0.168 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.397      ;
; -0.167 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.396      ;
; -0.149 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.221      ; 2.379      ;
; -0.148 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 1.220      ; 2.377      ;
; -0.110 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.039      ;
; -0.107 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.036      ;
; -0.101 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.030      ;
; -0.098 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 1.027      ;
; 0.023  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.906      ;
; 0.023  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.906      ;
; 0.025  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.904      ;
; 0.041  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.888      ;
; 0.045  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.884      ;
; 0.046  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.070     ; 0.883      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.339 ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_RX_DV                         ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[0]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; MLP_top:system|count_control:controller|count_w[1]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.431 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.672      ;
; 0.456 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][2]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.697      ;
; 0.491 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.128      ;
; 0.496 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.133      ;
; 0.497 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.134      ;
; 0.498 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.135      ;
; 0.509 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.146      ;
; 0.515 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.152      ;
; 0.559 ; MLP_top:system|edge_detect:dv_det|q[1]               ; MLP_top:system|edge_detect:dv_det|q[0]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.800      ;
; 0.586 ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.844      ;
; 0.588 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.470      ; 1.229      ;
; 0.590 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.227      ;
; 0.590 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.227      ;
; 0.591 ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.848      ;
; 0.591 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.848      ;
; 0.591 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.848      ;
; 0.592 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.229      ;
; 0.600 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.238      ;
; 0.604 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.241      ;
; 0.604 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 0.861      ;
; 0.605 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.243      ;
; 0.608 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.245      ;
; 0.611 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.470      ; 1.252      ;
; 0.612 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.249      ;
; 0.614 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.251      ;
; 0.618 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.255      ;
; 0.619 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.256      ;
; 0.623 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.865      ;
; 0.624 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.882      ;
; 0.625 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 0.867      ;
; 0.625 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.883      ;
; 0.625 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.262      ;
; 0.627 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.885      ;
; 0.629 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.266      ;
; 0.637 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.895      ;
; 0.638 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][1]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.879      ;
; 0.642 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 0.900      ;
; 0.644 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][0]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 0.885      ;
; 0.705 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.342      ;
; 0.711 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.348      ;
; 0.712 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 2.777      ; 3.903      ;
; 0.716 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.353      ;
; 0.717 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.354      ;
; 0.719 ; UART_RX:UART_RX_Inst|r_RX_Data_R                     ; UART_RX:UART_RX_Inst|r_RX_Data                       ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.088      ; 0.978      ;
; 0.728 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.365      ;
; 0.729 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.366      ;
; 0.768 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.087      ; 1.026      ;
; 0.778 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.320      ; 2.289      ;
; 0.781 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][1]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 1.022      ;
; 0.793 ; UART_RX:UART_RX_Inst|r_RX_Data                       ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.050      ;
; 0.821 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.458      ;
; 0.824 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.461      ;
; 0.834 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.471      ;
; 0.838 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.475      ;
; 0.839 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.476      ;
; 0.863 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.321      ; 2.375      ;
; 0.863 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.321      ; 2.375      ;
; 0.872 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][0]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 1.113      ;
; 0.872 ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.129      ;
; 0.876 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][2]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 1.117      ;
; 0.878 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.135      ;
; 0.879 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.136      ;
; 0.880 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][3]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.070      ; 1.121      ;
; 0.884 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 2.777      ; 4.075      ;
; 0.885 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[2]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.321      ; 2.397      ;
; 0.886 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.143      ;
; 0.889 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 1.321      ; 2.401      ;
; 0.889 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.146      ;
; 0.890 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.147      ;
; 0.890 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.147      ;
; 0.890 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.086      ; 1.147      ;
; 0.893 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.903 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.071      ; 1.145      ;
; 0.907 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.544      ;
; 0.909 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.546      ;
; 0.910 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.466      ; 1.547      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.351 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.086      ; 0.608      ;
; 0.356 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.597      ;
; 0.536 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 0.842      ;
; 0.581 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.822      ;
; 0.582 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.823      ;
; 0.583 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.824      ;
; 0.583 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.825      ;
; 0.585 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.826      ;
; 0.586 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.827      ;
; 0.587 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.828      ;
; 0.588 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.829      ;
; 0.602 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.843      ;
; 0.654 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.465      ; 1.290      ;
; 0.655 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.465      ; 1.291      ;
; 0.667 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.465      ; 1.303      ;
; 0.674 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 0.981      ;
; 0.680 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 0.987      ;
; 0.680 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.421      ; 2.282      ;
; 0.681 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 0.987      ;
; 0.710 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.017      ;
; 0.715 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.022      ;
; 0.717 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.114      ; 1.022      ;
; 0.718 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.114      ; 1.023      ;
; 0.750 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 0.991      ;
; 0.809 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 1.115      ;
; 0.820 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 1.126      ;
; 0.850 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.157      ;
; 0.859 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.114      ; 1.164      ;
; 0.860 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.421      ; 2.462      ;
; 0.862 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.110      ;
; 0.862 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.421      ; 2.464      ;
; 0.864 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.421      ; 2.466      ;
; 0.868 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.109      ;
; 0.870 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.111      ;
; 0.870 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.111      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.871 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.112      ;
; 0.872 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.113      ;
; 0.872 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.113      ;
; 0.872 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.113      ;
; 0.873 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.114      ;
; 0.873 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.121      ;
; 0.874 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.115      ;
; 0.875 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.116      ;
; 0.875 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.116      ;
; 0.876 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.117      ;
; 0.881 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.122      ;
; 0.881 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.122      ;
; 0.882 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.123      ;
; 0.882 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.123      ;
; 0.885 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.126      ;
; 0.886 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.127      ;
; 0.886 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.127      ;
; 0.887 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.128      ;
; 0.889 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.130      ;
; 0.891 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.198      ;
; 0.894 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.201      ;
; 0.919 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.160      ;
; 0.919 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 1.225      ;
; 0.930 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 1.236      ;
; 0.936 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.177      ;
; 0.947 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.254      ;
; 0.959 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.116      ; 1.266      ;
; 0.963 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.211      ;
; 0.966 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.115      ; 1.272      ;
; 0.967 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.208      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.211      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.211      ;
; 0.970 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.211      ;
; 0.971 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.212      ;
; 0.971 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.212      ;
; 0.971 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.212      ;
; 0.972 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.220      ;
; 0.973 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.221      ;
; 0.974 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.077      ; 1.222      ;
; 0.975 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.216      ;
; 0.976 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.217      ;
; 0.978 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.219      ;
; 0.979 ; MLP_top:system|my_ram:ram16x4|arr[14][2]                 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.204      ; 1.384      ;
; 0.980 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; -0.308     ; 0.843      ;
; 0.980 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.221      ;
; 0.981 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.222      ;
; 0.981 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.222      ;
; 0.981 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.070      ; 1.222      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.544 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.428      ; 2.153      ;
; 0.549 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.790      ;
; 0.550 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.553 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.794      ;
; 0.569 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.810      ;
; 0.571 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.179      ;
; 0.676 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.284      ;
; 0.678 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.286      ;
; 0.687 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.295      ;
; 0.691 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.299      ;
; 0.711 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.319      ;
; 0.715 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.323      ;
; 0.717 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.427      ; 2.325      ;
; 0.725 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.150      ; 2.056      ;
; 0.727 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.968      ;
; 0.735 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.740 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.981      ;
; 0.750 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 0.991      ;
; 0.823 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.429      ; 2.433      ;
; 0.827 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.429      ; 2.437      ;
; 0.830 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.429      ; 2.440      ;
; 0.840 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.170      ;
; 0.873 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.151      ; 2.205      ;
; 0.875 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.205      ;
; 0.879 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.151      ; 2.211      ;
; 0.879 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.151      ; 2.211      ;
; 0.883 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.213      ;
; 0.907 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.148      ;
; 0.920 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.161      ;
; 0.927 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.150      ; 2.258      ;
; 0.930 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.260      ;
; 0.965 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.146      ; 1.302      ;
; 1.001 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.331      ;
; 1.025 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.355      ;
; 1.043 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 1.149      ; 2.373      ;
; 1.071 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.147      ; 1.409      ;
; 1.073 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.409      ;
; 1.077 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.147      ; 1.415      ;
; 1.088 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.424      ;
; 1.160 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.496      ;
; 1.174 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.510      ;
; 1.178 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.419      ;
; 1.180 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.516      ;
; 1.202 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.147      ; 1.540      ;
; 1.240 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.576      ;
; 1.240 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.481      ;
; 1.241 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.482      ;
; 1.244 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.485      ;
; 1.253 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.589      ;
; 1.281 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.145      ; 1.617      ;
; 1.316 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.557      ;
; 1.358 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.599      ;
; 1.388 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.629      ;
; 1.449 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.071      ; 1.691      ;
; 1.511 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.752      ;
; 1.512 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.753      ;
; 1.536 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.777      ;
; 1.646 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.070      ; 1.887      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -1.135 ; -72.163       ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -0.909 ; -23.911       ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -0.132 ; -0.276        ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; MLP_top:system|count_control:controller|clk_delay[0] ; 0.106 ; 0.000         ;
; MLP_top:system|count_control:controller|clk_delay[1] ; 0.165 ; 0.000         ;
; CLOCK_50                                             ; 0.174 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; -3.000 ; -137.831      ;
; MLP_top:system|count_control:controller|clk_delay[1] ; -1.000 ; -52.000       ;
; MLP_top:system|count_control:controller|clk_delay[0] ; -1.000 ; -36.000       ;
; MLP_top:system|count_control:controller|clk_delay[2] ; -1.000 ; -1.000        ;
; MLP_top:system|debounce:db_rst|count[19]             ; -1.000 ; -1.000        ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.135 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.879      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.103 ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.847      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.094 ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.040      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.074 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.818      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.060 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.804      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.039 ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.783      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.029 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.773      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -1.028 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.772      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.988 ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.732      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.985 ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.958 ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.702      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.945 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]  ; UART_RX:UART_RX_Inst|r_Clock_Count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.891      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
; -0.941 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]  ; UART_RX:UART_RX_Inst|r_Clock_Count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.879      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.909 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.855      ;
; -0.905 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.641      ;
; -0.901 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.637      ;
; -0.900 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 2.040      ;
; -0.892 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 2.032      ;
; -0.875 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.611      ;
; -0.871 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.607      ;
; -0.867 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.805      ;
; -0.863 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.801      ;
; -0.856 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.592      ;
; -0.852 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.588      ;
; -0.850 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.990      ;
; -0.837 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.573      ;
; -0.833 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.569      ;
; -0.833 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.973      ;
; -0.828 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.968      ;
; -0.828 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.968      ;
; -0.824 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.964      ;
; -0.824 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.964      ;
; -0.811 ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.757      ;
; -0.807 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.543      ;
; -0.804 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.944      ;
; -0.803 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.539      ;
; -0.802 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.942      ;
; -0.800 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.940      ;
; -0.799 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.737      ;
; -0.795 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.733      ;
; -0.792 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.932      ;
; -0.788 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.928      ;
; -0.788 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.726      ;
; -0.788 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.524      ;
; -0.785 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.925      ;
; -0.784 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.722      ;
; -0.784 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.520      ;
; -0.783 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.721      ;
; -0.779 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.717      ;
; -0.772 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.912      ;
; -0.769 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.505      ;
; -0.765 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.501      ;
; -0.764 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.500      ;
; -0.760 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.496      ;
; -0.755 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.895      ;
; -0.753 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.893      ;
; -0.739 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.475      ;
; -0.735 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.471      ;
; -0.733 ; MLP_top:system|my_rom:rom16x8|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.679      ;
; -0.733 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.671      ;
; -0.733 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.873      ;
; -0.733 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.679      ;
; -0.731 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.669      ;
; -0.729 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.667      ;
; -0.729 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.869      ;
; -0.727 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.665      ;
; -0.720 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.658      ;
; -0.717 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.857      ;
; -0.717 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.857      ;
; -0.716 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.654      ;
; -0.715 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.653      ;
; -0.713 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.853      ;
; -0.711 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.649      ;
; -0.704 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.844      ;
; -0.703 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.649      ;
; -0.696 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.432      ;
; -0.692 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.428      ;
; -0.677 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.817      ;
; -0.671 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.407      ;
; -0.669 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.809      ;
; -0.665 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.603      ;
; -0.663 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.601      ;
; -0.661 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.599      ;
; -0.659 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.597      ;
; -0.655 ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.601      ;
; -0.652 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.590      ;
; -0.648 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.586      ;
; -0.647 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.585      ;
; -0.643 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.581      ;
; -0.642 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.782      ;
; -0.638 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[4] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; 0.153      ; 1.778      ;
; -0.629 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.575      ;
; -0.628 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.251     ; 1.364      ;
; -0.622 ; MLP_top:system|my_ram:ram16x4|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.568      ;
; -0.619 ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.035     ; 1.571      ;
; -0.597 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.535      ;
; -0.595 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.533      ;
; -0.593 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.531      ;
; -0.592 ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.035     ; 1.544      ;
; -0.591 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[1] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.529      ;
; -0.588 ; MLP_top:system|my_rom:rom16x8|dout[0]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.534      ;
; -0.584 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.522      ;
; -0.580 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.518      ;
; -0.579 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.517      ;
; -0.575 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.513      ;
; -0.566 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.234     ; 1.319      ;
; -0.547 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[3] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.493      ;
; -0.536 ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.234     ; 1.289      ;
; -0.529 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.467      ;
; -0.525 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.463      ;
; -0.523 ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|my_rom:rom16x8|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.469      ;
; -0.513 ; MLP_top:system|my_rom:rom16x8|dout[1]                        ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[2] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.041     ; 1.459      ;
; -0.511 ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[0] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 1.000        ; -0.049     ; 1.449      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.132 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 1.079      ;
; -0.055 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 1.003      ;
; -0.037 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.984      ;
; -0.036 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.984      ;
; -0.008 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.927      ;
; -0.008 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.927      ;
; 0.000  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.948      ;
; 0.001  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.918      ;
; 0.002  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.015  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.904      ;
; 0.035  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.884      ;
; 0.041  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.878      ;
; 0.043  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.904      ;
; 0.058  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.889      ;
; 0.066  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.881      ;
; 0.069  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.067     ; 0.851      ;
; 0.127  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.067     ; 0.793      ;
; 0.129  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.818      ;
; 0.129  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.818      ;
; 0.132  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.815      ;
; 0.137  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.782      ;
; 0.144  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.067     ; 0.776      ;
; 0.145  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.068     ; 0.774      ;
; 0.148  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.067     ; 0.772      ;
; 0.278  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.386      ;
; 0.293  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.371      ;
; 0.299  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.365      ;
; 0.301  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.363      ;
; 0.317  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.630      ;
; 0.326  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.621      ;
; 0.337  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.327      ;
; 0.352  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.668      ; 1.313      ;
; 0.364  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.300      ;
; 0.375  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.668      ; 1.290      ;
; 0.376  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.668      ; 1.289      ;
; 0.377  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.668      ; 1.288      ;
; 0.388  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.667      ; 1.276      ;
; 0.403  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.402      ;
; 0.405  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.400      ;
; 0.408  ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.668      ; 1.257      ;
; 0.410  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.537      ;
; 0.415  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.532      ;
; 0.415  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.809      ; 1.391      ;
; 0.420  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.527      ;
; 0.422  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.526      ;
; 0.422  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.809      ; 1.384      ;
; 0.425  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.809      ; 1.381      ;
; 0.472  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.333      ;
; 0.486  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.319      ;
; 0.490  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.315      ;
; 0.493  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.312      ;
; 0.494  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.311      ;
; 0.496  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.451      ;
; 0.498  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.449      ;
; 0.498  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.450      ;
; 0.498  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.808      ; 1.307      ;
; 0.506  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.039     ; 0.442      ;
; 0.510  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.437      ;
; 0.510  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; -0.040     ; 0.437      ;
; 0.516  ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 1.000        ; 0.809      ; 1.290      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[0]'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.106 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.125      ;
; 0.121 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.140      ;
; 0.159 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.178      ;
; 0.160 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.179      ;
; 0.164 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.049      ;
; 0.166 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.185      ;
; 0.168 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.187      ;
; 0.185 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.925      ; 1.204      ;
; 0.201 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.924      ; 1.219      ;
; 0.205 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.924      ; 1.223      ;
; 0.218 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.103      ;
; 0.221 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.106      ;
; 0.227 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.792      ; 1.113      ;
; 0.227 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.792      ; 1.113      ;
; 0.228 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.113      ;
; 0.230 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.926      ; 1.250      ;
; 0.230 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.792      ; 1.116      ;
; 0.232 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.926      ; 1.252      ;
; 0.238 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.123      ;
; 0.242 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.926      ; 1.262      ;
; 0.248 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.133      ;
; 0.262 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|display[5]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|display[2]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.268 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|display[0]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.391      ;
; 0.274 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|display[11]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.398      ;
; 0.275 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|display[8]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.399      ;
; 0.276 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|display[10]           ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.399      ;
; 0.282 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.791      ; 1.167      ;
; 0.309 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.790      ; 1.193      ;
; 0.318 ; MLP_top:system|compute:compute_mod|mux_sel               ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.790      ; 1.202      ;
; 0.342 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|display[9]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.465      ;
; 0.344 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|display[4]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.468      ;
; 0.346 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|display[3]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.469      ;
; 0.348 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|display[7]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.472      ;
; 0.424 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|display[6]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.548      ;
; 0.436 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|display[1]            ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.559      ;
; 0.447 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.635      ;
; 0.489 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.085      ; 0.678      ;
; 0.492 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.680      ;
; 0.493 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.085      ; 0.682      ;
; 0.498 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.686      ;
; 0.556 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.083      ; 0.743      ;
; 0.562 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]  ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.083      ; 0.749      ;
; 0.563 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.751      ;
; 0.563 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.085      ; 0.752      ;
; 0.586 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.774      ;
; 0.589 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.777      ;
; 0.594 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[6]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.718      ;
; 0.597 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[4]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.721      ;
; 0.598 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[7]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.722      ;
; 0.602 ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]   ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.084      ; 0.790      ;
; 0.613 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[2]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.737      ;
; 0.667 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[3]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.791      ;
; 0.683 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[5]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.807      ;
; 0.687 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[0]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.810      ;
; 0.716 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[1]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.840      ;
; 0.753 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[10] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.876      ;
; 0.756 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[8]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.880      ;
; 0.760 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[9]  ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.039      ; 0.883      ;
; 0.817 ; MLP_top:system|compute:compute_mod|my_dff:dff_rr|out[11] ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 0.000        ; 0.040      ; 0.941      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MLP_top:system|count_control:controller|clk_delay[1]'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.165 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.928      ; 1.187      ;
; 0.182 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[0]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.048      ; 0.314      ;
; 0.183 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[2]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.307      ;
; 0.249 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[0]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.420      ;
; 0.266 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[0]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.928      ; 1.288      ;
; 0.271 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.928      ; 1.293      ;
; 0.275 ; MLP_top:system|debounce:db_rst|out                       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.928      ; 1.297      ;
; 0.289 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.413      ;
; 0.290 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.416      ;
; 0.296 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.420      ;
; 0.309 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.481      ;
; 0.310 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.482      ;
; 0.315 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[7] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.241      ; 0.640      ;
; 0.316 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[5] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.241      ; 0.641      ;
; 0.316 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.487      ;
; 0.321 ; MLP_top:system|my_rom:rom16x8|dout[1]                    ; MLP_top:system|compute:compute_mod|multiplier:mult_rr|out[6] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.241      ; 0.646      ;
; 0.324 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.496      ;
; 0.326 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.498      ;
; 0.328 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.499      ;
; 0.328 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.499      ;
; 0.361 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.485      ;
; 0.363 ; MLP_top:system|debounce:db_rst|count[19]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 1.642      ; 2.204      ;
; 0.365 ; MLP_top:system|my_ram:ram16x4|arr[14][2]                 ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.189      ; 0.668      ;
; 0.390 ; MLP_top:system|my_ram:ram16x4|arr[11][0]                 ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.188      ; 0.692      ;
; 0.397 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[11] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[11]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.569      ;
; 0.402 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[1]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.573      ;
; 0.405 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.576      ;
; 0.408 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[7]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.579      ;
; 0.425 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[9]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.597      ;
; 0.427 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[10] ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.599      ;
; 0.439 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.563      ;
; 0.440 ; MLP_top:system|debounce:db_rst|count[6]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.564      ;
; 0.440 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.047      ; 0.571      ;
; 0.440 ; MLP_top:system|debounce:db_rst|count[4]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.564      ;
; 0.440 ; MLP_top:system|debounce:db_rst|count[10]                 ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.563      ;
; 0.440 ; MLP_top:system|debounce:db_rst|count[16]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.563      ;
; 0.441 ; MLP_top:system|debounce:db_rst|count[18]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; MLP_top:system|debounce:db_rst|count[14]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.564      ;
; 0.441 ; MLP_top:system|debounce:db_rst|count[12]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.564      ;
; 0.443 ; MLP_top:system|debounce:db_rst|count[9]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.047      ; 0.574      ;
; 0.448 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[8]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.572      ;
; 0.449 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|my_ram:ram16x4|dout[2]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.572      ;
; 0.449 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[2]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[6]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[16]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[14]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[12]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[18]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; MLP_top:system|debounce:db_rst|count[7]                  ; MLP_top:system|debounce:db_rst|count[9]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; MLP_top:system|debounce:db_rst|count[1]                  ; MLP_top:system|debounce:db_rst|count[3]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; MLP_top:system|debounce:db_rst|count[5]                  ; MLP_top:system|debounce:db_rst|count[7]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.576      ;
; 0.453 ; MLP_top:system|debounce:db_rst|count[3]                  ; MLP_top:system|debounce:db_rst|count[5]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; MLP_top:system|debounce:db_rst|count[15]                 ; MLP_top:system|debounce:db_rst|count[17]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; MLP_top:system|debounce:db_rst|count[13]                 ; MLP_top:system|debounce:db_rst|count[15]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; MLP_top:system|debounce:db_rst|count[11]                 ; MLP_top:system|debounce:db_rst|count[13]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; MLP_top:system|my_ram:ram16x4|arr[15][0]                 ; MLP_top:system|my_ram:ram16x4|dout[0]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.189      ; 0.756      ;
; 0.454 ; MLP_top:system|debounce:db_rst|count[17]                 ; MLP_top:system|debounce:db_rst|count[19]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; MLP_top:system|my_ram:ram16x4|arr[15][3]                 ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.178      ; 0.747      ;
; 0.457 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[5]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.629      ;
; 0.464 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[1]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[2]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.635      ;
; 0.468 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.639      ;
; 0.469 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[3]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.641      ;
; 0.471 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[0]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.642      ;
; 0.472 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[3]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.644      ;
; 0.472 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[2]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[4]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.644      ;
; 0.473 ; MLP_top:system|count_control:controller|count_r[3]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.597      ;
; 0.484 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[9]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.656      ;
; 0.487 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[5]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.658      ;
; 0.487 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[7]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.658      ;
; 0.487 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[8]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[10]      ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.068      ; 0.659      ;
; 0.488 ; MLP_top:system|count_control:controller|count_r[1]       ; MLP_top:system|count_control:controller|count_r[3]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.612      ;
; 0.490 ; MLP_top:system|debounce:db_rst|count[0]                  ; MLP_top:system|debounce:db_rst|count[1]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; -0.154     ; 0.420      ;
; 0.490 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[6]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[8]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.661      ;
; 0.490 ; MLP_top:system|compute:compute_mod|mux2x1:mux_in|out[4]  ; MLP_top:system|compute:compute_mod|adder:add_rr|out[6]       ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.067      ; 0.661      ;
; 0.495 ; MLP_top:system|count_control:controller|count_r[2]       ; MLP_top:system|count_control:controller|count_r[1]           ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.619      ;
; 0.495 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[10]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.047      ; 0.626      ;
; 0.498 ; MLP_top:system|debounce:db_rst|count[8]                  ; MLP_top:system|debounce:db_rst|count[11]                     ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.047      ; 0.629      ;
; 0.502 ; MLP_top:system|count_control:controller|count_r[0]       ; MLP_top:system|my_ram:ram16x4|dout[3]                        ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.039      ; 0.625      ;
; 0.502 ; MLP_top:system|debounce:db_rst|count[2]                  ; MLP_top:system|debounce:db_rst|count[4]                      ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 0.000        ; 0.040      ; 0.626      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.174 ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[1]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_RX_DV                         ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[0]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; MLP_top:system|count_control:controller|count_w[1]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.220 ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|count_control:controller|count_w[1]   ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.344      ;
; 0.227 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][2]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.351      ;
; 0.247 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.574      ;
; 0.248 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.575      ;
; 0.257 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.584      ;
; 0.258 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.585      ;
; 0.260 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.587      ;
; 0.261 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.588      ;
; 0.270 ; MLP_top:system|edge_detect:dv_det|q[1]               ; MLP_top:system|edge_detect:dv_det|q[0]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.276 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.245      ; 0.605      ;
; 0.284 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.611      ;
; 0.288 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.615      ;
; 0.289 ; UART_RX:UART_RX_Inst|r_Bit_Index[0]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.616      ;
; 0.291 ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.424      ;
; 0.292 ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.245      ; 0.621      ;
; 0.292 ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; UART_RX:UART_RX_Inst|r_Clock_Count[1]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.297 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.205      ;
; 0.300 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_RX:UART_RX_Inst|r_SM_Main.000                   ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.627      ;
; 0.301 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; UART_RX:UART_RX_Inst|r_Clock_Count[14]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.436      ;
; 0.310 ; UART_RX:UART_RX_Inst|r_Clock_Count[13]               ; UART_RX:UART_RX_Inst|r_Clock_Count[15]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.310 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.312 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.640      ;
; 0.314 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[10]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.641      ;
; 0.318 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[0]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.451      ;
; 0.318 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_STOP_BIT         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.451      ;
; 0.319 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.452      ;
; 0.321 ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_START_BIT        ; UART_RX:UART_RX_Inst|r_RX_DV                         ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.454      ;
; 0.323 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][1]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.447      ;
; 0.323 ; UART_RX:UART_RX_Inst|r_Bit_Index[1]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[2]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.456      ;
; 0.323 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.650      ;
; 0.324 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.651      ;
; 0.326 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[4]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.653      ;
; 0.326 ; UART_RX:UART_RX_Inst|r_Clock_Count[9]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.653      ;
; 0.327 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.654      ;
; 0.328 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[2]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.236      ;
; 0.330 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[15][0]             ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.454      ;
; 0.333 ; UART_RX:UART_RX_Inst|r_RX_Data_R                     ; UART_RX:UART_RX_Inst|r_RX_Data                       ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.466      ;
; 0.340 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.248      ;
; 0.341 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.249      ;
; 0.348 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 1.570      ; 2.137      ;
; 0.351 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[11][0]             ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.260      ;
; 0.351 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[11][1]             ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.260      ;
; 0.351 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[11][2]             ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.260      ;
; 0.351 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[11][3]             ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.260      ;
; 0.365 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 1.570      ; 2.154      ;
; 0.366 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[0]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.803      ; 1.273      ;
; 0.374 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[1]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.803      ; 1.281      ;
; 0.375 ; UART_RX:UART_RX_Inst|r_Bit_Index[2]                  ; UART_RX:UART_RX_Inst|r_RX_Byte[3]                    ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.508      ;
; 0.377 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[11]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.704      ;
; 0.378 ; UART_RX:UART_RX_Inst|r_RX_Data                       ; UART_RX:UART_RX_Inst|r_SM_Main.s_RX_DATA_BITS        ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.049      ; 0.511      ;
; 0.379 ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|my_ram:ram16x4|arr[8][1]              ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.040      ; 0.503      ;
; 0.379 ; UART_RX:UART_RX_Inst|r_Clock_Count[3]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.706      ;
; 0.380 ; UART_RX:UART_RX_Inst|r_Clock_Count[7]                ; UART_RX:UART_RX_Inst|r_Clock_Count[12]               ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.707      ;
; 0.386 ; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50    ; 0.000        ; 1.570      ; 2.175      ;
; 0.389 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[5]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.716      ;
; 0.392 ; UART_RX:UART_RX_Inst|r_Clock_Count[0]                ; UART_RX:UART_RX_Inst|r_Clock_Count[6]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.719      ;
; 0.393 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[5][1]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.803      ; 1.300      ;
; 0.393 ; UART_RX:UART_RX_Inst|r_Clock_Count[2]                ; UART_RX:UART_RX_Inst|r_Clock_Count[8]                ; CLOCK_50                                             ; CLOCK_50    ; 0.000        ; 0.243      ; 0.720      ;
; 0.395 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[5][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.803      ; 1.302      ;
; 0.395 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|count_control:controller|count_w[3]   ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.303      ;
; 0.397 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[5][2]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.803      ; 1.304      ;
; 0.399 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][2]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.307      ;
; 0.399 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.307      ;
; 0.400 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][2]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.797      ; 1.301      ;
; 0.400 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[8][1]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.804      ; 1.308      ;
; 0.402 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[0][1]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.797      ; 1.303      ;
; 0.405 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[3][0]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.314      ;
; 0.405 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[3][1]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.314      ;
; 0.405 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[3][2]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.314      ;
; 0.405 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[3][3]              ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.314      ;
; 0.406 ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; CLOCK_50    ; 0.000        ; 1.570      ; 2.195      ;
; 0.408 ; MLP_top:system|debounce:db_rst|out                   ; MLP_top:system|my_ram:ram16x4|arr[10][0]             ; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50    ; 0.000        ; 0.805      ; 1.317      ;
; 0.411 ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[2] ; CLOCK_50    ; 0.000        ; 1.570      ; 2.190      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; -3.508   ; 0.106 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                             ; -3.508   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  MLP_top:system|count_control:controller|clk_delay[0] ; -1.269   ; 0.106 ; N/A      ; N/A     ; -1.285              ;
;  MLP_top:system|count_control:controller|clk_delay[1] ; -2.955   ; 0.165 ; N/A      ; N/A     ; -1.285              ;
;  MLP_top:system|count_control:controller|clk_delay[2] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
;  MLP_top:system|debounce:db_rst|count[19]             ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                       ; -376.265 ; 0.0   ; 0.0      ; 0.0     ; -252.29             ;
;  CLOCK_50                                             ; -250.987 ; 0.000 ; N/A      ; N/A     ; -137.831            ;
;  MLP_top:system|count_control:controller|clk_delay[0] ; -24.607  ; 0.000 ; N/A      ; N/A     ; -46.260             ;
;  MLP_top:system|count_control:controller|clk_delay[1] ; -100.671 ; 0.000 ; N/A      ; N/A     ; -66.820             ;
;  MLP_top:system|count_control:controller|clk_delay[2] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
;  MLP_top:system|debounce:db_rst|count[19]             ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX4[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX4[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX4[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX4[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                             ; CLOCK_50                                             ; 2314     ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50                                             ; 3        ; 3        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; CLOCK_50                                             ; 2        ; 2        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[2] ; CLOCK_50                                             ; 1        ; 1        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50                                             ; 210      ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 24       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 64       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 78       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 920      ; 0        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 6        ; 1        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                             ; CLOCK_50                                             ; 2314     ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; CLOCK_50                                             ; 3        ; 3        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; CLOCK_50                                             ; 2        ; 2        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[2] ; CLOCK_50                                             ; 1        ; 1        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; CLOCK_50                                             ; 210      ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; 24       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[0] ; 12       ; 0        ; 0        ; 0        ;
; CLOCK_50                                             ; MLP_top:system|count_control:controller|clk_delay[1] ; 64       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[1] ; 78       ; 0        ; 0        ; 0        ;
; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; 920      ; 0        ; 0        ; 0        ;
; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|count_control:controller|clk_delay[1] ; 6        ; 1        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+------+-------------+
; Target                                               ; Clock                                                ; Type ; Status      ;
+------------------------------------------------------+------------------------------------------------------+------+-------------+
; CLOCK_50                                             ; CLOCK_50                                             ; Base ; Constrained ;
; MLP_top:system|count_control:controller|clk_delay[0] ; MLP_top:system|count_control:controller|clk_delay[0] ; Base ; Constrained ;
; MLP_top:system|count_control:controller|clk_delay[1] ; MLP_top:system|count_control:controller|clk_delay[1] ; Base ; Constrained ;
; MLP_top:system|count_control:controller|clk_delay[2] ; MLP_top:system|count_control:controller|clk_delay[2] ; Base ; Constrained ;
; MLP_top:system|debounce:db_rst|count[19]             ; MLP_top:system|debounce:db_rst|count[19]             ; Base ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX2[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX4[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX6[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX7[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Nov 11 23:19:55 2021
Info: Command: quartus_sta Midterm -c system
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'system.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name MLP_top:system|count_control:controller|clk_delay[1] MLP_top:system|count_control:controller|clk_delay[1]
    Info (332105): create_clock -period 1.000 -name MLP_top:system|count_control:controller|clk_delay[0] MLP_top:system|count_control:controller|clk_delay[0]
    Info (332105): create_clock -period 1.000 -name MLP_top:system|debounce:db_rst|count[19] MLP_top:system|debounce:db_rst|count[19]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MLP_top:system|count_control:controller|clk_delay[2] MLP_top:system|count_control:controller|clk_delay[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.508            -250.987 CLOCK_50 
    Info (332119):    -2.955            -100.671 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -1.269             -24.607 MLP_top:system|count_control:controller|clk_delay[0] 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 CLOCK_50 
    Info (332119):     0.393               0.000 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):     0.525               0.000 MLP_top:system|count_control:controller|clk_delay[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -136.640 CLOCK_50 
    Info (332119):    -1.285             -66.820 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -1.285             -46.260 MLP_top:system|count_control:controller|clk_delay[0] 
    Info (332119):    -1.285              -1.285 MLP_top:system|count_control:controller|clk_delay[2] 
    Info (332119):    -1.285              -1.285 MLP_top:system|debounce:db_rst|count[19] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.139            -219.578 CLOCK_50 
    Info (332119):    -2.554             -86.468 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -1.119             -19.891 MLP_top:system|count_control:controller|clk_delay[0] 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 CLOCK_50 
    Info (332119):     0.351               0.000 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):     0.544               0.000 MLP_top:system|count_control:controller|clk_delay[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -136.640 CLOCK_50 
    Info (332119):    -1.285             -66.820 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -1.285             -46.260 MLP_top:system|count_control:controller|clk_delay[0] 
    Info (332119):    -1.285              -1.285 MLP_top:system|count_control:controller|clk_delay[2] 
    Info (332119):    -1.285              -1.285 MLP_top:system|debounce:db_rst|count[19] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.135             -72.163 CLOCK_50 
    Info (332119):    -0.909             -23.911 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -0.132              -0.276 MLP_top:system|count_control:controller|clk_delay[0] 
Info (332146): Worst-case hold slack is 0.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.106               0.000 MLP_top:system|count_control:controller|clk_delay[0] 
    Info (332119):     0.165               0.000 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):     0.174               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -137.831 CLOCK_50 
    Info (332119):    -1.000             -52.000 MLP_top:system|count_control:controller|clk_delay[1] 
    Info (332119):    -1.000             -36.000 MLP_top:system|count_control:controller|clk_delay[0] 
    Info (332119):    -1.000              -1.000 MLP_top:system|count_control:controller|clk_delay[2] 
    Info (332119):    -1.000              -1.000 MLP_top:system|debounce:db_rst|count[19] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4857 megabytes
    Info: Processing ended: Thu Nov 11 23:20:02 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:02


