我想让你协助我完成这个CPU的硬件级仿真实验；实验共分为五个小实验，在target.txt中可以获得具体实验要求与基础设计参考，code文件夹中是各个实验所需要的部分verilog代码（缺失的就是我们需要解决的）和代码说明，mission1到mission5文件夹就是我们要补充的代码文件存放地址，我已经完成了mission1的文件，但是我不会verilog，我是使用VHDL实现的（我的环境是VIVADO2021.1,支持混合编译），我现在在想，要不要统一调整编程语言为verilog？（方便调试）还是继续保留自己部分的代码使用VHDL？（方便自己检查）