Timing Analyzer report for ISA
Tue Feb 16 01:23:33 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'Clk'
 22. Slow 1200mV 0C Model Hold: 'Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'Clk'
 30. Fast 1200mV 0C Model Hold: 'Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ISA                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 345.9 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -1.891 ; -17.510            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.490 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -13.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.891 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.823      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.882 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.814      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.796 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.728      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.765 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.751 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.318      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.643 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.210      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.548 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 2.115      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.544 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.476      ;
; -1.541 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.823      ;
; -1.541 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.823      ;
; -1.541 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.823      ;
; -1.541 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.823      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.537 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.532 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.814      ;
; -1.532 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.814      ;
; -1.532 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.814      ;
; -1.532 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.814      ;
; -1.446 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.728      ;
; -1.446 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.728      ;
; -1.446 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.728      ;
; -1.446 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.728      ;
; -1.415 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.697      ;
; -1.415 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.697      ;
; -1.415 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.697      ;
; -1.415 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.697      ;
; -1.401 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.318      ;
; -1.401 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.318      ;
; -1.401 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.318      ;
; -1.401 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.318      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.317 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.428     ; 1.884      ;
; -1.293 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.210      ;
; -1.293 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.210      ;
; -1.293 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.210      ;
; -1.293 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.210      ;
; -1.198 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.115      ;
; -1.198 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.115      ;
; -1.198 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.115      ;
; -1.198 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.115      ;
; -1.194 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.476      ;
; -1.194 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.476      ;
; -1.194 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.476      ;
; -1.194 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.476      ;
; -1.187 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.469      ;
; -1.187 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.469      ;
; -1.187 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.469      ;
; -1.187 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.287      ; 2.469      ;
; -0.967 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 1.884      ;
; -0.967 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 1.884      ;
; -0.967 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 1.884      ;
; -0.967 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 1.884      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.490 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.075      ;
; 0.503 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.088      ;
; 0.505 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.090      ;
; 0.554 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.789      ;
; 0.562 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.797      ;
; 0.564 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.784      ;
; 0.568 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.577 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.581 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.584 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.169      ;
; 0.594 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.829      ;
; 0.595 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.815      ;
; 0.598 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.818      ;
; 0.612 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.197      ;
; 0.614 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.199      ;
; 0.617 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.202      ;
; 0.619 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.204      ;
; 0.692 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.927      ;
; 0.727 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.312      ;
; 0.727 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.312      ;
; 0.729 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.314      ;
; 0.836 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.421      ;
; 0.839 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.841 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.426      ;
; 0.865 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.085      ;
; 0.867 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.870 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.090      ;
; 0.872 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.092      ;
; 0.951 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.536      ;
; 0.953 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.188      ;
; 0.967 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.202      ;
; 0.980 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.200      ;
; 0.980 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.200      ;
; 0.982 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.202      ;
; 0.982 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.202      ;
; 1.085 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.320      ;
; 1.087 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.322      ;
; 1.089 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.309      ;
; 1.091 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.311      ;
; 1.094 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.096 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.316      ;
; 1.189 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.424      ;
; 1.204 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.424      ;
; 1.206 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.076      ;
; 1.206 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.426      ;
; 1.208 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.078      ;
; 1.226 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.096      ;
; 1.228 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.098      ;
; 1.309 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.544      ;
; 1.338 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.208      ;
; 1.340 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.210      ;
; 1.442 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.312      ;
; 1.444 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.314      ;
; 1.539 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.124      ;
; 1.562 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.432      ;
; 1.564 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.434      ;
; 1.591 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.176      ;
; 1.591 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.176      ;
; 1.591 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.176      ;
; 1.601 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.186      ;
; 1.601 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.186      ;
; 1.601 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.186      ;
; 1.617 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.852      ;
; 1.617 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.852      ;
; 1.660 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.895      ;
; 1.676 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.261      ;
; 1.763 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.348      ;
; 1.764 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.428      ; 2.349      ;
; 1.846 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 2.081      ;
; 1.846 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 2.081      ;
; 1.846 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 2.081      ;
; 1.904 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.124      ;
; 1.904 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.124      ;
; 1.904 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.124      ;
; 1.956 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.176      ;
; 1.956 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.176      ;
; 1.956 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.176      ;
; 1.956 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.176      ;
; 1.966 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.186      ;
; 1.966 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.186      ;
; 1.966 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.186      ;
; 1.966 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.186      ;
; 1.966 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.186      ;
; 1.982 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.852      ;
; 1.982 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.852      ;
; 1.982 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.852      ;
; 1.982 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.852      ;
; 2.025 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.895      ;
; 2.025 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.895      ;
; 2.025 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.895      ;
; 2.025 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.895      ;
; 2.041 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.261      ;
; 2.129 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.349      ;
; 2.129 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 2.349      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
; 2.211 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.287     ; 2.081      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 384.02 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.604 ; -14.740           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.418 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -13.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.604 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.543      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.595 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.534      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.520 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.459      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.512 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.112      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.496 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.435      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.410 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 2.010      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.306 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.245      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.302 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.902      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.299 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.056     ; 2.238      ;
; -1.279 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.543      ;
; -1.279 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.543      ;
; -1.279 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.543      ;
; -1.279 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.543      ;
; -1.270 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.534      ;
; -1.270 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.534      ;
; -1.270 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.534      ;
; -1.270 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.534      ;
; -1.195 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.459      ;
; -1.195 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.459      ;
; -1.195 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.459      ;
; -1.195 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.459      ;
; -1.187 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.112      ;
; -1.187 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.112      ;
; -1.187 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.112      ;
; -1.187 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.112      ;
; -1.171 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.435      ;
; -1.171 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.435      ;
; -1.171 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.435      ;
; -1.171 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.435      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.102 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.395     ; 1.702      ;
; -1.085 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.010      ;
; -1.085 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.010      ;
; -1.085 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.010      ;
; -1.085 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.010      ;
; -0.981 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.245      ;
; -0.981 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.245      ;
; -0.981 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.245      ;
; -0.981 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.245      ;
; -0.977 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.902      ;
; -0.977 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.902      ;
; -0.977 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.902      ;
; -0.977 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.902      ;
; -0.974 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.238      ;
; -0.974 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.238      ;
; -0.974 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.238      ;
; -0.974 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 2.238      ;
; -0.777 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.702      ;
; -0.777 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.702      ;
; -0.777 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.702      ;
; -0.777 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 1.702      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.418 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 0.957      ;
; 0.432 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 0.971      ;
; 0.439 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 0.978      ;
; 0.497 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.711      ;
; 0.501 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.040      ;
; 0.503 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.717      ;
; 0.507 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.707      ;
; 0.508 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.708      ;
; 0.519 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.522 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.525 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.064      ;
; 0.529 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.743      ;
; 0.532 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.071      ;
; 0.532 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.071      ;
; 0.534 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.734      ;
; 0.537 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.737      ;
; 0.539 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.078      ;
; 0.624 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.163      ;
; 0.624 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.163      ;
; 0.631 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.170      ;
; 0.635 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.849      ;
; 0.717 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.256      ;
; 0.724 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.263      ;
; 0.751 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.951      ;
; 0.768 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.968      ;
; 0.775 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.975      ;
; 0.778 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.978      ;
; 0.782 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.982      ;
; 0.816 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.355      ;
; 0.842 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.056      ;
; 0.867 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.067      ;
; 0.867 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.067      ;
; 0.874 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.074      ;
; 0.874 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.074      ;
; 0.879 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.093      ;
; 0.954 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.168      ;
; 0.960 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.160      ;
; 0.961 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.175      ;
; 0.967 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.167      ;
; 0.967 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.167      ;
; 0.974 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.174      ;
; 1.059 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.259      ;
; 1.064 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.278      ;
; 1.066 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.266      ;
; 1.085 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 0.960      ;
; 1.092 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 0.967      ;
; 1.101 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 0.976      ;
; 1.108 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 0.983      ;
; 1.146 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.360      ;
; 1.197 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.072      ;
; 1.204 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.079      ;
; 1.307 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.182      ;
; 1.314 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.189      ;
; 1.389 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.264      ;
; 1.396 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.271      ;
; 1.400 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.939      ;
; 1.434 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.973      ;
; 1.434 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.973      ;
; 1.434 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.973      ;
; 1.438 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.977      ;
; 1.438 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.977      ;
; 1.438 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.977      ;
; 1.464 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.678      ;
; 1.464 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.678      ;
; 1.512 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.726      ;
; 1.523 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 2.062      ;
; 1.592 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 2.131      ;
; 1.601 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 2.140      ;
; 1.684 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.898      ;
; 1.684 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.898      ;
; 1.684 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.898      ;
; 1.739 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.939      ;
; 1.739 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.939      ;
; 1.739 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.939      ;
; 1.773 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.973      ;
; 1.773 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.973      ;
; 1.773 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.973      ;
; 1.773 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.973      ;
; 1.777 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.977      ;
; 1.777 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.977      ;
; 1.777 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.977      ;
; 1.777 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.977      ;
; 1.777 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.977      ;
; 1.803 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.678      ;
; 1.803 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.678      ;
; 1.803 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.678      ;
; 1.803 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.678      ;
; 1.851 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.726      ;
; 1.851 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.726      ;
; 1.851 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.726      ;
; 1.851 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.726      ;
; 1.862 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.062      ;
; 1.940 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.140      ;
; 1.940 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 2.140      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
; 2.023 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.898      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.585 ; -5.082            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.262 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -13.746                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.528      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.511 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.500 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.250      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.435 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.185      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.403 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.153      ;
; -0.393 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.535      ;
; -0.393 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.535      ;
; -0.393 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.535      ;
; -0.393 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.535      ;
; -0.386 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.528      ;
; -0.386 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.528      ;
; -0.386 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.528      ;
; -0.386 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.528      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.351 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.493      ;
; -0.351 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.493      ;
; -0.351 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.493      ;
; -0.351 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.493      ;
; -0.319 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.461      ;
; -0.319 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.461      ;
; -0.319 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.461      ;
; -0.319 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.461      ;
; -0.308 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.250      ;
; -0.308 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.250      ;
; -0.308 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.250      ;
; -0.308 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.250      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.266 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 1.000        ; -0.237     ; 1.016      ;
; -0.243 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.185      ;
; -0.243 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.185      ;
; -0.243 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.185      ;
; -0.243 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.185      ;
; -0.211 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.153      ;
; -0.211 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.153      ;
; -0.211 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.153      ;
; -0.211 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.153      ;
; -0.189 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.189 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.331      ;
; -0.098 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.040      ;
; -0.074 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.016      ;
; -0.074 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.016      ;
; -0.074 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.016      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.583      ;
; 0.269 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.590      ;
; 0.272 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.593      ;
; 0.296 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.300 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.303 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.310 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.636      ;
; 0.319 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.448      ;
; 0.319 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.333 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.654      ;
; 0.334 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.655      ;
; 0.336 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.657      ;
; 0.337 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.658      ;
; 0.367 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.496      ;
; 0.397 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.718      ;
; 0.400 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.721      ;
; 0.401 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.722      ;
; 0.452 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.465 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.786      ;
; 0.466 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.787      ;
; 0.468 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.516 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.645      ;
; 0.520 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.649      ;
; 0.529 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.850      ;
; 0.531 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.538 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.598 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.727      ;
; 0.599 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.730      ;
; 0.602 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.723      ;
; 0.603 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.724      ;
; 0.645 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.774      ;
; 0.654 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.583      ;
; 0.657 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.586      ;
; 0.663 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.784      ;
; 0.666 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.595      ;
; 0.666 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.787      ;
; 0.669 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.598      ;
; 0.730 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[9] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.859      ;
; 0.732 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.661      ;
; 0.735 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.664      ;
; 0.779 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.708      ;
; 0.782 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.711      ;
; 0.802 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.123      ;
; 0.856 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.177      ;
; 0.856 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.177      ;
; 0.856 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.177      ;
; 0.859 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.180      ;
; 0.859 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.180      ;
; 0.859 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.180      ;
; 0.864 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.793      ;
; 0.865 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.994      ;
; 0.865 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.994      ;
; 0.867 ; InstFetch:IF1|ProgCtr[0] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.796      ;
; 0.876 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.197      ;
; 0.882 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.011      ;
; 0.925 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.246      ;
; 0.925 ; InstFetch:IF1|ProgCtr[1] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.237      ; 1.246      ;
; 0.989 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[5] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.118      ;
; 0.989 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[0] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.118      ;
; 0.989 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[6] ; Clk          ; Clk         ; 0.000        ; 0.045      ; 1.118      ;
; 1.002 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.123      ;
; 1.002 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.123      ;
; 1.002 ; InstFetch:IF1|ProgCtr[4] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.123      ;
; 1.056 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.177      ;
; 1.056 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.177      ;
; 1.056 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.177      ;
; 1.056 ; InstFetch:IF1|ProgCtr[7] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.177      ;
; 1.059 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.059 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.059 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.059 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.059 ; InstFetch:IF1|ProgCtr[8] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.065 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.994      ;
; 1.065 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.994      ;
; 1.065 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.994      ;
; 1.065 ; InstFetch:IF1|ProgCtr[6] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.994      ;
; 1.076 ; InstFetch:IF1|ProgCtr[2] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.197      ;
; 1.082 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.011      ;
; 1.082 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.011      ;
; 1.082 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.011      ;
; 1.082 ; InstFetch:IF1|ProgCtr[5] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.011      ;
; 1.125 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.246      ;
; 1.125 ; InstFetch:IF1|ProgCtr[3] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.246      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[4] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[1] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[2] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[3] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[7] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
; 1.189 ; InstFetch:IF1|ProgCtr[9] ; InstFetch:IF1|ProgCtr[8] ; Clk          ; Clk         ; 0.000        ; -0.155     ; 1.118      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.891  ; 0.262 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -1.891  ; 0.262 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.51  ; 0.0   ; 0.0      ; 0.0     ; -13.746             ;
;  Clk             ; -17.510 ; 0.000 ; N/A      ; N/A     ; -13.746             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 255      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 255      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Feb 16 01:23:32 2021
Info: Command: quartus_sta ISA -c ISA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ISA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.891             -17.510 Clk 
Info (332146): Worst-case hold slack is 0.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.490               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.604
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.604             -14.740 Clk 
Info (332146): Worst-case hold slack is 0.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.418               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.585              -5.082 Clk 
Info (332146): Worst-case hold slack is 0.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.262               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.746 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4896 megabytes
    Info: Processing ended: Tue Feb 16 01:23:33 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


