Classic Timing Analyzer report for everything
Tue Feb 27 11:02:34 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                  ;
+------------------------------+-------+---------------+----------------------------------+---------------------------+-----------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                      ; To                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------------+-----------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; -0.983 ns                        ; data_pc                   ; rx2:71|start_bit            ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.679 ns                        ; dc_pwm1:80|out_pwm        ; motor4                      ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 3.928 ns                         ; data_pc                   ; data                        ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 2.980 ns                         ; data_pc                   ; rx2:71|buf[3]               ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 111.86 MHz ( period = 8.940 ns ) ; info_mux2:88|servo_cam[1] ; servo_convert1:82|angle_pwm ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                           ;                             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------------+-----------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM240T100C4       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; Off                ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Minimum tpd to report                                               ; 0 ns               ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; data_pc         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 111.86 MHz ( period = 8.940 ns )                    ; info_mux2:88|servo_cam[1]  ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 8.364 ns                ;
; N/A                                     ; 114.18 MHz ( period = 8.758 ns )                    ; claw_convert:81|count[4]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 8.182 ns                ;
; N/A                                     ; 121.48 MHz ( period = 8.232 ns )                    ; claw_convert:81|count[3]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 7.656 ns                ;
; N/A                                     ; 126.44 MHz ( period = 7.909 ns )                    ; info_mux2:88|servo_cam[2]  ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 7.333 ns                ;
; N/A                                     ; 127.84 MHz ( period = 7.822 ns )                    ; info_mux2:88|servo_cam[0]  ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 7.246 ns                ;
; N/A                                     ; 128.07 MHz ( period = 7.808 ns )                    ; claw_convert:81|count[2]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 7.232 ns                ;
; N/A                                     ; 138.47 MHz ( period = 7.222 ns )                    ; claw_convert:81|count[5]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 6.646 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.92 MHz ( period = 6.997 ns )                    ; dc_pwm1:57|cnt[5]          ; dc_pwm1:57|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 142.96 MHz ( period = 6.995 ns )                    ; claw_convert:81|count[6]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 6.419 ns                ;
; N/A                                     ; 143.23 MHz ( period = 6.982 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 6.406 ns                ;
; N/A                                     ; 143.23 MHz ( period = 6.982 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 6.406 ns                ;
; N/A                                     ; 143.84 MHz ( period = 6.952 ns )                    ; claw_convert:81|count[7]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 6.376 ns                ;
; N/A                                     ; 145.82 MHz ( period = 6.858 ns )                    ; info_mux2:88|servo_claw[1] ; claw_convert:81|angle_pwm   ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 147.21 MHz ( period = 6.793 ns )                    ; info_mux2:88|servo_claw[2] ; claw_convert:81|angle_pwm   ; clk        ; clk      ; None                        ; None                      ; 6.217 ns                ;
; N/A                                     ; 148.30 MHz ( period = 6.743 ns )                    ; rx2:71|cnt[0]              ; rx2:71|buf[4]               ; clk        ; clk      ; None                        ; None                      ; 6.167 ns                ;
; N/A                                     ; 148.32 MHz ( period = 6.742 ns )                    ; rx2:71|cnt[0]              ; rx2:71|buf[5]               ; clk        ; clk      ; None                        ; None                      ; 6.166 ns                ;
; N/A                                     ; 148.72 MHz ( period = 6.724 ns )                    ; rx2:71|cnt[4]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 6.148 ns                ;
; N/A                                     ; 148.72 MHz ( period = 6.724 ns )                    ; rx2:71|cnt[4]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 6.148 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; dc_pwm1:57|cnt[3]          ; dc_pwm1:57|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 149.63 MHz ( period = 6.683 ns )                    ; rx2:71|cnt[5]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 6.107 ns                ;
; N/A                                     ; 149.63 MHz ( period = 6.683 ns )                    ; rx2:71|cnt[5]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 6.107 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; dc_pwm1:57|cnt[7]          ; dc_pwm1:57|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 151.79 MHz ( period = 6.588 ns )                    ; dc_pwm1:57|cnt[6]          ; dc_pwm1:57|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 6.012 ns                ;
; N/A                                     ; 152.05 MHz ( period = 6.577 ns )                    ; rx2:71|cnt[7]              ; rx2:71|buf[4]               ; clk        ; clk      ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 152.07 MHz ( period = 6.576 ns )                    ; rx2:71|cnt[7]              ; rx2:71|buf[5]               ; clk        ; clk      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 152.23 MHz ( period = 6.569 ns )                    ; info_mux2:88|servo_claw[0] ; claw_convert:81|angle_pwm   ; clk        ; clk      ; None                        ; None                      ; 5.993 ns                ;
; N/A                                     ; 153.75 MHz ( period = 6.504 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.928 ns                ;
; N/A                                     ; 153.75 MHz ( period = 6.504 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.928 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; dc_pwm1:80|cnt[5]          ; dc_pwm1:80|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; dc_pwm1:57|cnt[4]          ; dc_pwm1:57|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 155.11 MHz ( period = 6.447 ns )                    ; claw_convert:81|count[1]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 5.871 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; rx2:71|cnt[3]              ; rx2:71|buf[4]               ; clk        ; clk      ; None                        ; None                      ; 5.868 ns                ;
; N/A                                     ; 155.21 MHz ( period = 6.443 ns )                    ; rx2:71|cnt[3]              ; rx2:71|buf[5]               ; clk        ; clk      ; None                        ; None                      ; 5.867 ns                ;
; N/A                                     ; 155.86 MHz ( period = 6.416 ns )                    ; rx2:71|cnt[7]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.840 ns                ;
; N/A                                     ; 155.86 MHz ( period = 6.416 ns )                    ; rx2:71|cnt[7]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.840 ns                ;
; N/A                                     ; 156.13 MHz ( period = 6.405 ns )                    ; rx2:71|cnt[3]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.829 ns                ;
; N/A                                     ; 156.13 MHz ( period = 6.405 ns )                    ; rx2:71|cnt[3]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.829 ns                ;
; N/A                                     ; 156.40 MHz ( period = 6.394 ns )                    ; rx2:71|cnt[0]              ; rx2:71|buf[6]               ; clk        ; clk      ; None                        ; None                      ; 5.818 ns                ;
; N/A                                     ; 156.42 MHz ( period = 6.393 ns )                    ; rx2:71|cnt[0]              ; rx2:71|buf[3]               ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 156.62 MHz ( period = 6.385 ns )                    ; info_mux2:88|servo_arm[1]  ; arm_convert:77|angle_pwm    ; clk        ; clk      ; None                        ; None                      ; 5.809 ns                ;
; N/A                                     ; 156.76 MHz ( period = 6.379 ns )                    ; rx2:71|cnt[2]              ; rx2:71|buf[4]               ; clk        ; clk      ; None                        ; None                      ; 5.803 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; rx2:71|cnt[2]              ; rx2:71|buf[5]               ; clk        ; clk      ; None                        ; None                      ; 5.802 ns                ;
; N/A                                     ; 157.48 MHz ( period = 6.350 ns )                    ; claw_convert:81|count[0]   ; servo_convert1:82|angle_pwm ; clk        ; clk      ; None                        ; None                      ; 5.774 ns                ;
; N/A                                     ; 158.00 MHz ( period = 6.329 ns )                    ; info_mux2:88|servo_arm[0]  ; arm_convert:77|angle_pwm    ; clk        ; clk      ; None                        ; None                      ; 5.753 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[7]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[6]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[5]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[4]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[3]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[2]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[1]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.13 MHz ( period = 6.324 ns )                    ; dc_pwm1:80|cnt[6]          ; dc_pwm1:80|cnt[0]           ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[11]   ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[9]    ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[10]   ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[8]    ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; rx2:71|cnt[6]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; rx2:71|cnt[6]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[7]    ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[6]    ; clk        ; clk      ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 160.10 MHz ( period = 6.246 ns )                    ; rx2:71|cnt[4]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.670 ns                ;
; N/A                                     ; 160.10 MHz ( period = 6.246 ns )                    ; rx2:71|cnt[4]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.670 ns                ;
; N/A                                     ; 160.57 MHz ( period = 6.228 ns )                    ; rx2:71|cnt[7]              ; rx2:71|buf[6]               ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 160.59 MHz ( period = 6.227 ns )                    ; rx2:71|cnt[7]              ; rx2:71|buf[3]               ; clk        ; clk      ; None                        ; None                      ; 5.651 ns                ;
; N/A                                     ; 161.11 MHz ( period = 6.207 ns )                    ; rx2:71|cnt[1]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.631 ns                ;
; N/A                                     ; 161.11 MHz ( period = 6.207 ns )                    ; rx2:71|cnt[1]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.631 ns                ;
; N/A                                     ; 161.16 MHz ( period = 6.205 ns )                    ; rx2:71|cnt[5]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.629 ns                ;
; N/A                                     ; 161.16 MHz ( period = 6.205 ns )                    ; rx2:71|cnt[5]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.629 ns                ;
; N/A                                     ; 161.37 MHz ( period = 6.197 ns )                    ; rx2:71|cnt[2]              ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.621 ns                ;
; N/A                                     ; 161.37 MHz ( period = 6.197 ns )                    ; rx2:71|cnt[2]              ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.621 ns                ;
; N/A                                     ; 162.23 MHz ( period = 6.164 ns )                    ; rx2:71|start_bit           ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 162.23 MHz ( period = 6.164 ns )                    ; rx2:71|start_bit           ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 162.28 MHz ( period = 6.162 ns )                    ; fdiv1:42|cnt[0]            ; fdiv1:42|cnt[7]             ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; info_mux2:88|servo_arm[2]  ; arm_convert:77|angle_pwm    ; clk        ; clk      ; None                        ; None                      ; 5.571 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[11]   ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[9]    ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[10]   ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[8]    ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[7]    ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[6]    ; clk        ; clk      ; None                        ; None                      ; 5.520 ns                ;
; N/A                                     ; 164.07 MHz ( period = 6.095 ns )                    ; rx2:71|cnt[3]              ; rx2:71|buf[6]               ; clk        ; clk      ; None                        ; None                      ; 5.519 ns                ;
; N/A                                     ; 164.10 MHz ( period = 6.094 ns )                    ; rx2:71|cnt[3]              ; rx2:71|buf[3]               ; clk        ; clk      ; None                        ; None                      ; 5.518 ns                ;
; N/A                                     ; 164.91 MHz ( period = 6.064 ns )                    ; fdiv1:42|cnt[0]            ; fdiv1:42|cnt[5]             ; clk        ; clk      ; None                        ; None                      ; 5.488 ns                ;
; N/A                                     ; 165.32 MHz ( period = 6.049 ns )                    ; rx2:71|cnt[0]              ; rx2:71|buf[7]               ; clk        ; clk      ; None                        ; None                      ; 5.473 ns                ;
; N/A                                     ; 165.34 MHz ( period = 6.048 ns )                    ; rx2:71|cnt[0]              ; rx2:71|stop_bit             ; clk        ; clk      ; None                        ; None                      ; 5.472 ns                ;
; N/A                                     ; 165.37 MHz ( period = 6.047 ns )                    ; fdiv1:42|cnt[0]            ; fdiv1:42|cnt[4]             ; clk        ; clk      ; None                        ; None                      ; 5.471 ns                ;
; N/A                                     ; 165.84 MHz ( period = 6.030 ns )                    ; rx2:71|cnt[2]              ; rx2:71|buf[6]               ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 165.86 MHz ( period = 6.029 ns )                    ; rx2:71|cnt[2]              ; rx2:71|buf[3]               ; clk        ; clk      ; None                        ; None                      ; 5.453 ns                ;
; N/A                                     ; 166.06 MHz ( period = 6.022 ns )                    ; rx2:71|cnt[4]              ; rx2:71|start_bit            ; clk        ; clk      ; None                        ; None                      ; 5.446 ns                ;
; N/A                                     ; 166.31 MHz ( period = 6.013 ns )                    ; rx2:71|cnt[2]              ; rx2:71|buf[7]               ; clk        ; clk      ; None                        ; None                      ; 5.437 ns                ;
; N/A                                     ; 166.33 MHz ( period = 6.012 ns )                    ; rx2:71|cnt[2]              ; rx2:71|stop_bit             ; clk        ; clk      ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 166.92 MHz ( period = 5.991 ns )                    ; fdiv1:42|cnt[1]            ; fdiv1:42|cnt[1]             ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 167.79 MHz ( period = 5.960 ns )                    ; fdiv1:42|cnt[2]            ; fdiv1:42|cnt[7]             ; clk        ; clk      ; None                        ; None                      ; 5.384 ns                ;
; N/A                                     ; 168.12 MHz ( period = 5.948 ns )                    ; fdiv1:42|cnt[3]            ; fdiv1:42|cnt[7]             ; clk        ; clk      ; None                        ; None                      ; 5.372 ns                ;
; N/A                                     ; 168.12 MHz ( period = 5.948 ns )                    ; rx2:71|cnt[1]              ; rx2:71|buf[4]               ; clk        ; clk      ; None                        ; None                      ; 5.372 ns                ;
; N/A                                     ; 168.15 MHz ( period = 5.947 ns )                    ; rx2:71|cnt[1]              ; rx2:71|buf[5]               ; clk        ; clk      ; None                        ; None                      ; 5.371 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[5]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[0]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[4]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[3]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[2]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.18 MHz ( period = 5.946 ns )                    ; claw_convert:81|count[4]   ; claw_convert:81|count[1]    ; clk        ; clk      ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 168.41 MHz ( period = 5.938 ns )                    ; rx2:71|cnt[7]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.362 ns                ;
; N/A                                     ; 168.41 MHz ( period = 5.938 ns )                    ; rx2:71|cnt[7]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.362 ns                ;
; N/A                                     ; 168.72 MHz ( period = 5.927 ns )                    ; rx2:71|cnt[3]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.351 ns                ;
; N/A                                     ; 168.72 MHz ( period = 5.927 ns )                    ; rx2:71|cnt[3]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.351 ns                ;
; N/A                                     ; 170.59 MHz ( period = 5.862 ns )                    ; rx2:71|stop_bit            ; rx2:71|y[2]                 ; clk        ; clk      ; None                        ; None                      ; 5.286 ns                ;
; N/A                                     ; 170.59 MHz ( period = 5.862 ns )                    ; rx2:71|stop_bit            ; rx2:71|y[1]                 ; clk        ; clk      ; None                        ; None                      ; 5.286 ns                ;
; N/A                                     ; 170.59 MHz ( period = 5.862 ns )                    ; fdiv1:42|cnt[2]            ; fdiv1:42|cnt[5]             ; clk        ; clk      ; None                        ; None                      ; 5.286 ns                ;
; N/A                                     ; 170.94 MHz ( period = 5.850 ns )                    ; fdiv1:42|cnt[3]            ; fdiv1:42|cnt[5]             ; clk        ; clk      ; None                        ; None                      ; 5.274 ns                ;
; N/A                                     ; 171.09 MHz ( period = 5.845 ns )                    ; fdiv1:42|cnt[2]            ; fdiv1:42|cnt[4]             ; clk        ; clk      ; None                        ; None                      ; 5.269 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; fdiv1:42|cnt[3]            ; fdiv1:42|cnt[4]             ; clk        ; clk      ; None                        ; None                      ; 5.257 ns                ;
; N/A                                     ; 171.94 MHz ( period = 5.816 ns )                    ; rx2:71|cnt[6]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.240 ns                ;
; N/A                                     ; 171.94 MHz ( period = 5.816 ns )                    ; rx2:71|cnt[6]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.240 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[11]   ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[9]    ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[10]   ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[8]    ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[7]    ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 172.74 MHz ( period = 5.789 ns )                    ; claw_convert:81|count[2]   ; claw_convert:81|count[6]    ; clk        ; clk      ; None                        ; None                      ; 5.213 ns                ;
; N/A                                     ; 173.76 MHz ( period = 5.755 ns )                    ; fdiv1:42|cnt[4]            ; fdiv1:42|cnt[7]             ; clk        ; clk      ; None                        ; None                      ; 5.179 ns                ;
; N/A                                     ; 173.91 MHz ( period = 5.750 ns )                    ; rx2:71|cnt[3]              ; rx2:71|buf[7]               ; clk        ; clk      ; None                        ; None                      ; 5.174 ns                ;
; N/A                                     ; 173.94 MHz ( period = 5.749 ns )                    ; rx2:71|cnt[3]              ; rx2:71|stop_bit             ; clk        ; clk      ; None                        ; None                      ; 5.173 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[5]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[0]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[4]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[3]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[2]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; claw_convert:81|count[1]   ; claw_convert:81|count[1]    ; clk        ; clk      ; None                        ; None                      ; 5.172 ns                ;
; N/A                                     ; 174.55 MHz ( period = 5.729 ns )                    ; rx2:71|cnt[1]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.153 ns                ;
; N/A                                     ; 174.55 MHz ( period = 5.729 ns )                    ; rx2:71|cnt[1]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.153 ns                ;
; N/A                                     ; 174.86 MHz ( period = 5.719 ns )                    ; rx2:71|cnt[2]              ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.143 ns                ;
; N/A                                     ; 174.86 MHz ( period = 5.719 ns )                    ; rx2:71|cnt[2]              ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.143 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; rx2:71|cnt[6]              ; rx2:71|start_bit            ; clk        ; clk      ; None                        ; None                      ; 5.129 ns                ;
; N/A                                     ; 175.87 MHz ( period = 5.686 ns )                    ; rx2:71|start_bit           ; rx2:71|y[6]                 ; clk        ; clk      ; None                        ; None                      ; 5.110 ns                ;
; N/A                                     ; 175.87 MHz ( period = 5.686 ns )                    ; rx2:71|start_bit           ; rx2:71|y[7]                 ; clk        ; clk      ; None                        ; None                      ; 5.110 ns                ;
; N/A                                     ; 175.87 MHz ( period = 5.686 ns )                    ; fdiv1:42|cnt[5]            ; fdiv1:42|cnt[7]             ; clk        ; clk      ; None                        ; None                      ; 5.110 ns                ;
; N/A                                     ; 176.18 MHz ( period = 5.676 ns )                    ; rx2:71|cnt[6]              ; rx2:71|buf[7]               ; clk        ; clk      ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 176.21 MHz ( period = 5.675 ns )                    ; rx2:71|cnt[6]              ; rx2:71|stop_bit             ; clk        ; clk      ; None                        ; None                      ; 5.099 ns                ;
; N/A                                     ; 176.77 MHz ( period = 5.657 ns )                    ; fdiv1:42|cnt[4]            ; fdiv1:42|cnt[5]             ; clk        ; clk      ; None                        ; None                      ; 5.081 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[11]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[9]    ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[10]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[8]    ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[7]    ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; claw_convert:81|count[7]   ; claw_convert:81|count[6]    ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 178.38 MHz ( period = 5.606 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[3]                 ; clk        ; clk      ; None                        ; None                      ; 5.030 ns                ;
; N/A                                     ; 178.38 MHz ( period = 5.606 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[0]                 ; clk        ; clk      ; None                        ; None                      ; 5.030 ns                ;
; N/A                                     ; 178.38 MHz ( period = 5.606 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[4]                 ; clk        ; clk      ; None                        ; None                      ; 5.030 ns                ;
; N/A                                     ; 178.38 MHz ( period = 5.606 ns )                    ; rx2:71|cnt[0]              ; rx2:71|y[5]                 ; clk        ; clk      ; None                        ; None                      ; 5.030 ns                ;
; N/A                                     ; 178.60 MHz ( period = 5.599 ns )                    ; rx2:71|cnt[1]              ; rx2:71|buf[6]               ; clk        ; clk      ; None                        ; None                      ; 5.023 ns                ;
; N/A                                     ; 178.64 MHz ( period = 5.598 ns )                    ; rx2:71|cnt[1]              ; rx2:71|buf[3]               ; clk        ; clk      ; None                        ; None                      ; 5.022 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[11]   ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[9]    ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[10]   ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[8]    ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[7]    ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A                                     ; 178.73 MHz ( period = 5.595 ns )                    ; claw_convert:81|count[3]   ; claw_convert:81|count[6]    ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+---------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To               ; To Clock ;
+-------+--------------+------------+---------+------------------+----------+
; N/A   ; None         ; -0.983 ns  ; data_pc ; rx2:71|start_bit ; clk      ;
; N/A   ; None         ; -1.181 ns  ; data_pc ; rx2:71|buf[0]    ; clk      ;
; N/A   ; None         ; -1.980 ns  ; data_pc ; rx2:71|buf[2]    ; clk      ;
; N/A   ; None         ; -2.265 ns  ; data_pc ; rx2:71|buf[4]    ; clk      ;
; N/A   ; None         ; -2.266 ns  ; data_pc ; rx2:71|buf[7]    ; clk      ;
; N/A   ; None         ; -2.402 ns  ; data_pc ; rx2:71|buf[1]    ; clk      ;
; N/A   ; None         ; -2.515 ns  ; data_pc ; rx2:71|stop_bit  ; clk      ;
; N/A   ; None         ; -2.519 ns  ; data_pc ; rx2:71|buf[6]    ; clk      ;
; N/A   ; None         ; -2.529 ns  ; data_pc ; rx2:71|buf[5]    ; clk      ;
; N/A   ; None         ; -2.530 ns  ; data_pc ; rx2:71|buf[3]    ; clk      ;
+-------+--------------+------------+---------+------------------+----------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+-----------------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To     ; From Clock ;
+-------+--------------+------------+-----------------------------+--------+------------+
; N/A   ; None         ; 11.679 ns  ; dc_pwm1:80|out_pwm          ; motor4 ; clk        ;
; N/A   ; None         ; 11.671 ns  ; claw_convert:81|angle_pwm   ; claw   ; clk        ;
; N/A   ; None         ; 11.249 ns  ; info_mux2:88|motors[3]      ; motor4 ; clk        ;
; N/A   ; None         ; 11.244 ns  ; dc_pwm1:57|out_pwm          ; motor2 ; clk        ;
; N/A   ; None         ; 11.241 ns  ; dc_pwm1:80|out_pwm          ; motor3 ; clk        ;
; N/A   ; None         ; 11.226 ns  ; servo_convert1:82|angle_pwm ; servo  ; clk        ;
; N/A   ; None         ; 11.206 ns  ; dc_pwm1:57|out_pwm          ; motor1 ; clk        ;
; N/A   ; None         ; 11.151 ns  ; arm_convert:77|angle_pwm    ; arm    ; clk        ;
; N/A   ; None         ; 10.818 ns  ; info_mux2:88|motors[1]      ; motor2 ; clk        ;
; N/A   ; None         ; 10.809 ns  ; info_mux2:88|motors[2]      ; motor3 ; clk        ;
; N/A   ; None         ; 10.782 ns  ; info_mux2:88|motors[0]      ; motor1 ; clk        ;
; N/A   ; None         ; 6.991 ns   ; fdiv1:42|fout               ; freq   ; clk        ;
+-------+--------------+------------+-----------------------------+--------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+---------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To   ;
+-------+-------------------+-----------------+---------+------+
; N/A   ; None              ; 3.928 ns        ; data_pc ; data ;
+-------+-------------------+-----------------+---------+------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+---------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To               ; To Clock ;
+---------------+-------------+-----------+---------+------------------+----------+
; N/A           ; None        ; 2.980 ns  ; data_pc ; rx2:71|buf[3]    ; clk      ;
; N/A           ; None        ; 2.979 ns  ; data_pc ; rx2:71|buf[5]    ; clk      ;
; N/A           ; None        ; 2.969 ns  ; data_pc ; rx2:71|buf[6]    ; clk      ;
; N/A           ; None        ; 2.965 ns  ; data_pc ; rx2:71|stop_bit  ; clk      ;
; N/A           ; None        ; 2.852 ns  ; data_pc ; rx2:71|buf[1]    ; clk      ;
; N/A           ; None        ; 2.716 ns  ; data_pc ; rx2:71|buf[7]    ; clk      ;
; N/A           ; None        ; 2.715 ns  ; data_pc ; rx2:71|buf[4]    ; clk      ;
; N/A           ; None        ; 2.430 ns  ; data_pc ; rx2:71|buf[2]    ; clk      ;
; N/A           ; None        ; 1.631 ns  ; data_pc ; rx2:71|buf[0]    ; clk      ;
; N/A           ; None        ; 1.433 ns  ; data_pc ; rx2:71|start_bit ; clk      ;
+---------------+-------------+-----------+---------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Feb 27 11:02:34 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off everything -c everything
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "data_pc" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "fdiv1:42|fout" as buffer
Info: Clock "clk" has Internal fmax of 111.86 MHz between source register "info_mux2:88|servo_cam[1]" and destination register "servo_convert1:82|angle_pwm" (period= 8.94 ns)
    Info: + Longest register to register delay is 8.364 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y3_N9; Fanout = 11; REG Node = 'info_mux2:88|servo_cam[1]'
        Info: 2: + IC(2.112 ns) + CELL(0.742 ns) = 2.854 ns; Loc. = LC_X7_Y2_N2; Fanout = 2; COMB Node = 'servo_convert1:82|LessThan1~12'
        Info: 3: + IC(1.412 ns) + CELL(0.163 ns) = 4.429 ns; Loc. = LC_X7_Y2_N0; Fanout = 1; COMB Node = 'servo_convert1:82|LessThan1~14'
        Info: 4: + IC(0.637 ns) + CELL(0.415 ns) = 5.481 ns; Loc. = LC_X7_Y2_N5; Fanout = 1; COMB Node = 'servo_convert1:82|LessThan1~15'
        Info: 5: + IC(1.992 ns) + CELL(0.163 ns) = 7.636 ns; Loc. = LC_X7_Y2_N8; Fanout = 1; COMB Node = 'servo_convert1:82|LessThan1~16'
        Info: 6: + IC(0.248 ns) + CELL(0.480 ns) = 8.364 ns; Loc. = LC_X7_Y2_N9; Fanout = 1; REG Node = 'servo_convert1:82|angle_pwm'
        Info: Total cell delay = 1.963 ns ( 23.47 % )
        Info: Total interconnect delay = 6.401 ns ( 76.53 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 6.728 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_64; Fanout = 9; CLK Node = 'clk'
            Info: 2: + IC(1.119 ns) + CELL(1.051 ns) = 3.115 ns; Loc. = LC_X2_Y4_N3; Fanout = 76; REG Node = 'fdiv1:42|fout'
            Info: 3: + IC(2.867 ns) + CELL(0.746 ns) = 6.728 ns; Loc. = LC_X7_Y2_N9; Fanout = 1; REG Node = 'servo_convert1:82|angle_pwm'
            Info: Total cell delay = 2.742 ns ( 40.76 % )
            Info: Total interconnect delay = 3.986 ns ( 59.24 % )
        Info: - Longest clock path from clock "clk" to source register is 6.728 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_64; Fanout = 9; CLK Node = 'clk'
            Info: 2: + IC(1.119 ns) + CELL(1.051 ns) = 3.115 ns; Loc. = LC_X2_Y4_N3; Fanout = 76; REG Node = 'fdiv1:42|fout'
            Info: 3: + IC(2.867 ns) + CELL(0.746 ns) = 6.728 ns; Loc. = LC_X7_Y3_N9; Fanout = 11; REG Node = 'info_mux2:88|servo_cam[1]'
            Info: Total cell delay = 2.742 ns ( 40.76 % )
            Info: Total interconnect delay = 3.986 ns ( 59.24 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
Info: No valid register-to-register data paths exist for clock "data_pc"
Info: tsu for register "rx2:71|start_bit" (data pin = "data_pc", clock pin = "clk") is -0.983 ns
    Info: + Longest pin to register delay is 5.474 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_71; Fanout = 12; CLK Node = 'data_pc'
        Info: 2: + IC(3.593 ns) + CELL(0.961 ns) = 5.474 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'rx2:71|start_bit'
        Info: Total cell delay = 1.881 ns ( 34.36 % )
        Info: Total interconnect delay = 3.593 ns ( 65.64 % )
    Info: + Micro setup delay of destination is 0.271 ns
    Info: - Shortest clock path from clock "clk" to destination register is 6.728 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_64; Fanout = 9; CLK Node = 'clk'
        Info: 2: + IC(1.119 ns) + CELL(1.051 ns) = 3.115 ns; Loc. = LC_X2_Y4_N3; Fanout = 76; REG Node = 'fdiv1:42|fout'
        Info: 3: + IC(2.867 ns) + CELL(0.746 ns) = 6.728 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'rx2:71|start_bit'
        Info: Total cell delay = 2.742 ns ( 40.76 % )
        Info: Total interconnect delay = 3.986 ns ( 59.24 % )
Info: tco from clock "clk" to destination pin "motor4" through register "dc_pwm1:80|out_pwm" is 11.679 ns
    Info: + Longest clock path from clock "clk" to source register is 6.728 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_64; Fanout = 9; CLK Node = 'clk'
        Info: 2: + IC(1.119 ns) + CELL(1.051 ns) = 3.115 ns; Loc. = LC_X2_Y4_N3; Fanout = 76; REG Node = 'fdiv1:42|fout'
        Info: 3: + IC(2.867 ns) + CELL(0.746 ns) = 6.728 ns; Loc. = LC_X3_Y2_N8; Fanout = 2; REG Node = 'dc_pwm1:80|out_pwm'
        Info: Total cell delay = 2.742 ns ( 40.76 % )
        Info: Total interconnect delay = 3.986 ns ( 59.24 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Longest register to pin delay is 4.646 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y2_N8; Fanout = 2; REG Node = 'dc_pwm1:80|out_pwm'
        Info: 2: + IC(0.751 ns) + CELL(0.163 ns) = 0.914 ns; Loc. = LC_X3_Y2_N9; Fanout = 1; COMB Node = 'motor_control2:79|m4'
        Info: 3: + IC(1.849 ns) + CELL(1.883 ns) = 4.646 ns; Loc. = PIN_19; Fanout = 0; PIN Node = 'motor4'
        Info: Total cell delay = 2.046 ns ( 44.04 % )
        Info: Total interconnect delay = 2.600 ns ( 55.96 % )
Info: Longest tpd from source pin "data_pc" to destination pin "data" is 3.928 ns
    Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_71; Fanout = 12; CLK Node = 'data_pc'
    Info: 2: + IC(1.125 ns) + CELL(1.883 ns) = 3.928 ns; Loc. = PIN_74; Fanout = 0; PIN Node = 'data'
    Info: Total cell delay = 2.803 ns ( 71.36 % )
    Info: Total interconnect delay = 1.125 ns ( 28.64 % )
Info: th for register "rx2:71|buf[3]" (data pin = "data_pc", clock pin = "clk") is 2.980 ns
    Info: + Longest clock path from clock "clk" to destination register is 6.728 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_64; Fanout = 9; CLK Node = 'clk'
        Info: 2: + IC(1.119 ns) + CELL(1.051 ns) = 3.115 ns; Loc. = LC_X2_Y4_N3; Fanout = 76; REG Node = 'fdiv1:42|fout'
        Info: 3: + IC(2.867 ns) + CELL(0.746 ns) = 6.728 ns; Loc. = LC_X6_Y2_N2; Fanout = 2; REG Node = 'rx2:71|buf[3]'
        Info: Total cell delay = 2.742 ns ( 40.76 % )
        Info: Total interconnect delay = 3.986 ns ( 59.24 % )
    Info: + Micro hold delay of destination is 0.179 ns
    Info: - Shortest pin to register delay is 3.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_71; Fanout = 12; CLK Node = 'data_pc'
        Info: 2: + IC(2.354 ns) + CELL(0.653 ns) = 3.927 ns; Loc. = LC_X6_Y2_N2; Fanout = 2; REG Node = 'rx2:71|buf[3]'
        Info: Total cell delay = 1.573 ns ( 40.06 % )
        Info: Total interconnect delay = 2.354 ns ( 59.94 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 207 megabytes
    Info: Processing ended: Tue Feb 27 11:02:34 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


