TimeQuest Timing Analyzer report for UnidadeDeControle
Thu Mar 06 21:55:45 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clock'
 13. Slow 1200mV 100C Model Hold: 'clock'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clock'
 27. Slow 1200mV -40C Model Hold: 'clock'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clock'
 40. Fast 1200mV -40C Model Hold: 'clock'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UnidadeDeControle                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C25F256I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  50.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.16 MHz ; 247.16 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.523 ; -38.306             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.401 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -45.405                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.523 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 2.046      ;
; -1.503 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.833      ;
; -1.499 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 2.022      ;
; -1.462 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.985      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.377 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.168     ; 1.707      ;
; -1.349 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.872      ;
; -1.344 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.867      ;
; -1.311 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.834      ;
; -1.309 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.832      ;
; -1.302 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.825      ;
; -1.261 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.784      ;
; -1.217 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.957      ;
; -1.217 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.957      ;
; -1.216 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.956      ;
; -1.187 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.710      ;
; -1.175 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.698      ;
; -1.168 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.692      ;
; -1.158 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.681      ;
; -1.144 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.668      ;
; -1.135 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.658      ;
; -1.116 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.639      ;
; -1.053 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.793      ;
; -1.012 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.536      ;
; -1.011 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.751      ;
; -1.010 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.750      ;
; -1.009 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.749      ;
; -1.008 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.748      ;
; -1.007 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.747      ;
; -1.000 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.740      ;
; -1.000 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.740      ;
; -0.999 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.739      ;
; -0.999 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.025      ; 1.522      ;
; -0.976 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.499      ;
; -0.975 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.025      ; 1.498      ;
; -0.974 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.497      ;
; -0.972 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.899      ;
; -0.967 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.707      ;
; -0.963 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.703      ;
; -0.954 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.477      ;
; -0.953 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.693      ;
; -0.948 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.688      ;
; -0.940 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.464      ;
; -0.913 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.436      ;
; -0.913 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.025      ; 1.436      ;
; -0.851 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.591      ;
; -0.850 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.590      ;
; -0.849 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.589      ;
; -0.848 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.588      ;
; -0.847 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.587      ;
; -0.847 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.587      ;
; -0.839 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.362      ;
; -0.825 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.025      ; 1.348      ;
; -0.803 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.543      ;
; -0.792 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.026      ; 1.316      ;
; -0.786 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.025      ; 1.309      ;
; -0.776 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.516      ;
; -0.775 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.515      ;
; -0.774 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.514      ;
; -0.774 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.701      ;
; -0.773 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.513      ;
; -0.772 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.512      ;
; -0.755 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.071     ; 1.682      ;
; -0.739 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.479      ;
; -0.739 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.479      ;
; -0.723 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.072     ; 1.649      ;
; -0.707 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.025      ; 1.230      ;
; -0.687 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.427      ;
; -0.649 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.389      ;
; -0.649 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.389      ;
; -0.649 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.389      ;
; -0.649 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.389      ;
; -0.648 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.242      ; 1.388      ;
; -0.642 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.382      ;
; -0.636 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.376      ;
; -0.629 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.242      ; 1.369      ;
; -0.629 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.025      ; 1.152      ;
; -0.617 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.357      ;
; -0.605 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.072     ; 1.531      ;
; -0.588 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.328      ;
; -0.588 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.072     ; 1.514      ;
; -0.546 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 1.000        ; -0.071     ; 1.473      ;
; -0.523 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.242      ; 1.263      ;
; -0.480 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.242      ; 1.220      ;
; -0.456 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.242      ; 1.196      ;
; -0.433 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.242      ; 1.173      ;
; -0.433 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.072     ; 1.359      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.401 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.087      ; 0.674      ;
; 0.417 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.674      ;
; 0.626 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.071      ; 0.883      ;
; 0.632 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.497      ; 1.315      ;
; 0.644 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.497      ; 1.327      ;
; 0.687 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.497      ; 1.370      ;
; 0.759 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 0.866      ;
; 0.787 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.402      ; 0.895      ;
; 0.792 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.087      ; 1.065      ;
; 0.830 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 0.937      ;
; 0.848 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 0.955      ;
; 0.887 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.401      ; 0.994      ;
; 0.896 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.154      ;
; 0.909 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.016      ;
; 0.950 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.072      ; 1.208      ;
; 0.992 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.100      ;
; 0.994 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.071      ; 1.251      ;
; 1.044 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.072      ; 1.302      ;
; 1.048 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.071      ; 1.305      ;
; 1.052 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.159      ;
; 1.094 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.202      ;
; 1.098 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.356      ;
; 1.101 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.208      ;
; 1.120 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.228      ;
; 1.143 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.250      ;
; 1.144 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.251      ;
; 1.145 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.252      ;
; 1.146 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.253      ;
; 1.147 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.254      ;
; 1.158 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.032      ;
; 1.168 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.402      ; 1.276      ;
; 1.180 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.287      ;
; 1.185 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.072      ; 1.443      ;
; 1.214 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.322      ;
; 1.214 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.088      ;
; 1.215 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.323      ;
; 1.253 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.360      ;
; 1.253 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.360      ;
; 1.253 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.360      ;
; 1.253 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.360      ;
; 1.254 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.401      ; 1.361      ;
; 1.279 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.537      ;
; 1.332 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.206      ;
; 1.337 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.595      ;
; 1.341 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.215      ;
; 1.344 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.402      ; 1.452      ;
; 1.353 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.227      ;
; 1.354 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.462      ;
; 1.374 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.248      ;
; 1.376 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.484      ;
; 1.376 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.484      ;
; 1.376 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.484      ;
; 1.376 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.484      ;
; 1.377 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.485      ;
; 1.380 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.488      ;
; 1.380 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.488      ;
; 1.381 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.489      ;
; 1.393 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.500      ;
; 1.428 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.685      ;
; 1.436 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.401      ; 1.543      ;
; 1.455 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.329      ;
; 1.457 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.331      ;
; 1.462 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.336      ;
; 1.464 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.338      ;
; 1.470 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.344      ;
; 1.471 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.578      ;
; 1.471 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.578      ;
; 1.472 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.401      ; 1.579      ;
; 1.474 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.348      ;
; 1.477 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.402      ; 1.585      ;
; 1.492 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.366      ;
; 1.493 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.367      ;
; 1.497 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.402      ; 1.605      ;
; 1.508 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.616      ;
; 1.508 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.616      ;
; 1.508 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.402      ; 1.616      ;
; 1.508 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.616      ;
; 1.509 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.402      ; 1.617      ;
; 1.516 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.390      ;
; 1.577 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.401      ; 1.684      ;
; 1.638 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.512      ;
; 1.647 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.521      ;
; 1.654 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.528      ;
; 1.655 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.529      ;
; 1.665 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.539      ;
; 1.673 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.168      ; 1.547      ;
; 1.688 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.562      ;
; 1.767 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.641      ;
; 1.767 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.641      ;
; 1.779 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.653      ;
; 1.785 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.659      ;
; 1.814 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.168      ; 1.688      ;
; 1.839 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.168      ; 1.713      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clock'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leFila~reg0             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0          ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16   ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Busca            ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao     ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed    ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Erro             ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch            ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16      ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16   ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0         ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0             ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0             ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]         ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]          ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[13]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[14]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[15]         ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[1]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[2]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[7]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[8]          ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[9]          ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlDemuxData~reg0      ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0     ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0     ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0     ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0         ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0         ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; habULA~reg0             ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; leFila~reg0             ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; clock ; Rise       ; regDataLe~reg0          ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0|clk  ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0|clk ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0|clk ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0|clk ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0|clk     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0|clk     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 2.509  ; 2.841  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.872  ; 2.214  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.700  ; 2.024  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.359  ; 1.704  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.377 ; -0.223 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 2.031  ; 2.372  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.442 ; -0.280 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 2.073  ; 2.379  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 2.188  ; 2.540  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 2.038  ; 2.405  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.716  ; 2.076  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.748  ; 2.057  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.894  ; 2.238  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.803  ; 2.199  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.741  ; 2.048  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 2.509  ; 2.841  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.784  ; 2.187  ; Rise       ; clock           ;
; reset       ; clock      ; 1.580  ; 1.604  ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.333  ; 1.681  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.776  ; 0.627  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -1.453 ; -1.783 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -1.274 ; -1.576 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.947 ; -1.269 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.714  ; 0.572  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -1.592 ; -1.911 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.776  ; 0.627  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -1.632 ; -1.916 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.756 ; -2.096 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.599 ; -1.942 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -1.286 ; -1.627 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -1.321 ; -1.608 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -1.475 ; -1.806 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -1.370 ; -1.745 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -1.314 ; -1.599 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -2.065 ; -2.385 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -1.350 ; -1.733 ; Rise       ; clock           ;
; reset       ; clock      ; -1.129 ; -1.182 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.914 ; -1.231 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.217 ; 6.206 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.977 ; 6.968 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.977 ; 6.968 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.560 ; 6.550 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.875 ; 6.888 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.585 ; 6.572 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.585 ; 6.572 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.916 ; 6.931 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.897 ; 6.898 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.897 ; 6.858 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.630 ; 6.640 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.078 ; 6.066 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.410 ; 6.400 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.811 ; 6.801 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.410 ; 6.400 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.712 ; 6.725 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.434 ; 6.421 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.434 ; 6.421 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.749 ; 6.763 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.731 ; 6.731 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.731 ; 6.693 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.475 ; 6.483 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 277.47 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.302 ; -31.310             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.329 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -45.405                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.302 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.652      ;
; -1.269 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.796      ;
; -1.238 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.765      ;
; -1.209 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.736      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.148 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.150     ; 1.498      ;
; -1.106 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.633      ;
; -1.100 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.627      ;
; -1.093 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.620      ;
; -1.079 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.606      ;
; -1.034 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.561      ;
; -1.020 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.547      ;
; -0.991 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.518      ;
; -0.975 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.502      ;
; -0.957 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.672      ;
; -0.957 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.672      ;
; -0.955 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.670      ;
; -0.949 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.476      ;
; -0.937 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.464      ;
; -0.921 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.448      ;
; -0.915 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.442      ;
; -0.913 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.440      ;
; -0.886 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.215      ; 1.601      ;
; -0.837 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.552      ;
; -0.837 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.364      ;
; -0.819 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.534      ;
; -0.818 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.533      ;
; -0.818 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.533      ;
; -0.817 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.532      ;
; -0.816 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.343      ;
; -0.815 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.530      ;
; -0.802 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.329      ;
; -0.789 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.215      ; 1.504      ;
; -0.787 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.502      ;
; -0.776 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.303      ;
; -0.769 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.484      ;
; -0.769 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.484      ;
; -0.767 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.482      ;
; -0.766 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.293      ;
; -0.760 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.287      ;
; -0.747 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.274      ;
; -0.738 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.265      ;
; -0.733 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.027      ; 1.260      ;
; -0.729 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.444      ;
; -0.703 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.418      ;
; -0.702 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.417      ;
; -0.702 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.417      ;
; -0.701 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.416      ;
; -0.700 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.059     ; 1.641      ;
; -0.699 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.414      ;
; -0.697 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.224      ;
; -0.674 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.215      ; 1.389      ;
; -0.671 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.386      ;
; -0.664 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.191      ;
; -0.654 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.181      ;
; -0.627 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.027      ; 1.154      ;
; -0.596 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.311      ;
; -0.595 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.310      ;
; -0.578 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.293      ;
; -0.578 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.293      ;
; -0.576 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.291      ;
; -0.576 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.291      ;
; -0.576 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.291      ;
; -0.560 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.059     ; 1.501      ;
; -0.518 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 1.045      ;
; -0.515 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.230      ;
; -0.514 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.229      ;
; -0.514 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.229      ;
; -0.513 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.228      ;
; -0.511 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; 0.215      ; 1.226      ;
; -0.508 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.059     ; 1.449      ;
; -0.502 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.217      ;
; -0.496 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.059     ; 1.437      ;
; -0.489 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.215      ; 1.204      ;
; -0.486 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.215      ; 1.201      ;
; -0.477 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.192      ;
; -0.462 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.177      ;
; -0.459 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.027      ; 0.986      ;
; -0.417 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.132      ;
; -0.416 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 1.131      ;
; -0.365 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.059     ; 1.306      ;
; -0.364 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 1.000        ; -0.059     ; 1.305      ;
; -0.353 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.059     ; 1.294      ;
; -0.333 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; 0.215      ; 1.048      ;
; -0.310 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; 0.215      ; 1.025      ;
; -0.287 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; 0.215      ; 1.002      ;
; -0.252 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; 0.500        ; 0.215      ; 0.967      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.329 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.574      ;
; 0.347 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.059      ; 0.574      ;
; 0.554 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.442      ; 1.164      ;
; 0.554 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.442      ; 1.164      ;
; 0.561 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.059      ; 0.788      ;
; 0.589 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.442      ; 1.199      ;
; 0.707 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.077      ; 0.952      ;
; 0.724 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 0.765      ;
; 0.763 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.353      ; 0.804      ;
; 0.784 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.060      ; 1.012      ;
; 0.792 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.353      ; 0.833      ;
; 0.813 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 0.854      ;
; 0.819 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.047      ;
; 0.824 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 0.865      ;
; 0.842 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.353      ; 0.883      ;
; 0.857 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.084      ;
; 0.906 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.133      ;
; 0.937 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.164      ;
; 0.942 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 0.983      ;
; 0.945 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 0.986      ;
; 0.982 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.209      ;
; 1.009 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.050      ;
; 1.019 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.353      ; 1.060      ;
; 1.041 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.082      ;
; 1.044 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.271      ;
; 1.052 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.093      ;
; 1.053 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.094      ;
; 1.053 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.094      ;
; 1.055 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.096      ;
; 1.055 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.096      ;
; 1.075 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; 0.353      ; 1.116      ;
; 1.089 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.130      ;
; 1.089 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.130      ;
; 1.095 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 0.933      ;
; 1.113 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.154      ;
; 1.132 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 0.970      ;
; 1.145 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.059      ; 1.372      ;
; 1.175 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.402      ;
; 1.179 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.220      ;
; 1.181 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.222      ;
; 1.181 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.222      ;
; 1.182 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.223      ;
; 1.182 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.223      ;
; 1.201 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.039      ;
; 1.203 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.354      ; 1.245      ;
; 1.204 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.042      ;
; 1.237 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.354      ; 1.279      ;
; 1.238 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.279      ;
; 1.238 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.354      ; 1.280      ;
; 1.238 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.354      ; 1.280      ;
; 1.240 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.354      ; 1.282      ;
; 1.240 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.354      ; 1.282      ;
; 1.241 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.079      ;
; 1.244 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.082      ;
; 1.280 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.507      ;
; 1.297 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.338      ;
; 1.298 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.339      ;
; 1.298 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.339      ;
; 1.304 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.345      ;
; 1.310 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.353      ; 1.351      ;
; 1.318 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; 0.354      ; 1.360      ;
; 1.322 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.160      ;
; 1.328 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.166      ;
; 1.331 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.169      ;
; 1.333 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.353      ; 1.374      ;
; 1.335 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.173      ;
; 1.345 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.183      ;
; 1.348 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.186      ;
; 1.349 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.187      ;
; 1.355 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.396      ;
; 1.356 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.397      ;
; 1.356 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.397      ;
; 1.366 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.407      ;
; 1.367 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.408      ;
; 1.367 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; 0.353      ; 1.408      ;
; 1.369 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.410      ;
; 1.369 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; 0.353      ; 1.410      ;
; 1.376 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.214      ;
; 1.383 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.221      ;
; 1.403 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; 0.353      ; 1.444      ;
; 1.480 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.318      ;
; 1.483 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.321      ;
; 1.486 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.324      ;
; 1.505 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.343      ;
; 1.515 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.353      ;
; 1.525 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.150      ; 1.363      ;
; 1.543 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.381      ;
; 1.602 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.440      ;
; 1.612 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.450      ;
; 1.629 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.467      ;
; 1.631 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.469      ;
; 1.648 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.150      ; 1.486      ;
; 1.670 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.150      ; 1.508      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clock'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Busca          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Erro           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Fetch          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habRegData~reg0       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; habULA~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; leFila~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; regDataLe~reg0        ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Busca          ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Erro           ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed  ;
; 0.211  ; 0.429        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16 ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch          ;
; 0.249  ; 0.435        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0       ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0           ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0           ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0        ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlDemuxData~reg0    ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[0]~reg0   ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[1]~reg0   ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlRegData[2]~reg0   ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; ctrlULA[2]~reg0       ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habRegData~reg0       ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; habULA~reg0           ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; leFila~reg0           ;
; 0.328  ; 0.546        ; 0.218          ; High Pulse Width ; clock ; Rise       ; regDataLe~reg0        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[0]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[10]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[11]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[12]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[13]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[14]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[15]       ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[1]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[2]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[3]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[4]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[5]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[6]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[7]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[8]        ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; clock ; Rise       ; opcodeFetch[9]        ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Add_regImed_16 ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Busca          ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Erro           ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Fetch          ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.FimInstrucao   ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.OpRegImed16    ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.ResultRegImed  ;
; 0.384  ; 0.570        ; 0.186          ; Low Pulse Width  ; clock ; Fall       ; Estado.Sub_regImed_16 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 2.107  ; 2.285  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.516  ; 1.697  ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.364  ; 1.519  ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.052  ; 1.253  ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.304 ; -0.070 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 1.684  ; 1.849  ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.334 ; -0.120 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 1.700  ; 1.862  ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.812  ; 2.016  ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 1.683  ; 1.838  ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.371  ; 1.576  ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.400  ; 1.568  ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.538  ; 1.740  ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.449  ; 1.695  ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.393  ; 1.562  ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 2.107  ; 2.285  ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.429  ; 1.688  ; Rise       ; clock           ;
; reset       ; clock      ; 1.425  ; 1.565  ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.033  ; 1.226  ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.627  ; 0.425  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -1.157 ; -1.332 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.997 ; -1.139 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.698 ; -0.884 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.599  ; 0.378  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -1.305 ; -1.457 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.627  ; 0.425  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -1.321 ; -1.469 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -1.442 ; -1.638 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -1.304 ; -1.446 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -1.004 ; -1.197 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -1.032 ; -1.187 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -1.178 ; -1.373 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -1.079 ; -1.311 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -1.026 ; -1.181 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -1.724 ; -1.896 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -1.059 ; -1.304 ; Rise       ; clock           ;
; reset       ; clock      ; -1.007 ; -1.199 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.671 ; -0.848 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 5.793 ; 5.727 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.491 ; 6.417 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.491 ; 6.417 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.113 ; 6.039 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.415 ; 6.350 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.131 ; 6.042 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.131 ; 6.042 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.448 ; 6.391 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.430 ; 6.299 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.427 ; 6.298 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.173 ; 6.099 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 5.671 ; 5.608 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 5.982 ; 5.910 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.345 ; 6.274 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 5.982 ; 5.910 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.272 ; 6.209 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 5.999 ; 5.913 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 5.999 ; 5.913 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.301 ; 6.245 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.283 ; 6.157 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.280 ; 6.156 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.037 ; 5.965 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.773 ; -16.476             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.172 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -38.223                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.773 ; Estado.Fetch          ; opcodeFetch[6]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.846      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[4]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[7]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[10]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[11]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[8]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[9]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[12]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[14]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[15]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[13]       ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[5]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[3]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[0]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[1]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.710 ; Estado.Fetch          ; opcodeFetch[2]        ; clock        ; clock       ; 0.500        ; -0.415     ; 0.783      ;
; -0.637 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.893      ;
; -0.636 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.892      ;
; -0.636 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.892      ;
; -0.572 ; Estado.FimInstrucao   ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.828      ;
; -0.553 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.809      ;
; -0.552 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.808      ;
; -0.551 ; Estado.OpRegImed16    ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.807      ;
; -0.551 ; Estado.OpRegImed16    ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.807      ;
; -0.551 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.807      ;
; -0.546 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.802      ;
; -0.545 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.801      ;
; -0.545 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.801      ;
; -0.531 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.787      ;
; -0.530 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.786      ;
; -0.519 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.775      ;
; -0.492 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.748      ;
; -0.479 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.735      ;
; -0.478 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.734      ;
; -0.477 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.733      ;
; -0.477 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.733      ;
; -0.477 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.733      ;
; -0.472 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.728      ;
; -0.456 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.712      ;
; -0.433 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.689      ;
; -0.432 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.688      ;
; -0.431 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.687      ;
; -0.431 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.687      ;
; -0.431 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.687      ;
; -0.425 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.681      ;
; -0.424 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.680      ;
; -0.389 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.645      ;
; -0.381 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.637      ;
; -0.380 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.636      ;
; -0.376 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.232     ; 0.632      ;
; -0.356 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.612      ;
; -0.356 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.612      ;
; -0.355 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.611      ;
; -0.355 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.611      ;
; -0.355 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.611      ;
; -0.354 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.500        ; -0.232     ; 0.610      ;
; -0.340 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.596      ;
; -0.316 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.572      ;
; -0.305 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.232     ; 0.561      ;
; -0.290 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; 0.500        ; -0.232     ; 0.546      ;
; -0.276 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; 0.500        ; -0.232     ; 0.532      ;
; -0.241 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.497      ;
; -0.190 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.500        ; -0.232     ; 0.446      ;
; -0.183 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; 0.500        ; -0.232     ; 0.439      ;
; -0.091 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.924      ;
; -0.079 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.912      ;
; -0.072 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.905      ;
; -0.003 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.836      ;
; 0.000  ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.833      ;
; 0.007  ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.826      ;
; 0.021  ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.812      ;
; 0.026  ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.807      ;
; 0.027  ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.806      ;
; 0.057  ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.346      ; 0.777      ;
; 0.061  ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.346      ; 0.773      ;
; 0.071  ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.762      ;
; 0.073  ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.760      ;
; 0.083  ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.750      ;
; 0.083  ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.750      ;
; 0.089  ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.744      ;
; 0.099  ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.034     ; 0.855      ;
; 0.142  ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.345      ; 0.691      ;
; 0.146  ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.345      ; 0.687      ;
; 0.155  ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.346      ; 0.679      ;
; 0.158  ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.346      ; 0.676      ;
; 0.161  ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.672      ;
; 0.170  ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 1.000        ; -0.034     ; 0.784      ;
; 0.181  ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.652      ;
; 0.181  ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.652      ;
; 0.188  ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.645      ;
; 0.190  ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 1.000        ; -0.034     ; 0.764      ;
; 0.195  ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; 0.500        ; 0.345      ; 0.638      ;
; 0.200  ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.035     ; 0.753      ;
; 0.233  ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.600      ;
; 0.233  ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.345      ; 0.600      ;
; 0.237  ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.500        ; 0.346      ; 0.597      ;
; 0.244  ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; 0.500        ; 0.345      ; 0.589      ;
; 0.255  ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 1.000        ; -0.035     ; 0.698      ;
; 0.263  ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.500        ; 0.345      ; 0.570      ;
; 0.269  ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 1.000        ; -0.035     ; 0.684      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; ctrlDemuxData~reg0    ; ctrlDemuxData~reg0    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[2]~reg0   ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[1]~reg0   ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlRegData[0]~reg0   ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; habRegData~reg0       ; habRegData~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; regDataLe~reg0        ; regDataLe~reg0        ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; ctrlULA[2]~reg0       ; ctrlULA[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.172 ; habULA~reg0           ; habULA~reg0           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.296      ;
; 0.180 ; Estado.Busca          ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.034      ; 0.296      ;
; 0.254 ; opcodeFetch[1]        ; ctrlRegData[1]~reg0   ; clock        ; clock       ; 0.000        ; 0.225      ; 0.561      ;
; 0.257 ; opcodeFetch[0]        ; ctrlRegData[0]~reg0   ; clock        ; clock       ; 0.000        ; 0.225      ; 0.564      ;
; 0.265 ; Estado.ResultRegImed  ; Estado.FimInstrucao   ; clock        ; clock       ; 0.000        ; 0.034      ; 0.381      ;
; 0.273 ; opcodeFetch[2]        ; ctrlRegData[2]~reg0   ; clock        ; clock       ; 0.000        ; 0.225      ; 0.580      ;
; 0.333 ; leFila~reg0           ; leFila~reg0           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.457      ;
; 0.375 ; Estado.Fetch          ; Estado.OpRegImed16    ; clock        ; clock       ; 0.000        ; 0.035      ; 0.492      ;
; 0.399 ; Estado.Fetch          ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.516      ;
; 0.419 ; Estado.Busca          ; Estado.Fetch          ; clock        ; clock       ; 0.000        ; 0.034      ; 0.535      ;
; 0.420 ; opcodeFetch[5]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.437      ;
; 0.444 ; Estado.FimInstrucao   ; Estado.Busca          ; clock        ; clock       ; 0.000        ; 0.034      ; 0.560      ;
; 0.444 ; Estado.OpRegImed16    ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.561      ;
; 0.449 ; opcodeFetch[3]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.466      ;
; 0.471 ; Estado.OpRegImed16    ; Estado.Sub_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.499 ; Estado.Erro           ; Estado.Erro           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.616      ;
; 0.506 ; opcodeFetch[11]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.523      ;
; 0.509 ; opcodeFetch[5]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.526      ;
; 0.527 ; opcodeFetch[4]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.544      ;
; 0.535 ; opcodeFetch[10]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.552      ;
; 0.543 ; Estado.OpRegImed16    ; Estado.Add_regImed_16 ; clock        ; clock       ; 0.000        ; 0.035      ; 0.660      ;
; 0.553 ; opcodeFetch[3]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.570      ;
; 0.556 ; Estado.Sub_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.673      ;
; 0.560 ; opcodeFetch[6]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.577      ;
; 0.561 ; opcodeFetch[14]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.578      ;
; 0.562 ; opcodeFetch[14]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.579      ;
; 0.565 ; opcodeFetch[7]        ; Estado.Sub_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.582      ;
; 0.565 ; opcodeFetch[7]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.582      ;
; 0.582 ; opcodeFetch[12]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.599      ;
; 0.602 ; opcodeFetch[12]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.619      ;
; 0.606 ; Estado.Add_regImed_16 ; Estado.ResultRegImed  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.722      ;
; 0.609 ; opcodeFetch[4]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.626      ;
; 0.632 ; opcodeFetch[6]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.649      ;
; 0.637 ; opcodeFetch[8]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.654      ;
; 0.637 ; opcodeFetch[7]        ; Estado.Add_regImed_16 ; clock        ; clock       ; -0.500       ; 0.415      ; 0.654      ;
; 0.650 ; opcodeFetch[11]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.667      ;
; 0.660 ; opcodeFetch[4]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.677      ;
; 0.676 ; opcodeFetch[9]        ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.693      ;
; 0.685 ; opcodeFetch[10]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.702      ;
; 0.691 ; opcodeFetch[15]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.708      ;
; 0.692 ; opcodeFetch[15]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.709      ;
; 0.708 ; opcodeFetch[6]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.725      ;
; 0.721 ; opcodeFetch[13]       ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.738      ;
; 0.722 ; opcodeFetch[5]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.739      ;
; 0.742 ; opcodeFetch[13]       ; Estado.OpRegImed16    ; clock        ; clock       ; -0.500       ; 0.415      ; 0.759      ;
; 0.773 ; opcodeFetch[3]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.790      ;
; 0.781 ; opcodeFetch[8]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.798      ;
; 0.826 ; opcodeFetch[9]        ; Estado.Erro           ; clock        ; clock       ; -0.500       ; 0.415      ; 0.843      ;
; 0.935 ; Estado.Busca          ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.381      ;
; 0.940 ; Estado.Erro           ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.155     ; 0.387      ;
; 0.963 ; Estado.Add_regImed_16 ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.156     ; 0.409      ;
; 0.969 ; Estado.Add_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.415      ;
; 0.990 ; Estado.Busca          ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.156     ; 0.436      ;
; 0.995 ; Estado.FimInstrucao   ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.441      ;
; 1.026 ; Estado.Sub_regImed_16 ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.473      ;
; 1.059 ; Estado.ResultRegImed  ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.505      ;
; 1.070 ; Estado.OpRegImed16    ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.517      ;
; 1.082 ; Estado.OpRegImed16    ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.529      ;
; 1.091 ; Estado.Busca          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.156     ; 0.537      ;
; 1.106 ; Estado.OpRegImed16    ; ctrlDemuxData~reg0    ; clock        ; clock       ; -0.500       ; -0.155     ; 0.553      ;
; 1.107 ; Estado.ResultRegImed  ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.553      ;
; 1.111 ; Estado.Busca          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.557      ;
; 1.111 ; Estado.Busca          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.557      ;
; 1.111 ; Estado.Busca          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.557      ;
; 1.112 ; Estado.Busca          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.558      ;
; 1.112 ; Estado.Sub_regImed_16 ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.559      ;
; 1.112 ; Estado.Sub_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.559      ;
; 1.113 ; Estado.Busca          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.559      ;
; 1.143 ; Estado.ResultRegImed  ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.589      ;
; 1.144 ; Estado.ResultRegImed  ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.590      ;
; 1.144 ; Estado.ResultRegImed  ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.590      ;
; 1.144 ; Estado.ResultRegImed  ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.590      ;
; 1.145 ; Estado.ResultRegImed  ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.156     ; 0.591      ;
; 1.170 ; Estado.Fetch          ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.155     ; 0.617      ;
; 1.176 ; Estado.Sub_regImed_16 ; leFila~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.623      ;
; 1.184 ; Estado.Fetch          ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.631      ;
; 1.185 ; Estado.Fetch          ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.632      ;
; 1.185 ; Estado.Fetch          ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.632      ;
; 1.185 ; Estado.Fetch          ; habRegData~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.632      ;
; 1.186 ; Estado.Fetch          ; ctrlULA[2]~reg0       ; clock        ; clock       ; -0.500       ; -0.155     ; 0.633      ;
; 1.191 ; Estado.Sub_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.638      ;
; 1.192 ; Estado.Sub_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.639      ;
; 1.194 ; Estado.Sub_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.641      ;
; 1.197 ; Estado.Add_regImed_16 ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.643      ;
; 1.233 ; Estado.OpRegImed16    ; regDataLe~reg0        ; clock        ; clock       ; -0.500       ; -0.155     ; 0.680      ;
; 1.234 ; Estado.Fetch          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.155     ; 0.681      ;
; 1.241 ; Estado.Add_regImed_16 ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.687      ;
; 1.242 ; Estado.Add_regImed_16 ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.688      ;
; 1.243 ; Estado.Busca          ; habULA~reg0           ; clock        ; clock       ; -0.500       ; -0.156     ; 0.689      ;
; 1.244 ; Estado.Add_regImed_16 ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.156     ; 0.690      ;
; 1.247 ; Estado.OpRegImed16    ; ctrlRegData[1]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.694      ;
; 1.248 ; Estado.OpRegImed16    ; ctrlRegData[0]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.695      ;
; 1.248 ; Estado.OpRegImed16    ; ctrlRegData[2]~reg0   ; clock        ; clock       ; -0.500       ; -0.155     ; 0.695      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Busca              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Erro               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Fetch              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.FimInstrucao       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.OpRegImed16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.ResultRegImed      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habRegData~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; habULA~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; leFila~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; opcodeFetch[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; regDataLe~reg0            ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Add_regImed_16     ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Busca              ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Erro               ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Fetch              ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.FimInstrucao       ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.OpRegImed16        ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.ResultRegImed      ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; clock ; Fall       ; Estado.Sub_regImed_16     ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0       ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0       ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0       ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0           ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0           ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0               ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0               ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]           ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]            ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[9]            ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlDemuxData~reg0|clk    ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[0]~reg0|clk   ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[1]~reg0|clk   ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlRegData[2]~reg0|clk   ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ctrlULA[2]~reg0|clk       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habRegData~reg0|clk       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; habULA~reg0|clk           ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; leFila~reg0|clk           ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; regDataLe~reg0|clk        ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o             ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Add_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Busca|clk          ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Erro|clk           ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Fetch|clk          ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.FimInstrucao|clk   ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.OpRegImed16|clk    ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.ResultRegImed|clk  ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Estado.Sub_regImed_16|clk ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[0]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[10]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[11]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[12]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[13]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[14]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[15]|clk       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[1]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[2]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[3]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[4]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[5]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[6]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[7]|clk        ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; opcodeFetch[8]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 1.145  ; 1.732 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 0.831  ; 1.382 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 0.748  ; 1.301 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 0.598  ; 1.129 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.162 ; 0.148 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 0.923  ; 1.505 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.192 ; 0.130 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 0.930  ; 1.511 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 1.003  ; 1.566 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 0.904  ; 1.489 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 0.802  ; 1.374 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 0.777  ; 1.340 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 0.844  ; 1.395 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 0.847  ; 1.443 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 0.761  ; 1.324 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 1.145  ; 1.732 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 0.831  ; 1.426 ; Rise       ; clock           ;
; reset       ; clock      ; 0.746  ; 1.016 ; Rise       ; clock           ;
; sitFila     ; clock      ; 0.264  ; 0.800 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.348  ; 0.029  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.634 ; -1.178 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.549 ; -1.089 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.406 ; -0.925 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.319  ; 0.012  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.718 ; -1.286 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.348  ; 0.029  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.724 ; -1.291 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.799 ; -1.354 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.699 ; -1.270 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.602 ; -1.161 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.578 ; -1.127 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.647 ; -1.191 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.645 ; -1.227 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.562 ; -1.112 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.936 ; -1.514 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.630 ; -1.210 ; Rise       ; clock           ;
; reset       ; clock      ; -0.542 ; -0.812 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.066 ; -0.590 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 3.031 ; 3.076 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.402 ; 3.514 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.402 ; 3.514 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.193 ; 3.278 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.353 ; 3.465 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.193 ; 3.280 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.193 ; 3.280 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.383 ; 3.496 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.378 ; 3.486 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.379 ; 3.480 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.238 ; 3.319 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 2.965 ; 3.009 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.121 ; 3.205 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.322 ; 3.432 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.121 ; 3.205 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.276 ; 3.384 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.122 ; 3.206 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.122 ; 3.206 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.303 ; 3.411 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.298 ; 3.402 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.299 ; 3.397 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.164 ; 3.241 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.523  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.523  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -38.306 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  clock           ; -38.306 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; opcode[*]   ; clock      ; 2.509  ; 2.841 ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; 1.872  ; 2.214 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; 1.700  ; 2.024 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; 1.359  ; 1.704 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; -0.162 ; 0.148 ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; 2.031  ; 2.372 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; -0.192 ; 0.130 ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; 2.073  ; 2.379 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; 2.188  ; 2.540 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; 2.038  ; 2.405 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; 1.716  ; 2.076 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; 1.748  ; 2.057 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; 1.894  ; 2.238 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; 1.803  ; 2.199 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; 1.741  ; 2.048 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; 2.509  ; 2.841 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; 1.784  ; 2.187 ; Rise       ; clock           ;
; reset       ; clock      ; 1.580  ; 1.604 ; Rise       ; clock           ;
; sitFila     ; clock      ; 1.333  ; 1.681 ; Fall       ; clock           ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; opcode[*]   ; clock      ; 0.776  ; 0.627  ; Rise       ; clock           ;
;  opcode[0]  ; clock      ; -0.634 ; -1.178 ; Rise       ; clock           ;
;  opcode[1]  ; clock      ; -0.549 ; -1.089 ; Rise       ; clock           ;
;  opcode[2]  ; clock      ; -0.406 ; -0.884 ; Rise       ; clock           ;
;  opcode[3]  ; clock      ; 0.714  ; 0.572  ; Rise       ; clock           ;
;  opcode[4]  ; clock      ; -0.718 ; -1.286 ; Rise       ; clock           ;
;  opcode[5]  ; clock      ; 0.776  ; 0.627  ; Rise       ; clock           ;
;  opcode[6]  ; clock      ; -0.724 ; -1.291 ; Rise       ; clock           ;
;  opcode[7]  ; clock      ; -0.799 ; -1.354 ; Rise       ; clock           ;
;  opcode[8]  ; clock      ; -0.699 ; -1.270 ; Rise       ; clock           ;
;  opcode[9]  ; clock      ; -0.602 ; -1.161 ; Rise       ; clock           ;
;  opcode[10] ; clock      ; -0.578 ; -1.127 ; Rise       ; clock           ;
;  opcode[11] ; clock      ; -0.647 ; -1.191 ; Rise       ; clock           ;
;  opcode[12] ; clock      ; -0.645 ; -1.227 ; Rise       ; clock           ;
;  opcode[13] ; clock      ; -0.562 ; -1.112 ; Rise       ; clock           ;
;  opcode[14] ; clock      ; -0.936 ; -1.514 ; Rise       ; clock           ;
;  opcode[15] ; clock      ; -0.630 ; -1.210 ; Rise       ; clock           ;
; reset       ; clock      ; -0.542 ; -0.812 ; Rise       ; clock           ;
; sitFila     ; clock      ; -0.066 ; -0.590 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 6.217 ; 6.206 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 6.977 ; 6.968 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 6.977 ; 6.968 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 6.560 ; 6.550 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 6.875 ; 6.888 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 6.585 ; 6.572 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 6.585 ; 6.572 ; Rise       ; clock           ;
; habRegData      ; clock      ; 6.916 ; 6.931 ; Rise       ; clock           ;
; habULA          ; clock      ; 6.897 ; 6.898 ; Rise       ; clock           ;
; leFila          ; clock      ; 6.897 ; 6.858 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 6.630 ; 6.640 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ctrlDemuxData   ; clock      ; 2.965 ; 3.009 ; Rise       ; clock           ;
; ctrlRegData[*]  ; clock      ; 3.121 ; 3.205 ; Rise       ; clock           ;
;  ctrlRegData[0] ; clock      ; 3.322 ; 3.432 ; Rise       ; clock           ;
;  ctrlRegData[1] ; clock      ; 3.121 ; 3.205 ; Rise       ; clock           ;
;  ctrlRegData[2] ; clock      ; 3.276 ; 3.384 ; Rise       ; clock           ;
; ctrlULA[*]      ; clock      ; 3.122 ; 3.206 ; Rise       ; clock           ;
;  ctrlULA[2]     ; clock      ; 3.122 ; 3.206 ; Rise       ; clock           ;
; habRegData      ; clock      ; 3.303 ; 3.411 ; Rise       ; clock           ;
; habULA          ; clock      ; 3.298 ; 3.402 ; Rise       ; clock           ;
; leFila          ; clock      ; 3.299 ; 3.397 ; Rise       ; clock           ;
; regDataLe       ; clock      ; 3.164 ; 3.241 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leFila         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habULA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlULA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regDataLe      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; habRegData     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlRegData[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ctrlDemuxData  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sitFila                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; opcode[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leFila         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-07 V                   ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-10 s                   ; 3.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-07 V                  ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-10 s                  ; 3.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-06 V                   ; 2.34 V              ; -0.00694 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-06 V                  ; 2.34 V             ; -0.00694 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leFila         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; habULA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlULA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; regDataLe      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; habRegData     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ctrlRegData[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlRegData[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; ctrlDemuxData  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.95e-09 V                   ; 2.79 V              ; -0.0522 V           ; 0.185 V                              ; 0.064 V                              ; 2.64e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.95e-09 V                  ; 2.79 V             ; -0.0522 V          ; 0.185 V                             ; 0.064 V                             ; 2.64e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-09 V                   ; 2.73 V              ; -0.0184 V           ; 0.231 V                              ; 0.028 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-09 V                  ; 2.73 V             ; -0.0184 V          ; 0.231 V                             ; 0.028 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 64       ; 31       ; 12       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 64       ; 31       ; 12       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 51    ; 51   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 06 21:55:42 2014
Info: Command: quartus_sta UnidadeDeControle -c UnidadeDeControle
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UnidadeDeControle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.523             -38.306 clock 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.302             -31.310 clock 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.329               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.773             -16.476 clock 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.223 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Thu Mar 06 21:55:45 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


