
options trace
verilog

module main(1,2,3,4);
parameter x=0
vsource #(1.) v(3,1);
res #(.r(1) .x(x)) R1(3,1);
endmodule

main #(.x(x)) m(0,1,2,4);

paramset res2 resistor;
  parameter R;
  parameter S=0;
 .r=R+S;
endparamset

paramset res res2;
  parameter r;
  parameter s=0;
  parameter x;
 .R=r+s+x;
endparamset


parameter x=0

list

print dc v(nodes) i(m.v) y(m.*) y(m.R1.*)
dc

dc
