//Verilog instantiation template

csi2_4to1 _inst (.csi2_4to1_1_clk_ch0_n_i(), .csi2_4to1_1_clk_ch0_p_i(), 
          .csi2_4to1_1_clk_ch1_n_i(), .csi2_4to1_1_clk_ch1_p_i(), .csi2_4to1_1_clk_ch2_n_i(), 
          .csi2_4to1_1_clk_ch2_p_i(), .csi2_4to1_1_clk_ch3_n_i(), .csi2_4to1_1_clk_ch3_p_i(), 
          .csi2_4to1_1_clk_n_o(), .csi2_4to1_1_clk_p_o(), .csi2_4to1_1_d0_ch0_n_i(), 
          .csi2_4to1_1_d0_ch0_p_i(), .csi2_4to1_1_d0_ch1_n_i(), .csi2_4to1_1_d0_ch1_p_i(), 
          .csi2_4to1_1_d0_ch2_n_i(), .csi2_4to1_1_d0_ch2_p_i(), .csi2_4to1_1_d0_ch3_n_i(), 
          .csi2_4to1_1_d0_ch3_p_i(), .csi2_4to1_1_d0_n_o(), .csi2_4to1_1_d0_p_o(), 
          .csi2_4to1_1_d1_ch0_n_i(), .csi2_4to1_1_d1_ch0_p_i(), .csi2_4to1_1_d1_ch1_n_i(), 
          .csi2_4to1_1_d1_ch1_p_i(), .csi2_4to1_1_d1_ch2_n_i(), .csi2_4to1_1_d1_ch2_p_i(), 
          .csi2_4to1_1_d1_ch3_n_i(), .csi2_4to1_1_d1_ch3_p_i(), .csi2_4to1_1_d1_n_o(), 
          .csi2_4to1_1_d1_p_o(), .csi2_4to1_1_mux_sel_i(), .csi2_4to1_1_reset_n_i());