**Mevcut Diller:** [English](README.md) | [TÃ¼rkÃ§e](README_TR.md)


# ğŸ” FPGA TabanlÄ± DonanÄ±msal Kriptografik Motor (EÄŸitimsel)

![Status](https://img.shields.io/badge/Status-Completed-success)
![Tech](https://img.shields.io/badge/Language-VHDL-blue)
![Board](https://img.shields.io/badge/Hardware-Basys3-orange)
![Project Type](https://img.shields.io/badge/Project_Type-Academic_Research-yellow)
![Security_Level](https://img.shields.io/badge/Security-Educational_Proof_of_Concept-red)

---

## Genel BakÄ±ÅŸ

Bu proje, Ã¶zel kriptografik ilkelere dayalÄ± bir sistemin FPGA Ã¼zerinde gerÃ§ekleÅŸtirilmesine odaklanmaktadÄ±r. Projenin temel amacÄ±; Ã¶zellikle DoÄŸrusal Olmayan Geri Beslemeli KaydÄ±rma YazmaÃ§larÄ± (NLFSR) ve Dengesiz Feistel AÄŸlarÄ± gibi teorik ÅŸifreleme mimarilerinin nasÄ±l Ã§alÄ±ÅŸtÄ±ÄŸÄ±nÄ± araÅŸtÄ±rmaktÄ±r.

YÃ¼rÃ¼tmenin yazÄ±lÄ±m modellerinden Artix-7 FPGA yapÄ±sÄ±na eÅŸlenmesiyle, bu Ã§alÄ±ÅŸma kriptografik sistemlerde donanÄ±m hÄ±zlandÄ±rma, boru hatlÄ± paralellik ve gerÃ§ek zamanlÄ± saat senkronizasyonu ilkelerini gÃ¶stermektedir.

---

## Temel TasarÄ±m Ã–zellikleri

* **Hibrit Kriptografik Mimari**
  * AkÄ±ÅŸ ÅŸifrelerinin hÄ±z avantajÄ±nÄ±, Blok ÅŸifrelerin yapÄ±sal Ã¶zellikleriyle birleÅŸtiren, Dengesiz Feistel AÄŸÄ± tabanlÄ± Ã¶zel bir ÅŸifreleme yapÄ±sÄ± uygulanmÄ±ÅŸtÄ±r.
* **DoÄŸrusal Olmayan Anahtar Ãœretimi**
  * DoÄŸrusal kriptoanalize karÅŸÄ± mantÄ±k seviyesinde direnÃ§ gÃ¶stermek amacÄ±yla Boolean karÄ±ÅŸÄ±m fonksiyonlarÄ± kullanan 7-bit NLFSR tasarlanmÄ±ÅŸtÄ±r.
* **Tersinir MantÄ±k Ã‡ekirdeÄŸi**
  * Feistel Ã¶zelliÄŸi  
   ($A \oplus B \oplus B = A$)
    sayesinde, aynÄ± donanÄ±m mantÄ±k yapÄ±sÄ± hem ÅŸifreleme hem de Ã§Ã¶zme modlarÄ±nda kullanÄ±labilmektedir.

---

## Sistem Mimarisi
*UART arayÃ¼zÃ¼ yalnÄ±zca test ve doÄŸrulama amacÄ±yla kullanÄ±lmakta olup, kriptografik tasarÄ±mÄ±n bir parÃ§asÄ± deÄŸildir.*

Sistem, sÃ¼rekli Ã§alÄ±ÅŸan boru hatlÄ± bir veri yolu yapÄ±sÄ±na sahiptir:

### 1. GiriÅŸ ArayÃ¼zÃ¼ (`UART_RX`)
* **Protokol:** Standart RS-232 Seri HaberleÅŸme (9600 Baud, 8N1)
* **Fonksiyon:** PC/Klavye Ã¼zerinden gelen seri veriyi paralel 8-bit baytlara dÃ¶nÃ¼ÅŸtÃ¼rÃ¼r
* **Senkronizasyon:** Åifreleme Ã§ekirdeÄŸini tam olarak bir saat Ã§evrimi boyunca tetikleyen bir â€œData Validâ€ darbesi Ã¼retir

### 2. Ã‡ekirdek Motor (`Top_Level.vhd`)
* **Anahtar Ãœretimi:** NLFSR, doÄŸrusal olmayan geri besleme polinomu ile durumunu gÃ¼nceller
* **BÃ¶lme:** 7-bit ASCII giriÅŸ verisi â€œAnchorâ€ (3 bit) ve â€œTargetâ€ (4 bit) segmentlerine ayrÄ±lÄ±r
* **KarÄ±ÅŸtÄ±rma:** Anchor ve anahtar, Boolean karÄ±ÅŸtÄ±rma fonksiyonuna girer ve Ã§Ä±kan sonuÃ§ Target ile XORâ€™lanÄ±r

### 3. Ã‡Ä±kÄ±ÅŸ GÃ¶rselleÅŸtirme (`TDM_Driver`)
* **Teknik:** GÃ¶rsel KalÄ±cÄ±lÄ±k (Persistence of Vision)
* **Mekanizma:** 4 haneli anotlar 250 Hz frekansla taranarak tÃ¼m gÃ¶stergelerin aynÄ± anda aktif olduÄŸu izlenimi oluÅŸturulur; bÃ¶ylece pin ve gÃ¼Ã§ tÃ¼ketimi azaltÄ±lÄ±r

---

## Teknik GerÃ§ekleme DetaylarÄ±

#### 1. Feistel AÄŸÄ± (DifÃ¼zyon)
TersinirliÄŸi koruyarak karmaÅŸÄ±k ve terslenemez karÄ±ÅŸtÄ±rma fonksiyonlarÄ±nÄ±n kullanÄ±labilmesi iÃ§in Feistel yapÄ±sÄ± tercih edilmiÅŸtir.

* **MantÄ±k:**
  $$Target_{new} = Target_{old} \oplus F(Anchor, Key)$$
  $$Anchor_{new} = Anchor_{old}$$
* **DonanÄ±m VerimliliÄŸi:** Anchor korunarak, Ã§Ã¶zme iÅŸlemi aynÄ± mantÄ±ÄŸÄ±n tekrar uygulanmasÄ±yla gerÃ§ekleÅŸtirilir. Bu yaklaÅŸÄ±m, ayrÄ± ÅŸifreleme/Ã§Ã¶zme devrelerine kÄ±yasla FPGA LUT kullanÄ±mÄ±nÄ± yaklaÅŸÄ±k %40 oranÄ±nda azaltmÄ±ÅŸtÄ±r.

---

#### 2. DoÄŸrusal Olmayan Geri Beslemeli KaydÄ±rma YazmacÄ± (Confusion)
Standart LFSR yapÄ±larÄ± doÄŸrusal cebir tabanlÄ± saldÄ±rÄ±lara aÃ§Ä±ktÄ±r. Bu projede anahtar Ã¼retici NLFSR yapÄ±sÄ±na yÃ¼kseltilmiÅŸtir.

* **YÃ¼kseltme:** XOR tapâ€™leri yerine AND/OR kapÄ±larÄ± iÃ§eren geri besleme yollarÄ± kullanÄ±lmÄ±ÅŸtÄ±r
* **Matematiksel SonuÃ§:** Ãœretilen anahtar dizisinin doÄŸrusal karmaÅŸÄ±klÄ±ÄŸÄ± artÄ±rÄ±lmÄ±ÅŸ, baÅŸlangÄ±Ã§ durumu bilinmeden tahmin edilmesi zorlaÅŸtÄ±rÄ±lmÄ±ÅŸtÄ±r

---

## TasarÄ±m Evrimi

Proje, teorik mantÄ±k tasarÄ±mÄ±ndan fiziksel donanÄ±m uygulamasÄ±na doÄŸru aÅŸamalÄ± olarak geliÅŸtirilmiÅŸtir.

| AÅŸama | Mimari | Temel MÃ¼hendislik KazanÄ±mÄ± |
| :--- | :--- | :--- |
| **I** | **DoÄŸrusal AkÄ±ÅŸ** | 4-bit LFSR ile temel XOR ÅŸifreleme doÄŸrulandÄ± |
| **II** | **PermÃ¼tasyon** | Bit konumlarÄ±nÄ± karÄ±ÅŸtÄ±rmak iÃ§in P-Box eklendi |
| **III** | **ASCII GeniÅŸleme** | Tam metin desteÄŸi iÃ§in 7-bit veri yolu |
| **IV** | **DoÄŸrusal Olmayan Ã‡ekirdek** | LFSR â†’ NLFSR geÃ§iÅŸi |
| **V** | **Feistel AÄŸÄ±** | Tersinir blok mimarisine geÃ§iÅŸ |
| **VI** | **FPGA UyarlamasÄ±** | VHDL sentezi, UART ve TDM entegrasyonu |

---

## ğŸ”Œ DonanÄ±m Pin BaÄŸlantÄ±larÄ± (Basys 3)

| BileÅŸen | Sinyal AdÄ± | FPGA Pini | AÃ§Ä±klama |
| :--- | :--- | :--- | :--- |
| **Sistem** | `CLK` | W5 | 100 MHz Dahili Saat |
| **UART RX** | `RsRx` | B18 | Seri Veri GiriÅŸi (USB) |
| **UART TX** | `RsTx` | A18 | Seri Veri Ã‡Ä±kÄ±ÅŸÄ± (USB) |
| **LEDâ€™ler** | `led[0-6]` | U16...U19 | Ä°kili Åifreli Veri |
| **7-Seg Anot** | `an[0-3]` | U2...W4 | Hane SeÃ§imi (Aktif DÃ¼ÅŸÃ¼k) |
| **7-Seg Katot** | `seg[0-6]` | W7...U7 | Segment Verisi (Aâ€“G) |

---

**UyarÄ±:** Bu proje, kriptografik ilkelerin donanÄ±m seviyesinde uygulanmasÄ±nÄ± inceleyen araÅŸtÄ±rma amaÃ§lÄ± bir Ã§alÄ±ÅŸmadÄ±r. NLFSR ve Feistel aÄŸlarÄ±nÄ±n mantÄ±ÄŸÄ±nÄ± gÃ¶stermektedir ancak Ã¼retim seviyesinde gÃ¼venlik iÃ§in denetlenmiÅŸ veya sertifikalandÄ±rÄ±lmÄ±ÅŸ deÄŸildir.

---

## ğŸ¥ GÃ¶sterim

![Comp 1](https://github.com/user-attachments/assets/81680fa6-209f-497b-b98d-d26a630c2d0d)

![Comp 2](https://github.com/user-attachments/assets/718df52b-36e7-4e34-ab30-cfd52f78b724)

---
