module ALU (X, Y, RESULTADO, ZERO, CONTROL);

input [31:0] X, Y;

input [5:0] CONTROL;

output [31:0] RESULTADO;

output ZERO;

always_comb(.*)
begin
case (CONTROL)
    default: salida = 0; // Caso por defecto
endcase
end
endmodule 
