# TugasAkhir_RTL_Implementation
Tugas Akhir II, Implementasi algoritma Double Q-Learning dengan HDL di Verilog
Link diagram block desain hardware yang digunakan: https://drive.google.com/file/d/1ibOyIPyMWsfX6eKrbP8RPV56vun5bLFd/view?usp=sharing.

Hasil simulasi per sub-bagian ada di dalam folder sub-bagian masing-masing
