---
title: 项目实践-约束中的坑
date: 2024-03-20 00:11:37
categories:
- DC synthesis
tags:
- 时序约束
- WIC约束
- TBD
---



## APB同步过程中的特殊约束

> APB同步：根据同步之后的psel信号，去抓address phase的控制信号。
>
> 如果时钟频率很快，T=2ns，假设psel经过2拍同步，那么会经过4ns的时间，从clock domain1 到clock domain 2,；
>
> 假设psel sync之后，其他的控制信号例如pwrite，padd等，还没有到达clock domain2（绕线之后，可能有多达到10ns的delay）。那么就会出现错误状态！！！

{% asset_img image-20240320001146334-1710864715940-24.png %}

{% asset_img image-20240320002402668-1710865444367-26.png %}





可能出现在高制程，频率很快的设计中；例如BUS内部的信号可能走线会很远，导致这种情况的发生！



## 异步fifo中的格雷码时序约束

<font color=red>TBD：这是什么case？没弄清楚</font>

