# Verilog简介

Verilog具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与潜力。

Verilog是硬件描述语言，描述的是数字电路信号的逻辑连接关系；在此基础上，可以进一步结合元件库，将Verilog描述的电路映射为实际的电路。

Verilog与大一学习的程序设计语言有很大差异，在入门时应该注意区分。
