### 课题名称
面向教学的RISC-V Cache控制器的设计

RISC-V processor with cache controller using Verilog HDL implementation for educational purposes

#### 论文研究方向
计算机应用

#### 题目简述

#### 本题目预期目标
- 直接映像和组相联映像
- 不命中时的cache存储器的装入，LRU替换算法
- 指令cache和数据cache，先实现指令cache
- 基本要求是单周期RISC-V，有精力可在流水线架构上实现

#### 对学生知识与能力要求
1. 具备一定的程序设计、编写和调试的能力；同时具备较强的自学和钻研能力。
2. 具备较好的“计算机组成原理”理论和实践基础。
3. 

#### 主要参考资料
1. 
2. 
3. 
