{"hands_on_practices": [{"introduction": "我们首先通过一个思想实验来加深理解。如果我们将一个标准译码器的使能端连接到它的一个输入选择线上，会发生什么？这个练习促使我们不再将译码器看作一个“黑盒子”，而是看作内部与门的集合，从而探索这种非常规连接如何从根本上改变其逻辑功能，通过分析哪些输出将永远无法被激活，我们可以巩固对译码器底层布尔代数原理的理解。[@problem_id:1927532]", "problem": "考虑一个标准的2-to-4译码器，其具有两个选择线 $A_1$ (最高有效位) 和 $A_0$ (最低有效位)。该译码器有一个高电平有效的使能输入端 $E$，以及四个高电平有效的输出端 $Y_3, Y_2, Y_1, Y_0$，其中输出的下标对应于选择线的十进制值。其标准行为如下：如果 $E=1$，则输出 $Y_i$ 被置位 (逻辑'1')，其中 $i$ 是由二进制数 $A_1A_0$ 所表示的整数值。所有其他输出都未被置位 (逻辑'0')。如果 $E=0$，无论选择线输入如何，所有输出 $Y_3, Y_2, Y_1, Y_0$ 都被强制为逻辑'0'。\n\n现在，设想一个特定的电路配置，其中使能输入 $E$ 直接连接到最低有效选择线 $A_0$。因此，条件 $E=A_0$ 始终成立。对于这个修改后的电路，仅有的主输入是 $A_1$ 和 $A_0$。\n\n对于输入 $A_1$ 和 $A_0$ 的所有可能组合，下列哪个输出将始终保持为逻辑'0'？\n\nA. 仅 $Y_0$\n\nB. 仅 $Y_2$\n\nC. $Y_0$ 和 $Y_2$\n\nD. $Y_1$ 和 $Y_3$\n\nE. 对于某些输入组合，所有输出都可以是'1'。", "solution": "一个标准的带使能端的高电平有效2-to-4译码器的输出由以下布尔表达式给出：\n$$\nY_{0}=E\\,\\overline{A_{1}}\\,\\overline{A_{0}},\\quad\nY_{1}=E\\,\\overline{A_{1}}\\,A_{0},\\quad\nY_{2}=E\\,A_{1}\\,\\overline{A_{0}},\\quad\nY_{3}=E\\,A_{1}\\,A_{0}.\n$$\n在修改后的电路中，$E=A_{0}$。将 $E=A_{0}$ 代入每个输出，得到：\n$$\nY_{0}=A_{0}\\,\\overline{A_{1}}\\,\\overline{A_{0}},\\quad\nY_{1}=A_{0}\\,\\overline{A_{1}}\\,A_{0},\\quad\nY_{2}=A_{0}\\,A_{1}\\,\\overline{A_{0}},\\quad\nY_{3}=A_{0}\\,A_{1}\\,A_{0}.\n$$\n使用布尔恒等式 $A_{0}\\overline{A_{0}}=0$ 和 $A_{0}A_{0}=A_{0}$，我们简化得到：\n$$\nY_{0}=0,\\quad\nY_{1}=\\overline{A_{1}}A_{0},\\quad\nY_{2}=0,\\quad\nY_{3}=A_{1}A_{0}.\n$$\n因此，对于所有输入组合，$Y_{0}$ 和 $Y_{2}$ 恒为零，而当 $A_{0}=1$ 且 $A_{1}=0$ 或 $A_{1}=1$ 时，$Y_{1}$ 和 $Y_{3}$ 可以分别被置位。因此，对于所有输入始终保持逻辑 $0$ 的输出是 $Y_{0}$ 和 $Y_{2}$。", "answer": "$$\\boxed{C}$$", "id": "1927532"}, {"introduction": "接下来，让我们将理论知识应用到一个实际的设计场景中。译码器是实现布尔函数的绝佳工具，常被称为“最小项生成器”。本练习将演示如何使用一个带使能端的译码器来实现一个多条件的监控系统，其中使能输入作为一个主控制开关——这在警报或控制单元等真实世界系统中是一种常见且高效的设计模式。[@problem_id:1927600]", "problem": "你的任务是为一个小规模的化学反应器设计一个安全警报系统。该系统通过一个传感器监测反应器的内部压力，传感器输出一个3位二进制数 $P_2P_1P_0$，其中 $P_2$ 是最高有效位。这些位代表一个从0到7的整数压力等级。该警报系统还有一个主控开关 $M$。\n\n警报信号 $A$ 应在且仅在主控开关激活 ($M=1$) 且压力等级严格大于5时被置为有效（逻辑'1'）。否则，警报信号必须被置为无效（逻辑'0'）。\n\n你的设计必须使用以下特定组件实现：\n1.  一个具有高电平有效输出的3-to-8译码器。该译码器有三个数据输入 ($I_2, I_1, I_0$)，八个输出 ($D_0, D_1, \\dots, D_7$)，以及一个高电平有效的使能输入 ($E$)。当 $E=1$时，与二进制输入值 $i$ 对应的输出线 $D_i$ 为 '1'，所有其他输出为 '0'。当 $E=0$ 时，所有输出 $D_0, \\dots, D_7$ 均为 '0'。\n2.  一个根据需要可带任意数量输入的或门。\n\n你必须将压力输入 $P_2, P_1, P_0$ 分别连接到译码器的数据输入 $I_2, I_1, I_0$。主控开关 $M$ 必须连接到译码器的使能输入 $E$。或门的输出提供最终的警报信号 $A$。\n\n为了正确生成警报信号 $A$，下列哪组译码器输出线必须连接到或门的输入端？\n\nA. $D_5$\n\nB. $D_6$\n\nC. $D_5, D_6, D_7$\n\nD. $D_6, D_7$\n\nE. $D_0, D_1, D_2, D_3, D_4, D_5$", "solution": "设3位压力代码为 $P_{2}P_{1}P_{0}$，它代表无符号整数值 $V=4P_{2}+2P_{1}+P_{0}$，其中 $V\\in\\{0,1,\\dots,7\\}$。3-to-8译码器的输入为 $I_{2}=P_{2}$、$I_{1}=P_{1}$、$I_{0}=P_{0}$，使能端为 $E=M$。根据译码器的定义，当 $E=1$ 时，恰好有一个输出 $D_{i}$ 等于 $1$，即当 $i=V$ 时的那个输出，所有其他输出均为 $0$；当 $E=0$ 时，所有 $D_{i}=0$。\n\n警报要求是：当且仅当 $M=1$ 且 $V>5$ 时，置 $A=1$。由于仅当 $V\\in\\{6,7\\}$ 时才有 $V>5$，并且 $M$ 已经通过 $E$ 控制了译码器，因此所需的警报可以通过对译码器中对应 $V=6$ 和 $V=7$ 的输出进行或运算来实现：\n$$A=D_{6}\\lor D_{7}.$$\n这满足所有情况：\n- 如果 $M=0$，则 $D_{6}=D_{7}=0$，因此 $A=0$。\n- 如果 $M=1$ 且 $V=6$，则 $D_{6}=1$，$D_{7}=0$，因此 $A=1$。\n- 如果 $M=1$ 且 $V=7$，则 $D_{7}=1$，$D_{6}=0$，因此 $A=1$。\n- 如果 $M=1$ 且 $V\\leq 5$，则 $D_{6}=D_{7}=0$，因此 $A=0$。\n\n因此，或门必须仅以 $D_{6}$ 和 $D_{7}$ 作为输入，这对应于选项D。", "answer": "$$\\boxed{D}$$", "id": "1927600"}, {"introduction": "像译码器这样的元件，其真正的力量在于其可扩展性和多功能性。这个更具挑战性的练习要求我们用一个较大的译码器构建一个灵活的双模设备。我们将学习如何使用控制信号来操纵译码器的输入，使其根据需求执行不同的功能，这是理解如何运用模块化设计原理来构建复杂、可重构数字系统的关键实践。[@problem_id:1927562]", "problem": "您的任务是使用单个3-to-8译码器和最少的外部逻辑门来设计一个多功能逻辑电路。可用的译码器有三个数据输入 $I_2, I_1, I_0$，一个低电平有效使能输入 $\\bar{E}$，以及八个高电平有效输出 $D_0, D_1, \\dots, D_7$。该译码器的行为如下：如果 $\\bar{E}=1$，所有输出都保持为0。如果 $\\bar{E}=0$，则输出 $D_k$ 为1，其中 $k$ 是由二进制数 $I_2I_1I_0$ 表示的整数，所有其他输出均为0。\n\n您正在构建的电路有一个模式选择输入 $M$ 和三个数据输入 $A_2, A_1, A_0$。电路必须根据 $M$ 的值执行以下两种功能之一：\n\n1.  **如果 $M=0$**：电路必须用作一个2-to-4译码器。该译码器的输入是 $A_1$ 和 $A_0$，并有四个高电平有效输出 $Y_3, Y_2, Y_1, Y_0$。\n2.  **如果 $M=1$**：电路必须用作一个1-to-2译码器。该译码器的输入是 $A_2$，并有两个高电平有效输出 $Z_1, Z_0$。\n\n为了标准化输出映射，系统输出由3-to-8译码器的输出导出，具体如下：$Y_i = D_i$ for $i \\in \\{0, 1, 2, 3\\}$，以及 $Z_j = D_{4+j}$ for $j \\in \\{0, 1\\}$。剩余的译码器输出 $D_6$ 和 $D_7$ 将不被使用。\n\n确定一组布尔逻辑方程，以正确定义从系统输入（$M, A_2, A_1, A_0$）到译码器输入（$I_2, I_1, I_0, \\bar{E}$）的连接，从而实现这种双重功能。使用撇号表示逻辑非（例如，$M'$），并列表示逻辑与（例如，$M'A_1$），`+` 表示逻辑或（例如，$A+B$）。\n\n下列哪组方程正确地描述了所需的逻辑？\n\nA. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_1; \\quad I_0=M'A_0 + MA_2$\n\nB. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_1; \\quad I_0=M'A_2 + MA_0$\n\nC. $\\bar{E}=M'; \\quad I_2=A_2; \\quad I_1=A_1; \\quad I_0=A_0$\n\nD. $\\bar{E}=0; \\quad I_2=A_2; \\quad I_1=A_1; \\quad I_0=M$\n\nE. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_0; \\quad I_0=M'A_1 + MA_2$", "solution": "我们需要通过根据模式 $M$ 控制其输入，使单个3-to-8译码器实现两种行为，同时保持所有输出为高电平有效，并遵循 $Y_{i}=D_{i}$ for $i\\in\\{0,1,2,3\\}$ 和 $Z_{j}=D_{4+j}$ for $j\\in\\{0,1\\}$。译码器的行为是：如果 $\\bar{E}=1$，则所有 $D_{k}=0$；如果 $\\bar{E}=0$，则当 $k$ 等于二进制数 $I_{2}I_{1}I_{0}$ 时，恰好 $D_{k}=1$，所有其他输出均为 $0$。\n\n因此，我们必须在两种模式下都保持译码器使能，所以我们设置\n$$\n\\bar{E}=0.\n$$\n\n接下来，通过将 $I_{2},I_{1},I_{0}$ 选择为 $M,A_{2},A_{1},A_{0}$ 的函数，在每种模式下实现所需的译码。\n\n模式 $M=0$（在 $A_{1},A_{0}$ 上的2-to-4译码器，输出 $Y_{0}\\ldots Y_{3}$ 映射到 $D_{0}\\ldots D_{3}$）：\n为确保始终只选择 $D_{0}\\ldots D_{3}$，并且所选线路与 $A_{1}A_{0}$ 的二进制值匹配，我们需要\n$$\nI_{2}=0,\\quad I_{1}=A_{1},\\quad I_{0}=A_{0}.\n$$\n\n模式 $M=1$（在 $A_{2}$ 上的1-to-2译码器，输出 $Z_{0},Z_{1}$ 映射到 $D_{4},D_{5}$）：\n我们希望当 $A_{2}=0$ 时 $Z_{0}=D_{4}=1$，当 $A_{2}=1$ 时 $Z_{1}=D_{5}=1$，所有其他输出为零。这可以通过在 $A_{2}=0$ 时选择 $k=4$ 和在 $A_{2}=1$ 时选择 $k=5$ 来实现，即，\n$$\nI_{2}=1,\\quad I_{1}=0,\\quad I_{0}=A_{2}.\n$$\n\n将两种模式与作为选择器的 $M$ 结合，得到以下多路复用方程\n$$\nI_{2}=M,\\qquad I_{1}=M'A_{1},\\qquad I_{0}=M'A_{0}+MA_{2}.\n$$\n\n验证：\n- 对于 $M=0$：$I_{2}=0$, $I_{1}=A_{1}$, $I_{0}=A_{0}$，所以 $k$ 为 $A_{1}A_{0}$ 的值时对应的 $D_{k}$ 有效；因此 $Y_{i}=D_{i}$ 可行，并且 $D_{4},D_{5}$（从而 $Z_{0},Z_{1}$）为 $0$。\n- 对于 $M=1$：$I_{2}=1$, $I_{1}=0$, $I_{0}=A_{2}$，因此如果 $A_{2}=0$ 则 $k=4$，如果 $A_{2}=1$ 则 $k=5$，按要求得到 $Z_{0}=D_{4}=A_{2}'$ 和 $Z_{1}=D_{5}=A_{2}$，同时 $D_{0}\\ldots D_{3}$（从而 $Y_{0}\\ldots Y_{3}$）为 $0$。\n\n这些方程与选项A完全匹配：\n$$\n\\bar{E}=0;\\quad I_{2}=M;\\quad I_{1}=M'A_{1};\\quad I_{0}=M'A_{0}+MA_{2}.\n$$", "answer": "$$\\boxed{A}$$", "id": "1927562"}]}