module MUXK_tb;
	reg A,B,C,D,E;
	wire a[2:0];
	wire s[1:0];
	wire y;
	assign a={A,B,C};
	assign s={D,E};
	MUXK(.a(a),			.s(s)
					.y(y)	
							);
			
	initial begin
		A=0;B=0;C=0;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;
		
		A=0;B=0;C=1;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=0;B=1;C=0;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=0;B=1;C=1;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=1;B=0;C=0;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=1;B=0;C=1;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=1;B=1;C=0;#10;
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;

		A=1;B=1;C=1;#10;	
		D=0;E=0;#10;
		D=0;E=1;#10;
		D=1;E=0;#10;
		D=1;E=1;#10;
	end
endmodule