{"hands_on_practices": [{"introduction": "双稳态元件是构建数字存储器的基石。本练习将从最基本的带门控的SR锁存器开始，它能够存储一位信息。通过追踪一系列输入信号的变化，你将练习如何应用“置位”、“复位”和“使能”信号的逻辑规则，从而掌握控制锁存器状态的核心技能 [@problem_id:1915634]。", "problem": "门控置位-复位（SR）锁存器是一种用于一位数据存储的基本数字逻辑电路。它的状态由三个输入决定：置位（S）、复位（R）和一个使能时钟信号（C）。该锁存器有一个主输出Q。这个特定锁存器的行为定义如下：\n\n1.  当使能输入C为低电平（C=0）时，锁存器处于“锁存”或“记忆”模式。在此模式下，无论S和R输入如何，输出Q都保持其最后的值。\n2.  当使能输入C为高电平（C=1）时，锁存器处于“透明”模式。其行为由S和R输入决定：\n    - 如果S=0且R=0，锁存器继续保持其最后的值（记忆模式）。\n    - 如果S=1且R=0，输出Q被“置位”为1。\n    - 如果S=0且R=1，输出Q被“复位”为0。\n    - 输入组合S=1和R=1被认为是无效的，并保证不会发生。\n\n考虑一个这样的门控SR锁存器，其输出Q初始为0。输入S、R和C在离散时间点$t_1, t_2, t_3, t_4$经历一系列变化。\n\n-   **初始状态（$t_1$之前）：**S=0, R=0, C=0, 且Q=0。\n-   **在时间$t_1$：**输入变为S=1, R=0, C=0。\n-   **在时间$t_2$：**输入变为S=1, R=0, C=1。\n-   **在时间$t_3$：**输入变为S=0, R=1, C=1。\n-   **在时间$t_4$：**输入变为S=0, R=0, C=0。\n\n令$Q(t_i)$为在时间$t_i$输入变化后输出Q的值。确定输出值序列$(Q(t_1), Q(t_2), Q(t_3), Q(t_4))$。\n\n从以下选项中选择正确的序列。\n\nA. (0, 1, 0, 0)\n\nB. (1, 1, 0, 0)\n\nC. (0, 1, 1, 0)\n\nD. (0, 0, 1, 0)\n\nE. (1, 0, 1, 0)", "solution": "我们使用门控SR锁存器的特性行为：\n- 当$C=0$时，锁存器被锁存：下一个输出等于当前输出，即$Q^{+}=Q$，与$S$和$R$无关。\n- 当$C=1$时，锁存器是透明的，并遵循以下规则：\n  - $(S,R)=(0,0) \\Rightarrow Q^{+}=Q$ (保持),\n  - $(S,R)=(1,0) \\Rightarrow Q^{+}=1$ (置位),\n  - $(S,R)=(0,1) \\Rightarrow Q^{+}=0$ (复位),\n  - $(S,R)=(1,1)$是无效的，不使用。\n\n初始时（$t_{1}$之前），$S=0$, $R=0$, $C=0$, 且$Q=0$。\n\n在$t_{1}$：输入变为$S=1$, $R=0$, $C=0$。由于$C=0$，锁存器保持其前一个值。因此，$Q(t_{1})=Q=0$。\n\n在$t_{2}$：输入变为$S=1$, $R=0$, $C=1$。当$C=1$且$(S,R)=(1,0)$时，锁存器置位。因此，$Q(t_{2})=1$。\n\n在$t_{3}$：输入变为$S=0$, $R=1$, $C=1$。当$C=1$且$(S,R)=(0,1)$时，锁存器复位。因此，$Q(t_{3})=0$。\n\n在$t_{4}$：输入变为$S=0$, $R=0$, $C=0$。由于$C=0$，锁存器保持其最后一个值。因此，$Q(t_{4})=0$。\n\n因此，序列为$(0,1,0,0)$，对应选项A。", "answer": "$$\\boxed{A}$$", "id": "1915634"}, {"introduction": "理想的逻辑模型非常有用，但了解其局限性对于设计可靠的系统至关重要。SR锁存器中一个典型的“禁用”输入组合是 $S=1$ 和 $R=1$ 同时出现，本练习将探讨这种情况的后果 [@problem_id:1915637]。你会发现，这种情况会导致一个不确定的结果，从而引出亚稳态这一重要概念，它揭示了抽象逻辑与电路物理延迟之间的联系。", "problem": "在数字逻辑设计中，一个基本的双稳态存储元件可以由两个交叉耦合的或非门构成。该电路被称为置位-复位（SR）锁存器。设两个输入为 S（置位）和 R（复位），两个输出为 Q 和 $\\overline{Q}$。顶部的或非门接收输入 R 和 $\\overline{Q}$，并产生输出 Q。底部的或非门接收输入 S 和 Q，并产生输出 $\\overline{Q}$。一个双输入或非门的逻辑行为是：当且仅当其两个输入均为 0 时，其输出为 1；否则，其输出为 0。\n\n考虑一个初始稳定在复位状态的 SR 锁存器，此时 S=0 且 R=1。之后，输入被短暂地改变为通常的禁用状态，即 S=1 且 R=1。最后，两个输入同时被撤销，回到 S=0 且 R=0 的静止状态。\n\n在这一系列操作之后，下列哪个陈述最能描述输出 Q 和 $\\overline{Q}$ 的最终稳定状态？\n\nA. 锁存器将可靠地返回其初始的复位状态（Q=0, $\\overline{Q}$=1）。\n\nB. 锁存器将可靠地转换到置位状态（Q=1, $\\overline{Q}$=0）。\n\nC. 锁存器进入一个状态，其中两个输出 Q 和 $\\overline{Q}$ 都永久保持为 1。\n\nD. 输出 Q 和 $\\overline{Q}$ 将在 0 和 1 之间无限振荡，永远不会达到稳定状态。\n\nE. 最终状态是不确定的；锁存器将根据门传播延迟中微小、不可预测的差异，稳定在置位或复位状态之一。", "solution": "设两个交叉耦合的或非门方程为\n$$Q=\\overline{R+\\overline{Q}},\\qquad \\overline{Q}=\\overline{S+Q},$$\n其中 + 表示逻辑或，上划线表示逻辑非。\n\n初始条件：$S=0$, $R=1$。那么\n$$Q=\\overline{1+\\overline{Q}}=0,$$\n并且当 $Q=0$ 时，\n$$\\overline{Q}=\\overline{0+0}=1.$$\n因此，锁存器处于复位状态，$(Q,\\overline{Q})=(0,1)$。\n\n禁用输入条件：$S=1$, $R=1$。那么\n$$Q=\\overline{1+\\overline{Q}}=0,\\qquad \\overline{Q}=\\overline{1+Q}=0.$$\n两个输出都被强制为 0，清除了先前存储的状态。\n\n同时释放到静止条件：$S=0$, $R=0$。平衡方程变为\n$$Q=\\overline{0+\\overline{Q}}=\\overline{\\overline{Q}},\\qquad \\overline{Q}=\\overline{0+Q}=\\overline{Q}.$$\n检查可能的稳态：\n- 如果 $Q=1$，那么 $\\overline{Q}=\\overline{0+1}=0$ 且 $Q=\\overline{0+0}=1$ 是一致的，得到置位状态。\n- 如果 $Q=0$，那么 $\\overline{Q}=\\overline{0+0}=1$ 且 $Q=\\overline{0+1}=0$ 是一致的，得到复位状态。\n- 状态 $(Q,\\overline{Q})=(0,0)$ 和 $(1,1)$ 与 $S=R=0$ 时的方程不一致。\n\n在 S 和 R 下降到 0 后，两个或非门瞬间都看到它们的两个输入都为 0（因为两个输出都曾是 0），因此每个门都倾向于将其输出驱动为 1。由于交叉耦合，两个输出不能都保持为 1；传播延迟或噪声中的微小不对称性导致一个输出先达到 1，然后强制另一个输出变为 0。因为先前的状态在 $S=R=1$ 期间被清除了，所以没有确定性的偏向。因此，锁存器会不可预测地稳定在置位或复位状态，这由微小的、不可控的时序差异决定。\n\n因此，最终的稳定状态是不确定的，并取决于传播延迟偏差，与选项 E 相符。", "answer": "$$\\boxed{E}$$", "id": "1915637"}, {"introduction": "在数字设计中，我们经常需要利用手头已有的元件来实现不同的功能，这是一种重要的工程实践。这个练习模拟了一个常见的设计场景：使用一个D触发器和一些基本逻辑门来构建一个功能更丰富的JK触发器 [@problem_id:1915639]。通过推导组合逻辑的布尔表达式，你将学会如何运用特征方程来精确地实现不同时序元件之间的功能转换。", "problem": "在数字逻辑设计中，常常需要使用一种更易于获得的双稳态元件（触发器）来实现另一种类型的触发器。考虑这样一个场景：你有一个上升沿触发的D触发器和一些基本逻辑门（与门、或门、非门），但你需要实现一个上升沿触发的JK触发器的功能。\n\n一个D触发器有一个单一的数据输入端 $D$，其行为由特性方程 $Q_{next} = D$ 定义，其中 $Q_{next}$ 是触发器在下一个时钟沿之后的状态。\n\n一个JK触发器有两个输入端，$J$（置位）和 $K$（复位），其行为由特性方程 $Q_{next} = J\\overline{Q} + \\overline{K}Q$ 定义，其中 $Q$ 是触发器的当前状态。\n\n为了使D触发器的行为与JK触发器完全相同，你必须提供一个组合逻辑电路，该电路接收输入 $J$、$K$ 和触发器的当前状态 $Q$，并为 $D$ 输入生成正确的信号。下列哪个布尔表达式正确地用 $J$、$K$ 和 $Q$ 定义了输入 $D$？\n\nA. $D = J\\overline{Q} + \\overline{K}Q$\n\nB. $D = \\overline{J}Q + K\\overline{Q}$\n\nC. $D = JK + \\overline{K}Q$\n\nD. $D = (J+Q)(\\overline{K}+Q)$\n\nE. $D = JQ + \\overline{K}\\overline{Q}$", "solution": "一个上升沿触发的D触发器遵循特性方程 $Q_{next}=D$。一个上升沿触发的JK触发器遵循 $Q_{next}=J\\overline{Q}+\\overline{K}Q$。要使一个D触发器模拟一个JK触发器，驱动 $D$ 的组合逻辑必须对 $J$、$K$ 和当前 $Q$ 的每一种组合都精确地产生JK触发器的次态。因此，我们要求\n$$\nD=Q_{next}^{(\\mathrm{JK})}=J\\overline{Q}+\\overline{K}Q.\n$$\n这也可以通过对 $Q$ 进行分类讨论来得出：当 $Q=0$ 时，$Q_{next}=J$，得到 $D=J\\cdot 1+\\overline{K}\\cdot 0=J$；当 $Q=1$ 时，$Q_{next}=\\overline{K}$，得到 $D=J\\cdot 0+\\overline{K}\\cdot 1=\\overline{K}$。因此 $D$ 必须是二选一多路选择器的表达式 $D=J\\overline{Q}+\\overline{K}Q$，这与选项A相符。", "answer": "$$\\boxed{A}$$", "id": "1915639"}]}