# sources here
#
# SRC_VERILOG_$(d) += $(d)/rtl/test.v 
# SRC_VERILOG_$(d) += $(CORES_DIR)/core/rtl/test.v 

SRC_VHDL_$(d) += $(d)/rtl/test.vhd
SRC_VHDL_$(d) += $(CORES_DIR)/cpt8/rtl/cpt8.vhd
