TimeQuest Timing Analyzer report for mp1
Thu Feb  2 22:14:35 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.sdc       ; OK     ; Thu Feb  2 22:14:31 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 115.5 MHz ; 115.5 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.342 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.302 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.533 ; 3.289 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.351 ; 3.203 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.160 ; 2.976 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.533 ; 3.289 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.223 ; 3.021 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.994 ; 2.867 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.146 ; 3.033 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.937 ; 2.772 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.089 ; 2.895 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.261 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.992 ; 2.769 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.214 ; 2.956 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.116 ; 2.883 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.190 ; 2.983 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.011 ; 2.798 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.977 ; 2.768 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.110 ; 2.869 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.987 ; 3.816 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.389 ; -2.201 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.785 ; -2.612 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.618 ; -2.428 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.957 ; -2.693 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.683 ; -2.475 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.443 ; -2.290 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.590 ; -2.450 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.389 ; -2.201 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.555 ; -2.355 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.761 ; -2.515 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.508 ; -2.296 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.717 ; -2.473 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.623 ; -2.402 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.663 ; -2.450 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.523 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.493 ; -2.294 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.600 ; -2.354 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.753 ; -2.551 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.754 ; 6.658 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.513 ; 6.461 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.083 ; 5.958 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.187 ; 6.167 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.213 ; 6.075 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.720 ; 6.643 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.325 ; 6.168 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.754 ; 6.658 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.351 ; 6.293 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.657 ; 6.603 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.086 ; 6.078 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.221 ; 6.200 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.257 ; 6.238 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.060 ; 6.050 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.316 ; 6.271 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.316 ; 6.157 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.991 ; 5.980 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.949 ; 6.866 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.745 ; 6.723 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.949 ; 6.866 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.839 ; 6.925 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.825 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.511 ; 6.415 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.286 ; 6.144 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.253 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.261 ; 6.134 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.662 ; 6.588 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.226 ; 6.176 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.430 ; 6.365 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.248 ; 6.223 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.365 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.457 ; 6.425 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.314 ; 6.290 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.304 ; 6.284 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.382 ; 6.372 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.040 ; 5.983 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.825 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.281 ; 6.258 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.569 ; 6.649 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.690 ; 5.658 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.190 ; 6.137 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.780 ; 5.658 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.895 ; 5.873 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.902 ; 5.768 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.404 ; 6.328 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.011 ; 5.858 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.436 ; 6.342 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.034 ; 5.976 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.325 ; 6.270 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.781 ; 5.771 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.928 ; 5.906 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.967 ; 5.946 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.759 ; 5.745 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.999 ; 5.953 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.000 ; 5.846 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.690 ; 5.678 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.122 ; 6.117 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.122 ; 6.117 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.347 ; 6.254 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.158 ; 6.235 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.739 ; 5.682 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.206 ; 6.112 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.972 ; 5.834 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.960 ; 5.909 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.950 ; 5.827 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.333 ; 6.259 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.915 ; 5.864 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.109 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.955 ; 5.929 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.065 ; 6.059 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.154 ; 6.121 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.021 ; 5.995 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.989 ; 5.967 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.083 ; 6.071 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.739 ; 5.682 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.486 ; 6.396 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.984 ; 5.959 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.954 ; 6.012 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.98 MHz ; 124.98 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.999 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.276 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.281 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.095 ; 2.954 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.943 ; 2.776 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.281 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.996 ; 2.815 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.766 ; 2.629 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.910 ; 2.798 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.715 ; 2.575 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.888 ; 2.714 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.042 ; 2.818 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.806 ; 2.604 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.997 ; 2.765 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.910 ; 2.694 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.953 ; 2.774 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.802 ; 2.609 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.785 ; 2.594 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.887 ; 2.658 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.672 ; 3.532 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.246 ; -2.081 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.610 ; -2.444 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.479 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.787 ; -2.556 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.535 ; -2.346 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.294 ; -2.131 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.435 ; -2.296 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.246 ; -2.081 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.430 ; -2.247 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.617 ; -2.404 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.393 ; -2.200 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.575 ; -2.354 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.490 ; -2.285 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.506 ; -2.319 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.389 ; -2.206 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.374 ; -2.194 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.452 ; -2.217 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.597 ; -2.406 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.415 ; 6.324 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.150 ; 6.097 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.755 ; 5.623 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.858 ; 5.854 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.862 ; 5.743 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.381 ; 6.292 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.969 ; 5.839 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.415 ; 6.324 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.992 ; 5.936 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.277 ; 6.212 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.744 ; 5.696 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.892 ; 5.887 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.725 ; 5.693 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.954 ; 5.875 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.969 ; 5.825 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.668 ; 5.647 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.590 ; 6.496 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.373 ; 6.293 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.590 ; 6.496 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.415 ; 6.522 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.424 ; 6.320 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.183 ; 6.091 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.923 ; 5.808 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.922 ; 5.860 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.913 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.294 ; 6.206 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.869 ; 5.809 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.062 ; 6.005 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.933 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.024 ; 6.018 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.111 ; 6.101 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.997 ; 5.975 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.952 ; 5.931 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.055 ; 6.033 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.703 ; 5.665 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.424 ; 6.320 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.941 ; 5.937 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.212 ; 6.284 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.392 ; 5.352 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.853 ; 5.802 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.478 ; 5.352 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.592 ; 5.589 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.579 ; 5.465 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.092 ; 6.008 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.682 ; 5.558 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.124 ; 6.039 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.701 ; 5.648 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.974 ; 5.912 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.466 ; 5.420 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.626 ; 5.622 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.664 ; 5.665 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.450 ; 5.420 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.665 ; 5.590 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.680 ; 5.543 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.392 ; 5.374 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.787 ; 5.736 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.787 ; 5.736 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.027 ; 5.929 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.789 ; 5.885 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.429 ; 5.392 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.903 ; 5.817 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.636 ; 5.527 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.655 ; 5.597 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.628 ; 5.519 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.991 ; 5.907 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.585 ; 5.528 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.768 ; 5.714 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.665 ; 5.646 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.752 ; 5.746 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.835 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.729 ; 5.709 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.664 ; 5.644 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.782 ; 5.762 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.429 ; 5.392 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.114 ; 6.016 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.671 ; 5.668 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.645 ; 5.699 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.726 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.260 ; 2.221 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.134 ; 2.148 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.054 ; 2.036 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.260 ; 2.221 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.077 ; 2.056 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.873 ; 1.892 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.002 ; 2.021 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.840 ; 1.827 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.029 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.133 ; 2.121 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.994 ; 1.978 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.100 ; 2.054 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.026 ; 2.014 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.006 ; 2.001 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.951 ; 1.925 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.967 ; 1.948 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.982 ; 1.944 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.488 ; 2.466 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.523 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.804 ; -1.805 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.739 ; -1.720 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.925 ; -1.874 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.765 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.554 ; -1.559 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.680 ; -1.684 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.523 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.719 ; -1.714 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.842 ; -1.836 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.710 ; -1.699 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.811 ; -1.772 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.739 ; -1.732 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.696 ; -1.682 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.669 ; -1.649 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.684 ; -1.671 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.684 ; -1.641 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.776 ; -1.750 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.754 ; 4.788 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.506 ; 4.514 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.183 ; 4.159 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.347 ; 4.395 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.307 ; 4.257 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.729 ; 4.770 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.364 ; 4.318 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.754 ; 4.788 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.418 ; 4.414 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.638 ; 4.667 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.225 ; 4.242 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.380 ; 4.430 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.370 ; 4.458 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.171 ; 4.193 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.376 ; 4.383 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.380 ; 4.316 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.184 ; 4.189 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.824 ; 4.829 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.617 ; 4.611 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.824 ; 4.829 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.633 ; 4.666 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.679 ; 4.700 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.570 ; 4.595 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.391 ; 4.343 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.356 ; 4.365 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.316 ; 4.285 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.579 ; 4.594 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.316 ; 4.329 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.451 ; 4.445 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.396 ; 4.444 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.464 ; 4.541 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.540 ; 4.588 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.405 ; 4.485 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.362 ; 4.374 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.480 ; 4.537 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.163 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.679 ; 4.700 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.389 ; 4.445 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.535 ; 4.544 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.964 ; 3.952 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.283 ; 4.291 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.975 ; 3.952 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.146 ; 4.191 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.094 ; 4.045 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.512 ; 4.550 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.148 ; 4.104 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.536 ; 4.568 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.200 ; 4.195 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.410 ; 4.436 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.015 ; 4.031 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.178 ; 4.226 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.170 ; 4.255 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.964 ; 3.985 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.159 ; 4.164 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.163 ; 4.101 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.976 ; 3.981 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.227 ; 4.222 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.227 ; 4.222 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.444 ; 4.439 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.210 ; 4.241 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.955 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.361 ; 4.383 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.174 ; 4.127 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.157 ; 4.165 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.103 ; 4.072 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.353 ; 4.367 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.103 ; 4.113 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.231 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.195 ; 4.239 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.258 ; 4.330 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.330 ; 4.375 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.202 ; 4.279 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.146 ; 4.155 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.274 ; 4.327 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 3.955 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.447 ; 4.467 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.185 ; 4.237 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.147 ; 4.158 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.342 ; 0.179 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 1.342 ; 0.179 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.533 ; 3.289 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.351 ; 3.203 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.160 ; 2.976 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.533 ; 3.289 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.223 ; 3.021 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.994 ; 2.867 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.146 ; 3.033 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.937 ; 2.772 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.089 ; 2.895 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.261 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.992 ; 2.769 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.214 ; 2.956 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.116 ; 2.883 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.190 ; 2.983 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.011 ; 2.798 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.977 ; 2.768 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.110 ; 2.869 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.987 ; 3.816 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.523 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.804 ; -1.805 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.739 ; -1.720 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.925 ; -1.874 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.765 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.554 ; -1.559 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.680 ; -1.684 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.523 ; -1.497 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.719 ; -1.714 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.842 ; -1.836 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.710 ; -1.699 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.811 ; -1.772 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.739 ; -1.732 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.696 ; -1.682 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.669 ; -1.649 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.684 ; -1.671 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.684 ; -1.641 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.776 ; -1.750 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.754 ; 6.658 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.513 ; 6.461 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.083 ; 5.958 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.187 ; 6.167 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.213 ; 6.075 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.720 ; 6.643 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.325 ; 6.168 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.754 ; 6.658 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.351 ; 6.293 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.657 ; 6.603 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.086 ; 6.078 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.221 ; 6.200 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.257 ; 6.238 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.060 ; 6.050 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.316 ; 6.271 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.316 ; 6.157 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.991 ; 5.980 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.949 ; 6.866 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.745 ; 6.723 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.949 ; 6.866 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.839 ; 6.925 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.825 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.511 ; 6.415 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.286 ; 6.144 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.253 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.261 ; 6.134 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.662 ; 6.588 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.226 ; 6.176 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.430 ; 6.365 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.248 ; 6.223 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.365 ; 6.360 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.457 ; 6.425 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.314 ; 6.290 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.304 ; 6.284 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.382 ; 6.372 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.040 ; 5.983 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.825 ; 6.734 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.281 ; 6.258 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.569 ; 6.649 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.964 ; 3.952 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.283 ; 4.291 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.975 ; 3.952 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.146 ; 4.191 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.094 ; 4.045 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.512 ; 4.550 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.148 ; 4.104 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.536 ; 4.568 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.200 ; 4.195 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.410 ; 4.436 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.015 ; 4.031 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.178 ; 4.226 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.170 ; 4.255 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.964 ; 3.985 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.159 ; 4.164 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.163 ; 4.101 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.976 ; 3.981 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.227 ; 4.222 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.227 ; 4.222 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.444 ; 4.439 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.210 ; 4.241 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.955 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.361 ; 4.383 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.174 ; 4.127 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.157 ; 4.165 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.103 ; 4.072 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.353 ; 4.367 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.103 ; 4.113 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.231 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.195 ; 4.239 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.258 ; 4.330 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.330 ; 4.375 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.202 ; 4.279 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.146 ; 4.155 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.274 ; 4.327 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 3.955 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.447 ; 4.467 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.185 ; 4.237 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.147 ; 4.158 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 628615   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 628615   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Thu Feb  2 22:14:29 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.342               0.000 clk 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.999
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.999               0.000 clk 
Info (332146): Worst-case hold slack is 0.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.276               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.726               0.000 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Thu Feb  2 22:14:35 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


