+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller                                                                                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_mapper                                                                                                                                                                                                                           ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                              ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                    ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                        ; 312   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux                                                                                                                                                                                                            ; 518   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                      ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                      ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                      ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                      ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux                                                                                                                                                                                                          ; 106   ; 1              ; 2            ; 1              ; 104    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                        ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                        ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                        ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                        ; 106   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux                                                                                                                                                                                                            ; 106   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                      ; 108   ; 9              ; 2            ; 9              ; 310    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux                                                                                                                                                                                                          ; 110   ; 25             ; 2            ; 25             ; 516    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_006                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_005                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002                                                                                                                                                                                                         ; 101   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                      ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001                                                                                                                                                                                                         ; 101   ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router                                                                                                                                                                                                             ; 101   ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|memoriaprograma_s1_agent_rsp_fifo                                                                                                                                                                                  ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|memoriaprograma_s1_agent|uncompressor                                                                                                                                                                              ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|memoriaprograma_s1_agent                                                                                                                                                                                           ; 280   ; 39             ; 42           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_debug_mem_slave_agent|uncompressor                                                                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_debug_mem_slave_agent                                                                                                                                                                                  ; 280   ; 39             ; 42           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|customip_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                           ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|customip_0_avalon_slave_0_agent|uncompressor                                                                                                                                                                       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|customip_0_avalon_slave_0_agent                                                                                                                                                                                    ; 280   ; 39             ; 42           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                  ; 280   ; 39             ; 42           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|chacha20_leitura_escrita_agent_rsp_fifo                                                                                                                                                                            ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|chacha20_leitura_escrita_agent|uncompressor                                                                                                                                                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|chacha20_leitura_escrita_agent                                                                                                                                                                                     ; 280   ; 39             ; 42           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_instruction_master_agent                                                                                                                                                                               ; 168   ; 37             ; 72           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_data_master_agent                                                                                                                                                                                      ; 168   ; 37             ; 72           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|memoriaprograma_s1_translator                                                                                                                                                                                      ; 102   ; 7              ; 4            ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_debug_mem_slave_translator                                                                                                                                                                             ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|customip_0_avalon_slave_0_translator                                                                                                                                                                               ; 102   ; 6              ; 17           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                             ; 102   ; 5              ; 21           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|chacha20_leitura_escrita_translator                                                                                                                                                                                ; 102   ; 6              ; 11           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_instruction_master_translator                                                                                                                                                                          ; 103   ; 51             ; 0            ; 51             ; 95     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|processador_data_master_translator                                                                                                                                                                                 ; 103   ; 12             ; 0            ; 12             ; 95     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0                                                                                                                                                                                                                    ; 242   ; 0              ; 0            ; 0              ; 283    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_r                                                                                                                                                                       ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_SistemaEmbarcadoChaChaVerilog_jtag_uart_scfifo_w                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart                                                                                                                                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_debug_slave_wrapper|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_debug_slave_wrapper|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_debug_slave_wrapper                                                                                    ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_ocimem|SistemaEmbarcadoChaChaVerilog_Processador_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_ocimem|SistemaEmbarcadoChaChaVerilog_Processador_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_ocimem                                                                                           ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_avalon_reg                                                                                       ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_im                                                                                           ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_pib                                                                                          ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_fifo                                                                                         ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_dtrace|SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_dtrace                                                                                       ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_itrace                                                                                       ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_dbrk                                                                                         ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_xbrk                                                                                         ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_break                                                                                        ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci_debug                                                                                        ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_nios2_oci                                                                                                                                                          ; 158   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|SistemaEmbarcadoChaChaVerilog_Processador_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|SistemaEmbarcadoChaChaVerilog_Processador_cpu_register_bank_b                                                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|SistemaEmbarcadoChaChaVerilog_Processador_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|SistemaEmbarcadoChaChaVerilog_Processador_cpu_register_bank_a                                                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu|the_SistemaEmbarcadoChaChaVerilog_Processador_cpu_test_bench                                                                                                                                                         ; 291   ; 3              ; 257          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador|cpu                                                                                                                                                                                                                      ; 149   ; 1              ; 31           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|processador                                                                                                                                                                                                                          ; 149   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|memoriaprograma|the_altsyncram|auto_generated|mux2                                                                                                                                                                                   ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|memoriaprograma|the_altsyncram|auto_generated|decode3                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|memoriaprograma|the_altsyncram|auto_generated                                                                                                                                                                                        ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|memoriaprograma                                                                                                                                                                                                                      ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|customip_0                                                                                                                                                                                                                           ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20|core|qr3                                                                                                                                                                                                                    ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20|core|qr2                                                                                                                                                                                                                    ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20|core|qr1                                                                                                                                                                                                                    ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20|core|qr0                                                                                                                                                                                                                    ; 128   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20|core                                                                                                                                                                                                                        ; 906   ; 64             ; 1            ; 64             ; 514    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|chacha20                                                                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
