## class 1 蜂鸣器驱动设计不同频率

典型时序逻辑——计数器设计

- 确定时钟信号频率，确定计数器的模
- 同步计数器，异步计数器
- 计数器设计用到了加法器，比较器，寄存器，选择器
- 计数器就是定时器
- 定时器在不同的运行时段，可能器需要的定时时间不同
- 定时器可以循环定时，也可以单词定时
- 按键时间达到时，需要产生标志信号
- 必要是需要对外提供实时计数值

设计定义

- 定时器的定时时间参数可以通过该模块的一个端口输入，通过调剂端口上的值，可以修改时间
- 设置一个计数模式控制信号，当信号为1时，设置为循环定时模式，信号为0时，设置为单次技术模式
- 输出计数器实时计数值，改制将用于产生特定产空比的方波

蜂鸣器介绍

- 压电式适用于报警器
- 电磁式适用于语音设备
- 有源式
- 无源式

变音蜂鸣器——层次化设计模块

## class 2 led翻转模式按键控制

典型设计模式——状态机



## calss 3 数码管驱动设计

芯片时序逻辑分析——74HC595

将串行的八位数据转换为并行的八位数据 

支持级联 

## class 4 线性序列机遇3串行接口ADC驱动设计与验证

ADC芯片

将模拟电压转化为数字电平

 使用spi时序接口

时序图ADC128s022.pdf->P7

对于线性序列机我们一般列一张表

确定每个时隙各个信号的状态

 将ADC采样的结果显示在数码管上

  ISSP工具使用

in-systen source and probes editor

sources：在PC端通过软件设置某个信号的值，该数值会精油与USB Blaster 电缆传递到正在运行的FPGA芯片中相应的位置。FPGA在使用该信号作为激励

probes：在FPGA内部使用probes将待检测的某些信号的值读取并经由usb blaster 传递到PC端，在pc端软件上显示这个值

嵌入式逻辑分析仪 signaltap II

使用FPGA片上剩余的逻辑以及存储资源设计了片上的逻辑分析仪工具

该工具能够抓取设计中的节点信号以及IO引脚上的信号，并成段的存储在片上的存储器中，然后将存储器中存储的数据通过USB blaster下载电缆传递到pc端，由quartus软件中集成的调试工具读取这些数据并以数字波形的形式显示出来

 uart关键参数及时序图

uart通信在使用前需要做多项设置，最常见的设置包括数据位数，波特率大小，机构检验类型和停止位数

FIFO的使用

先进先出

基于串口的电压采集系统

1. 多模块构成的系统，如何进行系统的链接设计，通过系统框图的方式理清楚各个模块间的关联

2. 握手信号（en_conv，conv_done，entx，tx_done）对于这些握手信号的控制和使用

3. 三段式状态机的写法，参考资料详解

4. display函数的使用，将系统运行过程中的一些数据打印到modelsim信息窗口，可以再msim——transcripte文件中打印的内容

   基于串口的任意波形信号发生器

   1. 串口接收的设计与实现

   2. 双扣ram的使用

   3. 串口数据接收指令和数据的解析

      1. 指令功能如使能信号的输出，停止信号的输出
      2. 数据则是希望输出的任意波形

   4. 读取ram中的数据送给dac输出波形

   5. 设计数据帧

      | 帧头 | 帧尾 | 功能码 | 一阵数据长度           | 。。。 |
      | ---- | ---- | ------ | ---------------------- | ------ |
      | 0xaa | 0xf0 |        | 长度低字节\|长度高字节 |        |


基于FPGA的信号发生器

使用dac输出指定频率的正弦波信号

使用矩阵键盘输入需要输出的信号的频率

使用lcd显示实时数据

信号发生器设计双通道

划分的模块

dac驱动模块

矩阵键盘驱动模块

键盘输入数据到实际控制信号的转换

lcd显示

rom波形存储器/dds核心模块

控制模块

复位的时候建议直接赋值为0，综合时会走d触发器的清零逻辑，若赋其他值，会生成多路器

dds

数字合成器（direct digital synthesizer）是一种新型的频率合成技术，具有相对带宽大，频率装换时间短分辨率高和相位连续性好等优点，比较容易实现频率相位以及幅度的数控调制，广泛应用于通信领域

 verilog 中计算的化简

- 可以将其拆分为2的幂级数，比如10 = 2+8，尽量不要使用乘法器
- 如果相除之后产生大量小数位，可以先将被除数扩大到商没有小数，将计算结果进行其他计算，最终在将结果缩小相应的倍数，因为在FPGA终没有浮点数这一说，所有产生小数的结果，只能精确到1，采用上述方法后，可以将结果进一步的精确
- 如果结果太大可以将结果扩大的倍数放小一点，这样造成的为是结果精度的减小

- 考虑溢出问题

 NCO ip核

 pll ip核

输入时钟频率

板子上的晶振提供稳定的一个时钟频率50MHz

也可以通过板子上的pll电路进行分频和倍频

通过fpga（Ep4ce10f17c8）上的pll ip核，对输入时钟进行分频和倍频

通过50MHz的时钟作出24MHz的时钟--》50*x/y = 24，x，y都是整数

inout口

设置一个三态门

以太网FPGA设计

服务器数据交换

led数据交换

以太网mac简述

以太网分层，七层协议，四层协议

什么叫物理层-->网线+网卡

网口--》网线  物理介质层、

网线--》双绞线

数据链路层--》以太网mac层







