TimeQuest Timing Analyzer report for projet_video
Wed Jan 17 10:16:40 2018
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 14. Slow Model Setup: 'OSC_27'
 15. Slow Model Setup: 'clk'
 16. Slow Model Hold: 'OSC_27'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 20. Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 21. Slow Model Recovery: 'OSC_27'
 22. Slow Model Removal: 'OSC_27'
 23. Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 25. Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 26. Slow Model Minimum Pulse Width: 'clk'
 27. Slow Model Minimum Pulse Width: 'OSC_27'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 44. Fast Model Setup: 'OSC_27'
 45. Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 46. Fast Model Setup: 'clk'
 47. Fast Model Hold: 'OSC_27'
 48. Fast Model Hold: 'clk'
 49. Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 50. Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 51. Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 52. Fast Model Recovery: 'OSC_27'
 53. Fast Model Removal: 'OSC_27'
 54. Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 55. Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 56. Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 57. Fast Model Minimum Pulse Width: 'clk'
 58. Fast Model Minimum Pulse Width: 'OSC_27'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; projet_video                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  35.5%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; projet_video.sdc ; OK     ; Wed Jan 17 10:16:13 2018 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+
; Clock Name                                ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                      ; Targets                                       ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+
; clk                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                             ; { OSC_50 }                                    ;
; OSC_27                                    ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.518 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                             ; { OSC_27 }                                    ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; Generated ; 9.259  ; 108.0 MHz ; 0.000  ; 4.629  ; 50.00      ; 1         ; 4           ;        ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[0] } ;
; u6|sdram_pll1|altpll_component|pll|clk[1] ; Generated ; 9.259  ; 108.0 MHz ; -3.009 ; 1.620  ; 50.00      ; 1         ; 4           ; -117.0 ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[1] } ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; Generated ; 18.518 ; 54.0 MHz  ; 0.000  ; 9.259  ; 50.00      ; 1         ; 2           ;        ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[2] } ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 43.82 MHz  ; 43.82 MHz       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;      ;
; 95.9 MHz   ; 95.9 MHz        ; OSC_27                                    ;      ;
; 150.4 MHz  ; 150.4 MHz       ; clk                                       ;      ;
; 168.18 MHz ; 168.18 MHz      ; u6|sdram_pll1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -5.434 ; -350.086      ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; -4.301 ; -25.878       ;
; OSC_27                                    ; -2.180 ; -160.442      ;
; clk                                       ; 13.351 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 0.391 ; 0.000         ;
; clk                                       ; 0.391 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -6.582 ; -1173.724     ;
; OSC_27                                    ; -4.180 ; -1357.532     ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 1.515 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.660 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.502  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 8.259  ; 0.000         ;
; clk                                       ; 9.000  ; 0.000         ;
; OSC_27                                    ; 16.138 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                       ; To Node                                                                                                                                      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.434 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.034      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.424 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.027      ;
; -5.216 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.818      ;
; -5.216 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.818      ;
; -5.216 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mRD                                                                                                                   ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.818      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.101 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 2.699      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -5.092 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.691      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.975 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.580      ;
; -4.876 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mWR                                                                                                                   ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.431     ; 2.482      ;
; 3.313  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.005      ; 5.987      ;
; 3.552  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 5.747      ;
; 3.553  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.000      ; 5.742      ;
; 3.555  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.000      ; 5.740      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.592  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.013     ; 5.690      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.602  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.010     ; 5.683      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.616  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.008     ; 5.671      ;
; 3.626  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.005     ; 5.664      ;
; 3.626  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.005     ; 5.664      ;
; 3.626  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.005     ; 5.664      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                 ;
+--------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.301 ; filtre_video:u_10|address[0]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 22.816     ;
; -4.299 ; filtre_video:u_10|address[0]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 22.814     ;
; -4.202 ; filtre_video:u_10|address[6]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.697     ;
; -4.200 ; filtre_video:u_10|address[6]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.695     ;
; -4.176 ; filtre_video:u_10|address[7]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.671     ;
; -4.174 ; filtre_video:u_10|address[7]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.669     ;
; -4.164 ; filtre_video:u_10|address[1]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.659     ;
; -4.162 ; filtre_video:u_10|address[1]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.657     ;
; -4.090 ; filtre_video:u_10|address[2]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.584     ;
; -4.088 ; filtre_video:u_10|address[2]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.582     ;
; -3.954 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1131 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.045     ; 22.463     ;
; -3.952 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1131 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.045     ; 22.461     ;
; -3.946 ; filtre_video:u_10|address[3]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.440     ;
; -3.944 ; filtre_video:u_10|address[3]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.438     ;
; -3.926 ; filtre_video:u_10|address[4]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.420     ;
; -3.924 ; filtre_video:u_10|address[4]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.418     ;
; -3.924 ; filtre_video:u_10|address[5]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.418     ;
; -3.922 ; filtre_video:u_10|address[5]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 22.416     ;
; -3.843 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1195 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 22.349     ;
; -3.841 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1195 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 22.347     ;
; -3.764 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1115 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 22.272     ;
; -3.762 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1115 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 22.270     ;
; -3.649 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1187 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 22.163     ;
; -3.647 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1187 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 22.161     ;
; -3.616 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1347 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 22.115     ;
; -3.614 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1347 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 22.113     ;
; -3.608 ; filtre_video:u_10|memoire_ligne:mem1|memoire~323  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.103     ;
; -3.606 ; filtre_video:u_10|memoire_ligne:mem1|memoire~323  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 22.101     ;
; -3.467 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2411 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.034     ; 21.987     ;
; -3.465 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2411 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.034     ; 21.985     ;
; -3.408 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3147 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.913     ;
; -3.406 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3147 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.911     ;
; -3.364 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3403 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 21.877     ;
; -3.362 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3403 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 21.875     ;
; -3.323 ; filtre_video:u_10|memoire_ligne:mem1|memoire~533  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.015     ; 21.862     ;
; -3.317 ; filtre_video:u_10|memoire_ligne:mem1|memoire~533  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.015     ; 21.856     ;
; -3.305 ; filtre_video:u_10|memoire_ligne:mem1|memoire~466  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 21.799     ;
; -3.299 ; filtre_video:u_10|memoire_ligne:mem1|memoire~466  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.060     ; 21.793     ;
; -3.286 ; filtre_video:u_10|memoire_ligne:mem1|memoire~171  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.791     ;
; -3.284 ; filtre_video:u_10|memoire_ligne:mem1|memoire~171  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.789     ;
; -3.259 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3154 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 21.767     ;
; -3.253 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3154 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 21.761     ;
; -3.172 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1331 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 21.671     ;
; -3.171 ; filtre_video:u_10|memoire_ligne:mem1|memoire~307  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.666     ;
; -3.170 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1331 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 21.669     ;
; -3.169 ; filtre_video:u_10|memoire_ligne:mem1|memoire~307  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.664     ;
; -3.150 ; filtre_video:u_10|memoire_ligne:mem1|memoire~663  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.656     ;
; -3.148 ; filtre_video:u_10|memoire_ligne:mem1|memoire~663  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.654     ;
; -3.120 ; filtre_video:u_10|memoire_ligne:mem1|memoire~690  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.615     ;
; -3.114 ; filtre_video:u_10|memoire_ligne:mem1|memoire~690  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.609     ;
; -3.098 ; filtre_video:u_10|memoire_ligne:mem1|memoire~152  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.604     ;
; -3.096 ; filtre_video:u_10|memoire_ligne:mem1|memoire~152  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.602     ;
; -3.091 ; filtre_video:u_10|memoire_ligne:mem1|memoire~947  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.602     ;
; -3.089 ; filtre_video:u_10|memoire_ligne:mem1|memoire~947  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.600     ;
; -3.084 ; filtre_video:u_10|memoire_ligne:mem1|memoire~379  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.025     ; 21.613     ;
; -3.082 ; filtre_video:u_10|memoire_ligne:mem1|memoire~379  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.025     ; 21.611     ;
; -3.077 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2371 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.022     ; 21.609     ;
; -3.075 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2371 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.022     ; 21.607     ;
; -3.060 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1643 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.052     ; 21.562     ;
; -3.058 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1643 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.052     ; 21.560     ;
; -3.053 ; filtre_video:u_10|memoire_ligne:mem1|memoire~164  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.558     ;
; -3.051 ; filtre_video:u_10|memoire_ligne:mem1|memoire~164  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 21.556     ;
; -3.047 ; filtre_video:u_10|memoire_ligne:mem1|memoire~706  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.553     ;
; -3.047 ; filtre_video:u_10|memoire_ligne:mem1|memoire~322  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.542     ;
; -3.041 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1859 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.027     ; 21.568     ;
; -3.041 ; filtre_video:u_10|memoire_ligne:mem1|memoire~706  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 21.547     ;
; -3.041 ; filtre_video:u_10|memoire_ligne:mem1|memoire~322  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.059     ; 21.536     ;
; -3.040 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1315 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.551     ;
; -3.039 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1859 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.027     ; 21.566     ;
; -3.038 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1315 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.549     ;
; -3.018 ; filtre_video:u_10|memoire_ligne:mem1|memoire~180  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 21.531     ;
; -3.016 ; filtre_video:u_10|memoire_ligne:mem1|memoire~180  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 21.529     ;
; -2.984 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1627 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 21.492     ;
; -2.982 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1627 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 21.490     ;
; -2.974 ; filtre_video:u_10|memoire_ligne:mem1|memoire~442  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 21.508     ;
; -2.968 ; filtre_video:u_10|memoire_ligne:mem1|memoire~300  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.479     ;
; -2.968 ; filtre_video:u_10|memoire_ligne:mem1|memoire~442  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 21.502     ;
; -2.966 ; filtre_video:u_10|memoire_ligne:mem1|memoire~300  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 21.477     ;
; -2.958 ; filtre_video:u_10|memoire_ligne:mem1|memoire~914  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.056     ; 21.456     ;
; -2.957 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2435 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.032     ; 21.479     ;
; -2.955 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2435 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.032     ; 21.477     ;
; -2.952 ; filtre_video:u_10|memoire_ligne:mem1|memoire~914  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.056     ; 21.450     ;
; -2.945 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1179 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.052     ; 21.447     ;
; -2.943 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1179 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.052     ; 21.445     ;
; -2.907 ; filtre_video:u_10|memoire_ligne:mem1|memoire~139  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.407     ;
; -2.905 ; filtre_video:u_10|memoire_ligne:mem1|memoire~139  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.405     ;
; -2.901 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2394 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.038     ; 21.417     ;
; -2.898 ; filtre_video:u_10|memoire_ligne:mem1|memoire~419  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 21.399     ;
; -2.896 ; filtre_video:u_10|memoire_ligne:mem1|memoire~419  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 21.397     ;
; -2.895 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2394 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.038     ; 21.411     ;
; -2.886 ; filtre_video:u_10|memoire_ligne:mem1|memoire~107  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.386     ;
; -2.884 ; filtre_video:u_10|memoire_ligne:mem1|memoire~107  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.384     ;
; -2.870 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2357 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.029     ; 21.395     ;
; -2.870 ; filtre_video:u_10|memoire_ligne:mem1|memoire~346  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.047     ; 21.377     ;
; -2.864 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2357 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.029     ; 21.389     ;
; -2.864 ; filtre_video:u_10|memoire_ligne:mem1|memoire~346  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.047     ; 21.371     ;
; -2.862 ; filtre_video:u_10|memoire_ligne:mem1|memoire~496  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.362     ;
; -2.860 ; filtre_video:u_10|memoire_ligne:mem1|memoire~496  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 21.360     ;
; -2.859 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1899 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.042     ; 21.371     ;
; -2.857 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1899 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.042     ; 21.369     ;
+--------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'OSC_27'                                                                                                                                                                                                                                                                ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.180 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 2.186      ;
; -2.166 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[8]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 2.159      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.150 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[2]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.148      ;
; -2.061 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[4]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.062      ;
; -2.059 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[8]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.060      ;
; -2.058 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[0]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.059      ;
; -2.057 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[1]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.058      ;
; -2.057 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[3]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.058      ;
; -2.057 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[6]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.058      ;
; -2.053 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[7]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.054      ;
; -2.052 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[1]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.053      ;
; -2.051 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[6]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.052      ;
; -2.048 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.051      ;
; -2.046 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[5]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.047      ;
; -2.045 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.048      ;
; -2.045 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.048      ;
; -2.044 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[0]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 2.045      ;
; -2.044 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[9]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.047      ;
; -2.044 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.047      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -2.032 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.024     ; 2.045      ;
; -1.919 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[5]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 1.920      ;
; -1.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[7]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 1.918      ;
; -1.916 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[9]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 1.917      ;
; -1.905 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[2]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 1.906      ;
; -1.852 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[3]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.858      ;
; -1.852 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[4]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.858      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.804 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 1.816      ;
; -1.800 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.803      ;
; -1.795 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.798      ;
; -1.795 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.798      ;
; -1.793 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.796      ;
; -1.793 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.796      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.582 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.044     ; 1.575      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.549 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.027     ; 1.559      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; -1.281 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.287      ;
; 7.213  ; filtre_video:u_10|address[5] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.405      ; 13.664     ;
; 7.376  ; filtre_video:u_10|address[3] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.418      ; 13.514     ;
; 7.381  ; filtre_video:u_10|address[3] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.405      ; 13.496     ;
; 7.437  ; filtre_video:u_10|address[5] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.418      ; 13.453     ;
; 7.440  ; filtre_video:u_10|address[1] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.419      ; 13.451     ;
; 7.445  ; filtre_video:u_10|address[1] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.406      ; 13.433     ;
; 7.511  ; filtre_video:u_10|address[2] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.418      ; 13.379     ;
; 7.516  ; filtre_video:u_10|address[2] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.405      ; 13.361     ;
; 7.525  ; filtre_video:u_10|address[4] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.405      ; 13.352     ;
; 7.541  ; filtre_video:u_10|address[6] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.406      ; 13.337     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 13.351 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 6.657      ;
; 13.444 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 6.564      ;
; 13.476 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 6.532      ;
; 13.494 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.519      ;
; 13.590 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 6.418      ;
; 13.634 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.379      ;
; 13.673 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.340      ;
; 13.697 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.316      ;
; 13.722 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 6.286      ;
; 13.773 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.240      ;
; 13.789 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.224      ;
; 13.809 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.204      ;
; 13.920 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.093      ;
; 13.929 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.084      ;
; 13.944 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 6.069      ;
; 14.056 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.023     ; 5.957      ;
; 14.916 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 5.092      ;
; 14.947 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 5.061      ;
; 15.067 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 4.941      ;
; 15.120 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 4.112      ;
; 15.141 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 4.091      ;
; 15.195 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 4.813      ;
; 15.285 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 4.723      ;
; 15.314 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.028     ; 4.694      ;
; 15.325 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.907      ;
; 15.405 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.827      ;
; 15.449 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.783      ;
; 15.497 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.735      ;
; 15.575 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.657      ;
; 15.576 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.656      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.684 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.347      ;
; 15.715 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.517      ;
; 15.720 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.512      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.777 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.254      ;
; 15.803 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.429      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.809 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.222      ;
; 15.820 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[0]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.211      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.827 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.209      ;
; 15.874 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.358      ;
; 15.913 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[0]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.118      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.923 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.108      ;
; 15.945 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[0]         ; clk          ; clk         ; 20.000       ; -0.005     ; 4.086      ;
; 15.963 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[0]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.073      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.967 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; 0.000      ; 4.069      ;
; 15.974 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.804     ; 3.258      ;
; 15.984 ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; 0.000      ; 4.052      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'OSC_27'                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node                                                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                       ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.785      ;
; 0.521 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.796      ;
; 0.536 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                       ; OSC_27       ; OSC_27      ; 0.000        ; 0.295      ; 1.097      ;
; 0.538 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.804      ;
; 0.558 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.824      ;
; 0.568 ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                          ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                       ; OSC_27       ; OSC_27      ; 0.000        ; 0.295      ; 1.129      ;
; 0.573 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.839      ;
; 0.653 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.923      ;
; 0.660 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.663 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                                         ; YCbCr2RGB:u8|oGreen[8]                                                                                                                                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.933      ;
; 0.670 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.936      ;
; 0.674 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.940      ;
; 0.679 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.945      ;
; 0.680 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.946      ;
; 0.682 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.948      ;
; 0.684 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ; OSC_27       ; OSC_27      ; 0.000        ; 0.057      ; 0.975      ;
; 0.688 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.954      ;
; 0.691 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ; OSC_27       ; OSC_27      ; 0.000        ; 0.057      ; 0.982      ;
; 0.692 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ; OSC_27       ; OSC_27      ; 0.000        ; 0.055      ; 0.981      ;
; 0.692 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ; OSC_27       ; OSC_27      ; 0.000        ; 0.055      ; 0.981      ;
; 0.692 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.001      ; 0.959      ;
; 0.694 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ; OSC_27       ; OSC_27      ; 0.000        ; 0.055      ; 0.983      ;
; 0.710 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.976      ;
; 0.710 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.976      ;
; 0.711 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.977      ;
; 0.722 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 0.987      ;
; 0.724 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 0.989      ;
; 0.728 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 0.993      ;
; 0.736 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 1.001      ;
; 0.745 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 1.010      ;
; 0.751 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 1.016      ;
; 0.793 ; YCbCr2RGB:u8|Y_OUT[2]                                                                                                                                          ; YCbCr2RGB:u8|oGreen[2]                                                                                                                                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.059      ;
; 0.803 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 1.076      ;
; 0.815 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.091      ;
; 0.828 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.096      ;
; 0.834 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.101      ;
; 0.845 ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.001      ; 1.113      ;
; 0.846 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.113      ;
; 0.855 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                                             ; OSC_27       ; OSC_27      ; 0.000        ; -0.001     ; 1.120      ;
; 0.856 ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                                                     ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                                                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 1.123      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:u3|oRST_2             ; Reset_Delay:u3|oRST_2             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reset_Delay:u3|oRST_1             ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.788 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.824 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.833 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.844 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.852 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 1.171 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.178 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.195 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.207 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.220 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.230 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.242 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.257 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|oRST_0             ; clk          ; clk         ; 0.000        ; -0.004     ; 1.519      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.267 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.280 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.551      ;
; 1.281 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.290 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.301 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[10]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; Sdram_Control_4Port:u6|command:command1|rp_shift[0]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_done                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; Sdram_Control_4Port:u6|command:command1|BA[1]                                                                                                                   ; Sdram_Control_4Port:u6|BA[1]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; Sdram_Control_4Port:u6|SA[7]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[7]                                                                                                      ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Sdram_Control_4Port:u6|command:command1|rp_shift[2]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_shift[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[13]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|SA[5]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Sdram_Control_4Port:u6|command:command1|SA[9]                                                                                                                   ; Sdram_Control_4Port:u6|SA[9]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Sdram_Control_4Port:u6|command:command1|rw_shift[0]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Sdram_Control_4Port:u6|command:command1|SA[2]                                                                                                                   ; Sdram_Control_4Port:u6|SA[2]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[12]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|SA[4]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; Sdram_Control_4Port:u6|command:command1|SA[5]                                                                                                                   ; Sdram_Control_4Port:u6|SA[5]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.528 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[8]                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.541 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.544 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.549 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                           ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; filtre_video:u_10|address[0]         ; filtre_video:u_10|address[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; filtre_video:u_10|\gradient:regC[1]  ; filtre_video:u_10|\gradient:regF[1]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; filtre_video:u_10|\gradient:regC[3]  ; filtre_video:u_10|\gradient:regF[3]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; filtre_video:u_10|\gradient:regC[0]  ; filtre_video:u_10|\gradient:regF[0]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; filtre_video:u_10|\gradient:regC[10] ; filtre_video:u_10|\gradient:regF[10]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; filtre_video:u_10|\gradient:regA[4]  ; filtre_video:u_10|\gradient:regD[4]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; filtre_video:u_10|\gradient:regC[13] ; filtre_video:u_10|\gradient:regF[13]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; filtre_video:u_10|\gradient:regA[12] ; filtre_video:u_10|\gradient:regD[12]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; filtre_video:u_10|\gradient:regC[4]  ; filtre_video:u_10|\gradient:regF[4]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; filtre_video:u_10|\gradient:regA[1]  ; filtre_video:u_10|\gradient:regD[1]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; filtre_video:u_10|\gradient:regA[7]  ; filtre_video:u_10|\gradient:regD[7]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; filtre_video:u_10|\gradient:regC[5]  ; filtre_video:u_10|\gradient:regF[5]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; filtre_video:u_10|\gradient:regA[11] ; filtre_video:u_10|\gradient:regD[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; filtre_video:u_10|\gradient:regC[6]  ; filtre_video:u_10|\gradient:regF[6]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; filtre_video:u_10|\gradient:regC[14] ; filtre_video:u_10|\gradient:regF[14]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; filtre_video:u_10|\gradient:regA[2]  ; filtre_video:u_10|\gradient:regD[2]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.797      ;
; 0.537 ; filtre_video:u_10|\gradient:regC[12] ; filtre_video:u_10|\gradient:regF[12]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.663 ; filtre_video:u_10|\gradient:regC[8]  ; filtre_video:u_10|\gradient:regF[8]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; filtre_video:u_10|\gradient:regC[9]  ; filtre_video:u_10|\gradient:regF[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; filtre_video:u_10|\gradient:regA[5]  ; filtre_video:u_10|\gradient:regD[5]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; filtre_video:u_10|\gradient:regC[15] ; filtre_video:u_10|\gradient:regF[15]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.932      ;
; 0.669 ; filtre_video:u_10|\gradient:regC[2]  ; filtre_video:u_10|\gradient:regF[2]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.935      ;
; 0.723 ; filtre_video:u_10|\gradient:regA[10] ; filtre_video:u_10|\gradient:regD[10]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.990      ;
; 0.730 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7300 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.995      ;
; 0.803 ; filtre_video:u_10|address[7]         ; filtre_video:u_10|address[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.069      ;
; 0.835 ; filtre_video:u_10|address[8]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.843 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.109      ;
; 0.857 ; filtre_video:u_10|\gradient:regA[9]  ; filtre_video:u_10|\gradient:regD[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.124      ;
; 0.934 ; filtre_video:u_10|\gradient:regA[13] ; filtre_video:u_10|\gradient:regD[13]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.201      ;
; 0.934 ; filtre_video:u_10|\gradient:regA[0]  ; filtre_video:u_10|\gradient:regD[0]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.201      ;
; 0.966 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6539 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.235      ;
; 0.977 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6600 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.245      ;
; 0.988 ; filtre_video:u_10|\gradient:regC[11] ; filtre_video:u_10|\gradient:regF[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.266      ;
; 0.995 ; filtre_video:u_10|sig_concat[10]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5888 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.279      ;
; 1.097 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6521 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.365      ;
; 1.103 ; filtre_video:u_10|\gradient:regB[11] ; filtre_video:u_10|\gradient:regE[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.373      ;
; 1.124 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6456 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.392      ;
; 1.150 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7876 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.432      ;
; 1.153 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5572 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.435      ;
; 1.158 ; filtre_video:u_10|\gradient:regB[13] ; filtre_video:u_10|\gradient:regE[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.428      ;
; 1.173 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8767 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.451      ;
; 1.184 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6326 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.462      ;
; 1.185 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8630 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.463      ;
; 1.186 ; filtre_video:u_10|address[7]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.452      ;
; 1.198 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7444 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 1.497      ;
; 1.201 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5140 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 1.500      ;
; 1.206 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8904 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.475      ;
; 1.229 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.495      ;
; 1.234 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8195 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.531      ;
; 1.241 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6528 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 1.501      ;
; 1.243 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~7335 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.545      ;
; 1.244 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8194 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.541      ;
; 1.246 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~4798 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.533      ;
; 1.249 ; filtre_video:u_10|sig_concat[5]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8835 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.007     ; 1.508      ;
; 1.254 ; filtre_video:u_10|\gradient:regB[1]  ; filtre_video:u_10|sig_Y3[0]                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 1.529      ;
; 1.254 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8198 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.539      ;
; 1.254 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8328 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.530      ;
; 1.259 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8839 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.551      ;
; 1.262 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8191 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.559      ;
; 1.264 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8335 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.561      ;
; 1.298 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8837 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.581      ;
; 1.299 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6381 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.579      ;
; 1.300 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8847 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.579      ;
; 1.300 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6399 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.580      ;
; 1.300 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.566      ;
; 1.304 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8829 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.583      ;
; 1.340 ; filtre_video:u_10|sig_Y3[0]          ; filtre_video:u_10|sig_Y3[0]                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.606      ;
; 1.343 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8760 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.612      ;
; 1.352 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6461 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.621      ;
; 1.355 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8765 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.624      ;
; 1.357 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8742 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.627      ;
; 1.359 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~3268 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.645      ;
; 1.360 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6438 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.630      ;
; 1.361 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8342 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.630      ;
; 1.361 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8914 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.631      ;
; 1.361 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6610 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.631      ;
; 1.365 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6038 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.634      ;
; 1.372 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8339 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.641      ;
; 1.375 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6035 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.644      ;
; 1.375 ; filtre_video:u_10|sig_concat[3]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8833 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.658      ;
; 1.376 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6607 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 1.653      ;
; 1.377 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5889 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.661      ;
; 1.379 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6463 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 1.656      ;
; 1.382 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8320 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.667      ;
; 1.382 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6033 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.678      ;
; 1.383 ; filtre_video:u_10|\gradient:regB[15] ; filtre_video:u_10|\gradient:regE[13]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.653      ;
; 1.383 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8176 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.668      ;
; 1.385 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5890 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.681      ;
; 1.386 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5159 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.680      ;
; 1.387 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7463 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.681      ;
; 1.388 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6519 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.667      ;
; 1.388 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6533 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 1.648      ;
; 1.389 ; filtre_video:u_10|sig_concat[15]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8827 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.668      ;
; 1.389 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6013 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.675      ;
; 1.389 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5869 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.675      ;
; 1.390 ; filtre_video:u_10|sig_concat[15]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8845 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.669      ;
; 1.392 ; filtre_video:u_10|sig_concat[4]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6440 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.662      ;
; 1.393 ; filtre_video:u_10|sig_concat[4]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8744 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.663      ;
; 1.393 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8832 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.007     ; 1.652      ;
; 1.395 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7229 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.039      ; 1.700      ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.407     ; 4.141      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.582 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.414     ; 4.134      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.770      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.177 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.767      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.429     ; 3.784      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.425     ; 3.788      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.425     ; 3.788      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.425     ; 3.788      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.429     ; 3.784      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.425     ; 3.788      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.425     ; 3.788      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.771      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.429     ; 3.784      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.426     ; 3.787      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.771      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.428     ; 3.785      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.429     ; 3.784      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.420     ; 3.793      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.771      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.448     ; 3.765      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.441     ; 3.772      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.768      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.429     ; 3.784      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.420     ; 3.793      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
; -6.176 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.424     ; 3.789      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'OSC_27'                                                                                                                                                                                                                                           ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.011      ; 4.157      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -4.180 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 4.156      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[0]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[1]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[2]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[3]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[4]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[5]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.795 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[6]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.069     ; 3.763      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.786      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.786      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 3.787      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.784      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.784      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 3.785      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.786      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 3.793      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 3.793      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.789      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.789      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.784      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 3.785      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 3.785      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 3.793      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.789      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.784      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 3.793      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.788      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.789      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[7]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.790      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.791      ;
; -3.775 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.018     ; 3.794      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.787      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.024     ; 3.787      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 3.786      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.789      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.789      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.788      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.788      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 3.786      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 3.786      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.783      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.783      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 3.790      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.789      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.788      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.783      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 3.789      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 3.788      ;
; -3.774 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.028     ; 3.783      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT6                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT5                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT4                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT3                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT2                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT1                                  ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                                           ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
; -3.126 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19                                 ; clk          ; OSC_27      ; 0.001        ; -0.016     ; 3.064      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'OSC_27'                                                                                                                                                                                                                         ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.515 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.029     ; 1.752      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.026     ; 2.048      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.814 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 2.056      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 1.862 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 2.106      ;
; 2.022 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.150      ;
; 2.132 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.260      ;
; 2.132 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT4 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.260      ;
; 2.132 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT5 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.260      ;
; 2.132 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT8 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.260      ;
; 2.132 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT9 ; clk          ; OSC_27      ; 0.000        ; 0.018      ; 2.260      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.142 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 2.368      ;
; 2.230 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|oVGA_HS                                                                                                                            ; clk          ; OSC_27      ; 0.000        ; 0.285      ; 2.781      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.310 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.014      ; 2.434      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT6                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT5                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT4                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT3                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT2                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT1                ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                         ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT18               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT17               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
; 2.320 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT16               ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 2.449      ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 5.660 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; -4.629       ; 0.000      ; 1.297      ;
; 5.660 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; -4.629       ; 0.000      ; 1.297      ;
; 5.660 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; -4.629       ; 0.000      ; 1.297      ;
; 5.661 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; -4.629       ; 0.000      ; 1.298      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.783      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.423     ; 3.789      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.423     ; 3.789      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.423     ; 3.789      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.787      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.783      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.783      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.427     ; 3.785      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[4]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.423     ; 3.789      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[6]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[6]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[4]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.783      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[5]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.423     ; 3.789      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[7]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.788      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[7]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.786      ;
; 5.946 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[5]                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.783      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.784      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.788      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.788      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.788      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.784      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.789      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.788      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.425     ; 3.788      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.789      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.789      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.789      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.771      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.768      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 3.785      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.429     ; 3.784      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.424     ; 3.789      ;
; 5.947 ; Reset_Delay:u3|oRST_0                                                                                                             ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.426     ; 3.787      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[0] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[0] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[1] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[1] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[2] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[2] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[3] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[3] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[4] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[4] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[5] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[5] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[6] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[6] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[7] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[7] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[10]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[10]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[11]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[11]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[12]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[12]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[13]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[13]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[14]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[14]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[15]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[15]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[8]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[8]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[9]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[9]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[10]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[10]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[11]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[11]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[12]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[12]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[13]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[13]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[14]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[14]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[15]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[15]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[16]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[16]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[17]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[17]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[8]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[8]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[9]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[9]    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OSC_27'                                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT2                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT4                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT6                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT9                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                    ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT1                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT10                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT11                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT12                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT13                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 6.062 ; 6.062 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 5.545 ; 5.545 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 6.062 ; 6.062 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 5.181 ; 5.181 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 5.834 ; 5.834 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 3.896 ; 3.896 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 6.067 ; 6.067 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 5.230 ; 5.230 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 6.067 ; 6.067 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 5.297 ; 5.297 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 5.727 ; 5.727 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 5.247 ; 5.247 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 5.736 ; 5.736 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 5.734 ; 5.734 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 5.751 ; 5.751 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -2.882 ; -2.882 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -3.030 ; -3.030 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -3.221 ; -3.221 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -4.167 ; -4.167 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -4.820 ; -4.820 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -2.882 ; -2.882 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -5.000 ; -5.000 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -5.000 ; -5.000 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -5.837 ; -5.837 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -5.067 ; -5.067 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -5.497 ; -5.497 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -5.017 ; -5.017 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -5.506 ; -5.506 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -5.504 ; -5.504 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -5.521 ; -5.521 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 7.143  ; 7.143  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 7.115  ; 7.115  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.136  ; 7.136  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 6.837  ; 6.837  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 7.143  ; 7.143  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 6.908  ; 6.908  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 6.881  ; 6.881  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 6.874  ; 6.874  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 6.857  ; 6.857  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 7.103  ; 7.103  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 7.059  ; 7.059  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 8.036  ; 8.036  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 7.608  ; 7.608  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 7.339  ; 7.339  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 7.560  ; 7.560  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 7.608  ; 7.608  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 7.370  ; 7.370  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 7.364  ; 7.364  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 7.093  ; 7.093  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 7.102  ; 7.102  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 7.122  ; 7.122  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 6.672  ; 6.672  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 7.789  ; 7.789  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 7.344  ; 7.344  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 7.789  ; 7.789  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 7.581  ; 7.581  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 7.586  ; 7.586  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.599  ; 7.599  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 7.567  ; 7.567  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 7.333  ; 7.333  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 7.384  ; 7.384  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 7.381  ; 7.381  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 7.439  ; 7.439  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.788  ; 7.788  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.284  ; 4.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.362  ; 4.362  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.300  ; 4.300  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 4.195  ; 4.195  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 4.441  ; 4.441  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 4.457  ; 4.457  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.154  ; 4.154  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 3.962  ; 3.962  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 3.988  ; 3.988  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 3.945  ; 3.945  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 3.686  ; 3.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 3.698  ; 3.698  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 3.947  ; 3.947  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 3.918  ; 3.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 6.880  ; 6.880  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 6.600  ; 6.600  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 6.604  ; 6.604  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 6.623  ; 6.623  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 6.750  ; 6.750  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 6.595  ; 6.595  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 6.041  ; 6.041  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 6.880  ; 6.880  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 6.036  ; 6.036  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 6.033  ; 6.033  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 6.035  ; 6.035  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 6.031  ; 6.031  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 6.255  ; 6.255  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 6.016  ; 6.016  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 6.473  ; 6.473  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 6.298  ; 6.298  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 6.604  ; 6.604  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 3.899  ; 3.899  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 3.837  ; 3.837  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.163  ; 4.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 3.689  ; 3.689  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 6.837  ; 6.837  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 7.115  ; 7.115  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.136  ; 7.136  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 6.837  ; 6.837  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 7.143  ; 7.143  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 6.908  ; 6.908  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 6.881  ; 6.881  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 6.874  ; 6.874  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 6.857  ; 6.857  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 7.103  ; 7.103  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 7.059  ; 7.059  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 7.724  ; 7.724  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 7.093  ; 7.093  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 7.339  ; 7.339  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 7.560  ; 7.560  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 7.608  ; 7.608  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 7.370  ; 7.370  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 7.364  ; 7.364  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 7.093  ; 7.093  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 7.102  ; 7.102  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 7.122  ; 7.122  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 6.672  ; 6.672  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 7.333  ; 7.333  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 7.344  ; 7.344  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 7.789  ; 7.789  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 7.581  ; 7.581  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 7.586  ; 7.586  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.599  ; 7.599  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 7.567  ; 7.567  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 7.333  ; 7.333  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 7.384  ; 7.384  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 7.381  ; 7.381  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 7.439  ; 7.439  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.788  ; 7.788  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 3.945  ; 3.945  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.284  ; 4.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.362  ; 4.362  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.300  ; 4.300  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 4.195  ; 4.195  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 4.441  ; 4.441  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 4.457  ; 4.457  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.154  ; 4.154  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 3.962  ; 3.962  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 3.988  ; 3.988  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 3.945  ; 3.945  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 3.686  ; 3.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 3.698  ; 3.698  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 3.947  ; 3.947  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 3.918  ; 3.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 4.931  ; 4.931  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 5.533  ; 5.533  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 5.500  ; 5.500  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 5.678  ; 5.678  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 5.466  ; 5.466  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 5.566  ; 5.566  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 5.438  ; 5.438  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 5.495  ; 5.495  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 5.174  ; 5.174  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 5.566  ; 5.566  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 4.931  ; 4.931  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 4.959  ; 4.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 5.196  ; 5.196  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 5.200  ; 5.200  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 5.102  ; 5.102  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 4.935  ; 4.935  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 5.284  ; 5.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 3.899  ; 3.899  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 3.837  ; 3.837  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.163  ; 4.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 3.689  ; 3.689  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.141 ;    ;    ; 10.141 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.141 ;    ;    ; 10.141 ;
+------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 3.591 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 3.914 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 3.908 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 3.911 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 3.911 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.921 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.921 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 3.591 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 3.591 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 3.914 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 3.944 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 3.918 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 3.908 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 3.911 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 3.911 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.921 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.921 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 3.591 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 3.591     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 3.914     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 3.908     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 3.911     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 3.911     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.921     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.921     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 3.591     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 3.591     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 3.914     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 3.944     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 3.918     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 3.908     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 3.911     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 3.911     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.921     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.921     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 3.591     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -3.053 ; -199.111      ;
; OSC_27                                    ; -1.092 ; -80.120       ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 8.895  ; 0.000         ;
; clk                                       ; 16.786 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 0.215 ; 0.000         ;
; clk                                       ; 0.215 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -4.102 ; -726.313      ;
; OSC_27                                    ; -2.486 ; -707.365      ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 0.828 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 3.699 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.502  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 8.259  ; 0.000         ;
; clk                                       ; 9.000  ; 0.000         ;
; OSC_27                                    ; 16.138 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                       ; To Node                                                                                                                                      ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.053 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.438      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -3.044 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.432      ;
; -2.951 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.338      ;
; -2.951 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.338      ;
; -2.951 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mRD                                                                                                                   ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.338      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.925 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.309      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.915 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD1_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.298      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[15]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[7]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[16]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[12]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[10]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[11]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.832 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                          ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.221      ;
; -2.721 ; Reset_Delay:u3|oRST_0                                                                                                                                           ; Sdram_Control_4Port:u6|mWR                                                                                                                   ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.111      ;
; 6.658  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.005      ; 2.638      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.661  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 2.616      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.670  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.610      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.679  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.007     ; 2.605      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                              ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
; 6.688  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; -0.004     ; 2.599      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'OSC_27'                                                                                                                                                                                                                                                                ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.092 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.091      ;
; -1.016 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[8]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.010      ;
; -1.016 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 1.021      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.013 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.022     ; 1.024      ;
; -1.002 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[4]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.004      ;
; -1.001 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[0]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.003      ;
; -1.001 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[8]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.003      ;
; -1.000 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[2]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 0.999      ;
; -0.999 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[3]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.001      ;
; -0.998 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[6]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 1.000      ;
; -0.997 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[1]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.999      ;
; -0.977 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.980      ;
; -0.975 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.978      ;
; -0.975 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.978      ;
; -0.974 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[9]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.977      ;
; -0.974 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.977      ;
; -0.958 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[7]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.960      ;
; -0.957 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[1]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.959      ;
; -0.956 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[6]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.958      ;
; -0.951 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[5]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.953      ;
; -0.949 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[0]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.951      ;
; -0.921 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[5]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.923      ;
; -0.920 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[7]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.922      ;
; -0.918 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[9]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.920      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.917 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Z_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.023     ; 0.927      ;
; -0.910 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oRed[2]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.912      ;
; -0.866 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[4]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.871      ;
; -0.865 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oGreen[3]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.870      ;
; -0.855 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.858      ;
; -0.851 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.854      ;
; -0.851 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.854      ;
; -0.850 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.853      ;
; -0.850 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|oBlue[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.853      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.824 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|Y_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 0.818      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.797 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.025     ; 0.805      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; -0.680 ; Reset_Delay:u3|oRST_2        ; YCbCr2RGB:u8|X_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.028     ; 0.685      ;
; 13.905 ; filtre_video:u_10|address[5] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.628      ; 6.217      ;
; 13.945 ; filtre_video:u_10|address[1] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.641      ; 6.190      ;
; 13.948 ; filtre_video:u_10|address[1] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.629      ; 6.175      ;
; 13.967 ; filtre_video:u_10|address[7] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.641      ; 6.168      ;
; 13.970 ; filtre_video:u_10|address[7] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.629      ; 6.153      ;
; 13.996 ; filtre_video:u_10|address[3] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.640      ; 6.138      ;
; 13.999 ; filtre_video:u_10|address[3] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.628      ; 6.123      ;
; 14.002 ; filtre_video:u_10|address[5] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.640      ; 6.132      ;
; 14.008 ; filtre_video:u_10|address[0] ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.658      ; 6.144      ;
; 14.010 ; filtre_video:u_10|address[7] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.629      ; 6.113      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 8.895 ; filtre_video:u_10|address[0]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 9.619      ;
; 8.895 ; filtre_video:u_10|address[0]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 9.619      ;
; 8.912 ; filtre_video:u_10|address[7]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.585      ;
; 8.912 ; filtre_video:u_10|address[7]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.585      ;
; 9.077 ; filtre_video:u_10|address[1]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.420      ;
; 9.077 ; filtre_video:u_10|address[1]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.420      ;
; 9.080 ; filtre_video:u_10|address[6]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.417      ;
; 9.080 ; filtre_video:u_10|address[6]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.053     ; 9.417      ;
; 9.096 ; filtre_video:u_10|address[2]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.400      ;
; 9.096 ; filtre_video:u_10|address[2]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.400      ;
; 9.144 ; filtre_video:u_10|address[4]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.352      ;
; 9.144 ; filtre_video:u_10|address[4]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.352      ;
; 9.199 ; filtre_video:u_10|address[5]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.297      ;
; 9.199 ; filtre_video:u_10|address[5]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.297      ;
; 9.200 ; filtre_video:u_10|address[3]                      ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.296      ;
; 9.200 ; filtre_video:u_10|address[3]                      ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.296      ;
; 9.261 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1131 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 9.249      ;
; 9.261 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1131 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 9.249      ;
; 9.323 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1195 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 9.183      ;
; 9.323 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1195 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 9.183      ;
; 9.356 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1347 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.051     ; 9.143      ;
; 9.356 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1347 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.051     ; 9.143      ;
; 9.369 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1187 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 9.145      ;
; 9.369 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1187 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 9.145      ;
; 9.383 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1115 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 9.126      ;
; 9.383 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1115 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 9.126      ;
; 9.394 ; filtre_video:u_10|memoire_ligne:mem1|memoire~323  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.102      ;
; 9.394 ; filtre_video:u_10|memoire_ligne:mem1|memoire~323  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 9.102      ;
; 9.407 ; filtre_video:u_10|address[5]                      ; filtre_video:u_10|sig_Y3[0]     ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 9.123      ;
; 9.420 ; filtre_video:u_10|address[4]                      ; filtre_video:u_10|sig_Y3[0]     ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 9.110      ;
; 9.447 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3147 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 9.059      ;
; 9.447 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3147 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 9.059      ;
; 9.514 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1331 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.051     ; 8.985      ;
; 9.514 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1331 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.051     ; 8.985      ;
; 9.539 ; filtre_video:u_10|memoire_ligne:mem1|memoire~533  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.012     ; 8.999      ;
; 9.543 ; filtre_video:u_10|memoire_ligne:mem1|memoire~533  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.012     ; 8.995      ;
; 9.547 ; filtre_video:u_10|memoire_ligne:mem1|memoire~307  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.949      ;
; 9.547 ; filtre_video:u_10|memoire_ligne:mem1|memoire~307  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.949      ;
; 9.565 ; filtre_video:u_10|memoire_ligne:mem1|memoire~300  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.946      ;
; 9.565 ; filtre_video:u_10|memoire_ligne:mem1|memoire~300  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.946      ;
; 9.569 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3403 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.942      ;
; 9.569 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3403 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.942      ;
; 9.584 ; filtre_video:u_10|memoire_ligne:mem1|memoire~171  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 8.923      ;
; 9.584 ; filtre_video:u_10|memoire_ligne:mem1|memoire~171  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 8.923      ;
; 9.584 ; filtre_video:u_10|memoire_ligne:mem1|memoire~466  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 8.911      ;
; 9.584 ; filtre_video:u_10|memoire_ligne:mem1|memoire~466  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.055     ; 8.911      ;
; 9.595 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2411 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.032     ; 8.923      ;
; 9.595 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2411 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.032     ; 8.923      ;
; 9.602 ; filtre_video:u_10|memoire_ligne:mem1|memoire~947  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.909      ;
; 9.602 ; filtre_video:u_10|memoire_ligne:mem1|memoire~947  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.909      ;
; 9.642 ; filtre_video:u_10|memoire_ligne:mem1|memoire~379  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.021     ; 8.887      ;
; 9.642 ; filtre_video:u_10|memoire_ligne:mem1|memoire~379  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.021     ; 8.887      ;
; 9.655 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1859 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.025     ; 8.870      ;
; 9.655 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1859 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.025     ; 8.870      ;
; 9.665 ; filtre_video:u_10|memoire_ligne:mem1|memoire~152  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 8.841      ;
; 9.665 ; filtre_video:u_10|memoire_ligne:mem1|memoire~152  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 8.841      ;
; 9.669 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1643 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 8.835      ;
; 9.669 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1643 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.046     ; 8.835      ;
; 9.677 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1179 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 8.825      ;
; 9.677 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1179 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 8.825      ;
; 9.688 ; filtre_video:u_10|address[6]                      ; filtre_video:u_10|sig_Y3[0]     ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.019     ; 8.843      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~107  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 8.809      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~107  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.048     ; 8.809      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~164  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 8.813      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~164  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.044     ; 8.813      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3154 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.042     ; 8.815      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3154 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.042     ; 8.815      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~180  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 8.821      ;
; 9.693 ; filtre_video:u_10|memoire_ligne:mem1|memoire~180  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 8.821      ;
; 9.707 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3115 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 8.823      ;
; 9.707 ; filtre_video:u_10|memoire_ligne:mem1|memoire~3115 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 8.823      ;
; 9.714 ; filtre_video:u_10|memoire_ligne:mem1|memoire~756  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.787      ;
; 9.714 ; filtre_video:u_10|memoire_ligne:mem1|memoire~756  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.787      ;
; 9.719 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1627 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 8.790      ;
; 9.719 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1627 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.041     ; 8.790      ;
; 9.728 ; filtre_video:u_10|memoire_ligne:mem1|memoire~322  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.768      ;
; 9.728 ; filtre_video:u_10|memoire_ligne:mem1|memoire~322  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.768      ;
; 9.732 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1315 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 8.778      ;
; 9.732 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1315 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 8.778      ;
; 9.738 ; filtre_video:u_10|memoire_ligne:mem1|memoire~690  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.758      ;
; 9.738 ; filtre_video:u_10|memoire_ligne:mem1|memoire~690  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.054     ; 8.758      ;
; 9.742 ; filtre_video:u_10|memoire_ligne:mem1|memoire~139  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.759      ;
; 9.742 ; filtre_video:u_10|memoire_ligne:mem1|memoire~139  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.759      ;
; 9.745 ; filtre_video:u_10|memoire_ligne:mem1|memoire~706  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 8.762      ;
; 9.745 ; filtre_video:u_10|memoire_ligne:mem1|memoire~706  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.043     ; 8.762      ;
; 9.752 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1171 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.026     ; 8.772      ;
; 9.752 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1171 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.026     ; 8.772      ;
; 9.762 ; filtre_video:u_10|memoire_ligne:mem1|memoire~496  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.739      ;
; 9.762 ; filtre_video:u_10|memoire_ligne:mem1|memoire~496  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.049     ; 8.739      ;
; 9.762 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1899 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 8.752      ;
; 9.762 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1899 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.036     ; 8.752      ;
; 9.767 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1084 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.050     ; 8.733      ;
; 9.767 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1084 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.050     ; 8.733      ;
; 9.768 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2371 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 8.762      ;
; 9.768 ; filtre_video:u_10|memoire_ligne:mem1|memoire~2371 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.020     ; 8.762      ;
; 9.772 ; filtre_video:u_10|memoire_ligne:mem1|memoire~963  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 8.738      ;
; 9.772 ; filtre_video:u_10|memoire_ligne:mem1|memoire~963  ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.040     ; 8.738      ;
; 9.773 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1340 ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.738      ;
; 9.773 ; filtre_video:u_10|memoire_ligne:mem1|memoire~1340 ; filtre_video:u_10|sig_concat[0] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.039     ; 8.738      ;
; 9.775 ; filtre_video:u_10|memoire_ligne:mem1|memoire~442  ; filtre_video:u_10|sig_concat[1] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -0.016     ; 8.759      ;
+-------+---------------------------------------------------+---------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 16.786 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 3.224      ;
; 16.843 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 3.167      ;
; 16.856 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 3.154      ;
; 16.857 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.156      ;
; 16.902 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 3.108      ;
; 16.914 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.099      ;
; 16.934 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.079      ;
; 16.942 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.071      ;
; 16.970 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.043      ;
; 16.978 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 3.032      ;
; 16.981 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.032      ;
; 16.987 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 3.026      ;
; 17.031 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 2.982      ;
; 17.061 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 2.952      ;
; 17.064 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 2.949      ;
; 17.108 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.019     ; 2.905      ;
; 17.460 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.550      ;
; 17.472 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.538      ;
; 17.521 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.489      ;
; 17.528 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.903      ;
; 17.531 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.900      ;
; 17.589 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.842      ;
; 17.594 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.416      ;
; 17.628 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.803      ;
; 17.645 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.786      ;
; 17.653 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.357      ;
; 17.661 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.770      ;
; 17.662 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|oRST_2          ; clk          ; clk         ; 20.000       ; -0.022     ; 2.348      ;
; 17.692 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.739      ;
; 17.723 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.708      ;
; 17.779 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.652      ;
; 17.780 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.651      ;
; 17.816 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.615      ;
; 17.823 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.608      ;
; 17.890 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.541      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 17.978 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.003     ; 2.051      ;
; 18.001 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; -0.601     ; 1.430      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.035 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.994      ;
; 18.043 ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; I2C_AV_Config:u1|mI2C_CTRL_CLK ; clk          ; clk         ; 20.000       ; 0.000      ; 1.989      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.048 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.981      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.049 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.983      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.094 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; -0.003     ; 1.935      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[9]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[10]        ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[8]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[5]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[6]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[7]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.106 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.926      ;
; 18.126 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[3]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.906      ;
; 18.126 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[2]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.906      ;
; 18.126 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[1]         ; clk          ; clk         ; 20.000       ; 0.000      ; 1.906      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'OSC_27'                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.400      ;
; 0.258 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.410      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT18                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT17                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT16                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT15                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT14                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT13                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT12                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT11                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT10                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT9                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT8                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT7                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT6                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT5                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT13                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT12                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT11                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT10                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT9                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT8                                ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT18                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT17                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT16                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT15                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT14                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT13                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT12                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT23                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT22                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT21                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT20                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT19                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT18                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT17                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT16                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT15                               ; OSC_27       ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:u3|oRST_2             ; Reset_Delay:u3|oRST_2             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u3|oRST_1             ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.353 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.491 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.526 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.003      ; 0.702      ;
; 0.547 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[10]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u6|command:command1|rp_shift[0]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_done                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; Sdram_Control_4Port:u6|SA[7]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u6|command:command1|rp_shift[2]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_shift[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[13]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|SA[5]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|command:command1|BA[1]                                                                                                                   ; Sdram_Control_4Port:u6|BA[1]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[7]                                                                                                      ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|command:command1|SA[2]                                                                                                                   ; Sdram_Control_4Port:u6|SA[2]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[12]                                                                                                     ; Sdram_Control_4Port:u6|command:command1|SA[4]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|command:command1|SA[9]                                                                                                                   ; Sdram_Control_4Port:u6|SA[9]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|command:command1|rw_shift[0]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|command:command1|SA[5]                                                                                                                   ; Sdram_Control_4Port:u6|SA[5]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[8]                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                           ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; filtre_video:u_10|address[0]         ; filtre_video:u_10|address[0]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; filtre_video:u_10|\gradient:regC[3]  ; filtre_video:u_10|\gradient:regF[3]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; filtre_video:u_10|\gradient:regC[1]  ; filtre_video:u_10|\gradient:regF[1]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; filtre_video:u_10|\gradient:regC[0]  ; filtre_video:u_10|\gradient:regF[0]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; filtre_video:u_10|\gradient:regA[12] ; filtre_video:u_10|\gradient:regD[12]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; filtre_video:u_10|\gradient:regC[10] ; filtre_video:u_10|\gradient:regF[10]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; filtre_video:u_10|\gradient:regA[4]  ; filtre_video:u_10|\gradient:regD[4]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; filtre_video:u_10|\gradient:regC[13] ; filtre_video:u_10|\gradient:regF[13]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filtre_video:u_10|\gradient:regC[4]  ; filtre_video:u_10|\gradient:regF[4]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; filtre_video:u_10|\gradient:regA[1]  ; filtre_video:u_10|\gradient:regD[1]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; filtre_video:u_10|\gradient:regC[5]  ; filtre_video:u_10|\gradient:regF[5]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; filtre_video:u_10|\gradient:regA[11] ; filtre_video:u_10|\gradient:regD[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; filtre_video:u_10|\gradient:regA[7]  ; filtre_video:u_10|\gradient:regD[7]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; filtre_video:u_10|\gradient:regC[14] ; filtre_video:u_10|\gradient:regF[14]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; filtre_video:u_10|\gradient:regC[6]  ; filtre_video:u_10|\gradient:regF[6]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; filtre_video:u_10|\gradient:regA[2]  ; filtre_video:u_10|\gradient:regD[2]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; filtre_video:u_10|\gradient:regC[12] ; filtre_video:u_10|\gradient:regF[12]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.402      ;
; 0.324 ; filtre_video:u_10|\gradient:regC[8]  ; filtre_video:u_10|\gradient:regF[8]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; filtre_video:u_10|\gradient:regC[9]  ; filtre_video:u_10|\gradient:regF[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; filtre_video:u_10|\gradient:regA[5]  ; filtre_video:u_10|\gradient:regD[5]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; filtre_video:u_10|\gradient:regC[15] ; filtre_video:u_10|\gradient:regF[15]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; filtre_video:u_10|\gradient:regC[2]  ; filtre_video:u_10|\gradient:regF[2]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; filtre_video:u_10|\gradient:regA[10] ; filtre_video:u_10|\gradient:regD[10]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.486      ;
; 0.338 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7300 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.488      ;
; 0.359 ; filtre_video:u_10|address[7]         ; filtre_video:u_10|address[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.369 ; filtre_video:u_10|address[8]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[6]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.416 ; filtre_video:u_10|\gradient:regA[9]  ; filtre_video:u_10|\gradient:regD[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.569      ;
; 0.423 ; filtre_video:u_10|\gradient:regA[0]  ; filtre_video:u_10|\gradient:regD[0]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.576      ;
; 0.424 ; filtre_video:u_10|\gradient:regA[13] ; filtre_video:u_10|\gradient:regD[13]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.577      ;
; 0.442 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6539 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.597      ;
; 0.447 ; filtre_video:u_10|\gradient:regC[11] ; filtre_video:u_10|\gradient:regF[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 0.611      ;
; 0.447 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6600 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.603      ;
; 0.449 ; filtre_video:u_10|sig_concat[10]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5888 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.619      ;
; 0.497 ; filtre_video:u_10|address[7]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.512 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[7]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.520 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6521 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.676      ;
; 0.521 ; filtre_video:u_10|\gradient:regB[11] ; filtre_video:u_10|\gradient:regE[9]               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.677      ;
; 0.525 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8767 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.690      ;
; 0.538 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6456 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.694      ;
; 0.545 ; filtre_video:u_10|\gradient:regB[13] ; filtre_video:u_10|\gradient:regE[11]              ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.701      ;
; 0.545 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7876 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.712      ;
; 0.547 ; filtre_video:u_10|address[6]         ; filtre_video:u_10|address[8]                      ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5572 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.715      ;
; 0.551 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8904 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.707      ;
; 0.553 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8195 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.735      ;
; 0.559 ; filtre_video:u_10|\gradient:regB[1]  ; filtre_video:u_10|sig_Y3[0]                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.720      ;
; 0.560 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~7335 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 0.748      ;
; 0.562 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6326 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 0.726      ;
; 0.562 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8630 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 0.726      ;
; 0.563 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8194 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.745      ;
; 0.564 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~4798 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.736      ;
; 0.565 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6528 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 0.711      ;
; 0.568 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8198 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.739      ;
; 0.568 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8328 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 0.730      ;
; 0.570 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8191 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.752      ;
; 0.570 ; filtre_video:u_10|sig_concat[5]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8835 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; -0.005     ; 0.717      ;
; 0.572 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8839 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.750      ;
; 0.573 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8335 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.755      ;
; 0.575 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7444 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.758      ;
; 0.577 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5140 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.760      ;
; 0.593 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8847 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.759      ;
; 0.597 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8829 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.763      ;
; 0.598 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8837 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.767      ;
; 0.599 ; filtre_video:u_10|sig_Y3[0]          ; filtre_video:u_10|sig_Y3[0]                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.751      ;
; 0.606 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6381 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.773      ;
; 0.608 ; filtre_video:u_10|sig_concat[17]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6399 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.775      ;
; 0.633 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8760 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.789      ;
; 0.640 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5889 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.810      ;
; 0.640 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6461 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.797      ;
; 0.642 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6607 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.807      ;
; 0.642 ; filtre_video:u_10|sig_concat[7]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8765 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.799      ;
; 0.643 ; filtre_video:u_10|sig_concat[0]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~3268 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.813      ;
; 0.644 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6463 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.809      ;
; 0.644 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8742 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.801      ;
; 0.646 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8342 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.803      ;
; 0.646 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6033 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 0.826      ;
; 0.646 ; filtre_video:u_10|sig_concat[3]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~8833 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.815      ;
; 0.647 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8914 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.804      ;
; 0.647 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6013 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.819      ;
; 0.648 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6610 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.805      ;
; 0.648 ; filtre_video:u_10|sig_concat[11]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6519 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.814      ;
; 0.648 ; filtre_video:u_10|sig_concat[2]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~6438 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.805      ;
; 0.649 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8320 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.821      ;
; 0.649 ; filtre_video:u_10|sig_concat[9]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5869 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.821      ;
; 0.650 ; filtre_video:u_10|sig_concat[16]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6038 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.807      ;
; 0.650 ; filtre_video:u_10|sig_concat[15]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8827 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.816      ;
; 0.650 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8843 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.816      ;
; 0.650 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8339 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.807      ;
; 0.651 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8825 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.817      ;
; 0.651 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~5890 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.834      ;
; 0.651 ; filtre_video:u_10|sig_concat[12]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8176 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.823      ;
; 0.652 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~5159 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.830      ;
; 0.652 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~4133 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.007      ; 0.811      ;
; 0.652 ; filtre_video:u_10|sig_concat[15]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~8845 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.818      ;
; 0.653 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7463 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.831      ;
; 0.653 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~7229 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.842      ;
; 0.653 ; filtre_video:u_10|sig_concat[13]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6035 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.810      ;
; 0.654 ; filtre_video:u_10|sig_concat[1]      ; filtre_video:u_10|memoire_ligne:mem2|memoire~4925 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.843      ;
; 0.656 ; filtre_video:u_10|sig_concat[15]     ; filtre_video:u_10|memoire_ligne:mem2|memoire~6523 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.822      ;
+-------+--------------------------------------+---------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.602     ; 2.500      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -4.102 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.608     ; 2.494      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.820 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.654     ; 2.199      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.641     ; 2.211      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.641     ; 2.211      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.639     ; 2.213      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.634     ; 2.218      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.641     ; 2.211      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.635     ; 2.217      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.634     ; 2.218      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.634     ; 2.218      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.634     ; 2.218      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 2.200      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 2.197      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.656     ; 2.196      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.640     ; 2.212      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.641     ; 2.211      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.635     ; 2.217      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.634     ; 2.218      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.635     ; 2.217      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.638     ; 2.214      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.637     ; 2.215      ;
; -3.819 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.636     ; 2.216      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'OSC_27'                                                                                                                                                                                                                                           ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.486 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.028      ; 2.514      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.485 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.030      ; 2.515      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[0]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[1]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[2]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[3]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[4]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[5]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.222 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[6]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.058     ; 2.197      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 2.217      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 2.217      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 2.213      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.022     ; 2.214      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.015     ; 2.221      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.015     ; 2.221      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 2.217      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 2.213      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.023     ; 2.213      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.015     ; 2.221      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.019     ; 2.217      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.015     ; 2.221      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 2.215      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.025     ; 2.211      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.020     ; 2.216      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.018     ; 2.218      ;
; -2.203 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.014     ; 2.222      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -2.202 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[7]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.017     ; 2.218      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT5                   ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT6                   ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT9                   ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT10                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT11                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT12                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT13                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT14                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT15                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.535 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT16                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.503      ;
; -1.528 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.496      ;
; -1.528 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT6                                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.496      ;
; -1.528 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT5                                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.496      ;
; -1.528 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT4                                  ; clk          ; OSC_27      ; 0.001        ; -0.008     ; 1.496      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'OSC_27'                                                                                                                                                                                                                         ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.828 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.027     ; 0.953      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.946 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.024     ; 1.074      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.954 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.022     ; 1.084      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 0.986 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.021     ; 1.117      ;
; 1.069 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.136      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.117 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.232      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT6                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT5                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT4                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT3                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT2                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT1                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10                         ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT18               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT17               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT16               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT15               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT14               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT13               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT12               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT11               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT10               ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT9                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.141 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT8                ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.208      ;
; 1.148 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.215      ;
; 1.148 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT4 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.215      ;
; 1.148 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT5 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.215      ;
; 1.148 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT8 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.215      ;
; 1.148 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAB_REGOUT9 ; clk          ; OSC_27      ; 0.000        ; 0.024      ; 1.215      ;
; 1.192 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.255      ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                     ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.212      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[6]                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.699 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[7]                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 2.211      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 2.211      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 2.213      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.634     ; 2.218      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 2.211      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.635     ; 2.217      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.634     ; 2.218      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.634     ; 2.218      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.634     ; 2.218      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 2.200      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 2.211      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.635     ; 2.217      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.634     ; 2.218      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.635     ; 2.217      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.638     ; 2.214      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 2.216      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 2.215      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 2.201      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 2.201      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 2.201      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 2.200      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 2.197      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.656     ; 2.196      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
; 3.700 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.640     ; 2.212      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[0] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[0] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[1] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[1] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[2] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[2] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[3] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[3] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[4] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[4] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[5] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[5] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[6] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[6] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[7] ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:data_in[7] ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:reg2[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[10]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[10]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[11]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[11]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[12]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[12]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[13]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[13]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[14]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[14]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[15]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[15]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[8]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[8]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[9]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regA[9]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[0]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[0]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[10]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[10]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[11]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[11]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[12]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[12]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[13]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[13]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[14]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[14]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[15]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[15]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[16]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[16]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[17]   ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[17]   ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[1]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[1]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[2]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[2]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[3]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[3]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[4]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[4]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[5]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[5]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[6]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[6]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[7]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[7]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[8]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[8]    ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[9]    ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|\gradient:regB[9]    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OSC_27'                                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT2                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT4                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT6                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT9                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                    ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT1                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT10                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT11                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT12                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT13                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 2.518 ; 2.518 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 2.184 ; 2.184 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 2.518 ; 2.518 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 2.012 ; 2.012 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 2.342 ; 2.342 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 1.443 ; 1.443 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 3.643 ; 3.643 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 3.226 ; 3.226 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.643 ; 3.643 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.261 ; 3.261 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 3.441 ; 3.441 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 3.243 ; 3.243 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.449 ; 3.449 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.450 ; 3.450 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 3.441 ; 3.441 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -0.989 ; -0.989 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -1.072 ; -1.072 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -1.164 ; -1.164 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -1.558 ; -1.558 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -1.888 ; -1.888 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -0.989 ; -0.989 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -3.106 ; -3.106 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -3.106 ; -3.106 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -3.523 ; -3.523 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -3.141 ; -3.141 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -3.321 ; -3.321 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -3.123 ; -3.123 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -3.329 ; -3.329 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -3.330 ; -3.330 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -3.321 ; -3.321 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 3.992  ; 3.992  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 3.979  ; 3.979  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 3.992  ; 3.992  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 3.842  ; 3.842  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 3.909  ; 3.909  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 3.887  ; 3.887  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 3.877  ; 3.877  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 3.865  ; 3.865  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 3.966  ; 3.966  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 3.967  ; 3.967  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 4.349  ; 4.349  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 4.200  ; 4.200  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.087  ; 4.087  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.131  ; 4.131  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.200  ; 4.200  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 3.959  ; 3.959  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 3.972  ; 3.972  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.084  ; 4.084  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 3.614  ; 3.614  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.329  ; 4.329  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.125  ; 4.125  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.329  ; 4.329  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.196  ; 4.196  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.205  ; 4.205  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.188  ; 4.188  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.075  ; 4.075  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.112  ; 4.112  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.141  ; 4.141  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.122  ; 4.122  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 2.225  ; 2.225  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.157  ; 2.157  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.225  ; 2.225  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.144  ; 2.144  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 2.099  ; 2.099  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 2.191  ; 2.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 2.203  ; 2.203  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.058  ; 2.058  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 1.976  ; 1.976  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 2.089  ; 2.089  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 1.993  ; 1.993  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 1.959  ; 1.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 1.864  ; 1.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 1.868  ; 1.868  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 1.966  ; 1.966  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 1.961  ; 1.961  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 3.290  ; 3.290  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 3.167  ; 3.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 3.181  ; 3.181  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 3.189  ; 3.189  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 3.254  ; 3.254  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 3.164  ; 3.164  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 2.893  ; 2.893  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 3.290  ; 3.290  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 2.919  ; 2.919  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 2.890  ; 2.890  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 2.919  ; 2.919  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 2.914  ; 2.914  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 3.013  ; 3.013  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 2.898  ; 2.898  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 3.131  ; 3.131  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 3.026  ; 3.026  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 3.179  ; 3.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 1.964  ; 1.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 1.918  ; 1.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.061  ; 2.061  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 1.861  ; 1.861  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 3.842  ; 3.842  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 3.979  ; 3.979  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 3.992  ; 3.992  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 3.842  ; 3.842  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 3.909  ; 3.909  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 3.887  ; 3.887  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 3.877  ; 3.877  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 3.865  ; 3.865  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 3.966  ; 3.966  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 3.967  ; 3.967  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 4.206  ; 4.206  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 3.959  ; 3.959  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.087  ; 4.087  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.131  ; 4.131  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.200  ; 4.200  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 3.959  ; 3.959  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 3.972  ; 3.972  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.084  ; 4.084  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 3.614  ; 3.614  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.075  ; 4.075  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.125  ; 4.125  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.329  ; 4.329  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.196  ; 4.196  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.205  ; 4.205  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.188  ; 4.188  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.075  ; 4.075  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.112  ; 4.112  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.141  ; 4.141  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.122  ; 4.122  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 1.959  ; 1.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.157  ; 2.157  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.225  ; 2.225  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.144  ; 2.144  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 2.099  ; 2.099  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 2.191  ; 2.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 2.203  ; 2.203  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.058  ; 2.058  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 1.976  ; 1.976  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 2.089  ; 2.089  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 1.993  ; 1.993  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 1.959  ; 1.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 1.864  ; 1.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 1.868  ; 1.868  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 1.966  ; 1.966  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 1.961  ; 1.961  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 2.443  ; 2.443  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 2.701  ; 2.701  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 2.707  ; 2.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 2.789  ; 2.789  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 2.682  ; 2.682  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 2.712  ; 2.712  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 2.662  ; 2.662  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 2.711  ; 2.711  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 2.557  ; 2.557  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 2.704  ; 2.704  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 2.443  ; 2.443  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 2.461  ; 2.461  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 2.556  ; 2.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 2.556  ; 2.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 2.550  ; 2.550  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 2.450  ; 2.450  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 2.605  ; 2.605  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 1.964  ; 1.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 1.918  ; 1.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.061  ; 2.061  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 1.861  ; 1.861  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.799 ;    ;    ; 5.799 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.799 ;    ;    ; 5.799 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 1.771 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 1.958 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 1.958 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 1.922 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 1.771 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 1.771 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 1.958 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 1.958 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.933 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 1.922 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 1.952 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 1.928 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 1.938 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 1.771 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 1.771     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 1.958     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 1.958     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 1.922     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 1.771     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; DRAM_DQ[*]   ; OSC_27     ; 1.771     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 1.958     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 1.958     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.933     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 1.922     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 1.952     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 1.928     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 1.938     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 1.771     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+----------+-------+-----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+-------+-----------+---------+---------------------+
; Worst-case Slack                           ; -5.434   ; 0.215 ; -6.582    ; 0.828   ; 2.502               ;
;  OSC_27                                    ; -2.180   ; 0.215 ; -4.180    ; 0.828   ; 16.138              ;
;  clk                                       ; 13.351   ; 0.215 ; N/A       ; N/A     ; 9.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; -5.434   ; 0.215 ; -6.582    ; 3.699   ; 2.502               ;
;  u6|sdram_pll1|altpll_component|pll|clk[2] ; -4.301   ; 0.215 ; N/A       ; N/A     ; 8.259               ;
; Design-wide TNS                            ; -536.406 ; 0.0   ; -2531.256 ; 0.0     ; 0.0                 ;
;  OSC_27                                    ; -160.442 ; 0.000 ; -1357.532 ; 0.000   ; 0.000               ;
;  clk                                       ; 0.000    ; 0.000 ; N/A       ; N/A     ; 0.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; -350.086 ; 0.000 ; -1173.724 ; 0.000   ; 0.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[2] ; -25.878  ; 0.000 ; N/A       ; N/A     ; 0.000               ;
+--------------------------------------------+----------+-------+-----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 6.062 ; 6.062 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 5.545 ; 5.545 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 6.062 ; 6.062 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 5.181 ; 5.181 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 5.834 ; 5.834 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 3.896 ; 3.896 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 6.067 ; 6.067 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 5.230 ; 5.230 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 6.067 ; 6.067 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 5.297 ; 5.297 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 5.727 ; 5.727 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 5.247 ; 5.247 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 5.736 ; 5.736 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 5.734 ; 5.734 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 5.751 ; 5.751 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -0.989 ; -0.989 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -1.072 ; -1.072 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -1.164 ; -1.164 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -1.558 ; -1.558 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -1.888 ; -1.888 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -0.989 ; -0.989 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -3.106 ; -3.106 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -3.106 ; -3.106 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -3.523 ; -3.523 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -3.141 ; -3.141 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -3.321 ; -3.321 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -3.123 ; -3.123 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -3.329 ; -3.329 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -3.330 ; -3.330 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -3.321 ; -3.321 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 7.143  ; 7.143  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 7.115  ; 7.115  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.136  ; 7.136  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 6.837  ; 6.837  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 7.143  ; 7.143  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 6.908  ; 6.908  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 6.881  ; 6.881  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 6.874  ; 6.874  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 6.857  ; 6.857  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 7.103  ; 7.103  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 7.059  ; 7.059  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 8.036  ; 8.036  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 7.608  ; 7.608  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 7.339  ; 7.339  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 7.560  ; 7.560  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 7.608  ; 7.608  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 7.370  ; 7.370  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 7.364  ; 7.364  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 7.093  ; 7.093  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 7.102  ; 7.102  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 7.354  ; 7.354  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 7.122  ; 7.122  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 6.672  ; 6.672  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 7.789  ; 7.789  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 7.344  ; 7.344  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 7.789  ; 7.789  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 7.581  ; 7.581  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 7.586  ; 7.586  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.599  ; 7.599  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 7.567  ; 7.567  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 7.333  ; 7.333  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 7.384  ; 7.384  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 7.381  ; 7.381  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 7.439  ; 7.439  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.148  ; 5.148  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.788  ; 7.788  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.284  ; 4.284  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.362  ; 4.362  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.487  ; 4.487  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.300  ; 4.300  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 4.195  ; 4.195  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 4.441  ; 4.441  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 4.457  ; 4.457  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.154  ; 4.154  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 3.962  ; 3.962  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 3.988  ; 3.988  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 3.945  ; 3.945  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 3.686  ; 3.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 3.698  ; 3.698  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 3.947  ; 3.947  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 3.918  ; 3.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 6.880  ; 6.880  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 6.600  ; 6.600  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 6.604  ; 6.604  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 6.623  ; 6.623  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 6.750  ; 6.750  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 6.595  ; 6.595  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 6.041  ; 6.041  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 6.880  ; 6.880  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 6.036  ; 6.036  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 6.033  ; 6.033  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 6.035  ; 6.035  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 6.031  ; 6.031  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 6.255  ; 6.255  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 6.016  ; 6.016  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 6.473  ; 6.473  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 6.298  ; 6.298  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 6.604  ; 6.604  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 3.899  ; 3.899  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 3.837  ; 3.837  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.163  ; 4.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 3.689  ; 3.689  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; VGA_B[*]       ; OSC_27     ; 3.842  ; 3.842  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 3.979  ; 3.979  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 3.992  ; 3.992  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 3.842  ; 3.842  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 3.909  ; 3.909  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 3.887  ; 3.887  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 3.877  ; 3.877  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 3.865  ; 3.865  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 3.966  ; 3.966  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 3.967  ; 3.967  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 4.206  ; 4.206  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 3.959  ; 3.959  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.087  ; 4.087  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.131  ; 4.131  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.200  ; 4.200  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 3.959  ; 3.959  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 3.972  ; 3.972  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.084  ; 4.084  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 3.986  ; 3.986  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 3.614  ; 3.614  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.075  ; 4.075  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.125  ; 4.125  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.329  ; 4.329  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.191  ; 4.191  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.196  ; 4.196  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.205  ; 4.205  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.188  ; 4.188  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.075  ; 4.075  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.112  ; 4.112  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.105  ; 4.105  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.141  ; 4.141  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 2.792  ; 2.792  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.122  ; 4.122  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 1.959  ; 1.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.157  ; 2.157  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.225  ; 2.225  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.144  ; 2.144  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 2.099  ; 2.099  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 2.191  ; 2.191  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 2.203  ; 2.203  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.058  ; 2.058  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 1.976  ; 1.976  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 2.089  ; 2.089  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 1.993  ; 1.993  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 1.959  ; 1.959  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 1.864  ; 1.864  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 1.868  ; 1.868  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 1.966  ; 1.966  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 1.961  ; 1.961  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 2.443  ; 2.443  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 2.701  ; 2.701  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 2.707  ; 2.707  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 2.789  ; 2.789  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 2.682  ; 2.682  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 2.712  ; 2.712  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 2.662  ; 2.662  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 2.711  ; 2.711  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 2.557  ; 2.557  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 2.704  ; 2.704  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 2.443  ; 2.443  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 2.461  ; 2.461  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 2.556  ; 2.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 2.556  ; 2.556  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 2.550  ; 2.550  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 2.450  ; 2.450  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 2.605  ; 2.605  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 1.964  ; 1.964  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 1.918  ; 1.918  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.061  ; 2.061  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 1.861  ; 1.861  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.141 ;    ;    ; 10.141 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.799 ;    ;    ; 5.799 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1181      ; 0        ; 0        ; 0        ;
; clk                                       ; OSC_27                                    ; 120       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 28842     ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; OSC_27                                    ; 20        ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27                                    ; 24576     ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 116       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20        ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10725     ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 725178    ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 301326085 ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                     ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1181      ; 0        ; 0        ; 0        ;
; clk                                       ; OSC_27                                    ; 120       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 28842     ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; OSC_27                                    ; 20        ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27                                    ; 24576     ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 116       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20        ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10725     ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 725178    ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 301326085 ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; OSC_27                                    ; 473      ; 0        ; 2        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 0        ; 30       ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 188      ; 0        ; 1        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; OSC_27                                    ; 473      ; 0        ; 2        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 0        ; 30       ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 188      ; 0        ; 1        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 279   ; 279  ;
; Unconstrained Output Ports      ; 74    ; 74   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Jan 17 10:16:06 2018
Info: Command: quartus_sta projet_video -c projet_video
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "projet_video" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity projet_video -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity projet_video -section_id "Root Region" was ignored
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_21m1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info (332104): Reading SDC File: 'projet_video.sdc'
Warning (332174): Ignored filter at projet_video.sdc(27): EXT_CLOCK could not be matched with a port
Warning (332049): Ignored create_clock at projet_video.sdc(27): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clk2" -period 20.000ns [get_ports {EXT_CLOCK}]
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name OSC_27 OSC_27
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[0]} {u6|sdram_pll1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -phase -117.00 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[1]} {u6|sdram_pll1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[2]} {u6|sdram_pll1|altpll_component|pll|clk[2]}
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_CLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.434      -350.086 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -4.301       -25.878 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):    -2.180      -160.442 OSC_27 
    Info (332119):    13.351         0.000 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 OSC_27 
    Info (332119):     0.391         0.000 clk 
    Info (332119):     0.391         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -6.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.582     -1173.724 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -4.180     -1357.532 OSC_27 
Info (332146): Worst-case removal slack is 1.515
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.515         0.000 OSC_27 
    Info (332119):     5.660         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 2.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.502         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     8.259         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):     9.000         0.000 clk 
    Info (332119):    16.138         0.000 OSC_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 115 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_CLK was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.053      -199.111 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -1.092       -80.120 OSC_27 
    Info (332119):     8.895         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):    16.786         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 OSC_27 
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -4.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.102      -726.313 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -2.486      -707.365 OSC_27 
Info (332146): Worst-case removal slack is 0.828
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.828         0.000 OSC_27 
    Info (332119):     3.699         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 2.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.502         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     8.259         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):     9.000         0.000 clk 
    Info (332119):    16.138         0.000 OSC_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 527 megabytes
    Info: Processing ended: Wed Jan 17 10:16:40 2018
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:39


