Timing Analyzer report for UART_Transmitter
Fri Nov 20 23:43:39 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK'
 13. Slow 1200mV 85C Model Hold: 'CLOCK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK'
 22. Slow 1200mV 0C Model Hold: 'CLOCK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK'
 30. Fast 1200mV 0C Model Hold: 'CLOCK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART_Transmitter                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 349.9 MHz ; 250.0 MHz       ; CLOCK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLOCK ; -1.858 ; -37.688            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLOCK ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLOCK ; -3.000 ; -30.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK'                                                                                   ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.858 ; r_clock_count[1] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; r_clock_count[1] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; r_clock_count[1] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; r_clock_count[1] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.790      ;
; -1.858 ; r_clock_count[1] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.790      ;
; -1.852 ; r_clock_count[0] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; r_clock_count[0] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; r_clock_count[0] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; r_clock_count[0] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.784      ;
; -1.852 ; r_clock_count[0] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.784      ;
; -1.795 ; r_clock_count[1] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.728      ;
; -1.790 ; r_clock_count[1] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.723      ;
; -1.789 ; r_clock_count[0] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.722      ;
; -1.788 ; r_clock_count[1] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.721      ;
; -1.784 ; r_clock_count[0] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.717      ;
; -1.782 ; r_clock_count[0] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.715      ;
; -1.735 ; r_clock_count[6] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.667      ;
; -1.735 ; r_clock_count[6] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.667      ;
; -1.735 ; r_clock_count[6] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.667      ;
; -1.735 ; r_clock_count[6] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.667      ;
; -1.735 ; r_clock_count[6] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.667      ;
; -1.731 ; r_clock_count[1] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.663      ;
; -1.725 ; r_clock_count[0] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.657      ;
; -1.724 ; r_clock_count[1] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.657      ;
; -1.718 ; r_clock_count[0] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.651      ;
; -1.698 ; r_clock_count[5] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.630      ;
; -1.698 ; r_clock_count[5] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.630      ;
; -1.698 ; r_clock_count[5] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.630      ;
; -1.698 ; r_clock_count[5] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.630      ;
; -1.698 ; r_clock_count[5] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.630      ;
; -1.694 ; r_clock_count[1] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; r_clock_count[1] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; r_clock_count[1] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; r_clock_count[1] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; r_clock_count[1] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.627      ;
; -1.692 ; r_clock_count[3] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.624      ;
; -1.692 ; r_clock_count[3] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.624      ;
; -1.692 ; r_clock_count[3] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.624      ;
; -1.692 ; r_clock_count[3] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.624      ;
; -1.692 ; r_clock_count[3] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.624      ;
; -1.688 ; r_clock_count[0] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.621      ;
; -1.688 ; r_clock_count[0] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.621      ;
; -1.688 ; r_clock_count[0] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.621      ;
; -1.688 ; r_clock_count[0] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.621      ;
; -1.688 ; r_clock_count[0] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.621      ;
; -1.672 ; r_clock_count[6] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.605      ;
; -1.667 ; r_clock_count[6] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.600      ;
; -1.665 ; r_clock_count[6] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.598      ;
; -1.635 ; r_clock_count[5] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.568      ;
; -1.630 ; r_clock_count[5] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.563      ;
; -1.629 ; r_clock_count[3] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.562      ;
; -1.628 ; r_clock_count[5] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.561      ;
; -1.624 ; r_clock_count[3] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.557      ;
; -1.622 ; r_clock_count[3] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.555      ;
; -1.619 ; r_clock_count[4] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.551      ;
; -1.619 ; r_clock_count[4] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.551      ;
; -1.619 ; r_clock_count[4] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.551      ;
; -1.619 ; r_clock_count[4] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.551      ;
; -1.619 ; r_clock_count[4] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.551      ;
; -1.609 ; r_clock_count[1] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.541      ;
; -1.608 ; r_clock_count[6] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.540      ;
; -1.603 ; r_clock_count[0] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.535      ;
; -1.601 ; r_clock_count[6] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.534      ;
; -1.592 ; r_clock_count[2] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; r_clock_count[2] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; r_clock_count[2] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; r_clock_count[2] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; r_clock_count[2] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.524      ;
; -1.582 ; r_clock_count[1] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.514      ;
; -1.576 ; r_clock_count[0] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.508      ;
; -1.571 ; r_clock_count[6] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.504      ;
; -1.571 ; r_clock_count[6] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.504      ;
; -1.571 ; r_clock_count[6] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.504      ;
; -1.571 ; r_clock_count[6] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.504      ;
; -1.571 ; r_clock_count[6] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.504      ;
; -1.571 ; r_clock_count[5] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.503      ;
; -1.565 ; r_clock_count[3] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.497      ;
; -1.564 ; r_clock_count[5] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.497      ;
; -1.558 ; r_clock_count[3] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.491      ;
; -1.556 ; r_clock_count[4] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.489      ;
; -1.551 ; r_clock_count[4] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.484      ;
; -1.549 ; r_clock_count[4] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.482      ;
; -1.543 ; r_clock_count[8] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; r_clock_count[8] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; r_clock_count[8] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; r_clock_count[8] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.475      ;
; -1.543 ; r_clock_count[8] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.063     ; 2.475      ;
; -1.538 ; r_data_bits[0]   ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.471      ;
; -1.534 ; r_clock_count[5] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.534 ; r_clock_count[5] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.534 ; r_clock_count[5] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.534 ; r_clock_count[5] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.534 ; r_clock_count[5] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.529 ; r_clock_count[2] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.462      ;
; -1.528 ; r_clock_count[3] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.461      ;
; -1.528 ; r_clock_count[3] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.461      ;
; -1.528 ; r_clock_count[3] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.461      ;
; -1.528 ; r_clock_count[3] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.461      ;
; -1.528 ; r_clock_count[3] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.461      ;
; -1.524 ; r_clock_count[2] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.457      ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.403 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.622      ;
; 0.404 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.623      ;
; 0.405 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.624      ;
; 0.406 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.625      ;
; 0.407 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.626      ;
; 0.408 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.627      ;
; 0.504 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.723      ;
; 0.505 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.724      ;
; 0.505 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.724      ;
; 0.507 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.726      ;
; 0.527 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.746      ;
; 0.585 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.804      ;
; 0.591 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.810      ;
; 0.608 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.827      ;
; 0.611 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.830      ;
; 0.621 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.840      ;
; 0.625 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.844      ;
; 0.636 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.856      ;
; 0.663 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.882      ;
; 0.668 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.887      ;
; 0.701 ; r_state.TX_STOP_BIT  ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.921      ;
; 0.710 ; r_bit_index[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.930      ;
; 0.733 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.951      ;
; 0.735 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.953      ;
; 0.738 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 0.958      ;
; 0.786 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.006      ;
; 0.802 ; r_state.TX_STOP_BIT  ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.022      ;
; 0.824 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.043      ;
; 0.828 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.048      ;
; 0.835 ; r_state.TX_STOP_BIT  ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.055      ;
; 0.837 ; r_bit_index[0]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.057      ;
; 0.863 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.082      ;
; 0.896 ; r_bit_index[2]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.116      ;
; 0.905 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.124      ;
; 0.908 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.128      ;
; 0.909 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.129      ;
; 0.910 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.130      ;
; 0.911 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.130      ;
; 0.911 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.131      ;
; 0.929 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.147      ;
; 0.937 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.157      ;
; 0.960 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.179      ;
; 0.988 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.208      ;
; 0.998 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.218      ;
; 1.015 ; r_clock_count[7]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.234      ;
; 1.018 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.238      ;
; 1.032 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.252      ;
; 1.037 ; r_clock_count[8]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.256      ;
; 1.040 ; r_bit_index[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.260      ;
; 1.049 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.268      ;
; 1.051 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.270      ;
; 1.089 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.308      ;
; 1.090 ; r_state.CLEANUP      ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.309      ;
; 1.091 ; r_state.CLEANUP      ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.310      ;
; 1.091 ; r_state.CLEANUP      ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.310      ;
; 1.092 ; r_state.CLEANUP      ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.311      ;
; 1.110 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.330      ;
; 1.112 ; r_state.TX_DATA_BITS ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.332      ;
; 1.117 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.337      ;
; 1.118 ; r_clock_count[4]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.337      ;
; 1.121 ; r_clock_count[2]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.340      ;
; 1.130 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.349      ;
; 1.144 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.364      ;
; 1.146 ; r_clock_count[1]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.365      ;
; 1.168 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.387      ;
; 1.181 ; r_clock_count[5]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.400      ;
; 1.184 ; r_state.TX_DATA_BITS ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.404      ;
; 1.187 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.407      ;
; 1.188 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.407      ;
; 1.195 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.414      ;
; 1.195 ; r_state.CLEANUP      ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.414      ;
; 1.197 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.416      ;
; 1.197 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.416      ;
; 1.207 ; r_clock_count[5]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.426      ;
; 1.224 ; r_data_bits[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.444      ;
; 1.225 ; r_clock_count[3]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.444      ;
; 1.234 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.453      ;
; 1.237 ; r_state.TX_START_BIT ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.456      ;
; 1.245 ; r_state.TX_STOP_BIT  ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.465      ;
; 1.248 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.467      ;
; 1.249 ; r_state.IDLE         ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.468      ;
; 1.250 ; r_state.IDLE         ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.469      ;
; 1.250 ; r_state.IDLE         ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.469      ;
; 1.251 ; r_state.IDLE         ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.470      ;
; 1.269 ; r_clock_count[2]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.488      ;
; 1.275 ; r_clock_count[3]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.494      ;
; 1.283 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.502      ;
; 1.324 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.543      ;
; 1.325 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.545      ;
; 1.338 ; r_clock_count[7]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.557      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 388.8 MHz ; 250.0 MHz       ; CLOCK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLOCK ; -1.572 ; -30.963           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLOCK ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLOCK ; -3.000 ; -30.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK'                                                                                    ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.572 ; r_clock_count[0] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.512      ;
; -1.572 ; r_clock_count[0] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.512      ;
; -1.572 ; r_clock_count[0] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.512      ;
; -1.572 ; r_clock_count[0] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.512      ;
; -1.572 ; r_clock_count[0] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.512      ;
; -1.570 ; r_clock_count[1] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; r_clock_count[1] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; r_clock_count[1] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; r_clock_count[1] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; r_clock_count[1] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.510      ;
; -1.493 ; r_clock_count[1] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.433      ;
; -1.488 ; r_clock_count[0] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.428      ;
; -1.487 ; r_clock_count[1] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.427      ;
; -1.486 ; r_clock_count[1] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.426      ;
; -1.482 ; r_clock_count[0] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.422      ;
; -1.481 ; r_clock_count[0] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.421      ;
; -1.448 ; r_clock_count[6] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.388      ;
; -1.448 ; r_clock_count[6] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.388      ;
; -1.448 ; r_clock_count[6] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.388      ;
; -1.448 ; r_clock_count[6] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.388      ;
; -1.448 ; r_clock_count[6] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.388      ;
; -1.429 ; r_clock_count[1] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.369      ;
; -1.428 ; r_clock_count[1] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.368      ;
; -1.424 ; r_clock_count[3] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.424 ; r_clock_count[3] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.424 ; r_clock_count[3] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.424 ; r_clock_count[3] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.424 ; r_clock_count[3] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.424 ; r_clock_count[0] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.364      ;
; -1.423 ; r_clock_count[0] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.363      ;
; -1.416 ; r_clock_count[5] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; r_clock_count[5] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; r_clock_count[5] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; r_clock_count[5] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; r_clock_count[5] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.356      ;
; -1.414 ; r_clock_count[1] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; r_clock_count[1] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; r_clock_count[1] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; r_clock_count[1] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; r_clock_count[1] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.354      ;
; -1.409 ; r_clock_count[0] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; r_clock_count[0] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; r_clock_count[0] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; r_clock_count[0] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.349      ;
; -1.409 ; r_clock_count[0] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.349      ;
; -1.378 ; r_clock_count[6] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.318      ;
; -1.372 ; r_clock_count[6] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.312      ;
; -1.371 ; r_clock_count[6] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.311      ;
; -1.354 ; r_clock_count[3] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.294      ;
; -1.352 ; r_clock_count[4] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; r_clock_count[4] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; r_clock_count[4] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; r_clock_count[4] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; r_clock_count[4] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.292      ;
; -1.348 ; r_clock_count[3] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.288      ;
; -1.347 ; r_clock_count[3] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.287      ;
; -1.346 ; r_clock_count[5] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.286      ;
; -1.340 ; r_clock_count[5] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.280      ;
; -1.339 ; r_clock_count[5] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.279      ;
; -1.335 ; r_clock_count[1] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.275      ;
; -1.330 ; r_clock_count[2] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; r_clock_count[2] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; r_clock_count[2] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; r_clock_count[2] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; r_clock_count[2] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; r_clock_count[0] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.270      ;
; -1.314 ; r_clock_count[6] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.254      ;
; -1.313 ; r_clock_count[6] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.253      ;
; -1.304 ; r_clock_count[1] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.244      ;
; -1.299 ; r_clock_count[6] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.299 ; r_clock_count[6] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.299 ; r_clock_count[6] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.299 ; r_clock_count[6] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.299 ; r_clock_count[6] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.299 ; r_clock_count[0] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.239      ;
; -1.290 ; r_clock_count[3] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.230      ;
; -1.289 ; r_clock_count[3] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.229      ;
; -1.282 ; r_clock_count[4] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; r_clock_count[5] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.222      ;
; -1.281 ; r_clock_count[5] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.221      ;
; -1.276 ; r_clock_count[4] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.216      ;
; -1.275 ; r_clock_count[3] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.275 ; r_clock_count[3] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.275 ; r_clock_count[3] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.275 ; r_clock_count[3] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.275 ; r_clock_count[3] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.275 ; r_clock_count[4] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.272 ; r_clock_count[8] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.212      ;
; -1.272 ; r_clock_count[8] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.212      ;
; -1.272 ; r_clock_count[8] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.212      ;
; -1.272 ; r_clock_count[8] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.212      ;
; -1.272 ; r_clock_count[8] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.212      ;
; -1.267 ; r_clock_count[5] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.207      ;
; -1.267 ; r_clock_count[5] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.207      ;
; -1.267 ; r_clock_count[5] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.207      ;
; -1.267 ; r_clock_count[5] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.207      ;
; -1.267 ; r_clock_count[5] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.207      ;
; -1.260 ; r_clock_count[2] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.200      ;
; -1.254 ; r_data_bits[0]   ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.194      ;
; -1.254 ; r_clock_count[2] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.194      ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.353 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.552      ;
; 0.360 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.559      ;
; 0.360 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.559      ;
; 0.361 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.560      ;
; 0.369 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.568      ;
; 0.370 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.569      ;
; 0.446 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.645      ;
; 0.446 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.645      ;
; 0.447 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.646      ;
; 0.448 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.647      ;
; 0.479 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.679      ;
; 0.521 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.720      ;
; 0.532 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.731      ;
; 0.539 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.738      ;
; 0.541 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.740      ;
; 0.548 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.748      ;
; 0.558 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.757      ;
; 0.575 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.774      ;
; 0.589 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.789      ;
; 0.592 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.791      ;
; 0.633 ; r_bit_index[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.832      ;
; 0.638 ; r_state.TX_STOP_BIT  ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.837      ;
; 0.670 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.869      ;
; 0.672 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.871      ;
; 0.675 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.874      ;
; 0.715 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.914      ;
; 0.727 ; r_state.TX_STOP_BIT  ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.926      ;
; 0.744 ; r_bit_index[0]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.943      ;
; 0.753 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.952      ;
; 0.757 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.957      ;
; 0.772 ; r_state.TX_STOP_BIT  ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.972      ;
; 0.779 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.979      ;
; 0.810 ; r_bit_index[2]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.009      ;
; 0.818 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.017      ;
; 0.818 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.017      ;
; 0.819 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.018      ;
; 0.819 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.018      ;
; 0.822 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.021      ;
; 0.829 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.028      ;
; 0.844 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.043      ;
; 0.854 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.053      ;
; 0.877 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.076      ;
; 0.892 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.091      ;
; 0.913 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.112      ;
; 0.925 ; r_clock_count[7]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.124      ;
; 0.929 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.128      ;
; 0.931 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.130      ;
; 0.938 ; r_bit_index[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.137      ;
; 0.945 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; r_clock_count[8]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.144      ;
; 0.976 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.175      ;
; 0.976 ; r_state.CLEANUP      ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.175      ;
; 0.976 ; r_state.CLEANUP      ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.175      ;
; 0.978 ; r_state.CLEANUP      ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.177      ;
; 0.979 ; r_state.CLEANUP      ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.178      ;
; 0.997 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.196      ;
; 1.015 ; r_clock_count[2]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.214      ;
; 1.016 ; r_clock_count[4]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.215      ;
; 1.017 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.216      ;
; 1.029 ; r_state.TX_DATA_BITS ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 1.229      ;
; 1.037 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.236      ;
; 1.044 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.243      ;
; 1.051 ; r_clock_count[1]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.250      ;
; 1.066 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.265      ;
; 1.074 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.273      ;
; 1.076 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.275      ;
; 1.076 ; r_state.CLEANUP      ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.275      ;
; 1.076 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.275      ;
; 1.076 ; r_state.TX_DATA_BITS ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.275      ;
; 1.076 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.275      ;
; 1.086 ; r_clock_count[5]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.285      ;
; 1.093 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.292      ;
; 1.096 ; r_clock_count[5]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.295      ;
; 1.107 ; r_clock_count[3]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.306      ;
; 1.115 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.314      ;
; 1.115 ; r_state.IDLE         ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.314      ;
; 1.115 ; r_state.IDLE         ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.314      ;
; 1.117 ; r_state.IDLE         ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.316      ;
; 1.118 ; r_state.IDLE         ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.317      ;
; 1.121 ; r_data_bits[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.320      ;
; 1.123 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 1.323      ;
; 1.131 ; r_state.TX_START_BIT ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.330      ;
; 1.145 ; r_state.TX_STOP_BIT  ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.344      ;
; 1.165 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.364      ;
; 1.165 ; r_clock_count[2]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.364      ;
; 1.173 ; r_clock_count[3]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.372      ;
; 1.209 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.408      ;
; 1.213 ; r_state.IDLE         ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.412      ;
; 1.215 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.414      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLOCK ; -0.599 ; -10.672           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLOCK ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLOCK ; -3.000 ; -31.512                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK'                                                                                    ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.599 ; r_clock_count[1] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.548      ;
; -0.599 ; r_clock_count[1] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.548      ;
; -0.599 ; r_clock_count[1] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.548      ;
; -0.599 ; r_clock_count[1] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.548      ;
; -0.599 ; r_clock_count[1] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.548      ;
; -0.595 ; r_clock_count[0] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.544      ;
; -0.595 ; r_clock_count[0] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.544      ;
; -0.595 ; r_clock_count[0] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.544      ;
; -0.595 ; r_clock_count[0] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.544      ;
; -0.595 ; r_clock_count[0] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.544      ;
; -0.561 ; r_clock_count[1] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.511      ;
; -0.560 ; r_clock_count[1] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.510      ;
; -0.560 ; r_clock_count[1] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.510      ;
; -0.557 ; r_clock_count[0] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.507      ;
; -0.556 ; r_clock_count[0] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.506      ;
; -0.556 ; r_clock_count[0] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.506      ;
; -0.540 ; r_clock_count[6] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.489      ;
; -0.540 ; r_clock_count[6] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.489      ;
; -0.540 ; r_clock_count[6] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.489      ;
; -0.540 ; r_clock_count[6] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.489      ;
; -0.540 ; r_clock_count[6] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.489      ;
; -0.534 ; r_clock_count[1] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.483      ;
; -0.530 ; r_clock_count[0] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.479      ;
; -0.518 ; r_clock_count[1] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.468      ;
; -0.516 ; r_clock_count[5] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.465      ;
; -0.516 ; r_clock_count[5] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.465      ;
; -0.516 ; r_clock_count[5] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.465      ;
; -0.516 ; r_clock_count[5] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.465      ;
; -0.516 ; r_clock_count[5] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.465      ;
; -0.514 ; r_clock_count[0] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.464      ;
; -0.502 ; r_clock_count[6] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.452      ;
; -0.501 ; r_clock_count[1] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[1] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[1] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[1] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[1] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[6] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; r_clock_count[6] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.451      ;
; -0.499 ; r_clock_count[3] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.448      ;
; -0.499 ; r_clock_count[3] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.448      ;
; -0.499 ; r_clock_count[3] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.448      ;
; -0.499 ; r_clock_count[3] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.448      ;
; -0.499 ; r_clock_count[3] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.448      ;
; -0.497 ; r_clock_count[0] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.447      ;
; -0.497 ; r_clock_count[0] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.447      ;
; -0.497 ; r_clock_count[0] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.447      ;
; -0.497 ; r_clock_count[0] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.447      ;
; -0.497 ; r_clock_count[0] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.447      ;
; -0.478 ; r_clock_count[5] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.428      ;
; -0.477 ; r_clock_count[5] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.427      ;
; -0.477 ; r_clock_count[5] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.427      ;
; -0.475 ; r_clock_count[6] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.424      ;
; -0.468 ; r_clock_count[4] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.417      ;
; -0.468 ; r_clock_count[4] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.417      ;
; -0.468 ; r_clock_count[4] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.417      ;
; -0.468 ; r_clock_count[4] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.417      ;
; -0.468 ; r_clock_count[4] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.417      ;
; -0.461 ; r_clock_count[3] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.411      ;
; -0.460 ; r_clock_count[3] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; r_clock_count[3] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.410      ;
; -0.459 ; r_clock_count[6] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.409      ;
; -0.451 ; r_clock_count[1] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.401      ;
; -0.451 ; r_clock_count[5] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.400      ;
; -0.447 ; r_clock_count[0] ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.397      ;
; -0.446 ; r_clock_count[2] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; r_clock_count[2] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; r_clock_count[2] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; r_clock_count[2] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; r_clock_count[2] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.395      ;
; -0.442 ; r_clock_count[6] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; r_clock_count[6] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; r_clock_count[6] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; r_clock_count[6] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; r_clock_count[6] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.392      ;
; -0.435 ; r_clock_count[8] ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; r_clock_count[8] ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; r_clock_count[8] ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; r_clock_count[8] ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; r_clock_count[8] ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; r_clock_count[5] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.385      ;
; -0.434 ; r_clock_count[3] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.383      ;
; -0.433 ; r_clock_count[1] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.383      ;
; -0.430 ; r_clock_count[4] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.380      ;
; -0.429 ; r_clock_count[4] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; r_clock_count[4] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; r_clock_count[0] ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.379      ;
; -0.418 ; r_clock_count[3] ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; r_clock_count[5] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; r_clock_count[5] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; r_clock_count[5] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; r_clock_count[5] ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; r_clock_count[5] ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.368      ;
; -0.417 ; r_data_bits[0]   ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.368      ;
; -0.408 ; r_clock_count[2] ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.358      ;
; -0.407 ; r_clock_count[2] ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.357      ;
; -0.407 ; r_clock_count[2] ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.357      ;
; -0.403 ; r_clock_count[4] ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 1.352      ;
; -0.401 ; r_clock_count[3] ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.351      ;
; -0.401 ; r_clock_count[3] ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.351      ;
; -0.401 ; r_clock_count[3] ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.351      ;
+--------+------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.335      ;
; 0.217 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.338      ;
; 0.217 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.338      ;
; 0.268 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.393      ;
; 0.277 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.398      ;
; 0.313 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.437      ;
; 0.325 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.446      ;
; 0.325 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.446      ;
; 0.332 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.452      ;
; 0.334 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.455      ;
; 0.345 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.465      ;
; 0.352 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.472      ;
; 0.354 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.475      ;
; 0.367 ; r_state.TX_STOP_BIT  ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.487      ;
; 0.384 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.504      ;
; 0.385 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.505      ;
; 0.389 ; r_bit_index[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.509      ;
; 0.391 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.512      ;
; 0.417 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.538      ;
; 0.424 ; r_state.TX_STOP_BIT  ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.546      ;
; 0.435 ; r_state.TX_STOP_BIT  ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.556      ;
; 0.441 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.562      ;
; 0.452 ; r_bit_index[0]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.572      ;
; 0.458 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.578      ;
; 0.479 ; r_bit_index[2]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.599      ;
; 0.479 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.599      ;
; 0.485 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.606      ;
; 0.487 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.607      ;
; 0.488 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.608      ;
; 0.488 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.608      ;
; 0.492 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.612      ;
; 0.505 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.625      ;
; 0.511 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.630      ;
; 0.523 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.644      ;
; 0.530 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; r_clock_count[7]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.652      ;
; 0.535 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.656      ;
; 0.547 ; r_clock_count[8]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.668      ;
; 0.557 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.677      ;
; 0.557 ; r_bit_index[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.677      ;
; 0.561 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.681      ;
; 0.561 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.681      ;
; 0.577 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; r_state.CLEANUP      ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.699      ;
; 0.579 ; r_state.CLEANUP      ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.700      ;
; 0.579 ; r_state.CLEANUP      ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.700      ;
; 0.580 ; r_state.CLEANUP      ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.701      ;
; 0.582 ; r_state.TX_DATA_BITS ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.038      ; 0.704      ;
; 0.590 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.711      ;
; 0.590 ; r_clock_count[4]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.711      ;
; 0.593 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.712      ;
; 0.596 ; r_clock_count[1]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; r_clock_count[2]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.718      ;
; 0.600 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.720      ;
; 0.605 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.726      ;
; 0.610 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.731      ;
; 0.614 ; r_clock_count[5]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.735      ;
; 0.617 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.738      ;
; 0.630 ; r_state.TX_DATA_BITS ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.751      ;
; 0.630 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.750      ;
; 0.636 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.757      ;
; 0.636 ; r_data_bits[2]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.757      ;
; 0.636 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.757      ;
; 0.637 ; r_state.CLEANUP      ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.758      ;
; 0.638 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.759      ;
; 0.638 ; r_clock_count[5]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.759      ;
; 0.652 ; r_clock_count[3]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.773      ;
; 0.654 ; r_state.TX_START_BIT ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.773      ;
; 0.657 ; r_state.TX_STOP_BIT  ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.777      ;
; 0.659 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.780      ;
; 0.664 ; r_clock_count[2]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.785      ;
; 0.666 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.786      ;
; 0.667 ; r_state.IDLE         ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.787      ;
; 0.668 ; r_clock_count[3]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.789      ;
; 0.668 ; r_state.IDLE         ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; r_state.IDLE         ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.788      ;
; 0.669 ; r_state.IDLE         ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.789      ;
; 0.685 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.805      ;
; 0.694 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.815      ;
; 0.696 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.816      ;
; 0.705 ; r_clock_count[7]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.826      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.858  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK           ; -1.858  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37.688 ; 0.0   ; 0.0      ; 0.0     ; -31.512             ;
;  CLOCK           ; -37.688 ; 0.000 ; N/A      ; N/A     ; -31.512             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_TX_DONE     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; TX_BYTE[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_DATA_VALID           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 501      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 501      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLOCK  ; CLOCK ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; TX_DATA_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; O_TX_DONE   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_TX_SERIAL ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; TX_DATA_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; O_TX_DONE   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_TX_SERIAL ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Nov 20 23:43:37 2020
Info: Command: quartus_sta UART_Transmitter -c UART_Transmitter
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_Transmitter.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.858             -37.688 CLOCK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.572
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.572             -30.963 CLOCK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.599
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.599             -10.672 CLOCK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.512 CLOCK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4768 megabytes
    Info: Processing ended: Fri Nov 20 23:43:39 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


