Classic Timing Analyzer report for Test1
Mon Dec 01 22:01:51 2008
Quartus II Version 8.0 Build 215 05/29/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'DDS_OUT'
  6. Clock Setup: 'CBCLK'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                   ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From         ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 1.000 ns                                       ; CC           ; CCdata[9]   ; --         ; CBCLK    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.098 ns                                      ; SDIO~reg0    ; SDIO        ; CBCLK      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 8.104 ns                                       ; PTT          ; I_CLKTX     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 2.884 ns                                       ; CLRCLK       ; CC_state.01 ; --         ; CBCLK    ; 0            ;
; Clock Setup: 'CBCLK'         ; N/A   ; None          ; 91.95 MHz ( period = 10.875 ns )               ; bit_count[0] ; SDIO~reg0   ; CBCLK      ; CBCLK    ; 0            ;
; Clock Setup: 'DDS_OUT'       ; N/A   ; None          ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; RXOE2~reg0  ; DDS_OUT    ; DDS_OUT  ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;              ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; DDS_OUT         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CLRCLK          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CBCLK           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'DDS_OUT'                                                                                                                                                                           ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From         ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; RXOE2~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.381 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.184 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.098 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; RXOE2~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.032 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.997 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; RXOE1~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.778 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01     ; state.10     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.663 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; state.00     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.529 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; state.01     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.528 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00     ; RXOE1~reg0   ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.527 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; Q_CLKRX~reg0 ; Q_CLKRX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.522 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10     ; state.11     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.251 ns                ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CBCLK'                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 91.95 MHz ( period = 10.875 ns )                    ; bit_count[0]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 10.166 ns               ;
; N/A                                     ; 95.36 MHz ( period = 10.487 ns )                    ; DDS_data[28]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.778 ns                ;
; N/A                                     ; 96.82 MHz ( period = 10.328 ns )                    ; bit_count[2]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.619 ns                ;
; N/A                                     ; 96.82 MHz ( period = 10.328 ns )                    ; bit_count[1]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.619 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 100.34 MHz ( period = 9.966 ns )                    ; bit_count[0]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.257 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 101.87 MHz ( period = 9.816 ns )                    ; bit_count[3]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.15 MHz ( period = 9.790 ns )                    ; bit_count[4]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.081 ns                ;
; N/A                                     ; 102.46 MHz ( period = 9.760 ns )                    ; DDS_data[20]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.051 ns                ;
; N/A                                     ; 102.84 MHz ( period = 9.724 ns )                    ; DDS_data[18]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.015 ns                ;
; N/A                                     ; 104.07 MHz ( period = 9.609 ns )                    ; DDS_data[23]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.10 MHz ( period = 9.606 ns )                    ; bit_count[2]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.897 ns                ;
; N/A                                     ; 104.17 MHz ( period = 9.600 ns )                    ; bit_count[4]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.891 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 105.72 MHz ( period = 9.459 ns )                    ; bit_count[1]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 106.07 MHz ( period = 9.428 ns )                    ; bit_count[3]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.719 ns                ;
; N/A                                     ; 106.73 MHz ( period = 9.369 ns )                    ; AD9912.0100         ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.660 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.23 MHz ( period = 9.326 ns )                    ; bit_count[0]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; bit_count[5]        ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 107.94 MHz ( period = 9.264 ns )                    ; bit_count[0]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 107.94 MHz ( period = 9.264 ns )                    ; bit_count[0]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.27 MHz ( period = 9.236 ns )                    ; bit_count[0]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[31] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[32] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[27] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; AD9912.0110         ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; bit_count[0]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; bit_count[0]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 108.98 MHz ( period = 9.176 ns )                    ; bit_count[3]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 109.11 MHz ( period = 9.165 ns )                    ; bit_count[0]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 109.11 MHz ( period = 9.165 ns )                    ; bit_count[0]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.29 MHz ( period = 9.150 ns )                    ; bit_count[4]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 109.72 MHz ( period = 9.114 ns )                    ; bit_count[3]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.405 ns                ;
; N/A                                     ; 109.72 MHz ( period = 9.114 ns )                    ; bit_count[3]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.405 ns                ;
; N/A                                     ; 109.95 MHz ( period = 9.095 ns )                    ; bit_count[5]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.386 ns                ;
; N/A                                     ; 110.04 MHz ( period = 9.088 ns )                    ; bit_count[4]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.379 ns                ;
; N/A                                     ; 110.04 MHz ( period = 9.088 ns )                    ; bit_count[4]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.379 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; bit_count[3]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.377 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.38 MHz ( period = 9.060 ns )                    ; bit_count[4]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 110.53 MHz ( period = 9.047 ns )                    ; bit_count[3]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.338 ns                ;
; N/A                                     ; 110.53 MHz ( period = 9.047 ns )                    ; bit_count[3]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.338 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; bit_count[4]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.312 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; bit_count[4]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.312 ns                ;
; N/A                                     ; 110.93 MHz ( period = 9.015 ns )                    ; bit_count[3]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 110.93 MHz ( period = 9.015 ns )                    ; bit_count[3]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 111.25 MHz ( period = 8.989 ns )                    ; bit_count[4]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.280 ns                ;
; N/A                                     ; 111.25 MHz ( period = 8.989 ns )                    ; bit_count[4]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.280 ns                ;
; N/A                                     ; 111.26 MHz ( period = 8.988 ns )                    ; DDS_data[31]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.279 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.53 MHz ( period = 8.966 ns )                    ; bit_count[2]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.257 ns                ;
; N/A                                     ; 111.57 MHz ( period = 8.963 ns )                    ; DDS_data[35]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.254 ns                ;
; N/A                                     ; 112.31 MHz ( period = 8.904 ns )                    ; bit_count[2]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.195 ns                ;
; N/A                                     ; 112.31 MHz ( period = 8.904 ns )                    ; bit_count[2]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.195 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; bit_count[2]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.167 ns                ;
; N/A                                     ; 113.16 MHz ( period = 8.837 ns )                    ; bit_count[2]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.128 ns                ;
; N/A                                     ; 113.16 MHz ( period = 8.837 ns )                    ; bit_count[2]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.128 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.39 MHz ( period = 8.819 ns )                    ; bit_count[1]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.110 ns                ;
; N/A                                     ; 113.57 MHz ( period = 8.805 ns )                    ; bit_count[2]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.096 ns                ;
; N/A                                     ; 113.57 MHz ( period = 8.805 ns )                    ; bit_count[2]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.096 ns                ;
; N/A                                     ; 113.91 MHz ( period = 8.779 ns )                    ; DDS_data[27]        ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.070 ns                ;
; N/A                                     ; 114.19 MHz ( period = 8.757 ns )                    ; bit_count[1]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.048 ns                ;
; N/A                                     ; 114.19 MHz ( period = 8.757 ns )                    ; bit_count[1]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.048 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; bit_count[1]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 115.07 MHz ( period = 8.690 ns )                    ; bit_count[1]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.981 ns                ;
; N/A                                     ; 115.07 MHz ( period = 8.690 ns )                    ; bit_count[1]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.981 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.50 MHz ( period = 8.658 ns )                    ; bit_count[1]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.949 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.67 MHz ( period = 8.645 ns )                    ; bit_count[5]        ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.936 ns                ;
; N/A                                     ; 115.75 MHz ( period = 8.639 ns )                    ; bit_count[0]        ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 115.75 MHz ( period = 8.639 ns )                    ; bit_count[0]        ; prev_phase_word[19] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 115.75 MHz ( period = 8.639 ns )                    ; bit_count[0]        ; prev_phase_word[40] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 115.75 MHz ( period = 8.639 ns )                    ; bit_count[0]        ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.930 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; bit_count[0]        ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.907 ns                ;
; N/A                                     ; 116.51 MHz ( period = 8.583 ns )                    ; bit_count[5]        ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.874 ns                ;
; N/A                                     ; 116.51 MHz ( period = 8.583 ns )                    ; bit_count[5]        ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.874 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 116.89 MHz ( period = 8.555 ns )                    ; bit_count[5]        ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.846 ns                ;
; N/A                                     ; 117.43 MHz ( period = 8.516 ns )                    ; bit_count[5]        ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.807 ns                ;
; N/A                                     ; 117.43 MHz ( period = 8.516 ns )                    ; bit_count[5]        ; prev_phase_word[39] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.807 ns                ;
; N/A                                     ; 117.51 MHz ( period = 8.510 ns )                    ; prev_phase_word[22] ; AD9912.1000         ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.801 ns                ;
; N/A                                     ; 117.56 MHz ( period = 8.506 ns )                    ; AD9912.0110         ; prev_phase_word[21] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.797 ns                ;
; N/A                                     ; 117.56 MHz ( period = 8.506 ns )                    ; AD9912.0110         ; prev_phase_word[34] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.797 ns                ;
; N/A                                     ; 117.80 MHz ( period = 8.489 ns )                    ; bit_count[3]        ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.780 ns                ;
; N/A                                     ; 117.80 MHz ( period = 8.489 ns )                    ; bit_count[3]        ; prev_phase_word[19] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.780 ns                ;
; N/A                                     ; 117.80 MHz ( period = 8.489 ns )                    ; bit_count[3]        ; prev_phase_word[40] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.780 ns                ;
; N/A                                     ; 117.80 MHz ( period = 8.489 ns )                    ; bit_count[3]        ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.780 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[5]        ; prev_phase_word[38] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.87 MHz ( period = 8.484 ns )                    ; bit_count[5]        ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.775 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[43] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[44] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; AD9912.0110         ; prev_phase_word[35] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.769 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[41] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[24] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[20] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.12 MHz ( period = 8.466 ns )                    ; bit_count[3]        ; prev_phase_word[33] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.757 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; bit_count[4]        ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.754 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; bit_count[4]        ; prev_phase_word[19] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.754 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; bit_count[4]        ; prev_phase_word[40] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 7.754 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                     ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+--------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To          ; To Clock ;
+-------+--------------+------------+--------+-------------+----------+
; N/A   ; None         ; 1.000 ns   ; CC     ; CCdata[9]   ; CBCLK    ;
; N/A   ; None         ; 0.892 ns   ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A   ; None         ; 0.887 ns   ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A   ; None         ; 0.806 ns   ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A   ; None         ; 0.713 ns   ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A   ; None         ; 0.659 ns   ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A   ; None         ; 0.658 ns   ; CC     ; CCdata[22]  ; CBCLK    ;
; N/A   ; None         ; 0.656 ns   ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A   ; None         ; 0.555 ns   ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A   ; None         ; 0.537 ns   ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A   ; None         ; 0.531 ns   ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A   ; None         ; 0.526 ns   ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A   ; None         ; 0.524 ns   ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A   ; None         ; 0.516 ns   ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A   ; None         ; 0.489 ns   ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A   ; None         ; 0.468 ns   ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A   ; None         ; 0.464 ns   ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A   ; None         ; 0.318 ns   ; CC     ; CCdata[16]  ; CBCLK    ;
; N/A   ; None         ; 0.316 ns   ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A   ; None         ; 0.311 ns   ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A   ; None         ; 0.309 ns   ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A   ; None         ; 0.309 ns   ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A   ; None         ; 0.257 ns   ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A   ; None         ; 0.248 ns   ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A   ; None         ; 0.092 ns   ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A   ; None         ; 0.090 ns   ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A   ; None         ; 0.089 ns   ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A   ; None         ; 0.088 ns   ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A   ; None         ; 0.085 ns   ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A   ; None         ; 0.052 ns   ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A   ; None         ; -0.009 ns  ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A   ; None         ; -0.373 ns  ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A   ; None         ; -2.026 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
; N/A   ; None         ; -2.330 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
+-------+--------------+------------+--------+-------------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 12.098 ns  ; SDIO~reg0    ; SDIO    ; CBCLK      ;
; N/A   ; None         ; 11.712 ns  ; CSB~reg0     ; CSB     ; CBCLK      ;
; N/A   ; None         ; 11.186 ns  ; DLD~reg0     ; DLD     ; CBCLK      ;
; N/A   ; None         ; 11.175 ns  ; IO_UPD~reg0  ; IO_UPD  ; CBCLK      ;
; N/A   ; None         ; 11.110 ns  ; SCLK~reg0    ; SCLK    ; CBCLK      ;
; N/A   ; None         ; 11.024 ns  ; PTT_out      ; LED2    ; CLRCLK     ;
; N/A   ; None         ; 10.965 ns  ; PTT_out      ; Q_CLKTX ; CLRCLK     ;
; N/A   ; None         ; 10.965 ns  ; PTT_out      ; I_CLKTX ; CLRCLK     ;
; N/A   ; None         ; 10.908 ns  ; Q_CLKRX~reg0 ; Q_CLKTX ; DDS_OUT    ;
; N/A   ; None         ; 10.908 ns  ; Q_CLKRX~reg0 ; I_CLKTX ; DDS_OUT    ;
; N/A   ; None         ; 10.655 ns  ; PTT_out      ; TXOE1   ; CLRCLK     ;
; N/A   ; None         ; 10.653 ns  ; PTT_out      ; TXOE2   ; CLRCLK     ;
; N/A   ; None         ; 10.051 ns  ; DCLK~reg0    ; DCLK    ; CBCLK      ;
; N/A   ; None         ; 10.051 ns  ; DIN~reg0     ; DIN     ; CBCLK      ;
; N/A   ; None         ; 9.853 ns   ; Q_CLKRX~reg0 ; Q_CLKRX ; DDS_OUT    ;
; N/A   ; None         ; 9.853 ns   ; Q_CLKRX~reg0 ; I_CLKRX ; DDS_OUT    ;
; N/A   ; None         ; 9.845 ns   ; RXOE1~reg0   ; TXOE1   ; DDS_OUT    ;
; N/A   ; None         ; 9.800 ns   ; RXOE2~reg0   ; RXOE2   ; DDS_OUT    ;
; N/A   ; None         ; 9.689 ns   ; RXOE2~reg0   ; TXOE2   ; DDS_OUT    ;
; N/A   ; None         ; 9.413 ns   ; RXOE1~reg0   ; RXOE1   ; DDS_OUT    ;
+-------+--------------+------------+--------------+---------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To      ;
+-------+-------------------+-----------------+------+---------+
; N/A   ; None              ; 8.104 ns        ; PTT  ; Q_CLKTX ;
; N/A   ; None              ; 8.104 ns        ; PTT  ; I_CLKTX ;
; N/A   ; None              ; 6.904 ns        ; PTT  ; TXOE1   ;
; N/A   ; None              ; 6.902 ns        ; PTT  ; TXOE2   ;
+-------+-------------------+-----------------+------+---------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+--------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To          ; To Clock ;
+---------------+-------------+-----------+--------+-------------+----------+
; N/A           ; None        ; 2.884 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
; N/A           ; None        ; 2.580 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A           ; None        ; 0.927 ns  ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A           ; None        ; 0.563 ns  ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A           ; None        ; 0.502 ns  ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A           ; None        ; 0.469 ns  ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A           ; None        ; 0.466 ns  ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A           ; None        ; 0.465 ns  ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A           ; None        ; 0.464 ns  ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A           ; None        ; 0.462 ns  ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A           ; None        ; 0.306 ns  ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A           ; None        ; 0.297 ns  ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A           ; None        ; 0.245 ns  ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A           ; None        ; 0.245 ns  ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A           ; None        ; 0.243 ns  ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A           ; None        ; 0.238 ns  ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A           ; None        ; 0.236 ns  ; CC     ; CCdata[16]  ; CBCLK    ;
; N/A           ; None        ; 0.090 ns  ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A           ; None        ; 0.086 ns  ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A           ; None        ; 0.065 ns  ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A           ; None        ; 0.038 ns  ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A           ; None        ; 0.030 ns  ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A           ; None        ; 0.028 ns  ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A           ; None        ; 0.023 ns  ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A           ; None        ; 0.017 ns  ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A           ; None        ; -0.001 ns ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A           ; None        ; -0.102 ns ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A           ; None        ; -0.104 ns ; CC     ; CCdata[22]  ; CBCLK    ;
; N/A           ; None        ; -0.105 ns ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A           ; None        ; -0.159 ns ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A           ; None        ; -0.252 ns ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A           ; None        ; -0.333 ns ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A           ; None        ; -0.338 ns ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A           ; None        ; -0.446 ns ; CC     ; CCdata[9]   ; CBCLK    ;
+---------------+-------------+-----------+--------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 215 05/29/2008 SJ Web Edition
    Info: Processing started: Mon Dec 01 22:01:50 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Phoenix -c Test1
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "DDS_OUT" is an undefined clock
    Info: Assuming node "CLRCLK" is an undefined clock
    Info: Assuming node "CBCLK" is an undefined clock
Info: Clock "DDS_OUT" Internal fmax is restricted to 304.04 MHz between source register "state.10" and destination register "RXOE2~reg0"
    Info: fmax restricted to clock pin edge rate 3.289 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.381 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N4; Fanout = 3; REG Node = 'state.10'
            Info: 2: + IC(0.974 ns) + CELL(0.511 ns) = 1.485 ns; Loc. = LC_X4_Y4_N6; Fanout = 1; COMB Node = 'RXOE1~0'
            Info: 3: + IC(0.305 ns) + CELL(0.591 ns) = 2.381 ns; Loc. = LC_X4_Y4_N7; Fanout = 2; REG Node = 'RXOE2~reg0'
            Info: Total cell delay = 1.102 ns ( 46.28 % )
            Info: Total interconnect delay = 1.279 ns ( 53.72 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "DDS_OUT" to destination register is 4.728 ns
                Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 7; CLK Node = 'DDS_OUT'
                Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X4_Y4_N7; Fanout = 2; REG Node = 'RXOE2~reg0'
                Info: Total cell delay = 2.050 ns ( 43.36 % )
                Info: Total interconnect delay = 2.678 ns ( 56.64 % )
            Info: - Longest clock path from clock "DDS_OUT" to source register is 4.728 ns
                Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 7; CLK Node = 'DDS_OUT'
                Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X4_Y4_N4; Fanout = 3; REG Node = 'state.10'
                Info: Total cell delay = 2.050 ns ( 43.36 % )
                Info: Total interconnect delay = 2.678 ns ( 56.64 % )
        Info: + Micro clock to output delay of source is 0.376 ns
        Info: + Micro setup delay of destination is 0.333 ns
Info: No valid register-to-register data paths exist for clock "CLRCLK"
Info: Clock "CBCLK" has Internal fmax of 91.95 MHz between source register "bit_count[0]" and destination register "SDIO~reg0" (period= 10.875 ns)
    Info: + Longest register to register delay is 10.166 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y2_N1; Fanout = 13; REG Node = 'bit_count[0]'
        Info: 2: + IC(2.736 ns) + CELL(0.914 ns) = 3.650 ns; Loc. = LC_X5_Y4_N1; Fanout = 1; COMB Node = 'Mux2~275'
        Info: 3: + IC(0.719 ns) + CELL(0.200 ns) = 4.569 ns; Loc. = LC_X5_Y4_N0; Fanout = 1; COMB Node = 'Mux2~276'
        Info: 4: + IC(0.719 ns) + CELL(0.740 ns) = 6.028 ns; Loc. = LC_X5_Y4_N2; Fanout = 1; COMB Node = 'Mux2~277'
        Info: 5: + IC(2.048 ns) + CELL(0.511 ns) = 8.587 ns; Loc. = LC_X6_Y1_N7; Fanout = 1; COMB Node = 'Selector30~359'
        Info: 6: + IC(0.775 ns) + CELL(0.804 ns) = 10.166 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'SDIO~reg0'
        Info: Total cell delay = 3.169 ns ( 31.17 % )
        Info: Total interconnect delay = 6.997 ns ( 68.83 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CBCLK" to destination register is 6.545 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
            Info: 2: + IC(4.495 ns) + CELL(0.918 ns) = 6.545 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'SDIO~reg0'
            Info: Total cell delay = 2.050 ns ( 31.32 % )
            Info: Total interconnect delay = 4.495 ns ( 68.68 % )
        Info: - Longest clock path from clock "CBCLK" to source register is 6.545 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
            Info: 2: + IC(4.495 ns) + CELL(0.918 ns) = 6.545 ns; Loc. = LC_X7_Y2_N1; Fanout = 13; REG Node = 'bit_count[0]'
            Info: Total cell delay = 2.050 ns ( 31.32 % )
            Info: Total interconnect delay = 4.495 ns ( 68.68 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "CCdata[9]" (data pin = "CC", clock pin = "CBCLK") is 1.000 ns
    Info: + Longest pin to register delay is 7.212 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_38; Fanout = 31; PIN Node = 'CC'
        Info: 2: + IC(5.019 ns) + CELL(1.061 ns) = 7.212 ns; Loc. = LC_X6_Y4_N5; Fanout = 2; REG Node = 'CCdata[9]'
        Info: Total cell delay = 2.193 ns ( 30.41 % )
        Info: Total interconnect delay = 5.019 ns ( 69.59 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "CBCLK" to destination register is 6.545 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(4.495 ns) + CELL(0.918 ns) = 6.545 ns; Loc. = LC_X6_Y4_N5; Fanout = 2; REG Node = 'CCdata[9]'
        Info: Total cell delay = 2.050 ns ( 31.32 % )
        Info: Total interconnect delay = 4.495 ns ( 68.68 % )
Info: tco from clock "CBCLK" to destination pin "SDIO" through register "SDIO~reg0" is 12.098 ns
    Info: + Longest clock path from clock "CBCLK" to source register is 6.545 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(4.495 ns) + CELL(0.918 ns) = 6.545 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'SDIO~reg0'
        Info: Total cell delay = 2.050 ns ( 31.32 % )
        Info: Total interconnect delay = 4.495 ns ( 68.68 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.177 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y1_N8; Fanout = 2; REG Node = 'SDIO~reg0'
        Info: 2: + IC(2.855 ns) + CELL(2.322 ns) = 5.177 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'SDIO'
        Info: Total cell delay = 2.322 ns ( 44.85 % )
        Info: Total interconnect delay = 2.855 ns ( 55.15 % )
Info: Longest tpd from source pin "PTT" to destination pin "Q_CLKTX" is 8.104 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_52; Fanout = 3; PIN Node = 'PTT'
    Info: 2: + IC(2.644 ns) + CELL(0.200 ns) = 3.976 ns; Loc. = LC_X4_Y4_N0; Fanout = 2; COMB Node = 'I_CLKTX~30'
    Info: 3: + IC(1.806 ns) + CELL(2.322 ns) = 8.104 ns; Loc. = PIN_88; Fanout = 0; PIN Node = 'Q_CLKTX'
    Info: Total cell delay = 3.654 ns ( 45.09 % )
    Info: Total interconnect delay = 4.450 ns ( 54.91 % )
Info: th for register "CC_state.01" (data pin = "CLRCLK", clock pin = "CBCLK") is 2.884 ns
    Info: + Longest clock path from clock "CBCLK" to destination register is 6.545 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 134; CLK Node = 'CBCLK'
        Info: 2: + IC(4.495 ns) + CELL(0.918 ns) = 6.545 ns; Loc. = LC_X6_Y3_N0; Fanout = 2; REG Node = 'CC_state.01'
        Info: Total cell delay = 2.050 ns ( 31.32 % )
        Info: Total interconnect delay = 4.495 ns ( 68.68 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 3.882 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_68; Fanout = 34; CLK Node = 'CLRCLK'
        Info: 2: + IC(1.946 ns) + CELL(0.804 ns) = 3.882 ns; Loc. = LC_X6_Y3_N0; Fanout = 2; REG Node = 'CC_state.01'
        Info: Total cell delay = 1.936 ns ( 49.87 % )
        Info: Total interconnect delay = 1.946 ns ( 50.13 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 120 megabytes
    Info: Processing ended: Mon Dec 01 22:01:51 2008
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


