技術研發成果說明： 
 
圖 1 為我們所實現的乘法器，為了加速運算，我們採用高基底(28)的方式
實現乘法運算，並且利用移位模數化簡(shift modular reduction)以及選擇
適用模數降低高基底乘法器所帶來的問題，包括累加延遲以及複雜度上升。 
當部份積以及輸出累加項輸入後，首先經過 wallace tree 化簡(reduction)，
進位輸出的部份由於是 2的當指數高於模數位元長時，可經由移項進行模數運
算。圖 2為 4 位元模 13 乘法器示意圖，24 項可直接移項為 3 = (22 + 21)，
25 項可移項為 6 = (22 + 21)*2。移項模數化簡為降低使用高基底乘法器加
速運算時，累加輸出範圍增大的額外成本消耗。 
 
  
圖 1：高基底累加模乘法器 
 
模數選擇方面，模數接近並小於 2的指數(power of 2)時，利用移位模數
化簡相對有效率。 假設模數 m = 2n – k， 當 k 值越小時表示查表後輸出越
小。 
  
餘數系統的優點是當數被分解為數個以餘數表示的數時，各別位元長度縮短，
表示運算單元的延遲以及複雜度相對降低。除此之外便是有利於平行化運算，
當以 n個模數表示時，最多可平行 n組的運算。在我們的設計中，我們選用 5
組不同位元長度的模數，使用 5 組運算單元平行化點乘法的運算，此為提昇速
度並同時降低成本消耗的考量。 
使得延遲主要路徑較長，最高頻率 21.7MHz 低於同樣位元長度下的實現頻率，
但是由於使用高基底乘法器，速度方面仍得以相對加快。執行一次 ECC 乘法所
消耗時間，使用基底 28 模乘法器執行一次點乘法耗費約 1.62 毫秒。除了頻率
較慢以外，因為模數長度不同，44 位元長度模數運算相等於耗費 48 位元長度，
若能加以調整位元長度將可再提升運算速度。此外，我們的硬體設計並未加入
管線化(pipelined)之設計，如實現管線化之設計將可提昇最高時脈頻率。 
 
 Platform Max. 
Freq. 
(MHz) 
EC mult.
 (ms) 
Area 
(LUTs) 
This 
work 
Xilinx 
xcv 
1000E-8
21.7 1.62 22849 
 
電路消耗部份，我們所實現之 ECPM 在 Xilinx xcv 1000E-8 FPGA 元件合
成下必須耗費 22849 個 LUT，因為採用高基底模乘法器，考量電路消耗成本，
我們只使用 5 個乘法器同時運算，使用較少的運算單元使得整體面積消耗略為
下降。 
 
技術特點說明： 
 
 本計畫中，我們實現以 RNS 架構實現 ECPM 硬體。使用高基底模乘法器加
速運算效能，並且使用移項化簡的方式以及選擇適用的模數降低使用高基底乘
法器的額外電路以及時間消耗。實驗結果顯示無論速度以及電路消耗皆有改
善。 
  
可利用之產業及可開發之產品： 
 
 本計畫所研究之電路，可應用於無線網路安全裝置。對於無線網路應用越
來越廣泛的今日，包括手持通訊，3C 產品以及家電等消費性電子產品都有應
用的可能性。 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/08/10
國科會補助計畫
計畫名稱: 利用餘數系統實現橢圓曲線密碼器之硬體設計
計畫主持人: 王立洋
計畫編號: 99-2622-E-218-005-CC3 學門領域: 積體電路及系統設計 
研發成果名稱
(中文) 利用餘數系統實現橢圓曲線密碼器之硬體設計
(英文)
成果歸屬機構
南臺科技大學 發明人
(創作人)
王立洋,紀孫曜
技術說明
(中文) 隨著資訊蓬勃發展，資訊安全重要性越來越高。 而所謂的公開金鑰密碼演算法
因為沒有私密金鑰演算法會發生的金鑰傳遞保管的問題， 被廣泛使用於數位簽
章之中。 橢圓曲線加密演算法則是目前最受矚目的加密演算法之一， 其公認在
相同金錀長度之下安全性較RSA 等傳統方法強。 
本計畫之目的係開發一個高效率之橢圓曲線密碼器的硬體設計。 此一設計的關
鍵問題是: 產生公開金鑰的是加密過程中最主要的運算，如何設計一個高效能的
硬體架構來產生金鑰是最重要的關鍵。我們打算利用平行化處理架構來處理橢圓
曲線上的點乘的運算。 設計的結果我們將以FPGA來進行實際驗証。我們預計實
一個192位元有限域的橢圓曲線加密處理器。 
 
(英文) As the advance of information technologies, information security becomes more and 
more important. The public key cryptosystem, without the risk of key 
exchange/protection like that in a secrete key system, is widely adopted in digital 
authentication applications. Elliptic curve cryptosystem(ECC) is a relative new one, 
which not only needs less computation but also is more strong in resisting attack. 
 The purpose of this project is to develop a high efficient ECC. Because the most critical 
step is the key generation step, we plan to adopt parallel architecture to fulfill the 
hardware architecture of point multiplication operation. We will design a 192 bits ECC, 
and implement it on an FPGA chip. 
產業別 資訊服務業；研究發展服務業；其他專業、科學及技術服務業
技術/產品應用範圍 高效能公開金鑰密碼器/ 資訊安全
技術移轉可行性及
預期效益
可技轉硬體設計之IP
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
