TimeQuest Timing Analyzer report for Cronometro
Sat Apr 22 12:40:59 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Cronometro                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 450.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.221 ; -13.623            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                           ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.221 ; SegUni[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.153      ;
; -1.221 ; SegUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.153      ;
; -1.221 ; SegUni[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.153      ;
; -1.214 ; SegUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.214 ; SegUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.214 ; SegUni[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.146      ;
; -1.129 ; SegUni[3] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.061      ;
; -1.129 ; SegUni[3] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.061      ;
; -1.129 ; SegUni[3] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.061      ;
; -0.990 ; SegUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.922      ;
; -0.990 ; SegUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.922      ;
; -0.990 ; SegUni[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.922      ;
; -0.949 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.882      ;
; -0.942 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.875      ;
; -0.925 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.857      ;
; -0.925 ; SegDec[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.857      ;
; -0.925 ; SegDec[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.857      ;
; -0.914 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.906 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.838      ;
; -0.906 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.838      ;
; -0.906 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.838      ;
; -0.875 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.808      ;
; -0.855 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.788      ;
; -0.804 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.736      ;
; -0.804 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.736      ;
; -0.804 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.736      ;
; -0.802 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.735      ;
; -0.782 ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.715      ;
; -0.782 ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.715      ;
; -0.782 ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.715      ;
; -0.775 ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.708      ;
; -0.775 ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.708      ;
; -0.775 ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.708      ;
; -0.770 ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.703      ;
; -0.759 ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.692      ;
; -0.716 ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.649      ;
; -0.703 ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.636      ;
; -0.703 ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.636      ;
; -0.703 ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.636      ;
; -0.694 ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.627      ;
; -0.688 ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.621      ;
; -0.686 ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.619      ;
; -0.680 ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.613      ;
; -0.662 ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.653 ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.586      ;
; -0.643 ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.576      ;
; -0.632 ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.565      ;
; -0.600 ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.533      ;
; -0.600 ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.533      ;
; -0.588 ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.521      ;
; -0.582 ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.515      ;
; -0.578 ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.511      ;
; -0.573 ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.506      ;
; -0.572 ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.505      ;
; -0.566 ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.499      ;
; -0.564 ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.497      ;
; -0.564 ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.497      ;
; -0.564 ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.497      ;
; -0.564 ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.497      ;
; -0.530 ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.463      ;
; -0.522 ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.455      ;
; -0.496 ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.429      ;
; -0.484 ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.417      ;
; -0.457 ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.390      ;
; -0.453 ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.386      ;
; -0.448 ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.381      ;
; -0.259 ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.192      ;
; -0.256 ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.189      ;
; -0.256 ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.189      ;
; -0.211 ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.143      ;
; -0.210 ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.143      ;
; -0.205 ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.138      ;
; -0.203 ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.136      ;
; -0.183 ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.117      ;
; -0.181 ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.115      ;
; -0.181 ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.114      ;
; -0.175 ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.107      ;
; -0.168 ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.101      ;
; -0.145 ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.077      ;
; -0.100 ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 1.033      ;
; -0.070 ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.002      ;
; -0.067 ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.062     ; 1.000      ;
; -0.064 ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.062     ; 0.997      ;
; -0.052 ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.062     ; 0.985      ;
; -0.052 ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.062     ; 0.985      ;
; -0.051 ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.983      ;
; -0.048 ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 0.981      ;
; -0.042 ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.974      ;
; -0.042 ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.062     ; 0.975      ;
; 0.060  ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.062     ; 0.873      ;
; 0.062  ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 0.871      ;
; 0.072  ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.860      ;
; 0.076  ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.856      ;
; 0.077  ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.062     ; 0.856      ;
; 0.083  ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 0.850      ;
; 0.094  ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.838      ;
; 0.106  ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 0.827      ;
; 0.211  ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 0.722      ;
; 0.213  ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.062     ; 0.720      ;
; 0.224  ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.062     ; 0.709      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; MinUni[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MinUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MinUni[3] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SegDec[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SegDec[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SegUni[1] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SegUni[2] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SegUni[3] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; MinUni[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; SegDec[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; SegUni[0] ; SegUni[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.378 ; MinUni[3] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; MinUni[3] ; Mu[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.390 ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; SegDec[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.398 ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.617      ;
; 0.402 ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.621      ;
; 0.509 ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.728      ;
; 0.516 ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.529 ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.747      ;
; 0.533 ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.752      ;
; 0.540 ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.758      ;
; 0.540 ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.547 ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.552 ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.559 ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.563 ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.783      ;
; 0.573 ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.590 ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.592 ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.627 ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.845      ;
; 0.644 ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.862      ;
; 0.663 ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.881      ;
; 0.703 ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.922      ;
; 0.714 ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.933      ;
; 0.719 ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.938      ;
; 0.737 ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.955      ;
; 0.739 ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.957      ;
; 0.740 ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.959      ;
; 0.743 ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.962      ;
; 0.745 ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.965      ;
; 0.745 ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.964      ;
; 0.747 ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.967      ;
; 0.756 ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.975      ;
; 0.774 ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.992      ;
; 0.793 ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.012      ;
; 0.834 ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.053      ;
; 0.842 ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.061      ;
; 0.844 ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.847 ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.850 ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.937 ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.944 ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.163      ;
; 0.946 ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.165      ;
; 0.954 ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.956 ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.962 ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.181      ;
; 0.984 ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.203      ;
; 1.030 ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.249      ;
; 1.032 ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.251      ;
; 1.042 ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.261      ;
; 1.056 ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.275      ;
; 1.066 ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.285      ;
; 1.089 ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.308      ;
; 1.095 ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.314      ;
; 1.130 ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.349      ;
; 1.133 ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.352      ;
; 1.137 ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.356      ;
; 1.142 ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.361      ;
; 1.144 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.363      ;
; 1.178 ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.397      ;
; 1.184 ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.403      ;
; 1.207 ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.426      ;
; 1.213 ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.432      ;
; 1.217 ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.436      ;
; 1.236 ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.455      ;
; 1.242 ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.461      ;
; 1.254 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.473      ;
; 1.267 ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.486      ;
; 1.297 ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.516      ;
; 1.365 ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.584      ;
; 1.372 ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.591      ;
; 1.402 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.621      ;
; 1.479 ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.698      ;
; 1.485 ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.704      ;
; 1.486 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.704      ;
; 1.486 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.704      ;
; 1.486 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.704      ;
; 1.493 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.712      ;
; 1.499 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.718      ;
; 1.516 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.735      ;
; 1.608 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.826      ;
; 1.608 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.826      ;
; 1.608 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.826      ;
; 1.631 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.849      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Felicitacion~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[6]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]                   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]|clk             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]|clk               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[2]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegDec[0]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegDec[1]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegDec[2]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegUni[0]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegUni[1]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegUni[2]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; SegUni[3]                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; aux1[1]                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Switche   ; clk        ; 0.502 ; 0.621 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Switche   ; clk        ; -0.155 ; -0.247 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 5.577 ; 5.573 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 6.001 ; 6.049 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 5.727 ; 5.737 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 5.866 ; 5.879 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 6.001 ; 6.049 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 5.588 ; 5.595 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 6.024 ; 6.033 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 5.542 ; 5.561 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 5.759 ; 5.773 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 6.024 ; 6.033 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 6.341 ; 6.422 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 5.742 ; 5.730 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 5.936 ; 5.962 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 6.341 ; 6.422 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 5.773 ; 5.784 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 5.458 ; 5.452 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 5.468 ; 5.473 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 5.602 ; 5.610 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 5.735 ; 5.746 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 5.872 ; 5.918 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 5.468 ; 5.473 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 5.424 ; 5.440 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 5.424 ; 5.440 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 5.633 ; 5.644 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 5.887 ; 5.894 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 5.616 ; 5.603 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 5.616 ; 5.603 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 5.809 ; 5.833 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 6.191 ; 6.267 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 5.646 ; 5.655 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 497.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.012 ; -10.213           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.012 ; SegUni[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.952      ;
; -1.012 ; SegUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.952      ;
; -1.012 ; SegUni[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.952      ;
; -1.007 ; SegUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.947      ;
; -1.007 ; SegUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.947      ;
; -1.007 ; SegUni[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.947      ;
; -0.921 ; SegUni[3] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; SegUni[3] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; SegUni[3] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.792 ; SegUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SegUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SegUni[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.771 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.711      ;
; -0.766 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.706      ;
; -0.729 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.669      ;
; -0.729 ; SegDec[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.669      ;
; -0.729 ; SegDec[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.669      ;
; -0.720 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.660      ;
; -0.713 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.653      ;
; -0.713 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.653      ;
; -0.713 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.653      ;
; -0.676 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.616      ;
; -0.661 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.601      ;
; -0.628 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.568      ;
; -0.628 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.568      ;
; -0.628 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.568      ;
; -0.605 ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.545      ;
; -0.605 ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.545      ;
; -0.605 ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.545      ;
; -0.601 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.541      ;
; -0.600 ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.540      ;
; -0.600 ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.540      ;
; -0.600 ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.540      ;
; -0.589 ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.529      ;
; -0.576 ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.516      ;
; -0.542 ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.482      ;
; -0.542 ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.482      ;
; -0.542 ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.482      ;
; -0.532 ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.472      ;
; -0.501 ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.441      ;
; -0.498 ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.491 ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.431      ;
; -0.488 ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.428      ;
; -0.483 ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.423      ;
; -0.476 ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.416      ;
; -0.453 ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.393      ;
; -0.422 ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.362      ;
; -0.418 ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.358      ;
; -0.413 ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.353      ;
; -0.413 ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.353      ;
; -0.413 ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.353      ;
; -0.411 ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.351      ;
; -0.401 ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.341      ;
; -0.397 ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.337      ;
; -0.393 ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.333      ;
; -0.391 ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.331      ;
; -0.385 ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.325      ;
; -0.383 ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.323      ;
; -0.368 ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.308      ;
; -0.367 ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.307      ;
; -0.332 ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.272      ;
; -0.322 ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.262      ;
; -0.297 ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.237      ;
; -0.293 ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.233      ;
; -0.291 ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.231      ;
; -0.116 ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.056      ;
; -0.113 ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.053      ;
; -0.113 ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.053      ;
; -0.076 ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.016      ;
; -0.074 ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.014      ;
; -0.069 ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.009      ;
; -0.065 ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.005      ;
; -0.054 ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.994      ;
; -0.051 ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.991      ;
; -0.048 ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.988      ;
; -0.041 ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.981      ;
; -0.040 ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.980      ;
; -0.012 ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.952      ;
; 0.024  ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.916      ;
; 0.045  ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.895      ;
; 0.054  ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.886      ;
; 0.056  ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.884      ;
; 0.057  ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.883      ;
; 0.062  ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.878      ;
; 0.063  ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.877      ;
; 0.066  ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.874      ;
; 0.067  ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.873      ;
; 0.071  ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.869      ;
; 0.160  ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.780      ;
; 0.164  ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.776      ;
; 0.177  ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.763      ;
; 0.178  ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.762      ;
; 0.183  ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.757      ;
; 0.186  ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.754      ;
; 0.196  ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.744      ;
; 0.200  ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.740      ;
; 0.291  ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 0.649      ;
; 0.301  ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.639      ;
; 0.303  ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.055     ; 0.637      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; MinUni[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MinUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MinUni[3] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SegDec[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SegDec[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SegUni[1] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SegUni[2] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SegUni[3] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; MinUni[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; SegDec[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; SegUni[0] ; SegUni[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; MinUni[3] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.345 ; MinUni[3] ; Mu[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; SegDec[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.355 ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.364 ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.463 ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.662      ;
; 0.467 ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.485 ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.491 ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.690      ;
; 0.493 ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.500 ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.509 ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.515 ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.528 ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.530 ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.571 ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.770      ;
; 0.590 ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.789      ;
; 0.607 ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.806      ;
; 0.643 ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.842      ;
; 0.655 ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.854      ;
; 0.656 ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.855      ;
; 0.669 ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.868      ;
; 0.671 ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.870      ;
; 0.676 ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.875      ;
; 0.677 ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.876      ;
; 0.680 ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.879      ;
; 0.684 ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.883      ;
; 0.687 ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.886      ;
; 0.690 ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.889      ;
; 0.704 ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.903      ;
; 0.719 ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.918      ;
; 0.748 ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.754 ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.760 ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.838 ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.839 ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.038      ;
; 0.844 ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.849 ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.884 ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.083      ;
; 0.925 ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.124      ;
; 0.932 ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.932 ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.934 ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.133      ;
; 0.940 ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.977 ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.176      ;
; 1.000 ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.199      ;
; 1.021 ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.220      ;
; 1.028 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.227      ;
; 1.033 ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.232      ;
; 1.035 ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.234      ;
; 1.037 ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.236      ;
; 1.058 ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.257      ;
; 1.063 ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.262      ;
; 1.087 ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.286      ;
; 1.092 ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.291      ;
; 1.109 ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.308      ;
; 1.116 ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.315      ;
; 1.117 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.316      ;
; 1.127 ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.326      ;
; 1.147 ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.346      ;
; 1.190 ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.389      ;
; 1.237 ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.436      ;
; 1.240 ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.439      ;
; 1.283 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.482      ;
; 1.333 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.532      ;
; 1.338 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.537      ;
; 1.341 ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.540      ;
; 1.346 ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.545      ;
; 1.348 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.547      ;
; 1.348 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.547      ;
; 1.348 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.547      ;
; 1.382 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.581      ;
; 1.464 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.663      ;
; 1.482 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.681      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Felicitacion~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[6]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]                   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0|clk     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]|clk               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Felicitacion~reg0         ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[0]                 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[1]                 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[2]                 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[3]                 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[0]~reg0                ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[1]~reg0                ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[2]~reg0                ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[3]~reg0                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Switche   ; clk        ; 0.459 ; 0.642 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Switche   ; clk        ; -0.147 ; -0.302 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 5.295 ; 5.264 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 5.719 ; 5.709 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 5.437 ; 5.392 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 5.570 ; 5.537 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 5.719 ; 5.709 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 5.313 ; 5.291 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 5.719 ; 5.658 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 5.272 ; 5.244 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 5.468 ; 5.429 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 5.719 ; 5.658 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 5.995 ; 5.982 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 5.458 ; 5.424 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 5.647 ; 5.630 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 5.995 ; 5.982 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 5.480 ; 5.434 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 5.189 ; 5.158 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 5.207 ; 5.183 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 5.325 ; 5.280 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 5.452 ; 5.419 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 5.603 ; 5.593 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 5.207 ; 5.183 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 5.166 ; 5.137 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 5.166 ; 5.137 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 5.356 ; 5.315 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 5.596 ; 5.535 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 5.345 ; 5.310 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 5.345 ; 5.310 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 5.533 ; 5.516 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 5.860 ; 5.845 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 5.367 ; 5.320 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.215 ; -0.836            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.624                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.215 ; SegUni[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.166      ;
; -0.215 ; SegUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.166      ;
; -0.215 ; SegUni[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.166      ;
; -0.209 ; SegUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.209 ; SegUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.209 ; SegUni[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.185 ; SegUni[3] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; SegUni[3] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; SegUni[3] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.136      ;
; -0.111 ; SegUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.062      ;
; -0.111 ; SegUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.062      ;
; -0.111 ; SegUni[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.062      ;
; -0.081 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.032      ;
; -0.073 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; SegDec[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; SegDec[1] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.069 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.020      ;
; -0.069 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.020      ;
; -0.069 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.020      ;
; -0.062 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.013      ;
; -0.056 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.007      ;
; -0.041 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.992      ;
; -0.036 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.987      ;
; -0.012 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.963      ;
; -0.007 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.958      ;
; 0.004  ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.947      ;
; 0.009  ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.015  ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.015  ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.015  ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.032  ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.919      ;
; 0.033  ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.918      ;
; 0.049  ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.902      ;
; 0.053  ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.898      ;
; 0.056  ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.068  ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.883      ;
; 0.069  ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.882      ;
; 0.075  ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.080  ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.871      ;
; 0.082  ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.869      ;
; 0.100  ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.851      ;
; 0.102  ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.107  ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.844      ;
; 0.110  ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.841      ;
; 0.114  ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.837      ;
; 0.117  ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.834      ;
; 0.121  ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.830      ;
; 0.127  ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.132  ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.819      ;
; 0.137  ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.143  ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.808      ;
; 0.167  ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.784      ;
; 0.175  ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.776      ;
; 0.200  ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.200  ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.205  ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.746      ;
; 0.288  ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.663      ;
; 0.290  ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.661      ;
; 0.291  ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.660      ;
; 0.316  ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.635      ;
; 0.318  ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.633      ;
; 0.319  ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.632      ;
; 0.320  ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.631      ;
; 0.329  ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.622      ;
; 0.331  ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.620      ;
; 0.334  ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.617      ;
; 0.335  ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.616      ;
; 0.344  ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.607      ;
; 0.348  ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.603      ;
; 0.383  ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.568      ;
; 0.399  ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.552      ;
; 0.403  ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.548      ;
; 0.405  ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.546      ;
; 0.407  ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.544      ;
; 0.411  ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.540      ;
; 0.412  ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.539      ;
; 0.412  ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.539      ;
; 0.413  ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.538      ;
; 0.414  ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.537      ;
; 0.474  ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.477      ;
; 0.475  ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.476      ;
; 0.476  ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.475      ;
; 0.479  ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.472      ;
; 0.479  ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.472      ;
; 0.486  ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.465      ;
; 0.489  ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.462      ;
; 0.499  ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.452      ;
; 0.559  ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.392      ;
; 0.560  ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.391      ;
; 0.568  ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.383      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; MinUni[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MinUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MinUni[3] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SegDec[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SegDec[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SegUni[1] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SegUni[2] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SegUni[3] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; MinUni[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SegDec[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SegUni[0] ; SegUni[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; MinUni[3] ; Mu[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.201 ; MinUni[3] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; aux1[6]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; SegDec[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.209 ; MinUni[1] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; MinUni[1] ; Mu[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.267 ; SegDec[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.272 ; SegUni[2] ; Su[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; SegDec[0] ; Sd[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; MinUni[2] ; Mu[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.277 ; MinUni[0] ; Mu[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; SegUni[0] ; Su[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; SegUni[3] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.289 ; aux1[6]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.299 ; aux1[5]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; aux1[2]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; aux1[3]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; aux1[1]   ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.307 ; aux1[4]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.316 ; MinUni[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; MinUni[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.329 ; SegDec[2] ; Sd[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.337 ; SegDec[1] ; Sd[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.344 ; SegUni[3] ; Su[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.370 ; SegDec[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.376 ; SegDec[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.379 ; SegUni[1] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.385 ; MinUni[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; MinUni[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.390 ; MinUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; MinUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; SegUni[0] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.396 ; SegUni[0] ; SegUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.398 ; SegUni[0] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.518      ;
; 0.401 ; SegUni[0] ; aux1[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.521      ;
; 0.403 ; SegUni[1] ; Su[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.523      ;
; 0.408 ; SegUni[1] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.528      ;
; 0.448 ; aux1[2]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; aux1[1]   ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; aux1[4]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; aux1[5]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; aux1[1]   ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; aux1[3]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; aux1[3]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.504 ; SegUni[0] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.511 ; aux1[2]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; aux1[2]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.519 ; aux1[4]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; aux1[1]   ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; aux1[1]   ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; aux1[3]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.530 ; SegUni[0] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.553 ; SegUni[0] ; aux1[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.556 ; SegUni[0] ; aux1[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.564 ; SegUni[3] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.572 ; SegDec[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.577 ; aux1[2]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.586 ; aux1[1]   ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.590 ; SegUni[3] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.595 ; SegUni[2] ; SegUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.595 ; aux1[2]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.597 ; SegUni[2] ; SegUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.619 ; SegUni[0] ; aux1[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.739      ;
; 0.622 ; SegUni[0] ; aux1[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.742      ;
; 0.637 ; SegDec[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.650 ; SegUni[1] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.655 ; SegUni[2] ; SegDec[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.775      ;
; 0.655 ; aux1[5]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.775      ;
; 0.667 ; SegUni[1] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.787      ;
; 0.672 ; SegUni[2] ; SegDec[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672 ; SegDec[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.675 ; SegUni[0] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.795      ;
; 0.682 ; SegUni[0] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.802      ;
; 0.685 ; SegUni[0] ; aux1[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.805      ;
; 0.724 ; aux1[3]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.844      ;
; 0.735 ; SegUni[3] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.855      ;
; 0.742 ; SegUni[3] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.862      ;
; 0.795 ; SegDec[2] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.915      ;
; 0.795 ; SegDec[2] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.915      ;
; 0.795 ; SegDec[2] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.915      ;
; 0.799 ; aux1[4]   ; Felicitacion~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.919      ;
; 0.809 ; SegUni[1] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.929      ;
; 0.814 ; SegUni[2] ; SegDec[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.934      ;
; 0.830 ; SegUni[1] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.950      ;
; 0.835 ; SegUni[2] ; MinUni[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.955      ;
; 0.860 ; SegDec[0] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.980      ;
; 0.860 ; SegDec[0] ; MinUni[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.980      ;
; 0.860 ; SegDec[0] ; MinUni[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.980      ;
; 0.880 ; SegDec[1] ; MinUni[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 1.000      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Felicitacion~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MinUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Mu[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Sd[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegDec[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; SegUni[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Su[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; aux1[6]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Felicitacion~reg0|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[2]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[0]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[1]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegDec[2]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[0]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[1]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[2]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; SegUni[3]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[0]~reg0|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[1]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[2]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[3]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[4]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[5]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; aux1[6]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[0]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[1]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MinUni[3]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[0]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[1]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[2]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Mu[3]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[0]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[1]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Sd[2]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[1]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[2]~reg0|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Su[3]~reg0|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[0]                 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[1]                 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MinUni[3]                 ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[0]~reg0                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[1]~reg0                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[2]~reg0                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Mu[3]~reg0                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Switche   ; clk        ; 0.307 ; 0.590 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Switche   ; clk        ; -0.102 ; -0.382 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 3.313 ; 3.381 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 3.631 ; 3.710 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 3.411 ; 3.477 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 3.480 ; 3.556 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 3.631 ; 3.710 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 3.331 ; 3.396 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 3.579 ; 3.662 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 3.302 ; 3.351 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 3.436 ; 3.505 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 3.579 ; 3.662 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 3.794 ; 3.904 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 3.406 ; 3.487 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 3.582 ; 3.637 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 3.794 ; 3.904 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 3.440 ; 3.509 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 3.245 ; 3.309 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 3.261 ; 3.323 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 3.338 ; 3.401 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 3.404 ; 3.476 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 3.556 ; 3.632 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 3.261 ; 3.323 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 3.233 ; 3.280 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 3.233 ; 3.280 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 3.362 ; 3.428 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 3.500 ; 3.579 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 3.333 ; 3.410 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 3.333 ; 3.410 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 3.509 ; 3.561 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 3.705 ; 3.810 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 3.366 ; 3.432 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.221  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.221  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -13.623 ; 0.0   ; 0.0      ; 0.0     ; -33.624             ;
;  clk             ; -13.623 ; 0.000 ; N/A      ; N/A     ; -33.624             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Switche   ; clk        ; 0.502 ; 0.642 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Switche   ; clk        ; -0.102 ; -0.247 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 5.577 ; 5.573 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 6.001 ; 6.049 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 5.727 ; 5.737 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 5.866 ; 5.879 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 6.001 ; 6.049 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 5.588 ; 5.595 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 6.024 ; 6.033 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 5.542 ; 5.561 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 5.759 ; 5.773 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 6.024 ; 6.033 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 6.341 ; 6.422 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 5.742 ; 5.730 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 5.936 ; 5.962 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 6.341 ; 6.422 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 5.773 ; 5.784 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Felicitacion ; clk        ; 3.245 ; 3.309 ; Rise       ; clk             ;
; Mu[*]        ; clk        ; 3.261 ; 3.323 ; Rise       ; clk             ;
;  Mu[0]       ; clk        ; 3.338 ; 3.401 ; Rise       ; clk             ;
;  Mu[1]       ; clk        ; 3.404 ; 3.476 ; Rise       ; clk             ;
;  Mu[2]       ; clk        ; 3.556 ; 3.632 ; Rise       ; clk             ;
;  Mu[3]       ; clk        ; 3.261 ; 3.323 ; Rise       ; clk             ;
; Sd[*]        ; clk        ; 3.233 ; 3.280 ; Rise       ; clk             ;
;  Sd[0]       ; clk        ; 3.233 ; 3.280 ; Rise       ; clk             ;
;  Sd[1]       ; clk        ; 3.362 ; 3.428 ; Rise       ; clk             ;
;  Sd[2]       ; clk        ; 3.500 ; 3.579 ; Rise       ; clk             ;
; Su[*]        ; clk        ; 3.333 ; 3.410 ; Rise       ; clk             ;
;  Su[0]       ; clk        ; 3.333 ; 3.410 ; Rise       ; clk             ;
;  Su[1]       ; clk        ; 3.509 ; 3.561 ; Rise       ; clk             ;
;  Su[2]       ; clk        ; 3.705 ; 3.810 ; Rise       ; clk             ;
;  Su[3]       ; clk        ; 3.366 ; 3.432 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Su[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Su[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Su[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Su[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sd[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sd[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sd[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mu[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mu[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mu[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Mu[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Felicitacion  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switche                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Su[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Su[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Su[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Su[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sd[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sd[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Sd[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mu[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mu[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Mu[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Mu[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Felicitacion  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Su[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Su[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Su[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Su[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sd[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sd[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Sd[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mu[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mu[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Mu[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Mu[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Felicitacion  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 122      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 122      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 22 12:40:58 2023
Info: Command: quartus_sta Cronometro -c Cronometro
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cronometro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.221             -13.623 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.012             -10.213 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.215              -0.836 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.624 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4697 megabytes
    Info: Processing ended: Sat Apr 22 12:40:59 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


