上。 
Power MOSFETs 發展至今，已提出數
種晶胞光罩設計，如圖 1 所示【1,2】。圖
1(a)為線型晶胞，(b)~(h)為封閉式晶胞，(i)
為原子晶胞【3,4】，目前除了(a)之外，其
餘光罩圖案均存在著專利問題。一般而
言，設計工程師多半使用方形晶胞或是線
型晶胞設計，而由於閘極形狀的差異，利
用此二種晶胞所設計之元件特性差異非常
大。使用線型晶胞設計之元件具有較方形
晶胞低的閘極電荷及較高的導通電阻值，
這是由於單位晶片面積中晶胞密度的差異
所導致。 
在過去，關於 Power MOSFETs 之研究
多半都集中在電性的改善或是最佳化設計
或是元件製程的改善，鮮少有研究文獻針
對元件的閘極光罩進行設計。在本研究
中，我們提出、製作並分析新式晶胞“羽翼
狀晶胞”，並以此設計與傳統的晶胞電性相
比較。此外，此新式設計可以避免“封閉晶
胞”的專利問題。 
二、 元件設計 
在本研究中，我們提出一種新式晶胞
設計來製作 Power MOSFETs 並且與傳統
的 閘 極 光 罩 作 比 較 。 目 前 的 Power 
MOSFETs 多為使用線型晶胞或是方形晶
胞做為閘極光罩【5,6】，本研究所提出之
羽翼狀晶胞結合了方形晶胞與線型晶胞，
圖 2 為線形晶胞、方形晶胞及羽翼狀晶胞
之立體示意圖。羽翼狀晶胞之設計方式相
當簡單，並且其製程步驟與傳統元件製程
步驟相同。 
 
圖 3 所示為Power MOSFETs導通時之
寄生電阻分佈圖。從圖中，我們可以將導
通電阻值(on resistance, Ron)表示為式(1) 
【1】： 
Ron = RCONT + RCH + RA + RJFET + REPI + 
RSUB(1) 
其中，RCONT為半導體與金屬之接觸電阻；
RCH為通道電阻；RA為累積層電阻；RJFET為
寄生接面電晶體電阻；REPI為磊晶層電阻；
RSUB為基座電阻。對低壓元件而言，Ron
主要是由RCH、RJFET、REPI及RSUB所構成，
因此低壓元件之Ron 可以式(2)表示之： 
Ron = RCH + RJFET + REPI + RSUB        (2) 
對高壓元件而言，REPI佔據Ron極大的
部分，但是對低壓元件，則是以RJFET、RCH
及REPI為主，其中RCH所佔有的比重最大，
並隨著元件耐壓的下降而提高，甚至超過
總電阻值的 50%。因此，如要有效降低低
壓元件的Ron，則必須從RCH的值著手，由
於Power MOSFET是由許多晶胞並聯而
成，因此其Ron亦可視為許多寄生電阻並聯
而成，如圖 4 所示，所以可藉由增加通道
的數量來降低Ron。 
 
此外，對於Power MOSFETs操作而
言，閘極電荷的多寡會影響到電路操作時
的切換損失大小。以元件特性而言，Qg值
要設計的越小越好。圖 5及圖 6分別為Qg之
量測電路及動作示意圖，影響Qg的直接因
素為元件閘極面積，減少閘極面積可以有
效降低Qg值。如圖 5 所示，量測時在閘極
通入一電流，因此閘極開始吸引電荷而將
空乏區排開使元件導通，此時元件內部閘
極電荷之變化如圖 6 所示，圖中主要可分
為兩部分，由“I”及“II”部分所組成的閘源
極電荷 (Qgs)及 “III”部分的閘汲極電荷
(Qgd)，特別是“III”部分，其對元件切換動
作影響最大，此部分是元件針對閘汲極氧
化層電容及空乏區電容進行充電，由於空
設計“羽翼狀晶胞”，此晶胞設計不但可以
避開封閉型晶胞的專利問題，並且在與方
形晶胞作實際電性比較後，羽翼狀晶胞的
Qg值及Ron值分別較方形晶胞減少 11.5%及
10.1%，而FOM值更可達到 20.4%，因此，
我們可以確定此羽翼狀晶胞所設計出之元
件特性較方形晶胞優秀。 
五、參考文獻 
[1] B.J. Baliga“Power Semiconductor Device＂ , 
PWS, 1996 
[2]Duncan A. Grant, John Gowar “Power MOSFETS 
Theory and Applications”, John Wiley & Sons, 
New York, 1989. 
[3]V. Parthasarathy, K.C. So, Z. Shen, T.P. Chow, 
“500V, N-Channel Atomic Lattice Layout (ALL) 
IGBT’s with Superior Latching Immunity”, IEEE 
Electron Device Lett., VOL.2, pp.104-107, 2004. 
[4]A. Lidow, T. Herman and V. Rumennik, “Plural 
Polygon Source Patterm for MOSFET”, U.S. patent, 
NO.5 008 725, 1991. 
[5]Raymond J. E. Hueting, Erwin A. Hijzen, Anco 
Heringa, Adriaan W. Ludikhuize, Micha A.A. in’t 
Zandt, “Gate-Drain Charge Analysis for Switching 
in Power Trench MOSFETs” IEEE Transactions on 
Electron Devices, VOL.51, 2004. 
[6]Cyril Buttay, Tarek Ben Salah Dominique 
Bergogne, Bruno Allard, Herve Morel Jean Pierre 
Chante, “Avalanche Behavior of Low-Voltage 
Power MOSFETs”, IEEE POWER ELECTRONICS 
LETTERE, VOL.2, NO.3, 2004. 
[7]Syotaro Ono, Yoshihiro Yamaguchi, Yusuke 
Kawaguchi, Akio Nakagawa, “30V Sub-micron 
Shallow Junction Planar-MOSFET for DC-DC 
Converters”, International Symposium on Power 
Semiconductor Device & ICs, 2004. 
[8]B. J. Baliga “The Future of Power Semiconductor 
Device Technology”, Proceedings of the IEEE, 
VOL.89, NO.6, 2001 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  
 
 
 
圖7 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
(a) Linear cell:   
 
 
 
 
 
 
 
 
 
gate area  
= a×(a＋b) = a2＋ab 
channel 
= (a＋b)×2 = 2(a＋b)
(b) Square cell:  
gate area  
= a×(a＋b)＋a×b=a2＋2ab
channel  
= b×4 = 4b 
 
 (c) Wing cell:  
gate area  
= a×(a＋b)＋(b/3)×(a/2)×4 
= a2＋(5/3)ab 
channel 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖9、Qg值作曲線圖 
 
表1、Qgs、Qgd及Qg之值 
 
 Qgs(pC) Qgd(pC) Qg(pC) FOM(mΩ×pC)
Closed cell 1.42 3.88 9.4 233.12 
Wing cell 1.44 3.00 8.32 185.536 
percentage +1.4% -22.7% -11.5% -20.4% 
= [a＋b＋(b/3)×2]×2  
= 2a＋(10/3)b 
(a)方形晶胞 
(b)羽翼狀晶胞 
圖 8、實作俯視圖(a)方形晶胞；(b)羽
翼狀晶胞。 
