Fitter report for musa
Thu Oct 16 16:39:48 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 16 16:39:48 2014      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; musa                                       ;
; Top-level Entity Name              ; ula                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25F324I7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,530 / 24,624 ( 6 % )                     ;
;     Total combinational functions  ; 1,530 / 24,624 ( 6 % )                     ;
;     Dedicated logic registers      ; 0 / 24,624 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 102 / 216 ( 47 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25F324I7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; result[0]  ; Incomplete set of assignments ;
; result[1]  ; Incomplete set of assignments ;
; result[2]  ; Incomplete set of assignments ;
; result[3]  ; Incomplete set of assignments ;
; result[4]  ; Incomplete set of assignments ;
; result[5]  ; Incomplete set of assignments ;
; result[6]  ; Incomplete set of assignments ;
; result[7]  ; Incomplete set of assignments ;
; result[8]  ; Incomplete set of assignments ;
; result[9]  ; Incomplete set of assignments ;
; result[10] ; Incomplete set of assignments ;
; result[11] ; Incomplete set of assignments ;
; result[12] ; Incomplete set of assignments ;
; result[13] ; Incomplete set of assignments ;
; result[14] ; Incomplete set of assignments ;
; result[15] ; Incomplete set of assignments ;
; result[16] ; Incomplete set of assignments ;
; result[17] ; Incomplete set of assignments ;
; result[18] ; Incomplete set of assignments ;
; result[19] ; Incomplete set of assignments ;
; result[20] ; Incomplete set of assignments ;
; result[21] ; Incomplete set of assignments ;
; result[22] ; Incomplete set of assignments ;
; result[23] ; Incomplete set of assignments ;
; result[24] ; Incomplete set of assignments ;
; result[25] ; Incomplete set of assignments ;
; result[26] ; Incomplete set of assignments ;
; result[27] ; Incomplete set of assignments ;
; result[28] ; Incomplete set of assignments ;
; result[29] ; Incomplete set of assignments ;
; result[30] ; Incomplete set of assignments ;
; result[31] ; Incomplete set of assignments ;
; overF      ; Incomplete set of assignments ;
; zero       ; Incomplete set of assignments ;
; fx[3]      ; Incomplete set of assignments ;
; fx[1]      ; Incomplete set of assignments ;
; fx[2]      ; Incomplete set of assignments ;
; inB[23]    ; Incomplete set of assignments ;
; inA[23]    ; Incomplete set of assignments ;
; fx[0]      ; Incomplete set of assignments ;
; inB[31]    ; Incomplete set of assignments ;
; inB[2]     ; Incomplete set of assignments ;
; inB[1]     ; Incomplete set of assignments ;
; inB[0]     ; Incomplete set of assignments ;
; inB[4]     ; Incomplete set of assignments ;
; inB[3]     ; Incomplete set of assignments ;
; inB[6]     ; Incomplete set of assignments ;
; inB[5]     ; Incomplete set of assignments ;
; inB[8]     ; Incomplete set of assignments ;
; inB[7]     ; Incomplete set of assignments ;
; inB[10]    ; Incomplete set of assignments ;
; inB[9]     ; Incomplete set of assignments ;
; inB[12]    ; Incomplete set of assignments ;
; inB[11]    ; Incomplete set of assignments ;
; inB[14]    ; Incomplete set of assignments ;
; inB[13]    ; Incomplete set of assignments ;
; inB[16]    ; Incomplete set of assignments ;
; inB[15]    ; Incomplete set of assignments ;
; inB[18]    ; Incomplete set of assignments ;
; inB[17]    ; Incomplete set of assignments ;
; inB[20]    ; Incomplete set of assignments ;
; inB[19]    ; Incomplete set of assignments ;
; inB[22]    ; Incomplete set of assignments ;
; inB[21]    ; Incomplete set of assignments ;
; inB[24]    ; Incomplete set of assignments ;
; inB[25]    ; Incomplete set of assignments ;
; inB[26]    ; Incomplete set of assignments ;
; inB[27]    ; Incomplete set of assignments ;
; inB[28]    ; Incomplete set of assignments ;
; inB[29]    ; Incomplete set of assignments ;
; inB[30]    ; Incomplete set of assignments ;
; inA[31]    ; Incomplete set of assignments ;
; inA[2]     ; Incomplete set of assignments ;
; inA[1]     ; Incomplete set of assignments ;
; inA[0]     ; Incomplete set of assignments ;
; inA[4]     ; Incomplete set of assignments ;
; inA[3]     ; Incomplete set of assignments ;
; inA[6]     ; Incomplete set of assignments ;
; inA[5]     ; Incomplete set of assignments ;
; inA[8]     ; Incomplete set of assignments ;
; inA[7]     ; Incomplete set of assignments ;
; inA[10]    ; Incomplete set of assignments ;
; inA[9]     ; Incomplete set of assignments ;
; inA[12]    ; Incomplete set of assignments ;
; inA[11]    ; Incomplete set of assignments ;
; inA[14]    ; Incomplete set of assignments ;
; inA[13]    ; Incomplete set of assignments ;
; inA[16]    ; Incomplete set of assignments ;
; inA[15]    ; Incomplete set of assignments ;
; inA[18]    ; Incomplete set of assignments ;
; inA[17]    ; Incomplete set of assignments ;
; inA[20]    ; Incomplete set of assignments ;
; inA[19]    ; Incomplete set of assignments ;
; inA[22]    ; Incomplete set of assignments ;
; inA[21]    ; Incomplete set of assignments ;
; inA[24]    ; Incomplete set of assignments ;
; inA[25]    ; Incomplete set of assignments ;
; inA[26]    ; Incomplete set of assignments ;
; inA[27]    ; Incomplete set of assignments ;
; inA[28]    ; Incomplete set of assignments ;
; inA[29]    ; Incomplete set of assignments ;
; inA[30]    ; Incomplete set of assignments ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1752 ) ; 0.00 % ( 0 / 1752 )        ; 0.00 % ( 0 / 1752 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1752 ) ; 0.00 % ( 0 / 1752 )        ; 0.00 % ( 0 / 1752 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1742 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Filipe Boaventura/Documents/ECOMP/5º Semestre/SD/Problema 2/t02-core-musa/rtl/output_files/musa.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,530 / 24,624 ( 6 % ) ;
;     -- Combinational with no register       ; 1530                   ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 726                    ;
;     -- 3 input functions                    ; 759                    ;
;     -- <=2 input functions                  ; 45                     ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 886                    ;
;     -- arithmetic mode                      ; 644                    ;
;                                             ;                        ;
; Total registers*                            ; 0 / 25,629 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 24,624 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 101 / 1,539 ( 7 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 102 / 216 ( 47 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 27% / 26% / 30%        ;
; Maximum fan-out                             ; 66                     ;
; Highest non-global fan-out                  ; 66                     ;
; Total fan-out                               ; 5455                   ;
; Average fan-out                             ; 3.12                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1530 / 24624 ( 6 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 1530                 ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 726                  ; 0                              ;
;     -- 3 input functions                    ; 759                  ; 0                              ;
;     -- <=2 input functions                  ; 45                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 886                  ; 0                              ;
;     -- arithmetic mode                      ; 644                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 0                    ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 24624 ( 0 % )    ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 101 / 1539 ( 7 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 102                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5555                 ; 5                              ;
;     -- Registered Connections               ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 68                   ; 0                              ;
;     -- Output Ports                         ; 34                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; fx[0]   ; B3    ; 8        ; 7            ; 34           ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fx[1]   ; F8    ; 8        ; 9            ; 34           ; 14           ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fx[2]   ; E6    ; 8        ; 7            ; 34           ; 7            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; fx[3]   ; E12   ; 7        ; 40           ; 34           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[0]  ; C9    ; 8        ; 23           ; 34           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[10] ; D9    ; 8        ; 23           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[11] ; C5    ; 8        ; 16           ; 34           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[12] ; B16   ; 7        ; 38           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[13] ; A12   ; 7        ; 31           ; 34           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[14] ; N9    ; 3        ; 11           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[15] ; B13   ; 7        ; 31           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[16] ; A4    ; 8        ; 14           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[17] ; B5    ; 8        ; 16           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[18] ; A11   ; 7        ; 29           ; 34           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[19] ; H6    ; 1        ; 0            ; 24           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[1]  ; E10   ; 8        ; 23           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[20] ; D3    ; 1        ; 0            ; 28           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[21] ; E9    ; 8        ; 23           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[22] ; B12   ; 7        ; 29           ; 34           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[23] ; U3    ; 3        ; 11           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[24] ; D7    ; 8        ; 16           ; 34           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[25] ; D2    ; 1        ; 0            ; 27           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[26] ; L1    ; 2        ; 0            ; 13           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[27] ; G2    ; 1        ; 0            ; 24           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[28] ; A14   ; 7        ; 34           ; 34           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[29] ; L6    ; 2        ; 0            ; 14           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[2]  ; D10   ; 7        ; 27           ; 34           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[30] ; C1    ; 1        ; 0            ; 29           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[31] ; A7    ; 8        ; 20           ; 34           ; 21           ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[3]  ; C12   ; 7        ; 36           ; 34           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[4]  ; F12   ; 7        ; 43           ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[5]  ; B15   ; 7        ; 34           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[6]  ; B8    ; 8        ; 20           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[7]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[8]  ; B11   ; 7        ; 29           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inA[9]  ; A8    ; 8        ; 20           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[0]  ; C7    ; 8        ; 18           ; 34           ; 21           ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[10] ; C2    ; 1        ; 0            ; 29           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[11] ; C3    ; 1        ; 0            ; 28           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[12] ; E8    ; 8        ; 14           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[13] ; A3    ; 8        ; 9            ; 34           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[14] ; E7    ; 8        ; 9            ; 34           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[15] ; B4    ; 8        ; 11           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[16] ; K1    ; 2        ; 0            ; 15           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[17] ; C10   ; 7        ; 27           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[18] ; E1    ; 1        ; 0            ; 25           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[19] ; A13   ; 7        ; 31           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[1]  ; F6    ; 8        ; 5            ; 34           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[20] ; B2    ; 1        ; 0            ; 30           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[21] ; V9    ; 3        ; 27           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[22] ; U9    ; 3        ; 27           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[23] ; F11   ; 7        ; 36           ; 34           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[24] ; H2    ; 1        ; 0            ; 23           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[25] ; N2    ; 2        ; 0            ; 16           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[26] ; N1    ; 2        ; 0            ; 16           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[27] ; B14   ; 7        ; 34           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[28] ; F3    ; 1        ; 0            ; 26           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[29] ; B6    ; 8        ; 18           ; 34           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[2]  ; F9    ; 8        ; 14           ; 34           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[30] ; B17   ; 6        ; 53           ; 30           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[31] ; A6    ; 8        ; 18           ; 34           ; 7            ; 57                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[3]  ; A2    ; 8        ; 1            ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[4]  ; G6    ; 8        ; 1            ; 34           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[5]  ; A5    ; 8        ; 16           ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[6]  ; F7    ; 8        ; 7            ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[7]  ; B1    ; 1        ; 0            ; 30           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[8]  ; D5    ; 8        ; 3            ; 34           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inB[9]  ; A1    ; 8        ; 1            ; 34           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; overF      ; F13   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[0]  ; D12   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[10] ; P7    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[11] ; L4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[12] ; R3    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[13] ; E14   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[14] ; E11   ; 7        ; 29           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[15] ; R1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[16] ; T1    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[17] ; R2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[18] ; A16   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[19] ; P1    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[1]  ; G1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[20] ; K2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[21] ; T6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[22] ; E13   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[23] ; M3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[24] ; N8    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[25] ; U2    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[26] ; T2    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[27] ; C14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[28] ; K5    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[29] ; F10   ; 7        ; 36           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[2]  ; L2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[30] ; H1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[31] ; T3    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[3]  ; D14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[4]  ; A15   ; 7        ; 36           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[5]  ; L3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[6]  ; L5    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[7]  ; V3    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[8]  ; P2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[9]  ; M1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero       ; M2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C3       ; nRESET                                   ; Use as regular IO        ; inB[11]                 ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; G5       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H3       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K6       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J14      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; E18      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; fx[3]                   ; Dual Purpose Pin          ;
; A16      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; result[18]              ; Dual Purpose Pin          ;
; B16      ; DIFFIO_T19p, PADD2                       ; Use as regular IO        ; inA[12]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T17n, PADD3                       ; Use as regular IO        ; result[4]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; inA[5]                  ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; inA[28]                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T16p, PADD6                       ; Use as regular IO        ; inB[27]                 ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; inB[19]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; inA[15]                 ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T14n, PADD9                       ; Use as regular IO        ; inA[13]                 ; Dual Purpose Pin          ;
; B12      ; DIFFIO_T14p, PADD10                      ; Use as regular IO        ; inA[22]                 ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T13n, PADD11                      ; Use as regular IO        ; inA[18]                 ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; inA[8]                  ; Dual Purpose Pin          ;
; C10      ; DIFFIO_T12n, PADD13                      ; Use as regular IO        ; inB[17]                 ; Dual Purpose Pin          ;
; D10      ; DIFFIO_T12p, PADD14                      ; Use as regular IO        ; inA[2]                  ; Dual Purpose Pin          ;
; E10      ; PADD15                                   ; Use as regular IO        ; inA[1]                  ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T11n, PADD16                      ; Use as regular IO        ; inA[0]                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; inA[10]                 ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; inA[9]                  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; inA[6]                  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; inA[31]                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; inA[7]                  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T8n, PADD19                       ; Use as regular IO        ; inB[31]                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T8p, DATA15                       ; Use as regular IO        ; inB[29]                 ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; inB[5]                  ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; inA[17]                 ; Dual Purpose Pin          ;
; C5       ; DATA5                                    ; Use as regular IO        ; inA[11]                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; inB[12]                 ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; inA[16]                 ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; inB[15]                 ; Dual Purpose Pin          ;
; E7       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; inB[14]                 ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; inB[13]                 ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; fx[0]                   ; Dual Purpose Pin          ;
; D5       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; inB[8]                  ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 20 ( 90 % ) ; 2.5V          ; --           ;
; 2        ; 22 / 25 ( 88 % ) ; 2.5V          ; --           ;
; 3        ; 9 / 31 ( 29 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 23 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 20 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 26 / 33 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 30 / 32 ( 94 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; inB[9]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 246        ; 8        ; inB[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 236        ; 8        ; inB[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 232        ; 8        ; inA[16]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 225        ; 8        ; inB[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 222        ; 8        ; inB[31]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; inA[31]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 218        ; 8        ; inA[9]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; inA[18]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 202        ; 7        ; inA[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 200        ; 7        ; inB[19]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 198        ; 7        ; inA[28]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 196        ; 7        ; result[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 191        ; 7        ; result[18]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; 1        ; inB[7]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 0          ; 1        ; inB[20]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 237        ; 8        ; fx[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 233        ; 8        ; inB[15]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 226        ; 8        ; inA[17]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 223        ; 8        ; inB[29]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; inA[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 219        ; 8        ; inA[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; inA[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 203        ; 7        ; inA[22]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 201        ; 7        ; inA[15]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 199        ; 7        ; inB[27]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 197        ; 7        ; inA[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 192        ; 7        ; inA[12]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 174        ; 6        ; inB[30]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B18      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 3          ; 1        ; inA[30]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 2          ; 1        ; inB[10]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 4          ; 1        ; inB[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; inA[11]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; inB[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; inA[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 207        ; 7        ; inB[17]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; inA[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; result[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 6          ; 1        ; inA[25]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 5          ; 1        ; inA[20]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; inB[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; inA[24]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; inA[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 208        ; 7        ; inA[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; result[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; result[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 10         ; 1        ; inB[18]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; fx[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 234        ; 8        ; inB[14]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 231        ; 8        ; inB[12]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 216        ; 8        ; inA[21]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 213        ; 8        ; inA[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 206        ; 7        ; result[14]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 189        ; 7        ; fx[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 184        ; 7        ; result[22]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 183        ; 7        ; result[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F2       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; inB[28]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; inB[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 239        ; 8        ; inB[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 235        ; 8        ; fx[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 230        ; 8        ; inB[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 194        ; 7        ; result[29]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 193        ; 7        ; inB[23]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 187        ; 7        ; inA[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 175        ; 7        ; overF                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; result[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; inA[27]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; inB[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 16         ; 1        ; result[30]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 15         ; 1        ; inB[24]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; inA[19]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; inB[16]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 29         ; 2        ; result[20]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; result[28]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; inA[26]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; result[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 37         ; 2        ; result[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 36         ; 2        ; result[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 32         ; 2        ; result[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L6       ; 33         ; 2        ; inA[29]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L18      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 39         ; 2        ; result[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 38         ; 2        ; zero                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 40         ; 2        ; result[23]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M14      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 28         ; 2        ; inB[26]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 27         ; 2        ; inB[25]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ; 64         ; 3        ; result[24]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 70         ; 3        ; inA[14]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N17      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; result[19]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 41         ; 2        ; result[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ; 66         ; 3        ; result[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P8       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 44         ; 2        ; result[15]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 43         ; 2        ; result[17]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 48         ; 2        ; result[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 46         ; 2        ; result[16]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 45         ; 2        ; result[26]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 47         ; 2        ; result[31]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; result[21]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 60         ; 3        ; result[25]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 68         ; 3        ; inA[23]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U6       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 86         ; 3        ; inB[22]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 69         ; 3        ; result[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 87         ; 3        ; inB[21]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |ula                                   ; 1530 (287)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 102  ; 0            ; 1530 (287)   ; 0 (0)             ; 0 (0)            ; |ula                                                                                                                   ; work         ;
;    |lpm_divide:Div0|                   ; 1215 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1215 (0)     ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0                                                                                                   ; work         ;
;       |lpm_divide_01p:auto_generated|  ; 1215 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1215 (0)     ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|     ; 1215 (41)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1215 (41)    ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_t8f:divider|    ; 1084 (1081) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1084 (1081)  ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider                       ; work         ;
;                |add_sub_unc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0 ; work         ;
;                |add_sub_vnc:add_sub_1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1 ; work         ;
;             |lpm_abs_9v9:my_abs_den|   ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den                      ; work         ;
;             |lpm_abs_9v9:my_abs_num|   ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; |ula|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num                      ; work         ;
;    |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |ula|lpm_mult:Mult0                                                                                                    ; work         ;
;       |mult_r4t:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |ula|lpm_mult:Mult0|mult_r4t:auto_generated                                                                            ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; result[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overF      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zero       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fx[3]      ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; fx[1]      ; Input    ; (3) 691 ps    ; (1) 343 ps    ; --                    ; --  ; --   ;
; fx[2]      ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[23]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[23]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; fx[0]      ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inB[31]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[2]     ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inB[1]     ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inB[0]     ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inB[4]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[3]     ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inB[6]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[5]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[8]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[7]     ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; inB[10]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inB[9]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[12]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[11]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inB[14]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[13]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[16]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; inB[15]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[18]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; inB[17]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[20]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inB[19]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[22]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inB[21]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inB[24]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inB[25]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inB[26]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inB[27]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[28]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inB[29]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inB[30]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[31]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[2]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[1]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[0]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[4]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[3]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[6]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[5]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[8]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[7]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[10]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inA[9]     ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[12]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[11]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inA[14]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[13]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[16]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[15]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inA[18]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[17]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[20]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[19]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[22]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[21]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[24]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; inA[25]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[26]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; inA[27]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[28]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; inA[29]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; inA[30]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; fx[3]                                                                                                                                   ;                   ;         ;
;      - Mux8~0                                                                                                                           ; 1                 ; 6       ;
;      - Equal0~4                                                                                                                         ; 1                 ; 6       ;
;      - Equal0~6                                                                                                                         ; 1                 ; 6       ;
;      - Equal0~18                                                                                                                        ; 1                 ; 6       ;
;      - Equal0~20                                                                                                                        ; 1                 ; 6       ;
; fx[1]                                                                                                                                   ;                   ;         ;
;      - Mux8~0                                                                                                                           ; 1                 ; 1       ;
;      - Mux8~3                                                                                                                           ; 1                 ; 1       ;
;      - Mux8~4                                                                                                                           ; 1                 ; 1       ;
;      - Mux29~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux29~3                                                                                                                          ; 1                 ; 1       ;
;      - Mux21~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux21~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux9~2                                                                                                                           ; 1                 ; 1       ;
;      - Mux9~3                                                                                                                           ; 0                 ; 3       ;
;      - Mux8~6                                                                                                                           ; 0                 ; 3       ;
;      - Mux27~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux27~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux10~1                                                                                                                          ; 1                 ; 1       ;
;      - Mux10~2                                                                                                                          ; 0                 ; 3       ;
;      - Mux12~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux12~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux11~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux11~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux31~3                                                                                                                          ; 1                 ; 1       ;
;      - Mux31~4                                                                                                                          ; 0                 ; 3       ;
;      - Mux13~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux13~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux23~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux23~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux14~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux14~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux24~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux24~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux15~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux15~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux16~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux16~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux28~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux28~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux26~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux26~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux22~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux22~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux17~1                                                                                                                          ; 1                 ; 1       ;
;      - Mux17~2                                                                                                                          ; 0                 ; 3       ;
;      - Mux0~1                                                                                                                           ; 1                 ; 1       ;
;      - Mux0~2                                                                                                                           ; 0                 ; 3       ;
;      - Mux25~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux25~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux1~2                                                                                                                           ; 1                 ; 1       ;
;      - Mux1~3                                                                                                                           ; 0                 ; 3       ;
;      - Mux18~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux18~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux2~1                                                                                                                           ; 1                 ; 1       ;
;      - Mux2~2                                                                                                                           ; 0                 ; 3       ;
;      - Mux30~1                                                                                                                          ; 1                 ; 1       ;
;      - Mux30~2                                                                                                                          ; 0                 ; 3       ;
;      - Mux3~2                                                                                                                           ; 1                 ; 1       ;
;      - Mux3~3                                                                                                                           ; 0                 ; 3       ;
;      - Mux19~1                                                                                                                          ; 1                 ; 1       ;
;      - Mux19~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux4~1                                                                                                                           ; 1                 ; 1       ;
;      - Mux4~2                                                                                                                           ; 0                 ; 3       ;
;      - Mux6~2                                                                                                                           ; 1                 ; 1       ;
;      - Mux6~3                                                                                                                           ; 0                 ; 3       ;
;      - Mux5~2                                                                                                                           ; 1                 ; 1       ;
;      - Mux5~3                                                                                                                           ; 0                 ; 3       ;
;      - Mux20~2                                                                                                                          ; 1                 ; 1       ;
;      - Mux20~3                                                                                                                          ; 0                 ; 3       ;
;      - Mux7~1                                                                                                                           ; 1                 ; 1       ;
;      - Mux7~2                                                                                                                           ; 0                 ; 3       ;
; fx[2]                                                                                                                                   ;                   ;         ;
;      - Mux8~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux8~1                                                                                                                           ; 0                 ; 6       ;
;      - Mux8~5                                                                                                                           ; 0                 ; 6       ;
;      - Mux29~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux29~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux21~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux21~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux9~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux9~4                                                                                                                           ; 0                 ; 6       ;
;      - Mux8~6                                                                                                                           ; 0                 ; 6       ;
;      - Mux27~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux27~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux10~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux10~3                                                                                                                          ; 0                 ; 6       ;
;      - Mux12~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux12~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux11~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux11~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux31~2                                                                                                                          ; 0                 ; 6       ;
;      - Mux31~5                                                                                                                          ; 0                 ; 6       ;
;      - Mux13~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux13~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux23~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux23~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux14~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux14~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux24~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux24~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux15~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux15~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux16~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux16~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux28~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux28~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux26~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux26~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux22~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux22~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux17~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux17~3                                                                                                                          ; 0                 ; 6       ;
;      - Mux0~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux0~3                                                                                                                           ; 0                 ; 6       ;
;      - Mux25~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux25~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux1~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux1~4                                                                                                                           ; 0                 ; 6       ;
;      - Mux18~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux18~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux2~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux2~3                                                                                                                           ; 0                 ; 6       ;
;      - Mux30~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux30~3                                                                                                                          ; 0                 ; 6       ;
;      - Mux3~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux3~4                                                                                                                           ; 0                 ; 6       ;
;      - Mux19~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux19~3                                                                                                                          ; 0                 ; 6       ;
;      - Mux4~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux4~3                                                                                                                           ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux6~4                                                                                                                           ; 0                 ; 6       ;
;      - Mux5~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux5~4                                                                                                                           ; 0                 ; 6       ;
;      - Mux20~0                                                                                                                          ; 0                 ; 6       ;
;      - Mux20~4                                                                                                                          ; 0                 ; 6       ;
;      - Mux7~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux7~3                                                                                                                           ; 0                 ; 6       ;
; inB[23]                                                                                                                                 ;                   ;         ;
;      - Add1~46                                                                                                                          ; 0                 ; 6       ;
;      - Add0~46                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - Mux8~1                                                                                                                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~11                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~18                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[23]~19                         ; 0                 ; 6       ;
; inA[23]                                                                                                                                 ;                   ;         ;
;      - Add1~46                                                                                                                          ; 0                 ; 6       ;
;      - Add0~46                                                                                                                          ; 0                 ; 6       ;
;      - Mux8~1                                                                                                                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~11                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~21                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[23]~22                         ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; fx[0]                                                                                                                                   ;                   ;         ;
;      - Mux8~1                                                                                                                           ; 1                 ; 6       ;
;      - Mux8~3                                                                                                                           ; 1                 ; 6       ;
;      - Mux29~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux29~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux21~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux21~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux9~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux9~2                                                                                                                           ; 1                 ; 6       ;
;      - Mux27~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux27~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux10~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux10~1                                                                                                                          ; 1                 ; 6       ;
;      - Mux12~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux12~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux11~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux11~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux31~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux31~3                                                                                                                          ; 1                 ; 6       ;
;      - Mux13~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux13~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux23~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux23~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux14~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux14~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux24~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux24~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux15~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux15~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux16~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux16~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux28~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux28~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux26~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux26~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux22~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux22~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux17~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux17~1                                                                                                                          ; 1                 ; 6       ;
;      - Mux0~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux0~1                                                                                                                           ; 1                 ; 6       ;
;      - Mux25~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux25~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux1~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux1~2                                                                                                                           ; 1                 ; 6       ;
;      - Mux18~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux18~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux2~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux2~1                                                                                                                           ; 1                 ; 6       ;
;      - Mux30~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux30~1                                                                                                                          ; 1                 ; 6       ;
;      - Mux3~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux3~2                                                                                                                           ; 1                 ; 6       ;
;      - Mux19~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux19~1                                                                                                                          ; 1                 ; 6       ;
;      - Mux4~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux4~1                                                                                                                           ; 1                 ; 6       ;
;      - Mux6~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux6~2                                                                                                                           ; 1                 ; 6       ;
;      - Mux5~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux5~2                                                                                                                           ; 1                 ; 6       ;
;      - Mux20~0                                                                                                                          ; 1                 ; 6       ;
;      - Mux20~2                                                                                                                          ; 1                 ; 6       ;
;      - Mux7~0                                                                                                                           ; 1                 ; 6       ;
;      - Mux7~1                                                                                                                           ; 1                 ; 6       ;
; inB[31]                                                                                                                                 ;                   ;         ;
;      - Add1~62                                                                                                                          ; 0                 ; 6       ;
;      - Add0~62                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~0                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~1                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~3                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~4                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~5                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~7                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~8                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[22]~10                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~11                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~12                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[284]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~14                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[27]~15                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~16                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[25]~17                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~18                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[23]~19                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[22]~20                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[21]~21                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~22                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[19]~23                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~24                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[17]~25                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~26                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[15]~27                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~28                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[13]~29                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~30                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[11]~31                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~32                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[9]~33                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~34                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[7]~35                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~36                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[5]~37                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~38                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[3]~39                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~40                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[1]~41                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[29]~42                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[285]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~43                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~44                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|diff_signs                                                 ; 0                 ; 6       ;
;      - Mux0~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[6]                               ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[268]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[274]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[280]                             ; 0                 ; 6       ;
;      - Mux31~6                                                                                                                          ; 0                 ; 6       ;
; inB[2]                                                                                                                                  ;                   ;         ;
;      - Add1~4                                                                                                                           ; 1                 ; 6       ;
;      - Add0~4                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~0                           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~40                          ; 1                 ; 6       ;
;      - Mux29~0                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[1]                                                                                                                                  ;                   ;         ;
;      - Add1~2                                                                                                                           ; 1                 ; 6       ;
;      - Add0~2                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~0                           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~40                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[1]~41                          ; 1                 ; 6       ;
;      - Mux30~0                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[0]                                                                                                                                  ;                   ;         ;
;      - Add1~0                                                                                                                           ; 1                 ; 6       ;
;      - Add0~0                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_2_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_3_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_4_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_5_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_6_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_7_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_8_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_9_result_int[0]~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_10_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_11_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_12_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_13_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_14_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_15_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_16_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_17_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_18_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_19_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_20_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_21_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_22_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_23_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_24_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_25_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_26_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_27_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_28_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_29_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_30_result_int[0]~0           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_31_result_int[0]~1           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~0                           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~40                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[1]~41                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[0]~0                        ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|_~0            ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|carry_eqn[1]~0 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[32]~2                       ; 1                 ; 6       ;
;      - Mux31~2                                                                                                                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0|_~0            ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[4]                                                                                                                                  ;                   ;         ;
;      - Add1~8                                                                                                                           ; 0                 ; 6       ;
;      - Add0~8                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~1                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~38                          ; 0                 ; 6       ;
;      - Mux27~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[3]                                                                                                                                  ;                   ;         ;
;      - Add1~6                                                                                                                           ; 1                 ; 6       ;
;      - Add0~6                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~1                           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~38                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[3]~39                          ; 1                 ; 6       ;
;      - Mux28~0                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[6]                                                                                                                                  ;                   ;         ;
;      - Add1~12                                                                                                                          ; 0                 ; 6       ;
;      - Add0~12                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~36                          ; 0                 ; 6       ;
;      - Mux25~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[5]                                                                                                                                  ;                   ;         ;
;      - Add1~10                                                                                                                          ; 0                 ; 6       ;
;      - Add0~10                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~36                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[5]~37                          ; 0                 ; 6       ;
;      - Mux26~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[8]                                                                                                                                  ;                   ;         ;
;      - Add1~16                                                                                                                          ; 0                 ; 6       ;
;      - Add0~16                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~3                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~34                          ; 0                 ; 6       ;
;      - Mux23~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[7]                                                                                                                                  ;                   ;         ;
;      - Add1~14                                                                                                                          ; 1                 ; 6       ;
;      - Add0~14                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~3                           ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~34                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[7]~35                          ; 1                 ; 6       ;
;      - Mux24~0                                                                                                                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[6]                               ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[10]                                                                                                                                 ;                   ;         ;
;      - Add1~20                                                                                                                          ; 0                 ; 6       ;
;      - Add0~20                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~4                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~32                         ; 0                 ; 6       ;
;      - Mux21~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[9]                                                                                                                                  ;                   ;         ;
;      - Add1~18                                                                                                                          ; 0                 ; 6       ;
;      - Add0~18                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~4                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~32                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[9]~33                          ; 0                 ; 6       ;
;      - Mux22~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[12]                                                                                                                                 ;                   ;         ;
;      - Add1~24                                                                                                                          ; 0                 ; 6       ;
;      - Add0~24                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~5                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~30                         ; 0                 ; 6       ;
;      - Mux19~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[11]                                                                                                                                 ;                   ;         ;
;      - Add1~22                                                                                                                          ; 0                 ; 6       ;
;      - Add0~22                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~5                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~30                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[11]~31                         ; 0                 ; 6       ;
;      - Mux20~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[14]                                                                                                                                 ;                   ;         ;
;      - Add1~28                                                                                                                          ; 0                 ; 6       ;
;      - Add0~28                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~28                         ; 0                 ; 6       ;
;      - Mux17~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[13]                                                                                                                                 ;                   ;         ;
;      - Add1~26                                                                                                                          ; 0                 ; 6       ;
;      - Add0~26                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~28                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[13]~29                         ; 0                 ; 6       ;
;      - Mux18~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[268]                             ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[16]                                                                                                                                 ;                   ;         ;
;      - Add1~32                                                                                                                          ; 1                 ; 6       ;
;      - Add0~32                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~7                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~26                         ; 1                 ; 6       ;
;      - Mux15~0                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inB[15]                                                                                                                                 ;                   ;         ;
;      - Add1~30                                                                                                                          ; 0                 ; 6       ;
;      - Add0~30                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~7                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~26                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[15]~27                         ; 0                 ; 6       ;
;      - Mux16~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[18]                                                                                                                                 ;                   ;         ;
;      - Add1~36                                                                                                                          ; 1                 ; 6       ;
;      - Add0~36                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~8                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~24                         ; 1                 ; 6       ;
;      - Mux13~0                                                                                                                          ; 1                 ; 6       ;
; inB[17]                                                                                                                                 ;                   ;         ;
;      - Add1~34                                                                                                                          ; 0                 ; 6       ;
;      - Add0~34                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~8                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~24                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[17]~25                         ; 0                 ; 6       ;
;      - Mux14~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inB[20]                                                                                                                                 ;                   ;         ;
;      - Add1~40                                                                                                                          ; 0                 ; 6       ;
;      - Add0~40                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~22                         ; 0                 ; 6       ;
;      - Mux11~0                                                                                                                          ; 0                 ; 6       ;
; inB[19]                                                                                                                                 ;                   ;         ;
;      - Add1~38                                                                                                                          ; 0                 ; 6       ;
;      - Add0~38                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~22                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[19]~23                         ; 0                 ; 6       ;
;      - Mux12~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[274]                             ; 0                 ; 6       ;
; inB[22]                                                                                                                                 ;                   ;         ;
; inB[21]                                                                                                                                 ;                   ;         ;
; inB[24]                                                                                                                                 ;                   ;         ;
;      - Add1~48                                                                                                                          ; 0                 ; 6       ;
;      - Add0~48                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~11                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~18                         ; 0                 ; 6       ;
;      - Mux7~0                                                                                                                           ; 0                 ; 6       ;
; inB[25]                                                                                                                                 ;                   ;         ;
; inB[26]                                                                                                                                 ;                   ;         ;
; inB[27]                                                                                                                                 ;                   ;         ;
;      - Add1~54                                                                                                                          ; 0                 ; 6       ;
;      - Add0~54                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~14                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[27]~15                         ; 0                 ; 6       ;
;      - Mux4~0                                                                                                                           ; 0                 ; 6       ;
; inB[28]                                                                                                                                 ;                   ;         ;
;      - Add1~56                                                                                                                          ; 0                 ; 6       ;
;      - Add0~56                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~14                         ; 0                 ; 6       ;
;      - Mux3~0                                                                                                                           ; 0                 ; 6       ;
; inB[29]                                                                                                                                 ;                   ;         ;
;      - Add1~58                                                                                                                          ; 0                 ; 6       ;
;      - Add0~58                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[284]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[29]~42                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[285]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~43                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~44                         ; 0                 ; 6       ;
;      - Mux2~0                                                                                                                           ; 0                 ; 6       ;
; inB[30]                                                                                                                                 ;                   ;         ;
;      - Add1~60                                                                                                                          ; 0                 ; 6       ;
;      - Add0~60                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[284]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[285]                             ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~43                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~44                         ; 0                 ; 6       ;
;      - Mux1~0                                                                                                                           ; 0                 ; 6       ;
; inA[31]                                                                                                                                 ;                   ;         ;
;      - Add1~62                                                                                                                          ; 0                 ; 6       ;
;      - Add0~62                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~1                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~3                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~4                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~5                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~7                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~8                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~10                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~11                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~12                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~14                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~15                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[29]~16                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~17                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[27]~18                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~19                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[25]~20                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~21                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[23]~22                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~23                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[21]~24                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~25                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[19]~26                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~27                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[17]~28                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~29                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[15]~30                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~31                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[13]~32                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~33                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[11]~34                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~35                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[9]~36                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~37                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[7]~38                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~39                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[5]~40                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~41                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[3]~42                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~43                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[1]~44                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|diff_signs                                                 ; 0                 ; 6       ;
;      - Mux0~0                                                                                                                           ; 0                 ; 6       ;
;      - Mux31~6                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[2]                                                                                                                                  ;                   ;         ;
;      - Add1~4                                                                                                                           ; 0                 ; 6       ;
;      - Add0~4                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~43                          ; 0                 ; 6       ;
;      - Mux29~0                                                                                                                          ; 0                 ; 6       ;
; inA[1]                                                                                                                                  ;                   ;         ;
;      - Add1~2                                                                                                                           ; 0                 ; 6       ;
;      - Add0~2                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~43                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[1]~44                          ; 0                 ; 6       ;
;      - Mux30~0                                                                                                                          ; 0                 ; 6       ;
; inA[0]                                                                                                                                  ;                   ;         ;
;      - Add1~0                                                                                                                           ; 0                 ; 6       ;
;      - Add0~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_31_result_int[0]~1           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~43                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[1]~44                          ; 0                 ; 6       ;
;      - Mux31~2                                                                                                                          ; 0                 ; 6       ;
; inA[4]                                                                                                                                  ;                   ;         ;
;      - Add1~8                                                                                                                           ; 0                 ; 6       ;
;      - Add0~8                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~1                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~41                          ; 0                 ; 6       ;
;      - Mux27~0                                                                                                                          ; 0                 ; 6       ;
; inA[3]                                                                                                                                  ;                   ;         ;
;      - Add1~6                                                                                                                           ; 0                 ; 6       ;
;      - Add0~6                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~1                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~41                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[3]~42                          ; 0                 ; 6       ;
;      - Mux28~0                                                                                                                          ; 0                 ; 6       ;
; inA[6]                                                                                                                                  ;                   ;         ;
;      - Add1~12                                                                                                                          ; 0                 ; 6       ;
;      - Add0~12                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~39                          ; 0                 ; 6       ;
;      - Mux25~0                                                                                                                          ; 0                 ; 6       ;
; inA[5]                                                                                                                                  ;                   ;         ;
;      - Add1~10                                                                                                                          ; 0                 ; 6       ;
;      - Add0~10                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~2                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~39                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[5]~40                          ; 0                 ; 6       ;
;      - Mux26~0                                                                                                                          ; 0                 ; 6       ;
; inA[8]                                                                                                                                  ;                   ;         ;
;      - Add1~16                                                                                                                          ; 0                 ; 6       ;
;      - Add0~16                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~3                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~37                          ; 0                 ; 6       ;
;      - Mux23~0                                                                                                                          ; 0                 ; 6       ;
; inA[7]                                                                                                                                  ;                   ;         ;
;      - Add1~14                                                                                                                          ; 0                 ; 6       ;
;      - Add0~14                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~3                           ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~37                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[7]~38                          ; 0                 ; 6       ;
;      - Mux24~0                                                                                                                          ; 0                 ; 6       ;
; inA[10]                                                                                                                                 ;                   ;         ;
;      - Add1~20                                                                                                                          ; 1                 ; 6       ;
;      - Add0~20                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~4                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~35                         ; 1                 ; 6       ;
;      - Mux21~0                                                                                                                          ; 1                 ; 6       ;
; inA[9]                                                                                                                                  ;                   ;         ;
;      - Add1~18                                                                                                                          ; 0                 ; 6       ;
;      - Add0~18                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~4                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~35                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[9]~36                          ; 0                 ; 6       ;
;      - Mux22~0                                                                                                                          ; 0                 ; 6       ;
; inA[12]                                                                                                                                 ;                   ;         ;
;      - Add1~24                                                                                                                          ; 0                 ; 6       ;
;      - Add0~24                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~5                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~33                         ; 0                 ; 6       ;
;      - Mux19~0                                                                                                                          ; 0                 ; 6       ;
; inA[11]                                                                                                                                 ;                   ;         ;
;      - Add1~22                                                                                                                          ; 1                 ; 6       ;
;      - Add0~22                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~5                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~33                         ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[11]~34                         ; 1                 ; 6       ;
;      - Mux20~0                                                                                                                          ; 1                 ; 6       ;
; inA[14]                                                                                                                                 ;                   ;         ;
;      - Add1~28                                                                                                                          ; 0                 ; 6       ;
;      - Add0~28                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~31                         ; 0                 ; 6       ;
;      - Mux17~0                                                                                                                          ; 0                 ; 6       ;
; inA[13]                                                                                                                                 ;                   ;         ;
;      - Add1~26                                                                                                                          ; 0                 ; 6       ;
;      - Add0~26                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~6                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~31                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[13]~32                         ; 0                 ; 6       ;
;      - Mux18~0                                                                                                                          ; 0                 ; 6       ;
; inA[16]                                                                                                                                 ;                   ;         ;
;      - Add1~32                                                                                                                          ; 0                 ; 6       ;
;      - Add0~32                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~7                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~29                         ; 0                 ; 6       ;
;      - Mux15~0                                                                                                                          ; 0                 ; 6       ;
; inA[15]                                                                                                                                 ;                   ;         ;
;      - Add1~30                                                                                                                          ; 1                 ; 6       ;
;      - Add0~30                                                                                                                          ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~7                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~29                         ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[15]~30                         ; 1                 ; 6       ;
;      - Mux16~0                                                                                                                          ; 1                 ; 6       ;
; inA[18]                                                                                                                                 ;                   ;         ;
;      - Add1~36                                                                                                                          ; 0                 ; 6       ;
;      - Add0~36                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~8                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~27                         ; 0                 ; 6       ;
;      - Mux13~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[17]                                                                                                                                 ;                   ;         ;
;      - Add1~34                                                                                                                          ; 0                 ; 6       ;
;      - Add0~34                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3                                                                                 ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~8                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~27                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[17]~28                         ; 0                 ; 6       ;
;      - Mux14~0                                                                                                                          ; 0                 ; 6       ;
; inA[20]                                                                                                                                 ;                   ;         ;
;      - Add1~40                                                                                                                          ; 0                 ; 6       ;
;      - Add0~40                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~25                         ; 0                 ; 6       ;
;      - Mux11~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[19]                                                                                                                                 ;                   ;         ;
;      - Add1~38                                                                                                                          ; 0                 ; 6       ;
;      - Add0~38                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~9                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~25                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[19]~26                         ; 0                 ; 6       ;
;      - Mux12~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[22]                                                                                                                                 ;                   ;         ;
;      - Add1~44                                                                                                                          ; 0                 ; 6       ;
;      - Add0~44                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~10                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~23                         ; 0                 ; 6       ;
;      - Mux9~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[21]                                                                                                                                 ;                   ;         ;
;      - Add1~42                                                                                                                          ; 0                 ; 6       ;
;      - Add0~42                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~10                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~23                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[21]~24                         ; 0                 ; 6       ;
;      - Mux10~0                                                                                                                          ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[24]                                                                                                                                 ;                   ;         ;
;      - Add1~48                                                                                                                          ; 1                 ; 6       ;
;      - Add0~48                                                                                                                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~11                         ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~21                         ; 1                 ; 6       ;
;      - Mux7~0                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inA[25]                                                                                                                                 ;                   ;         ;
;      - Add1~50                                                                                                                          ; 0                 ; 6       ;
;      - Add0~50                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~12                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~19                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[25]~20                         ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[26]                                                                                                                                 ;                   ;         ;
;      - Add1~52                                                                                                                          ; 1                 ; 6       ;
;      - Add0~52                                                                                                                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~12                         ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~19                         ; 1                 ; 6       ;
;      - Mux5~0                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
; inA[27]                                                                                                                                 ;                   ;         ;
;      - Add1~54                                                                                                                          ; 0                 ; 6       ;
;      - Add0~54                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~17                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[27]~18                         ; 0                 ; 6       ;
;      - Mux4~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[28]                                                                                                                                 ;                   ;         ;
;      - Add1~56                                                                                                                          ; 0                 ; 6       ;
;      - Add0~56                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~13                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~17                         ; 0                 ; 6       ;
;      - Mux3~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[29]                                                                                                                                 ;                   ;         ;
;      - Add1~58                                                                                                                          ; 0                 ; 6       ;
;      - Add0~58                                                                                                                          ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~14                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~15                         ; 0                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[29]~16                         ; 0                 ; 6       ;
;      - Mux2~0                                                                                                                           ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 0                 ; 6       ;
; inA[30]                                                                                                                                 ;                   ;         ;
;      - Add1~60                                                                                                                          ; 1                 ; 6       ;
;      - Add0~60                                                                                                                          ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~14                         ; 1                 ; 6       ;
;      - lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~15                         ; 1                 ; 6       ;
;      - Mux1~0                                                                                                                           ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5                                                                                 ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                     ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Mux8~0 ; LCCOMB_X10_Y33_N24 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+--------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Mux8~0 ; LCCOMB_X10_Y33_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; fx[2]~input                                                                                                                      ; 66      ;
; fx[1]~input                                                                                                                      ; 66      ;
; fx[0]~input                                                                                                                      ; 64      ;
; inB[31]~input                                                                                                                    ; 57      ;
; inA[31]~input                                                                                                                    ; 51      ;
; inB[0]~input                                                                                                                     ; 43      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~44                         ; 34      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[1]~41                          ; 34      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[284]                             ; 34      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_30_result_int[31]~62         ; 33      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[285]                             ; 32      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~40                          ; 32      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[3]~39                          ; 32      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_29_result_int[30]~60         ; 32      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|diff_signs                                                 ; 31      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~38                          ; 31      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[281]                             ; 31      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_28_result_int[29]~58         ; 31      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[283]                             ; 30      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_27_result_int[28]~56         ; 30      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[282]                             ; 29      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_26_result_int[27]~54         ; 29      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[5]~37                          ; 28      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~36                          ; 28      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[278]                             ; 28      ;
; Mux8~0                                                                                                                           ; 28      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_25_result_int[26]~52         ; 28      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[280]                             ; 27      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[7]~35                          ; 27      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_24_result_int[25]~50         ; 27      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[279]                             ; 26      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_23_result_int[24]~48         ; 26      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~34                          ; 25      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[9]~33                          ; 25      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~32                         ; 25      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[275]                             ; 25      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_22_result_int[23]~46         ; 25      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[277]                             ; 24      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_21_result_int[22]~44         ; 24      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[276]                             ; 23      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_20_result_int[21]~42         ; 23      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[11]~31                         ; 22      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~30                         ; 22      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[272]                             ; 22      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_19_result_int[20]~40         ; 22      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[274]                             ; 21      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[13]~29                         ; 21      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_18_result_int[19]~38         ; 21      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[273]                             ; 20      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_17_result_int[18]~36         ; 20      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[269]                             ; 19      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~28                         ; 19      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[15]~27                         ; 19      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~26                         ; 19      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_16_result_int[17]~34         ; 19      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[271]                             ; 18      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_15_result_int[16]~32         ; 18      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[270]                             ; 17      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_14_result_int[15]~30         ; 17      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[266]                             ; 16      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[17]~25                         ; 16      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~24                         ; 16      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28         ; 16      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[268]                             ; 15      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[19]~23                         ; 15      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~26         ; 15      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[267]                             ; 14      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~24         ; 14      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[7]                               ; 13      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~22                         ; 13      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[21]~21                         ; 13      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[22]~20                         ; 13      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~22         ; 13      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[265]                             ; 12      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~20          ; 12      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[264]                             ; 11      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~18           ; 11      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[4]                               ; 10      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[23]~19                         ; 10      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~18                         ; 10      ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~16           ; 10      ;
; inA[0]~input                                                                                                                     ; 9       ;
; inB[29]~input                                                                                                                    ; 9       ;
; inB[13]~input                                                                                                                    ; 9       ;
; inB[7]~input                                                                                                                     ; 9       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[6]                               ; 9       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[25]~17                         ; 9       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~14           ; 9       ;
; inA[17]~input                                                                                                                    ; 8       ;
; inA[15]~input                                                                                                                    ; 8       ;
; inA[13]~input                                                                                                                    ; 8       ;
; inA[11]~input                                                                                                                    ; 8       ;
; inA[9]~input                                                                                                                     ; 8       ;
; inA[7]~input                                                                                                                     ; 8       ;
; inA[5]~input                                                                                                                     ; 8       ;
; inA[3]~input                                                                                                                     ; 8       ;
; inA[1]~input                                                                                                                     ; 8       ;
; inB[30]~input                                                                                                                    ; 8       ;
; inB[25]~input                                                                                                                    ; 8       ;
; inB[19]~input                                                                                                                    ; 8       ;
; inB[17]~input                                                                                                                    ; 8       ;
; inB[15]~input                                                                                                                    ; 8       ;
; inB[11]~input                                                                                                                    ; 8       ;
; inB[9]~input                                                                                                                     ; 8       ;
; inB[5]~input                                                                                                                     ; 8       ;
; inB[3]~input                                                                                                                     ; 8       ;
; inB[1]~input                                                                                                                     ; 8       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[5]                               ; 8       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~12           ; 8       ;
; inA[29]~input                                                                                                                    ; 7       ;
; inA[27]~input                                                                                                                    ; 7       ;
; inA[25]~input                                                                                                                    ; 7       ;
; inA[21]~input                                                                                                                    ; 7       ;
; inA[19]~input                                                                                                                    ; 7       ;
; inA[16]~input                                                                                                                    ; 7       ;
; inA[14]~input                                                                                                                    ; 7       ;
; inA[12]~input                                                                                                                    ; 7       ;
; inA[10]~input                                                                                                                    ; 7       ;
; inA[8]~input                                                                                                                     ; 7       ;
; inA[6]~input                                                                                                                     ; 7       ;
; inA[4]~input                                                                                                                     ; 7       ;
; inA[2]~input                                                                                                                     ; 7       ;
; inB[27]~input                                                                                                                    ; 7       ;
; inB[21]~input                                                                                                                    ; 7       ;
; inB[16]~input                                                                                                                    ; 7       ;
; inB[14]~input                                                                                                                    ; 7       ;
; inB[12]~input                                                                                                                    ; 7       ;
; inB[10]~input                                                                                                                    ; 7       ;
; inB[8]~input                                                                                                                     ; 7       ;
; inB[6]~input                                                                                                                     ; 7       ;
; inB[4]~input                                                                                                                     ; 7       ;
; inB[2]~input                                                                                                                     ; 7       ;
; inA[23]~input                                                                                                                    ; 7       ;
; inB[23]~input                                                                                                                    ; 7       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[3]                               ; 7       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~16                         ; 7       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[27]~15                         ; 7       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~14                         ; 7       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~10           ; 7       ;
; inA[30]~input                                                                                                                    ; 6       ;
; inA[28]~input                                                                                                                    ; 6       ;
; inA[26]~input                                                                                                                    ; 6       ;
; inA[24]~input                                                                                                                    ; 6       ;
; inA[22]~input                                                                                                                    ; 6       ;
; inA[20]~input                                                                                                                    ; 6       ;
; inA[18]~input                                                                                                                    ; 6       ;
; inB[28]~input                                                                                                                    ; 6       ;
; inB[26]~input                                                                                                                    ; 6       ;
; inB[24]~input                                                                                                                    ; 6       ;
; inB[22]~input                                                                                                                    ; 6       ;
; inB[20]~input                                                                                                                    ; 6       ;
; inB[18]~input                                                                                                                    ; 6       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~8            ; 6       ;
; fx[3]~input                                                                                                                      ; 5       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[2]                               ; 5       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[1]                               ; 5       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~13                         ; 5       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; Mux8~6                                                                                                                           ; 4       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~11                         ; 4       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~8                          ; 4       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~5                          ; 4       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~2                           ; 4       ;
; result[31]$latch                                                                                                                 ; 3       ;
; result[30]$latch                                                                                                                 ; 3       ;
; result[29]$latch                                                                                                                 ; 3       ;
; result[28]$latch                                                                                                                 ; 3       ;
; result[27]$latch                                                                                                                 ; 3       ;
; result[26]$latch                                                                                                                 ; 3       ;
; result[25]$latch                                                                                                                 ; 3       ;
; result[24]$latch                                                                                                                 ; 3       ;
; result[23]$latch                                                                                                                 ; 3       ;
; result[22]$latch                                                                                                                 ; 3       ;
; result[21]$latch                                                                                                                 ; 3       ;
; result[20]$latch                                                                                                                 ; 3       ;
; result[19]$latch                                                                                                                 ; 3       ;
; result[18]$latch                                                                                                                 ; 3       ;
; result[17]$latch                                                                                                                 ; 3       ;
; result[16]$latch                                                                                                                 ; 3       ;
; result[15]$latch                                                                                                                 ; 3       ;
; result[14]$latch                                                                                                                 ; 3       ;
; result[13]$latch                                                                                                                 ; 3       ;
; result[12]$latch                                                                                                                 ; 3       ;
; result[11]$latch                                                                                                                 ; 3       ;
; result[10]$latch                                                                                                                 ; 3       ;
; result[9]$latch                                                                                                                  ; 3       ;
; result[8]$latch                                                                                                                  ; 3       ;
; result[7]$latch                                                                                                                  ; 3       ;
; result[6]$latch                                                                                                                  ; 3       ;
; result[5]$latch                                                                                                                  ; 3       ;
; result[4]$latch                                                                                                                  ; 3       ;
; result[3]$latch                                                                                                                  ; 3       ;
; result[2]$latch                                                                                                                  ; 3       ;
; result[1]$latch                                                                                                                  ; 3       ;
; result[0]$latch                                                                                                                  ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[29]~42                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|carry_eqn[1]~0 ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~15                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~13                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~12                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~11                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~10                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~9                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~8                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~7                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~6                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~5                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~4                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~3                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~2                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~1                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~12                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[22]~10                         ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~9                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~7                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~6                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~4                          ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~3                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~1                           ; 3       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~0                           ; 3       ;
; Mux7~3                                                                                                                           ; 2       ;
; Mux20~4                                                                                                                          ; 2       ;
; Mux5~4                                                                                                                           ; 2       ;
; Mux6~4                                                                                                                           ; 2       ;
; Mux4~3                                                                                                                           ; 2       ;
; Mux19~3                                                                                                                          ; 2       ;
; Mux3~4                                                                                                                           ; 2       ;
; Mux30~3                                                                                                                          ; 2       ;
; Mux2~3                                                                                                                           ; 2       ;
; Mux18~4                                                                                                                          ; 2       ;
; Mux1~4                                                                                                                           ; 2       ;
; Mux25~4                                                                                                                          ; 2       ;
; Mux0~3                                                                                                                           ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0|_~0            ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[0]                               ; 2       ;
; Mux17~3                                                                                                                          ; 2       ;
; Mux22~4                                                                                                                          ; 2       ;
; Mux26~4                                                                                                                          ; 2       ;
; Mux28~4                                                                                                                          ; 2       ;
; Mux16~4                                                                                                                          ; 2       ;
; Mux15~4                                                                                                                          ; 2       ;
; Mux24~4                                                                                                                          ; 2       ;
; Mux14~4                                                                                                                          ; 2       ;
; Mux23~4                                                                                                                          ; 2       ;
; Mux13~4                                                                                                                          ; 2       ;
; Mux31~5                                                                                                                          ; 2       ;
; Mux11~4                                                                                                                          ; 2       ;
; Mux12~4                                                                                                                          ; 2       ;
; Mux10~3                                                                                                                          ; 2       ;
; Mux27~4                                                                                                                          ; 2       ;
; Mux9~4                                                                                                                           ; 2       ;
; Mux21~4                                                                                                                          ; 2       ;
; Mux29~4                                                                                                                          ; 2       ;
; Mux8~5                                                                                                                           ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[1]~44                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[928]~464                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[929]~463                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[930]~462                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[931]~461                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[932]~460                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[933]~459                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[934]~458                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[935]~457                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[936]~456                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[937]~455                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[938]~454                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[939]~453                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[940]~452                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[941]~451                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[942]~450                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[943]~449                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[944]~448                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[945]~447                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[946]~446                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[947]~445                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[948]~444                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[949]~443                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[950]~442                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[951]~441                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[952]~440                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[953]~439                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[954]~438                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[955]~437                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[956]~436                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[957]~435                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~43                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~43                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[896]~434                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[897]~433                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[898]~432                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[899]~431                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[900]~430                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[901]~429                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[902]~428                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[903]~427                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[904]~426                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[905]~425                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[906]~424                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[907]~423                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[908]~422                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[909]~421                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[910]~420                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[911]~419                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[912]~418                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[913]~417                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[914]~416                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[915]~415                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[916]~414                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[917]~413                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[918]~412                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[919]~411                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[920]~410                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[921]~409                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[922]~408                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[923]~407                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[924]~406                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[3]~42                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[864]~405                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[865]~404                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[866]~403                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[867]~402                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[868]~401                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[869]~400                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[870]~399                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[871]~398                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[872]~397                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[873]~396                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[874]~395                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[875]~394                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[876]~393                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[877]~392                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[878]~391                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[879]~390                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[880]~389                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[881]~388                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[882]~387                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[883]~386                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[884]~385                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[885]~384                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[886]~383                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[887]~382                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[888]~381                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[889]~380                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[890]~379                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[891]~378                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~41                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[832]~377                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[833]~376                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[834]~375                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[835]~374                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[836]~373                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[837]~372                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[838]~371                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[839]~370                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[840]~369                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[841]~368                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[842]~367                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[843]~366                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[844]~365                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[845]~364                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[846]~363                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[847]~362                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[848]~361                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[849]~360                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[850]~359                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[851]~358                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[852]~357                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[853]~356                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[854]~355                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[855]~354                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[856]~353                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[857]~352                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[858]~351                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[5]~40                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[800]~350                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[801]~349                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[802]~348                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[803]~347                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[804]~346                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[805]~345                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[806]~344                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[807]~343                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[808]~342                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[809]~341                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[810]~340                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[811]~339                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[812]~338                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[813]~337                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[814]~336                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[815]~335                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[816]~334                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[817]~333                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[818]~332                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[819]~331                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[820]~330                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[821]~329                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[822]~328                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[823]~327                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[824]~326                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[825]~325                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~39                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[768]~324                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[769]~323                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[770]~322                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[771]~321                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[772]~320                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[773]~319                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[774]~318                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[775]~317                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[776]~316                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[777]~315                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[778]~314                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[779]~313                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[780]~312                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[781]~311                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[782]~310                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[783]~309                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[784]~308                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[785]~307                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[786]~306                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[787]~305                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[788]~304                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[789]~303                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[790]~302                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[791]~301                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[792]~300                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[7]~38                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[736]~299                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[737]~298                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[738]~297                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[739]~296                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[740]~295                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[741]~294                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[742]~293                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[743]~292                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[744]~291                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[745]~290                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[746]~289                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[747]~288                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[748]~287                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[749]~286                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[750]~285                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[751]~284                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[752]~283                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[753]~282                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[754]~281                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[755]~280                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[756]~279                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[757]~278                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[758]~277                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[759]~276                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~37                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[704]~275                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[705]~274                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[706]~273                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[707]~272                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[708]~271                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[709]~270                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[710]~269                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[711]~268                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[712]~267                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[713]~266                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[714]~265                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[715]~264                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[716]~263                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[717]~262                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[718]~261                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[719]~260                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[720]~259                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[721]~258                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[722]~257                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[723]~256                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[724]~255                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[725]~254                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[726]~253                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[9]~36                          ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[672]~252                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[673]~251                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[674]~250                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[675]~249                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[676]~248                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[677]~247                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[678]~246                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[679]~245                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[680]~244                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[681]~243                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[682]~242                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[683]~241                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[684]~240                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[685]~239                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[686]~238                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[687]~237                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[688]~236                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[689]~235                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[690]~234                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[691]~233                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[692]~232                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[693]~231                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~35                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[640]~230                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[641]~229                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[642]~228                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[643]~227                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[644]~226                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[645]~225                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[646]~224                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[647]~223                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[648]~222                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[649]~221                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[650]~220                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[651]~219                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[652]~218                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[653]~217                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[654]~216                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[655]~215                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[656]~214                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[657]~213                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[658]~212                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[659]~211                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[660]~210                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[11]~34                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[608]~209                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[609]~208                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[610]~207                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[611]~206                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[612]~205                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[613]~204                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[614]~203                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[615]~202                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[616]~201                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[617]~200                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[618]~199                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[619]~198                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[620]~197                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[621]~196                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[622]~195                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[623]~194                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[624]~193                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[625]~192                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[626]~191                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[627]~190                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~33                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[576]~189                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[577]~188                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[578]~187                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[579]~186                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[580]~185                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[581]~184                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[582]~183                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[583]~182                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[584]~181                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[585]~180                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[586]~179                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[587]~178                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[588]~177                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[589]~176                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[590]~175                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[591]~174                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[592]~173                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[593]~172                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[594]~171                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[13]~32                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[544]~170                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[545]~169                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[546]~168                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[547]~167                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[548]~166                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[549]~165                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[550]~164                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[551]~163                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[552]~162                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[553]~161                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[554]~160                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[555]~159                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[556]~158                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[557]~157                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[558]~156                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[559]~155                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[560]~154                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[561]~153                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~31                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[512]~152                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[513]~151                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[514]~150                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[515]~149                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[516]~148                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[517]~147                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[518]~146                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[519]~145                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[520]~144                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[521]~143                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[522]~142                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[523]~141                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[524]~140                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[525]~139                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[526]~138                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[527]~137                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[528]~136                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[15]~30                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[480]~135                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[481]~134                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[482]~133                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[483]~132                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[484]~131                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[485]~130                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[486]~129                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[487]~128                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[488]~127                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[489]~126                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[490]~125                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[491]~124                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[492]~123                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[493]~122                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[494]~121                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[495]~120                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~29                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[448]~119                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[449]~118                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[450]~117                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[451]~116                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[452]~115                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[453]~114                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[454]~113                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[455]~112                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[456]~111                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[457]~110                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[458]~109                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[459]~108                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[460]~107                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[461]~106                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[462]~105                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[17]~28                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[416]~104                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[417]~103                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[418]~102                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[419]~101                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[420]~100                    ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[421]~99                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[422]~98                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[423]~97                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[424]~96                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[425]~95                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[426]~94                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[427]~93                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[428]~92                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[429]~91                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~27                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[384]~90                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[385]~89                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[386]~88                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[387]~87                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[388]~86                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[389]~85                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[390]~84                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[391]~83                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[392]~82                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[393]~81                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[394]~80                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[395]~79                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[396]~78                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[19]~26                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[352]~77                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[353]~76                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[354]~75                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[355]~74                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[356]~73                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[357]~72                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[358]~71                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[359]~70                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[360]~69                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[361]~68                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[362]~67                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[363]~66                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~25                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[320]~65                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[321]~64                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[322]~63                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[323]~62                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[324]~61                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[325]~60                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[326]~59                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[327]~58                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[328]~57                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[329]~56                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[330]~55                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[21]~24                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[288]~54                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[289]~53                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[290]~52                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[291]~51                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[292]~50                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[293]~49                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[294]~48                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[295]~47                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[296]~46                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[297]~45                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~23                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[256]~44                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[257]~43                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[258]~42                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[259]~41                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[260]~40                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[261]~39                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[262]~38                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[263]~37                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[264]~36                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[23]~22                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[224]~35                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[225]~34                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[226]~33                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[227]~32                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[228]~31                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[229]~30                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[230]~29                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[231]~28                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~21                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[192]~27                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[193]~26                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[194]~25                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[195]~24                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[196]~23                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[197]~22                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[198]~21                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[25]~20                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[160]~20                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[161]~19                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[162]~18                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[163]~17                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[164]~16                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[165]~15                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~19                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[128]~14                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[129]~13                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[130]~12                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[131]~11                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[132]~10                     ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[27]~18                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[96]~9                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[97]~8                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[98]~7                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[99]~6                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~17                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[64]~5                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[65]~4                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[66]~3                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[29]~16                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[32]~2                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[33]~1                       ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[0]~0                        ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~14                         ; 2       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_31_result_int[32]~64         ; 2       ;
; Mux31~6                                                                                                                          ; 1       ;
; Equal0~36                                                                                                                        ; 1       ;
; Equal0~35                                                                                                                        ; 1       ;
; Equal0~34                                                                                                                        ; 1       ;
; Mux7~2                                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[24]~7                                             ; 1       ;
; Mux7~1                                                                                                                           ; 1       ;
; Mux7~0                                                                                                                           ; 1       ;
; Equal0~33                                                                                                                        ; 1       ;
; Mux20~3                                                                                                                          ; 1       ;
; Mux20~2                                                                                                                          ; 1       ;
; Mux20~1                                                                                                                          ; 1       ;
; Mux20~0                                                                                                                          ; 1       ;
; Equal0~32                                                                                                                        ; 1       ;
; Mux5~3                                                                                                                           ; 1       ;
; Mux5~2                                                                                                                           ; 1       ;
; Mux5~1                                                                                                                           ; 1       ;
; Mux5~0                                                                                                                           ; 1       ;
; Equal0~31                                                                                                                        ; 1       ;
; Mux6~3                                                                                                                           ; 1       ;
; Mux6~2                                                                                                                           ; 1       ;
; Mux6~1                                                                                                                           ; 1       ;
; Mux6~0                                                                                                                           ; 1       ;
; Equal0~30                                                                                                                        ; 1       ;
; Mux4~2                                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[27]~6                                             ; 1       ;
; Mux4~1                                                                                                                           ; 1       ;
; Mux4~0                                                                                                                           ; 1       ;
; Equal0~29                                                                                                                        ; 1       ;
; Mux19~2                                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[12]~5                                             ; 1       ;
; Mux19~1                                                                                                                          ; 1       ;
; Mux19~0                                                                                                                          ; 1       ;
; Equal0~28                                                                                                                        ; 1       ;
; Mux3~3                                                                                                                           ; 1       ;
; Mux3~2                                                                                                                           ; 1       ;
; Mux3~1                                                                                                                           ; 1       ;
; Mux3~0                                                                                                                           ; 1       ;
; Equal0~27                                                                                                                        ; 1       ;
; Mux30~2                                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[1]~4                                              ; 1       ;
; Mux30~1                                                                                                                          ; 1       ;
; Mux30~0                                                                                                                          ; 1       ;
; Equal0~26                                                                                                                        ; 1       ;
; Equal0~25                                                                                                                        ; 1       ;
; Mux2~2                                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[29]~3                                             ; 1       ;
; Mux2~1                                                                                                                           ; 1       ;
; Mux2~0                                                                                                                           ; 1       ;
; Equal0~24                                                                                                                        ; 1       ;
; Mux18~3                                                                                                                          ; 1       ;
; Mux18~2                                                                                                                          ; 1       ;
; Mux18~1                                                                                                                          ; 1       ;
; Mux18~0                                                                                                                          ; 1       ;
; Equal0~23                                                                                                                        ; 1       ;
; Mux1~3                                                                                                                           ; 1       ;
; Mux1~2                                                                                                                           ; 1       ;
; Mux1~1                                                                                                                           ; 1       ;
; Mux1~0                                                                                                                           ; 1       ;
; Equal0~22                                                                                                                        ; 1       ;
; Mux25~3                                                                                                                          ; 1       ;
; Mux25~2                                                                                                                          ; 1       ;
; Mux25~1                                                                                                                          ; 1       ;
; Mux25~0                                                                                                                          ; 1       ;
; Equal0~21                                                                                                                        ; 1       ;
; Mux0~2                                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[31]~2                                             ; 1       ;
; Mux0~1                                                                                                                           ; 1       ;
; Mux0~0                                                                                                                           ; 1       ;
; Equal0~20                                                                                                                        ; 1       ;
; Mux17~2                                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[14]~1                                             ; 1       ;
; Mux17~1                                                                                                                          ; 1       ;
; Mux17~0                                                                                                                          ; 1       ;
; Equal0~19                                                                                                                        ; 1       ;
; Mux22~3                                                                                                                          ; 1       ;
; Mux22~2                                                                                                                          ; 1       ;
; Mux22~1                                                                                                                          ; 1       ;
; Mux22~0                                                                                                                          ; 1       ;
; Equal0~18                                                                                                                        ; 1       ;
; Mux26~3                                                                                                                          ; 1       ;
; Mux26~2                                                                                                                          ; 1       ;
; Mux26~1                                                                                                                          ; 1       ;
; Mux26~0                                                                                                                          ; 1       ;
; Equal0~17                                                                                                                        ; 1       ;
; Equal0~16                                                                                                                        ; 1       ;
; Mux28~3                                                                                                                          ; 1       ;
; Mux28~2                                                                                                                          ; 1       ;
; Mux28~1                                                                                                                          ; 1       ;
; Mux28~0                                                                                                                          ; 1       ;
; Equal0~15                                                                                                                        ; 1       ;
; Mux16~3                                                                                                                          ; 1       ;
; Mux16~2                                                                                                                          ; 1       ;
; Mux16~1                                                                                                                          ; 1       ;
; Mux16~0                                                                                                                          ; 1       ;
; Equal0~14                                                                                                                        ; 1       ;
; Mux15~3                                                                                                                          ; 1       ;
; Mux15~2                                                                                                                          ; 1       ;
; Mux15~1                                                                                                                          ; 1       ;
; Mux15~0                                                                                                                          ; 1       ;
; Equal0~13                                                                                                                        ; 1       ;
; Mux24~3                                                                                                                          ; 1       ;
; Mux24~2                                                                                                                          ; 1       ;
; Mux24~1                                                                                                                          ; 1       ;
; Mux24~0                                                                                                                          ; 1       ;
; Equal0~12                                                                                                                        ; 1       ;
; Mux14~3                                                                                                                          ; 1       ;
; Mux14~2                                                                                                                          ; 1       ;
; Mux14~1                                                                                                                          ; 1       ;
; Mux14~0                                                                                                                          ; 1       ;
; Equal0~11                                                                                                                        ; 1       ;
; Mux23~3                                                                                                                          ; 1       ;
; Mux23~2                                                                                                                          ; 1       ;
; Mux23~1                                                                                                                          ; 1       ;
; Mux23~0                                                                                                                          ; 1       ;
; Equal0~10                                                                                                                        ; 1       ;
; Mux13~3                                                                                                                          ; 1       ;
; Mux13~2                                                                                                                          ; 1       ;
; Mux13~1                                                                                                                          ; 1       ;
; Mux13~0                                                                                                                          ; 1       ;
; Equal0~9                                                                                                                         ; 1       ;
; Mux31~4                                                                                                                          ; 1       ;
; Mux31~3                                                                                                                          ; 1       ;
; Mux31~2                                                                                                                          ; 1       ;
; Equal0~8                                                                                                                         ; 1       ;
; Equal0~7                                                                                                                         ; 1       ;
; Mux11~3                                                                                                                          ; 1       ;
; Mux11~2                                                                                                                          ; 1       ;
; Mux11~1                                                                                                                          ; 1       ;
; Mux11~0                                                                                                                          ; 1       ;
; Equal0~6                                                                                                                         ; 1       ;
; Mux12~3                                                                                                                          ; 1       ;
; Mux12~2                                                                                                                          ; 1       ;
; Mux12~1                                                                                                                          ; 1       ;
; Mux12~0                                                                                                                          ; 1       ;
; Equal0~5                                                                                                                         ; 1       ;
; Mux10~2                                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|quotient[21]~0                                             ; 1       ;
; Mux10~1                                                                                                                          ; 1       ;
; Mux10~0                                                                                                                          ; 1       ;
; Equal0~4                                                                                                                         ; 1       ;
; Mux27~3                                                                                                                          ; 1       ;
; Mux27~2                                                                                                                          ; 1       ;
; Mux27~1                                                                                                                          ; 1       ;
; Mux27~0                                                                                                                          ; 1       ;
; Equal0~3                                                                                                                         ; 1       ;
; Mux9~3                                                                                                                           ; 1       ;
; Mux9~2                                                                                                                           ; 1       ;
; Mux9~1                                                                                                                           ; 1       ;
; Mux9~0                                                                                                                           ; 1       ;
; Equal0~2                                                                                                                         ; 1       ;
; Mux21~3                                                                                                                          ; 1       ;
; Mux21~2                                                                                                                          ; 1       ;
; Mux21~1                                                                                                                          ; 1       ;
; Mux21~0                                                                                                                          ; 1       ;
; Equal0~1                                                                                                                         ; 1       ;
; Mux29~3                                                                                                                          ; 1       ;
; Mux29~2                                                                                                                          ; 1       ;
; Mux29~1                                                                                                                          ; 1       ;
; Mux29~0                                                                                                                          ; 1       ;
; Equal0~0                                                                                                                         ; 1       ;
; Mux8~4                                                                                                                           ; 1       ;
; Mux8~3                                                                                                                           ; 1       ;
; Mux8~2                                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[960]~495                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[961]~494                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[962]~493                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[963]~492                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[964]~491                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[965]~490                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[966]~489                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[967]~488                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[968]~487                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[969]~486                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[970]~485                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[971]~484                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[972]~483                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[973]~482                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[974]~481                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[975]~480                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[976]~479                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[977]~478                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[978]~477                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[979]~476                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[980]~475                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[981]~474                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[982]~473                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[983]~472                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[984]~471                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[985]~470                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[986]~469                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[987]~468                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[988]~467                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[989]~466                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[990]~465                    ; 1       ;
; lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|_~0            ; 1       ;
; Mux8~1                                                                                                                           ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT35                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT34                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT33                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT32                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT31                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT30                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT29                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT28                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT27                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT26                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT25                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT24                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT23                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT22                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT21                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT20                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT19                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT18                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT17                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT16                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT15                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT14                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT13                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT12                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT11                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT10                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT9                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT8                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT7                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT6                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT5                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT4                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT3                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT2                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1~DATAOUT1                                                                        ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1                                                                                 ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~3                                                                               ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~2                                                                               ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~1                                                                               ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~0                                                                               ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT31                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT30                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT29                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT28                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT27                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT26                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT25                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT24                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT23                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT22                                                                       ; 1       ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5~DATAOUT21                                                                       ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y31_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_r4t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y33_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_r4t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y32_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,828 / 71,559 ( 4 % ) ;
; C16 interconnects     ; 77 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 1,497 / 46,848 ( 3 % ) ;
; Direct links          ; 351 / 71,559 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 411 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 76 / 2,496 ( 3 % )     ;
; R4 interconnects      ; 1,547 / 62,424 ( 2 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.15) ; Number of LABs  (Total = 101) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 1                             ;
; 13                                          ; 1                             ;
; 14                                          ; 3                             ;
; 15                                          ; 12                            ;
; 16                                          ; 79                            ;
+---------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.83) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 12                            ;
; 16                                           ; 77                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.66) ; Number of LABs  (Total = 101) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 2                             ;
; 2                                                ; 0                             ;
; 3                                                ; 0                             ;
; 4                                                ; 1                             ;
; 5                                                ; 1                             ;
; 6                                                ; 7                             ;
; 7                                                ; 10                            ;
; 8                                                ; 2                             ;
; 9                                                ; 5                             ;
; 10                                               ; 6                             ;
; 11                                               ; 5                             ;
; 12                                               ; 11                            ;
; 13                                               ; 7                             ;
; 14                                               ; 8                             ;
; 15                                               ; 16                            ;
; 16                                               ; 19                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.28) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 2                             ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 9                             ;
; 31                                           ; 7                             ;
; 32                                           ; 15                            ;
; 33                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ; 102       ; 102       ; 0            ; 34           ; 0            ; 0            ; 68           ; 0            ; 34           ; 68           ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ; 0         ; 0         ; 102          ; 68           ; 102          ; 102          ; 34           ; 102          ; 68           ; 34           ; 102          ; 102          ; 102          ; 68           ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overF              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fx[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fx[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fx[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fx[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inB[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inA[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 °C ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; fx[1],I/O            ; 69.2              ;
; I/O             ; fx[1]                ; 12.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; fx[1]           ; result[3]$latch      ; 1.969             ;
; fx[0]           ; result[3]$latch      ; 1.223             ;
; inB[4]          ; result[15]$latch     ; 1.223             ;
; inB[5]          ; result[15]$latch     ; 1.223             ;
; inB[6]          ; result[15]$latch     ; 1.223             ;
; inB[7]          ; result[15]$latch     ; 1.223             ;
; inB[8]          ; result[15]$latch     ; 1.223             ;
; inB[9]          ; result[15]$latch     ; 1.223             ;
; inB[10]         ; result[15]$latch     ; 1.223             ;
; inB[11]         ; result[15]$latch     ; 1.223             ;
; inB[12]         ; result[15]$latch     ; 1.223             ;
; inB[13]         ; result[15]$latch     ; 1.223             ;
; inB[14]         ; result[15]$latch     ; 1.223             ;
; inB[15]         ; result[15]$latch     ; 1.223             ;
; inB[16]         ; result[16]$latch     ; 1.223             ;
; inB[0]          ; result[3]$latch      ; 1.223             ;
; inB[1]          ; result[3]$latch      ; 1.223             ;
; inB[2]          ; result[3]$latch      ; 1.223             ;
; inB[3]          ; result[3]$latch      ; 1.223             ;
; inA[0]          ; result[3]$latch      ; 1.223             ;
; inA[1]          ; result[3]$latch      ; 1.223             ;
; inA[2]          ; result[3]$latch      ; 1.223             ;
; inA[3]          ; result[3]$latch      ; 1.223             ;
; inA[4]          ; result[15]$latch     ; 1.223             ;
; inA[5]          ; result[15]$latch     ; 1.223             ;
; inA[6]          ; result[15]$latch     ; 1.223             ;
; inA[7]          ; result[15]$latch     ; 1.223             ;
; inA[8]          ; result[15]$latch     ; 1.223             ;
; inA[9]          ; result[15]$latch     ; 1.223             ;
; inA[10]         ; result[15]$latch     ; 1.223             ;
; inA[11]         ; result[15]$latch     ; 1.223             ;
; inA[12]         ; result[15]$latch     ; 1.223             ;
; inA[13]         ; result[15]$latch     ; 1.223             ;
; inA[14]         ; result[15]$latch     ; 1.223             ;
; inA[15]         ; result[15]$latch     ; 1.223             ;
; inA[16]         ; result[16]$latch     ; 1.223             ;
; inB[17]         ; result[30]$latch     ; 1.222             ;
; inA[18]         ; result[30]$latch     ; 1.222             ;
; inA[19]         ; result[30]$latch     ; 1.222             ;
; inA[20]         ; result[30]$latch     ; 1.222             ;
; inA[21]         ; result[30]$latch     ; 1.222             ;
; inA[22]         ; result[30]$latch     ; 1.222             ;
; inA[23]         ; result[30]$latch     ; 1.222             ;
; inA[24]         ; result[30]$latch     ; 1.222             ;
; inA[25]         ; result[30]$latch     ; 1.222             ;
; inA[26]         ; result[30]$latch     ; 1.222             ;
; inA[27]         ; result[30]$latch     ; 1.222             ;
; inA[28]         ; result[30]$latch     ; 1.222             ;
; inA[29]         ; result[30]$latch     ; 1.222             ;
; inA[30]         ; result[30]$latch     ; 1.222             ;
; inA[17]         ; result[30]$latch     ; 1.222             ;
; inB[18]         ; result[30]$latch     ; 1.222             ;
; inB[19]         ; result[30]$latch     ; 1.222             ;
; inB[20]         ; result[30]$latch     ; 1.222             ;
; inB[21]         ; result[30]$latch     ; 1.222             ;
; inB[22]         ; result[30]$latch     ; 1.222             ;
; inB[23]         ; result[30]$latch     ; 1.222             ;
; inB[24]         ; result[30]$latch     ; 1.222             ;
; inB[25]         ; result[30]$latch     ; 1.222             ;
; inB[26]         ; result[30]$latch     ; 1.222             ;
; inB[27]         ; result[30]$latch     ; 1.222             ;
; inB[28]         ; result[30]$latch     ; 1.222             ;
; inB[29]         ; result[30]$latch     ; 1.222             ;
; inB[30]         ; result[30]$latch     ; 1.222             ;
; inA[31]         ; result[31]$latch     ; 0.934             ;
; inB[31]         ; result[31]$latch     ; 0.934             ;
; fx[2]           ; result[30]$latch     ; 0.415             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 67 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25F324I7 for design "musa"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25F324C7 is compatible
    Info (176445): Device EP3C40F324C7 is compatible
    Info (176445): Device EP3C40F324I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H4
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H3
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location E18
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 102 pins of 102 total pins
    Info (169086): Pin result[0] not assigned to an exact location on the device
    Info (169086): Pin result[1] not assigned to an exact location on the device
    Info (169086): Pin result[2] not assigned to an exact location on the device
    Info (169086): Pin result[3] not assigned to an exact location on the device
    Info (169086): Pin result[4] not assigned to an exact location on the device
    Info (169086): Pin result[5] not assigned to an exact location on the device
    Info (169086): Pin result[6] not assigned to an exact location on the device
    Info (169086): Pin result[7] not assigned to an exact location on the device
    Info (169086): Pin result[8] not assigned to an exact location on the device
    Info (169086): Pin result[9] not assigned to an exact location on the device
    Info (169086): Pin result[10] not assigned to an exact location on the device
    Info (169086): Pin result[11] not assigned to an exact location on the device
    Info (169086): Pin result[12] not assigned to an exact location on the device
    Info (169086): Pin result[13] not assigned to an exact location on the device
    Info (169086): Pin result[14] not assigned to an exact location on the device
    Info (169086): Pin result[15] not assigned to an exact location on the device
    Info (169086): Pin result[16] not assigned to an exact location on the device
    Info (169086): Pin result[17] not assigned to an exact location on the device
    Info (169086): Pin result[18] not assigned to an exact location on the device
    Info (169086): Pin result[19] not assigned to an exact location on the device
    Info (169086): Pin result[20] not assigned to an exact location on the device
    Info (169086): Pin result[21] not assigned to an exact location on the device
    Info (169086): Pin result[22] not assigned to an exact location on the device
    Info (169086): Pin result[23] not assigned to an exact location on the device
    Info (169086): Pin result[24] not assigned to an exact location on the device
    Info (169086): Pin result[25] not assigned to an exact location on the device
    Info (169086): Pin result[26] not assigned to an exact location on the device
    Info (169086): Pin result[27] not assigned to an exact location on the device
    Info (169086): Pin result[28] not assigned to an exact location on the device
    Info (169086): Pin result[29] not assigned to an exact location on the device
    Info (169086): Pin result[30] not assigned to an exact location on the device
    Info (169086): Pin result[31] not assigned to an exact location on the device
    Info (169086): Pin overF not assigned to an exact location on the device
    Info (169086): Pin zero not assigned to an exact location on the device
    Info (169086): Pin fx[3] not assigned to an exact location on the device
    Info (169086): Pin fx[1] not assigned to an exact location on the device
    Info (169086): Pin fx[2] not assigned to an exact location on the device
    Info (169086): Pin inB[23] not assigned to an exact location on the device
    Info (169086): Pin inA[23] not assigned to an exact location on the device
    Info (169086): Pin fx[0] not assigned to an exact location on the device
    Info (169086): Pin inB[31] not assigned to an exact location on the device
    Info (169086): Pin inB[2] not assigned to an exact location on the device
    Info (169086): Pin inB[1] not assigned to an exact location on the device
    Info (169086): Pin inB[0] not assigned to an exact location on the device
    Info (169086): Pin inB[4] not assigned to an exact location on the device
    Info (169086): Pin inB[3] not assigned to an exact location on the device
    Info (169086): Pin inB[6] not assigned to an exact location on the device
    Info (169086): Pin inB[5] not assigned to an exact location on the device
    Info (169086): Pin inB[8] not assigned to an exact location on the device
    Info (169086): Pin inB[7] not assigned to an exact location on the device
    Info (169086): Pin inB[10] not assigned to an exact location on the device
    Info (169086): Pin inB[9] not assigned to an exact location on the device
    Info (169086): Pin inB[12] not assigned to an exact location on the device
    Info (169086): Pin inB[11] not assigned to an exact location on the device
    Info (169086): Pin inB[14] not assigned to an exact location on the device
    Info (169086): Pin inB[13] not assigned to an exact location on the device
    Info (169086): Pin inB[16] not assigned to an exact location on the device
    Info (169086): Pin inB[15] not assigned to an exact location on the device
    Info (169086): Pin inB[18] not assigned to an exact location on the device
    Info (169086): Pin inB[17] not assigned to an exact location on the device
    Info (169086): Pin inB[20] not assigned to an exact location on the device
    Info (169086): Pin inB[19] not assigned to an exact location on the device
    Info (169086): Pin inB[22] not assigned to an exact location on the device
    Info (169086): Pin inB[21] not assigned to an exact location on the device
    Info (169086): Pin inB[24] not assigned to an exact location on the device
    Info (169086): Pin inB[25] not assigned to an exact location on the device
    Info (169086): Pin inB[26] not assigned to an exact location on the device
    Info (169086): Pin inB[27] not assigned to an exact location on the device
    Info (169086): Pin inB[28] not assigned to an exact location on the device
    Info (169086): Pin inB[29] not assigned to an exact location on the device
    Info (169086): Pin inB[30] not assigned to an exact location on the device
    Info (169086): Pin inA[31] not assigned to an exact location on the device
    Info (169086): Pin inA[2] not assigned to an exact location on the device
    Info (169086): Pin inA[1] not assigned to an exact location on the device
    Info (169086): Pin inA[0] not assigned to an exact location on the device
    Info (169086): Pin inA[4] not assigned to an exact location on the device
    Info (169086): Pin inA[3] not assigned to an exact location on the device
    Info (169086): Pin inA[6] not assigned to an exact location on the device
    Info (169086): Pin inA[5] not assigned to an exact location on the device
    Info (169086): Pin inA[8] not assigned to an exact location on the device
    Info (169086): Pin inA[7] not assigned to an exact location on the device
    Info (169086): Pin inA[10] not assigned to an exact location on the device
    Info (169086): Pin inA[9] not assigned to an exact location on the device
    Info (169086): Pin inA[12] not assigned to an exact location on the device
    Info (169086): Pin inA[11] not assigned to an exact location on the device
    Info (169086): Pin inA[14] not assigned to an exact location on the device
    Info (169086): Pin inA[13] not assigned to an exact location on the device
    Info (169086): Pin inA[16] not assigned to an exact location on the device
    Info (169086): Pin inA[15] not assigned to an exact location on the device
    Info (169086): Pin inA[18] not assigned to an exact location on the device
    Info (169086): Pin inA[17] not assigned to an exact location on the device
    Info (169086): Pin inA[20] not assigned to an exact location on the device
    Info (169086): Pin inA[19] not assigned to an exact location on the device
    Info (169086): Pin inA[22] not assigned to an exact location on the device
    Info (169086): Pin inA[21] not assigned to an exact location on the device
    Info (169086): Pin inA[24] not assigned to an exact location on the device
    Info (169086): Pin inA[25] not assigned to an exact location on the device
    Info (169086): Pin inA[26] not assigned to an exact location on the device
    Info (169086): Pin inA[27] not assigned to an exact location on the device
    Info (169086): Pin inA[28] not assigned to an exact location on the device
    Info (169086): Pin inA[29] not assigned to an exact location on the device
    Info (169086): Pin inA[30] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'musa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Mux8~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Equal0~0
        Info (176357): Destination node Equal0~1
        Info (176357): Destination node Equal0~2
        Info (176357): Destination node Equal0~3
        Info (176357): Destination node Equal0~5
        Info (176357): Destination node Equal0~7
        Info (176357): Destination node Equal0~9
        Info (176357): Destination node Equal0~10
        Info (176357): Destination node Equal0~11
        Info (176357): Destination node Equal0~12
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 102 (unused VREF, 2.5V VCCIO, 68 input, 34 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X10_Y23 to location X20_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Filipe Boaventura/Documents/ECOMP/5º Semestre/SD/Problema 2/t02-core-musa/rtl/output_files/musa.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 749 megabytes
    Info: Processing ended: Thu Oct 16 16:39:49 2014
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Filipe Boaventura/Documents/ECOMP/5º Semestre/SD/Problema 2/t02-core-musa/rtl/output_files/musa.fit.smsg.


