TimeQuest Timing Analyzer report for prime_8bits
Thu Jul 14 21:53:20 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk'
 12. Slow Model Hold: 'i_clk'
 13. Slow Model Recovery: 'i_clk'
 14. Slow Model Removal: 'i_clk'
 15. Slow Model Minimum Pulse Width: 'i_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'i_clk'
 26. Fast Model Hold: 'i_clk'
 27. Fast Model Recovery: 'i_clk'
 28. Fast Model Removal: 'i_clk'
 29. Fast Model Minimum Pulse Width: 'i_clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; prime_8bits                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.44 MHz ; 116.44 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -7.588 ; -93.599       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -0.802 ; -17.484       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 1.429 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -72.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.588 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.627      ;
; -7.588 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.627      ;
; -7.584 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.623      ;
; -7.584 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.623      ;
; -7.525 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.565      ;
; -7.525 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.565      ;
; -7.520 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.560      ;
; -7.520 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.560      ;
; -7.493 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.533      ;
; -7.493 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.533      ;
; -7.252 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.292      ;
; -7.252 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 8.292      ;
; -6.971 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.010      ;
; -6.971 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 8.010      ;
; -6.478 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 7.518      ;
; -6.478 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 7.518      ;
; -6.368 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 7.406      ;
; -6.364 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 7.402      ;
; -6.305 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 7.344      ;
; -6.300 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 7.339      ;
; -6.273 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 7.312      ;
; -6.032 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 7.071      ;
; -5.985 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 7.023      ;
; -5.981 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 7.019      ;
; -5.922 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.961      ;
; -5.917 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.956      ;
; -5.890 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.929      ;
; -5.875 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 6.915      ;
; -5.875 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 6.915      ;
; -5.833 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.872      ;
; -5.833 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.872      ;
; -5.751 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 6.789      ;
; -5.649 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.688      ;
; -5.501 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 6.541      ;
; -5.501 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 6.541      ;
; -5.368 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 6.406      ;
; -5.273 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 6.311      ;
; -5.269 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 6.307      ;
; -5.258 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.297      ;
; -5.210 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.249      ;
; -5.205 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.244      ;
; -5.178 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 6.217      ;
; -4.937 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.976      ;
; -4.875 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.914      ;
; -4.782 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 5.822      ;
; -4.782 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 5.822      ;
; -4.736 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.775      ;
; -4.736 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.775      ;
; -4.656 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 5.694      ;
; -4.655 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.694      ;
; -4.613 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 5.651      ;
; -4.556 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.595      ;
; -4.272 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.311      ;
; -4.232 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 5.268      ;
; -4.232 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 5.268      ;
; -4.230 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 5.268      ;
; -4.103 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 5.139      ;
; -4.103 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 5.139      ;
; -4.000 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 5.039      ;
; -3.976 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 5.014      ;
; -3.972 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 5.010      ;
; -3.943 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.979      ;
; -3.943 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.979      ;
; -3.913 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.952      ;
; -3.908 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.947      ;
; -3.881 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.920      ;
; -3.837 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.876      ;
; -3.703 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.741      ;
; -3.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.699      ;
; -3.640 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.679      ;
; -3.518 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.556      ;
; -3.472 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.510      ;
; -3.359 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.397      ;
; -3.353 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.391      ;
; -3.300 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.339      ;
; -3.289 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.328      ;
; -3.287 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.322      ;
; -3.262 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.301      ;
; -3.242 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.281      ;
; -3.158 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.193      ;
; -3.133 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.171      ;
; -3.089 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.127      ;
; -3.059 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.095      ;
; -3.021 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 4.060      ;
; -2.998 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.033      ;
; -2.896 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.932      ;
; -2.825 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.861      ;
; -2.821 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 3.858      ;
; -2.821 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 3.858      ;
; -2.771 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.810      ;
; -2.746 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.784      ;
; -2.638 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.674      ;
; -2.594 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_control:u_control|state.s1                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.629      ;
; -2.592 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.631      ;
; -2.553 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.589      ;
; -2.535 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.574      ;
; -2.519 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.555      ;
; -2.519 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.555      ;
; -2.491 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.527      ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; prime_control:u_control|state.idle                                                                    ; prime_control:u_control|state.idle                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; prime_control:u_control|state.idle                                                                    ; prime_control:u_control|state.init                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.713 ; prime_control:u_control|state.s0                                                                      ; prime_control:u_control|state.s1                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.979      ;
; 0.714 ; prime_control:u_control|state.s6                                                                      ; prime_control:u_control|state.idle                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.980      ;
; 0.717 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.983      ;
; 0.741 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ; prime_control:u_control|state.s3                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.007      ;
; 0.776 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.042      ;
; 0.779 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.045      ;
; 0.798 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.064      ;
; 0.803 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.083      ;
; 0.826 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[2]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.093      ;
; 0.829 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; prime_control:u_control|state.s4                                                                      ; prime_control:u_control|state.s5                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.105      ;
; 0.844 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.112      ;
; 0.853 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.125      ;
; 0.866 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[1]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.132      ;
; 0.871 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[3]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.137      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.943 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.209      ;
; 0.958 ; prime_control:u_control|state.s6                                                                      ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.224      ;
; 0.997 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.263      ;
; 1.008 ; prime_control:u_control|state.s3                                                                      ; prime_control:u_control|state.s4                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.275      ;
; 1.010 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.275      ;
; 1.022 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.287      ;
; 1.022 ; prime_control:u_control|state.s2                                                                      ; prime_control:u_control|state.s3                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 1.289      ;
; 1.023 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.288      ;
; 1.070 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[7]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.336      ;
; 1.074 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[6]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.340      ;
; 1.085 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[4]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.351      ;
; 1.116 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[5]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.382      ;
; 1.125 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.391      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.127 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.392      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.134 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.400      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.429      ;
; 1.179 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.441      ;
; 1.181 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.446      ;
; 1.186 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ; i_clk        ; i_clk       ; 0.000        ; -0.004     ; 1.448      ;
; 1.188 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.465      ;
; 1.203 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.468      ;
; 1.204 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.470      ;
; 1.212 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.478      ;
; 1.212 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.479      ;
; 1.216 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.224 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.491      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.802 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.838      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.660 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.696      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.695      ;
+--------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk'                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.429 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.695      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.572 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.idle                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.idle                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.init                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.init                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s1                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s1                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s2                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s2                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s3                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s3                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s4                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s4                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s5                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s5                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s6                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s6                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_data[*]  ; i_clk      ; 3.686 ; 3.686 ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; 3.686 ; 3.686 ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; 3.529 ; 3.529 ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; 3.502 ; 3.502 ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; 3.471 ; 3.471 ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; 3.487 ; 3.487 ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; 3.683 ; 3.683 ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; 3.677 ; 3.677 ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; 0.236 ; 0.236 ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; 1.007 ; 1.007 ; Rise       ; i_clk           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; i_data[*]  ; i_clk      ; -0.006 ; -0.006 ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; -3.456 ; -3.456 ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; -3.299 ; -3.299 ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; -3.272 ; -3.272 ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; -3.241 ; -3.241 ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; -3.257 ; -3.257 ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; -3.453 ; -3.453 ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; -3.447 ; -3.447 ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; -0.006 ; -0.006 ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; -0.657 ; -0.657 ; Rise       ; i_clk           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 7.000 ; 7.000 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 7.668 ; 7.668 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 7.000 ; 7.000 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 7.668 ; 7.668 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -2.691 ; -17.493       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.064 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.747 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -72.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.691 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.725      ;
; -2.691 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.725      ;
; -2.677 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.712      ;
; -2.677 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.712      ;
; -2.676 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.710      ;
; -2.676 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.710      ;
; -2.637 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.672      ;
; -2.637 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.672      ;
; -2.634 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.669      ;
; -2.634 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.669      ;
; -2.518 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.553      ;
; -2.518 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.553      ;
; -2.424 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.459      ;
; -2.424 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.459      ;
; -2.196 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.231      ;
; -2.196 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.231      ;
; -2.166 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.200      ;
; -2.152 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.187      ;
; -2.151 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.185      ;
; -2.112 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.147      ;
; -2.109 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.144      ;
; -2.028 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.062      ;
; -2.014 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.049      ;
; -2.013 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 3.047      ;
; -1.993 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.028      ;
; -1.974 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.009      ;
; -1.971 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 3.006      ;
; -1.936 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.970      ;
; -1.936 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.970      ;
; -1.936 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.971      ;
; -1.936 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.971      ;
; -1.899 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.934      ;
; -1.855 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.890      ;
; -1.847 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.882      ;
; -1.847 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.882      ;
; -1.761 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.796      ;
; -1.727 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.761      ;
; -1.713 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.748      ;
; -1.712 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.746      ;
; -1.673 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.708      ;
; -1.671 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.706      ;
; -1.670 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.705      ;
; -1.554 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.589      ;
; -1.533 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.568      ;
; -1.512 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.547      ;
; -1.512 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.547      ;
; -1.469 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.503      ;
; -1.469 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.503      ;
; -1.460 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.495      ;
; -1.440 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.475      ;
; -1.411 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.445      ;
; -1.411 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.446      ;
; -1.273 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.307      ;
; -1.273 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.308      ;
; -1.272 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.304      ;
; -1.272 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.304      ;
; -1.221 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.253      ;
; -1.221 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.253      ;
; -1.181 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.216      ;
; -1.169 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.203      ;
; -1.155 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.190      ;
; -1.154 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.188      ;
; -1.153 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.185      ;
; -1.153 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.185      ;
; -1.115 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.150      ;
; -1.112 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.147      ;
; -1.105 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.140      ;
; -1.041 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.075      ;
; -1.021 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.056      ;
; -0.996 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 2.031      ;
; -0.972 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 2.006      ;
; -0.952 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 1.986      ;
; -0.903 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.938      ;
; -0.902 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.937      ;
; -0.884 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 1.918      ;
; -0.865 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.897      ;
; -0.858 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.893      ;
; -0.849 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.884      ;
; -0.842 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.877      ;
; -0.838 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.870      ;
; -0.814 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 1.848      ;
; -0.814 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.846      ;
; -0.806 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 1.840      ;
; -0.749 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.781      ;
; -0.746 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.778      ;
; -0.726 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.761      ;
; -0.712 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.744      ;
; -0.656 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.691      ;
; -0.655 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.687      ;
; -0.649 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_control:u_control|state.s1                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.681      ;
; -0.633 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.668      ;
; -0.618 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.650      ;
; -0.570 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.605      ;
; -0.567 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 1.602      ;
; -0.560 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_control:u_control|state.s1                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.592      ;
; -0.558 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.590      ;
; -0.532 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_control:u_control|state.s6                                                                        ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.564      ;
; -0.528 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.560      ;
; -0.528 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.560      ;
+--------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; prime_control:u_control|state.idle                                                                    ; prime_control:u_control|state.idle                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; prime_control:u_control|state.idle                                                                    ; prime_control:u_control|state.init                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; prime_control:u_control|state.s1                                                                      ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.324 ; prime_control:u_control|state.s0                                                                      ; prime_control:u_control|state.s1                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.477      ;
; 0.326 ; prime_control:u_control|state.s6                                                                      ; prime_control:u_control|state.idle                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.480      ;
; 0.344 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ; prime_control:u_control|state.s3                                                                        ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.495      ;
; 0.360 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; prime_control:u_control|state.s4                                                                      ; prime_control:u_control|state.s5                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.534      ;
; 0.410 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[2]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.561      ;
; 0.422 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[1]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.573      ;
; 0.425 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[3]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.576      ;
; 0.440 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.593      ;
; 0.442 ; prime_control:u_control|state.s6                                                                      ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.594      ;
; 0.447 ; prime_control:u_control|state.s5                                                                      ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.601      ;
; 0.456 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.610      ;
; 0.463 ; prime_control:u_control|state.s2                                                                      ; prime_control:u_control|state.s3                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; prime_control:u_control|state.s3                                                                      ; prime_control:u_control|state.s4                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.618      ;
; 0.498 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[7]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.659      ;
; 0.510 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[6]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.662      ;
; 0.511 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; prime_control:u_control|state.s4                                                                      ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[4]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.667      ;
; 0.516 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.674      ;
; 0.533 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; prime_datapath:u_datapath|reg_pp_Wbits:u_regX|o_Q[5]                                                  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.699      ;
; 0.548 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.713      ;
; 0.567 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.722      ;
+-------+-------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.968      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.899      ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk'                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0 ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; prime_control:u_control|state.init                                                ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.968      ;
+-------+-----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.idle                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.idle                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.init                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.init                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s1                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s1                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s2                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s2                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s3                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s3                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s4                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s4                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s5                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s5                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_control:u_control|state.s6                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_control:u_control|state.s6                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[6]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_Wbits:u_contDiv|q[7]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|counter_WbitsR1:u_countI|q[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.idle                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s1                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s2                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_control:u_control|state.s3                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; prime_datapath:u_datapath|module_8bits:u_module|module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; i_data[*]  ; i_clk      ; 2.027  ; 2.027  ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; 2.027  ; 2.027  ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; 1.921  ; 1.921  ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; 1.920  ; 1.920  ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; 1.900  ; 1.900  ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; 1.906  ; 1.906  ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; 2.019  ; 2.019  ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; 2.016  ; 2.016  ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; -0.106 ; -0.106 ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; 0.255  ; 0.255  ; Rise       ; i_clk           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; i_data[*]  ; i_clk      ; 0.226  ; 0.226  ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; -1.907 ; -1.907 ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; -1.801 ; -1.801 ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; -1.800 ; -1.800 ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; -1.780 ; -1.780 ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; -1.899 ; -1.899 ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; -1.896 ; -1.896 ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; 0.226  ; 0.226  ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; -0.095 ; -0.095 ; Rise       ; i_clk           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 3.908 ; 3.908 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 4.262 ; 4.262 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 3.908 ; 3.908 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 4.262 ; 4.262 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.588  ; 0.215 ; -0.802   ; 0.747   ; -1.380              ;
;  i_clk           ; -7.588  ; 0.215 ; -0.802   ; 0.747   ; -1.380              ;
; Design-wide TNS  ; -93.599 ; 0.0   ; -17.484  ; 0.0     ; -72.38              ;
;  i_clk           ; -93.599 ; 0.000 ; -17.484  ; 0.000   ; -72.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_data[*]  ; i_clk      ; 3.686 ; 3.686 ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; 3.686 ; 3.686 ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; 3.529 ; 3.529 ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; 3.502 ; 3.502 ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; 3.471 ; 3.471 ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; 3.487 ; 3.487 ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; 3.683 ; 3.683 ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; 3.677 ; 3.677 ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; 0.236 ; 0.236 ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; 1.007 ; 1.007 ; Rise       ; i_clk           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; i_data[*]  ; i_clk      ; 0.226  ; 0.226  ; Rise       ; i_clk           ;
;  i_data[0] ; i_clk      ; -1.907 ; -1.907 ; Rise       ; i_clk           ;
;  i_data[1] ; i_clk      ; -1.801 ; -1.801 ; Rise       ; i_clk           ;
;  i_data[2] ; i_clk      ; -1.800 ; -1.800 ; Rise       ; i_clk           ;
;  i_data[3] ; i_clk      ; -1.780 ; -1.780 ; Rise       ; i_clk           ;
;  i_data[4] ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_data[5] ; i_clk      ; -1.899 ; -1.899 ; Rise       ; i_clk           ;
;  i_data[6] ; i_clk      ; -1.896 ; -1.896 ; Rise       ; i_clk           ;
;  i_data[7] ; i_clk      ; 0.226  ; 0.226  ; Rise       ; i_clk           ;
; i_startn   ; i_clk      ; -0.095 ; -0.095 ; Rise       ; i_clk           ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 7.000 ; 7.000 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 7.668 ; 7.668 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_rdy     ; i_clk      ; 3.908 ; 3.908 ; Rise       ; i_clk           ;
; o_res     ; i_clk      ; 4.262 ; 4.262 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11466    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11466    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 89    ; 89   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 14 21:53:17 2016
Info: Command: quartus_sta prime_8bits -c prime_8bits
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prime_8bits.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.588       -93.599 i_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.802
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.802       -17.484 i_clk 
Info (332146): Worst-case removal slack is 1.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.429         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -72.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.691       -17.493 i_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clk 
Info (332146): Worst-case recovery slack is 0.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.064         0.000 i_clk 
Info (332146): Worst-case removal slack is 0.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.747         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -72.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Thu Jul 14 21:53:20 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


