---
type: resource
source: zhihu
url: https://www.zhihu.com/question/530097881/answer/2459179056
topics: [AI, 模型训练, 工程, 性能, 社会现象, Intel]
status: processed
para: resource
tags: []
created: 2026-02-02
updated: 2026-02-11
---
# 谈谈为何Intel IFS晶圆制造工艺的演进步伐落后于台积电，两者科技树有何区别？
[内容链接](https://www.zhihu.com/question/530097881/answer/2459179056)

INTC 10nm是与TSMC的分水岭，从当年“钴材料换代和产线工艺技改的角度” 谈谈：

当年，Intel同期导入了三项比较冒进的技术来技改初代10nm产线，无数波折：

- ArF DUV+SAQP：TSMC的光刻多重曝光从2-3-4演进了3年多，而Intel直接从SADP（2次曝光）跳升至SAQP（4次曝光），跳劈叉了 —— 为了在M0和M1层做一步到位且省下EUV成本，最终导致图形边缘不清晰，损失了良率和产能；
- COAG（有源栅极上接触）：把pitch长度缩短以便提高集成度，导致金属接触无法对齐了，进而良率跳水；
- 基材基线 - 钴局部互联：Intel旨在改善栅级间的电子迁移率，将基材由钴代铜钨/铜钌（衬底/导线/触点/中介层），包括M0/M1层的连接基线；然而因工艺复杂，产线迟迟不ready；
- 以及，还有另一个问题是后期上线EUV的ROI，同样产量情况下，Fab流水线占地面积大四倍，光刻机+4倍厂房扩建投入，已经是负经济效益了；厂房成本的影响很大，这也是当年为什么Samsung和SK延缓推进1z(10nm)以后节点的原因之一，且EUV进厂百般周折，且Capex负担重。

话说回来，IDM就是需要专注几项独道的工艺，引导一些有特色的设计方法学。Intel确实这么做了，也一度做的甚至比TSMC有特色，但是因为它的各大Fab都是给自己生产，又因为莫名其妙的追逐工艺（追逐微缩节点、钴代铜、COAG、SADP跳SAQP…等等），因此变成经济负担和风险了，随之引发产线重大事故；带来Chandler AZ Fab42那么大的厂区的亏损、产能利用率低，还要转移几个品类让TSMC代工(Atom)。所以Pat上任后一方面想缩减Fab资产，一方面推广IFS代工，一方面不再追逐制程而是直接改node名字了，埃米～；对于如今的IDM2.0战略，目前代工路线还不稳定，暂时少有哪个客户敢用这么不靠谱的node路线图。

![图片描述](https://picx.zhimg.com/v2-7d20b693ab3b4a7a8390faef3b9c07a5_r.jpg?source=2c26e567)

**特别谈谈当年钴代铜-钴互联的问题；**

当年，由于10nm工艺IP的特殊性而不能代工，需要IDM自产；其中原因就是上面罗列的几点。而改造和点亮新产线，又要重新规划新的capacity planning（年计）。

Intel并非不能设计7nm工艺，也有实力升级产线和大量机台设备；然而作为IDM，需要确保未来自营产品在工艺节点的连续性和领先性，发力钴互联也是这个目的，彻底技改一步打通到3nm甚至更微缩的节点。倘若单纯计算单位面积上的晶体管密度，Intel 10nm相比TSMC 7nm Gen1的密度还会更高【衬底/涂层/构型/导线和导线接点的优化效益就起到这么大作用】，因此Intel更希望在10nm节点先于其它竞争者实现钴互联逻辑电路的自主量产，而非从7nm/5nm才开始这种革新，由此挖深IDM的护城河。当年，Intel算是众多半导体制造Fab中的首个公开讨论和分享钴材料在电路制程技术细节的厂家了。

在芯片关键临界尺寸的微缩上，钨与铜合金是最常用的金属材料（另包括铜钌合金的电阻材料）；但当时认为，在10nm尺度以下已经比较难完成微缩，其导电效率在晶体管接点与局部中段金属导线这两部分的制程上已经是接近物理极限，就意味着钨和铜未来难以再继续作为接点，也就成为阻碍FinFET继续发挥效能的瓶颈了。

Intel也曾经在IEEE披露：【会在10nm节点的部分互连层上导入钴材料（首先在10nm互连的最底部两个超薄布线层中(M0/M1)使用钴互连），可改善5-10X的电子迁移率（减少1/5-1/10电子迁移），且降低2X的通路电阻（即原来一半的电阻率）；改造后的互连线路有助于让业内克服线路问题，进一步缩小晶体管尺寸。这期间，Intel还曾经将与晶体管栅极接触的钨金属层替换成钴金属层；之前选择用钨是因为钨有弹性且不会有电迁移问题。但是钨的电阻率很高。】

![图片描述](https://pic1.zhimg.com/v2-c64435c163bd40ff6dd226c2b62a4308_r.jpg?source=2c26e567)

但是，Fab产线导入钴材的方案反而会影响生产效率；是因为一方面是材料的物理特性，除了加工硬度高之外，实际场景是钴互联产线把电阻率加大了1X+，需要再引入其它的薄壁材料才能将过孔电阻降低30%从而才能提升互连性能。当然对于10nm/7nm而言，虽然30nm MMP铜互连可以满足要求，但钴材的战略预期更高，产线在10nm的商业输出受影响也好过于在5nm受影响。此外，产线设备也需要匹配材料物理属性，针对钴材替换，会伴随一批机台和电化学设备替换（比如昂贵的各种沉积设备等）。

> BTW：AMAT其实对此曾有个解释：不是晶体管的体积越小，效能会越高；在金属镀层的接点和导线上，反而是体积越小，效能越差，倘若把导线比喻成吸管，吸管越小是越容易阻塞，因此，导线材料的选择上有三个关键参考点，分别是填满能力、抗阻力、可靠度。

随着芯片制程的进一步微缩，所用的铜钨导线也会越细，带来的隐患是导线电阻升高、信号延迟增加和漏电率升高，引用一个对比数据：从45nm到22nm信号延迟增加了7%，从22到10nm增加22%，从10nm到7nm将会增加48%；因此基于钴材的新工艺导入在当时成为一种讨论趋势，而主要产能都集中在IDM的Intel才会选择尽早在10nm节点技改；同时也是因为其Capacity Planning的反应相比Foundry更慢，因此才有必要提前两个节点完成产线工艺的换代和量产准备。

> 所以，那些年Intel产能不足即由于10nm跳票，不仅卡在个别排产周期的问题，还有钴互连产线升级的失败；10nm产能跳票5-6年，期间又因为坚持上述特殊的技改工艺而导致10nm成为不能代工的，只能IDM自产；而即使点亮新产线后还要做新的capacity planning（年计）。而最终，本篇开始提到的三项改进技术合在一起反而把良率搞到零%去了。
> BTW：Atom SoC及部分Xeon SoC 10nm委托了TSMC代工，其中Atom硬核IP早已授权给TSMC（为了不同产线做后道工艺的修改）。
> 回顾，就像前面说到，当时30nm MMP铜互连可以满足10nm-7nm节点SuperFin的要求，但是Intel战略预期更长，于是冒进的改造整个产线和工艺，重新投资更换了大量设备…

其实到这个工艺节点，成本已经十分苛刻了，近几年工艺节点的几次shrink，10nm节点的单位晶体管面积相对于上一代节点缩小了37%，而到了7nm节点，它相对10nm节点单位晶体管面积缩小变成了20%-30%左右。其实，这就意味着在最新的工艺节点，即使不考虑一次性成本，平均成本的下降也变小了－－－须知摩尔定律Tick-Tock的主要动力就是成本下降，然而，在一次性成本快速提升但平均成本却下降很有限的时代，摩尔定律的进一步发展动力就不强了。

再加上，晶体管的集成度在随着特征尺寸缩小的同时上升速度也在减缓。这是因为从前的特征尺寸缩小比较“实诚”，最小栅长、最小金属线宽都在同步以相同比例缩小，而在16nm以下的时候特征尺寸缩小往往只是指栅长缩小，最小金属线宽缩小的倍数并没有这么大。所以呢，这就导致了实现相同功能的芯片随着特征尺寸缩小其芯片面积缩小倍数没那么大了。这个规律就挑战了新产线/新SKU的经济效益与技改投入的平衡。

[铜互联，还是无法替代？](https://link.zhihu.com/?target=https%3A//mp.weixin.qq.com/s/Ed4FDkJMTKVexLxfMWxw-A)

[]()
