VLOG	=	ncverilog
SRC		=	register_array.v reuse_module.v reuse_module_tb.v
ARG		=	+access+r

ncsim: register_array.v reuse_module.v reuse_module_tb.v
	$(VLOG) $(SRC) $(ARG)
