5.2.1.2RTL代码建模仿真
RTL代码建模使用Verilog HDL语言和Modelsim仿真工具，输入数据与Matlab 建模仿真的输入数据相同，是一个全频域等幅值的高斯白噪声信号，实部虚部位 宽均为16位，输入到verilog的滤波器模块，在Modelsim环境下进行仿真，得 到的输出数据用matlab进行分析，得到下面几幅仿真分析结果，分别与Matlab 仿真的结果进行对比：
65
图5-10 RTL建模仿真与Matlab建模仿真对比细节图一
图5-9、图5-10、图5-11三幅图为matlab仿真环境下滤波与抽取之后的的 输出结果的频域功率数据（蓝色数据）与modelsim仿真环境下滤波与抽取之后 的输出结果的频域功率数据（红色数据）的对比，纵轴的单位为dBo从上面三 幅图中可以看出，modelsim仿真的结果，也即RTL级verilog代码运算的结果基 本与matlab仿真的结果吻合，误差均小于0.05dB,通带最大波动0.5dB左右， 性能达到系统设计的要求。
66
102.5
102.4
102.3
102.2
102.1
102
101.9
101.8
101.7
101.6
101.5
图5-11 RTL建模仿真与Matlab建模仿真对比细节图二
