Desenvolvedores: Ezequias Kluyvert | Matheus Oliveira 
# MIPS-Processor

O projeto se trata do desenvolvimento do design de um **processador MIPS** com **pipeline de 5 est√°gios**, o objetivo foi evoluir um processador MIPS de ciclo √∫nico para essa nova arquitetura visando aumentar a vaz√£o de instru√ß√µes (throughput). Al√©m disso, foram desenvolvidas unidades de controle de conflitos ***(Hazards)*** e um sistema de mem√≥ria hier√°rquico com **Cache L1**.

- O projeto foi dividido em tr√™s fases principais:
   - Estrutura√ß√£o do Pipeline (Registradores de barreira).
   - Resolu√ß√£o de Hazards (Forwarding e Detec√ß√£o de Stall).
   - Implementa√ß√£o de Mem√≥ria Cache (Mapeamento Direto).

## M√©todologia de Teste

### üõ†Ô∏è Instru√ß√µes de Execu√ß√£o (EDA Playground)

Para validar o funcionamento completo do processador (Pipeline, Forwarding, Hazard Unit e Cache L1), utilizamos um **Testbench Mestre** (`tb_MIPS_Pipeline.vhd`) e um c√≥digo de teste unificado.

Siga os passos abaixo para reproduzir a simula√ß√£o:

### 1\. Configura√ß√£o do Ambiente

> Caso queira acessar o projeto no meu ambiente, acesse o [link do projeto no EDA Playground](https://edaplayground.com/x/mE4p).

1.  Fa√ßa o upload de todos os arquivos de design (`.vhd`) e do arquivo de mem√≥ria (`program.mem`) para o EDA Playground.
2.  No painel √† esquerda, configure:
      * **Simulator:** Aldec Riviera-PRO.
      * **Top Entity:** `tb_MIPS_Pipeline`
3.  **IMPORTANTE:** No campo **Run Options**, insira o comando abaixo para habilitar a visualiza√ß√£o de sinais internos (essencial para ver Cache e Forwarding):
    ```bash
    +access+r
    ```

### 2\. Sinais para Verifica√ß√£o (Waveform)

Ap√≥s clicar em **Run**, adicione os seguintes sinais na janela do EPWave para validar cada etapa do projeto:

#### üü¢ Sinais Globais e Fluxo do Pipeline

Monitore o fluxo b√°sico das instru√ß√µes pelos est√°gios.

  * `s_Clk` / `s_Rst`
  * `s_IF_Instruction[31:0]` (Instru√ß√£o no est√°gio Fetch)
  * `s_ID_Instruction[31:0]` (Instru√ß√£o no est√°gio Decode)
  * `s_EX_LUI_Data[31:0]` (Dado imediato deslocado)

#### üîµ Valida√ß√£o de Forwarding (Adiantamento)

Sinais cr√≠ticos para verificar se os dados est√£o sendo desviados corretamente para a ALU.

  * `s_ForwardA[1:0]` (Controle do MUX A: 00=Reg, 10=MEM, 01=WB)
  * `s_ForwardB[1:0]` (Controle do MUX B)
  * `s_Forwarded_A_Val[31:0]` (O valor real entrando na ALU ap√≥s o forwarding)
  * `s_EX_Int_Result[31:0]` (Resultado do c√°lculo da ALU)

#### üî¥ Valida√ß√£o de Hazards (Stall & Flush)

Sinais que indicam quando o processador pausa para resolver conflitos (Load-Use).

  * `s_PC_Write` (Se '0', o PC para de contar)
  * `s_Stall_IF_ID` (Se '1', trava a entrada do pipeline)
  * `s_Flush_ID_EX` (Se '1', insere uma "bolha" no est√°gio EX)

#### üü† Valida√ß√£o da Mem√≥ria Cache (L1)

Sinais internos do Controlador de Cache para verificar Hits e Misses.

  * `CPU_Address[31:0]` (Endere√ßo requisitado pelo processador)
  * `CPU_ReadData[31:0]` (Dado entregue pela Cache)
  * `s_Hit` (Indica se o dado estava na cache)
  * `s_Miss` (Indica se precisou buscar na RAM)
  * `s_Tag[23:0]` e `s_Index` (Detalhes do mapeamento interno)
  * `RAM_MemRead` (Monitora o acesso √† mem√≥ria f√≠sica externa)

#### üèÅ Valida√ß√£o de Escrita (Write Back)

Confirma√ß√£o de que o resultado final chegou ao destino correto.

  * `s_WB_WriteReg_Addr[4:0]` (Endere√ßo do registrador de destino)
  * `s_WB_WriteData_Final[31:0]` (O dado final gravado)
  * `RegWrite` (Habilita escrita em registradores inteiros)
  * `s_WB_FP_RegWrite` (Habilita escrita em registradores de ponto flutuante)

## Fase 1: Arquitetura do Pipeline
A primeira etapa consistiu em dividir o caminho de dados em 5 est√°gios independentes:

 - IF (Instruction Fetch): Busca da instru√ß√£o na mem√≥ria.
 - ID (Instruction Decode): Decodifica√ß√£o e leitura de registradores.
 - EX (Execute): C√°lculos da ALU (Inteira e Ponto Flutuante).
 - MEM (Memory Access): Leitura/Escrita na Mem√≥ria de Dados.
 - WB (Write Back): Escrita do resultado nos bancos de registradores.

Para isolar esses est√°gios, foram criados 4 registradores de pipeline: IF/ID, ID/EX, EX/MEM e MEM/WB. Estes componentes propagam tanto os dados quanto os sinais de controle (Control Unit) sincronizados com o clock.

## Fase 2: Tratamento de Conflitos (Hazards)
Com a sobreposi√ß√£o de instru√ß√µes, surgem depend√™ncias de dados e controle. Para garantir a execu√ß√£o correta sem a necessidade de inser√ß√£o manual de NOPs (software bubbles), foram implementadas duas unidades de hardware.

### 3.1. Unidade de Adiantamento (Forwarding Unit)

**O Problema:** Em uma sequ√™ncia como `add $t0, $t1, $t2` seguida de `sub $t3, $t0, $t4`, a instru√ß√£o `sub` tenta ler `$t0` no est√°gio ID enquanto a `add` ainda est√° no est√°gio EX ou MEM, criando um *Data Hazard*.

**A Solu√ß√£o:** A Unidade de Forwarding monitora os registradores de destino nos est√°gios MEM e WB. Se detectar que uma instru√ß√£o anterior est√° escrevendo em um registrador que a instru√ß√£o atual (no EX) precisa, ela ativa multiplexadores (MUX) para desviar o dado "fresco" diretamente para a ALU, ignorando o valor antigo do banco de registradores.


**Evid√™ncia de Funcionamento:**
No teste realizado (`add $10, $8, $9`), o registrador `$9` dependia de uma instru√ß√£o imediatamente anterior (Hazard EX) e o `$8` de uma instru√ß√£o anterior a essa (Hazard MEM).

> ![Diagrama de ondas demonstrando a implementa√ß√£o da t√©cnica de Forwarding](./assets/forwarding.png)
> 
> **Forwarding:** A simula√ß√£o mostra s_ForwardA alternando para 2 (~66ns, Hazard MEM) e 1 (~85ns, Hazard WB), desviando corretamente o dado 0x14 para a ALU. Isso comprova que a unidade interceptou o valor nos est√°gios finais e o entregou √† instru√ß√£o atual (s_Forwarded_A_Val), resolvendo a depend√™ncia de dados sem pausar o processador.

### 3.2. Unidade de Detec√ß√£o de Hazard (Stall & Flush)

**O Problema:** O *Load-Use Hazard*. Se uma instru√ß√£o carrega um dado da mem√≥ria (`lw $t0...`) e a pr√≥xima tenta us√°-lo (`add $t1, $t0...`), o Forwarding n√£o funciona, pois o dado s√≥ estar√° dispon√≠vel ap√≥s o est√°gio MEM.

**A Solu√ß√£o:** A Unidade de Detec√ß√£o de Hazard compara o registrador de destino de um Load no est√°gio EX com os operandos da instru√ß√£o no est√°gio ID. Se houver conflito:
1.  Desabilita a escrita no PC (`PC_Write = '0'`).
2.  Desabilita a escrita no registrador `IF/ID` (`Stall`).
3.  Zera os sinais de controle do registrador `ID/EX` (`Flush`), inserindo uma "bolha" no pipeline.


**Evid√™ncia de Funcionamento:**
O teste executou `lw` seguido imediatamente de uma instru√ß√£o dependente.

> ![Diagrama de ondas com Load-Use Hazard tratados](./assets/hazard.png)
> 
> **Load-Use Hazard:** Entre 140ns e 160ns, a unidade detecta a depend√™ncia cr√≠tica entre o lw (no est√°gio EX) e o add (no est√°gio ID). A resposta √© imediata: o sinal s_PC_Write cai para 0 e os sinais s_Stall_IF_ID e s_Flush_ID_EX sobem para 1. Essa a√ß√£o congela o PC e o registrador IF/ID, enquanto zera o est√°gio EX (bolha), for√ßando a instru√ß√£o 109_5020 a permanecer no est√°gio de decodifica√ß√£o por um ciclo adicional at√© o dado estar dispon√≠vel.

## 4. Fase 3: Sistema de Mem√≥ria (Cache L1)

Para mitigar a lat√™ncia de acesso √† mem√≥ria principal, foi implementada uma **Cache de Mapeamento Direto**.

**Especifica√ß√µes:**
* **Mapeamento:** Direto (Direct Mapped).
* **Pol√≠tica de Escrita:** Write-Through (escreve na Cache e na RAM simultaneamente).
* **Endere√ßamento:** O endere√ßo de 32 bits √© dividido em Tag (24 bits), Index (6 bits) e Offset (2 bits).

**Funcionamento:**
O Controlador de Cache intercepta as requisi√ß√µes do est√°gio MEM.
* **Leitura:** Se a Tag bater e o bit de validade for '1' (**Hit**), o dado √© entregue imediatamente. Se n√£o (**Miss**), o controlador busca na RAM, atualiza a cache e entrega o dado.
* **Escrita:** O dado √© escrito tanto na linha correspondente da Cache quanto na Mem√≥ria RAM.

**Evid√™ncia de Funcionamento:**
O teste realizou duas leituras no mesmo endere√ßo.

> ![Diagrama de ondas demonstrando a implementa√ß√£o da cache](./assets/cache.png)
> 
> **Mem√≥ria Cache:** Na instru√ß√£o final de Load (~145ns), o sinal s_Hit √© ativado ('1') enquanto o acesso externo RAM_MemRead permanece inativo ('0'). Isso comprova que o controlador interceptou a requisi√ß√£o e entregou o dado armazenado previamente (Hit), evitando o acesso lento √† mem√≥ria RAM principal.

---

## 5. Conclus√£o

O projeto foi conclu√≠do com sucesso, atendendo a todos os requisitos propostos. A implementa√ß√£o demonstrou a complexidade e os benef√≠cios do paralelismo em n√≠vel de instru√ß√£o (ILP).

**Resumo das valida√ß√µes:**
* [X] **Pipeline:** Fluxo cont√≠nuo de instru√ß√µes verificado.
* [X] **Forwarding:** Depend√™ncias de dados resolvidas sem perda de ciclos (exceto Load-Use).
* [X] **Intertravamento:** Load-Use Hazards tratados corretamente com inser√ß√£o de 1 ciclo de stall.
* [X] **Cache:** Princ√≠pio de localidade temporal comprovado atrav√©s da ocorr√™ncia de Hits e redu√ß√£o de acesso √† RAM.

O processador final √© capaz de executar um subconjunto robusto do conjunto de instru√ß√µes MIPS, incluindo opera√ß√µes aritm√©ticas inteiras, ponto flutuante e acessos √† mem√≥ria otimizados.
