# Coprocessador para Opera√ß√µes entre Matrizes

## üìå Introdu√ß√£o - Sobre o Projeto

Na disciplina MI - Sistemas Digitais do semestre 2025.1, foi proposto como primeiro problema o desenvolvimento de um **coprocessador** capaz de realizar opera√ß√µes entre matrizes, de modo que cada elemento da matriz √© representado por um **n√∫mero inteiro de 8 bits**, utilizando uma **FPGA na placa DE1-SoC**. O sistema conta com m√≥dulos dedicados para opera√ß√µes matriciais e gerenciamento de mem√≥ria. O projeto foi desenvolvido em **Verilog HDL** e modularizado de acordo com as opera√ß√µes, al√©m do acesso e gerenciamento de mem√≥ria da placa.

### ‚ú® Funcionalidades Implementadas
O coprocessador pode executar as seguintes opera√ß√µes:

- **Adi√ß√£o** de duas matrizes
- **Subtra√ß√£o** de duas matrizes
- **Multiplica√ß√£o** entre matrizes
- **Multiplica√ß√£o por um inteiro**
- **C√°lculo da matriz transposta**
- **C√°lculo da matriz oposta**
- **C√°lculo do determinante**

Na se√ß√£o de **Fundamenta√ß√£o Te√≥rica**, ser√£o explicitados os conceitos utilizados como base para a resolu√ß√£o do problema. Na se√ß√£o de **Metodologia**, ser√£o descritos os processos envolvidos no desenvolvimento do software, como as escolhas de abordagem, a defini√ß√£o dos requisitos e funcionalidades, e a ordem de codifica√ß√£o. Na se√ß√£o de **Conclus√£o**, ser√£o informadas brevemente as conclus√µes e os objetivos cumpridos. Por fim, na se√ß√£o de **Refer√™ncias**, ser√£o listadas as fontes utilizadas para a elabora√ß√£o da resolu√ß√£o.

## üèóÔ∏è Metodologia - Arquitetura do Sistema
O projeto √© composto pelos seguintes m√≥dulos principais:

### üîπ M√≥dulos de Opera√ß√£o

1. **`modulo_somador_subtrator.v`** - Realiza a soma e subtra√ß√£o de duas matrizes.
2. **`modulo_multiplicador.v`** - Implementa a multiplica√ß√£o de duas matrizes ou entre uma matriz e um n√∫mero inteiro.
3. **`modulo_transpor.v`** - Gera a matriz transposta.
4. **`modulo_oposto.v`** - Calcula a matriz oposta.
5. **`modulo_determinante.v`** - Calcula o determinante da matriz.

### üîπ M√≥dulos de Mem√≥ria

1. **`fluxo_ram.v`** - Implementa uma mem√≥ria RAM de porta √∫nica para armazenar os valores das matrizes.
2. **`preset_ram.v`** - Respons√°vel por inicializar e gravar duas matrizes 5√ó5 na RAM ao receber um sinal de `start`.

#### üìù Descri√ß√£o do `fluxo_ram.v`

Este m√≥dulo implementa uma mem√≥ria RAM de porta √∫nica utilizando o IP **altsyncram** da Intel Quartus. As principais caracter√≠sticas incluem:

- Tamanho de **256 palavras** de **16 bits**
- Opera√ß√£o no modo **SINGLE_PORT**
- Modo de leitura **NEW_DATA_NO_NBE_READ**
- Inicializa√ß√£o **n√£o definida** (`POWER_UP_UNINITIALIZED = "FALSE"`)
- Controle de escrita via sinal **wren**

#### üìù Descri√ß√£o do `preset_ram.v`

Este m√≥dulo √© respons√°vel por **preencher automaticamente** a RAM com duas matrizes 5√ó5. Ele utiliza um **sinal de controle `start`**, que, ao ser acionado, grava os valores predefinidos nas posi√ß√µes de mem√≥ria corretas.

- **Matriz 1**: Armazenada nos endere√ßos **0 a 24**
- **Matriz 2**: Armazenada nos endere√ßos **25 a 49**

A grava√ß√£o ocorre de forma sequencial, avan√ßando um endere√ßo por ciclo de clock, at√© que ambas as matrizes estejam carregadas.

## ‚öôÔ∏è Como Usar

### üéØ Requisitos
- **Placa DE1-SoC**
- **Intel Quartus Prime**
- **ModelSim** (para simula√ß√£o)

### üõ†Ô∏è Passos para Implementa√ß√£o
1. **Clone este reposit√≥rio:**
   ```sh
   git clone https://github.COMPLETAR.git
   ```
2. **Abra o Quartus e carregue o projeto.**
3. **Compile todos os m√≥dulos.**
4. **Realize a s√≠ntese e simula√ß√£o usando ModelSim.**
5. **Fa√ßa o upload do bitstream para a FPGA.**
6. **Teste as opera√ß√µes utilizando os sinais de controle.**

## üìä Resultados e Simula√ß√µes
Os testes foram realizados para validar cada uma das opera√ß√µes suportadas. Os resultados foram analisados usando **ModelSim**, em seguida foram aplicadas na placa para ser testado na pr√°tica, e confirmaram a corre√ß√£o das opera√ß√µes matriciais.

## üöÄ Pr√≥ximos Passos
- **Otimizar o desempenho da multiplica√ß√£o de matrizes** para reduzir a lat√™ncia.
- **Criar uma interface de comunica√ß√£o com um processador principal**.

## üìú Licen√ßa
Este projeto √© distribu√≠do sob a licen√ßa **MIT**. Sinta-se livre para utilizar, modificar e contribuir!

## Bibliografia
Contribui√ß√µes s√£o bem-vindas! Se voc√™ encontrar algum problema ou tiver sugest√µes de melhorias, abra uma issue ou envie um pull request.

---
üìå Desenvolvido por **[Jo√£o Marcelo Nascimento Fernandes, Leonardo Oliveira Almeida da Cruz, Jo√£o Gabriel]**
