Timing Analyzer report for add
Thu Nov  3 05:19:25 2022
Quartus Prime Version 22.3.0 Build 104 09/14/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Metastability Summary Slow 900mV 100C Model
 15. Metastability Summary Slow 900mV 0C Model
 16. Metastability Summary Fast 900mV 100C Model
 17. Metastability Summary Fast 900mV 0C Model
 18. Board Trace Model Assignments
 19. Input Transition Times
 20. Signal Integrity Metrics (Slow 900mv 100c Model)
 21. Setup Transfers
 22. Hold Transfers
 23. Recovery Transfers
 24. Removal Transfers
---- Setup Reports ----
     ---- i_clk Reports ----
           25. Command Info
           26. Summary of Paths
           27. Path #1: Setup slack is 5.892 
           28. Path #2: Setup slack is 5.892 
           29. Path #3: Setup slack is 5.892 
           30. Path #4: Setup slack is 5.892 
           31. Path #5: Setup slack is 5.892 
           32. Path #6: Setup slack is 5.892 
           33. Path #7: Setup slack is 5.892 
           34. Path #8: Setup slack is 5.892 
           35. Path #9: Setup slack is 5.892 
           36. Path #10: Setup slack is 5.892 
     ---- altera_reserved_tck Reports ----
           37. Command Info
           38. Summary of Paths
           39. Path #1: Setup slack is 6.676 
           40. Path #2: Setup slack is 7.768 
           41. Path #3: Setup slack is 13.792 
           42. Path #4: Setup slack is 16.904 
           43. Path #5: Setup slack is 16.953 
           44. Path #6: Setup slack is 17.271 
           45. Path #7: Setup slack is 17.831 
           46. Path #8: Setup slack is 17.915 
           47. Path #9: Setup slack is 17.922 
           48. Path #10: Setup slack is 18.009 
---- Hold Reports ----
     ---- altera_reserved_tck Reports ----
           49. Command Info
           50. Summary of Paths
           51. Path #1: Hold slack is 0.021 
           52. Path #2: Hold slack is 0.023 
           53. Path #3: Hold slack is 0.387 
           54. Path #4: Hold slack is 0.389 
           55. Path #5: Hold slack is 0.392 
           56. Path #6: Hold slack is 0.400 
           57. Path #7: Hold slack is 0.406 
           58. Path #8: Hold slack is 0.409 
           59. Path #9: Hold slack is 0.411 
           60. Path #10: Hold slack is 0.415 
     ---- i_clk Reports ----
           61. Command Info
           62. Summary of Paths
           63. Path #1: Hold slack is 0.021 
           64. Path #2: Hold slack is 0.022 
           65. Path #3: Hold slack is 0.022 
           66. Path #4: Hold slack is 0.022 
           67. Path #5: Hold slack is 0.022 
           68. Path #6: Hold slack is 0.022 
           69. Path #7: Hold slack is 0.023 
           70. Path #8: Hold slack is 0.023 
           71. Path #9: Hold slack is 0.023 
           72. Path #10: Hold slack is 0.023 
---- Recovery Reports ----
     ---- i_clk Reports ----
           73. Command Info
           74. Summary of Paths
           75. Path #1: Recovery slack is 4.776 
           76. Path #2: Recovery slack is 4.777 
           77. Path #3: Recovery slack is 4.779 
           78. Path #4: Recovery slack is 4.780 
           79. Path #5: Recovery slack is 4.780 
           80. Path #6: Recovery slack is 4.780 
           81. Path #7: Recovery slack is 4.780 
           82. Path #8: Recovery slack is 4.780 
           83. Path #9: Recovery slack is 4.781 
           84. Path #10: Recovery slack is 4.781 
     ---- altera_reserved_tck Reports ----
           85. Command Info
           86. Summary of Paths
           87. Path #1: Recovery slack is 38.893 
           88. Path #2: Recovery slack is 39.294 
           89. Path #3: Recovery slack is 39.320 
           90. Path #4: Recovery slack is 39.368 
           91. Path #5: Recovery slack is 39.816 
           92. Path #6: Recovery slack is 39.821 
           93. Path #7: Recovery slack is 39.842 
           94. Path #8: Recovery slack is 39.850 
           95. Path #9: Recovery slack is 39.850 
           96. Path #10: Recovery slack is 39.941 
---- Removal Reports ----
     ---- i_clk Reports ----
           97. Command Info
           98. Summary of Paths
           99. Path #1: Removal slack is 0.159 
          100. Path #2: Removal slack is 0.163 
          101. Path #3: Removal slack is 0.163 
          102. Path #4: Removal slack is 0.164 
          103. Path #5: Removal slack is 0.164 
          104. Path #6: Removal slack is 0.165 
          105. Path #7: Removal slack is 0.165 
          106. Path #8: Removal slack is 0.165 
          107. Path #9: Removal slack is 0.165 
          108. Path #10: Removal slack is 0.166 
     ---- altera_reserved_tck Reports ----
          109. Command Info
          110. Summary of Paths
          111. Path #1: Removal slack is 0.385 
          112. Path #2: Removal slack is 0.385 
          113. Path #3: Removal slack is 0.385 
          114. Path #4: Removal slack is 0.386 
          115. Path #5: Removal slack is 0.386 
          116. Path #6: Removal slack is 0.387 
          117. Path #7: Removal slack is 0.387 
          118. Path #8: Removal slack is 0.388 
          119. Path #9: Removal slack is 0.398 
          120. Path #10: Removal slack is 0.398 
121. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
     122. Unconstrained Paths Summary
     123. Clock Status Summary
124. Multicorner Timing Analysis Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                    ;
+-----------------------+----------------------------------------------------+
; Quartus Prime Version ; Version 22.3.0 Build 104 09/14/2022 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                    ;
; Revision Name         ; add                                                ;
; Device Family         ; Arria 10                                           ;
; Device                ; 10AS066N3F40E2SG                                   ;
; Snapshot              ; final                                              ;
; Timing Models         ; Final                                              ;
; Power Models          ; Final                                              ;
; Device Status         ; Final                                              ;
; Rise/Fall Delays      ; Enabled                                            ;
+-----------------------+----------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 6      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
; SDC File Path                                                                                              ; Instance ; Promoted ; Status ; Read at                  ; Processing Time ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
; add_kernels/altera_reset_controller_1921/synth/altera_reset_controller.sdc                                 ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
; jtag.sdc                                                                                                   ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
; add.sdc                                                                                                    ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
; ip/add_kernels/add_kernels_master_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
; ip/add_kernels/add_kernels_master_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc         ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
; /p/psg/swip/releases5/acds/22.3/104/linux64/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc       ;          ; No       ; OK     ; Thu Nov  3 05:19:24 2022 ; 00:00:00        ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (/nfs/site/disks/swuser_work_whitepau/oneAPI_Examples/oneAPI-samples.platform-designer-ipa/DirectProgramming/DPC++FPGA/Tutorials/Tools/platform-designer/add-quartus/).


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 41.666 ; 24.0 MHz  ; 0.000 ; 20.833 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; i_clk               ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }               ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------+
; Timing Closure Summary                                             ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Pass        ;
;   Setup Summary                                      ; Pass        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Pass        ;
;   Removal Summary                                    ; Pass        ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Not Found   ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Not Found   ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Not Found   ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; Pass        ;
+------------------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                ;
+------------+-----------------+---------------------+------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ; Worst-Case Operating Conditions ;
+------------+-----------------+---------------------+------+---------------------------------+
; 26.87 MHz  ; 26.87 MHz       ; altera_reserved_tck ;      ; Slow 900mV 0C Model             ;
; 243.43 MHz ; 243.43 MHz      ; i_clk               ;      ; Slow 900mV 100C Model           ;
+------------+-----------------+---------------------+------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                      ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; i_clk               ; 5.892 ; 0.000         ; 0                  ; Slow 900mV 100C Model           ;
; altera_reserved_tck ; 6.676 ; 0.000         ; 0                  ; Slow 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                       ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; altera_reserved_tck ; 0.021 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
; i_clk               ; 0.021 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+-----------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                    ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; Clock               ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; i_clk               ; 4.776  ; 0.000         ; 0                  ; Slow 900mV 0C Model             ;
; altera_reserved_tck ; 38.893 ; 0.000         ; 0                  ; Slow 900mV 100C Model           ;
+---------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                    ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; i_clk               ; 0.159 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
; altera_reserved_tck ; 0.385 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                      ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
; Clock               ; Slack  ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
; i_clk               ; 4.496  ; 0.000         ; 0                  ; High Pulse ; Slow 900mV 0C Model             ;
; altera_reserved_tck ; 20.636 ; 0.000         ; 0                  ; High Pulse ; Slow 900mV 0C Model             ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


-----------------------------------------------
; Metastability Summary Slow 900mV 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 4, or 22.2%

Worst Case Available Settling Time: 17.300 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



---------------------------------------------
; Metastability Summary Slow 900mV 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 4, or 22.2%

Worst Case Available Settling Time: 17.390 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



-----------------------------------------------
; Metastability Summary Fast 900mV 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 4, or 22.2%

Worst Case Available Settling Time: 18.260 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



---------------------------------------------
; Metastability Summary Fast 900mV 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 4, or 22.2%

Worst Case Available Settling Time: 18.483 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fpga_led            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; i_clk               ; LVDS         ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tck ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tdi ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tms ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; reset_button_n      ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; ~ALTERA_DATA0~      ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; i_clk(n)            ; LVDS         ; 1440 ps         ; 1440 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 900mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_led            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 2.27e-05 V                   ; 1.66 V              ; -0.00138 V          ; 0.037 V                              ; 0.044 V                              ; 9.53e-10 s                  ; 1.05e-09 s                  ; Yes                        ; Yes                        ; 1.66 V                      ; 2.27e-05 V                  ; 1.66 V             ; -0.00138 V         ; 0.037 V                             ; 0.044 V                             ; 9.53e-10 s                 ; 1.05e-09 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 3.7e-06 V                    ; 1.73 V              ; -0.0751 V           ; 0.178 V                              ; 0.161 V                              ; 1.41e-10 s                  ; 1.39e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 3.7e-06 V                   ; 1.73 V             ; -0.0751 V          ; 0.178 V                             ; 0.161 V                             ; 1.41e-10 s                 ; 1.39e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                          ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 1173       ; 48       ; 3        ; 0        ; Intra-Clock (Timed Safe)  ; 6.676            ; Slow 900mV 0C Model             ;
; i_clk               ; i_clk               ; 11645      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 5.892            ; Slow 900mV 100C Model           ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                           ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 1083       ; 48       ; 2        ; 0        ; Intra-Clock (Timed Safe)  ; 0.021            ; Fast 900mV 0C Model             ;
; i_clk               ; i_clk               ; 11456      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.021            ; Fast 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                       ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 50         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 38.893           ; Slow 900mV 100C Model           ;
; i_clk               ; i_clk               ; 3497       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 4.776            ; Slow 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                        ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 50         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.385            ; Fast 900mV 0C Model             ;
; i_clk               ; i_clk               ; 3497       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.159            ; Fast 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 5.892 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
; 5.892 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]           ; i_clk        ; i_clk       ; 10.000       ; -0.081     ; 4.050      ; Slow 900mV 100C Model           ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE                                                               ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N10      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE|ena                                                                                                                        ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N10      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+----------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                           ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                             ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                     ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                             ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                             ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N10      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N10      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                   ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                         ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N10      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]~DUPLICATE     ;
+----------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N11      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N11      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N11      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N11      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N11      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[23]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #3: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N8       ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N8       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N8       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N8       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N8       ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[22]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #4: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N5       ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N5       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N5       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N5       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N5       ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[21]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #5: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N2       ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N2       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N2       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N2       ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N2       ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[20]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #6: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N20      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N20      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N20      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N20      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N20      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[26]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #7: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N16      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N16      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N16      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N16      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N16      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[25]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #8: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N14      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N14      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N14      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N14      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N14      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[24]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #9: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N28      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N28      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N28      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N28      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N28      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[29]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



Path #10: Setup slack is 5.892 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]                                                                         ;
; Launch Clock                    ; i_clk                                                                                                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                            ;
; Data Arrival Time               ; 8.749                                                                                                                                                                                               ;
; Data Required Time              ; 14.641                                                                                                                                                                                              ;
; Slack                           ; 5.892                                                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.050  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.453       ; 73         ; 0.000 ; 3.453 ;
;    Cell                ;        ; 4     ; 1.246       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.727       ; 67         ; 0.213 ; 0.860 ;
;    Cell                ;        ; 10    ; 1.000       ; 25         ; 0.000 ; 0.305 ;
;    uTco                ;        ; 1     ; 0.323       ; 8          ; 0.323 ; 0.323 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.152       ; 73         ; 0.000 ; 3.152 ;
;    Cell                ;        ; 4     ; 1.137       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                    ;
; 4.699   ; 4.699   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                    ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                    ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                      ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                         ;
;   1.246 ;   0.521 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                        ;
;   4.699 ;   3.453 ; RR ; IC     ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk                                                          ;
;   4.699 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                              ;
; 8.749   ; 4.050   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                                                        ;
;   5.022 ;   0.323 ; RR ; uTco   ; 2      ; FF_X72_Y25_N17      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q                                                            ;
;   5.214 ;   0.192 ; RR ; CELL   ; 3      ; FF_X72_Y25_N17      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]~la_lab/laboutt[11]                                           ;
;   6.074 ;   0.860 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|datac             ;
;   6.250 ;   0.176 ; RF ; CELL   ; 1      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1|combout           ;
;   6.255 ;   0.005 ; FF ; CELL   ; 7      ; LABCELL_X72_Y25_N30 ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_i_llvm_fpga_sync_buffer_i32_arg_b_sync_buffer_zts3add_26_2gr_wireValid[0]~1~la_lab/laboutb[1] ;
;   6.500 ;   0.245 ; FF ; IC     ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|dataf                                                       ;
;   6.557 ;   0.057 ; FR ; CELL   ; 1      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]|combout                                                     ;
;   6.561 ;   0.004 ; RR ; CELL   ; 7      ; LABCELL_X71_Y25_N6  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_consumed2[0]~la_lab/laboutt[4]                                           ;
;   6.774 ;   0.213 ; RR ; IC     ; 1      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|datab                                                                                                                                                          ;
;   7.079 ;   0.305 ; RR ; CELL   ; 2      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0|combout                                                                                                                                                        ;
;   7.084 ;   0.005 ; RR ; CELL   ; 6      ; LABCELL_X72_Y25_N0  ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|issue~0~la_lab/laboutt[1]                                                                                                                                              ;
;   7.657 ;   0.573 ; RR ; IC     ; 1      ; LABCELL_X75_Y24_N0  ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|dataa                                                                                                                                        ;
;   7.908 ;   0.251 ; RF ; CELL   ; 1      ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                                                                                                                                      ;
;   7.913 ;   0.005 ; FF ; CELL   ; 33     ; LABCELL_X75_Y24_N0  ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutt[1]                                                                                                                            ;
;   8.749 ;   0.836 ; FF ; IC     ; 1      ; FF_X76_Y24_N26      ; Mixed      ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]|ena                                                                                                                                  ;
;   8.749 ;   0.000 ; FF ; CELL   ; 1      ; FF_X76_Y24_N26      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                   ;
; 14.618   ; 4.618   ;    ;        ;        ;                     ;            ; clock path                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                   ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                   ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                     ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                        ;
;   11.137 ;   0.442 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                       ;
;   14.289 ;   3.152 ; RR ; IC     ; 1      ; FF_X76_Y24_N26      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]|clk ;
;   14.289 ;   0.000 ; RR ; CELL   ; 1      ; FF_X76_Y24_N26      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]     ;
;   14.618 ;   0.329 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                         ;
; 14.588   ; -0.030  ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                               ;
; 14.641   ; 0.053   ;    ; uTsu   ; 1      ; FF_X76_Y24_N26      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[28]     ;
+----------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 6.676 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                                   ; To Node                                                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; 6.676  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                 ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; -2.424     ; 3.642      ; Slow 900mV 0C Model             ;
; 7.768  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff                                ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; -0.608     ; 4.366      ; Slow 900mV 0C Model             ;
; 13.792 ; altera_reserved_tdi                                                                                         ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; 0.000      ; 2.975      ; Slow 900mV 0C Model             ;
; 16.904 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.208     ; 3.948      ; Slow 900mV 100C Model           ;
; 16.953 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.108     ; 3.999      ; Slow 900mV 100C Model           ;
; 17.271 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.128     ; 3.649      ; Slow 900mV 100C Model           ;
; 17.831 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.476     ; 2.753      ; Slow 900mV 100C Model           ;
; 17.915 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.108     ; 3.037      ; Slow 900mV 100C Model           ;
; 17.922 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.371     ; 2.755      ; Slow 900mV 100C Model           ;
; 18.009 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.371     ; 2.668      ; Slow 900mV 100C Model           ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 6.676 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                     ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 26.899                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 6.676                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.424 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.642  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.709       ; 29         ; 0.000 ; 0.709 ;
;    Cell                   ;        ; 4     ; 1.715       ; 71         ; 0.000 ; 1.107 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.608       ; 17         ; 0.000 ; 0.608 ;
;    Cell                   ;        ; 5     ; 2.755       ; 76         ; 0.000 ; 1.776 ;
;    uTco                   ;        ; 1     ; 0.279       ; 8          ; 0.279 ; 0.279 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                        ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; launch edge time                                                               ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                  ;
; 23.257   ; 2.424   ;    ;        ;        ;                    ;            ; clock path                                                                     ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                 ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                            ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                    ;
;   21.441 ;   0.608 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                    ;
;   21.441 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   21.441 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   21.441 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   22.548 ;   1.107 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   23.257 ;   0.709 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk                ;
;   23.257 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                    ;
; 26.899   ; 3.642   ;    ;        ;        ;                    ;            ; data path                                                                      ;
;   23.536 ;   0.279 ; RR ; uTco   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|q                  ;
;   23.705 ;   0.169 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg~la_lab/laboutb[12] ;
;   24.313 ;   0.608 ; RR ; IC     ; 1      ; JTAG_X118_Y0_N2    ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdouser         ;
;   26.089 ;   1.776 ; RR ; CELL   ; 1      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo             ;
;   26.089 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input      ;
;   26.089 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo            ;
;   26.089 ;   0.000 ; RR ; IC     ; 1      ; IOOBUF_X117_Y0_N63 ;            ; altera_reserved_tdo~output|i                                                   ;
;   26.899 ;   0.810 ; RR ; CELL   ; 1      ; IOOBUF_X117_Y0_N63 ;            ; altera_reserved_tdo~output|o                                                   ;
;   26.899 ;   0.000 ; RR ; CELL   ; 0      ; PIN_AW14           ;            ; altera_reserved_tdo                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #2: Setup slack is 7.768 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff    ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 25.807                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 7.768                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.608 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.366  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.608       ; 100        ; 0.000 ; 0.608 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.810       ; 19         ; 0.000 ; 0.810 ;
;    uTco                   ;        ; 1     ; 3.556       ; 81         ; 3.556 ; 3.556 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP ; Element                                                                      ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;      ;        ;                    ;       ; launch edge time                                                             ;
; 21.441   ; 0.608   ;    ;      ;        ;                    ;       ; clock path                                                                   ;
;   20.833 ;   0.000 ;    ;      ;        ;                    ;       ; source latency                                                               ;
;   20.833 ;   0.000 ;    ;      ; 1      ; PIN_AW15           ;       ; altera_reserved_tck                                                          ;
;   20.833 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X117_Y0_N56 ;       ; altera_reserved_tck~input|i                                                  ;
;   21.441 ;   0.608 ; FF ; CELL ; 1      ; IOIBUF_X117_Y0_N56 ;       ; altera_reserved_tck~input|o                                                  ;
;   21.441 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input    ;
;   21.441 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck          ;
;   21.441 ;   0.000 ; FF ; IC   ; 3      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck           ;
;   21.441 ;   0.000 ; FR ; CELL ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff ;
; 25.807   ; 4.366   ;    ;      ;        ;                    ;       ; data path                                                                    ;
;   24.997 ;   3.556 ; RR ; uTco ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo           ;
;   24.997 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input    ;
;   24.997 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo          ;
;   24.997 ;   0.000 ; RR ; IC   ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|i                                                 ;
;   25.807 ;   0.810 ; RR ; CELL ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|o                                                 ;
;   25.807 ;   0.000 ; RR ; CELL ; 0      ; PIN_AW14           ;       ; altera_reserved_tdo                                                          ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #3: Setup slack is 13.792 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; altera_reserved_tdi                                                             ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 19.783                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 13.792                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000  ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.975  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 5     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 6     ; 2.975       ; 100        ; 0.000 ; 1.586 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP ; Element                                                                   ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;      ;        ;                    ;       ; launch edge time                                                          ;
; 20.833   ; 0.000   ;    ;      ;        ;                    ;       ; clock path                                                                ;
;   20.833 ;   0.000 ; F  ;      ;        ;                    ;       ; clock network delay                                                       ;
;   20.833 ;   0.000 ;    ;      ; 1      ; PIN_AL15           ;       ; altera_reserved_tdi                                                       ;
; 16.808   ; -4.025  ; R  ; iExt ; 1      ; PIN_AL15           ;       ; altera_reserved_tdi                                                       ;
; 19.783   ; 2.975   ;    ;      ;        ;                    ;       ; data path                                                                 ;
;   16.808 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X117_Y0_N47 ;       ; altera_reserved_tdi~input|i                                               ;
;   17.387 ;   0.579 ; RR ; CELL ; 1      ; IOIBUF_X117_Y0_N47 ;       ; altera_reserved_tdi~input|o                                               ;
;   17.387 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi|input ;
;   17.387 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi       ;
;   17.387 ;   0.000 ; RR ; IC   ; 3      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdi        ;
;   18.973 ;   1.586 ; RR ; CELL ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo        ;
;   18.973 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input ;
;   18.973 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo       ;
;   18.973 ;   0.000 ; RR ; IC   ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|i                                              ;
;   19.783 ;   0.810 ; RR ; CELL ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|o                                              ;
;   19.783 ;   0.000 ; RR ; CELL ; 0      ; PIN_AW14           ;       ; altera_reserved_tdo                                                       ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #4: Setup slack is 16.904 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                     ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 6.351                                                                                           ;
; Data Required Time              ; 23.255                                                                                          ;
; Slack                           ; 16.904                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.208 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.948  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.717       ; 30         ; 0.000 ; 0.717 ;
;    Cell                ;        ; 4     ; 1.686       ; 70         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.820       ; 71         ; 0.000 ; 1.945 ;
;    Cell                ;        ; 12    ; 0.879       ; 22         ; 0.000 ; 0.243 ;
;    uTco                ;        ; 1     ; 0.249       ; 6          ; 0.249 ; 0.249 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.403   ; 2.403   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.403 ;   0.717 ; RR ; IC     ; 1      ; FF_X110_Y2_N11      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clk                                                    ;
;   2.403 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N11      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                        ;
; 6.351   ; 3.948   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.652 ;   0.249 ; RR ; uTco   ; 1      ; FF_X110_Y2_N11      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|q                                                      ;
;   2.836 ;   0.184 ; RR ; CELL   ; 2      ; FF_X110_Y2_N11      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]~la_lab/laboutt[7]                                      ;
;   2.836 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[3]|input                                                                         ;
;   2.836 ;   0.000 ; RR ; CELL   ; 25     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[3]                                                                               ;
;   4.781 ;   1.945 ; RR ; IC     ; 1      ; LABCELL_X110_Y3_N42 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|datae             ;
;   4.915 ;   0.134 ; RR ; CELL   ; 1      ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.920 ;   0.005 ; RR ; CELL   ; 52     ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[9] ;
;   5.273 ;   0.353 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datac                                              ;
;   5.432 ;   0.159 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   5.437 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutt[13]                                 ;
;   5.437 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   5.437 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.711 ;   0.274 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datab                                                            ;
;   5.954 ;   0.243 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.959 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]                                               ;
;   6.207 ;   0.248 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                                                            ;
;   6.351 ;   0.144 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   6.351 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                                                          ;
;   6.351 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.255   ; 0.257   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #5: Setup slack is 16.953 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 6.302                                                                                               ;
; Data Required Time              ; 23.255                                                                                              ;
; Slack                           ; 16.953                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.108 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.999  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.617       ; 27         ; 0.000 ; 0.617 ;
;    Cell                ;        ; 4     ; 1.686       ; 73         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.987       ; 75         ; 0.000 ; 2.112 ;
;    Cell                ;        ; 12    ; 0.782       ; 20         ; 0.000 ; 0.243 ;
;    uTco                ;        ; 1     ; 0.230       ; 6          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.303   ; 2.303   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.303 ;   0.617 ; RR ; IC     ; 1      ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|clk                                                ;
;   2.303 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                    ;
; 6.302   ; 3.999   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.533 ;   0.230 ; RR ; uTco   ; 1      ; FF_X112_Y2_N53      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|q                                                  ;
;   2.709 ;   0.176 ; RR ; CELL   ; 20     ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]~la_lab/laboutb[15]                                 ;
;   2.709 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[11]|input                                                                        ;
;   2.709 ;   0.000 ; RR ; CELL   ; 20     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[11]                                                                              ;
;   4.821 ;   2.112 ; RR ; IC     ; 1      ; LABCELL_X110_Y3_N42 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|dataf             ;
;   4.866 ;   0.045 ; RR ; CELL   ; 1      ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.871 ;   0.005 ; RR ; CELL   ; 52     ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[9] ;
;   5.224 ;   0.353 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datac                                              ;
;   5.383 ;   0.159 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   5.388 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutt[13]                                 ;
;   5.388 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   5.388 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.662 ;   0.274 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datab                                                            ;
;   5.905 ;   0.243 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.910 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]                                               ;
;   6.158 ;   0.248 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                                                            ;
;   6.302 ;   0.144 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   6.302 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                                                          ;
;   6.302 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.255   ; 0.257   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #6: Setup slack is 17.271 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 5.972                                                                                               ;
; Data Required Time              ; 23.243                                                                                              ;
; Slack                           ; 17.271                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.128 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.649  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.637       ; 27         ; 0.000 ; 0.637 ;
;    Cell                ;        ; 4     ; 1.686       ; 73         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.492       ; 68         ; 0.000 ; 1.611 ;
;    Cell                ;        ; 12    ; 0.921       ; 25         ; 0.000 ; 0.248 ;
;    uTco                ;        ; 1     ; 0.236       ; 6          ; 0.236 ; 0.236 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.323   ; 2.323   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.323 ;   0.637 ; RR ; IC     ; 1      ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk                                                ;
;   2.323 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                    ;
; 5.972   ; 3.649   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.559 ;   0.236 ; RR ; uTco   ; 1      ; FF_X109_Y2_N26      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q                                                  ;
;   2.674 ;   0.115 ; RR ; CELL   ; 17     ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg~la_mlab/laboutt[17]                                ;
;   2.674 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]|input                                                                         ;
;   2.674 ;   0.000 ; RR ; CELL   ; 25     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]                                                                               ;
;   4.285 ;   1.611 ; RR ; IC     ; 1      ; LABCELL_X110_Y3_N42 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|datab             ;
;   4.527 ;   0.242 ; RF ; CELL   ; 1      ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.532 ;   0.005 ; FF ; CELL   ; 52     ; LABCELL_X110_Y3_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[9] ;
;   4.878 ;   0.346 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datac                                              ;
;   5.035 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   5.040 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutt[13]                                 ;
;   5.040 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   5.040 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.307 ;   0.267 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datab                                                            ;
;   5.555 ;   0.248 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.560 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]                                               ;
;   5.828 ;   0.268 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                                                            ;
;   5.972 ;   0.144 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   5.972 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                                                          ;
;   5.972 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.243   ; 0.245   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #7: Setup slack is 17.831 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                 ;
; Launch Clock                    ; altera_reserved_tck                                                                                         ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                    ;
; Data Arrival Time               ; 5.424                                                                                                       ;
; Data Required Time              ; 23.255                                                                                                      ;
; Slack                           ; 17.831                                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.476 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.753  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.985       ; 37         ; 0.000 ; 0.985 ;
;    Cell                ;        ; 5     ; 1.686       ; 63         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.681       ; 61         ; 0.000 ; 1.159 ;
;    Cell                ;        ; 9     ; 0.840       ; 31         ; 0.000 ; 0.266 ;
;    uTco                ;        ; 1     ; 0.232       ; 8          ; 0.232 ; 0.232 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                              ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                 ;
; 2.671   ; 2.671   ;    ;        ;        ;                     ;            ; clock path                                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                   ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                   ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                     ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                           ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                            ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                        ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                ;
;   1.686 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                      ;
;   2.671 ;   0.985 ; RR ; IC     ; 1      ; FF_X113_Y5_N31      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]|clk               ;
;   2.671 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y5_N31      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]                   ;
; 5.424   ; 2.753   ;    ;        ;        ;                     ;            ; data path                                                                                                                     ;
;   2.903 ;   0.232 ; RR ; uTco   ; 1      ; FF_X113_Y5_N31      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]|q                 ;
;   3.080 ;   0.177 ; RR ; CELL   ; 2      ; FF_X113_Y5_N31      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~la_lab/laboutb[0] ;
;   4.239 ;   1.159 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N18 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datab                     ;
;   4.505 ;   0.266 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                   ;
;   4.510 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutt[13]        ;
;   4.510 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                   ;
;   4.510 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                         ;
;   4.784 ;   0.274 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datab                                   ;
;   5.027 ;   0.243 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                 ;
;   5.032 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]                      ;
;   5.280 ;   0.248 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                                   ;
;   5.424 ;   0.144 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                 ;
;   5.424 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                                 ;
;   5.424 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.255   ; 0.257   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #8: Setup slack is 17.915 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 5.340                                                                                               ;
; Data Required Time              ; 23.255                                                                                              ;
; Slack                           ; 17.915                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.108 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.037  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.617       ; 27         ; 0.000 ; 0.617 ;
;    Cell                ;        ; 4     ; 1.686       ; 73         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.211       ; 73         ; 0.187 ; 2.024 ;
;    Cell                ;        ; 6     ; 0.596       ; 20         ; 0.000 ; 0.263 ;
;    uTco                ;        ; 1     ; 0.230       ; 8          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                          ;
; 2.303   ; 2.303   ;    ;        ;        ;                     ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   2.303 ;   0.617 ; RR ; IC     ; 1      ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|clk                ;
;   2.303 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                    ;
; 5.340   ; 3.037   ;    ;        ;        ;                     ;            ; data path                                                                                                              ;
;   2.533 ;   0.230 ; RR ; uTco   ; 1      ; FF_X112_Y2_N53      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|q                  ;
;   2.709 ;   0.176 ; RR ; CELL   ; 20     ; FF_X112_Y2_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]~la_lab/laboutb[15] ;
;   4.733 ;   2.024 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N6  ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~2|datad                            ;
;   4.885 ;   0.152 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N6  ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~2|combout                          ;
;   4.890 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N6  ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~2~la_lab/laboutt[5]                ;
;   5.077 ;   0.187 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datab                            ;
;   5.340 ;   0.263 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                          ;
;   5.340 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                          ;
;   5.340 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.255   ; 0.257   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #9: Setup slack is 17.922 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                 ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 5.321                                                                                       ;
; Data Required Time              ; 23.243                                                                                      ;
; Slack                           ; 17.922                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.371 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.755  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.880       ; 34         ; 0.000 ; 0.880 ;
;    Cell                ;        ; 4     ; 1.686       ; 66         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.938       ; 70         ; 0.268 ; 1.356 ;
;    Cell                ;        ; 8     ; 0.587       ; 21         ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 8          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.566   ; 2.566   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   2.566 ;   0.880 ; RR ; IC     ; 1      ; FF_X111_Y1_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|clk                ;
;   2.566 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y1_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]                    ;
; 5.321   ; 2.755   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.796 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y1_N53      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|q                  ;
;   2.962 ;   0.166 ; RR ; CELL   ; 11     ; FF_X111_Y1_N53      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]~la_lab/laboutb[15] ;
;   4.318 ;   1.356 ; RR ; IC     ; 1      ; LABCELL_X111_Y1_N42 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|datae                    ;
;   4.454 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y1_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|combout                  ;
;   4.459 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X111_Y1_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~la_lab/laboutb[9]        ;
;   4.773 ;   0.314 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datae                    ;
;   4.904 ;   0.131 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                  ;
;   4.909 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]       ;
;   5.177 ;   0.268 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                    ;
;   5.321 ;   0.144 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                  ;
;   5.321 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                  ;
;   5.321 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.243   ; 0.245   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #10: Setup slack is 18.009 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                 ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 5.234                                                                                       ;
; Data Required Time              ; 23.243                                                                                      ;
; Slack                           ; 18.009                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.371 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.668  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.880       ; 34         ; 0.000 ; 0.880 ;
;    Cell                ;        ; 4     ; 1.686       ; 66         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.786       ; 67         ; 0.268 ; 1.204 ;
;    Cell                ;        ; 8     ; 0.649       ; 24         ; 0.000 ; 0.248 ;
;    uTco                ;        ; 1     ; 0.233       ; 9          ; 0.233 ; 0.233 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.514       ; 27         ; 0.000 ; 0.514 ;
;    Cell                ;        ; 4     ; 1.423       ; 73         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                              ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                 ;
; 2.566   ; 2.566   ;    ;        ;        ;                     ;            ; clock path                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                   ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                   ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   2.566 ;   0.880 ; RR ; IC     ; 1      ; FF_X111_Y1_N38      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]|clk               ;
;   2.566 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y1_N38      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                   ;
; 5.234   ; 2.668   ;    ;        ;        ;                     ;            ; data path                                                                                                     ;
;   2.799 ;   0.233 ; RR ; uTco   ; 1      ; FF_X111_Y1_N38      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]|q                 ;
;   2.915 ;   0.116 ; RR ; CELL   ; 13     ; FF_X111_Y1_N38      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]~la_lab/laboutb[5] ;
;   4.119 ;   1.204 ; RR ; IC     ; 1      ; LABCELL_X111_Y1_N42 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|dataa                   ;
;   4.367 ;   0.248 ; RF ; CELL   ; 1      ; LABCELL_X111_Y1_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|combout                 ;
;   4.372 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X111_Y1_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~la_lab/laboutb[9]       ;
;   4.686 ;   0.314 ; FF ; IC     ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datae                   ;
;   4.817 ;   0.131 ; FR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                 ;
;   4.822 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X110_Y2_N54 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[17]      ;
;   5.090 ;   0.268 ; RR ; IC     ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datad                   ;
;   5.234 ;   0.144 ; RF ; CELL   ; 1      ; LABCELL_X110_Y2_N48 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                 ;
;   5.234 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|d                                                 ;
;   5.234 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N49      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.028   ; 2.195   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.770 ;   0.514 ; FF ; IC     ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.770 ;   0.000 ; FR ; CELL   ; 1      ; FF_X110_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.028 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.998   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.243   ; 0.245   ;    ; uTsu   ; 1      ; FF_X110_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.021 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.021 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.002      ; 0.260      ; Fast 900mV 0C Model             ;
; 0.023 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.002      ; 0.263      ; Fast 900mV 0C Model             ;
; 0.387 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                        ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.330      ; 0.965      ; Fast 900mV 0C Model             ;
; 0.389 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.169      ; 0.806      ; Fast 900mV 0C Model             ;
; 0.392 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3]                ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.202      ; 0.832      ; Fast 900mV 0C Model             ;
; 0.400 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]                    ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.104     ; 0.486      ; Fast 900mV 0C Model             ;
; 0.406 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0             ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.002      ; 0.465      ; Fast 900mV 0C Model             ;
; 0.409 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]                    ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.054     ; 0.544      ; Fast 900mV 0C Model             ;
; 0.411 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]                    ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.104     ; 0.497      ; Fast 900mV 0C Model             ;
; 0.415 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]                 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]                            ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.002      ; 0.605      ; Fast 900mV 0C Model             ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.021 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                 ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped        ;
; Launch Clock                    ; altera_reserved_tck                                                                                                        ;
; Latch Clock                     ; altera_reserved_tck                                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                   ;
; Data Arrival Time               ; 1.370                                                                                                                      ;
; Data Required Time              ; 1.349                                                                                                                      ;
; Slack                           ; 0.021                                                                                                                      ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.002 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.260 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;       ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.157       ; 60         ; 0.000 ; 0.157 ;
;    uTco                ;       ; 1     ; 0.103       ; 40         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.491       ; 37         ; 0.000 ; 0.491 ;
;    Cell                ;       ; 5     ; 0.848       ; 63         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                  ;
; 1.110   ; 1.110   ;    ;        ;        ;                     ;            ; clock path                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                    ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                      ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                             ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                         ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                 ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                       ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N19      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]|clk ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N19      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]     ;
; 1.370   ; 0.260   ;    ;        ;        ;                     ;            ; data path                                                                                                                      ;
;   1.213 ;   0.103 ; FF ; uTco   ; 2      ; FF_X113_Y4_N19      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]|q   ;
;   1.213 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped~0|datad    ;
;   1.370 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N18 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped~0|combout  ;
;   1.370 ;   0.000 ; FF ; CELL   ; 1      ; FF_X113_Y4_N20      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped|d          ;
;   1.370 ;   0.000 ; FF ; CELL   ; 1      ; FF_X113_Y4_N20      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 1.112   ; 1.112    ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                          ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                ;
;   1.339 ;   0.491  ; RR ; IC     ; 1      ; FF_X113_Y4_N20     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped|clk ;
;   1.339 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y4_N20     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped     ;
;   1.112 ;   -0.227 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                 ;
; 1.112   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                       ;
; 1.349   ; 0.237    ;    ; uTh    ; 1      ; FF_X113_Y4_N20     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.023 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                    ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                         ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                      ;
; Data Arrival Time               ; 1.342                                                                                                         ;
; Data Required Time              ; 1.319                                                                                                         ;
; Slack                           ; 0.023                                                                                                         ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.002 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.263 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.323       ; 30         ; 0.000 ; 0.323 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.159       ; 60         ; 0.000 ; 0.159 ;
;    uTco                ;       ; 1     ; 0.104       ; 40         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.448       ; 35         ; 0.000 ; 0.448 ;
;    Cell                ;       ; 4     ; 0.848       ; 65         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                              ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                           ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                  ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                     ;
; 1.079   ; 1.079   ;    ;        ;        ;                    ;            ; clock path                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                               ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                       ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                       ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                         ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                               ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                            ;
;   1.079 ;   0.323 ; RR ; IC     ; 1      ; FF_X112_Y1_N4      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]|clk ;
;   1.079 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y1_N4      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]     ;
; 1.342   ; 0.263   ;    ;        ;        ;                    ;            ; data path                                                                                                         ;
;   1.183 ;   0.104 ; FF ; uTco   ; 2      ; FF_X112_Y1_N4      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]|q   ;
;   1.342 ;   0.159 ; FF ; CELL   ; 1      ; FF_X112_Y1_N5      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]|d   ;
;   1.342 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y1_N5      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                              ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                           ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                   ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                     ;
; 1.081   ; 1.081    ;    ;        ;        ;                    ;            ; clock path                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                    ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                               ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                       ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                       ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                         ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                               ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                            ;
;   1.296 ;   0.448  ; RR ; IC     ; 1      ; FF_X112_Y1_N5      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]|clk ;
;   1.296 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y1_N5      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
;   1.081 ;   -0.215 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                           ;
; 1.081   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                 ;
; 1.319   ; 0.238    ;    ; uTh    ; 1      ; FF_X112_Y1_N5      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.387 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                            ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                   ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                   ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                              ;
; Data Arrival Time               ; 1.969                                                                                                                                 ;
; Data Required Time              ; 1.582                                                                                                                                 ;
; Slack                           ; 0.387                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                   ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.330 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.965 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.248       ; 25         ; 0.000 ; 0.248 ;
;    Cell                ;       ; 4     ; 0.756       ; 75         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 0.748       ; 78         ; 0.000 ; 0.748 ;
;    Cell                ;       ; 5     ; 0.112       ; 12         ; 0.000 ; 0.066 ;
;    uTco                ;       ; 1     ; 0.105       ; 11         ; 0.105 ; 0.105 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.578       ; 41         ; 0.000 ; 0.578 ;
;    Cell                ;       ; 5     ; 0.848       ; 59         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                           ;
; 1.004   ; 1.004   ;    ;        ;        ;                     ;            ; clock path                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                             ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                             ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                               ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                     ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                      ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                  ;
;   1.004 ;   0.248 ; RR ; IC     ; 1      ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk                                 ;
;   1.004 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                     ;
; 1.969   ; 0.965   ;    ;        ;        ;                     ;            ; data path                                                                                                                               ;
;   1.109 ;   0.105 ; RR ; uTco   ; 1      ; FF_X109_Y2_N26      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q                                   ;
;   1.155 ;   0.046 ; RR ; CELL   ; 17     ; FF_X109_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg~la_mlab/laboutt[17]                 ;
;   1.155 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]|input                                                          ;
;   1.155 ;   0.000 ; RR ; CELL   ; 25     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]                                                                ;
;   1.903 ;   0.748 ; RR ; IC     ; 1      ; LABCELL_X110_Y6_N39 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i480~9|datac                              ;
;   1.969 ;   0.066 ; RF ; CELL   ; 1      ; LABCELL_X110_Y6_N39 ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i480~9|combout                            ;
;   1.969 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y6_N40      ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6]|d ;
;   1.969 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y6_N40      ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6]   ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP     ; Element                                                                                                                                   ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;           ; latch edge time                                                                                                                           ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;           ; time borrowed                                                                                                                             ;
; 1.334   ; 1.334    ;    ;        ;        ;                    ;           ; clock path                                                                                                                                ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;           ; source latency                                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;           ; altera_reserved_tck                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;           ; altera_reserved_tck~input|i                                                                                                               ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;           ; altera_reserved_tck~input|o                                                                                                               ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                 ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                       ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                        ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                    ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                            ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                  ;
;   1.426 ;   0.578  ; RR ; IC     ; 1      ; FF_X110_Y6_N40     ; Mixed     ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6]|clk ;
;   1.426 ;   0.000  ; RR ; CELL   ; 1      ; FF_X110_Y6_N40     ; Low Power ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6]     ;
;   1.334 ;   -0.092 ;    ;        ;        ;                    ;           ; clock pessimism removed                                                                                                                   ;
; 1.334   ; 0.000    ;    ;        ;        ;                    ;           ; clock uncertainty                                                                                                                         ;
; 1.582   ; 0.248    ;    ; uTh    ; 1      ; FF_X110_Y6_N40     ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[6]     ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.389 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                            ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]                    ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                   ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                              ;
; Data Arrival Time               ; 1.971                                                                                                                                 ;
; Data Required Time              ; 1.582                                                                                                                                 ;
; Slack                           ; 0.389                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                   ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.169 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.806 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.409       ; 35         ; 0.000 ; 0.409 ;
;    Cell                ;       ; 5     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.569       ; 71         ; 0.569 ; 0.569 ;
;    Cell                ;       ; 4     ; 0.134       ; 17         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.103       ; 13         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.578       ; 41         ; 0.000 ; 0.578 ;
;    Cell                ;       ; 5     ; 0.848       ; 59         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                           ;
; 1.165   ; 1.165   ;    ;        ;        ;                     ;            ; clock path                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                             ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                             ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                               ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                     ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                      ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                  ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                          ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                ;
;   1.165 ;   0.409 ; RR ; IC     ; 1      ; FF_X113_Y6_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]|clk                  ;
;   1.165 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y6_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]                      ;
; 1.971   ; 0.806   ;    ;        ;        ;                     ;            ; data path                                                                                                                               ;
;   1.268 ;   0.103 ; RR ; uTco   ; 2      ; FF_X113_Y6_N29      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]|q                    ;
;   1.335 ;   0.067 ; RR ; CELL   ; 6      ; FF_X113_Y6_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~la_lab/laboutt[19]   ;
;   1.904 ;   0.569 ; RR ; IC     ; 1      ; LABCELL_X110_Y6_N48 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i480~16|datad                             ;
;   1.971 ;   0.067 ; RR ; CELL   ; 1      ; LABCELL_X110_Y6_N48 ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i480~16|combout                           ;
;   1.971 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y6_N49      ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8]|d ;
;   1.971 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y6_N49      ; Low Power  ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8]   ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP     ; Element                                                                                                                                   ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;           ; latch edge time                                                                                                                           ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;           ; time borrowed                                                                                                                             ;
; 1.334   ; 1.334    ;    ;        ;        ;                    ;           ; clock path                                                                                                                                ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;           ; source latency                                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;           ; altera_reserved_tck                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;           ; altera_reserved_tck~input|i                                                                                                               ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;           ; altera_reserved_tck~input|o                                                                                                               ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                 ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                       ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                        ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                    ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                            ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;           ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                  ;
;   1.426 ;   0.578  ; RR ; IC     ; 1      ; FF_X110_Y6_N49     ; Mixed     ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8]|clk ;
;   1.426 ;   0.000  ; RR ; CELL   ; 1      ; FF_X110_Y6_N49     ; Low Power ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8]     ;
;   1.334 ;   -0.092 ;    ;        ;        ;                    ;           ; clock pessimism removed                                                                                                                   ;
; 1.334   ; 0.000    ;    ;        ;        ;                    ;           ; clock uncertainty                                                                                                                         ;
; 1.582   ; 0.248    ;    ; uTh    ; 1      ; FF_X110_Y6_N49     ;           ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[8]     ;
+---------+----------+----+--------+--------+--------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.392 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                         ;
; Latch Clock                     ; altera_reserved_tck                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                    ;
; Data Arrival Time               ; 1.977                                                                                                       ;
; Data Required Time              ; 1.585                                                                                                       ;
; Slack                           ; 0.392                                                                                                       ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.202 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.832 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.389       ; 34         ; 0.000 ; 0.389 ;
;    Cell                ;       ; 5     ; 0.756       ; 66         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.663       ; 80         ; 0.663 ; 0.663 ;
;    Cell                ;       ; 4     ; 0.065       ; 8          ; 0.000 ; 0.044 ;
;    uTco                ;       ; 1     ; 0.104       ; 13         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.591       ; 41         ; 0.000 ; 0.591 ;
;    Cell                ;       ; 5     ; 0.848       ; 59         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                  ;
; 1.145   ; 1.145   ;    ;        ;        ;                     ;            ; clock path                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                    ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                      ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                             ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                         ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                 ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                       ;
;   1.145 ;   0.389 ; RR ; IC     ; 1      ; FF_X113_Y5_N22      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3]|clk                ;
;   1.145 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y5_N22      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3]                    ;
; 1.977   ; 0.832   ;    ;        ;        ;                     ;            ; data path                                                                                                                      ;
;   1.249 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y5_N22      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3]|q                  ;
;   1.293 ;   0.044 ; RR ; CELL   ; 2      ; FF_X113_Y5_N22      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[3]~la_lab/laboutt[14] ;
;   1.956 ;   0.663 ; RR ; IC     ; 1      ; LABCELL_X111_Y5_N42 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i986~2|dataf                     ;
;   1.977 ;   0.021 ; RR ; CELL   ; 1      ; LABCELL_X111_Y5_N42 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i986~2|combout                   ;
;   1.977 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N43      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]|d                  ;
;   1.977 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N43      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                         ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                 ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                   ;
; 1.347   ; 1.347    ;    ;        ;        ;                    ;            ; clock path                                                                                                      ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                  ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                     ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                       ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                              ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                          ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                  ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                        ;
;   1.439 ;   0.591  ; RR ; IC     ; 1      ; FF_X111_Y5_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]|clk ;
;   1.439 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y5_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]     ;
;   1.347 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                         ;
; 1.347   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                               ;
; 1.585   ; 0.238    ;    ; uTh    ; 1      ; FF_X111_Y5_N43     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.400 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]             ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                            ;
; Data Arrival Time               ; 1.665                                                                                                               ;
; Data Required Time              ; 1.265                                                                                                               ;
; Slack                           ; 0.400                                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.104 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.486  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.423       ; 36         ; 0.000 ; 0.423 ;
;    Cell                ;        ; 5     ; 0.756       ; 64         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.315       ; 65         ; 0.315 ; 0.315 ;
;    Cell                ;        ; 2     ; 0.067       ; 14         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 21         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.319       ; 27         ; 0.000 ; 0.319 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                    ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                              ;
; 1.179   ; 1.179   ;    ;        ;        ;                    ;            ; clock path                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                  ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                        ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                         ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                     ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                             ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                   ;
;   1.179 ;   0.423 ; RR ; IC     ; 1      ; FF_X114_Y5_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]|clk                ;
;   1.179 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y5_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]                    ;
; 1.665   ; 0.486   ;    ;        ;        ;                    ;            ; data path                                                                                                                  ;
;   1.283 ;   0.104 ; RR ; uTco   ; 1      ; FF_X114_Y5_N11     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]|q                  ;
;   1.350 ;   0.067 ; RR ; CELL   ; 7      ; FF_X114_Y5_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[3]~la_lab/laboutt[7]  ;
;   1.665 ;   0.315 ; RR ; IC     ; 1      ; FF_X113_Y2_N10     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]|asdata ;
;   1.665 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y2_N10     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]        ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 1.075   ; 1.075    ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                          ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                ;
;   1.167 ;   0.319  ; RR ; IC     ; 1      ; FF_X113_Y2_N10     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]|clk ;
;   1.167 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y2_N10     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]     ;
;   1.075 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                 ;
; 1.075   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                       ;
; 1.265   ; 0.190    ;    ; uTh    ; 1      ; FF_X113_Y2_N10     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[3]     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.406 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0 ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1 ;
; Launch Clock                    ; altera_reserved_tck                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                       ;
; Data Arrival Time               ; 1.575                                                                                                          ;
; Data Required Time              ; 1.169                                                                                                          ;
; Slack                           ; 0.406                                                                                                          ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                            ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.002 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.465 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;       ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.298       ; 64         ; 0.298 ; 0.298 ;
;    Cell                ;       ; 2     ; 0.063       ; 14         ; 0.000 ; 0.063 ;
;    uTco                ;       ; 1     ; 0.104       ; 22         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.491       ; 37         ; 0.000 ; 0.491 ;
;    Cell                ;       ; 5     ; 0.848       ; 63         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                             ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                          ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                                    ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                              ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                      ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                      ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                        ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                              ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                               ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                           ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                   ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                         ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0|clk               ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0                   ;
; 1.575   ; 0.465   ;    ;        ;        ;                    ;            ; data path                                                                                                                        ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N43     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0|q                 ;
;   1.277 ;   0.063 ; RR ; CELL   ; 19     ; FF_X113_Y4_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~la_lab/laboutb[8] ;
;   1.575 ;   0.298 ; RR ; IC     ; 1      ; FF_X113_Y4_N7      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1|ena               ;
;   1.575 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N7      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1                   ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                      ;
; 1.112   ; 1.112    ;    ;        ;        ;                    ;            ; clock path                                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                             ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
;   1.339 ;   0.491  ; RR ; IC     ; 1      ; FF_X113_Y4_N7      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1|clk ;
;   1.339 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y4_N7      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1     ;
;   1.112 ;   -0.227 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                            ;
; 1.112   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                  ;
; 1.169   ; 0.057    ;    ; uTh    ; 1      ; FF_X113_Y4_N7      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full1     ;
+---------+----------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.409 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]             ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                            ;
; Data Arrival Time               ; 1.673                                                                                                               ;
; Data Required Time              ; 1.264                                                                                                               ;
; Slack                           ; 0.409                                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.054 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.544  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.373       ; 33         ; 0.000 ; 0.373 ;
;    Cell                ;        ; 5     ; 0.756       ; 67         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.395       ; 73         ; 0.395 ; 0.395 ;
;    Cell                ;        ; 2     ; 0.046       ; 8          ; 0.000 ; 0.046 ;
;    uTco                ;        ; 1     ; 0.103       ; 19         ; 0.103 ; 0.103 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.319       ; 27         ; 0.000 ; 0.319 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                    ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                              ;
; 1.129   ; 1.129   ;    ;        ;        ;                    ;            ; clock path                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                  ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                        ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                         ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                     ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                             ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                   ;
;   1.129 ;   0.373 ; RR ; IC     ; 1      ; FF_X113_Y1_N52     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]|clk                ;
;   1.129 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y1_N52     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]                    ;
; 1.673   ; 0.544   ;    ;        ;        ;                    ;            ; data path                                                                                                                  ;
;   1.232 ;   0.103 ; RR ; uTco   ; 1      ; FF_X113_Y1_N52     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]|q                  ;
;   1.278 ;   0.046 ; RR ; CELL   ; 4      ; FF_X113_Y1_N52     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]~la_lab/laboutb[14] ;
;   1.673 ;   0.395 ; RR ; IC     ; 1      ; FF_X113_Y2_N22     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]|asdata ;
;   1.673 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y2_N22     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]        ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 1.075   ; 1.075    ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                          ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                ;
;   1.167 ;   0.319  ; RR ; IC     ; 1      ; FF_X113_Y2_N22     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]|clk ;
;   1.167 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y2_N22     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]     ;
;   1.075 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                 ;
; 1.075   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                       ;
; 1.264   ; 0.189    ;    ; uTh    ; 1      ; FF_X113_Y2_N22     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[7]     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.411 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]             ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                            ;
; Data Arrival Time               ; 1.676                                                                                                               ;
; Data Required Time              ; 1.265                                                                                                               ;
; Slack                           ; 0.411                                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.104 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.497  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.423       ; 36         ; 0.000 ; 0.423 ;
;    Cell                ;        ; 5     ; 0.756       ; 64         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.326       ; 66         ; 0.326 ; 0.326 ;
;    Cell                ;        ; 2     ; 0.067       ; 13         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 21         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.319       ; 27         ; 0.000 ; 0.319 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                    ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                              ;
; 1.179   ; 1.179   ;    ;        ;        ;                    ;            ; clock path                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                  ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                        ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                         ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                     ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                             ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                   ;
;   1.179 ;   0.423 ; RR ; IC     ; 1      ; FF_X114_Y5_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]|clk                ;
;   1.179 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y5_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]                    ;
; 1.676   ; 0.497   ;    ;        ;        ;                    ;            ; data path                                                                                                                  ;
;   1.283 ;   0.104 ; RR ; uTco   ; 1      ; FF_X114_Y5_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]|q                  ;
;   1.350 ;   0.067 ; RR ; CELL   ; 4      ; FF_X114_Y5_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[6]~la_lab/laboutt[11] ;
;   1.676 ;   0.326 ; RR ; IC     ; 1      ; FF_X113_Y2_N19     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]|asdata ;
;   1.676 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y2_N19     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]        ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 1.075   ; 1.075    ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                          ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                ;
;   1.167 ;   0.319  ; RR ; IC     ; 1      ; FF_X113_Y2_N19     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]|clk ;
;   1.167 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y2_N19     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]     ;
;   1.075 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                 ;
; 1.075   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                       ;
; 1.265   ; 0.190    ;    ; uTh    ; 1      ; FF_X113_Y2_N19     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[6]     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.415 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                 ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                                        ;
; Latch Clock                     ; altera_reserved_tck                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                                   ;
; Data Arrival Time               ; 1.742                                                                                                      ;
; Data Required Time              ; 1.327                                                                                                      ;
; Slack                           ; 0.415                                                                                                      ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.002 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.605 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.381       ; 34         ; 0.000 ; 0.381 ;
;    Cell                ;       ; 5     ; 0.756       ; 66         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.455       ; 75         ; 0.455 ; 0.455 ;
;    Cell                ;       ; 2     ; 0.046       ; 8          ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.517       ; 38         ; 0.000 ; 0.517 ;
;    Cell                ;       ; 5     ; 0.848       ; 62         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                             ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                                ;
; 1.137   ; 1.137   ;    ;        ;        ;                    ;            ; clock path                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                               ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                  ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                  ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                    ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                          ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                           ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                       ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                               ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                     ;
;   1.137 ;   0.381 ; RR ; IC     ; 1      ; FF_X113_Y3_N44     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]|clk               ;
;   1.137 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N44     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]                   ;
; 1.742   ; 0.605   ;    ;        ;        ;                    ;            ; data path                                                                                                                    ;
;   1.241 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y3_N44     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]|q                 ;
;   1.287 ;   0.046 ; RR ; CELL   ; 2      ; FF_X113_Y3_N44     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[8]~la_lab/laboutb[9] ;
;   1.742 ;   0.455 ; RR ; IC     ; 1      ; FF_X113_Y3_N43     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]|asdata            ;
;   1.742 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                           ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                        ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                  ;
; 1.139   ; 1.139    ;    ;        ;        ;                    ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                 ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                       ;
;   1.365 ;   0.517  ; RR ; IC     ; 1      ; FF_X113_Y3_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]|clk ;
;   1.365 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y3_N43     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]     ;
;   1.139 ;   -0.226 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                        ;
; 1.139   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                              ;
; 1.327   ; 0.188    ;    ; uTh    ; 1      ; FF_X113_Y3_N43     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.021 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                          ; To Node                                                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.021 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]                                                                                ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.270      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.258      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][61]                                                                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.282      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]                                                                                                                             ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.256      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|master_0|master_0|b2p|received_channel                                                                                                                                                          ; u0|master_0|master_0|b2p|received_channel                                                                                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.253      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[4]                                                    ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.273      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]                   ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.001      ; 0.255      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[0]                                                                                 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.268      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]                                               ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 0.272      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]                                                                                 ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.273      ; Fast 900mV 0C Model             ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.021 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0] ;
; Launch Clock                    ; i_clk                                                                                                               ;
; Latch Clock                     ; i_clk                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                            ;
; Data Arrival Time               ; 2.767                                                                                                               ;
; Data Required Time              ; 2.746                                                                                                               ;
; Slack                           ; 0.021                                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.270 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.898       ; 76         ; 0.000 ; 1.898 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.161       ; 60         ; 0.000 ; 0.161 ;
;    uTco                ;       ; 1     ; 0.109       ; 40         ; 0.109 ; 0.109 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.056       ; 76         ; 0.000 ; 2.056 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                           ;
; 2.497   ; 2.497   ;    ;        ;        ;                     ;           ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.497 ;   1.898 ; RR ; IC     ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]|clk ;
;   2.497 ;   0.000 ; RR ; CELL   ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]     ;
; 2.767   ; 0.270   ;    ;        ;        ;                     ;           ; data path                                                                                                               ;
;   2.606 ;   0.109 ; FF ; uTco   ; 2      ; FF_X65_Y25_N7       ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]|q   ;
;   2.606 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X65_Y25_N6 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|add_7~0|datae    ;
;   2.767 ;   0.161 ; FF ; CELL   ; 1      ; MLABCELL_X65_Y25_N6 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|add_7~0|combout  ;
;   2.767 ;   0.000 ; FF ; CELL   ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]|d   ;
;   2.767 ;   0.000 ; FF ; CELL   ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]     ;
+---------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                           ;
; 2.498   ; 2.498    ;    ;        ;        ;                     ;           ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.716 ;   2.056  ; RR ; IC     ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]|clk ;
;   2.716 ;   0.000  ; RR ; CELL   ; 1      ; FF_X65_Y25_N7       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]     ;
;   2.498 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                 ;
; 2.498   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                       ;
; 2.746   ; 0.248    ;    ; uTh    ; 1      ; FF_X65_Y25_N7       ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|stages[5][0]     ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.022 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                         ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                              ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                              ;
; Latch Clock                     ; i_clk                                                                                                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                           ;
; Data Arrival Time               ; 2.751                                                                                                                                                                                              ;
; Data Required Time              ; 2.729                                                                                                                                                                                              ;
; Slack                           ; 0.022                                                                                                                                                                                              ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.258 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.894       ; 76         ; 0.000 ; 1.894 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.155       ; 60         ; 0.000 ; 0.155 ;
;    uTco                ;       ; 1     ; 0.103       ; 40         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.051       ; 76         ; 0.000 ; 2.051 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                                                                                ;
+---------+---------+----+--------+--------+----------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                                                                                          ;
; 2.493   ; 2.493   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                                                                                          ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                                                                                          ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                            ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                               ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                              ;
;   2.493 ;   1.894 ; RR ; IC     ; 1      ; FF_X60_Y11_N13       ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|clk ;
;   2.493 ;   0.000 ; RR ; CELL   ; 1      ; FF_X60_Y11_N13       ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
; 2.751   ; 0.258   ;    ;        ;        ;                      ;            ; data path                                                                                                                                                                                              ;
;   2.596 ;   0.103 ; FF ; uTco   ; 2      ; FF_X60_Y11_N13       ;            ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|q   ;
;   2.596 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X60_Y11_N12 ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|i19|datad           ;
;   2.751 ;   0.155 ; FF ; CELL   ; 1      ; MLABCELL_X60_Y11_N12 ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|i19|combout         ;
;   2.751 ;   0.000 ; FF ; CELL   ; 1      ; FF_X60_Y11_N13       ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|d   ;
;   2.751 ;   0.000 ; FF ; CELL   ; 1      ; FF_X60_Y11_N13       ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
+---------+---------+----+--------+--------+----------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                        ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                          ;
; 2.493   ; 2.493    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                             ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                         ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                          ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                          ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                            ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                               ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                              ;
;   2.711 ;   2.051  ; RR ; IC     ; 1      ; FF_X60_Y11_N13      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|clk ;
;   2.711 ;   0.000  ; RR ; CELL   ; 1      ; FF_X60_Y11_N13      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
;   2.493 ;   -0.218 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                                ;
; 2.493   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                      ;
; 2.729   ; 0.236    ;    ; uTh    ; 1      ; FF_X60_Y11_N13      ;            ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.022 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                   ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][61] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61] ;
; Launch Clock                    ; i_clk                                                                                                                        ;
; Latch Clock                     ; i_clk                                                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                     ;
; Data Arrival Time               ; 2.779                                                                                                                        ;
; Data Required Time              ; 2.757                                                                                                                        ;
; Slack                           ; 0.022                                                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.282 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.898       ; 76         ; 0.000 ; 1.898 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 60         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.114       ; 40         ; 0.114 ; 0.114 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.056       ; 76         ; 0.000 ; 2.056 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                             ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                    ;
; 2.497   ; 2.497   ;    ;        ;        ;                     ;           ; clock path                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                    ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                    ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                      ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                         ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                        ;
;   2.497 ;   1.898 ; RR ; IC     ; 1      ; FF_X65_Y25_N38      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][61]|clk ;
;   2.497 ;   0.000 ; RR ; CELL   ; 1      ; FF_X65_Y25_N38      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][61]     ;
; 2.779   ; 0.282   ;    ;        ;        ;                     ;           ; data path                                                                                                                        ;
;   2.611 ;   0.114 ; FF ; uTco   ; 1      ; FF_X65_Y25_N38      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][61]|q   ;
;   2.779 ;   0.168 ; FF ; CELL   ; 1      ; FF_X65_Y25_N37      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]|d   ;
;   2.779 ;   0.000 ; FF ; CELL   ; 1      ; FF_X65_Y25_N37      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]     ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                             ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                          ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                  ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                    ;
; 2.498   ; 2.498    ;    ;        ;        ;                     ;           ; clock path                                                                                                                       ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                   ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                            ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                    ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                    ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                      ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                         ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                        ;
;   2.716 ;   2.056  ; RR ; IC     ; 1      ; FF_X65_Y25_N37      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]|clk ;
;   2.716 ;   0.000  ; RR ; CELL   ; 1      ; FF_X65_Y25_N37      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]     ;
;   2.498 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                          ;
; 2.498   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                ;
; 2.757   ; 0.259    ;    ; uTh    ; 1      ; FF_X65_Y25_N37      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][61]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.022 
===============================================================================
+----------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                             ;
+---------------------------------+------------------------------------------------------------------------+
; Property                        ; Value                                                                  ;
+---------------------------------+------------------------------------------------------------------------+
; From Node                       ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1] ;
; To Node                         ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1] ;
; Launch Clock                    ; i_clk                                                                  ;
; Latch Clock                     ; i_clk                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                               ;
; Data Arrival Time               ; 2.764                                                                  ;
; Data Required Time              ; 2.742                                                                  ;
; Slack                           ; 0.022                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                    ;
+---------------------------------+------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.157       ; 61         ; 0.000 ; 0.157 ;
;    uTco                ;       ; 1     ; 0.099       ; 39         ; 0.099 ; 0.099 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                              ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                      ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                              ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                              ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                   ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                  ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]|clk ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]     ;
; 2.764   ; 0.256   ;    ;        ;        ;                     ;            ; data path                                                                  ;
;   2.607 ;   0.099 ; FF ; uTco   ; 2      ; FF_X73_Y13_N11      ;            ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]|q   ;
;   2.607 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X73_Y13_N9  ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|add_0~0|datad                 ;
;   2.764 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X73_Y13_N9  ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|add_0~0|combout               ;
;   2.764 ;   0.000 ; FF ; CELL   ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]|d   ;
;   2.764 ;   0.000 ; FF ; CELL   ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]     ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                        ;
+---------+----------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                    ;
+---------+----------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                            ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                              ;
; 2.508   ; 2.508    ;    ;        ;        ;                     ;            ; clock path                                                                 ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                             ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                      ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                              ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                              ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                   ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                  ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X73_Y13_N11      ; High Speed ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]     ;
;   2.508 ;   -0.219 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                    ;
; 2.508   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                          ;
; 2.742   ; 0.234    ;    ; uTh    ; 1      ; FF_X73_Y13_N11      ;            ; u0|mm_interconnect_0|master_0_master_limiter|pending_response_count[1]     ;
+---------+----------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------+



Path #5: Hold slack is 0.022 
===============================================================================
+-----------------------------------------------------------------------------+
; Path Summary                                                                ;
+---------------------------------+-------------------------------------------+
; Property                        ; Value                                     ;
+---------------------------------+-------------------------------------------+
; From Node                       ; u0|master_0|master_0|b2p|received_channel ;
; To Node                         ; u0|master_0|master_0|b2p|received_channel ;
; Launch Clock                    ; i_clk                                     ;
; Latch Clock                     ; i_clk                                     ;
; SDC Exception                   ; No SDC Exception on Path                  ;
; Data Arrival Time               ; 2.761                                     ;
; Data Required Time              ; 2.739                                     ;
; Slack                           ; 0.022                                     ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                       ;
+---------------------------------+-------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.253 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.155       ; 61         ; 0.000 ; 0.155 ;
;    uTco                ;       ; 1     ; 0.098       ; 39         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                              ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                 ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                    ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                         ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                 ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                 ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]   ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                      ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                     ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel|clk ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel     ;
; 2.761   ; 0.253   ;    ;        ;        ;                     ;            ; data path                                     ;
;   2.606 ;   0.098 ; FF ; uTco   ; 2      ; FF_X74_Y13_N19      ;            ; u0|master_0|master_0|b2p|received_channel|q   ;
;   2.606 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X74_Y13_N18 ; High Speed ; u0|master_0|master_0|b2p|i60~0|datae          ;
;   2.761 ;   0.155 ; FF ; CELL   ; 1      ; LABCELL_X74_Y13_N18 ; High Speed ; u0|master_0|master_0|b2p|i60~0|combout        ;
;   2.761 ;   0.000 ; FF ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel|d   ;
;   2.761 ;   0.000 ; FF ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                           ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                       ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                               ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                 ;
; 2.508   ; 2.508    ;    ;        ;        ;                     ;            ; clock path                                    ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                         ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                 ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                 ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]   ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                      ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                     ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel     ;
;   2.508 ;   -0.219 ;    ;        ;        ;                     ;            ; clock pessimism removed                       ;
; 2.508   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                             ;
; 2.739   ; 0.231    ;    ; uTh    ; 1      ; FF_X74_Y13_N19      ;            ; u0|master_0|master_0|b2p|received_channel     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+



Path #6: Hold slack is 0.022 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[4] ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5] ;
; Launch Clock                    ; i_clk                                                                                                                                           ;
; Latch Clock                     ; i_clk                                                                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                        ;
; Data Arrival Time               ; 2.767                                                                                                                                           ;
; Data Required Time              ; 2.745                                                                                                                                           ;
; Slack                           ; 0.022                                                                                                                                           ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.895       ; 76         ; 0.000 ; 1.895 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.169       ; 62         ; 0.000 ; 0.169 ;
;    uTco                ;       ; 1     ; 0.104       ; 38         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.052       ; 76         ; 0.000 ; 2.052 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                             ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                                                    ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                       ;
; 2.494   ; 2.494   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                      ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                               ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                       ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                       ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                         ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                            ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                           ;
;   2.494 ;   1.895 ; RR ; IC     ; 1      ; FF_X59_Y14_N56      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[4]|clk ;
;   2.494 ;   0.000 ; RR ; CELL   ; 1      ; FF_X59_Y14_N56      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[4]     ;
; 2.767   ; 0.273   ;    ;        ;        ;                     ;           ; data path                                                                                                                                           ;
;   2.598 ;   0.104 ; FF ; uTco   ; 1      ; FF_X59_Y14_N56      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[4]|q   ;
;   2.767 ;   0.169 ; FF ; CELL   ; 1      ; FF_X59_Y14_N55      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]|d   ;
;   2.767 ;   0.000 ; FF ; CELL   ; 1      ; FF_X59_Y14_N55      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]     ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                             ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                     ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                       ;
; 2.494   ; 2.494    ;    ;        ;        ;                     ;           ; clock path                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                               ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                       ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                       ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                         ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                            ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                           ;
;   2.712 ;   2.052  ; RR ; IC     ; 1      ; FF_X59_Y14_N55      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]|clk ;
;   2.712 ;   0.000  ; RR ; CELL   ; 1      ; FF_X59_Y14_N55      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]     ;
;   2.494 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                             ;
; 2.494   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                   ;
; 2.745   ; 0.251    ;    ; uTh    ; 1      ; FF_X59_Y14_N55      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|pipelined_dispatched_all_groups[5]     ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.023 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                       ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                            ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1] ;
; Launch Clock                    ; i_clk                                                                                                                                                                            ;
; Latch Clock                     ; i_clk                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                         ;
; Data Arrival Time               ; 2.755                                                                                                                                                                            ;
; Data Required Time              ; 2.732                                                                                                                                                                            ;
; Slack                           ; 0.023                                                                                                                                                                            ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                              ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.255 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.901       ; 76         ; 0.000 ; 1.901 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.157       ; 62         ; 0.000 ; 0.157 ;
;    uTco                ;       ; 1     ; 0.098       ; 38         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.059       ; 76         ; 0.000 ; 2.059 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                        ;
; 2.500   ; 2.500   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                        ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                        ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                          ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                             ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                            ;
;   2.500 ;   1.901 ; RR ; IC     ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|clk ;
;   2.500 ;   0.000 ; RR ; CELL   ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
; 2.755   ; 0.255   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                            ;
;   2.598 ;   0.098 ; FF ; uTco   ; 2      ; FF_X75_Y24_N25      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|q   ;
;   2.598 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X75_Y24_N24 ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|i19|datad           ;
;   2.755 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X75_Y24_N24 ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|i19|combout         ;
;   2.755 ;   0.000 ; FF ; CELL   ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|d   ;
;   2.755 ;   0.000 ; FF ; CELL   ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                              ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                        ;
; 2.501   ; 2.501    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                        ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                        ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                          ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                             ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                            ;
;   2.719 ;   2.059  ; RR ; IC     ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]|clk ;
;   2.719 ;   0.000  ; RR ; CELL   ; 1      ; FF_X75_Y24_N25      ; High Speed ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
;   2.501 ;   -0.218 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                              ;
; 2.501   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                    ;
; 2.732   ; 0.231    ;    ; uTh    ; 1      ; FF_X75_Y24_N25      ;            ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|INCR_DECR.lo[1]     ;
+---------+----------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.023 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                             ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[0]     ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                               ;
; Data Arrival Time               ; 2.773                                                                                                                  ;
; Data Required Time              ; 2.750                                                                                                                  ;
; Slack                           ; 0.023                                                                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                    ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.268 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.906       ; 76         ; 0.000 ; 1.906 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.163       ; 61         ; 0.000 ; 0.163 ;
;    uTco                ;       ; 1     ; 0.105       ; 39         ; 0.105 ; 0.105 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.064       ; 76         ; 0.000 ; 2.064 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                  ;
; 2.505   ; 2.505   ;    ;        ;        ;                     ;           ; clock path                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                      ;
;   2.505 ;   1.906 ; RR ; IC     ; 1      ; FF_X71_Y22_N13      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[0]|clk         ;
;   2.505 ;   0.000 ; RR ; CELL   ; 1      ; FF_X71_Y22_N13      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[0]             ;
; 2.773   ; 0.268   ;    ;        ;        ;                     ;           ; data path                                                                                                                      ;
;   2.610 ;   0.105 ; FF ; uTco   ; 1      ; FF_X71_Y22_N13      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[0]|q           ;
;   2.610 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X71_Y22_N12 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~1|datae   ;
;   2.773 ;   0.163 ; FF ; CELL   ; 1      ; LABCELL_X71_Y22_N12 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~1|combout ;
;   2.773 ;   0.000 ; FF ; CELL   ; 1      ; FF_X71_Y22_N14      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]|d       ;
;   2.773 ;   0.000 ; FF ; CELL   ; 1      ; FF_X71_Y22_N14      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]         ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                       ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                    ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                            ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                              ;
; 2.505   ; 2.505    ;    ;        ;        ;                     ;           ; clock path                                                                                                                 ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                             ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                      ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                              ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                              ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                   ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                  ;
;   2.724 ;   2.064  ; RR ; IC     ; 1      ; FF_X71_Y22_N14      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]|clk ;
;   2.724 ;   0.000  ; RR ; CELL   ; 1      ; FF_X71_Y22_N14      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]     ;
;   2.505 ;   -0.219 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                    ;
; 2.505   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                          ;
; 2.750   ; 0.245    ;    ; uTh    ; 1      ; FF_X71_Y22_N14      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[0]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.023 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                 ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1] ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]                       ;
; Launch Clock                    ; i_clk                                                                                                                                                                      ;
; Latch Clock                     ; i_clk                                                                                                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                   ;
; Data Arrival Time               ; 2.765                                                                                                                                                                      ;
; Data Required Time              ; 2.742                                                                                                                                                                      ;
; Slack                           ; 0.023                                                                                                                                                                      ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.272  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.894       ; 76         ; 0.000 ; 1.894 ;
;    Cell                ;        ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 4     ; 0.168       ; 62         ; 0.000 ; 0.168 ;
;    uTco                ;        ; 1     ; 0.104       ; 38         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.050       ; 76         ; 0.000 ; 2.050 ;
;    Cell                ;        ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                               ;
+---------+---------+----+--------+--------+----------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP     ; Element                                                                                                                                                                           ;
+---------+---------+----+--------+--------+----------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;           ; launch edge time                                                                                                                                                                  ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;           ; time borrowed                                                                                                                                                                     ;
; 2.493   ; 2.493   ;    ;        ;        ;                      ;           ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;           ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;           ; i_clk                                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;           ; i_clk~input|i                                                                                                                                                                     ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;           ; i_clk~input|o                                                                                                                                                                     ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                       ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21     ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                                          ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21     ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                                         ;
;   2.493 ;   1.894 ; RR ; IC     ; 1      ; FF_X62_Y27_N56       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]|clk    ;
;   2.493 ;   0.000 ; RR ; CELL   ; 1      ; FF_X62_Y27_N56       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]        ;
; 2.765   ; 0.272   ;    ;        ;        ;                      ;           ; data path                                                                                                                                                                         ;
;   2.597 ;   0.104 ; FF ; uTco   ; 2      ; FF_X62_Y27_N56       ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|count[1]|q      ;
;   2.597 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X62_Y27_N54 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|add_0~0|datad   ;
;   2.765 ;   0.168 ; FF ; CELL   ; 2      ; MLABCELL_X62_Y27_N54 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|altshift_taps_counter1|add_0~0|combout ;
;   2.765 ;   0.000 ; FF ; CELL   ; 1      ; FF_X62_Y27_N55       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]|d                            ;
;   2.765 ;   0.000 ; FF ; CELL   ; 1      ; FF_X62_Y27_N55       ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]                              ;
+---------+---------+----+--------+--------+----------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                  ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                          ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                            ;
; 2.492   ; 2.492    ;    ;        ;        ;                     ;           ; clock path                                                                                                                                               ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                                           ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                    ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                            ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                            ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                              ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                 ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                ;
;   2.710 ;   2.050  ; RR ; IC     ; 1      ; FF_X62_Y27_N55      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]|clk ;
;   2.710 ;   0.000  ; RR ; CELL   ; 1      ; FF_X62_Y27_N55      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]     ;
;   2.492 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                                  ;
; 2.492   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                        ;
; 2.742   ; 0.250    ;    ; uTh    ; 1      ; FF_X62_Y27_N55      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_0|auto_generated|dffe3a[1]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.023 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                             ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]     ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1] ;
; Launch Clock                    ; i_clk                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                               ;
; Data Arrival Time               ; 2.778                                                                                                                  ;
; Data Required Time              ; 2.755                                                                                                                  ;
; Slack                           ; 0.023                                                                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                    ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.906       ; 76         ; 0.000 ; 1.906 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.165       ; 60         ; 0.000 ; 0.165 ;
;    uTco                ;       ; 1     ; 0.108       ; 40         ; 0.108 ; 0.108 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.064       ; 76         ; 0.000 ; 2.064 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                  ;
; 2.505   ; 2.505   ;    ;        ;        ;                     ;           ; clock path                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                      ;
;   2.505 ;   1.906 ; RR ; IC     ; 1      ; FF_X72_Y22_N43      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]|clk         ;
;   2.505 ;   0.000 ; RR ; CELL   ; 1      ; FF_X72_Y22_N43      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]             ;
; 2.778   ; 0.273   ;    ;        ;        ;                     ;           ; data path                                                                                                                      ;
;   2.613 ;   0.108 ; FF ; uTco   ; 1      ; FF_X72_Y22_N43      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]|q           ;
;   2.613 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X72_Y22_N42 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~0|datad   ;
;   2.778 ;   0.165 ; FF ; CELL   ; 1      ; LABCELL_X72_Y22_N42 ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~0|combout ;
;   2.778 ;   0.000 ; FF ; CELL   ; 1      ; FF_X72_Y22_N44      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]|d       ;
;   2.778 ;   0.000 ; FF ; CELL   ; 1      ; FF_X72_Y22_N44      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]         ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                       ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                    ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                            ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                              ;
; 2.505   ; 2.505    ;    ;        ;        ;                     ;           ; clock path                                                                                                                 ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                             ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                      ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                              ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                              ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                   ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                  ;
;   2.724 ;   2.064  ; RR ; IC     ; 1      ; FF_X72_Y22_N44      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]|clk ;
;   2.724 ;   0.000  ; RR ; CELL   ; 1      ; FF_X72_Y22_N44      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]     ;
;   2.505 ;   -0.219 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                    ;
; 2.505   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                          ;
; 2.755   ; 0.250    ;    ; uTh    ; 1      ; FF_X72_Y22_N44      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 4.776 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 4.776 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28] ; i_clk        ; i_clk       ; 10.000       ; -0.216     ; 4.834      ; Slow 900mV 0C Model             ;
; 4.777 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]                           ; i_clk        ; i_clk       ; 10.000       ; -0.244     ; 4.807      ; Slow 900mV 0C Model             ;
; 4.779 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]           ; i_clk        ; i_clk       ; 10.000       ; -0.218     ; 4.829      ; Slow 900mV 0C Model             ;
; 4.780 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]          ; i_clk        ; i_clk       ; 10.000       ; -0.216     ; 4.834      ; Slow 900mV 0C Model             ;
; 4.780 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]          ; i_clk        ; i_clk       ; 10.000       ; -0.216     ; 4.834      ; Slow 900mV 0C Model             ;
; 4.780 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]        ; i_clk        ; i_clk       ; 10.000       ; -0.214     ; 4.831      ; Slow 900mV 0C Model             ;
; 4.780 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]        ; i_clk        ; i_clk       ; 10.000       ; -0.214     ; 4.831      ; Slow 900mV 0C Model             ;
; 4.780 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]       ; i_clk        ; i_clk       ; 10.000       ; -0.216     ; 4.834      ; Slow 900mV 0C Model             ;
; 4.781 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]        ; i_clk        ; i_clk       ; 10.000       ; -0.214     ; 4.831      ; Slow 900mV 0C Model             ;
; 4.781 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]        ; i_clk        ; i_clk       ; 10.000       ; -0.214     ; 4.831      ; Slow 900mV 0C Model             ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 4.776 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                  ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28] ;
; Launch Clock                    ; i_clk                                                                                                                                       ;
; Latch Clock                     ; i_clk                                                                                                                                       ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                    ;
; Data Arrival Time               ; 9.657                                                                                                                                       ;
; Data Required Time              ; 14.433                                                                                                                                      ;
; Slack                           ; 4.776                                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                         ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.216 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.834  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.974       ; 82         ; 0.542 ; 3.432 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.196       ; 73         ; 0.000 ; 3.196 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                    ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                    ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                    ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                      ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                         ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                        ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                                   ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                       ;
; 9.657   ; 4.834   ;    ;        ;        ;                     ;            ; data path                                                                                                                                        ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                     ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                                     ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                         ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                        ;
;   9.657 ;   3.432 ; FF ; IC     ; 1      ; FF_X63_Y13_N44      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28]|clrn ;
;   9.657 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y13_N44      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28]      ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                            ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                   ;
; 14.607   ; 4.607   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                   ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                   ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                     ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                        ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                       ;
;   14.361 ;   3.196 ; RR ; IC     ; 1      ; FF_X63_Y13_N44      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28]|clk ;
;   14.361 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y13_N44      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28]     ;
;   14.607 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                         ;
; 14.577   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                               ;
; 14.433   ; -0.144  ;    ; uTsu   ; 1      ; FF_X63_Y13_N44      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_buffered_q[28]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 4.777 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                        ;
; To Node                         ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47] ;
; Launch Clock                    ; i_clk                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 9.630                                                                                                             ;
; Data Required Time              ; 14.407                                                                                                            ;
; Slack                           ; 4.777                                                                                                             ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.244 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.807  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.947       ; 82         ; 0.542 ; 3.405 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.168       ; 73         ; 0.000 ; 3.168 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                          ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                          ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                          ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                            ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                               ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                              ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                         ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                             ;
; 9.630   ; 4.807   ;    ;        ;        ;                     ;            ; data path                                                                                                              ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                           ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                           ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                               ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                              ;
;   9.630 ;   3.405 ; FF ; IC     ; 1      ; FF_X56_Y23_N56      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]|clrn ;
;   9.630 ;   0.000 ; FF ; CELL   ; 1      ; FF_X56_Y23_N56      ; Low Power  ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                               ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                       ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                         ;
; 14.579   ; 4.579   ;    ;        ;        ;                     ;           ; clock path                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                        ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                 ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                         ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                         ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                           ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                              ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                             ;
;   14.333 ;   3.168 ; RR ; IC     ; 1      ; FF_X56_Y23_N56      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]|clk ;
;   14.333 ;   0.000 ; RR ; CELL   ; 1      ; FF_X56_Y23_N56      ; Low Power ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]     ;
;   14.579 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                               ;
; 14.549   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                     ;
; 14.407   ; -0.142  ;    ; uTsu   ; 1      ; FF_X56_Y23_N56      ;           ; u0|add_fpga_split_5_di_0|add_fpga_split_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|result[47]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 4.779 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                        ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20] ;
; Launch Clock                    ; i_clk                                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                          ;
; Data Arrival Time               ; 9.652                                                                                                                             ;
; Data Required Time              ; 14.431                                                                                                                            ;
; Slack                           ; 4.779                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.218 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.829  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.969       ; 82         ; 0.542 ; 3.427 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.194       ; 73         ; 0.000 ; 3.194 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                          ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                          ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                          ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                            ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                               ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                              ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                         ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                             ;
; 9.652   ; 4.829   ;    ;        ;        ;                     ;            ; data path                                                                                                                              ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                           ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                           ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                               ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                              ;
;   9.652 ;   3.427 ; FF ; IC     ; 1      ; FF_X61_Y13_N2       ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]|clrn ;
;   9.652 ;   0.000 ; FF ; CELL   ; 1      ; FF_X61_Y13_N2       ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]      ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                               ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                       ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                         ;
; 14.605   ; 4.605   ;    ;        ;        ;                     ;           ; clock path                                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                        ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                 ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                         ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                         ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                           ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                              ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                             ;
;   14.359 ;   3.194 ; RR ; IC     ; 1      ; FF_X61_Y13_N2       ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]|clk ;
;   14.359 ;   0.000 ; RR ; CELL   ; 1      ; FF_X61_Y13_N2       ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]     ;
;   14.605 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                               ;
; 14.575   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                     ;
; 14.431   ; -0.144  ;    ; uTsu   ; 1      ; FF_X61_Y13_N2       ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|group_id[1][20]     ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 4.780 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                         ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25] ;
; Launch Clock                    ; i_clk                                                                                                                              ;
; Latch Clock                     ; i_clk                                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                           ;
; Data Arrival Time               ; 9.657                                                                                                                              ;
; Data Required Time              ; 14.437                                                                                                                             ;
; Slack                           ; 4.780                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.216 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.834  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.974       ; 82         ; 0.542 ; 3.432 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.196       ; 73         ; 0.000 ; 3.196 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                           ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                           ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                           ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                             ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                               ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                          ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                              ;
; 9.657   ; 4.834   ;    ;        ;        ;                     ;            ; data path                                                                                                                               ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                            ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                            ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                               ;
;   9.657 ;   3.432 ; FF ; IC     ; 1      ; FF_X63_Y13_N50      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]|clrn ;
;   9.657 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y13_N50      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]      ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                        ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                          ;
; 14.607   ; 4.607   ;    ;        ;        ;                     ;           ; clock path                                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                         ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                  ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                          ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                          ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                            ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                               ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                              ;
;   14.361 ;   3.196 ; RR ; IC     ; 1      ; FF_X63_Y13_N50      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]|clk ;
;   14.361 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y13_N50      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]     ;
;   14.607 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                ;
; 14.577   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                      ;
; 14.437   ; -0.140  ;    ; uTsu   ; 1      ; FF_X63_Y13_N50      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[25]     ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 4.780 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                         ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28] ;
; Launch Clock                    ; i_clk                                                                                                                              ;
; Latch Clock                     ; i_clk                                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                           ;
; Data Arrival Time               ; 9.657                                                                                                                              ;
; Data Required Time              ; 14.437                                                                                                                             ;
; Slack                           ; 4.780                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.216 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.834  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.974       ; 82         ; 0.542 ; 3.432 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.196       ; 73         ; 0.000 ; 3.196 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                           ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                           ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                           ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                             ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                               ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                          ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                              ;
; 9.657   ; 4.834   ;    ;        ;        ;                     ;            ; data path                                                                                                                               ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                            ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                            ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                               ;
;   9.657 ;   3.432 ; FF ; IC     ; 1      ; FF_X63_Y13_N38      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]|clrn ;
;   9.657 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y13_N38      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]      ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                        ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                          ;
; 14.607   ; 4.607   ;    ;        ;        ;                     ;           ; clock path                                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                         ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                  ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                          ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                          ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                            ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                               ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                              ;
;   14.361 ;   3.196 ; RR ; IC     ; 1      ; FF_X63_Y13_N38      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]|clk ;
;   14.361 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y13_N38      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]     ;
;   14.607 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                ;
; 14.577   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                      ;
; 14.437   ; -0.140  ;    ; uTsu   ; 1      ; FF_X63_Y13_N38      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|num_groups_reg_1_q[28]     ;
+----------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 4.780 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4] ;
; Launch Clock                    ; i_clk                                                                                                                                ;
; Latch Clock                     ; i_clk                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                             ;
; Data Arrival Time               ; 9.654                                                                                                                                ;
; Data Required Time              ; 14.434                                                                                                                               ;
; Slack                           ; 4.780                                                                                                                                ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                  ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.214 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.831  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.971       ; 82         ; 0.542 ; 3.429 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.198       ; 73         ; 0.000 ; 3.198 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                             ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                             ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                             ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                            ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                ;
; 9.654   ; 4.831   ;    ;        ;        ;                     ;            ; data path                                                                                                                                 ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                              ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                              ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                  ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                 ;
;   9.654 ;   3.429 ; FF ; IC     ; 1      ; FF_X63_Y14_N14      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]|clrn ;
;   9.654 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y14_N14      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                            ;
; 14.609   ; 4.609   ;    ;        ;        ;                     ;           ; clock path                                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                            ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                            ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                              ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                 ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                ;
;   14.363 ;   3.198 ; RR ; IC     ; 1      ; FF_X63_Y14_N14      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]|clk ;
;   14.363 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y14_N14      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]     ;
;   14.609 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                  ;
; 14.579   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                        ;
; 14.434   ; -0.145  ;    ; uTsu   ; 1      ; FF_X63_Y14_N14      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][4]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 4.780 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6] ;
; Launch Clock                    ; i_clk                                                                                                                                ;
; Latch Clock                     ; i_clk                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                             ;
; Data Arrival Time               ; 9.654                                                                                                                                ;
; Data Required Time              ; 14.434                                                                                                                               ;
; Slack                           ; 4.780                                                                                                                                ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                  ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.214 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.831  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.971       ; 82         ; 0.542 ; 3.429 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.198       ; 73         ; 0.000 ; 3.198 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                             ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                             ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                             ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                            ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                ;
; 9.654   ; 4.831   ;    ;        ;        ;                     ;            ; data path                                                                                                                                 ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                              ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                              ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                  ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                 ;
;   9.654 ;   3.429 ; FF ; IC     ; 1      ; FF_X63_Y14_N20      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]|clrn ;
;   9.654 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y14_N20      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                            ;
; 14.609   ; 4.609   ;    ;        ;        ;                     ;           ; clock path                                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                            ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                            ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                              ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                 ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                ;
;   14.363 ;   3.198 ; RR ; IC     ; 1      ; FF_X63_Y14_N20      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]|clk ;
;   14.363 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y14_N20      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]     ;
;   14.609 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                  ;
; 14.579   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                        ;
; 14.434   ; -0.145  ;    ; uTsu   ; 1      ; FF_X63_Y14_N20      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][6]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 4.780 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                            ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                            ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26] ;
; Launch Clock                    ; i_clk                                                                                                                                 ;
; Latch Clock                     ; i_clk                                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                              ;
; Data Arrival Time               ; 9.657                                                                                                                                 ;
; Data Required Time              ; 14.437                                                                                                                                ;
; Slack                           ; 4.780                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                   ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.216 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.834  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.974       ; 82         ; 0.542 ; 3.432 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.196       ; 73         ; 0.000 ; 3.196 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                              ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                              ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                              ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                   ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                  ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                             ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ;
; 9.657   ; 4.834   ;    ;        ;        ;                     ;            ; data path                                                                                                                                  ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                               ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                               ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                   ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                  ;
;   9.657 ;   3.432 ; FF ; IC     ; 1      ; FF_X63_Y13_N20      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]|clrn ;
;   9.657 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y13_N20      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]      ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                      ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                           ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                             ;
; 14.607   ; 4.607   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                     ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                             ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                             ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   14.361 ;   3.196 ; RR ; IC     ; 1      ; FF_X63_Y13_N20      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]|clk ;
;   14.361 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y13_N20      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]     ;
;   14.607 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                   ;
; 14.577   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                         ;
; 14.437   ; -0.140  ;    ; uTsu   ; 1      ; FF_X63_Y13_N20      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][26]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 4.781 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2] ;
; Launch Clock                    ; i_clk                                                                                                                                ;
; Latch Clock                     ; i_clk                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                             ;
; Data Arrival Time               ; 9.654                                                                                                                                ;
; Data Required Time              ; 14.435                                                                                                                               ;
; Slack                           ; 4.781                                                                                                                                ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                  ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.214 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.831  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.971       ; 82         ; 0.542 ; 3.429 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.198       ; 73         ; 0.000 ; 3.198 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                             ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                             ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                             ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                            ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                ;
; 9.654   ; 4.831   ;    ;        ;        ;                     ;            ; data path                                                                                                                                 ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                              ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                              ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                  ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                 ;
;   9.654 ;   3.429 ; FF ; IC     ; 1      ; FF_X63_Y14_N8       ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]|clrn ;
;   9.654 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y14_N8       ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                            ;
; 14.609   ; 4.609   ;    ;        ;        ;                     ;           ; clock path                                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                            ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                            ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                              ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                 ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                ;
;   14.363 ;   3.198 ; RR ; IC     ; 1      ; FF_X63_Y14_N8       ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]|clk ;
;   14.363 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y14_N8       ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]     ;
;   14.609 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                  ;
; 14.579   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                        ;
; 14.435   ; -0.144  ;    ; uTsu   ; 1      ; FF_X63_Y14_N8       ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][2]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 4.781 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8] ;
; Launch Clock                    ; i_clk                                                                                                                                ;
; Latch Clock                     ; i_clk                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                             ;
; Data Arrival Time               ; 9.654                                                                                                                                ;
; Data Required Time              ; 14.435                                                                                                                               ;
; Slack                           ; 4.781                                                                                                                                ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                  ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.214 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.831  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.540       ; 73         ; 0.000 ; 3.540 ;
;    Cell                ;        ; 4     ; 1.283       ; 27         ; 0.000 ; 0.576 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.971       ; 82         ; 0.542 ; 3.429 ;
;    Cell                ;        ; 3     ; 0.630       ; 13         ; 0.000 ; 0.504 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.198       ; 73         ; 0.000 ; 3.198 ;
;    Cell                ;        ; 4     ; 1.165       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                             ;
; 4.823   ; 4.823   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                             ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                             ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                               ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                  ;
;   1.283 ;   0.576 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                 ;
;   4.823 ;   3.540 ; RR ; IC     ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                            ;
;   4.823 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                ;
; 9.654   ; 4.831   ;    ;        ;        ;                     ;            ; data path                                                                                                                                 ;
;   5.053 ;   0.230 ; FF ; uTco   ; 1      ; FF_X147_Y17_N1      ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                              ;
;   5.179 ;   0.126 ; FF ; CELL   ; 1      ; FF_X147_Y17_N1      ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[0]                                              ;
;   5.721 ;   0.542 ; FF ; IC     ; 2      ; CLKCTRL_3A_G_I22    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                  ;
;   6.225 ;   0.504 ; FF ; CELL   ; 3218   ; CLKCTRL_3A_G_I22    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                 ;
;   9.654 ;   3.429 ; FF ; IC     ; 1      ; FF_X63_Y14_N26      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]|clrn ;
;   9.654 ;   0.000 ; FF ; CELL   ; 1      ; FF_X63_Y14_N26      ; Low Power  ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                            ;
; 14.609   ; 4.609   ;    ;        ;        ;                     ;           ; clock path                                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                            ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                            ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                              ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                 ;
;   11.165 ;   0.491 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                ;
;   14.363 ;   3.198 ; RR ; IC     ; 1      ; FF_X63_Y14_N26      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]|clk ;
;   14.363 ;   0.000 ; RR ; CELL   ; 1      ; FF_X63_Y14_N26      ; Low Power ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]     ;
;   14.609 ;   0.246 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                  ;
; 14.579   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                        ;
; 14.435   ; -0.144  ;    ; uTsu   ; 1      ; FF_X63_Y14_N26      ;           ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_workgroup_dispatcher|max_group_id[1][8]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 38.893 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 38.893 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.289     ; 2.348      ; Slow 900mV 100C Model           ;
; 39.294 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg       ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.242     ; 1.986      ; Slow 900mV 100C Model           ;
; 39.320 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg       ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.242     ; 1.986      ; Slow 900mV 100C Model           ;
; 39.368 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.051     ; 2.103      ; Slow 900mV 100C Model           ;
; 39.816 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]             ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.006     ; 1.689      ; Slow 900mV 100C Model           ;
; 39.821 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.006     ; 1.689      ; Slow 900mV 100C Model           ;
; 39.842 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.006     ; 1.689      ; Slow 900mV 100C Model           ;
; 39.850 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]             ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.006     ; 1.689      ; Slow 900mV 100C Model           ;
; 39.850 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]             ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.006     ; 1.689      ; Slow 900mV 100C Model           ;
; 39.941 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]               ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.159     ; 1.381      ; Slow 900mV 100C Model           ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 38.893 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 4.865                                                                                           ;
; Data Required Time              ; 43.758                                                                                          ;
; Slack                           ; 38.893                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.289 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.348  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.881       ; 80         ; 0.495 ; 1.386 ;
;    Cell                ;        ; 4     ; 0.236       ; 10         ; 0.000 ; 0.157 ;
;    uTco                ;        ; 1     ; 0.231       ; 10         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.542       ; 28         ; 0.000 ; 0.542 ;
;    Cell                ;        ; 4     ; 1.428       ; 72         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                     ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.865   ; 2.348   ;    ;        ;        ;                     ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   4.209 ;   1.386 ; FF ; IC     ; 1      ; LABCELL_X112_Y3_N51 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337|datae                ;
;   4.366 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X112_Y3_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337|combout              ;
;   4.370 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X112_Y3_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337~la_lab/laboutb[14]   ;
;   4.865 ;   0.495 ; FF ; IC     ; 1      ; FF_X110_Y2_N11      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clrn      ;
;   4.865 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y2_N11      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]           ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                     ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                       ;
; 43.894   ; 2.228   ;    ;        ;        ;                    ;            ; clock path                                                                                          ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                      ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                 ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                         ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                         ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   43.636 ;   0.542 ; RR ; IC     ; 1      ; FF_X110_Y2_N11     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clk ;
;   43.636 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N11     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
;   43.894 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                             ;
; 43.864   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                   ;
; 43.758   ; -0.106  ;    ; uTsu   ; 1      ; FF_X110_Y2_N11     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 39.294 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 4.389                                                                                               ;
; Data Required Time              ; 43.683                                                                                              ;
; Slack                           ; 39.294                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.242 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.986  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.717       ; 30         ; 0.000 ; 0.717 ;
;    Cell                ;        ; 4     ; 1.686       ; 70         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.369       ; 69         ; 0.532 ; 0.837 ;
;    Cell                ;        ; 4     ; 0.300       ; 15         ; 0.000 ; 0.178 ;
;    uTco                ;        ; 1     ; 0.317       ; 16         ; 0.317 ; 0.317 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.475       ; 25         ; 0.000 ; 0.475 ;
;    Cell                ;        ; 4     ; 1.428       ; 75         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                         ;
; 2.403   ; 2.403   ;    ;        ;        ;                      ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15             ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   2.403 ;   0.717 ; RR ; IC     ; 1      ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   2.403 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 4.389   ; 1.986   ;    ;        ;        ;                      ;            ; data path                                                                                                             ;
;   2.720 ;   0.317 ; RR ; uTco   ; 1      ; FF_X110_Y2_N14       ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   2.836 ;   0.116 ; RR ; CELL   ; 13     ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutt[9] ;
;   3.673 ;   0.837 ; RR ; IC     ; 1      ; MLABCELL_X109_Y2_N51 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|datac                             ;
;   3.851 ;   0.178 ; RF ; CELL   ; 1      ; MLABCELL_X109_Y2_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|combout                           ;
;   3.857 ;   0.006 ; FF ; CELL   ; 2      ; MLABCELL_X109_Y2_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79~la_mlab/laboutb[15]               ;
;   4.389 ;   0.532 ; FF ; IC     ; 1      ; FF_X109_Y2_N26       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clrn              ;
;   4.389 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y2_N26       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                   ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                    ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                 ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                         ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                           ;
; 43.827   ; 2.161   ;    ;        ;        ;                    ;            ; clock path                                                                                              ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                          ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                     ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                             ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                             ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   43.569 ;   0.475 ; RR ; IC     ; 1      ; FF_X109_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk ;
;   43.569 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
;   43.827 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                 ;
; 43.797   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                       ;
; 43.683   ; -0.114  ;    ; uTsu   ; 1      ; FF_X109_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 39.320 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 4.389                                                                                               ;
; Data Required Time              ; 43.709                                                                                              ;
; Slack                           ; 39.320                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.242 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.986  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.717       ; 30         ; 0.000 ; 0.717 ;
;    Cell                ;        ; 4     ; 1.686       ; 70         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.369       ; 69         ; 0.532 ; 0.837 ;
;    Cell                ;        ; 4     ; 0.300       ; 15         ; 0.000 ; 0.178 ;
;    uTco                ;        ; 1     ; 0.317       ; 16         ; 0.317 ; 0.317 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.475       ; 25         ; 0.000 ; 0.475 ;
;    Cell                ;        ; 4     ; 1.428       ; 75         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                         ;
; 2.403   ; 2.403   ;    ;        ;        ;                      ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15             ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   2.403 ;   0.717 ; RR ; IC     ; 1      ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   2.403 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 4.389   ; 1.986   ;    ;        ;        ;                      ;            ; data path                                                                                                             ;
;   2.720 ;   0.317 ; RR ; uTco   ; 1      ; FF_X110_Y2_N14       ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   2.836 ;   0.116 ; RR ; CELL   ; 13     ; FF_X110_Y2_N14       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutt[9] ;
;   3.673 ;   0.837 ; RR ; IC     ; 1      ; MLABCELL_X109_Y2_N51 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|datac                             ;
;   3.851 ;   0.178 ; RF ; CELL   ; 1      ; MLABCELL_X109_Y2_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|combout                           ;
;   3.857 ;   0.006 ; FF ; CELL   ; 2      ; MLABCELL_X109_Y2_N51 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79~la_mlab/laboutb[15]               ;
;   4.389 ;   0.532 ; FF ; IC     ; 1      ; FF_X109_Y2_N19       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clrn              ;
;   4.389 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y2_N19       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg                   ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                    ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                 ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                         ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                           ;
; 43.827   ; 2.161   ;    ;        ;        ;                    ;            ; clock path                                                                                              ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                          ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                     ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                             ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                             ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   43.569 ;   0.475 ; RR ; IC     ; 1      ; FF_X109_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clk ;
;   43.569 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
;   43.827 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                 ;
; 43.797   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                       ;
; 43.709   ; -0.088  ;    ; uTsu   ; 1      ; FF_X109_Y2_N19     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 39.368 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 4.426                                                                                               ;
; Data Required Time              ; 43.794                                                                                              ;
; Slack                           ; 39.368                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.051 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.103  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.637       ; 27         ; 0.000 ; 0.637 ;
;    Cell                ;        ; 4     ; 1.686       ; 73         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.752       ; 83         ; 1.752 ; 1.752 ;
;    Cell                ;        ; 2     ; 0.115       ; 5          ; 0.000 ; 0.115 ;
;    uTco                ;        ; 1     ; 0.236       ; 11         ; 0.236 ; 0.236 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.457       ; 24         ; 0.000 ; 0.457 ;
;    Cell                ;        ; 4     ; 1.428       ; 76         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 2.323   ; 2.323   ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   2.323 ;   0.637 ; RR ; IC     ; 1      ; FF_X109_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk                 ;
;   2.323 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                     ;
; 4.426   ; 2.103   ;    ;        ;        ;                    ;            ; data path                                                                                                               ;
;   2.559 ;   0.236 ; RR ; uTco   ; 1      ; FF_X109_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q                   ;
;   2.674 ;   0.115 ; RR ; CELL   ; 17     ; FF_X109_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg~la_mlab/laboutt[17] ;
;   4.426 ;   1.752 ; RR ; IC     ; 1      ; FF_X112_Y2_N17     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]|clrn                    ;
;   4.426 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N17     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]                         ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                     ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                       ;
; 43.938   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                                          ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                      ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                 ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                         ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                         ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   43.551 ;   0.457 ; RR ; IC     ; 1      ; FF_X112_Y2_N17     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]|clk ;
;   43.551 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N17     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
;   43.938 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                             ;
; 43.908   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                   ;
; 43.794   ; -0.114  ;    ; uTsu   ; 1      ; FF_X112_Y2_N17     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 39.816 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.206                                                                                         ;
; Data Required Time              ; 44.022                                                                                        ;
; Slack                           ; 39.816                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.006 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.383       ; 82         ; 1.383 ; 1.383 ;
;    Cell                ;        ; 2     ; 0.075       ; 4          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 14         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.630       ; 31         ; 0.000 ; 0.630 ;
;    Cell                ;        ; 4     ; 1.428       ; 69         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.206   ; 1.689   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   4.206 ;   1.383 ; FF ; IC     ; 1      ; FF_X112_Y3_N14     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clrn        ;
;   4.206 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 44.177   ; 2.511   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.724 ;   0.630 ; RR ; IC     ; 1      ; FF_X112_Y3_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clk ;
;   43.724 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]     ;
;   44.177 ;   0.453 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 44.147   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 44.022   ; -0.125  ;    ; uTsu   ; 1      ; FF_X112_Y3_N14     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 39.821 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 4.206                                                                                           ;
; Data Required Time              ; 44.027                                                                                          ;
; Slack                           ; 39.821                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.006 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.383       ; 82         ; 1.383 ; 1.383 ;
;    Cell                ;        ; 2     ; 0.075       ; 4          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 14         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.630       ; 31         ; 0.000 ; 0.630 ;
;    Cell                ;        ; 4     ; 1.428       ; 69         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.206   ; 1.689   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   4.206 ;   1.383 ; FF ; IC     ; 1      ; FF_X112_Y3_N41     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clrn      ;
;   4.206 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]           ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                     ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                       ;
; 44.177   ; 2.511   ;    ;        ;        ;                    ;            ; clock path                                                                                          ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                      ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                 ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                         ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                         ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   43.724 ;   0.630 ; RR ; IC     ; 1      ; FF_X112_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clk ;
;   43.724 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
;   44.177 ;   0.453 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                             ;
; 44.147   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                   ;
; 44.027   ; -0.120  ;    ; uTsu   ; 1      ; FF_X112_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 39.842 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE ;
; Launch Clock                    ; altera_reserved_tck                                                                                       ;
; Latch Clock                     ; altera_reserved_tck                                                                                       ;
; SDC Exception                   ; No SDC Exception on Path                                                                                  ;
; Data Arrival Time               ; 4.206                                                                                                     ;
; Data Required Time              ; 44.048                                                                                                    ;
; Slack                           ; 39.842                                                                                                    ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.006 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.383       ; 82         ; 1.383 ; 1.383 ;
;    Cell                ;        ; 2     ; 0.075       ; 4          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 14         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.630       ; 31         ; 0.000 ; 0.630 ;
;    Cell                ;        ; 4     ; 1.428       ; 69         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                           ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                  ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk                    ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                        ;
; 4.206   ; 1.689   ;    ;        ;        ;                    ;            ; data path                                                                                                      ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                      ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1]      ;
;   4.206 ;   1.383 ; FF ; IC     ; 1      ; FF_X112_Y3_N40     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE|clrn ;
;   4.206 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N40     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE      ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                          ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                       ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                               ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                 ;
; 44.177   ; 2.511   ;    ;        ;        ;                    ;            ; clock path                                                                                                    ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                           ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                   ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                   ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   43.724 ;   0.630 ; RR ; IC     ; 1      ; FF_X112_Y3_N40     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE|clk ;
;   43.724 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N40     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE     ;
;   44.177 ;   0.453 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                       ;
; 44.147   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                             ;
; 44.048   ; -0.099  ;    ; uTsu   ; 1      ; FF_X112_Y3_N40     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~DUPLICATE     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 39.850 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.206                                                                                         ;
; Data Required Time              ; 44.056                                                                                        ;
; Slack                           ; 39.850                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.006 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.383       ; 82         ; 1.383 ; 1.383 ;
;    Cell                ;        ; 2     ; 0.075       ; 4          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 14         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.630       ; 31         ; 0.000 ; 0.630 ;
;    Cell                ;        ; 4     ; 1.428       ; 69         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.206   ; 1.689   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   4.206 ;   1.383 ; FF ; IC     ; 1      ; FF_X112_Y3_N43     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clrn        ;
;   4.206 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 44.177   ; 2.511   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.724 ;   0.630 ; RR ; IC     ; 1      ; FF_X112_Y3_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk ;
;   43.724 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]     ;
;   44.177 ;   0.453 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 44.147   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 44.056   ; -0.091  ;    ; uTsu   ; 1      ; FF_X112_Y3_N43     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 39.850 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.206                                                                                         ;
; Data Required Time              ; 44.056                                                                                        ;
; Slack                           ; 39.850                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.006 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.383       ; 82         ; 1.383 ; 1.383 ;
;    Cell                ;        ; 2     ; 0.075       ; 4          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 14         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.630       ; 31         ; 0.000 ; 0.630 ;
;    Cell                ;        ; 4     ; 1.428       ; 69         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.206   ; 1.689   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   4.206 ;   1.383 ; FF ; IC     ; 1      ; FF_X112_Y3_N1      ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clrn        ;
;   4.206 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N1      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 44.177   ; 2.511   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.724 ;   0.630 ; RR ; IC     ; 1      ; FF_X112_Y3_N1      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clk ;
;   43.724 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N1      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]     ;
;   44.177 ;   0.453 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 44.147   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 44.056   ; -0.091  ;    ; uTsu   ; 1      ; FF_X112_Y3_N1      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 39.941 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg     ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4] ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 3.898                                                                                       ;
; Data Required Time              ; 43.839                                                                                      ;
; Slack                           ; 39.941                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.159 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.381  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.831       ; 33         ; 0.000 ; 0.831 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.075       ; 78         ; 1.075 ; 1.075 ;
;    Cell                ;        ; 2     ; 0.075       ; 5          ; 0.000 ; 0.075 ;
;    uTco                ;        ; 1     ; 0.231       ; 17         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.672       ; 32         ; 0.000 ; 0.672 ;
;    Cell                ;        ; 4     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.517   ; 2.517   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.517 ;   0.831 ; RR ; IC     ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.517 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 3.898   ; 1.381   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.748 ;   0.231 ; FF ; uTco   ; 1      ; FF_X112_Y3_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.823 ;   0.075 ; FF ; CELL   ; 12     ; FF_X112_Y3_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[1] ;
;   3.898 ;   1.075 ; FF ; IC     ; 1      ; FF_X111_Y1_N38     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]|clrn          ;
;   3.898 ;   0.000 ; FF ; CELL   ; 1      ; FF_X111_Y1_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                         ;
+----------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                 ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                   ;
; 44.024   ; 2.358   ;    ;        ;        ;                    ;            ; clock path                                                                                      ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                  ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                             ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                     ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                     ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                       ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                             ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                              ;
;   43.094 ;   0.808 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                          ;
;   43.766 ;   0.672 ; RR ; IC     ; 1      ; FF_X111_Y1_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]|clk ;
;   43.766 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y1_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]     ;
;   44.024 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                         ;
; 43.994   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                               ;
; 43.839   ; -0.155  ;    ; uTsu   ; 1      ; FF_X111_Y1_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]     ;
+----------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.159 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                            ; To Node                                                                                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.159 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|received_esc                                                                                                                                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.163 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|received_channel                                                                                                                                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.163 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_channel[5]                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.164 ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1] ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.231      ; Fast 900mV 0C Model             ;
; 0.164 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_channel[2]                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.165 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_startofpacket                                                                                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.165 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_channel[4]                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.165 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_channel[3]                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.165 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                         ; u0|master_0|master_0|b2p|out_channel[7]                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.012      ; 0.230      ; Fast 900mV 0C Model             ;
; 0.166 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                               ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.221      ; Fast 900mV 0C Model             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.159 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|received_esc                                                        ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.579                                                                                        ;
; Slack                           ; 0.159                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N53      ; High Speed ; u0|master_0|master_0|b2p|received_esc|clrn                                                                     ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N53      ; High Speed ; u0|master_0|master_0|b2p|received_esc                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N53      ; High Speed ; u0|master_0|master_0|b2p|received_esc|clk   ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N53      ; High Speed ; u0|master_0|master_0|b2p|received_esc       ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.579   ; 0.059    ;    ; uTh    ; 1      ; FF_X74_Y13_N53      ;            ; u0|master_0|master_0|b2p|received_esc       ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #2: Removal slack is 0.163 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|received_channel                                                    ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.575                                                                                        ;
; Slack                           ; 0.163                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel|clrn                                                                 ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel                                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                           ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                       ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                               ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                 ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                    ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                         ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                 ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                 ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]   ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                      ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                     ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N19      ; High Speed ; u0|master_0|master_0|b2p|received_channel     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                       ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                             ;
; 2.575   ; 0.055    ;    ; uTh    ; 1      ; FF_X74_Y13_N19      ;            ; u0|master_0|master_0|b2p|received_channel     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------+



Path #3: Removal slack is 0.163 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_channel[5]                                                      ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.575                                                                                        ;
; Slack                           ; 0.163                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N47      ; High Speed ; u0|master_0|master_0|b2p|out_channel[5]|clrn                                                                   ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N47      ; High Speed ; u0|master_0|master_0|b2p|out_channel[5]                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N47      ; High Speed ; u0|master_0|master_0|b2p|out_channel[5]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N47      ; High Speed ; u0|master_0|master_0|b2p|out_channel[5]     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.575   ; 0.055    ;    ; uTh    ; 1      ; FF_X74_Y13_N47      ;            ; u0|master_0|master_0|b2p|out_channel[5]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #4: Removal slack is 0.164 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                            ;
; To Node                         ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                                                           ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                                        ;
; Data Arrival Time               ; 2.721                                                                                                                                                                                                                                           ;
; Data Required Time              ; 2.557                                                                                                                                                                                                                                           ;
; Slack                           ; 0.164                                                                                                                                                                                                                                           ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.231 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.891       ; 76         ; 0.000 ; 1.891 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.047       ; 20         ; 0.000 ; 0.047 ;
;    uTco                ;       ; 1     ; 0.098       ; 42         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.048       ; 76         ; 0.000 ; 2.048 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;            ; launch edge time                                                                                                                                                                                                                                     ;
; 2.490   ; 2.490   ;    ;      ;        ;                     ;            ; clock path                                                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;            ; source latency                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                        ;
;   0.307 ;   0.307 ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                        ;
;   0.368 ;   0.061 ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                          ;
;   0.368 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                             ;
;   0.599 ;   0.231 ; RR ; CELL ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                            ;
;   2.490 ;   1.891 ; RR ; IC   ; 1      ; FF_X59_Y11_N50      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]|clk                                                             ;
;   2.490 ;   0.000 ; RR ; CELL ; 1      ; FF_X59_Y11_N50      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                 ;
; 2.721   ; 0.231   ;    ;      ;        ;                     ;            ; data path                                                                                                                                                                                                                                            ;
;   2.588 ;   0.098 ; RR ; uTco ; 1      ; FF_X59_Y11_N50      ;            ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]|q                                                               ;
;   2.635 ;   0.047 ; RR ; CELL ; 3      ; FF_X59_Y11_N50      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]~la_mlab/laboutb[13]                                             ;
;   2.721 ;   0.086 ; RR ; IC   ; 1      ; FF_X59_Y11_N55      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]|clrn ;
;   2.721 ;   0.000 ; RR ; CELL ; 1      ; FF_X59_Y11_N55      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]      ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                             ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                                                                     ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                       ;
; 2.490   ; 2.490    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                               ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                       ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                       ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                         ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                            ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                           ;
;   2.708 ;   2.048  ; RR ; IC     ; 1      ; FF_X59_Y11_N55      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]|clk ;
;   2.708 ;   0.000  ; RR ; CELL   ; 1      ; FF_X59_Y11_N55      ; High Speed ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]     ;
;   2.490 ;   -0.218 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                                                                             ;
; 2.490   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                                                                   ;
; 2.557   ; 0.067    ;    ; uTh    ; 1      ; FF_X59_Y11_N55      ;            ; u0|add_fpga_split_1_di_0|add_fpga_split_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[1]     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.164 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_channel[2]                                                      ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.574                                                                                        ;
; Slack                           ; 0.164                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N11      ; High Speed ; u0|master_0|master_0|b2p|out_channel[2]|clrn                                                                   ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N11      ; High Speed ; u0|master_0|master_0|b2p|out_channel[2]                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N11      ; High Speed ; u0|master_0|master_0|b2p|out_channel[2]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N11      ; High Speed ; u0|master_0|master_0|b2p|out_channel[2]     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.574   ; 0.054    ;    ; uTh    ; 1      ; FF_X74_Y13_N11      ;            ; u0|master_0|master_0|b2p|out_channel[2]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #6: Removal slack is 0.165 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_startofpacket                                                   ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.573                                                                                        ;
; Slack                           ; 0.165                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N14      ; High Speed ; u0|master_0|master_0|b2p|out_startofpacket|clrn                                                                ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N14      ; High Speed ; u0|master_0|master_0|b2p|out_startofpacket                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                            ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                        ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                  ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                     ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                 ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                          ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                  ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                  ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]    ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                       ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                      ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N14      ; High Speed ; u0|master_0|master_0|b2p|out_startofpacket|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N14      ; High Speed ; u0|master_0|master_0|b2p|out_startofpacket     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                        ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                              ;
; 2.573   ; 0.053    ;    ; uTh    ; 1      ; FF_X74_Y13_N14      ;            ; u0|master_0|master_0|b2p|out_startofpacket     ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------+



Path #7: Removal slack is 0.165 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_channel[4]                                                      ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.573                                                                                        ;
; Slack                           ; 0.165                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N29      ; High Speed ; u0|master_0|master_0|b2p|out_channel[4]|clrn                                                                   ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N29      ; High Speed ; u0|master_0|master_0|b2p|out_channel[4]                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N29      ; High Speed ; u0|master_0|master_0|b2p|out_channel[4]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N29      ; High Speed ; u0|master_0|master_0|b2p|out_channel[4]     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.573   ; 0.053    ;    ; uTh    ; 1      ; FF_X74_Y13_N29      ;            ; u0|master_0|master_0|b2p|out_channel[4]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #8: Removal slack is 0.165 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_channel[3]                                                      ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.573                                                                                        ;
; Slack                           ; 0.165                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N8       ; High Speed ; u0|master_0|master_0|b2p|out_channel[3]|clrn                                                                   ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N8       ; High Speed ; u0|master_0|master_0|b2p|out_channel[3]                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N8       ; High Speed ; u0|master_0|master_0|b2p|out_channel[3]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N8       ; High Speed ; u0|master_0|master_0|b2p|out_channel[3]     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.573   ; 0.053    ;    ; uTh    ; 1      ; FF_X74_Y13_N8       ;            ; u0|master_0|master_0|b2p|out_channel[3]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #9: Removal slack is 0.165 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ;
; To Node                         ; u0|master_0|master_0|b2p|out_channel[7]                                                      ;
; Launch Clock                    ; i_clk                                                                                        ;
; Latch Clock                     ; i_clk                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                     ;
; Data Arrival Time               ; 2.738                                                                                        ;
; Data Required Time              ; 2.573                                                                                        ;
; Slack                           ; 0.165                                                                                        ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.012 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.230 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.909       ; 76         ; 0.000 ; 1.909 ;
;    Cell                ;       ; 4     ; 0.599       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.086       ; 37         ; 0.086 ; 0.086 ;
;    Cell                ;       ; 2     ; 0.046       ; 20         ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.098       ; 43         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.067       ; 76         ; 0.000 ; 2.067 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.508   ; 2.508   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.508 ;   1.909 ; RR ; IC     ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk               ;
;   2.508 ;   0.000 ; RR ; CELL   ; 1      ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                   ;
; 2.738   ; 0.230   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.606 ;   0.098 ; RR ; uTco   ; 1      ; FF_X73_Y13_N40      ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                 ;
;   2.652 ;   0.046 ; RR ; CELL   ; 231    ; FF_X73_Y13_N40      ; High Speed ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutb[6] ;
;   2.738 ;   0.086 ; RR ; IC     ; 1      ; FF_X74_Y13_N44      ; High Speed ; u0|master_0|master_0|b2p|out_channel[7]|clrn                                                                   ;
;   2.738 ;   0.000 ; RR ; CELL   ; 1      ; FF_X74_Y13_N44      ; High Speed ; u0|master_0|master_0|b2p|out_channel[7]                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                               ;
; 2.520   ; 2.520    ;    ;        ;        ;                     ;            ; clock path                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0] ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                    ;
;   0.660 ;   0.278  ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                   ;
;   2.727 ;   2.067  ; RR ; IC     ; 1      ; FF_X74_Y13_N44      ; High Speed ; u0|master_0|master_0|b2p|out_channel[7]|clk ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X74_Y13_N44      ; High Speed ; u0|master_0|master_0|b2p|out_channel[7]     ;
;   2.520 ;   -0.207 ;    ;        ;        ;                     ;            ; clock pessimism removed                     ;
; 2.520   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                           ;
; 2.573   ; 0.053    ;    ; uTh    ; 1      ; FF_X74_Y13_N44      ;            ; u0|master_0|master_0|b2p|out_channel[7]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------+



Path #10: Removal slack is 0.166 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                             ;
; Launch Clock                    ; i_clk                                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 2.770                                                                                                                                  ;
; Data Required Time              ; 2.604                                                                                                                                  ;
; Slack                           ; 0.166                                                                                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.221 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.950       ; 77         ; 0.000 ; 1.950 ;
;    Cell                ;       ; 4     ; 0.599       ; 23         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.080       ; 36         ; 0.080 ; 0.080 ;
;    Cell                ;       ; 2     ; 0.044       ; 20         ; 0.000 ; 0.044 ;
;    uTco                ;       ; 1     ; 0.097       ; 44         ; 0.097 ; 0.097 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.107       ; 76         ; 0.000 ; 2.107 ;
;    Cell                ;       ; 4     ; 0.660       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                              ;
; 2.549   ; 2.549   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                              ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                              ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                   ;
;   0.599 ;   0.231 ; RR ; CELL   ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                  ;
;   2.549 ;   1.950 ; RR ; IC     ; 1      ; FF_X109_Y5_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]|clk                 ;
;   2.549 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y5_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                     ;
; 2.770   ; 0.221   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                  ;
;   2.646 ;   0.097 ; RR ; uTco   ; 1      ; FF_X109_Y5_N58      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]|q                   ;
;   2.690 ;   0.044 ; RR ; CELL   ; 1      ; FF_X109_Y5_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]~la_mlab/laboutb[18] ;
;   2.770 ;   0.080 ; RR ; IC     ; 1      ; FF_X109_Y5_N50      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor|clrn                                            ;
;   2.770 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y5_N50      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                          ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                ;
; 2.549   ; 2.549    ;    ;      ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.660 ;   0.278  ; RR ; CELL ; 5170   ; CLKCTRL_3A_G_I21    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.767 ;   2.107  ; RR ; IC   ; 1      ; FF_X109_Y5_N50      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor|clk ;
;   2.767 ;   0.000  ; RR ; CELL ; 1      ; FF_X109_Y5_N50      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor     ;
;   2.549 ;   -0.218 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                        ;
; 2.549   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                              ;
; 2.604   ; 0.055    ;    ; uTh  ; 1      ; FF_X109_Y5_N50      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor     ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.385 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.385 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.385 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.385 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.386 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.386 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.387 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.387 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.388 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.034     ; 0.417      ; Fast 900mV 0C Model             ;
; 0.398 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.082      ; 0.561      ; Fast 900mV 0C Model             ;
; 0.398 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.082      ; 0.561      ; Fast 900mV 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.385 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.142                                                                                                             ;
; Slack                           ; 0.385                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N8      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N8      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N8      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N8      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.142   ; 0.066    ;    ; uTh    ; 1      ; FF_X111_Y2_N8      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[5]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.385 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.142                                                                                                             ;
; Slack                           ; 0.385                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N11     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.142   ; 0.066    ;    ; uTh    ; 1      ; FF_X111_Y2_N11     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.385 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.142                                                                                                             ;
; Slack                           ; 0.385                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.142   ; 0.066    ;    ; uTh    ; 1      ; FF_X111_Y2_N53     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[0]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.386 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.141                                                                                                             ;
; Slack                           ; 0.386                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N58     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N58     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N58     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N58     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.141   ; 0.065    ;    ; uTh    ; 1      ; FF_X111_Y2_N58     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[1]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.386 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.141                                                                                                             ;
; Slack                           ; 0.386                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N49     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N49     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N49     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N49     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.141   ; 0.065    ;    ; uTh    ; 1      ; FF_X111_Y2_N49     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[3]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.387 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.140                                                                                                             ;
; Slack                           ; 0.387                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N28     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N28     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N28     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N28     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.140   ; 0.064    ;    ; uTh    ; 1      ; FF_X111_Y2_N28     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[4]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.387 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.140                                                                                                             ;
; Slack                           ; 0.387                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N55     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N55     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N55     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N55     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.140   ; 0.064    ;    ; uTh    ; 1      ; FF_X111_Y2_N55     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[6]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.388 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]               ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                                               ;
; Latch Clock                     ; altera_reserved_tck                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 1.527                                                                                                             ;
; Data Required Time              ; 1.139                                                                                                             ;
; Slack                           ; 0.388                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.034 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.354       ; 32         ; 0.000 ; 0.354 ;
;    Cell                ;        ; 5     ; 0.756       ; 68         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.246       ; 59         ; 0.246 ; 0.246 ;
;    Cell                ;        ; 2     ; 0.067       ; 16         ; 0.000 ; 0.067 ;
;    uTco                ;        ; 1     ; 0.104       ; 25         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.320       ; 27         ; 0.000 ; 0.320 ;
;    Cell                ;        ; 5     ; 0.848       ; 73         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.110   ; 1.110   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   0.756 ;   0.000 ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   1.110 ;   0.354 ; RR ; IC     ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   1.110 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 1.527   ; 0.417   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.214 ;   0.104 ; RR ; uTco   ; 1      ; FF_X113_Y4_N17     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   1.281 ;   0.067 ; RR ; CELL   ; 25     ; FF_X113_Y4_N17     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[11] ;
;   1.527 ;   0.246 ; RR ; IC     ; 1      ; FF_X111_Y2_N25     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7]|clrn ;
;   1.527 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y2_N25     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7]      ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.076   ; 1.076    ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                        ;
;   0.848 ;   0.000  ; RR ; CELL   ; 222    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                              ;
;   1.168 ;   0.320  ; RR ; IC     ; 1      ; FF_X111_Y2_N25     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7]|clk ;
;   1.168 ;   0.000  ; RR ; CELL   ; 1      ; FF_X111_Y2_N25     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7]     ;
;   1.076 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                               ;
; 1.076   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                     ;
; 1.139   ; 0.063    ;    ; uTh    ; 1      ; FF_X111_Y2_N25     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|sink_data_buffer[7]     ;
+---------+----------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.398 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.590                                                                                               ;
; Data Required Time              ; 1.192                                                                                               ;
; Slack                           ; 0.398                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.082 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.561 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.273       ; 27         ; 0.000 ; 0.273 ;
;    Cell                ;       ; 4     ; 0.756       ; 73         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.403       ; 72         ; 0.403 ; 0.403 ;
;    Cell                ;       ; 2     ; 0.046       ; 8          ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.112       ; 20         ; 0.112 ; 0.112 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.355       ; 30         ; 0.000 ; 0.355 ;
;    Cell                ;       ; 4     ; 0.848       ; 70         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.029   ; 1.029   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.029 ;   0.273 ; RR ; IC     ; 1      ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.029 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.590   ; 0.561   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.141 ;   0.112 ; RR ; uTco   ; 1      ; FF_X110_Y2_N14     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.187 ;   0.046 ; RR ; CELL   ; 13     ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutt[9] ;
;   1.590 ;   0.403 ; RR ; IC     ; 1      ; FF_X109_Y2_N8      ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|clrn                   ;
;   1.590 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N8      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.111   ; 1.111    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.203 ;   0.355  ; RR ; IC     ; 1      ; FF_X109_Y2_N8      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|clk ;
;   1.203 ;   0.000  ; RR ; CELL   ; 1      ; FF_X109_Y2_N8      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
;   1.111 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.111   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.192   ; 0.081    ;    ; uTh    ; 1      ; FF_X109_Y2_N8      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.398 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.590                                                                                               ;
; Data Required Time              ; 1.192                                                                                               ;
; Slack                           ; 0.398                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.082 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.561 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.273       ; 27         ; 0.000 ; 0.273 ;
;    Cell                ;       ; 4     ; 0.756       ; 73         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.403       ; 72         ; 0.403 ; 0.403 ;
;    Cell                ;       ; 2     ; 0.046       ; 8          ; 0.000 ; 0.046 ;
;    uTco                ;       ; 1     ; 0.112       ; 20         ; 0.112 ; 0.112 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.355       ; 30         ; 0.000 ; 0.355 ;
;    Cell                ;       ; 4     ; 0.848       ; 70         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.029   ; 1.029   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.029 ;   0.273 ; RR ; IC     ; 1      ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.029 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.590   ; 0.561   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.141 ;   0.112 ; RR ; uTco   ; 1      ; FF_X110_Y2_N14     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.187 ;   0.046 ; RR ; CELL   ; 13     ; FF_X110_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutt[9] ;
;   1.590 ;   0.403 ; RR ; IC     ; 1      ; FF_X109_Y2_N14     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|clrn                   ;
;   1.590 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.111   ; 1.111    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 79     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.203 ;   0.355  ; RR ; IC     ; 1      ; FF_X109_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|clk ;
;   1.203 ;   0.000  ; RR ; CELL   ; 1      ; FF_X109_Y2_N14     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
;   1.111 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.111   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.192   ; 0.081    ;    ; uTh    ; 1      ; FF_X109_Y2_N14     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.3.0 Build 104 09/14/2022 SC Pro Edition
    Info: Processing started: Thu Nov  3 05:19:19 2022
    Info: System process ID: 21812
Info: Command: quartus_sta AddCSRDemo -c add --mode=finalize
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16734): Loading "final" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded final database: elapsed time is 00:00:02.
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'add_kernels/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'jtag.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'add.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/p/psg/swip/releases5/acds/22.3/104/linux64/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 5.892
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     5.892               0.000         0      i_clk Slow 900mV 100C Model 
    Info (332119):     6.676               0.000         0 altera_reserved_tck   Slow 900mV 0C Model 
Info (332146): Worst-case hold slack is 0.021
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.021               0.000         0 altera_reserved_tck   Fast 900mV 0C Model 
    Info (332119):     0.021               0.000         0      i_clk   Fast 900mV 0C Model 
Info (332146): Worst-case recovery slack is 4.776
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     4.776               0.000         0      i_clk   Slow 900mV 0C Model 
    Info (332119):    38.893               0.000         0 altera_reserved_tck Slow 900mV 100C Model 
Info (332146): Worst-case removal slack is 0.159
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.159               0.000         0      i_clk   Fast 900mV 0C Model 
    Info (332119):     0.385               0.000         0 altera_reserved_tck   Fast 900mV 0C Model 
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 4.496
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     4.496               0.000         0      i_clk   Slow 900mV 0C Model 
    Info (332119):    20.636               0.000         0 altera_reserved_tck   Slow 900mV 0C Model 
Info (332114): Report Metastability (Slow 900mV 100C Model): Found 18 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 4, or 22.2%
    Info (332114): 
Worst Case Available Settling Time: 17.300 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Slow 900mV 0C Model): Found 18 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 4, or 22.2%
    Info (332114): 
Worst Case Available Settling Time: 17.390 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Fast 900mV 100C Model): Found 18 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 4, or 22.2%
    Info (332114): 
Worst Case Available Settling Time: 18.260 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Fast 900mV 0C Model): Found 18 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 4, or 22.2%
    Info (332114): 
Worst Case Available Settling Time: 18.483 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 2247 megabytes
    Info: Processing ended: Thu Nov  3 05:19:25 2022
    Info: Elapsed time: 00:00:06
    Info: System process ID: 21812


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 0     ; 0    ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 0     ; 0    ;
; Unconstrained Output Ports                        ; 0     ; 0    ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 0     ; 0    ;
+---------------------------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; altera_reserved_tck ; altera_reserved_tck ; Base ; Constrained ;
; i_clk               ; i_clk               ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+----------------------+-------+-------+----------+---------+---------------------+
; Clock                ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 5.892 ; 0.021 ; 4.776    ; 0.159   ; 4.496               ;
;  altera_reserved_tck ; 6.676 ; 0.021 ; 38.893   ; 0.385   ; 20.636              ;
;  i_clk               ; 5.892 ; 0.021 ; 4.776    ; 0.159   ; 4.496               ;
; Design-wide TNS      ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  i_clk               ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+-------+-------+----------+---------+---------------------+


