// Seed: 1925157611
`define pp_2 (  pp_3  ,  pp_4  ,  pp_5  ,  pp_6  )  0
`timescale 1ps / 1 ps
module module_0 (
    output logic id_0,
    input  logic id_1
);
endmodule
