TimeQuest Timing Analyzer report for cpu_core
Tue May 28 10:08:45 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 15. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 30. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 31. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 32. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 46. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 47. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 48. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; control_unit:INST_control_unit|r_state[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] } ;
; i_CORE_CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 163.45 MHz ; 163.45 MHz      ; i_CORE_CLK                                ;                                                ;
; 638.57 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -5.118 ; -1445.577     ;
; control_unit:INST_control_unit|r_state[3] ; -2.907 ; -8.622        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.065 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.681 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -622.960      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -4.000        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                 ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.118 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 6.045      ;
; -5.116 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 6.049      ;
; -5.097 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 6.000      ;
; -5.074 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.990      ;
; -5.037 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.946      ;
; -5.012 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.945      ;
; -5.005 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.939      ;
; -4.986 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.920      ;
; -4.925 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 5.828      ;
; -4.923 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.832      ;
; -4.918 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.849      ;
; -4.897 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.804      ;
; -4.885 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.812      ;
; -4.862 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.802      ;
; -4.839 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.766      ;
; -4.822 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.755      ;
; -4.816 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.756      ;
; -4.804 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.744      ;
; -4.770 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.690      ;
; -4.749 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.675      ;
; -4.725 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 5.628      ;
; -4.725 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.632      ;
; -4.721 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.655      ;
; -4.712 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.645      ;
; -4.704 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.631      ;
; -4.702 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.618      ;
; -4.690 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.624      ;
; -4.682 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.613      ;
; -4.680 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.615      ;
; -4.660 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.596      ;
; -4.657 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.585      ;
; -4.655 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.589      ;
; -4.639 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.570      ;
; -4.611 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.527      ;
; -4.592 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 5.495      ;
; -4.590 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.499      ;
; -4.585 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.496      ;
; -4.576 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.511      ;
; -4.569 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.505      ;
; -4.557 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.467      ;
; -4.551 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.460      ;
; -4.531 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.466      ;
; -4.502 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.434      ;
; -4.501 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.436      ;
; -4.487 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.398      ;
; -4.466 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.394      ;
; -4.463 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.372      ;
; -4.461 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 5.364      ;
; -4.459 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.394      ;
; -4.452 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.363      ;
; -4.445 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.381      ;
; -4.440 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.349      ;
; -4.426 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.360      ;
; -4.423 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.351      ;
; -4.420 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.356      ;
; -4.399 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.306      ;
; -4.395 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.304      ;
; -4.392 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.299      ;
; -4.391 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.300      ;
; -4.373 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.308      ;
; -4.357 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.292      ;
; -4.342 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.276      ;
; -4.338 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.249      ;
; -4.336 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.272      ;
; -4.327 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.259      ;
; -4.309 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.218      ;
; -4.299 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.233      ;
; -4.278 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.194      ;
; -4.249 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.182      ;
; -4.237 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.172      ;
; -4.229 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.157      ;
; -4.225 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.136      ;
; -4.222 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.155      ;
; -4.212 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.148      ;
; -4.205 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.131      ;
; -4.186 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.071     ; 5.110      ;
; -4.179 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.110      ;
; -4.173 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.094      ;
; -4.161 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.098      ;
; -4.154 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.065      ;
; -4.150 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.084      ;
; -4.150 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.086      ;
; -4.140 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.073      ;
; -4.125 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.058      ;
; -4.121 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.062      ;
; -4.119 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.055      ;
; -4.118 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.051      ;
; -4.117 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.054      ;
; -4.115 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.092     ; 5.018      ;
; -4.114 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.025      ;
; -4.113 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.034      ;
; -4.113 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.040      ;
; -4.108 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.029      ;
; -4.107 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.043      ;
; -4.095 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.016      ;
; -4.090 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.024      ;
; -4.085 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.019      ;
; -4.072 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.009      ;
; -4.072 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.006      ;
; -4.067 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_B[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_B[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.996      ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.907 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 3.647      ;
; -2.800 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 3.540      ;
; -2.796 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.248      ; 3.529      ;
; -2.730 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 3.470      ;
; -2.699 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 3.430      ;
; -2.674 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 3.405      ;
; -2.648 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.389      ;
; -2.582 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.323      ;
; -2.551 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.292      ;
; -2.507 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.249      ; 3.241      ;
; -2.485 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.226      ;
; -2.474 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 3.214      ;
; -2.450 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 3.181      ;
; -2.431 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.172      ;
; -2.376 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 3.117      ;
; -2.340 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.244      ; 3.069      ;
; -2.289 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 3.020      ;
; -2.135 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.866      ;
; -2.102 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.249      ; 2.836      ;
; -2.067 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.798      ;
; -2.039 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.770      ;
; -2.020 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.249      ; 2.754      ;
; -1.982 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 2.382      ;
; -1.977 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.708      ;
; -1.973 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.244      ; 2.702      ;
; -1.955 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.686      ;
; -1.928 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.254      ; 2.667      ;
; -1.897 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.249      ; 2.631      ;
; -1.879 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.610      ;
; -1.826 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.254      ; 2.565      ;
; -1.823 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 2.230      ;
; -1.797 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 2.535      ;
; -1.766 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.244      ; 2.495      ;
; -1.750 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.240      ; 2.475      ;
; -1.736 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.240      ; 2.461      ;
; -1.688 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 2.426      ;
; -1.661 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.247      ; 2.393      ;
; -1.654 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 2.392      ;
; -1.616 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 2.357      ;
; -1.561 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 1.967      ;
; -1.560 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.076     ; 1.969      ;
; -1.553 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 1.958      ;
; -1.444 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.240      ; 2.169      ;
; -1.441 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.248      ; 2.174      ;
; -1.436 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 1.841      ;
; -1.343 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 1.750      ;
; -1.283 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.069     ; 1.699      ;
; -1.205 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.240      ; 1.930      ;
; -1.173 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.575      ;
; -1.162 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.564      ;
; -0.962 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.071     ; 1.376      ;
; -0.950 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.352      ;
; -0.692 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.094      ;
; -0.566 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.075     ; 1.486      ;
; -0.409 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.342      ;
; -0.246 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.075     ; 1.166      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.065 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.833      ;
; 0.192 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.960      ;
; 0.193 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.961      ;
; 0.227 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.996      ;
; 0.256 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|tmp[8]                                                                                                              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.374      ; 3.016      ;
; 0.264 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 3.032      ;
; 0.298 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.067      ;
; 0.326 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.095      ;
; 0.328 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.895      ;
; 0.328 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.895      ;
; 0.333 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.102      ;
; 0.334 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 3.102      ;
; 0.335 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.902      ;
; 0.336 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.903      ;
; 0.345 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.912      ;
; 0.346 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.913      ;
; 0.349 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.916      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_state[1]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_active                ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.926      ;
; 0.359 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; branch_control:INST_branch_control|r_INTERRUPT_enable            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; ALU:INST_ALU|tmp[8]                                              ; ALU:INST_ALU|tmp[8]                                                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.577      ;
; 0.361 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.375 ; InstrucReg:INST_InstrucReg|r_register[22]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; InstrucReg:INST_InstrucReg|r_register[20]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.594      ;
; 0.381 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.374      ; 0.942      ;
; 0.382 ; InstrucReg:INST_InstrucReg|r_register[1]                         ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.373      ; 0.943      ;
; 0.393 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.374      ; 0.954      ;
; 0.395 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.614      ;
; 0.397 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.374      ; 0.958      ;
; 0.412 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.630      ;
; 0.412 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.374      ; 0.973      ;
; 0.415 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.633      ;
; 0.415 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.634      ;
; 0.418 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.636      ;
; 0.419 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.188      ;
; 0.437 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.206      ;
; 0.437 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.206      ;
; 0.441 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.374      ; 1.002      ;
; 0.441 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.374      ; 3.201      ;
; 0.448 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2c_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.667      ;
; 0.450 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.669      ;
; 0.472 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.388      ; 3.246      ;
; 0.474 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.692      ;
; 0.477 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.381      ; 3.244      ;
; 0.479 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.697      ;
; 0.485 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.381      ; 3.252      ;
; 0.487 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.705      ;
; 0.491 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.379      ; 3.256      ;
; 0.494 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 3.262      ;
; 0.500 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.718      ;
; 0.515 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.733      ;
; 0.517 ; InstrucReg:INST_InstrucReg|r_register[21]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; InstrucReg:INST_InstrucReg|r_register[27]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; InstrucReg:INST_InstrucReg|r_register[26]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.736      ;
; 0.525 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.743      ;
; 0.531 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.360      ; 1.078      ;
; 0.533 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.367      ; 1.087      ;
; 0.536 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
; 0.544 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.763      ;
; 0.553 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.366      ; 1.106      ;
; 0.554 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.772      ;
; 0.555 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.774      ;
; 0.559 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[0]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 1.123      ;
; 0.566 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.133      ;
; 0.567 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.134      ;
; 0.569 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.789      ;
; 0.575 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[6]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 1.139      ;
; 0.576 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]             ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.794      ;
; 0.577 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[7]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 1.144      ;
; 0.583 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.801      ;
; 0.584 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]             ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.802      ;
; 0.587 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; -0.500       ; 2.382      ; 2.855      ;
; 0.588 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]             ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.806      ;
; 0.589 ; branch_control:INST_branch_control|r_INTERRUPT_set               ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.807      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.681 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.075      ; 0.913      ;
; 0.871 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.075      ; 1.103      ;
; 0.987 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 1.206      ;
; 0.999 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 0.802      ;
; 1.127 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 0.930      ;
; 1.197 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.455      ; 1.339      ;
; 1.309 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.112      ;
; 1.462 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.275      ;
; 1.585 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 1.724      ;
; 1.600 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 1.739      ;
; 1.610 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 1.413      ;
; 1.630 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.456      ; 1.773      ;
; 1.643 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.128      ; 1.458      ;
; 1.725 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 1.864      ;
; 1.777 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.459      ; 1.923      ;
; 1.794 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 1.933      ;
; 1.801 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.120      ; 1.608      ;
; 1.816 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.455      ; 1.958      ;
; 1.848 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 1.993      ;
; 1.910 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 1.715      ;
; 2.009 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.461      ; 2.157      ;
; 2.014 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 1.819      ;
; 2.017 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.467      ; 2.171      ;
; 2.027 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 2.180      ;
; 2.047 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.856      ;
; 2.064 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.870      ;
; 2.069 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.464      ; 2.220      ;
; 2.077 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.461      ; 2.225      ;
; 2.077 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.461      ; 2.225      ;
; 2.079 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.464      ; 2.230      ;
; 2.103 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 2.255      ;
; 2.118 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.263      ;
; 2.121 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 2.274      ;
; 2.127 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.272      ;
; 2.198 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.343      ;
; 2.223 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.368      ;
; 2.231 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.461      ; 2.379      ;
; 2.246 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.457      ; 2.390      ;
; 2.285 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.120      ; 2.092      ;
; 2.294 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.439      ;
; 2.310 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.455      ;
; 2.402 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 2.555      ;
; 2.430 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 2.575      ;
; 2.460 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.113      ; 2.260      ;
; 2.557 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.712      ;
; 2.592 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.747      ;
; 2.621 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 2.774      ;
; 2.670 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.825      ;
; 2.675 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.830      ;
; 2.692 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.847      ;
; 2.832 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.468      ; 2.987      ;
; 2.860 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 3.005      ;
; 2.862 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 3.015      ;
; 2.863 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 3.008      ;
; 2.964 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 3.117      ;
; 2.975 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.460      ; 3.122      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|tmp[8]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[13]                                                                                        ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.741 ; 5.188 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 3.161 ; 3.213 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.801 ; 2.217 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.385 ; 2.895 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.072 ; 2.599 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.103 ; 2.669 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.927 ; 2.426 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.588 ; 2.011 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.555 ; 1.966 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.105 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.803 ; 2.254 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.385 ; 2.895 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.118 ; 2.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.079 ; 2.656 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.083 ; 2.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.767 ; 2.261 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.116 ; 2.642 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.822 ; 2.282 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.023 ; 2.478 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.118 ; 2.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.640 ; 2.074 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.440 ; -1.877 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.818  ; 0.661  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.416 ; -1.814 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.185 ; -1.575 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.677 ; -2.180 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.706 ; -2.248 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.516 ; -1.970 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.217 ; -1.618 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.185 ; -1.575 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.658 ; -2.113 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.418 ; -1.849 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.932 ; -2.401 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.267 ; -1.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.635 ; -2.178 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.636 ; -2.121 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.370 ; -1.828 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.669 ; -2.160 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.391 ; -1.816 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.635 ; -2.066 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.670 ; -2.195 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.267 ; -1.679 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.142 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.142 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 8.184 ; 8.344 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.549 ; 6.549 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 7.202 ; 7.239 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 8.184 ; 8.344 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 6.466 ; 6.508 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.081 ; 6.105 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.421 ; 6.498 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 6.054 ; 6.045 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 6.100 ; 6.148 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 5.801 ; 5.847 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 7.137 ; 7.169 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 6.109 ; 6.119 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 5.487 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.698 ; 5.724 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 6.117 ; 6.179 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 7.137 ; 7.169 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.810 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 6.539 ; 6.548 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 6.331 ; 6.414 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 7.015 ; 7.145 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 6.760 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.450 ; 5.451 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.497 ; 5.509 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.734 ; 5.735 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 6.760 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 7.106 ; 7.257 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.843 ; 5.883 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.892 ; 5.941 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 7.106 ; 7.257 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 5.632 ; 5.692 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 6.130 ; 6.170 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.679 ; 5.655 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.842 ; 5.864 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.852 ; 5.879 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.134 ; 6.133 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 6.583 ; 6.615 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.430 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.477 ; 5.478 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.583 ; 6.615 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.484 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 6.345 ; 6.428 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.502 ; 5.507 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 6.171 ; 6.224 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 6.326 ; 6.411 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.153 ; 6.274 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.187 ; 6.158 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 6.345 ; 6.428 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.879 ; 5.944 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.682 ; 5.724 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 6.063 ; 6.089 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.547 ; 6.600 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.857 ; 5.829 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 6.258 ; 6.301 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.029 ; 5.996 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.904 ; 5.863 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.547 ; 6.600 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 6.016 ; 5.991 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.074 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.074 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 5.914 ; 5.904 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.389 ; 6.387 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 7.016 ; 7.050 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 8.014 ; 8.172 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 6.317 ; 6.356 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 5.947 ; 5.970 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.273 ; 6.346 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.914 ; 5.904 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.958 ; 6.002 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 5.670 ; 5.712 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 5.369 ; 5.367 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.973 ; 5.982 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 5.369 ; 5.367 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.573 ; 5.596 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.981 ; 6.040 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.960 ; 6.991 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.680 ; 5.690 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 6.379 ; 6.386 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 6.181 ; 6.258 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.889 ; 7.016 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 5.334 ; 5.333 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.334 ; 5.333 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.379 ; 5.388 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.607 ; 5.606 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 6.592 ; 6.609 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 5.510 ; 5.530 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.718 ; 5.756 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.765 ; 5.812 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.976 ; 7.124 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 5.510 ; 5.565 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 5.994 ; 6.032 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.554 ; 5.530 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.718 ; 5.738 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.720 ; 5.745 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 5.991 ; 5.988 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 5.360 ; 5.359 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.275 ; 6.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.360 ; 5.359 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.429 ; 6.459 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.368 ; 5.369 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.384 ; 5.386 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.384 ; 5.386 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 6.033 ; 6.083 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 6.175 ; 6.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.015 ; 6.131 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.041 ; 6.011 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 6.193 ; 6.271 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.746 ; 5.806 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.558 ; 5.596 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 5.928 ; 5.953 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 5.723 ; 5.698 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.723 ; 5.698 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 6.109 ; 6.148 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 5.891 ; 5.856 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.769 ; 5.728 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.394 ; 6.444 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.878 ; 5.852 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 181.98 MHz ; 181.98 MHz      ; i_CORE_CLK                                ;                                                ;
; 716.33 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -4.495 ; -1249.976     ;
; control_unit:INST_control_unit|r_state[3] ; -2.603 ; -7.845        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.004 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.621 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -622.960      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -4.000        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                  ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.495 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.421      ;
; -4.489 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 5.403      ;
; -4.438 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.357      ;
; -4.421 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.361      ;
; -4.419 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.354      ;
; -4.401 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.343      ;
; -4.328 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.268      ;
; -4.324 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.266      ;
; -4.314 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.231      ;
; -4.287 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.234      ;
; -4.281 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.216      ;
; -4.258 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.177      ;
; -4.256 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 5.170      ;
; -4.249 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.196      ;
; -4.244 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.182      ;
; -4.243 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.178      ;
; -4.230 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.170      ;
; -4.222 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.169      ;
; -4.189 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.117      ;
; -4.165 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.098      ;
; -4.156 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.082      ;
; -4.150 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 5.064      ;
; -4.127 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.070      ;
; -4.120 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.055      ;
; -4.106 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.044      ;
; -4.096 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.036      ;
; -4.085 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.026      ;
; -4.081 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.998      ;
; -4.072 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.014      ;
; -4.068 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.006      ;
; -4.065 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.002      ;
; -4.059 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 4.985      ;
; -4.049 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.968      ;
; -4.045 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.987      ;
; -4.025 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.945      ;
; -4.025 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.967      ;
; -3.992 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.933      ;
; -3.988 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.931      ;
; -3.984 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.903      ;
; -3.959 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.900      ;
; -3.956 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.875      ;
; -3.954 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 4.868      ;
; -3.947 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.867      ;
; -3.941 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.884      ;
; -3.930 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.871      ;
; -3.922 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.842      ;
; -3.912 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 4.826      ;
; -3.903 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.837      ;
; -3.891 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.825      ;
; -3.888 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.807      ;
; -3.880 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.821      ;
; -3.871 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.811      ;
; -3.864 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.783      ;
; -3.859 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.776      ;
; -3.848 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.767      ;
; -3.841 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.781      ;
; -3.840 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.781      ;
; -3.833 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.776      ;
; -3.822 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.763      ;
; -3.819 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.761      ;
; -3.816 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.759      ;
; -3.803 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.743      ;
; -3.787 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.706      ;
; -3.780 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 4.699      ;
; -3.779 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.696      ;
; -3.779 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.719      ;
; -3.767 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.687      ;
; -3.759 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 4.685      ;
; -3.739 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.680      ;
; -3.734 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.674      ;
; -3.734 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.677      ;
; -3.717 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.654      ;
; -3.710 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.630      ;
; -3.706 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.646      ;
; -3.677 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.619      ;
; -3.637 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.580      ;
; -3.635 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.046     ; 4.584      ;
; -3.632 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.571      ;
; -3.632 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.572      ;
; -3.622 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.562      ;
; -3.620 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.540      ;
; -3.617 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 4.548      ;
; -3.614 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.534      ;
; -3.612 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.547      ;
; -3.610 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.553      ;
; -3.610 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.553      ;
; -3.605 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.545      ;
; -3.599 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.527      ;
; -3.595 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.537      ;
; -3.594 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.536      ;
; -3.594 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.532      ;
; -3.589 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.081     ; 4.503      ;
; -3.569 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.509      ;
; -3.568 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.508      ;
; -3.563 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.491      ;
; -3.562 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.490      ;
; -3.559 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_B[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_B[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.496      ;
; -3.557 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.499      ;
; -3.548 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.481      ;
; -3.548 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.487      ;
+--------+----------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.603 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 3.227      ;
; -2.568 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.132      ; 3.185      ;
; -2.521 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 3.145      ;
; -2.499 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 3.123      ;
; -2.454 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 3.070      ;
; -2.438 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 3.064      ;
; -2.427 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 3.043      ;
; -2.321 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 2.947      ;
; -2.294 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 2.920      ;
; -2.294 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 2.920      ;
; -2.262 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.132      ; 2.879      ;
; -2.259 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 2.883      ;
; -2.226 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.130      ; 2.841      ;
; -2.186 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 2.812      ;
; -2.184 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.141      ; 2.810      ;
; -2.111 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.128      ; 2.724      ;
; -2.063 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.679      ;
; -1.928 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.544      ;
; -1.905 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.132      ; 2.522      ;
; -1.883 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.499      ;
; -1.879 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.495      ;
; -1.847 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.163     ; 2.169      ;
; -1.835 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.132      ; 2.452      ;
; -1.806 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.422      ;
; -1.788 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.128      ; 2.401      ;
; -1.783 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.399      ;
; -1.748 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.132      ; 2.365      ;
; -1.733 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 2.357      ;
; -1.720 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.336      ;
; -1.682 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.155     ; 2.012      ;
; -1.672 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.139      ; 2.296      ;
; -1.638 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.138      ; 2.261      ;
; -1.607 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.129      ; 2.221      ;
; -1.607 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.123      ; 2.215      ;
; -1.580 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.123      ; 2.188      ;
; -1.541 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.137      ; 2.163      ;
; -1.536 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.137      ; 2.158      ;
; -1.508 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 2.124      ;
; -1.471 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.140      ; 2.096      ;
; -1.468 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.155     ; 1.798      ;
; -1.443 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.153     ; 1.775      ;
; -1.415 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.157     ; 1.743      ;
; -1.339 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.157     ; 1.667      ;
; -1.335 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.131      ; 1.951      ;
; -1.312 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.123      ; 1.920      ;
; -1.230 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.155     ; 1.560      ;
; -1.169 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.150     ; 1.504      ;
; -1.147 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.123      ; 1.755      ;
; -1.098 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 1.421      ;
; -1.068 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 1.391      ;
; -0.905 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.151     ; 1.239      ;
; -0.877 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 1.200      ;
; -0.645 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.162     ; 0.968      ;
; -0.396 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.066     ; 1.325      ;
; -0.252 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 1.193      ;
; -0.112 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.066     ; 1.041      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.004 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.549      ;
; 0.122 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.667      ;
; 0.123 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.668      ;
; 0.167 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.712      ;
; 0.182 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.727      ;
; 0.222 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|tmp[8]                                                                                                              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.186      ; 2.762      ;
; 0.239 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.784      ;
; 0.255 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.800      ;
; 0.279 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.824      ;
; 0.292 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.837      ;
; 0.308 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.339      ; 0.816      ;
; 0.308 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.339      ; 0.816      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ALU:INST_ALU|tmp[8]                                              ; ALU:INST_ALU|tmp[8]                                                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; branch_control:INST_branch_control|r_INTERRUPT_enable            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[1]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_INTERRUPT_active                ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.316 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.339      ; 0.824      ;
; 0.320 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.339      ; 0.829      ;
; 0.321 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.519      ;
; 0.328 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.837      ;
; 0.338 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.847      ;
; 0.339 ; InstrucReg:INST_InstrucReg|r_register[22]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; InstrucReg:INST_InstrucReg|r_register[20]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.342 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.851      ;
; 0.346 ; InstrucReg:INST_InstrucReg|r_register[1]                         ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.545      ;
; 0.351 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.860      ;
; 0.353 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.898      ;
; 0.357 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.558      ;
; 0.366 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.334      ; 0.869      ;
; 0.368 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.566      ;
; 0.368 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.333      ; 0.870      ;
; 0.372 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.570      ;
; 0.375 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.574      ;
; 0.375 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.574      ;
; 0.378 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.576      ;
; 0.379 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.334      ; 0.882      ;
; 0.383 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.334      ; 0.886      ;
; 0.388 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.934      ;
; 0.388 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.934      ;
; 0.394 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.334      ; 0.897      ;
; 0.397 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.186      ; 2.937      ;
; 0.404 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.603      ;
; 0.408 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2c_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.607      ;
; 0.421 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.619      ;
; 0.423 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.334      ; 0.926      ;
; 0.428 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.198      ; 2.980      ;
; 0.431 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.630      ;
; 0.434 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.190      ; 2.978      ;
; 0.437 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.636      ;
; 0.446 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.188      ; 2.988      ;
; 0.448 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.190      ; 2.992      ;
; 0.450 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.190      ; 2.994      ;
; 0.451 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.650      ;
; 0.466 ; InstrucReg:INST_InstrucReg|r_register[21]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; InstrucReg:INST_InstrucReg|r_register[27]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; InstrucReg:INST_InstrucReg|r_register[26]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.666      ;
; 0.472 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.671      ;
; 0.484 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.682      ;
; 0.485 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.683      ;
; 0.490 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.688      ;
; 0.497 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.697      ;
; 0.500 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.698      ;
; 0.502 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.322      ; 0.993      ;
; 0.507 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.327      ; 1.003      ;
; 0.512 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; -0.500       ; 2.191      ; 2.559      ;
; 0.517 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]             ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]             ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.723      ;
; 0.524 ; branch_control:INST_branch_control|r_INTERRUPT_set               ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.723      ;
; 0.525 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.325      ; 1.019      ;
; 0.526 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]             ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.725      ;
; 0.529 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.339      ; 1.037      ;
; 0.537 ; InstrucReg:INST_InstrucReg|r_register[28]                        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.736      ;
; 0.539 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[0]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.336      ; 1.044      ;
; 0.543 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.742      ;
; 0.545 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.743      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.621 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.066      ; 0.831      ;
; 0.789 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.066      ; 0.999      ;
; 0.901 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 1.099      ;
; 1.037 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.012      ; 0.723      ;
; 1.155 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.012      ; 0.841      ;
; 1.226 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.314      ; 1.214      ;
; 1.320 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.012      ; 1.006      ;
; 1.462 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.023      ; 1.159      ;
; 1.583 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.012      ; 1.269      ;
; 1.586 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.569      ;
; 1.594 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.314      ; 1.582      ;
; 1.611 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.594      ;
; 1.633 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.024      ; 1.331      ;
; 1.709 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.692      ;
; 1.764 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 1.755      ;
; 1.767 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.018      ; 1.459      ;
; 1.777 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.314      ; 1.765      ;
; 1.781 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.764      ;
; 1.801 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.791      ;
; 1.869 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.560      ;
; 1.960 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 1.958      ;
; 1.963 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.017      ; 1.654      ;
; 1.968 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.318      ; 1.960      ;
; 1.995 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.323      ; 1.992      ;
; 1.996 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.020      ; 1.690      ;
; 1.996 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.325      ; 1.995      ;
; 2.013 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.018      ; 1.705      ;
; 2.029 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.318      ; 2.021      ;
; 2.036 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.318      ; 2.028      ;
; 2.040 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 2.038      ;
; 2.042 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.323      ; 2.039      ;
; 2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.042      ;
; 2.052 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.323      ; 2.049      ;
; 2.058 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.049      ;
; 2.118 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.109      ;
; 2.141 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.132      ;
; 2.174 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 2.163      ;
; 2.174 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.318      ; 2.166      ;
; 2.205 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.196      ;
; 2.215 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.206      ;
; 2.216 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.018      ; 1.908      ;
; 2.320 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.311      ;
; 2.332 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 2.330      ;
; 2.369 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.011      ; 2.054      ;
; 2.452 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.452      ;
; 2.479 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.479      ;
; 2.495 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 2.493      ;
; 2.556 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.556      ;
; 2.571 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.571      ;
; 2.585 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.585      ;
; 2.710 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 2.710      ;
; 2.724 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.715      ;
; 2.724 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 2.722      ;
; 2.739 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.730      ;
; 2.821 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 2.819      ;
; 2.834 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.825      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|tmp[8]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[13]                                                                                        ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.187 ; 4.547 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.834 ; 3.025 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.541 ; 1.871 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.079 ; 2.485 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.791 ; 2.217 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.818 ; 2.281 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.654 ; 2.054 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.351 ; 1.680 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.319 ; 1.650 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.808 ; 2.208 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.544 ; 1.901 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.079 ; 2.485 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.824 ; 2.274 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.794 ; 2.274 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.795 ; 2.212 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.504 ; 1.909 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.824 ; 2.243 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.550 ; 1.925 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.744 ; 2.111 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.822 ; 2.272 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.395 ; 1.743 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.218 ; -1.570 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.719  ; 0.537  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.203 ; -1.519 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.993 ; -1.309 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.442 ; -1.851 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.468 ; -1.913 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.287 ; -1.654 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.024 ; -1.338 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.993 ; -1.309 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.414 ; -1.783 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.205 ; -1.548 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.678 ; -2.052 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.065 ; -1.398 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.404 ; -1.854 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.402 ; -1.791 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.153 ; -1.531 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.430 ; -1.822 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.171 ; -1.519 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.400 ; -1.752 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.428 ; -1.850 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.065 ; -1.398 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.056 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.056 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 2.994 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 2.994 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 7.813 ; 7.887 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.198 ; 6.142 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.795 ; 6.749 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 7.813 ; 7.887 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 6.133 ; 6.101 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 5.790 ; 5.758 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.090 ; 6.093 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.730 ; 5.712 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.774 ; 5.758 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 5.503 ; 5.493 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 6.773 ; 6.709 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.800 ; 5.804 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 5.211 ; 5.171 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.407 ; 5.400 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.807 ; 5.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.773 ; 6.709 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.510 ; 5.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 6.181 ; 6.112 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 5.988 ; 5.980 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.727 ; 6.803 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 6.403 ; 6.348 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.179 ; 5.150 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.233 ; 5.190 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.442 ; 5.408 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 6.403 ; 6.348 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 6.811 ; 6.921 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.555 ; 5.545 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.595 ; 5.598 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.811 ; 6.921 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 5.353 ; 5.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 5.821 ; 5.813 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.392 ; 5.328 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.554 ; 5.534 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.545 ; 5.547 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 5.816 ; 5.748 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 6.266 ; 6.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.106 ; 6.035 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.206 ; 5.180 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.266 ; 6.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.210 ; 5.190 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.999 ; 5.989 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.226 ; 5.206 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.861 ; 5.875 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.979 ; 5.971 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 5.839 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 5.859 ; 5.771 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.999 ; 5.989 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.584 ; 5.595 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.396 ; 5.400 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 5.760 ; 5.747 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.229 ; 6.180 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.504 ; 5.531 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.922 ; 5.900 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 5.719 ; 5.631 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.594 ; 5.537 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.229 ; 6.180 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.706 ; 5.643 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.015 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.015 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 2.953 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 2.953 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 5.604 ; 5.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.053 ; 5.997 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.627 ; 6.581 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 7.659 ; 7.733 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.999 ; 5.968 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 5.667 ; 5.636 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 5.955 ; 5.958 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.604 ; 5.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.647 ; 5.629 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 5.387 ; 5.375 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 5.106 ; 5.065 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.677 ; 5.681 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 5.106 ; 5.065 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.295 ; 5.287 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.685 ; 5.683 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.613 ; 6.551 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.393 ; 5.373 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 6.037 ; 5.968 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 5.853 ; 5.843 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.613 ; 6.689 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 5.075 ; 5.045 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.075 ; 5.045 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.127 ; 5.083 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.327 ; 5.293 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 6.250 ; 6.195 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 5.243 ; 5.218 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.443 ; 5.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.481 ; 5.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.694 ; 6.803 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 5.243 ; 5.253 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 5.699 ; 5.691 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.281 ; 5.218 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.443 ; 5.423 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.427 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 5.687 ; 5.620 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 5.101 ; 5.074 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 5.964 ; 5.895 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.101 ; 5.074 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.124 ; 6.078 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.105 ; 5.084 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.120 ; 5.099 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.120 ; 5.099 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.736 ; 5.749 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.844 ; 5.833 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 5.715 ; 5.789 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 5.728 ; 5.641 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.863 ; 5.851 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.464 ; 5.473 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.285 ; 5.287 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 5.640 ; 5.626 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 5.386 ; 5.414 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.386 ; 5.414 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.789 ; 5.766 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 5.595 ; 5.508 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.474 ; 5.417 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.091 ; 6.043 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.582 ; 5.520 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -2.463 ; -607.363      ;
; control_unit:INST_control_unit|r_state[3] ; -1.380 ; -3.872        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.019 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.352 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -611.026      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -4.000        ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                   ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.463 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.408      ;
; -2.444 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 3.374      ;
; -2.433 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.371      ;
; -2.432 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.383      ;
; -2.388 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.341      ;
; -2.374 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.325      ;
; -2.372 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.308      ;
; -2.368 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 3.298      ;
; -2.363 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.316      ;
; -2.349 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.297      ;
; -2.337 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.273      ;
; -2.325 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.270      ;
; -2.322 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.255      ;
; -2.314 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.267      ;
; -2.303 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.248      ;
; -2.292 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.245      ;
; -2.261 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.212      ;
; -2.254 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.187      ;
; -2.229 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.178      ;
; -2.228 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.181      ;
; -2.221 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.173      ;
; -2.211 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.159      ;
; -2.201 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.148      ;
; -2.200 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.153      ;
; -2.197 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.148      ;
; -2.191 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.144      ;
; -2.189 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.137      ;
; -2.187 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 3.117      ;
; -2.184 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.137      ;
; -2.177 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.131      ;
; -2.169 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 3.106      ;
; -2.163 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.115      ;
; -2.161 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.044     ; 3.104      ;
; -2.158 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.108      ;
; -2.156 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.092      ;
; -2.144 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 3.074      ;
; -2.140 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.092      ;
; -2.133 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.071      ;
; -2.133 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.071      ;
; -2.126 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 3.063      ;
; -2.126 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.078      ;
; -2.124 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.069      ;
; -2.106 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.042      ;
; -2.105 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.041      ;
; -2.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.052      ;
; -2.096 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.050      ;
; -2.087 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.037      ;
; -2.087 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.039      ;
; -2.084 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.020      ;
; -2.083 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.034      ;
; -2.080 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 3.017      ;
; -2.074 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.028      ;
; -2.073 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.006      ;
; -2.063 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.016      ;
; -2.057 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 2.993      ;
; -2.055 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.007      ;
; -2.050 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.002      ;
; -2.045 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 2.981      ;
; -2.045 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 2.982      ;
; -2.044 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 2.980      ;
; -2.027 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.983      ;
; -2.023 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 2.956      ;
; -2.010 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.118     ; 2.369      ;
; -2.003 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.959      ;
; -2.000 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 2.930      ;
; -1.999 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.110     ; 2.366      ;
; -1.998 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.945      ;
; -1.995 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.951      ;
; -1.994 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.945      ;
; -1.989 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 2.934      ;
; -1.986 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.942      ;
; -1.984 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.940      ;
; -1.983 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 2.919      ;
; -1.972 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.923      ;
; -1.969 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.921      ;
; -1.964 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 2.910      ;
; -1.958 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.912      ;
; -1.954 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.898      ;
; -1.953 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 2.891      ;
; -1.952 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_B[2]   ; register32x8:INST_GPR|o_GPR_ALU_data_B[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.899      ;
; -1.947 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.898      ;
; -1.946 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.112     ; 2.311      ;
; -1.945 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 2.882      ;
; -1.943 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.895      ;
; -1.932 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 2.880      ;
; -1.930 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.881      ;
; -1.929 ; register32x8:INST_GPR|r_REGISTER[26][5]                        ; register32x8:INST_GPR|o_GPR_ALU_data_A[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.876      ;
; -1.924 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 2.880      ;
; -1.923 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[0]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.030     ; 2.880      ;
; -1.920 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.871      ;
; -1.917 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_B[1]   ; register32x8:INST_GPR|o_GPR_ALU_data_B[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.872      ;
; -1.917 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]                       ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.864      ;
; -1.913 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.857      ;
; -1.908 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.859      ;
; -1.903 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.847      ;
; -1.903 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]                       ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 2.848      ;
; -1.902 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.856      ;
; -1.902 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.854      ;
; -1.900 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[0]   ; register32x8:INST_GPR|o_GPR_ALU_data_A[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.030     ; 2.857      ;
; -1.898 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.842      ;
+--------+----------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.380 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 2.047      ;
; -1.362 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 2.029      ;
; -1.306 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.188      ; 1.971      ;
; -1.275 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.937      ;
; -1.274 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 1.941      ;
; -1.237 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.899      ;
; -1.205 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.874      ;
; -1.201 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.870      ;
; -1.185 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.854      ;
; -1.182 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.848      ;
; -1.123 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.184      ; 1.784      ;
; -1.122 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.791      ;
; -1.120 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 1.787      ;
; -1.119 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.788      ;
; -1.077 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.192      ; 1.746      ;
; -1.055 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.715      ;
; -1.026 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.688      ;
; -0.952 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.618      ;
; -0.923 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.585      ;
; -0.905 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.571      ;
; -0.894 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.556      ;
; -0.877 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.011     ; 1.343      ;
; -0.870 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.532      ;
; -0.846 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.506      ;
; -0.837 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.499      ;
; -0.830 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.496      ;
; -0.820 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.482      ;
; -0.817 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 1.484      ;
; -0.781 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 1.250      ;
; -0.777 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.439      ;
; -0.768 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.428      ;
; -0.767 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.433      ;
; -0.758 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.191      ; 1.426      ;
; -0.747 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.407      ;
; -0.725 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.385      ;
; -0.710 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.376      ;
; -0.708 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.185      ; 1.370      ;
; -0.707 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.190      ; 1.374      ;
; -0.676 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.189      ; 1.342      ;
; -0.644 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.009     ; 1.112      ;
; -0.629 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 1.098      ;
; -0.615 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.187      ; 1.279      ;
; -0.614 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 1.086      ;
; -0.597 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.257      ;
; -0.579 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.009     ; 1.047      ;
; -0.521 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.990      ;
; -0.492 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.000      ; 0.969      ;
; -0.445 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.183      ; 1.105      ;
; -0.398 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.867      ;
; -0.379 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.848      ;
; -0.289 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 0.764      ;
; -0.276 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.745      ;
; -0.141 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 0.610      ;
; 0.132  ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.045     ; 0.810      ;
; 0.216  ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.734      ;
; 0.306  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.045     ; 0.636      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.019 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.615      ;
; 0.051 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|tmp[8]                                                                                                              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.370      ; 1.640      ;
; 0.094 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.690      ;
; 0.106 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.702      ;
; 0.107 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.703      ;
; 0.109 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.705      ;
; 0.109 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.705      ;
; 0.113 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.709      ;
; 0.113 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.709      ;
; 0.147 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.370      ; 1.736      ;
; 0.151 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.477      ;
; 0.151 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.477      ;
; 0.155 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.481      ;
; 0.161 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.487      ;
; 0.162 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.487      ;
; 0.165 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.761      ;
; 0.173 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.498      ;
; 0.173 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.498      ;
; 0.177 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.502      ;
; 0.179 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.777      ;
; 0.181 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.773      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[1]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_active                ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ALU:INST_ALU|tmp[8]                                              ; ALU:INST_ALU|tmp[8]                                                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; branch_control:INST_branch_control|r_INTERRUPT_enable            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; InstrucReg:INST_InstrucReg|r_register[22]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.789      ;
; 0.195 ; InstrucReg:INST_InstrucReg|r_register[20]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.793      ;
; 0.199 ; InstrucReg:INST_InstrucReg|r_register[1]                         ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.794      ;
; 0.200 ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.795      ;
; 0.201 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.521      ;
; 0.203 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.523      ;
; 0.205 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.525      ;
; 0.206 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]             ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.325      ;
; 0.208 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.528      ;
; 0.215 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.811      ;
; 0.219 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.339      ;
; 0.219 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.539      ;
; 0.220 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.339      ;
; 0.220 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]             ; branch_control:INST_branch_control|r_PC_ADDRESS[7]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.339      ;
; 0.221 ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.340      ;
; 0.227 ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.346      ;
; 0.234 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.554      ;
; 0.236 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.832      ;
; 0.240 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2c_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.360      ;
; 0.247 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.367      ;
; 0.252 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.371      ;
; 0.254 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.373      ;
; 0.257 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.377      ;
; 0.265 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.384      ;
; 0.267 ; InstrucReg:INST_InstrucReg|r_register[21]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_A[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; InstrucReg:INST_InstrucReg|r_register[27]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; InstrucReg:INST_InstrucReg|r_register[26]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.387      ;
; 0.273 ; InstrucReg:INST_InstrucReg|r_register[4]                         ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.393      ;
; 0.279 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.398      ;
; 0.280 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.399      ;
; 0.284 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.611      ;
; 0.286 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.208      ; 0.598      ;
; 0.292 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.616      ;
; 0.294 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[0]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.618      ;
; 0.294 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[7]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.618      ;
; 0.294 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.214      ; 0.612      ;
; 0.295 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.212      ; 0.613      ;
; 0.298 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.417      ;
; 0.302 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[6]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.628      ;
; 0.305 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[13]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[15]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11] ; instruction_decoder:INST_instruction_decoder|r_STACK_POINTER[11]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.425      ;
; 0.309 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]             ; branch_control:INST_branch_control|r_PC_ADDRESS[4]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.428      ;
; 0.311 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[1]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.636      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[3]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.636      ;
; 0.312 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]             ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[2]              ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.638      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.352 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.045      ; 0.481      ;
; 0.458 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.045      ; 0.587      ;
; 0.514 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.635      ;
; 0.710 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.434      ;
; 0.772 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.496      ;
; 0.790 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 0.713      ;
; 0.869 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.593      ;
; 0.957 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.116      ; 0.687      ;
; 1.011 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 0.934      ;
; 1.021 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 0.944      ;
; 1.049 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.773      ;
; 1.050 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.118      ; 0.782      ;
; 1.052 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 0.975      ;
; 1.101 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.024      ;
; 1.120 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.314      ; 1.048      ;
; 1.120 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.043      ;
; 1.146 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.309      ; 1.069      ;
; 1.150 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.075      ;
; 1.164 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 0.888      ;
; 1.207 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.109      ; 0.930      ;
; 1.236 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.165      ;
; 1.241 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.171      ;
; 1.247 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.176      ;
; 1.264 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.193      ;
; 1.264 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.193      ;
; 1.266 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.109      ; 0.989      ;
; 1.268 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 1.199      ;
; 1.273 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.202      ;
; 1.280 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.209      ;
; 1.295 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.225      ;
; 1.302 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.227      ;
; 1.305 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.113      ; 1.032      ;
; 1.316 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.241      ;
; 1.319 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 1.043      ;
; 1.335 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.315      ; 1.264      ;
; 1.359 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.284      ;
; 1.367 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.310      ; 1.291      ;
; 1.374 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.299      ;
; 1.419 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.344      ;
; 1.422 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.352      ;
; 1.432 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.357      ;
; 1.445 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.110      ; 1.169      ;
; 1.500 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.425      ;
; 1.527 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.460      ;
; 1.540 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.108      ; 1.262      ;
; 1.542 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.475      ;
; 1.574 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.504      ;
; 1.585 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.518      ;
; 1.585 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.518      ;
; 1.588 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.521      ;
; 1.656 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.319      ; 1.589      ;
; 1.685 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.615      ;
; 1.687 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.612      ;
; 1.697 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 1.622      ;
; 1.738 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 1.668      ;
; 1.749 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.314      ; 1.677      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|tmp[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_8tl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[10]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[11]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[12]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[13]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[14]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[15]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[16]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[17]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[18]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[19]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[20]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[21]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[22]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[23]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[24]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[25]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[26]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[27]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[28]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[29]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[30]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[31]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[9]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[1]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[2]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[3]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[4]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[5]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[6]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_data[7]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable                                                  ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.698 ; 3.252 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.904 ; 2.052 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 0.994 ; 1.589 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.355 ; 2.025 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.162 ; 1.862 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.215 ; 1.909 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.079 ; 1.703 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 0.867 ; 1.457 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 0.848 ; 1.440 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.162 ; 1.810 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 0.988 ; 1.619 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.355 ; 2.025 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.217 ; 1.908 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.217 ; 1.908 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.155 ; 1.828 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 0.992 ; 1.639 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.174 ; 1.848 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 0.993 ; 1.613 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.142 ; 1.771 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.194 ; 1.872 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 0.914 ; 1.510 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.795 ; -1.417 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.509  ; 0.164  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.781 ; -1.360 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.639 ; -1.218 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.942 ; -1.623 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.993 ; -1.667 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.848 ; -1.445 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.658 ; -1.234 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.639 ; -1.218 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.914 ; -1.538 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.775 ; -1.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.098 ; -1.745 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.703 ; -1.285 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.968 ; -1.637 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.907 ; -1.557 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.774 ; -1.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.926 ; -1.577 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.750 ; -1.352 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.922 ; -1.536 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.945 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.703 ; -1.285 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 1.883 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 1.883 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 1.970 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 1.970 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 4.964 ; 5.238 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.829 ; 3.969 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.229 ; 4.424 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 4.964 ; 5.238 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.855 ; 3.974 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.630 ; 3.710 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 3.810 ; 3.942 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.558 ; 3.671 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.618 ; 3.724 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 3.434 ; 3.515 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 4.265 ; 4.400 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.663 ; 3.733 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 3.234 ; 3.296 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.377 ; 3.468 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.672 ; 3.753 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 4.265 ; 4.400 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.435 ; 3.519 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.816 ; 3.973 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.773 ; 3.894 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 4.332 ; 4.498 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.962 ; 4.105 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.225 ; 3.286 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.244 ; 3.306 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.389 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.962 ; 4.105 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 4.380 ; 4.574 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.504 ; 3.561 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.546 ; 3.603 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 4.380 ; 4.574 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.353 ; 3.439 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.670 ; 3.751 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.337 ; 3.401 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.498 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.473 ; 3.567 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.621 ; 3.710 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 3.916 ; 4.031 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 3.765 ; 3.893 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.242 ; 3.308 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.916 ; 4.031 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.255 ; 3.321 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.784 ; 3.900 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.247 ; 3.307 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.717 ; 3.803 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.775 ; 3.886 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.739 ; 3.853 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.613 ; 3.713 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.784 ; 3.900 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.485 ; 3.592 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.385 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 3.632 ; 3.708 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 3.914 ; 4.018 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.544 ; 3.449 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.695 ; 3.830 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 3.542 ; 3.641 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.457 ; 3.530 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.914 ; 4.018 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.534 ; 3.636 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 1.859 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 1.859 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 1.942 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 1.942 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 3.478 ; 3.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.738 ; 3.871 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.122 ; 4.308 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 4.865 ; 5.134 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.769 ; 3.883 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.552 ; 3.629 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 3.726 ; 3.852 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.478 ; 3.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.535 ; 3.637 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 3.359 ; 3.437 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 3.165 ; 3.225 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.584 ; 3.650 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 3.165 ; 3.225 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.304 ; 3.391 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.593 ; 3.670 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 4.163 ; 4.292 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.360 ; 3.440 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.724 ; 3.875 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.685 ; 3.801 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 4.258 ; 4.421 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.157 ; 3.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.157 ; 3.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.175 ; 3.234 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.315 ; 3.396 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.865 ; 4.001 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 3.265 ; 3.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.432 ; 3.486 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.472 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 4.305 ; 4.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.281 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.592 ; 3.669 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.265 ; 3.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.427 ; 3.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.397 ; 3.486 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.538 ; 3.623 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 3.173 ; 3.236 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 3.675 ; 3.798 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.173 ; 3.236 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.827 ; 3.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.186 ; 3.249 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.178 ; 3.235 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.178 ; 3.235 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.635 ; 3.717 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.685 ; 3.792 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.657 ; 3.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.529 ; 3.625 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.694 ; 3.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.407 ; 3.509 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.312 ; 3.398 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 3.554 ; 3.626 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 3.381 ; 3.373 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.464 ; 3.373 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.609 ; 3.739 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 3.463 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.381 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.826 ; 3.925 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.455 ; 3.553 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                      ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -5.118    ; 0.004 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3] ; -2.907    ; 0.352 ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                ; -5.118    ; 0.004 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                            ; -1454.199 ; 0.0   ; 0.0      ; 0.0     ; -626.96             ;
;  control_unit:INST_control_unit|r_state[3] ; -8.622    ; 0.000 ; N/A      ; N/A     ; -4.000              ;
;  i_CORE_CLK                                ; -1445.577 ; 0.000 ; N/A      ; N/A     ; -622.960            ;
+--------------------------------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.741 ; 5.188 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 3.161 ; 3.213 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.801 ; 2.217 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.385 ; 2.895 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.072 ; 2.599 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.103 ; 2.669 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.927 ; 2.426 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.588 ; 2.011 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.555 ; 1.966 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.105 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.803 ; 2.254 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.385 ; 2.895 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.118 ; 2.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.079 ; 2.656 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.083 ; 2.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.767 ; 2.261 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.116 ; 2.642 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.822 ; 2.282 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.023 ; 2.478 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.118 ; 2.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.640 ; 2.074 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.795 ; -1.417 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.818  ; 0.661  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.781 ; -1.360 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.639 ; -1.218 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.942 ; -1.623 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.993 ; -1.667 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.848 ; -1.445 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.658 ; -1.234 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.639 ; -1.218 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.914 ; -1.538 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.775 ; -1.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.098 ; -1.745 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.703 ; -1.285 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.968 ; -1.637 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.907 ; -1.557 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.774 ; -1.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.926 ; -1.577 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.750 ; -1.352 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.922 ; -1.536 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.945 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.703 ; -1.285 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.142 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.142 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 8.184 ; 8.344 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.549 ; 6.549 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 7.202 ; 7.239 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 8.184 ; 8.344 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 6.466 ; 6.508 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.081 ; 6.105 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.421 ; 6.498 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 6.054 ; 6.045 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 6.100 ; 6.148 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 5.801 ; 5.847 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 7.137 ; 7.169 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 6.109 ; 6.119 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 5.487 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.698 ; 5.724 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 6.117 ; 6.179 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 7.137 ; 7.169 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.810 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 6.539 ; 6.548 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 6.331 ; 6.414 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 7.015 ; 7.145 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 6.760 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.450 ; 5.451 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.497 ; 5.509 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.734 ; 5.735 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 6.760 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 7.106 ; 7.257 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.843 ; 5.883 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.892 ; 5.941 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 7.106 ; 7.257 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 5.632 ; 5.692 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 6.130 ; 6.170 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.679 ; 5.655 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.842 ; 5.864 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.852 ; 5.879 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.134 ; 6.133 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 6.583 ; 6.615 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.430 ; 6.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.477 ; 5.478 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.583 ; 6.615 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.484 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 6.345 ; 6.428 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.502 ; 5.507 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 6.171 ; 6.224 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 6.326 ; 6.411 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.153 ; 6.274 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.187 ; 6.158 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 6.345 ; 6.428 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.879 ; 5.944 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.682 ; 5.724 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 6.063 ; 6.089 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.547 ; 6.600 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.857 ; 5.829 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 6.258 ; 6.301 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.029 ; 5.996 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.904 ; 5.863 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.547 ; 6.600 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 6.016 ; 5.991 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 1.859 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 1.859 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 1.942 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 1.942 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 3.478 ; 3.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.738 ; 3.871 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.122 ; 4.308 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 4.865 ; 5.134 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.769 ; 3.883 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.552 ; 3.629 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 3.726 ; 3.852 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.478 ; 3.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.535 ; 3.637 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 3.359 ; 3.437 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 3.165 ; 3.225 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.584 ; 3.650 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 3.165 ; 3.225 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.304 ; 3.391 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.593 ; 3.670 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 4.163 ; 4.292 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.360 ; 3.440 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.724 ; 3.875 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.685 ; 3.801 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 4.258 ; 4.421 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.157 ; 3.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.157 ; 3.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.175 ; 3.234 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.315 ; 3.396 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.865 ; 4.001 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 3.265 ; 3.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.432 ; 3.486 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.472 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 4.305 ; 4.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.281 ; 3.364 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.592 ; 3.669 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.265 ; 3.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.427 ; 3.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.397 ; 3.486 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.538 ; 3.623 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 3.173 ; 3.236 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 3.675 ; 3.798 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.173 ; 3.236 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.827 ; 3.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.186 ; 3.249 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.178 ; 3.235 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.178 ; 3.235 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.635 ; 3.717 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.685 ; 3.792 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.657 ; 3.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.529 ; 3.625 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.694 ; 3.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.407 ; 3.509 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.312 ; 3.398 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 3.554 ; 3.626 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 3.381 ; 3.373 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.464 ; 3.373 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.609 ; 3.739 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 3.463 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.381 ; 3.450 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.826 ; 3.925 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.455 ; 3.553 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_DATA[3]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[4]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[5]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[6]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 6        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 90       ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 22       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 8927     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 6        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 90       ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 22       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 8927     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 303   ; 303  ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Tue May 28 10:08:42 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.118           -1445.577 i_CORE_CLK 
    Info (332119):    -2.907              -8.622 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.065               0.000 i_CORE_CLK 
    Info (332119):     0.681               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -622.960 i_CORE_CLK 
    Info (332119):    -1.000              -4.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.495           -1249.976 i_CORE_CLK 
    Info (332119):    -2.603              -7.845 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.004               0.000 i_CORE_CLK 
    Info (332119):     0.621               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -622.960 i_CORE_CLK 
    Info (332119):    -1.000              -4.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.463            -607.363 i_CORE_CLK 
    Info (332119):    -1.380              -3.872 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.019               0.000 i_CORE_CLK 
    Info (332119):     0.352               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -611.026 i_CORE_CLK 
    Info (332119):    -1.000              -4.000 control_unit:INST_control_unit|r_state[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4649 megabytes
    Info: Processing ended: Tue May 28 10:08:45 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


