<HTML>
<HEAD>
  <META NAME="GENERATOR" CONTENT="Adobe PageMill 3.0J Win">
  <META HTTP-EQUIV="Content-Type" CONTENT="text/html;CHARSET=x-sjis">
  <TITLE>arm_ldc</TITLE>
</HEAD>
<BODY BGCOLOR="#ffffff">

<P><A HREF="arm_gtoc.htm">[総目次]</A> <A HREF="arm300.htm">[章目次]</A>
<A HREF="a_eor.htm">[前]</A> <A HREF="a_ldm1.htm">[次]</A> <A HREF="arm_inde.htm">[インデックス]</A></P>

<H2><FONT COLOR="#996633">ARM Architecture Reference Manual</FONT><BR>
<HR ALIGN=LEFT></H2>

<H1><FONT COLOR="#ff0000">LDC</FONT></H1>

<BLOCKQUOTE>
  <P><TABLE WIDTH="90%" BORDER="1" CELLSPACING="2" CELLPADDING="0">
    <TR>
      <TD WIDTH="50%" HEIGHT="38">
      <H3><FONT COLOR="#999999">機能説明</FONT></H3>
</TD>
      <TD WIDTH="50%">
      <B>コプロセッサ</B></TD> 
    </TR>
    <TR>
      <TD WIDTH="50%" HEIGHT="47">
      <H3><FONT COLOR="#999999">アドレッシングモード</FONT></H3>
</TD>
      <TD WIDTH="50%">
      <B>アドレッシングモード5</B></TD> 
    </TR>
    <TR>
      <TD WIDTH="50%" HEIGHT="47">
      <H3><FONT COLOR="#999999">アーキテクチャ</FONT></H3>
</TD>
      <TD WIDTH="50%" HEIGHT="47">
      <B>アーキテクチャv１はサポートされない</B></TD> 
    </TR>
  </TABLE></P>
  <H2><FONT COLOR="#009999">LDC{&lt;cond&gt;}{L} p&lt;cp_num&gt;,
  CRd, &lt;addressing_mode&gt;</FONT></H2>
</BLOCKQUOTE>

<H4>説明</H4>

<BLOCKQUOTE>
  <P>LDC（Load Coprocessor）命令は、メモリからコプロセッサ・データをロードするのに便利です。Nビットを使用して、浮動小数点ロード命令の単精度転送と倍精度転送を区別することができます。</P>
  <P>LDCは、&lt;addressing_mode&gt;によって計算された連続メモリ・アドレス・シーケンスからメモリ・データを、&lt;cp_num&gt;で指定されたコプロセッサにロードします。命令を実行できることを示すコプロセッサがない場合、未定義命令例外が発生します。</P>
  <P>この命令は、命令で指定された条件がコンディション・コードのステータスと一致する場合にのみ実行されます。条件は、<A
  HREF="arm303.htm">3.3</A>「コンディション・フィールド」で定義されています。</P>
</BLOCKQUOTE>

<P><TABLE BORDER="1" CELLSPACING="2" CELLPADDING="0">
  <TR>
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386172"></A><B>31</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386174"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386176"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386178"></A><B>28</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386180"></A><B>27</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386182"></A><B>26</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386184"></A><B>25</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386186"></A><B>24</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386188"></A><B>23</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386190"></A><B>22</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386192"></A><B>21</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386194"></A><B>20</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386196"></A><B>19</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386198"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386200"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386202"></A><B>16</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386204"></A><B>15</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386206"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386208"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386210"></A><B>12</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386212"></A><B>11</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386214"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386216"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386218"></A><B>8</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386220"></A><B>7</B></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386222"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386224"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386226"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386228"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386230"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386232"></A><FONT COLOR="#ffffff">-</FONT></TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386234"></A><B>0</B></TD> 
  </TR>
  <TR>
    <TD ALIGN="CENTER" VALIGN="TOP" COLSPAN="4">
    <A NAME="1386236"></A><BR>
    cond</TD>
     
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386244"></A><BR>
    1</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386246"></A><BR>
    1</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386248"></A><BR>
    0</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386250"></A><BR>
    P</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386252"></A><BR>
    U</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386254"></A><BR>
    N</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386256"></A><BR>
    W</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP">
    <A NAME="1386258"></A><BR>
    1</TD> 
    <TD ALIGN="CENTER" VALIGN="TOP" COLSPAN="4">
    <A NAME="1386260"></A><BR>
    Rn</TD>
     
    <TD ALIGN="CENTER" VALIGN="TOP" COLSPAN="4">
    <A NAME="1386268"></A><BR>
    CRd</TD>
     
    <TD ALIGN="CENTER" VALIGN="TOP" COLSPAN="4">
    <A NAME="1386276"></A><BR>
    cp_num</TD>
     
    <TD ALIGN="CENTER" VALIGN="TOP" COLSPAN="8">
    <A NAME="1386284"></A><BR>
    8_bit_word_offset</TD>
     
  </TR>
</TABLE></P>

<H4>オペレーション</H4>

<BLOCKQUOTE>
  <PRE>if ConditionPassed(&lt;cond&gt;) then
        &lt;address&gt; = &lt;start_address&gt;
        Coprocessor[&lt;cp_num&gt;] = Memory[&lt;address&gt;,4]
         while (NotFinished(coprocessor[&lt;cp_num&gt;]))
               Coprocessor[&lt;cp_num&gt;] = Memory[&lt;address&gt;,4]
               &lt;address&gt; = &lt;address&gt; +4
         assert&lt;address&gt; == &lt;end_ address&gt;</PRE>
</BLOCKQUOTE>

<H4>例外</H4>

<BLOCKQUOTE>
  <P>未定義命令：データ・アボート</P>
</BLOCKQUOTE>

<H4>修飾子</H4>

<BLOCKQUOTE>
  <P>コンディション・コード</P>
</BLOCKQUOTE>

<H4>注記</H4>

<BLOCKQUOTE>
  <P><B>アドレッシング・モード：</B>P、U、Wビットは、&lt;addressing_mode&gt;を指定します。セクション3.21の「アドレッシンッグ・モード5」を参照してください。</P>
  <P><B>Nビット：</B>このビットはコプロセッサに依存します。このビットを使用して、転送する2つのデータ・サイズを区別することができます。</P>
  <P><B>レジスタRn：</B>&lt;addressing_mode&gt;で使用したベース・レジスタを指定します。</P>
  <P><B>コプロセッサ・フィールド：</B>命令ビット[31:23]、ビット[21:16]、およびビット[11:0]だけがARMアーキテクチャで定義されています。それ以外のフィールド（ビット[22]およびビット[15:12]）は推奨事項であり、これに従えばARM
  Development Systemに適合します。</P>
  <P><B>データ・アボート：</B>データ・アボートが通知され、&lt;addressing_mode&gt;がプレインデックスまたはポストインデックス付きアドレッシングを使用している場合、Rnに残った値はインプリメンテーションで定義されますが、元のベース・レジスタ値か更新されたベース・レジスタ値になります。</P>
  <P><B>ワードに整列していないアドレス：</B>Load coprocessor register命令は、&lt;address&gt;の最下位2ビットを無視します（ワードはLoad
  Wordのようにローテートされません）。</P>
  <P><B>アラインメント：</B>インプリメンテーションに、システム・コントロール・コプロセッサ（英文リファレンスマニュアル第7章を参照）が含まれており、アラインメント・チェックがイネーブルされている場合、ビット[1:0]!=0b00のアドレスによって、アラインメント例外が発生します。</P>
</BLOCKQUOTE>

<P><HR ALIGN=LEFT><BR>
<A HREF="arm_gtoc.htm">[総目次]</A> <A HREF="arm300.htm">[章目次]</A>
<A HREF="a_eor.htm">[前]</A> <A HREF="a_ldm1.htm">[次]</A> <A HREF="arm_inde.htm">[インデックス]</A>

</BODY>
</HTML>
