TimeQuest Timing Analyzer report for projeto
Tue Nov 21 19:29:59 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'controlador:controller|estado_atual.BUSCA'
 13. Slow Model Setup: 'controlador:controller|estado_atual.ENTRA'
 14. Slow Model Setup: 'controlador:controller|estado_atual.E'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'controlador:controller|estado_atual.E'
 17. Slow Model Hold: 'controlador:controller|estado_atual.ENTRA'
 18. Slow Model Hold: 'controlador:controller|estado_atual.BUSCA'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.BUSCA'
 21. Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.E'
 22. Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.ENTRA'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'controlador:controller|estado_atual.BUSCA'
 34. Fast Model Setup: 'controlador:controller|estado_atual.ENTRA'
 35. Fast Model Setup: 'controlador:controller|estado_atual.E'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'controlador:controller|estado_atual.E'
 38. Fast Model Hold: 'controlador:controller|estado_atual.ENTRA'
 39. Fast Model Hold: 'controlador:controller|estado_atual.BUSCA'
 40. Fast Model Minimum Pulse Width: 'clk'
 41. Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.BUSCA'
 42. Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.E'
 43. Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.ENTRA'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; controlador:controller|estado_atual.BUSCA ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controller|estado_atual.BUSCA } ;
; controlador:controller|estado_atual.E     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controller|estado_atual.E }     ;
; controlador:controller|estado_atual.ENTRA ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controller|estado_atual.ENTRA } ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                             ;
+-------------+-----------------+-------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                ; Note                    ;
+-------------+-----------------+-------------------------------------------+-------------------------+
; INF MHz     ; 202.43 MHz      ; controlador:controller|estado_atual.E     ; limit due to hold check ;
; 126.55 MHz  ; 126.55 MHz      ; clk                                       ;                         ;
; 1694.92 MHz ; 491.64 MHz      ; controlador:controller|estado_atual.BUSCA ; limit due to hold check ;
+-------------+-----------------+-------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -7.131 ; -461.703      ;
; controlador:controller|estado_atual.BUSCA ; -2.743 ; -2.743        ;
; controlador:controller|estado_atual.ENTRA ; -2.019 ; -8.548        ;
; controlador:controller|estado_atual.E     ; -1.238 ; -5.577        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.542 ; -95.858       ;
; controlador:controller|estado_atual.E     ; -2.470 ; -3.221        ;
; controlador:controller|estado_atual.ENTRA ; -2.252 ; -8.849        ;
; controlador:controller|estado_atual.BUSCA ; -1.017 ; -1.017        ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.222 ; -131.222      ;
; controlador:controller|estado_atual.BUSCA ; 0.500  ; 0.000         ;
; controlador:controller|estado_atual.E     ; 0.500  ; 0.000         ;
; controlador:controller|estado_atual.ENTRA ; 0.500  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                     ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -7.131 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.084      ; 7.751      ;
; -7.116 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.085      ; 7.737      ;
; -6.948 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.406     ; 7.078      ;
; -6.902 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.139     ; 7.799      ;
; -6.881 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.000      ; 7.917      ;
; -6.855 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.408     ; 6.983      ;
; -6.852 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.030      ; 7.418      ;
; -6.851 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.239      ; 8.126      ;
; -6.837 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.404      ;
; -6.828 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.030      ; 7.394      ;
; -6.813 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.380      ;
; -6.784 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.224      ; 7.544      ;
; -6.779 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.226      ; 7.541      ;
; -6.772 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.223      ; 7.531      ;
; -6.767 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.225      ; 7.528      ;
; -6.762 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.155     ; 7.143      ;
; -6.757 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.224      ; 7.517      ;
; -6.752 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.226      ; 7.514      ;
; -6.747 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.154     ; 7.129      ;
; -6.716 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.223      ; 7.475      ;
; -6.715 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.023     ; 7.228      ;
; -6.714 ; datapath:dtp_fsm|registrador:reg_d|q[4]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.280     ; 7.470      ;
; -6.713 ; datapath:dtp_fsm|registrador:reg_a|q[1]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.054      ; 7.803      ;
; -6.701 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.224      ; 7.461      ;
; -6.700 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.022     ; 7.214      ;
; -6.694 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[3]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.261      ;
; -6.691 ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.139     ; 7.588      ;
; -6.669 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.460     ; 6.745      ;
; -6.665 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.225      ; 7.426      ;
; -6.661 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_b|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.022     ; 7.175      ;
; -6.650 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.226      ; 7.412      ;
; -6.645 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.460     ; 6.721      ;
; -6.643 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.210      ;
; -6.631 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.506      ; 7.673      ;
; -6.629 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.224      ; 7.389      ;
; -6.627 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.226      ; 7.389      ;
; -6.623 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_a|q[12] ; clk                                   ; clk         ; 1.000        ; -0.193     ; 7.466      ;
; -6.617 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.030      ; 7.183      ;
; -6.616 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.507      ; 7.659      ;
; -6.609 ; datapath:dtp_fsm|registrador:reg_a|q[3]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.054      ; 7.699      ;
; -6.602 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_a|q[12] ; clk                                   ; clk         ; 1.000        ; -0.054     ; 7.584      ;
; -6.602 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.169      ;
; -6.601 ; datapath:dtp_fsm|registrador:reg_b|q[10] ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.107      ; 7.744      ;
; -6.599 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_a|q[15] ; clk                                   ; clk         ; 1.000        ; -0.193     ; 7.442      ;
; -6.590 ; datapath:dtp_fsm|registrador:reg_b|q[2]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.107      ; 7.733      ;
; -6.589 ; datapath:dtp_fsm|registrador:reg_b|q[8]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.259     ; 7.366      ;
; -6.589 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.267     ; 6.858      ;
; -6.584 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.265     ; 6.855      ;
; -6.579 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.645     ; 6.470      ;
; -6.578 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_a|q[15] ; clk                                   ; clk         ; 1.000        ; -0.054     ; 7.560      ;
; -6.576 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.462     ; 6.650      ;
; -6.574 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_d|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.800      ; 7.910      ;
; -6.572 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_a|q[12] ; clk                                   ; clk         ; 1.000        ; 0.185      ; 7.793      ;
; -6.572 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_b|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.801      ; 7.909      ;
; -6.561 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.579      ; 7.676      ;
; -6.560 ; datapath:dtp_fsm|registrador:reg_c|q[9]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.495     ; 7.101      ;
; -6.559 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_d|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.801      ; 7.896      ;
; -6.557 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_b|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.802      ; 7.895      ;
; -6.552 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.462     ; 6.626      ;
; -6.551 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.341      ; 7.428      ;
; -6.549 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; clk                                   ; clk         ; 1.000        ; 0.139      ; 7.724      ;
; -6.548 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_a|q[15] ; clk                                   ; clk         ; 1.000        ; 0.185      ; 7.769      ;
; -6.546 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.580      ; 7.662      ;
; -6.544 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; clk                                   ; clk         ; 1.000        ; 0.141      ; 7.721      ;
; -6.543 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_c|q[13] ; clk                                   ; clk         ; 1.000        ; 0.000      ; 7.579      ;
; -6.538 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_a|q[13] ; clk                                   ; clk         ; 1.000        ; 0.002      ; 7.576      ;
; -6.536 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.342      ; 7.414      ;
; -6.533 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.267     ; 6.802      ;
; -6.532 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.513     ; 6.555      ;
; -6.528 ; datapath:dtp_fsm|registrador:reg_d|q[1]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.131     ; 7.433      ;
; -6.527 ; datapath:dtp_fsm|registrador:reg_b|q[4]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.107      ; 7.670      ;
; -6.523 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.269     ; 6.790      ;
; -6.522 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_c|q[13] ; clk                                   ; clk         ; 1.000        ; 0.139      ; 7.697      ;
; -6.522 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_c|q[0]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.195     ; 6.863      ;
; -6.522 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.223      ; 7.281      ;
; -6.519 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; clk                                   ; clk         ; 1.000        ; 0.378      ; 7.933      ;
; -6.518 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.267     ; 6.787      ;
; -6.517 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_a|q[13] ; clk                                   ; clk         ; 1.000        ; 0.141      ; 7.694      ;
; -6.517 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.267     ; 6.786      ;
; -6.517 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.225      ; 7.278      ;
; -6.516 ; controlador:controller|Sel_Mux_2[0]      ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.030      ; 7.082      ;
; -6.514 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; clk                                   ; clk         ; 1.000        ; 0.380      ; 7.930      ;
; -6.512 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; clk                                   ; clk         ; 1.000        ; -0.239     ; 7.309      ;
; -6.512 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.265     ; 6.783      ;
; -6.501 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.031      ; 7.068      ;
; -6.497 ; datapath:dtp_fsm|registrador:reg_a|q[4]  ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.141     ; 7.392      ;
; -6.496 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.269     ; 6.763      ;
; -6.495 ; datapath:dtp_fsm|registrador:reg_b|q[12] ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.251     ; 7.280      ;
; -6.492 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_c|q[13] ; clk                                   ; clk         ; 1.000        ; 0.378      ; 7.906      ;
; -6.491 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.267     ; 6.760      ;
; -6.487 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_a|q[13] ; clk                                   ; clk         ; 1.000        ; 0.380      ; 7.903      ;
; -6.486 ; datapath:dtp_fsm|registrador:reg_c|q[7]  ; datapath:dtp_fsm|registrador:reg_b|q[15] ; clk                                   ; clk         ; 1.000        ; -0.246     ; 7.276      ;
; -6.486 ; controlador:controller|Sel_Mux_1[0]      ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.647     ; 6.375      ;
; -6.485 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_d|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.365      ; 7.386      ;
; -6.482 ; datapath:dtp_fsm|registrador:reg_b|q[0]  ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; clk                                   ; clk         ; 1.000        ; 0.000      ; 7.518      ;
; -6.482 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.265     ; 6.753      ;
; -6.466 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; clk                                   ; clk         ; 1.000        ; 0.139      ; 7.641      ;
; -6.465 ; datapath:dtp_fsm|registrador:reg_c|q[3]  ; datapath:dtp_fsm|registrador:reg_b|q[15] ; clk                                   ; clk         ; 1.000        ; -0.107     ; 7.394      ;
; -6.458 ; controlador:controller|Sel_Mux_2[1]      ; datapath:dtp_fsm|registrador:reg_b|q[1]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.022     ; 6.972      ;
; -6.448 ; controlador:controller|Sel_Mux_1[1]      ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.016      ; 7.000      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controller|estado_atual.BUSCA'                                                                                                                                                        ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.743 ; controlador:controller|estado_atual.SAI   ; controlador:controller|ld_Rout ; clk                                       ; controlador:controller|estado_atual.BUSCA ; 0.500        ; -0.743     ; 1.413      ;
; 0.205  ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0.500        ; 1.909      ; 1.142      ;
; 0.705  ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 1.000        ; 1.909      ; 1.142      ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controller|estado_atual.ENTRA'                                                                                                                                                                   ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.019 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.045      ; 3.220      ;
; -1.998 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.575      ; 3.737      ;
; -1.980 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.038      ; 3.182      ;
; -1.941 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.596      ; 3.701      ;
; -1.933 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.045      ; 3.134      ;
; -1.921 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.565      ; 3.627      ;
; -1.791 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.575      ; 3.530      ;
; -1.753 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.491      ;
; -1.753 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.575      ; 3.492      ;
; -1.731 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.447      ;
; -1.701 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.565      ; 3.407      ;
; -1.674 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.603      ; 3.411      ;
; -1.644 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.586      ; 3.371      ;
; -1.602 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.340      ;
; -1.602 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.045      ; 2.781      ;
; -1.565 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.975      ; 2.681      ;
; -1.545 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.603      ; 3.304      ;
; -1.524 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.240      ;
; -1.521 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.992      ; 2.647      ;
; -1.509 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.975      ; 2.625      ;
; -1.494 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.565      ; 3.200      ;
; -1.397 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.992      ; 2.545      ;
; -1.395 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.133      ;
; -1.377 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.985      ; 2.526      ;
; -1.369 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.038      ; 2.571      ;
; -1.347 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.992      ; 2.473      ;
; -1.346 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.582      ; 3.062      ;
; -1.156 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.985      ; 2.305      ;
; -1.038 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.992      ; 2.186      ;
; -1.020 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.028      ; 2.189      ;
; -0.879 ; controlador:controller|estado_atual.OU         ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 2.316      ;
; -0.830 ; controlador:controller|estado_atual.SOMA       ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 2.267      ;
; -0.745 ; controlador:controller|estado_atual.SUBTRAI    ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 2.182      ;
; -0.637 ; controlador:controller|estado_atual.NAO        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.373      ; 2.062      ;
; -0.628 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.028      ; 1.797      ;
; -0.617 ; controlador:controller|estado_atual.NOU        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 2.054      ;
; -0.526 ; controlador:controller|estado_atual.SAI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 1.963      ;
; -0.310 ; controlador:controller|estado_atual.MOV        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.385      ; 1.747      ;
; -0.124 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.045      ; 1.303      ;
; 0.038  ; controlador:controller|estado_atual.MVI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.373      ; 1.387      ;
; 1.058  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 4.391      ; 3.247      ;
; 1.325  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 4.398      ; 2.957      ;
; 1.355  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 4.381      ; 2.917      ;
; 1.454  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 4.398      ; 2.850      ;
; 1.558  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 4.391      ; 3.247      ;
; 1.804  ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 4.201      ; 2.199      ;
; 1.825  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 4.398      ; 2.957      ;
; 1.855  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 4.381      ; 2.917      ;
; 1.954  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 4.398      ; 2.850      ;
; 2.304  ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 4.201      ; 2.199      ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controller|estado_atual.E'                                                                                                                                                           ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.238 ; controlador:controller|estado_atual.SUBTRAI ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.997      ; 1.762      ;
; -1.095 ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.997      ; 1.619      ;
; -1.056 ; controlador:controller|estado_atual.NAO     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 1.144      ; 1.573      ;
; -1.039 ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[1]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.831      ; 1.531      ;
; -1.007 ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 1.156      ; 1.536      ;
; -0.979 ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.997      ; 1.503      ;
; -0.942 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]   ; controlador:controller|Sel_Mux_2[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.468      ; 0.904      ;
; -0.724 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]   ; controlador:controller|Sel_Mux_2[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.467      ; 0.717      ;
; -0.294 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]   ; controlador:controller|Sel_Mux_1[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.907      ; 0.722      ;
; -0.284 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]   ; controlador:controller|Sel_Mux_1[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.905      ; 0.726      ;
; 0.243  ; controlador:controller|estado_atual.MOV     ; controlador:controller|Sel_Mux_0[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 1.781      ; 0.913      ;
; 0.426  ; controlador:controller|estado_atual.MVI     ; controlador:controller|Sel_Mux_0[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 1.603      ; 0.720      ;
; 2.131  ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 0.500        ; 3.647      ; 1.427      ;
; 2.631  ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 1.000        ; 3.647      ; 1.427      ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.674      ; 0.898      ;
; -3.387 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.654      ; 1.033      ;
; -3.387 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[8]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.654      ; 1.033      ;
; -2.977 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.337      ; 1.126      ;
; -2.977 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.337      ; 1.126      ;
; -2.977 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.337      ; 1.126      ;
; -2.977 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 4.337      ; 1.126      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.706 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 3.832      ; 0.892      ;
; -2.654 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|estado_atual.BUSCA ; clk         ; 0.000        ; 2.795      ; 0.657      ;
; -2.154 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.795      ; 0.657      ;
; -2.094 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|estado_atual.BUSCA ; clk         ; 0.000        ; 2.816      ; 1.238      ;
; -1.594 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.816      ; 1.238      ;
; -1.017 ; datapath:dtp_fsm|registrador:reg_c|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 2.703      ; 1.952      ;
; -0.881 ; datapath:dtp_fsm|registrador:reg_c|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 2.347      ; 1.732      ;
; -0.862 ; datapath:dtp_fsm|registrador:reg_b|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 2.125      ; 1.529      ;
; -0.804 ; datapath:dtp_fsm|registrador:reg_b|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 2.949      ; 2.411      ;
; -0.742 ; datapath:dtp_fsm|registrador:reg_c|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 3.102      ; 2.626      ;
; -0.719 ; datapath:dtp_fsm|registrador:reg_d|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 2.126      ; 1.673      ;
; -0.672 ; datapath:dtp_fsm|registrador:reg_b|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 2.125      ; 1.719      ;
; -0.669 ; datapath:dtp_fsm|registrador:reg_d|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 2.711      ; 2.308      ;
; -0.646 ; datapath:dtp_fsm|registrador:reg_b|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 2.949      ; 2.569      ;
; -0.615 ; datapath:dtp_fsm|registrador:reg_a|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 2.701      ; 2.352      ;
; -0.558 ; datapath:dtp_fsm|registrador:reg_d|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 2.587      ; 2.295      ;
; -0.538 ; datapath:dtp_fsm|registrador:reg_c|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 3.122      ; 2.850      ;
; -0.511 ; datapath:dtp_fsm|registrador:reg_c|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 2.703      ; 2.458      ;
; -0.471 ; datapath:dtp_fsm|registrador:reg_d|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 2.587      ; 2.382      ;
; -0.466 ; datapath:dtp_fsm|registrador:reg_in|q[8]  ; datapath:dtp_fsm|registrador:reg_c|q[8]        ; clk                                       ; clk         ; 0.000        ; 1.586      ; 1.386      ;
; -0.416 ; datapath:dtp_fsm|registrador:reg_in|q[13] ; datapath:dtp_fsm|registrador:reg_d|q[13]       ; clk                                       ; clk         ; 0.000        ; 1.823      ; 1.673      ;
; -0.401 ; datapath:dtp_fsm|registrador:reg_a|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 2.420      ; 2.285      ;
; -0.393 ; datapath:dtp_fsm|registrador:reg_a|q[7]   ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; clk                                       ; clk         ; 0.000        ; 2.701      ; 2.574      ;
; -0.388 ; datapath:dtp_fsm|registrador:reg_d|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 2.562      ; 2.440      ;
; -0.344 ; datapath:dtp_fsm|registrador:reg_a|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 2.593      ; 2.515      ;
; -0.326 ; datapath:dtp_fsm|registrador:reg_b|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 2.949      ; 2.889      ;
; -0.325 ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 1.875      ;
; -0.276 ; datapath:dtp_fsm|registrador:reg_d|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 2.252      ; 2.242      ;
; -0.274 ; datapath:dtp_fsm|registrador:reg_d|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 2.126      ; 2.118      ;
; -0.256 ; datapath:dtp_fsm|registrador:reg_b|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 2.949      ; 2.959      ;
; -0.245 ; datapath:dtp_fsm|registrador:reg_c|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 2.585      ; 2.606      ;
; -0.235 ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 1.965      ;
; -0.227 ; datapath:dtp_fsm|registrador:reg_b|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 2.583      ; 2.622      ;
; -0.218 ; datapath:dtp_fsm|registrador:reg_b|q[5]   ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; clk                                       ; clk         ; 0.000        ; 2.651      ; 2.699      ;
; -0.213 ; datapath:dtp_fsm|registrador:reg_d|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 2.711      ; 2.764      ;
; -0.192 ; datapath:dtp_fsm|registrador:reg_a|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 2.896      ; 2.970      ;
; -0.182 ; datapath:dtp_fsm|registrador:reg_c|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 3.122      ; 3.206      ;
; -0.172 ; datapath:dtp_fsm|registrador:reg_b|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 3.081      ; 3.175      ;
; -0.172 ; datapath:dtp_fsm|registrador:reg_c|q[5]   ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; clk                                       ; clk         ; 0.000        ; 2.703      ; 2.797      ;
; -0.138 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.064      ;
; -0.124 ; datapath:dtp_fsm|registrador:reg_c|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 2.585      ; 2.727      ;
; -0.124 ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 2.076      ;
; -0.115 ; datapath:dtp_fsm|registrador:reg_b|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 2.591      ; 2.742      ;
; -0.105 ; datapath:dtp_fsm|registrador:reg_c|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 2.842      ; 3.003      ;
; -0.104 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[8]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.416      ; 2.078      ;
; -0.102 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 1.444      ; 1.108      ;
; -0.102 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 1.444      ; 1.108      ;
; -0.100 ; datapath:dtp_fsm|registrador:reg_d|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 2.587      ; 2.753      ;
; -0.094 ; datapath:dtp_fsm|registrador:reg_b|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 2.929      ; 3.101      ;
; -0.090 ; datapath:dtp_fsm|registrador:reg_in|q[12] ; datapath:dtp_fsm|registrador:reg_d|q[12]       ; clk                                       ; clk         ; 0.000        ; 1.346      ; 1.522      ;
; -0.081 ; datapath:dtp_fsm|registrador:reg_d|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 2.126      ; 2.311      ;
; -0.060 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.142      ;
; -0.052 ; datapath:dtp_fsm|registrador:reg_c|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 2.703      ; 2.917      ;
; -0.045 ; datapath:dtp_fsm|registrador:reg_c|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 2.842      ; 3.063      ;
; -0.043 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.159      ;
; -0.023 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.179      ;
; -0.018 ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.184      ;
; -0.016 ; datapath:dtp_fsm|registrador:reg_in|q[13] ; datapath:dtp_fsm|registrador:reg_b|q[13]       ; clk                                       ; clk         ; 0.000        ; 1.824      ; 2.074      ;
; -0.016 ; datapath:dtp_fsm|registrador:reg_b|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 3.081      ; 3.331      ;
; -0.011 ; datapath:dtp_fsm|registrador:reg_a|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 2.896      ; 3.151      ;
; 0.017  ; datapath:dtp_fsm|registrador:reg_a|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 2.896      ; 3.179      ;
; 0.035  ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 2.235      ;
; 0.045  ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.416      ; 2.227      ;
; 0.046  ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 2.246      ;
; 0.055  ; datapath:dtp_fsm|registrador:reg_d|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 2.562      ; 2.883      ;
; 0.057  ; datapath:dtp_fsm|registrador:reg_c|q[7]   ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; clk                                       ; clk         ; 0.000        ; 2.703      ; 3.026      ;
; 0.069  ; datapath:dtp_fsm|registrador:reg_d|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 2.562      ; 2.897      ;
; 0.070  ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.434      ; 2.270      ;
; 0.073  ; datapath:dtp_fsm|registrador:reg_a|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 2.701      ; 3.040      ;
; 0.083  ; datapath:dtp_fsm|registrador:reg_d|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 2.311      ; 2.660      ;
; 0.099  ; datapath:dtp_fsm|registrador:reg_b|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 2.591      ; 2.956      ;
; 0.116  ; datapath:dtp_fsm|registrador:reg_c|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 2.585      ; 2.967      ;
; 0.122  ; controlador:controller|Sel_Mux_1[1]       ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 2.436      ; 2.324      ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controller|estado_atual.E'                                                                                                                                                            ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.470 ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 0.000        ; 3.647      ; 1.427      ;
; -1.970 ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; -0.500       ; 3.647      ; 1.427      ;
; -0.383 ; controlador:controller|estado_atual.MVI     ; controlador:controller|Sel_Mux_0[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 1.603      ; 0.720      ;
; -0.368 ; controlador:controller|estado_atual.MOV     ; controlador:controller|Sel_Mux_0[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 1.781      ; 0.913      ;
; 0.315  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]   ; controlador:controller|Sel_Mux_1[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.907      ; 0.722      ;
; 0.321  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]   ; controlador:controller|Sel_Mux_1[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.905      ; 0.726      ;
; 0.750  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]   ; controlador:controller|Sel_Mux_2[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.467      ; 0.717      ;
; 0.880  ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 1.156      ; 1.536      ;
; 0.929  ; controlador:controller|estado_atual.NAO     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 1.144      ; 1.573      ;
; 0.936  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]   ; controlador:controller|Sel_Mux_2[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.468      ; 0.904      ;
; 1.006  ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.997      ; 1.503      ;
; 1.122  ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.997      ; 1.619      ;
; 1.200  ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[1]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.831      ; 1.531      ;
; 1.265  ; controlador:controller|estado_atual.SUBTRAI ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.997      ; 1.762      ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controller|estado_atual.ENTRA'                                                                                                                                                                    ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.252 ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 4.201      ; 2.199      ;
; -1.798 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 4.398      ; 2.850      ;
; -1.752 ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 4.201      ; 2.199      ;
; -1.714 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 4.381      ; 2.917      ;
; -1.691 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 4.398      ; 2.957      ;
; -1.394 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 4.391      ; 3.247      ;
; -1.298 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 4.398      ; 2.850      ;
; -1.214 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 4.381      ; 2.917      ;
; -1.191 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 4.398      ; 2.957      ;
; -0.894 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 4.391      ; 3.247      ;
; 0.014  ; controlador:controller|estado_atual.MVI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.373      ; 1.387      ;
; 0.258  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.045      ; 1.303      ;
; 0.362  ; controlador:controller|estado_atual.MOV        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 1.747      ;
; 0.578  ; controlador:controller|estado_atual.SAI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 1.963      ;
; 0.669  ; controlador:controller|estado_atual.NOU        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 2.054      ;
; 0.689  ; controlador:controller|estado_atual.NAO        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.373      ; 2.062      ;
; 0.769  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.028      ; 1.797      ;
; 0.797  ; controlador:controller|estado_atual.SUBTRAI    ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 2.182      ;
; 0.882  ; controlador:controller|estado_atual.SOMA       ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 2.267      ;
; 0.931  ; controlador:controller|estado_atual.OU         ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.385      ; 2.316      ;
; 1.123  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 2.705      ;
; 1.161  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.028      ; 2.189      ;
; 1.194  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.992      ; 2.186      ;
; 1.320  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.985      ; 2.305      ;
; 1.330  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.565      ; 2.895      ;
; 1.330  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.575      ; 2.905      ;
; 1.481  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.992      ; 2.473      ;
; 1.533  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.038      ; 2.571      ;
; 1.541  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.985      ; 2.526      ;
; 1.551  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 3.133      ;
; 1.553  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.992      ; 2.545      ;
; 1.635  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.565      ; 3.200      ;
; 1.650  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.975      ; 2.625      ;
; 1.655  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.992      ; 2.647      ;
; 1.658  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 3.240      ;
; 1.701  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.603      ; 3.304      ;
; 1.706  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.975      ; 2.681      ;
; 1.736  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.045      ; 2.781      ;
; 1.758  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 3.340      ;
; 1.785  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.586      ; 3.371      ;
; 1.806  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 3.388      ;
; 1.808  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.603      ; 3.411      ;
; 1.842  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.565      ; 3.407      ;
; 1.865  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.582      ; 3.447      ;
; 1.955  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.575      ; 3.530      ;
; 2.089  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.045      ; 3.134      ;
; 2.105  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.596      ; 3.701      ;
; 2.144  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.038      ; 3.182      ;
; 2.162  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.575      ; 3.737      ;
; 2.175  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.045      ; 3.220      ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controller|estado_atual.BUSCA'                                                                                                                                                         ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.017 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0.000        ; 1.909      ; 1.142      ;
; -0.517 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; -0.500       ; 1.909      ; 1.142      ;
; 2.656  ; controlador:controller|estado_atual.SAI   ; controlador:controller|ld_Rout ; clk                                       ; controlador:controller|estado_atual.BUSCA ; -0.500       ; -0.743     ; 1.413      ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.BUSCA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.BUSCA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.DECODIFICA ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.DECODIFICA ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.E          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.E          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.ENTRA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.ENTRA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.INICIO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.INICIO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.JMP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.JMP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.LD         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.LD         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.MOV        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.MOV        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.MVI        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.MVI        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NAO        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NAO        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NOU        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NOU        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.OU         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.OU         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SAI        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SAI        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SOMA       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SOMA       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.ST         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.ST         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SUBTRAI    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SUBTRAI    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[9]        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.BUSCA'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Raux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Raux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Rout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Rout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|WideOr1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|WideOr1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr1~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr1~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|estado_atual.BUSCA|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|estado_atual.BUSCA|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|ld_Raux|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|ld_Raux|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|ld_Rout|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|ld_Rout|dataa             ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.E'                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[2]|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[2]|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[0]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[0]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr16~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr16~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~5|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~5|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|estado_atual.E|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|estado_atual.E|regout      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controller|estado_atual.ENTRA'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|INST_EXEC_SIG ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|INST_EXEC_SIG ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Ra         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Ra         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rb         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rb         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rc         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rc         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rd         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rd         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|INST_EXEC_SIG|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|INST_EXEC_SIG|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr3~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr3~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|estado_atual.ENTRA|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|estado_atual.ENTRA|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Ra|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Ra|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rb|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rb|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rc|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rc|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rd|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rd|datad               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 3.793  ; 3.793  ; Rise       ; clk             ;
;  De[0]    ; clk        ; -0.329 ; -0.329 ; Rise       ; clk             ;
;  De[1]    ; clk        ; 0.297  ; 0.297  ; Rise       ; clk             ;
;  De[2]    ; clk        ; -0.254 ; -0.254 ; Rise       ; clk             ;
;  De[3]    ; clk        ; 0.304  ; 0.304  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 0.396  ; 0.396  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 0.252  ; 0.252  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 0.275  ; 0.275  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  De[8]    ; clk        ; 0.525  ; 0.525  ; Rise       ; clk             ;
;  De[9]    ; clk        ; 0.552  ; 0.552  ; Rise       ; clk             ;
;  De[10]   ; clk        ; -0.169 ; -0.169 ; Rise       ; clk             ;
;  De[11]   ; clk        ; -0.414 ; -0.414 ; Rise       ; clk             ;
;  De[12]   ; clk        ; -0.403 ; -0.403 ; Rise       ; clk             ;
;  De[13]   ; clk        ; 3.614  ; 3.614  ; Rise       ; clk             ;
;  De[14]   ; clk        ; 3.793  ; 3.793  ; Rise       ; clk             ;
;  De[15]   ; clk        ; 3.763  ; 3.763  ; Rise       ; clk             ;
; exec_inst ; clk        ; 3.929  ; 3.929  ; Rise       ; clk             ;
; ld_Rin    ; clk        ; 5.529  ; 5.529  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  De[0]    ; clk        ; 2.698  ; 2.698  ; Rise       ; clk             ;
;  De[1]    ; clk        ; 2.841  ; 2.841  ; Rise       ; clk             ;
;  De[2]    ; clk        ; 3.062  ; 3.062  ; Rise       ; clk             ;
;  De[3]    ; clk        ; 2.835  ; 2.835  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 2.743  ; 2.743  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 2.840  ; 2.840  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 1.935  ; 1.935  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 2.765  ; 2.765  ; Rise       ; clk             ;
;  De[8]    ; clk        ; -0.280 ; -0.280 ; Rise       ; clk             ;
;  De[9]    ; clk        ; -0.310 ; -0.310 ; Rise       ; clk             ;
;  De[10]   ; clk        ; 1.215  ; 1.215  ; Rise       ; clk             ;
;  De[11]   ; clk        ; 1.249  ; 1.249  ; Rise       ; clk             ;
;  De[12]   ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  De[13]   ; clk        ; -0.290 ; -0.290 ; Rise       ; clk             ;
;  De[14]   ; clk        ; 0.209  ; 0.209  ; Rise       ; clk             ;
;  De[15]   ; clk        ; 0.244  ; 0.244  ; Rise       ; clk             ;
; exec_inst ; clk        ; -3.411 ; -3.411 ; Rise       ; clk             ;
; ld_Rin    ; clk        ; -4.696 ; -4.696 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 13.724 ; 13.724 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 13.195 ; 13.195 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 11.822 ; 11.822 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 13.724 ; 13.724 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 12.340 ; 12.340 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 12.969 ; 12.969 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 13.515 ; 13.515 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 12.124 ; 12.124 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 12.553 ; 12.553 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 12.266 ; 12.266 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 12.249 ; 12.249 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 12.331 ; 12.331 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 12.406 ; 12.406 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 12.328 ; 12.328 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 11.858 ; 11.858 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 12.142 ; 12.142 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 11.666 ; 11.666 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 9.650  ; 9.650  ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 8.346  ; 8.346  ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 9.255  ; 9.255  ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 8.065  ; 8.065  ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 8.230  ; 8.230  ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 8.917  ; 8.917  ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 8.915  ; 8.915  ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 8.576  ; 8.576  ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 9.650  ; 9.650  ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 9.353  ; 9.353  ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 9.274  ; 9.274  ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 8.360  ; 8.360  ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 8.864  ; 8.864  ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 8.837  ; 8.837  ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 9.475  ; 9.475  ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 8.719  ; 8.719  ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 8.580  ; 8.580  ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 9.310  ; 9.310  ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                     ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 11.666 ; 11.666 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 13.195 ; 13.195 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 11.822 ; 11.822 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 13.724 ; 13.724 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 12.340 ; 12.340 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 12.969 ; 12.969 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 13.515 ; 13.515 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 12.124 ; 12.124 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 12.553 ; 12.553 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 12.266 ; 12.266 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 12.249 ; 12.249 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 12.331 ; 12.331 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 12.406 ; 12.406 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 12.328 ; 12.328 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 11.858 ; 11.858 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 12.142 ; 12.142 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 11.666 ; 11.666 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 8.065  ; 8.065  ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 8.346  ; 8.346  ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 9.255  ; 9.255  ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 8.065  ; 8.065  ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 8.230  ; 8.230  ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 8.917  ; 8.917  ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 8.915  ; 8.915  ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 8.576  ; 8.576  ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 9.650  ; 9.650  ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 9.353  ; 9.353  ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 9.274  ; 9.274  ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 8.360  ; 8.360  ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 8.864  ; 8.864  ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 8.837  ; 8.837  ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 9.475  ; 9.475  ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 8.719  ; 8.719  ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 8.580  ; 8.580  ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 9.310  ; 9.310  ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.922 ; -179.334      ;
; controlador:controller|estado_atual.BUSCA ; -1.246 ; -1.246        ;
; controlador:controller|estado_atual.ENTRA ; -0.321 ; -1.108        ;
; controlador:controller|estado_atual.E     ; -0.235 ; -0.629        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.626 ; -44.755       ;
; controlador:controller|estado_atual.E     ; -1.449 ; -1.449        ;
; controlador:controller|estado_atual.ENTRA ; -1.167 ; -5.451        ;
; controlador:controller|estado_atual.BUSCA ; -0.426 ; -0.426        ;
+-------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.222 ; -131.222      ;
; controlador:controller|estado_atual.BUSCA ; 0.500  ; 0.000         ;
; controlador:controller|estado_atual.E     ; 0.500  ; 0.000         ;
; controlador:controller|estado_atual.ENTRA ; 0.500  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                    ;
+--------+-----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -2.922 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.007      ; 3.461      ;
; -2.890 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.006      ; 3.428      ;
; -2.828 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.300      ;
; -2.818 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.290      ;
; -2.798 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.193     ; 3.137      ;
; -2.796 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 3.267      ;
; -2.786 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 3.257      ;
; -2.777 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.092     ; 3.217      ;
; -2.768 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.194     ; 3.106      ;
; -2.745 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.093     ; 3.184      ;
; -2.711 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.100      ; 3.343      ;
; -2.710 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.341      ;
; -2.706 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.178      ;
; -2.704 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.104     ; 3.132      ;
; -2.704 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.260     ; 2.976      ;
; -2.694 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.260     ; 2.966      ;
; -2.679 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.310      ;
; -2.678 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.098      ; 3.308      ;
; -2.675 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.100      ; 3.307      ;
; -2.674 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.261     ; 2.945      ;
; -2.674 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 3.145      ;
; -2.673 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.304      ;
; -2.672 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.144      ;
; -2.672 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.105     ; 3.099      ;
; -2.664 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.261     ; 2.935      ;
; -2.659 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.216      ; 3.407      ;
; -2.658 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[3]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.130      ;
; -2.656 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.100      ; 3.288      ;
; -2.656 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.128      ;
; -2.653 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.113      ; 3.298      ;
; -2.653 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.292     ; 2.893      ;
; -2.649 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.092     ; 3.089      ;
; -2.643 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.230      ; 3.405      ;
; -2.629 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_d|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.311      ; 3.472      ;
; -2.627 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_d|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.311      ; 3.470      ;
; -2.627 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.215      ; 3.374      ;
; -2.626 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.311      ; 3.469      ;
; -2.624 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.255      ;
; -2.624 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 3.095      ;
; -2.623 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_b|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.293     ; 2.862      ;
; -2.621 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.112      ; 3.265      ;
; -2.617 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.248      ;
; -2.612 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[0]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.128     ; 3.016      ;
; -2.611 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.229      ; 3.372      ;
; -2.607 ; controlador:controller|Sel_Mux_0[0]     ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.379     ; 2.760      ;
; -2.597 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_d|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.310      ; 3.439      ;
; -2.595 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_d|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.310      ; 3.437      ;
; -2.594 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.310      ; 3.436      ;
; -2.587 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.100     ; 3.019      ;
; -2.586 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.101     ; 3.017      ;
; -2.585 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.098      ; 3.215      ;
; -2.583 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[1]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.092     ; 3.023      ;
; -2.582 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.260     ; 2.854      ;
; -2.580 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.100      ; 3.212      ;
; -2.580 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.211      ;
; -2.580 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.304     ; 2.808      ;
; -2.559 ; controlador:controller|Sel_Mux_0[0]     ; datapath:dtp_fsm|registrador:reg_b|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.411     ; 2.680      ;
; -2.557 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.101     ; 2.988      ;
; -2.556 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[13] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.102     ; 2.986      ;
; -2.554 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[8]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.126      ; 3.212      ;
; -2.552 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.261     ; 2.823      ;
; -2.550 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_b|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.305     ; 2.777      ;
; -2.549 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.113      ; 3.194      ;
; -2.547 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[1]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.060     ; 3.019      ;
; -2.541 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_d|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.131      ; 3.204      ;
; -2.539 ; datapath:dtp_fsm|registrador:reg_c|q[3] ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.000      ; 3.571      ;
; -2.538 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.099      ; 3.169      ;
; -2.536 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.098      ; 3.166      ;
; -2.535 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.016      ; 3.083      ;
; -2.533 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.116      ; 3.181      ;
; -2.532 ; datapath:dtp_fsm|registrador:reg_b|q[0] ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; 0.111      ; 3.675      ;
; -2.532 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 3.003      ;
; -2.532 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.100     ; 2.964      ;
; -2.532 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.260     ; 2.804      ;
; -2.530 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_d|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.116      ; 3.178      ;
; -2.529 ; datapath:dtp_fsm|registrador:reg_c|q[7] ; datapath:dtp_fsm|registrador:reg_c|q[15] ; clk                                   ; clk         ; 1.000        ; -0.093     ; 3.468      ;
; -2.529 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.087     ; 2.974      ;
; -2.522 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[8]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.125      ; 3.179      ;
; -2.521 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.101     ; 2.952      ;
; -2.519 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.102     ; 2.949      ;
; -2.519 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.030      ; 3.081      ;
; -2.518 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_a|q[3]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.061     ; 2.989      ;
; -2.517 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_c|q[11] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.112      ; 3.161      ;
; -2.509 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[4]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.093     ; 2.948      ;
; -2.508 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_b|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.092     ; 2.948      ;
; -2.505 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_c|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.100     ; 2.937      ;
; -2.505 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.015      ; 3.052      ;
; -2.505 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_d|q[15] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.111      ; 3.148      ;
; -2.504 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[3]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.261     ; 2.775      ;
; -2.503 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[5]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.101     ; 2.934      ;
; -2.503 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_d|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.111      ; 3.146      ;
; -2.502 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_a|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.260     ; 2.774      ;
; -2.502 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.101     ; 2.933      ;
; -2.502 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_a|q[10] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.261     ; 2.773      ;
; -2.502 ; controlador:controller|Sel_Mux_1[1]     ; datapath:dtp_fsm|registrador:reg_b|q[7]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.111      ; 3.145      ;
; -2.501 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_a|q[6]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.078      ; 3.111      ;
; -2.501 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_b|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.115      ; 3.148      ;
; -2.500 ; controlador:controller|Sel_Mux_2[1]     ; datapath:dtp_fsm|registrador:reg_c|q[2]  ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.128     ; 2.904      ;
; -2.499 ; controlador:controller|Sel_Mux_1[0]     ; datapath:dtp_fsm|registrador:reg_c|q[12] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; -0.088     ; 2.943      ;
; -2.498 ; controlador:controller|Sel_Mux_2[0]     ; datapath:dtp_fsm|registrador:reg_d|q[14] ; controlador:controller|estado_atual.E ; clk         ; 0.500        ; 0.115      ; 3.145      ;
+--------+-----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controller|estado_atual.BUSCA'                                                                                                                                                        ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.246 ; controlador:controller|estado_atual.SAI   ; controlador:controller|ld_Rout ; clk                                       ; controlador:controller|estado_atual.BUSCA ; 0.500        ; -0.606     ; 0.672      ;
; 0.374  ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0.500        ; 0.832      ; 0.547      ;
; 0.874  ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 1.000        ; 0.832      ; 0.547      ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controller|estado_atual.ENTRA'                                                                                                                                                                   ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.321 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.515      ; 1.485      ;
; -0.307 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.512      ; 1.468      ;
; -0.261 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.515      ; 1.425      ;
; -0.243 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.762      ; 1.652      ;
; -0.239 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.770      ; 1.658      ;
; -0.210 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.783      ; 1.642      ;
; -0.165 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.587      ;
; -0.160 ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.770      ; 1.579      ;
; -0.153 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.770      ; 1.572      ;
; -0.120 ; controlador:controller|estado_atual.OU         ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 1.085      ;
; -0.117 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.515      ; 1.277      ;
; -0.115 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.762      ; 1.524      ;
; -0.113 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.531      ;
; -0.104 ; controlador:controller|estado_atual.SOMA       ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 1.069      ;
; -0.086 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.775      ; 1.508      ;
; -0.085 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.484      ; 1.216      ;
; -0.084 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.786      ; 1.515      ;
; -0.073 ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.495      ;
; -0.060 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.484      ; 1.191      ;
; -0.056 ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.495      ; 1.196      ;
; -0.044 ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.786      ; 1.479      ;
; -0.037 ; controlador:controller|estado_atual.SUBTRAI    ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 1.002      ;
; -0.029 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.762      ; 1.438      ;
; -0.027 ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.445      ;
; -0.020 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.512      ; 1.181      ;
; -0.017 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.492      ; 1.158      ;
; -0.007 ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.495      ; 1.151      ;
; 0.011  ; controlador:controller|estado_atual.NAO        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.346      ; 0.946      ;
; 0.013  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.409      ;
; 0.015  ; controlador:controller|estado_atual.NOU        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 0.950      ;
; 0.032  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.495      ; 1.108      ;
; 0.037  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.773      ; 1.381      ;
; 0.051  ; controlador:controller|estado_atual.SAI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 0.914      ;
; 0.097  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.492      ; 1.044      ;
; 0.138  ; controlador:controller|estado_atual.MOV        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.354      ; 0.827      ;
; 0.143  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.495      ; 1.001      ;
; 0.163  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.504      ; 0.988      ;
; 0.310  ; controlador:controller|estado_atual.MVI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.346      ; 0.647      ;
; 0.317  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.504      ; 0.834      ;
; 0.529  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 0.515      ; 0.631      ;
; 1.136  ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 1.886      ; 1.002      ;
; 1.150  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 2.302      ; 1.442      ;
; 1.274  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 2.294      ; 1.308      ;
; 1.276  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 2.305      ; 1.315      ;
; 1.316  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.500        ; 2.305      ; 1.279      ;
; 1.636  ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 1.886      ; 1.002      ;
; 1.650  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 2.302      ; 1.442      ;
; 1.774  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 2.294      ; 1.308      ;
; 1.776  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 2.305      ; 1.315      ;
; 1.816  ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 1.000        ; 2.305      ; 1.279      ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controller|estado_atual.E'                                                                                                                                                           ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.235 ; controlador:controller|estado_atual.SUBTRAI ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.502      ; 0.828      ;
; -0.151 ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.502      ; 0.744      ;
; -0.133 ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[1]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.429      ; 0.707      ;
; -0.132 ; controlador:controller|estado_atual.NAO     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.562      ; 0.723      ;
; -0.115 ; datapath:dtp_fsm|registrador8:reg_IR|q[0]   ; controlador:controller|Sel_Mux_2[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.245      ; 0.440      ;
; -0.112 ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.570      ; 0.711      ;
; -0.104 ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.502      ; 0.697      ;
; -0.014 ; datapath:dtp_fsm|registrador8:reg_IR|q[1]   ; controlador:controller|Sel_Mux_2[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.244      ; 0.356      ;
; 0.161  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]   ; controlador:controller|Sel_Mux_1[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.425      ; 0.359      ;
; 0.167  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]   ; controlador:controller|Sel_Mux_1[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.424      ; 0.361      ;
; 0.406  ; controlador:controller|estado_atual.MOV     ; controlador:controller|Sel_Mux_0[0] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.821      ; 0.443      ;
; 0.485  ; controlador:controller|estado_atual.MVI     ; controlador:controller|Sel_Mux_0[1] ; clk                                   ; controlador:controller|estado_atual.E ; 0.500        ; 0.740      ; 0.356      ;
; 1.594  ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 0.500        ; 1.961      ; 0.653      ;
; 2.094  ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 1.000        ; 1.961      ; 0.653      ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                 ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.626 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.452      ; 0.478      ;
; -1.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.434      ; 0.544      ;
; -1.542 ; controlador:controller|ld_Rout            ; datapath:dtp_fsm|registrador:reg_out|q[8]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.434      ; 0.544      ;
; -1.445 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|estado_atual.BUSCA ; clk         ; 0.000        ; 1.519      ; 0.367      ;
; -1.387 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.321      ; 0.586      ;
; -1.387 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.321      ; 0.586      ;
; -1.387 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.321      ; 0.586      ;
; -1.387 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.321      ; 0.586      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.274 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 2.097      ; 0.475      ;
; -1.219 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|estado_atual.BUSCA ; clk         ; 0.000        ; 1.532      ; 0.606      ;
; -0.945 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 1.519      ; 0.367      ;
; -0.719 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 1.532      ; 0.606      ;
; -0.491 ; datapath:dtp_fsm|registrador:reg_c|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 1.128      ; 0.789      ;
; -0.479 ; datapath:dtp_fsm|registrador:reg_b|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 1.033      ; 0.706      ;
; -0.467 ; datapath:dtp_fsm|registrador:reg_c|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 1.244      ; 0.929      ;
; -0.454 ; datapath:dtp_fsm|registrador:reg_b|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 1.436      ; 1.134      ;
; -0.423 ; datapath:dtp_fsm|registrador:reg_b|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 1.436      ; 1.165      ;
; -0.411 ; datapath:dtp_fsm|registrador:reg_d|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 1.033      ; 0.774      ;
; -0.402 ; datapath:dtp_fsm|registrador:reg_c|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 1.454      ; 1.204      ;
; -0.359 ; datapath:dtp_fsm|registrador:reg_b|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 1.033      ; 0.826      ;
; -0.334 ; datapath:dtp_fsm|registrador:reg_d|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.046      ;
; -0.324 ; datapath:dtp_fsm|registrador:reg_a|q[13]  ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; clk                                       ; clk         ; 0.000        ; 1.245      ; 1.073      ;
; -0.315 ; datapath:dtp_fsm|registrador:reg_d|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 1.252      ; 1.089      ;
; -0.298 ; datapath:dtp_fsm|registrador:reg_c|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 1.472      ; 1.326      ;
; -0.296 ; datapath:dtp_fsm|registrador:reg_d|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.084      ;
; -0.266 ; datapath:dtp_fsm|registrador:reg_b|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 1.436      ; 1.322      ;
; -0.253 ; datapath:dtp_fsm|registrador:reg_c|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 1.244      ; 1.143      ;
; -0.246 ; datapath:dtp_fsm|registrador:reg_d|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 1.213      ; 1.119      ;
; -0.236 ; datapath:dtp_fsm|registrador:reg_a|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 1.114      ; 1.030      ;
; -0.224 ; datapath:dtp_fsm|registrador:reg_a|q[7]   ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; clk                                       ; clk         ; 0.000        ; 1.245      ; 1.173      ;
; -0.220 ; datapath:dtp_fsm|registrador:reg_d|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 1.033      ; 0.965      ;
; -0.219 ; datapath:dtp_fsm|registrador:reg_b|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 1.436      ; 1.369      ;
; -0.207 ; datapath:dtp_fsm|registrador:reg_a|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 1.224      ; 1.169      ;
; -0.206 ; datapath:dtp_fsm|registrador:reg_c|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 1.231      ; 1.177      ;
; -0.203 ; datapath:dtp_fsm|registrador:reg_a|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 1.404      ; 1.353      ;
; -0.202 ; datapath:dtp_fsm|registrador:reg_in|q[8]  ; datapath:dtp_fsm|registrador:reg_c|q[8]        ; clk                                       ; clk         ; 0.000        ; 0.721      ; 0.671      ;
; -0.187 ; datapath:dtp_fsm|registrador:reg_d|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 1.062      ; 1.027      ;
; -0.181 ; datapath:dtp_fsm|registrador:reg_in|q[13] ; datapath:dtp_fsm|registrador:reg_d|q[13]       ; clk                                       ; clk         ; 0.000        ; 0.829      ; 0.800      ;
; -0.167 ; datapath:dtp_fsm|registrador:reg_b|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 1.218      ; 1.203      ;
; -0.162 ; datapath:dtp_fsm|registrador:reg_b|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 1.418      ; 1.408      ;
; -0.157 ; datapath:dtp_fsm|registrador:reg_b|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 1.448      ; 1.443      ;
; -0.151 ; datapath:dtp_fsm|registrador:reg_b|q[14]  ; datapath:dtp_fsm|registrador:reg_out|q[14]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.229      ;
; -0.148 ; datapath:dtp_fsm|registrador:reg_b|q[5]   ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; clk                                       ; clk         ; 0.000        ; 1.267      ; 1.271      ;
; -0.142 ; datapath:dtp_fsm|registrador:reg_c|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 1.337      ; 1.347      ;
; -0.139 ; datapath:dtp_fsm|registrador:reg_a|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 1.404      ; 1.417      ;
; -0.139 ; datapath:dtp_fsm|registrador:reg_d|q[1]   ; datapath:dtp_fsm|registrador:reg_out|q[1]      ; clk                                       ; clk         ; 0.000        ; 1.252      ; 1.265      ;
; -0.139 ; datapath:dtp_fsm|registrador:reg_c|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 1.231      ; 1.244      ;
; -0.120 ; datapath:dtp_fsm|registrador:reg_a|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 1.404      ; 1.436      ;
; -0.113 ; datapath:dtp_fsm|registrador:reg_c|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 1.472      ; 1.511      ;
; -0.112 ; datapath:dtp_fsm|registrador:reg_d|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.268      ;
; -0.111 ; datapath:dtp_fsm|registrador:reg_d|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 1.033      ; 1.074      ;
; -0.065 ; datapath:dtp_fsm|registrador:reg_c|q[5]   ; datapath:dtp_fsm|registrador:reg_out|q[5]      ; clk                                       ; clk         ; 0.000        ; 1.244      ; 1.331      ;
; -0.057 ; datapath:dtp_fsm|registrador:reg_c|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 1.244      ; 1.339      ;
; -0.053 ; datapath:dtp_fsm|registrador:reg_b|q[0]   ; datapath:dtp_fsm|registrador:reg_out|q[0]      ; clk                                       ; clk         ; 0.000        ; 1.448      ; 1.547      ;
; -0.050 ; datapath:dtp_fsm|registrador:reg_c|q[15]  ; datapath:dtp_fsm|registrador:reg_out|q[15]     ; clk                                       ; clk         ; 0.000        ; 1.337      ; 1.439      ;
; -0.044 ; datapath:dtp_fsm|registrador:reg_c|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 1.128      ; 1.236      ;
; -0.041 ; datapath:dtp_fsm|registrador:reg_d|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 1.103      ; 1.214      ;
; -0.036 ; datapath:dtp_fsm|registrador:reg_in|q[12] ; datapath:dtp_fsm|registrador:reg_d|q[12]       ; clk                                       ; clk         ; 0.000        ; 0.621      ; 0.737      ;
; -0.035 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 0.958      ; 0.575      ;
; -0.035 ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 0.958      ; 0.575      ;
; -0.024 ; datapath:dtp_fsm|registrador:reg_d|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 1.213      ; 1.341      ;
; -0.022 ; datapath:dtp_fsm|registrador:reg_c|q[7]   ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; clk                                       ; clk         ; 0.000        ; 1.244      ; 1.374      ;
; -0.020 ; datapath:dtp_fsm|registrador:reg_b|q[11]  ; datapath:dtp_fsm|registrador:reg_out|q[11]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.360      ;
; -0.014 ; datapath:dtp_fsm|registrador:reg_in|q[13] ; datapath:dtp_fsm|registrador:reg_b|q[13]       ; clk                                       ; clk         ; 0.000        ; 0.829      ; 0.967      ;
; -0.014 ; datapath:dtp_fsm|registrador:reg_a|q[4]   ; datapath:dtp_fsm|registrador:reg_out|q[4]      ; clk                                       ; clk         ; 0.000        ; 1.245      ; 1.383      ;
; -0.012 ; datapath:dtp_fsm|registrador:reg_c|q[10]  ; datapath:dtp_fsm|registrador:reg_out|q[10]     ; clk                                       ; clk         ; 0.000        ; 1.231      ; 1.371      ;
; -0.005 ; datapath:dtp_fsm|registrador:reg_d|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 1.213      ; 1.360      ;
; 0.005  ; datapath:dtp_fsm|registrador:reg_a|q[3]   ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; clk                                       ; clk         ; 0.000        ; 1.404      ; 1.561      ;
; 0.013  ; datapath:dtp_fsm|registrador:reg_b|q[12]  ; datapath:dtp_fsm|registrador:reg_out|q[12]     ; clk                                       ; clk         ; 0.000        ; 1.228      ; 1.393      ;
; 0.029  ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[3]      ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 1.143      ; 0.824      ;
; 0.038  ; datapath:dtp_fsm|registrador:reg_in|q[7]  ; datapath:dtp_fsm|registrador:reg_c|q[7]        ; clk                                       ; clk         ; 0.000        ; 0.589      ; 0.779      ;
; 0.040  ; datapath:dtp_fsm|registrador:reg_in|q[8]  ; datapath:dtp_fsm|registrador:reg_a|q[8]        ; clk                                       ; clk         ; 0.000        ; 0.735      ; 0.927      ;
; 0.044  ; datapath:dtp_fsm|registrador:reg_a|q[9]   ; datapath:dtp_fsm|registrador:reg_out|q[9]      ; clk                                       ; clk         ; 0.000        ; 1.114      ; 1.310      ;
; 0.056  ; datapath:dtp_fsm|registrador:reg_b|q[8]   ; datapath:dtp_fsm|registrador:reg_out|q[8]      ; clk                                       ; clk         ; 0.000        ; 1.200      ; 1.408      ;
; 0.060  ; datapath:dtp_fsm|registrador:reg_a|q[2]   ; datapath:dtp_fsm|registrador:reg_out|q[2]      ; clk                                       ; clk         ; 0.000        ; 1.386      ; 1.598      ;
; 0.063  ; datapath:dtp_fsm|registrador:reg_b|q[7]   ; datapath:dtp_fsm|registrador:reg_out|q[7]      ; clk                                       ; clk         ; 0.000        ; 1.033      ; 1.248      ;
; 0.066  ; controlador:controller|Sel_Mux_1[0]       ; datapath:dtp_fsm|registrador:reg_out|q[13]     ; controlador:controller|estado_atual.E     ; clk         ; -0.500       ; 1.143      ; 0.861      ;
; 0.073  ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 0.978      ; 0.703      ;
; 0.073  ; controlador:controller|ld_Raux            ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|estado_atual.BUSCA ; clk         ; -0.500       ; 0.978      ; 0.703      ;
; 0.087  ; datapath:dtp_fsm|registrador:reg_a|q[6]   ; datapath:dtp_fsm|registrador:reg_out|q[6]      ; clk                                       ; clk         ; 0.000        ; 1.266      ; 1.505      ;
+--------+-------------------------------------------+------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controller|estado_atual.E'                                                                                                                                                            ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.449 ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; 0.000        ; 1.961      ; 0.653      ;
; -0.949 ; controlador:controller|estado_atual.E       ; controlador:controller|Sel_ALU[1]   ; controlador:controller|estado_atual.E ; controlador:controller|estado_atual.E ; -0.500       ; 1.961      ; 0.653      ;
; 0.116  ; controlador:controller|estado_atual.MVI     ; controlador:controller|Sel_Mux_0[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.740      ; 0.356      ;
; 0.122  ; controlador:controller|estado_atual.MOV     ; controlador:controller|Sel_Mux_0[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.821      ; 0.443      ;
; 0.434  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]   ; controlador:controller|Sel_Mux_1[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.425      ; 0.359      ;
; 0.437  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]   ; controlador:controller|Sel_Mux_1[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.424      ; 0.361      ;
; 0.612  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]   ; controlador:controller|Sel_Mux_2[1] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.244      ; 0.356      ;
; 0.641  ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.570      ; 0.711      ;
; 0.661  ; controlador:controller|estado_atual.NAO     ; controlador:controller|Sel_ALU[2]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.562      ; 0.723      ;
; 0.695  ; controlador:controller|estado_atual.NOU     ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.502      ; 0.697      ;
; 0.695  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]   ; controlador:controller|Sel_Mux_2[0] ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.245      ; 0.440      ;
; 0.742  ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.502      ; 0.744      ;
; 0.778  ; controlador:controller|estado_atual.OU      ; controlador:controller|Sel_ALU[1]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.429      ; 0.707      ;
; 0.826  ; controlador:controller|estado_atual.SUBTRAI ; controlador:controller|Sel_ALU[0]   ; clk                                   ; controlador:controller|estado_atual.E ; -0.500       ; 0.502      ; 0.828      ;
+--------+---------------------------------------------+-------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controller|estado_atual.ENTRA'                                                                                                                                                                    ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.167 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 2.305      ; 1.279      ;
; -1.131 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 2.305      ; 1.315      ;
; -1.127 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 2.294      ; 1.308      ;
; -1.025 ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 1.886      ; 1.002      ;
; -1.001 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 2.302      ; 1.442      ;
; -0.667 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rb         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 2.305      ; 1.279      ;
; -0.631 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Ra         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 2.305      ; 1.315      ;
; -0.627 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rd         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 2.294      ; 1.308      ;
; -0.525 ; controlador:controller|estado_atual.E          ; controlador:controller|INST_EXEC_SIG ; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 1.886      ; 1.002      ;
; -0.501 ; controlador:controller|estado_atual.BUSCA      ; controlador:controller|ld_Rc         ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; -0.500       ; 2.302      ; 1.442      ;
; 0.116  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.515      ; 0.631      ;
; 0.301  ; controlador:controller|estado_atual.MVI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.346      ; 0.647      ;
; 0.330  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.504      ; 0.834      ;
; 0.442  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.215      ;
; 0.473  ; controlador:controller|estado_atual.MOV        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 0.827      ;
; 0.484  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.504      ; 0.988      ;
; 0.506  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.495      ; 1.001      ;
; 0.529  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.762      ; 1.291      ;
; 0.551  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.770      ; 1.321      ;
; 0.552  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.492      ; 1.044      ;
; 0.560  ; controlador:controller|estado_atual.SAI        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 0.914      ;
; 0.596  ; controlador:controller|estado_atual.NOU        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 0.950      ;
; 0.600  ; controlador:controller|estado_atual.NAO        ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.346      ; 0.946      ;
; 0.613  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.495      ; 1.108      ;
; 0.636  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.409      ;
; 0.648  ; controlador:controller|estado_atual.SUBTRAI    ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 1.002      ;
; 0.656  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.495      ; 1.151      ;
; 0.666  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.492      ; 1.158      ;
; 0.669  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.512      ; 1.181      ;
; 0.672  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.445      ;
; 0.676  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.762      ; 1.438      ;
; 0.693  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.786      ; 1.479      ;
; 0.701  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.495      ; 1.196      ;
; 0.707  ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.484      ; 1.191      ;
; 0.715  ; controlador:controller|estado_atual.SOMA       ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 1.069      ;
; 0.722  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.495      ;
; 0.729  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.786      ; 1.515      ;
; 0.731  ; controlador:controller|estado_atual.OU         ; controlador:controller|INST_EXEC_SIG ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.354      ; 1.085      ;
; 0.732  ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.484      ; 1.216      ;
; 0.733  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.775      ; 1.508      ;
; 0.758  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.531      ;
; 0.762  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Ra         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.515      ; 1.277      ;
; 0.762  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rd         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.762      ; 1.524      ;
; 0.777  ; controlador:controller|estado_atual.MOV        ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.773      ; 1.550      ;
; 0.802  ; controlador:controller|estado_atual.SAI        ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.770      ; 1.572      ;
; 0.859  ; controlador:controller|estado_atual.INICIO     ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.783      ; 1.642      ;
; 0.888  ; controlador:controller|estado_atual.DECODIFICA ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.770      ; 1.658      ;
; 0.910  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.515      ; 1.425      ;
; 0.956  ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ; controlador:controller|ld_Rc         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.512      ; 1.468      ;
; 0.970  ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ; controlador:controller|ld_Rb         ; clk                                       ; controlador:controller|estado_atual.ENTRA ; 0.000        ; 0.515      ; 1.485      ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controller|estado_atual.BUSCA'                                                                                                                                                         ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.426 ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0.000        ; 0.832      ; 0.547      ;
; 0.074  ; controlador:controller|estado_atual.BUSCA ; controlador:controller|ld_Raux ; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; -0.500       ; 0.832      ; 0.547      ;
; 1.778  ; controlador:controller|estado_atual.SAI   ; controlador:controller|ld_Rout ; clk                                       ; controlador:controller|estado_atual.BUSCA ; -0.500       ; -0.606     ; 0.672      ;
+--------+-------------------------------------------+--------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.BUSCA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.BUSCA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.DECODIFICA ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.DECODIFICA ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.E          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.E          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.ENTRA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.ENTRA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.INICIO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.INICIO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.JMP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.JMP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.LD         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.LD         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.MOV        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.MOV        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.MVI        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.MVI        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NAO        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NAO        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.NOU        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.NOU        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.OU         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.OU         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SAI        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SAI        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SOMA       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SOMA       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.ST         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.ST         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controller|estado_atual.SUBTRAI    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controller|estado_atual.SUBTRAI    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador8:reg_IR|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_aux|q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; datapath:dtp_fsm|registrador:reg_a|q[9]        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.BUSCA'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Raux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Raux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Rout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controlador:controller|ld_Rout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|WideOr1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|WideOr1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr1~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr1~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|WideOr5~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|estado_atual.BUSCA|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|estado_atual.BUSCA|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|ld_Raux|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Fall       ; controller|ld_Raux|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|ld_Rout|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.BUSCA ; Rise       ; controller|ld_Rout|dataa             ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.E'                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_ALU[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_0[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_1[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controlador:controller|Sel_Mux_2[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[2]|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_ALU[2]|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[0]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[0]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|Sel_Mux_0[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_1[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|Sel_Mux_2[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr16~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr16~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~4|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Fall       ; controller|WideOr7~5|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~5|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|WideOr7~5|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.E ; Rise       ; controller|estado_atual.E|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.E ; Rise       ; controller|estado_atual.E|regout      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controller|estado_atual.ENTRA'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|INST_EXEC_SIG ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|INST_EXEC_SIG ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Ra         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Ra         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rb         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rb         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rc         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rc         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rd         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controlador:controller|ld_Rd         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|INST_EXEC_SIG|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|INST_EXEC_SIG|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr3~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr3~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr3~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|WideOr6|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|estado_atual.ENTRA|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Rise       ; controller|estado_atual.ENTRA|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Ra|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Ra|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rb|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rb|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rc|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rc|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rd|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controller|estado_atual.ENTRA ; Fall       ; controller|ld_Rd|datad               ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 2.269  ; 2.269  ; Rise       ; clk             ;
;  De[0]    ; clk        ; -0.227 ; -0.227 ; Rise       ; clk             ;
;  De[1]    ; clk        ; 0.071  ; 0.071  ; Rise       ; clk             ;
;  De[2]    ; clk        ; -0.178 ; -0.178 ; Rise       ; clk             ;
;  De[3]    ; clk        ; 0.058  ; 0.058  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 0.148  ; 0.148  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 0.060  ; 0.060  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 0.072  ; 0.072  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 0.201  ; 0.201  ; Rise       ; clk             ;
;  De[8]    ; clk        ; 0.224  ; 0.224  ; Rise       ; clk             ;
;  De[9]    ; clk        ; 0.263  ; 0.263  ; Rise       ; clk             ;
;  De[10]   ; clk        ; -0.176 ; -0.176 ; Rise       ; clk             ;
;  De[11]   ; clk        ; -0.290 ; -0.290 ; Rise       ; clk             ;
;  De[12]   ; clk        ; -0.259 ; -0.259 ; Rise       ; clk             ;
;  De[13]   ; clk        ; 2.196  ; 2.196  ; Rise       ; clk             ;
;  De[14]   ; clk        ; 2.269  ; 2.269  ; Rise       ; clk             ;
;  De[15]   ; clk        ; 2.244  ; 2.244  ; Rise       ; clk             ;
; exec_inst ; clk        ; 2.303  ; 2.303  ; Rise       ; clk             ;
; ld_Rin    ; clk        ; 3.247  ; 3.247  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 2.096  ; 2.096  ; Rise       ; clk             ;
;  De[0]    ; clk        ; 1.354  ; 1.354  ; Rise       ; clk             ;
;  De[1]    ; clk        ; 1.434  ; 1.434  ; Rise       ; clk             ;
;  De[2]    ; clk        ; 1.524  ; 1.524  ; Rise       ; clk             ;
;  De[3]    ; clk        ; 1.447  ; 1.447  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 1.360  ; 1.360  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 1.424  ; 1.424  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 0.987  ; 0.987  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 1.376  ; 1.376  ; Rise       ; clk             ;
;  De[8]    ; clk        ; -0.098 ; -0.098 ; Rise       ; clk             ;
;  De[9]    ; clk        ; -0.121 ; -0.121 ; Rise       ; clk             ;
;  De[10]   ; clk        ; 0.676  ; 0.676  ; Rise       ; clk             ;
;  De[11]   ; clk        ; 0.698  ; 0.698  ; Rise       ; clk             ;
;  De[12]   ; clk        ; 2.096  ; 2.096  ; Rise       ; clk             ;
;  De[13]   ; clk        ; -0.574 ; -0.574 ; Rise       ; clk             ;
;  De[14]   ; clk        ; -0.358 ; -0.358 ; Rise       ; clk             ;
;  De[15]   ; clk        ; -0.328 ; -0.328 ; Rise       ; clk             ;
; exec_inst ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
; ld_Rin    ; clk        ; -2.831 ; -2.831 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 6.972 ; 6.972 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 6.832 ; 6.832 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 6.128 ; 6.128 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 6.885 ; 6.885 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 6.344 ; 6.344 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 6.615 ; 6.615 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 6.972 ; 6.972 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 6.250 ; 6.250 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 6.436 ; 6.436 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 6.241 ; 6.241 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 6.276 ; 6.276 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 6.287 ; 6.287 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 6.301 ; 6.301 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 6.291 ; 6.291 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 6.087 ; 6.087 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 6.188 ; 6.188 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 5.984 ; 5.984 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 4.893 ; 4.893 ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 4.405 ; 4.405 ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 4.765 ; 4.765 ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 4.161 ; 4.161 ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 4.305 ; 4.305 ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 4.611 ; 4.611 ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 4.559 ; 4.559 ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 4.516 ; 4.516 ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 4.893 ; 4.893 ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 4.868 ; 4.868 ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 4.796 ; 4.796 ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 4.310 ; 4.310 ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 4.641 ; 4.641 ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 4.561 ; 4.561 ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 4.891 ; 4.891 ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 4.495 ; 4.495 ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 4.467 ; 4.467 ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 4.619 ; 4.619 ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 5.984 ; 5.984 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 6.832 ; 6.832 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 6.128 ; 6.128 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 6.885 ; 6.885 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 6.344 ; 6.344 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 6.615 ; 6.615 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 6.972 ; 6.972 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 6.250 ; 6.250 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 6.436 ; 6.436 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 6.241 ; 6.241 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 6.276 ; 6.276 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 6.287 ; 6.287 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 6.301 ; 6.301 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 6.291 ; 6.291 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 6.087 ; 6.087 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 6.188 ; 6.188 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 5.984 ; 5.984 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 4.161 ; 4.161 ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 4.405 ; 4.405 ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 4.765 ; 4.765 ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 4.161 ; 4.161 ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 4.305 ; 4.305 ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 4.611 ; 4.611 ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 4.559 ; 4.559 ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 4.516 ; 4.516 ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 4.893 ; 4.893 ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 4.868 ; 4.868 ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 4.796 ; 4.796 ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 4.310 ; 4.310 ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 4.641 ; 4.641 ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 4.561 ; 4.561 ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 4.891 ; 4.891 ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 4.495 ; 4.495 ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 4.467 ; 4.467 ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 4.619 ; 4.619 ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+--------------------------------------------+----------+----------+----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack                           ; -7.131   ; -3.542   ; N/A      ; N/A     ; -1.222              ;
;  clk                                       ; -7.131   ; -3.542   ; N/A      ; N/A     ; -1.222              ;
;  controlador:controller|estado_atual.BUSCA ; -2.743   ; -1.017   ; N/A      ; N/A     ; 0.500               ;
;  controlador:controller|estado_atual.E     ; -1.238   ; -2.470   ; N/A      ; N/A     ; 0.500               ;
;  controlador:controller|estado_atual.ENTRA ; -2.019   ; -2.252   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                            ; -478.571 ; -108.945 ; 0.0      ; 0.0     ; -131.222            ;
;  clk                                       ; -461.703 ; -95.858  ; N/A      ; N/A     ; -131.222            ;
;  controlador:controller|estado_atual.BUSCA ; -2.743   ; -1.017   ; N/A      ; N/A     ; 0.000               ;
;  controlador:controller|estado_atual.E     ; -5.577   ; -3.221   ; N/A      ; N/A     ; 0.000               ;
;  controlador:controller|estado_atual.ENTRA ; -8.548   ; -8.849   ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------+----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 3.793  ; 3.793  ; Rise       ; clk             ;
;  De[0]    ; clk        ; -0.227 ; -0.227 ; Rise       ; clk             ;
;  De[1]    ; clk        ; 0.297  ; 0.297  ; Rise       ; clk             ;
;  De[2]    ; clk        ; -0.178 ; -0.178 ; Rise       ; clk             ;
;  De[3]    ; clk        ; 0.304  ; 0.304  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 0.396  ; 0.396  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 0.252  ; 0.252  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 0.275  ; 0.275  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  De[8]    ; clk        ; 0.525  ; 0.525  ; Rise       ; clk             ;
;  De[9]    ; clk        ; 0.552  ; 0.552  ; Rise       ; clk             ;
;  De[10]   ; clk        ; -0.169 ; -0.169 ; Rise       ; clk             ;
;  De[11]   ; clk        ; -0.290 ; -0.290 ; Rise       ; clk             ;
;  De[12]   ; clk        ; -0.259 ; -0.259 ; Rise       ; clk             ;
;  De[13]   ; clk        ; 3.614  ; 3.614  ; Rise       ; clk             ;
;  De[14]   ; clk        ; 3.793  ; 3.793  ; Rise       ; clk             ;
;  De[15]   ; clk        ; 3.763  ; 3.763  ; Rise       ; clk             ;
; exec_inst ; clk        ; 3.929  ; 3.929  ; Rise       ; clk             ;
; ld_Rin    ; clk        ; 5.529  ; 5.529  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; De[*]     ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  De[0]    ; clk        ; 2.698  ; 2.698  ; Rise       ; clk             ;
;  De[1]    ; clk        ; 2.841  ; 2.841  ; Rise       ; clk             ;
;  De[2]    ; clk        ; 3.062  ; 3.062  ; Rise       ; clk             ;
;  De[3]    ; clk        ; 2.835  ; 2.835  ; Rise       ; clk             ;
;  De[4]    ; clk        ; 2.743  ; 2.743  ; Rise       ; clk             ;
;  De[5]    ; clk        ; 2.840  ; 2.840  ; Rise       ; clk             ;
;  De[6]    ; clk        ; 1.935  ; 1.935  ; Rise       ; clk             ;
;  De[7]    ; clk        ; 2.765  ; 2.765  ; Rise       ; clk             ;
;  De[8]    ; clk        ; -0.098 ; -0.098 ; Rise       ; clk             ;
;  De[9]    ; clk        ; -0.121 ; -0.121 ; Rise       ; clk             ;
;  De[10]   ; clk        ; 1.215  ; 1.215  ; Rise       ; clk             ;
;  De[11]   ; clk        ; 1.249  ; 1.249  ; Rise       ; clk             ;
;  De[12]   ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  De[13]   ; clk        ; -0.290 ; -0.290 ; Rise       ; clk             ;
;  De[14]   ; clk        ; 0.209  ; 0.209  ; Rise       ; clk             ;
;  De[15]   ; clk        ; 0.244  ; 0.244  ; Rise       ; clk             ;
; exec_inst ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
; ld_Rin    ; clk        ; -2.831 ; -2.831 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 13.724 ; 13.724 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 13.195 ; 13.195 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 11.822 ; 11.822 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 13.724 ; 13.724 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 12.340 ; 12.340 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 12.969 ; 12.969 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 13.515 ; 13.515 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 12.124 ; 12.124 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 12.553 ; 12.553 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 12.266 ; 12.266 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 12.249 ; 12.249 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 12.331 ; 12.331 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 12.406 ; 12.406 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 12.328 ; 12.328 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 11.858 ; 11.858 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 12.142 ; 12.142 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 11.666 ; 11.666 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 9.650  ; 9.650  ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 8.346  ; 8.346  ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 9.255  ; 9.255  ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 8.065  ; 8.065  ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 8.230  ; 8.230  ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 8.917  ; 8.917  ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 8.915  ; 8.915  ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 8.576  ; 8.576  ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 9.650  ; 9.650  ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 9.353  ; 9.353  ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 9.274  ; 9.274  ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 8.360  ; 8.360  ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 8.864  ; 8.864  ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 8.837  ; 8.837  ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 9.475  ; 9.475  ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 8.719  ; 8.719  ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 8.580  ; 8.580  ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 9.310  ; 9.310  ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port  ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Ds[*]      ; clk                                       ; 5.984 ; 5.984 ; Rise       ; clk                                       ;
;  Ds[0]     ; clk                                       ; 6.832 ; 6.832 ; Rise       ; clk                                       ;
;  Ds[1]     ; clk                                       ; 6.128 ; 6.128 ; Rise       ; clk                                       ;
;  Ds[2]     ; clk                                       ; 6.885 ; 6.885 ; Rise       ; clk                                       ;
;  Ds[3]     ; clk                                       ; 6.344 ; 6.344 ; Rise       ; clk                                       ;
;  Ds[4]     ; clk                                       ; 6.615 ; 6.615 ; Rise       ; clk                                       ;
;  Ds[5]     ; clk                                       ; 6.972 ; 6.972 ; Rise       ; clk                                       ;
;  Ds[6]     ; clk                                       ; 6.250 ; 6.250 ; Rise       ; clk                                       ;
;  Ds[7]     ; clk                                       ; 6.436 ; 6.436 ; Rise       ; clk                                       ;
;  Ds[8]     ; clk                                       ; 6.241 ; 6.241 ; Rise       ; clk                                       ;
;  Ds[9]     ; clk                                       ; 6.276 ; 6.276 ; Rise       ; clk                                       ;
;  Ds[10]    ; clk                                       ; 6.287 ; 6.287 ; Rise       ; clk                                       ;
;  Ds[11]    ; clk                                       ; 6.301 ; 6.301 ; Rise       ; clk                                       ;
;  Ds[12]    ; clk                                       ; 6.291 ; 6.291 ; Rise       ; clk                                       ;
;  Ds[13]    ; clk                                       ; 6.087 ; 6.087 ; Rise       ; clk                                       ;
;  Ds[14]    ; clk                                       ; 6.188 ; 6.188 ; Rise       ; clk                                       ;
;  Ds[15]    ; clk                                       ; 5.984 ; 5.984 ; Rise       ; clk                                       ;
; TESTE[*]   ; clk                                       ; 4.161 ; 4.161 ; Rise       ; clk                                       ;
;  TESTE[0]  ; clk                                       ; 4.405 ; 4.405 ; Rise       ; clk                                       ;
;  TESTE[1]  ; clk                                       ; 4.765 ; 4.765 ; Rise       ; clk                                       ;
;  TESTE[2]  ; clk                                       ; 4.161 ; 4.161 ; Rise       ; clk                                       ;
;  TESTE[3]  ; clk                                       ; 4.305 ; 4.305 ; Rise       ; clk                                       ;
;  TESTE[4]  ; clk                                       ; 4.611 ; 4.611 ; Rise       ; clk                                       ;
;  TESTE[5]  ; clk                                       ; 4.559 ; 4.559 ; Rise       ; clk                                       ;
;  TESTE[6]  ; clk                                       ; 4.516 ; 4.516 ; Rise       ; clk                                       ;
;  TESTE[7]  ; clk                                       ; 4.893 ; 4.893 ; Rise       ; clk                                       ;
;  TESTE[8]  ; clk                                       ; 4.868 ; 4.868 ; Rise       ; clk                                       ;
;  TESTE[9]  ; clk                                       ; 4.796 ; 4.796 ; Rise       ; clk                                       ;
;  TESTE[10] ; clk                                       ; 4.310 ; 4.310 ; Rise       ; clk                                       ;
;  TESTE[11] ; clk                                       ; 4.641 ; 4.641 ; Rise       ; clk                                       ;
;  TESTE[12] ; clk                                       ; 4.561 ; 4.561 ; Rise       ; clk                                       ;
;  TESTE[13] ; clk                                       ; 4.891 ; 4.891 ; Rise       ; clk                                       ;
;  TESTE[14] ; clk                                       ; 4.495 ; 4.495 ; Rise       ; clk                                       ;
;  TESTE[15] ; clk                                       ; 4.467 ; 4.467 ; Rise       ; clk                                       ;
; exec_ed    ; controlador:controller|estado_atual.ENTRA ; 4.619 ; 4.619 ; Rise       ; controlador:controller|estado_atual.ENTRA ;
+------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 6059     ; 0        ; 0        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; clk                                       ; 2        ; 34       ; 0        ; 0        ;
; controlador:controller|estado_atual.E     ; clk                                       ; 0        ; 6064     ; 0        ; 0        ;
; controlador:controller|estado_atual.ENTRA ; clk                                       ; 64       ; 0        ; 0        ; 0        ;
; clk                                       ; controlador:controller|estado_atual.BUSCA ; 0        ; 0        ; 1        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0        ; 0        ; 1        ; 1        ;
; clk                                       ; controlador:controller|estado_atual.E     ; 0        ; 0        ; 12       ; 0        ;
; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.E     ; 0        ; 0        ; 1        ; 1        ;
; clk                                       ; controlador:controller|estado_atual.ENTRA ; 44       ; 0        ; 0        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 4        ; 4        ; 0        ; 0        ;
; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 6059     ; 0        ; 0        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; clk                                       ; 2        ; 34       ; 0        ; 0        ;
; controlador:controller|estado_atual.E     ; clk                                       ; 0        ; 6064     ; 0        ; 0        ;
; controlador:controller|estado_atual.ENTRA ; clk                                       ; 64       ; 0        ; 0        ; 0        ;
; clk                                       ; controlador:controller|estado_atual.BUSCA ; 0        ; 0        ; 1        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.BUSCA ; 0        ; 0        ; 1        ; 1        ;
; clk                                       ; controlador:controller|estado_atual.E     ; 0        ; 0        ; 12       ; 0        ;
; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.E     ; 0        ; 0        ; 1        ; 1        ;
; clk                                       ; controlador:controller|estado_atual.ENTRA ; 44       ; 0        ; 0        ; 0        ;
; controlador:controller|estado_atual.BUSCA ; controlador:controller|estado_atual.ENTRA ; 4        ; 4        ; 0        ; 0        ;
; controlador:controller|estado_atual.E     ; controlador:controller|estado_atual.ENTRA ; 1        ; 1        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 180   ; 180  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 21 19:29:50 2017
Info: Command: quartus_sta projeto -c projeto
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:controller|estado_atual.E controlador:controller|estado_atual.E
    Info (332105): create_clock -period 1.000 -name controlador:controller|estado_atual.ENTRA controlador:controller|estado_atual.ENTRA
    Info (332105): create_clock -period 1.000 -name controlador:controller|estado_atual.BUSCA controlador:controller|estado_atual.BUSCA
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.131
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.131      -461.703 clk 
    Info (332119):    -2.743        -2.743 controlador:controller|estado_atual.BUSCA 
    Info (332119):    -2.019        -8.548 controlador:controller|estado_atual.ENTRA 
    Info (332119):    -1.238        -5.577 controlador:controller|estado_atual.E 
Info (332146): Worst-case hold slack is -3.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.542       -95.858 clk 
    Info (332119):    -2.470        -3.221 controlador:controller|estado_atual.E 
    Info (332119):    -2.252        -8.849 controlador:controller|estado_atual.ENTRA 
    Info (332119):    -1.017        -1.017 controlador:controller|estado_atual.BUSCA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -131.222 clk 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.BUSCA 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.E 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.ENTRA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.922
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.922      -179.334 clk 
    Info (332119):    -1.246        -1.246 controlador:controller|estado_atual.BUSCA 
    Info (332119):    -0.321        -1.108 controlador:controller|estado_atual.ENTRA 
    Info (332119):    -0.235        -0.629 controlador:controller|estado_atual.E 
Info (332146): Worst-case hold slack is -1.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.626       -44.755 clk 
    Info (332119):    -1.449        -1.449 controlador:controller|estado_atual.E 
    Info (332119):    -1.167        -5.451 controlador:controller|estado_atual.ENTRA 
    Info (332119):    -0.426        -0.426 controlador:controller|estado_atual.BUSCA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -131.222 clk 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.BUSCA 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.E 
    Info (332119):     0.500         0.000 controlador:controller|estado_atual.ENTRA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Tue Nov 21 19:29:59 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:02


