<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1648753936">
  <File Type="VDS-TIMING-PB" Name="self_test_system_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="self_test_system_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="self_test_system.dcp"/>
  <File Type="RDS-UTIL-PB" Name="self_test_system_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="self_test_system_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="self_test_system_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="self_test_system.vds"/>
  <File Type="REPORTS-TCL" Name="self_test_system_reports.tcl"/>
  <File Type="PA-TCL" Name="self_test_system.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/oblig6/bin2ssd_pck.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../bin2ssd_pck.vhd"/>
        <Attr Name="ImportTime" Val="1648744022"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../seg7ctrl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../seg7ctrl_arch.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../self_test_unit.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../self_test_system.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../tb_seg7ctrl.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../seg7model_ent.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../seg7model_beh.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="self_test_system"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/bin2ssd_test_system.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../IN3160-21/oblig6-rev1/project_1/project_1.srcs/constrs_1/new/bin2ssd_test_system.xdc"/>
        <Attr Name="ImportTime" Val="1616443156"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
