0.6
2019.1
May 24 2019
15:06:07
<<<<<<< HEAD
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio1/vivado_project.sim/sim_1/impl/timing/xsim/tb_simulate_time_impl.v,1662068672,verilog,,,,WCLK;WCLK__WCLK_clk_wiz;glbl;top_simulate,,,../../../../../../../Compartido/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio1/vivado_project.srcs/sim_1/new/tb_simulate.sv,1662068533,systemVerilog,,,,tb_simulate,,,../../../../../../../Compartido/xci/WCLK,,,,,
=======
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio1/vivado_project.sim/sim_1/impl/timing/xsim/tb_simulate_time_impl.v,1662057696,verilog,,,,WCLK;WCLK__WCLK_clk_wiz;glbl;top_simulate,,,../../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio1/vivado_project.srcs/sim_1/new/tb_simulate.sv,1662052815,systemVerilog,,,,tb_simulate,,,../../../../../../../Compartido/xci/WCLK,,,,,
>>>>>>> e82be317274dbddd999bc3e35a1cf024f72b017e
