# verilog
常用组合电路模块的设计与应用
1.调用按键处理的模块名字错了。解决方法:按键处理模块名字改成对应的。 成功仿真。
2.仿真结果，没有输出。 因为寄存器没有设置位宽 只写了reg out ；解决方法:改成 reg【N-1：0】 out
3. 信号只有in，out。无法调试。因为之前将测试文件置为顶层。解决方法:重新设置顶层。出现了各个模块的信号。
4. 端口不对应 in0输入有问题。解决方法:  修改in0（in0）为in0（a）  括号里 a为线，in0为模块中的端口。  
5. 波形出错, 没有加入MUX   解决方法: 加入MUX
6.下载后显示出错   解决方法: 52位没必要用变量传递，
7. 一开始的时候parameter sim是0，tb测试时才传入1
8. Q：为什么综合后点了debug没有出现原理图呢？
A: 因为把测试文件置为顶层。重新设置顶层
9. Q：可不可以就一部分simulation？ 比如只simulate comp ？
A：右击相应测试文件，设为顶层文件
10. 还有一个错误，是输入变量不能直接定义为reg。
1.控制器一般采用二段式或三段式。 
2.Verilog 不能用reg 作为调用模块的输出， 得用wire。
3.Modelsim 第三个可以zoom fit 直接窗口一样大小。
4.{}用作位拼接，所以 verilog中用begin end 来替代{}
5.zoom in active curve 可以以光标为中心放大。
6. always@(*)    //always模块中的任何一个输入信号或电平发生变化时,该语句下方的模块将被执行。
7.  改掉一个错误之后可以直接再次编译，因为一个错误有连环错误。
8. 控制器clear变量, always 里就是reg型,  always外是wire型.
9. 实验10,11,12代码其实可以用同一个src.否则拷贝到lab12 可能之前的还是错的没有发现.
Q：为什么综合后点了debug没有出现原理图呢？
A: 因为测试文件置为顶层。重新设置顶层
Q：可不可以就一部分simulation？ 比如只simulate comp ？
A：右击相应测试文件，设为顶层文件
出现的错误:
1.	调用mux的模块名字错了。解决方法:Mux模块名字改成对应的。 成功仿真。
2.仿真MUX结果，没有输出。 因为寄存器没有设置位宽 只写了reg out ；解决方法:改成 reg【N-1：0】 out
3. 信号只有in，out。无法调试。因为之前将测试文件置为顶层。解决方法:重新设置顶层。出现了各个模块的信号。
4. 端口不对应 in0输入有问题。解决方法:  修改in0（in0）为in0（a）  括号里 a为线，in0为模块中的端口。  
5. 波形出错, 没有加入MUX   解决方法: 加入MUX
6.
