fifo_fakeinput.v,verilog,xil_defaultlib,../../../../adc_8channel_zyw_1.srcs/sources_1/ip/fifo_fakeinput/sim/fifo_fakeinput.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
