\keywords{UART Schnittstelle}
\history{e-sys-ws24}
\begin{exercise}
In der Vorlesung haben Sie eine UART als Beispiel für ein I/O-Gerät kennengelernt. 
Zur Erinnerung:
\begin{itemize}
\item Die UART hat 8 Register mit jeweils 8 Bit.
\item Am Datenausgang der UART (verbunden mit dem Datenbus), werden die 8-Bit Worte mit 24 Nullen zu 32-Bit Worten aufgefüllt.
\item Wenn eine Adresse $(a_{31}, a_{30}, ..., a_0)$ mit 01 beginnt, dann wird die UART angesprochen (Memory Map).
\item Die Register werden mit den drei niederwertigsten Bits $(a_2, a_1, a_0)$ vom Adressbus adressiert.
\end{itemize}
Wir nehmen an, dass die acht Register R0 - R7 der UART aufsteigend adressiert sind, d.h. R0 wird adressiert mit $010^{27}000$, R1 mit $010^{27}001$, usw..

Wir gehen jetzt von folgendem \textbf{vereinfachten Kommunikationsprotokoll} aus:

Wir betrachten die Register R0, R1 und R2 näher. 
Hierbei sei (aus CPU/ReTI-Sicht) R0 zum \emph{Senden} von Daten an das Peripheriegerät (verbunden über UART), 
R1 zum \emph{Empfangen} und R2 zum Lesen bzw. Schreiben von \emph{Statusmeldungen}.
In R2 hat jedes der acht Bit eine Statusfunktion.
Der Einfachheit halber nehmen wir an, dass nur die beiden niederwertigsten Bits für uns relevant sind. 
Das niederwertigste Bit b0 von R2 wird wie folgt verwendet:
\begin{itemize}
\item b0 = 0 wenn das Senderegister (R0) von der CPU vollgeschrieben wurde. 
Die UART akzeptiert keine weiteren Daten mehr bis die aktuellen versendet wurden.
\item b0 = 1 wenn das Senderegister von der CPU befüllt werden darf.
\end{itemize}
Das darauffolgende Bit b1 von R2 wird folgendermaßen verwendet:
\begin{itemize}
\item b1 = 0 wenn keine Daten im Empfangsregister (R1) sind bzw. diese schon von der CPU gelesen wurden.
\item b1 = 1 wenn alle Daten von der Peripherie kommend im Empfangsregister (R1) bereit stehen.
\end{itemize}

\textbf{Versenden:} Wir nehmen an, dass beim Versenden von Daten von der CPU an das Peripheriegerät
die CPU zuerst prüft, ob b0 = 1. Falls b0 noch 0 ist, ist die UART mit dem bitweisen Versenden 
der Daten in R0 beschäftigt und die CPU darf keine neuen Daten in R0 schreiben.
Wenn b0 = 1, dann kann die CPU R0 mit neuen Daten beschreiben und setzt dann b0 auf 0.
Dadurch wird die UART veranlasst, die Daten bitweise zu versenden und quittiert das Versenden durch
Setzen von b0 auf 1.

\textbf{Empfangen:} Umgekehrt wartet beim Empfangen von Daten die CPU bis das Register R1 mit Daten gefüllt wurde.
Die UART zeigt dies durch Setzen des Bits b1 = 1 an. In diesem Fall liest die CPU die Daten von
R1 und setzt b1 = 0. Dadurch wird es der UART ermöglicht, wieder empfangene
Daten im Empfangsregister R1 abzuspeichern. Nachdem die UART
8 weitere Bit in R1 geschrieben hat, setzt sie b1 wiederum auf 1.

In Abb. \ref{reti_peripherals} ist die Architektur schematisch dargestellt.

\includeGraphic[scale=1]{reti_peripherals}{reti_peripherals}{Architektur I/0.}

\textbf{\textit{Hinweis:} Bitte führen Sie Ihren Code aus den unten aufgeführten Arbeitsanweisungen mit dem RETI-Interpreter aus!}

Wir betrachten zunächst die Implementierung von zwei Interrupt-Service-Routinen (ISR).
Benutzen Sie für Ihr Programm \textit{isrs.reti} folgendes Grundgerüst:
\begin{verbatim}
	IVTE 0 # INT 0: Print an integer stored in ACC over UART
	IVTE 1 # INT 1: Get user input over UART and save it in ACC
	SUBI SP 4 # == INT 0 ==
	STOREIN SP DS 1 
	STOREIN SP IN1 2 
	STOREIN SP IN2 3 
	STOREIN SP ACC 4 
	...
	RTI
	SUBI SP 4 # == INT 1 ==
	...
	RTI
\end{verbatim}
Mit \verb_# == INT i ==_ wird markiert {\color{blue}(???)}, wo die entsprechende ISR angesprungen wird.
\begin{itemize}
\item[a)]
Schreiben Sie eine ISR, die eine im \texttt{ACC} gespeicherte
Ganzzahl über die UART versendet.
Sie überprüfen also vor jedem Versenden, ob die UART bereit ist (b0 = 1) und das Senderegister befüllt werden darf.
Dann befüllen Sie jeweils das Senderegister mit 8-Bit Portionen des Wortes in \texttt{ACC}.

Beachten Sie, dass Sie vor Zugriffen auf die UART im Datensegmentregister
\texttt{DS} das entsprechende Präfix 01 benötigen. Sie müssen also die 32-Bit Konstante 
$010^{30}$ mit der Methode aus Aufgabe 1) in das \texttt{DS} Register bringen.

\textbf{Anmerkung: Interrupt Service Routinen müssen die ursprünglichen Registerinhalte
		auf dem Stack abspeichern. Nach Beendigung und vor Aufruf von \texttt{RTI} müssen
		diese dann wiederhergestellt werden.} 

\item[b)]
Schreiben Sie eine zweite ISR, die eine Eingabe aus der UART empfängt
und diese dann in den \texttt{ACC} schreibt.
Schreiben Sie zunächst ein ReTI-Programm, dass in einer Schleife läuft und ständig überprüft ob b1
im Statusregister R2 auf 1 gesetzt wurde, d.h. ob der CPU über die UART Daten in R1 bereitgestellt wurden.
Wenn Daten (8-Bit) bereitgestellt wurden, soll ihr Programm diese in den \texttt{ACC} der ReTI laden
und b1 wieder auf 0 setzen (sodass die UART wieder neue Daten in R1 schreiben darf).


\newpage
\item[c)]
Folgendes Programm \texttt{program.reti}
\begin{verbatim}
INT 0
MULTI ACC 2
INT 1
JUMP 0
\end{verbatim} 
verwendet Ihre ISR. Benutzen Sie dieses, um Ihre ISR im RETI-Interpreter zu testen.
Nutzen Sie hierzu folgenden Befehl:
\begin{verbatim}
	$ reti_interpreter -i isrs.reti -d program.reti
\end{verbatim}

\nicebox{\textwidth}{
	\textbf{Tipp:} Wenn Sie Schritt für Schritt durch das Programm `steppen' (per (n)ext instruction), wird Ihnen auffallen,
	dass zunächst mal ein Initialisierungsprogramm auf dem EPROM abläuft (technisch notwendig, automatisch generiert).
	Das braucht Sie für das Ausführen Ihres Programmes und die Überprüfung der Registerinhalte zunächst nicht zu interessieren.
	Entweder sie setzen einen entsprechenden Breakpoint oder lassen das EPROM-Programm einfach ablaufen.
	}

\end{itemize}
\end{exercise}

\begin{solution}
	\texttt{isrs.reti}
	\begin{verbatim}
		IVTE 0 # INT 0: Print an integer stored in ACC over UART
		IVTE 1 # INT 1: Get user input over UART and save it in ACC
		SUBI SP 4 # == INT 0 ==
		STOREIN SP DS 1 
		STOREIN SP IN1 2 
		STOREIN SP IN2 3 
		STOREIN SP ACC 4 
		LOADI DS 1048576
		MULTI DS 1024
		MOVE ACC IN2
		LOADI ACC 4
		STORE ACC 0
		LOAD ACC 2
		ANDI ACC -2
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 1
		JUMP== -2
		MOVE IN2 IN1
		LOADI ACC 2097151
		MULTI ACC 1024
		ORI ACC 1023
		AND IN1 ACC
		DIVI IN1 256
		DIVI IN1 65536
		MOVE IN2 ACC
		JUMP>= 2
		ORI IN1 128
		STORE IN1 0
		LOAD ACC 2
		ANDI ACC -2
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 1
		JUMP== -2
		MOVE IN2 IN1
		LOADI ACC 2097151
		MULTI ACC 1024
		ORI ACC 1023
		AND IN1 ACC
		DIVI IN1 65536
		STORE IN1 0
		LOAD ACC 2
		ANDI ACC -2
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 1
		JUMP== -2
		MOVE IN2 IN1
		LOADI ACC 2097151
		MULTI ACC 1024
		ORI ACC 1023
		AND IN1 ACC
		DIVI IN1 256
		STORE IN1 0
		LOAD ACC 2
		ANDI ACC -2
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 1
		JUMP== -2
		STORE IN2 0
		LOAD ACC 2
		ANDI ACC -2
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 1
		JUMP== -2
		LOADIN SP DS 1 
		LOADIN SP IN1 2 
		LOADIN SP IN2 3 
		LOADIN SP ACC 4 
		ADDI SP 4
		RTI
		SUBI SP 2 # == INT 1 ==
		STOREIN SP DS 1 
		STOREIN SP IN1 2 
		LOADI DS 1048576
		MULTI DS 1024
		LOAD ACC 2
		ANDI ACC -3
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 2
		JUMP== -2
		LOAD ACC 1
		MOVE ACC IN1
		ANDI ACC 128
		JUMP== 4
		LOADI ACC -1
		OPLUSI ACC 255
		OR IN1 ACC
		MULTI IN1 1048576
		MULTI IN1 16
		LOAD ACC 2
		ANDI ACC -3
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 2
		JUMP== -2
		LOAD ACC 1
		MULTI ACC 65536
		OR IN1 ACC
		LOAD ACC 2
		ANDI ACC -3
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 2
		JUMP== -2
		LOAD ACC 1
		MULTI ACC 256
		OR IN1 ACC
		LOAD ACC 2
		ANDI ACC -3
		STORE ACC 2
		LOAD ACC 2
		ANDI ACC 2
		JUMP== -2
		LOAD ACC 1
		OR IN1 ACC
		MOVE IN1 ACC
		LOADIN SP DS 1 
		LOADIN SP IN1 2 
		ADDI SP 2
		RTI
	\end{verbatim}

\end{solution}

\begin{sketch}


\end{sketch}

