---
title: "I2C Protocol Presentation"
date: 2024-10-03T16:13:37+08:00
draft: false
---
# AGENDA

1. I2C 協定介紹
2. 基於2.1版本的 I2C 協定概述
    * 傳送速率
    * 實體層以及主從架構
    * 位元傳輸 BIT TRANSFER
    * 傳輸資料 TRANSFERRING DATA
        * START 與 STOP 條件 (START Condition & STOP Condition) 
            * Repeated START 條件
        * 位元組格式 Byte format
        * Acknowledge (ACK) and Not Acknowledge (NACK)
          * ACK 機制 (ACK/NACK)
    * 尋址 Addressing Scheme
        * 7-bit 定址
        * 首位元組 (FIRST Byte)
            * 10-bit 定址
    * 仲裁 (Arbitration) 與同步 (Synchronization)
    * 錯誤偵測與處理機制 Error Detection and Handling
3. I2C Protocol Challenges and Limitations
4. I2C 與其他通訊協議 (SPI/UART)

# I2C（Inter-Integrated Circuit）協定介紹

1. I²C 是飛利浦半導體（現恩智浦半導體）於 1982 年推出的串行通訊協議。
2. 設計目的是讓 MCU 能以簡單、低成本方式與其他元件（如感測器、顯示器、存儲設備等）通信。
3. 使用兩條信號線（SDA 和 SCL）進行同步、雙向（半雙工）數據傳輸。
4. 支持多主多從通訊，適用於嵌入式系統和電子產品的低速多元件通信。
5. 常見應用架構：係統管理匯流排(SMBus),電源管理匯流排(PMBus),智慧型平台管理介面(IPMI),顯示器資料通道(DDC),高階電信運算架構(ATCA) 

## I2C 版本演進

![I2C Version History](/images/figure_1.png)

<table>
    <tr>
        <td>Version</td>
        <td>主要重點</td>
    </tr>
    <tr>
        <td>First</td>
        <td>The 1st version of I2C protocol。</td>
    </tr>
    <tr>
        <td>1.0</td>
        <td>
        <li>100kHz 以下的模式, 統一稱為<b>標準模式</b> 。</li>
        <li>新增<b>快速模式</b> 400kHz, 並兼容標準模式。</li>
        </td>
    </tr>
        <tr>
        <td>2.0</td>
        <td>新增<b>高速模式</b> 3.4MHz. 兼容標準模式. <b>10位地址首次被提及</b>。</td>
    </tr>
    </tr>
        <tr>
        <td>2.1</td>
        <td>
        <li>繼續支援7位元和10位元位址，並詳細規定了位址分配和衝突解決的機制。</li>
        <li>增加了一些擴展特性，如主機和從機之間更靈活的握手和應答機制，以適應不同的應用需求。</li>
        <li>對不同功能的設備進行了更詳細的描述，幫助開發人員更好地理解和實現I²C協議。</li>
        </td>
    </tr>
    </tr>
        <tr>
        <td>3.0</td>
        <td>
        <li><b>快速模式+</b> 1MHz。</li>
        <li>此版開始由 NXP 發布。</li>
        </td>
    </tr>
    </tr>
        <tr>
        <td>4.0</td>
        <td>
            <li><b>Ultra Fast-mode</b> 5MHz, 以及相關的 USDA, USCL 介紹，不使用 I²C 標準的雙向線路，僅限於單向資料傳輸，適用於一些特別高需求的資料傳輸應用。</li>
            <li>Display Data Channel DDC 介紹。</li>
        </td>
    </tr>
    </tr>
        <tr>
        <td>5.0</td>
        <td>Version 4.0 修改</td>
    </tr>
    </tr>
        <tr>
        <td>6.0</td>
        <td>更新了規格和部分細節，改進了對高速訊號的支持，增強了訊號完整性，以適應日益複雜的嵌入式系統需求</td>
    </tr>
    </tr>
        <tr>
        <td>7.0</td>
        <td><b>MIPI I3C</b></td>
    </tr>
</table>

----

# 基於2.1版本的 I2C 協定概述

## I2C 傳送速率

| 速率模式        | 傳輸速率    | 應用範圍                     | 特點                     |
|-----------------|-------------|-----------------------------|--------------------------|
| **標準模式**     | 100 kbps    | 低速嵌入式系統，低功耗設備   | 穩定、功耗低             |
| **快速模式**     | 400 kbps    | 顯示器、傳感器等中等帶寬需求 | 較高的數據速率，穩定性良好|
| **超快速模式**   | 3.4 Mbps    | 音頻/視頻設備，高性能設備   | 高數據速率，距離受限     |
| **快速模式+** (Ver 3.0)   | 1 Mbps      | 工業控制、高效能傳感器      | 高速傳輸，穩定性優於超快速模式|
| **超高速模式** (Ver 4.0)  | 5 Mbps 或更高| 高解析度圖像傳輸，先進通信   | 極高速率，距離有限，僅限於單向資料傳輸    |

## 實體層以及主從架構

![I2C Physical Layer](/images/figure_8.png)

### SDA 和 SCL 功能與特性  

| **功能/特性**                     | **描述**                                                                                                                                              |  
|----------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------|  
| **SDA (Serial Data Line)**       | - 傳輸數據（包括位址、命令和數據內容）。<br>- 雙向數據線，用於主機到從機或從機到主機的數據傳輸。                                                     |  
| **SCL (Serial Clock Line)**      | - 生成同步時鐘信號，協調數據傳輸。<br>- 僅由 **主機生成時鐘信號，從機被動接**收。                                                                         |  
| **雙線結構**                     | - 僅使用 SDA 和 SCL 兩條線，簡化硬體設計。                                                                                                          |  
| **開漏輸出 (Open-Drain)**        | - SDA 和 SCL 採用開漏輸出結構，外部拉高電阻（Pull-up Resistor）維持高電壓狀態。<br>- 設備通過拉低電平（邏輯 0）主動控制，邏輯 1 依靠拉高電阻。      |  
| **多設備共享總線**               | - 所有設備共享 SDA 和 SCL，支持多主多從通信架構。                                                                                                  |  

| **邏輯電平** | **模式** | **高電平** | **低電平** | **低壓支持** |
|------------|---------|------------|-----------|-------------|
| | 固定輸入電平 (Standard Mode) | > 3.0V           | < 1.5V          | 否           |
| | VDD 相關輸入電平 (F/S, HS Mode) | > 0.7×VDD        | < 0.3×VDD       | 是           |

### 主從架構 Master-Slave Architecture

![Master-Slave Architecture](/images/figure_9.png)

#### I²C 主從架構與多主多從支持  

| **角色**      | **功能與特性**                                                                                       |  
|---------------|-----------------------------------------------------------------------------------------------------|  
| **Master**    | - 控制通信流程，生成時鐘信號（SCL）。<br>- 發送起始條件（Start）和停止條件（Stop）。<br>- 發起數據傳輸，選擇目標從機並設定讀/寫方向。 |  
| **Slave**     | - 被動響應主機指令，根據地址匹配進行數據傳輸。<br>- 返回應答信號（ACK/NACK）確認數據接收情況。            |  
| **多主多從支持** | - 支持多主多從架構，但大多數應用僅使用單主機。                                                       |  

## 位元傳輸 BIT TRANSFER

位元傳輸是 I²C 協議中最基本的數據交換單位，描述了如何在總線上以比特為單位進行數據的傳遞。

![Data validity](/images/figure_2.png)

### I²C 位元傳輸  

| **項目**               | **描述**                                                                                          |  
|------------------------|--------------------------------------------------------------------------------------------------|  
| **數據位傳輸**         | - SDA 線負責傳輸數據，SCL 線提供同步時鐘信號。<br>- 主機生成時鐘，SDA 數據根據 SCL 時鐘邊緣傳送（高時讀取）。<br>- 數據按 MSB 優先順序傳輸。 |  
| **時序圖概述**         | - SCL 上升沿：數據被讀取。<br>- SCL 下降沿：數據可以改變。                                        |  
| **數據位的有效性**     | - 數據位在 SCL 的 **上升或下降邊緣** 才有效，確保同步和正確性。                                                   |  
| **同步性要求**         | - SDA 狀態變化須在 **SCL 為低時** 進行，並在 **SCL 為高時** 保持穩定，確保準確傳輸。  |

> 在 I²C 協議中，數據位的變化必須在 SCL 為低時進行，這是為了確保在 SCL 為高時數據不會被誤讀。

## 傳輸資料 TRANSFERRING DATA

I²C 資料傳輸主要由 START 條件、ADDRESS BYTE、DATA BYTE、ACK/NACK 位元，以及 STOP 條件等型態組成。

| 信號類型         | 發出者                 | 說明                                 | 總線狀態         | SCL 準位       |
|------------------|------------------------|--------------------------------------|------------------|----------------|
| **START**        | 主機 (Master)          | 開始通信，SDA 線由高轉低              | 忙碌 (Busy)      | 高 (High)      |
| **STOP**         | 主機 (Master)          | 結束通信，SDA 線由低轉高              | 空閒 (Idle)      | 高 (High)      |
| **ADDRESS BYTE** | 主機 (Master)          | 發送目標從機地址 (7 位或 10 位)       | 忙碌 (Busy)      | 變化 (Clocking)|
| **DATA BYTE**    | 主機/從機              | 傳送數據字節 (8 位)                  | 忙碌 (Busy)      | 變化 (Clocking)|
| **ACK**          | 從機 (Slave)           | 成功接收後拉低 SDA 線發送 ACK (0)    | 忙碌 (Busy)      | 高 (High)      |
| **NACK**         | 從機 (Slave)           | 錯誤或拒收時保持 SDA 線高電平 (1)     | 忙碌 (Busy)      | 高 (High)      |


### 備註：
1. **START** 和 **STOP** 信號由主機控制，主機決定何時開始或結束通信。
2. **ADDRESS BYTE** 和 **DATA BYTE** 由主機發送，但在讀取模式下，數據字節也可以由從機發送。
3. **ACK** 和 **NACK** 信號由從機發送，主機根據從機的反應來判斷是否繼續傳輸或結束。

### START 與 STOP 條件 (START Condition & STOP Condition) 

| 條件            | 總線狀態變化         | 描述                                                   | 訊號波形
|-----------------|---------------------|-------------------------------------------------------|---------------------|
| START (S)       | 空閒 → 忙碌         | 主機發出，標記資料傳輸的開始。                        | SDA 從高變低 (在 SCL 高電平時)
| STOP (P)        | 忙碌 → 空閒         | 主機發出，標記資料傳輸的結束，總線回到空閒。          | SDA 從低變高 (在 SCL 高電平時)
| Repeated START (Sr) | 忙碌 → 忙碌         | 主機發出，總線保持忙碌狀態，可連續發送資料。          | 與 START 條件相同

![START and STOP conditions](/images/figure_3_1.png)

### 位元組格式 Byte format

I²C 的資料傳輸規則, 包括主設備和從設備間的地址、命令、或數據，都必須按 Byte(8-bit) 為基本單位傳輸. 
ADDRESS BYTE 以及 DATA BYTE 都是以位元組的型態表現.

| 項目                    | 說明                                                    |
|-------------------------|--------------------------------------------------------|
| 位元組長度              | 每個位元組為 **8 位元**。                              |
| 資料傳輸順序            | **最高有效位元 (MSB)** 先傳輸。                        |
| 確認位元 (ACK)          | 每個位元組傳輸完成後需接收端回應 **1 個 ACK 位元**。    |
| 等待機制                | 從設備可透過將 **SCL 保持低電平** 讓主設備進入 **等待狀態**。|

![Byte format](/images/figure_10.png)

#### 備註
* 時鐘拉伸 Clock Stretching: 允許從機通過拉低 SCL 線，暫時阻止主機繼續時鐘訊號，從而為自己 (Slave) 爭取更多時間.

### Acknowledge (ACK) and Not Acknowledge (NACK)

分別介紹 ACK 與 NACK

![Acknowledge](/images/figure_4.png)

#### Acknowledgement Mechanism

| **狀態**            | **SDA 線狀態**        | **主機反應**                                          | **從機反應**                                      | 作用                                               |
|---------------------|-----------------------|------------------------------------------------------|--------------------------------------------------|-----------------------------------------------------------|
| **ACK（確認）**      | SDA 拉低 (LOW)        | 產生時鐘信號，並釋放 SDA 線                           | 在時脈高電位期間將 SDA 保持低準位以表示確認。           | 表示資料成功接收，主機可繼續傳輸下一位元組。                 |
| **NACK（不確認）**   | SDA 保持高電位 (HIGH) | 產生 STOP 或 repeated START 條件以中止或重啟傳輸。   | 保持 SDA 為高電位，表示無法處理資料。             | 表示從設備忙碌或無法處理，主機需選擇中止或重新開始傳輸。       |
| **主機中止傳輸**     | SDA 從低到高 (STOP)   | 產生 STOP 條件終止傳輸，或產生 repeated START 進行新傳輸。 | 等待或釋放 SDA 線準備回應。                      | 主機發出 STOP 或 repeated START，結束或重新開始傳輸。         |

#### 備註：
- **ACK/NACK** 信號由從機在時脈高電位期間回應。
- 主機負責產生時脈信號並釋放 SDA 線，以供從機回應確認信號。
- **主機中止** 通過 STOP 條件或 repeated START 信號控制後續流程。



## 尋址機制 (Addressing Scheme)

**尋址** 機制確保主機能準確與目標設備通信，解決 **多設備** 共享 SDA 和 SCL 線的問題。其核心特點如下：

1. **設備唯一性**  
   - 每個從設備需有唯一地址。  
   - 7-bit 支援 128 個設備 (0x00 ~ 0x7F)，10-bit 支援 1024 個設備 (0x000 ~ 0x3FF)。  

2. **通信指向性**  
   - 主機透過地址 **指定目標設備** 及 **操作類型** (讀取/寫入)。  

3. **兼容性與擴展性**  
   - 提供 7 位與 10 位地址格式，滿足多設備場景需求。  

4. **簡化總線設計**  
   - 共用訊號線，減少硬體引腳數量與成本。

### 7-bit 尋址
7 位元地址格式是 I²C 的標準模式，最多支持 128 個設備。地址被編碼為 8 位元，其中包括：

* 7 位元地址（0x00 至 0x7F）。
* 1 位元操作位（R/W 位），指示讀取或寫入操作。

#### 圖表描述
```
Bit 7     Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0  
+--------+--------+--------+--------+--------+--------+--------+--------+
| 7-bit address (MSB, 7 bits)                                  | R/W    |
+--------+--------+--------+--------+--------+--------+--------+--------+
```
* R/W 位：0 表示寫入，1 表示讀取。

#### 通訊步驟
| 步驟          | 說明                              |
|---------------|-----------------------------------|
| **START 條件** | 開始通信。                        |
| **7-bit 地址** | 主機指定目標設備。                |
| **R/W 位**     | 指示讀取 (1) 或寫入 (0) 操作。     |
| **ACK/NACK 位**| 從設備回應地址匹配結果。           |
| **數據傳輸**   | 實際數據交換過程。                |

![Addressing](/images/figure_11.png)

### FIRST Byte

在 I²C 通信中，**First Byte** 是通信的起點，其作用是讓主機發送目標設備的地址或執行特定指令。
而 **7-bit Addressing** 是 First Byte 的最基本且最常用的應用，但它同時支持其他進階功能，例如廣播、10-bit 尋址前導碼等。

#### *First Byte** 中已預先定義的功能列表

| **位元 7-1**       | **位元 0 (R/W)** | **功能**                                 | **說明**                                                                 |
|---------------------|------------------|------------------------------------------|--------------------------------------------------------------------------|
| `0000 000`          | `0`              | **General Call**                        | 廣播指令，所有設備接收，例如初始化或同步時鐘。                                  |
| `0000 001`          | `0`              | **START Byte**                          | 高速模式用於初始化通信，用於 Hs-mode。                                        |
| `0000 010`          | `0`              | **CBUS Address**                        | 支持 CBUS 協議的設備通信。                                                   |
| `0000 011` - `0000 111` | `0`              | **保留 (Reserved)**                     | 暫未定義用途，保留供未來擴展使用。                                              |
| `1111 0XX`          | `0` 或 `1`       | **10-bit Address 前導碼**               | 用於 10-bit 地址通信，包含高位地址與操作類型 (讀/寫)。                            |
| `1111 100`          | `1`              | **Device ID**                           | 主機讀取從設備的識別信息，例如型號或製造商等。                                      |
| `其他 7-bit 地址`    | `0` 或 `1`       | **普通設備尋址 (Normal Addressing)**    | 用於標準 7-bit 地址模式下的從設備通信，識別具體設備並指定操作類型 (讀/寫)。            |


#### 說明
1. **General Call**  
   - 地址 `0000 000` 是廣播地址，用於讓所有從設備接收相同的指令，常用於系統初始化、軟件復位或同步時鐘等。
   - 從設備可根據設計選擇是否回應 General Call。

2. **START Byte**  
   - 地址 `0000 001` 是高速模式初始化專用的起始字節。
   - 此功能僅適用於切換到 **High-Speed Mode (Hs-mode)**。

3. **CBUS Address**  
   - 地址 `0000 010` 是為支持 CBUS 協議的設備保留，用於特定通信場景。

4. **10-bit Address 前導碼**  
   - 地址 `1111 0XX` 用於指示後續的 10-bit 地址格式通信，前導碼中包含高 2 位地址與讀寫方向。

5. **Device ID**  
   - 地址 `1111 100` 被保留用於讀取設備識別信息，這是一種診斷和系統配置的功能。

6. **普通設備尋址**  
   - 其餘地址用於標準的 7-bit 或 10-bit 設備尋址，支持多達 128 個（7-bit）或 1024 個（10-bit）設備。


### 10-bit 尋址

10-bit 尋址支持更多設備（1024 個）。地址結構包含 2 個位元組：
- **第一個位元組**：前導碼 (11110) + 高 2 位元地址 + R/W 位。
- **第二個位元組**：剩餘 8 位地址。

#### **圖表描述**  
**第一位元組**：
```
Bit 7     Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0  
+--------+--------+--------+--------+--------+--------+--------+--------+
| 1      | 1      | 1      | 1      | 0      | Address (2 bits) | R/W   |
+--------+--------+--------+--------+--------+--------+--------+--------+
```
**第二位元組**：
```
Bit 7     Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0  
+--------+--------+--------+--------+--------+--------+--------+--------+
| Address (8 bits)                                                      |
+--------+--------+--------+--------+--------+--------+--------+--------+
```

## I2C 仲裁 (Arbitration) 與同步 (Synchronization)

在 I²C 協議中，**仲裁 (Arbitration) 和同步 (Synchronization)**是用來管理多個主控設備（Master）同時試圖控制匯流排的情況，兩者有不同的目的和機制：

| **功能**         | **仲裁 (Arbitration)**               | **同步 (Synchronization)**          |
|------------------|-------------------------------------|--------------------------------------|
| **發生對象**     | SDA（數據線）                       | SCL（時鐘線）                        |
| **解決問題**     | 確定哪個主機擁有總線控制權            | 協調多主機的時鐘信號                 |
| **發生條件**     | 多主機同時發送數據                  | 多主機時鐘信號存在差異               |
| **結果**         | 一個主機獲勝，其餘主機退出           | 所有主機的時鐘信號自動同步           |


### **同步 (Synchronization)**

* **目的**：確保多個主控設備在時鐘線（SCL）上協調一致，避免時序錯亂。
* **機制**：
    * SCL 的狀態是所有主控設備的 **線與邏輯** 運算。
      1. 如果一個主控設備設置 SCL 為高，但另一個主控設備設置為低，結果是匯流排上的 SCL 保持低電平，直到所有主控設備都設置為高。
      2. 這樣的設計確保了 SCL 線能以 **最低速率** 工作，而不會因個別主控設備的時間差造成問題。
      3. 線與邏輯 (wired-AND): 線上任何一個主控設備將 SCL 拉低，整個線路就是低電平。
* **結果**：
    * 當多個主控設備驅動 SCL 時，會是以 **最低頻率** 同步最終時鐘的速率。

![Synchronization](/images/figure_5.png)

### **仲裁 (Arbitration)**

* **目的**：確保在多主控架構中，只有一個主控設備能繼續操作匯流排，避免衝突。
* **機制**：
  - 仲裁發生於主控設備同時發送數據時，透過 **SDA** 來判定。
  - 若主控設備檢測到匯流排信號與其輸出不一致，則會退出競爭。
    * 如果主控設備檢測到匯流排是低電平（0），但並未主動輸出低電平（0），則表示有其他主控設備正在主導匯流排。
    * 在這種情況下，該主控設備會退出競爭並停止傳輸。
  - 最終，只有一個主控設備繼續操作，其他主控設備等待。
* **結果**：勝出的主控繼續傳輸，其他主控進入等待。


![Arbitration](/images/figure_6.png)


## 錯誤偵測與處理機制 Error Detection and Handling

I²C（Inter-Integrated Circuit）是一種穩健的通訊協議，但為了確保資料傳輸的可靠性，它具備多種錯誤偵測與處理機制。以下是其主要的錯誤偵測與處理方式介紹：

| **錯誤類型**               | **描述**                                                                                  | **偵測方式**                                                                 | **處理方式**                                                                                                                                         |
|----------------------------|-------------------------------------------------------------------------------------------|------------------------------------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------------------------|
| **ACK/NACK 錯誤**          | 接收端未正確應答（ACK/NACK 信號）。                                                        | 主機檢查從機是否回應 ACK 或 NACK。                                           | 若收到 NACK，主機可停止傳輸或重試。                                                                                                                   |
| **仲裁失敗**               | 多主機同時傳輸時發生訊號衝突，導致仲裁失敗。                                               | 每個主機監控 SDA 線狀態。                                                   | 輸掉仲裁的主機自動停止傳輸並釋放總線。                                                                                                               |
| **時鐘延展超時**           | 從機通過時鐘延展（Clock Stretching）拖延過久，影響總線通訊。                                | 主機檢測 SCL 長時間維持低電平。                                             | 主機設定超時機制，超時後可終止傳輸並重新初始化。                                                                                                     |
| **停止條件未檢測**         | 停止條件（SDA 從低到高，且 SCL 為高）未正確發送或檢測到。                                    | 主機監控 SDA 和 SCL 線的邏輯變化。                                           | 手動產生停止條件或重啟總線。                                                                                                                         |
| **資料損壞**               | 因為雜訊或電磁干擾，資料傳輸錯誤或位元丟失。                                               | 主機與從機監控 SDA 和 SCL 跳變的正確性。                                     | - 加入 CRC 校驗或重傳機制。<br>- 提升硬體抗雜訊能力（如屏蔽或加濾波器）。                                                                            |
| **總線卡住（SDA/SCL 卡住）** | 因中斷或設備故障，SDA 或 SCL 線卡在低電平，阻塞總線。                                        | 主機檢測線路無法回到空閒狀態（SCL 和 SDA 均為高電平）。                     | - 使用時鐘脈衝恢復技術釋放線路。<br>- 重置卡住的從機或重新初始化總線。                                                                                |
| **設備不回應**             | 從機未正確回應主機的請求（如未回應位址或無 ACK）。                                         | 主機檢測從機無回應或發送 NACK。                                             | - 確認設備位址正確性。<br>- 嘗試重傳或隔離故障設備。                                                                                                 |
| **雜訊與串音**             | 電磁干擾（EMI）或相鄰信號影響導致誤觸發或訊號錯誤。                                         | 偵測資料或時鐘線的異常波形或跳變。                                           | - 使用屏蔽電纜或雙絞線。<br>- 降低總線速度或加入 EMI 濾波元件。                                                                                      |
| **電壓不匹配**             | 不同設備的工作電壓（如 3.3V 和 5V）不一致，導致訊號不穩定。                                  | 在設計階段確認設備電壓是否匹配。                                             | 使用邏輯電平轉換器（如 BSS138）來匹配不同電壓設備。                                                                                                   |
| **設備死鎖**               | 某些從機因內部錯誤無法釋放 SDA 線，導致通訊無法繼續。                                        | 偵測 SDA 線持續低電平且無訊號變化。                                         | - 使用硬體重置（如拉低設備 RESET 引腳）。<br>- 增加設備內部看門狗計時器。                                                                             |
| **多主機協議錯誤**         | 多主機設置不當導致衝突或無法協同工作。                                                     | 主機監控總線仲裁過程中的異常行為。                                           | - 確保所有主機支援多主機模式。<br>- 設計合理的優先級管理策略。                                                                                        |
| **傳輸超時**               | 因雜訊或設備異常，資料傳輸超時，影響通訊效率。                                             | 主機設置超時計時器，檢測長時間無應答的情況。                                 | - 中止當前傳輸並重新初始化。<br>- 對傳輸過程進行重試。                                                                                               |

### **說明：**
- 每個錯誤的處理方式可根據實際應用場景進行調整。
- 在高可靠性場景中，建議結合硬體與軟體多層次處理方式，例如增加監控系統及恢復機制。

----

# I2C 通訊協定的主要挑戰與限制

| **挑戰/限制**         | **詳細描述**                                                                 |
|--------------------|----------------------------------------------------------------------------|
| **通訊速率限制**     | - 標準速率為 100 kbps，快速模式為 400 kbps，超高速模式可達 5 Mbps。<br> - 速度較 SPI 等協定慢，適合低速應用。   |
| **線路長度限制**     | - 長線增加電容負載，限制通訊距離。<br> - 通常僅適用於數公分到數十公分的距離。                               |
| **多主控設計的挑戰**  | - 多主控設備需要精確協調，可能會發生仲裁延遲或失敗。<br> - 同步化問題可能引發錯誤。                   |
| **總線擁堵**         | - 單總線共享兩條信號線，設備多時可能造成瓶頸。<br> - 設備多會導致延遲，尤其在高頻傳輸時。                    |
| **噪聲與干擾敏感性**   | - 易受外部 EMI 干擾，特別是在長線和未屏蔽環境中。<br> - 噪聲會增加信號誤判的風險。                       |
| **錯誤檢測機制缺乏**   | - 沒有內建 CRC 檢查機制，僅提供簡單的 ACK/NACK。<br> - 在高噪聲環境中，數據錯誤難以發現。                     |
| **實現成本與複雜度**   | - 需要精確設計上拉電阻。<br> - 高速模式和多主控模式下，軟體實現與測試較為複雜。                           |
| **地址限制**         | - 7 位地址模式最多支持 127 個設備，會受限於可用地址數量。<br> - 設備地址衝突需要額外處理。                   |
| **無法支持全雙工**     | - 為半雙工協定，無法同時傳送與接收數據，效率低於全雙工協定。                                                |
| **高頻切換的功耗問題**  | - 高速傳輸時，SDA 和 SCL 的頻繁切換會增加功耗。<br> - 電池供電設備需要特別設計以減少功耗。                   |


----

# I2C 與其他通訊協議 (SPI/UART)

| 特性         | **I2C**                               | **SPI**                               | **UART**                              |
|--------------|--------------------------------------|--------------------------------------|--------------------------------------|
| **引腳數量** | 兩條線（SDA, SCL）                   | 四條線（MOSI, MISO, SCK, CS）         | 兩條線（TX, RX）                    |
| **速度**     | 最大 3.4 Mbps（高速模式）            | 可達數十 Mbps（根據硬體而定）        | 通常 115200 bps 或更低               |
| **應用範圍** | 多從機系統，低速設備，簡單應用       | 高速數據傳輸，點對點通信              | 藍牙模組、GPS、外部設備通信         |
| **優點**     | 佔用引腳少，支援多主控，簡單易用      | 高速傳輸，全雙工，簡單直觀            | 低成本，簡單實現，廣泛應用          |
| **缺點**     | 傳輸速度較慢，仲裁較為複雜           | 需要更多引腳，點對點通信              | 傳輸速度較慢，無多設備支持           |

## **結論**
- **I2C**：適合低速通信的多設備系統，特別是設備數量多、對引腳數量有限制的應用，如感測器或顯示模組。
- **SPI**：適合需要較高速度和全雙工數據交換的場景，通常用於存儲裝置、顯示屏和高效能感測器。
- **UART**：適合與外部設備進行簡單、異步的串行通信，廣泛應用於藍牙、GPS 模組和通信接口。


## 深入討論：是否可能 SDA 和 SCL 由不同的主機產生？

**不可能**

根據 I²C 的設計規範，SDA 和 SCL 不能分別由不同的主機產生。這是因為：
1. 仲裁機制確保只有一個主控設備可以操作匯流排（SDA 和 SCL），其他主控設備會停止操作。
2. 如果 SDA 和 SCL 分別由不同主機控制，會破壞仲裁和同步機制，導致數據傳輸失敗或錯誤。
3. 若 SDA 和 SCL 同時由不同的主控設備驅動，I²C 匯流排上的邏輯會失效，導致資料錯誤或匯流排鎖死。
4. 同步機制確保時鐘（SCL）的穩定性，但這也間接要求同一個主控設備需要負責時鐘信號的驅動，否則可能導致資料傳輸中的一致性問題。

當多個主機試圖同時控制總線時，最終只有一個主機能通過仲裁獲得控制權。此時，該主機負責同時驅動 SDA 和 SCL，其餘主機停止傳輸並釋放總線。

### 總結

1. 仲裁 是解決多主控競爭的問題，確保匯流排由單一主控設備控制。
2. 同步 是確保時鐘線（SCL）的一致性，即使多個主控設備驅動也能協調運作。
3. 在 I²C 的設計下，SDA 和 SCL 不可能由不同的主控設備同時驅動。

#### 為什麼最後會由單一主控控制？
這是因為 **仲裁** 和 **同步** 兩者互相協作的結果：

1. 仲裁機制排除其他主控：
    * 仲裁確保匯流排上的 SDA 和 SCL 最終只受單一主控設備驅動。
    * 仲裁失敗的主控設備在仲裁結束後會釋放對匯流排的控制，不再驅動 SDA 和 SCL。
2. 同步機制不影響仲裁結果：
    * 同步只確保多主控設備在仲裁期間的 SCL 時序一致，並不改變 SDA 仲裁的結果。
    * 一旦仲裁結束，SCL 也會完全由仲裁勝出的主控設備驅動。
3. 多主控的設計避免衝突：
    * 仲裁和同步的結合避免了不同主控設備同時驅動 SDA 和 SCL 的情況。
    * I²C 的協定規範，仲裁失敗的主控設備必須立即停止驅動匯流排，確保只有仲裁勝出的主控設備保留控制權。

#### 範例：重複 START 條件期間仲裁

假設有兩個主控設備（Master A 和 Master B）在同一匯流排上，且都試圖發送重複 START 條件：

1. Master A 發送位址「1010 0000」。
2. Master B 發送位址「1010 0011」。

##### 仲裁過程：

* SDA 線上按位比較發送內容：
    * 前七位地址（1010 000）完全相同，仲裁仍在進行中。
    * 第八位（讀/寫位）：Master A 發送 0，Master B 發送 1。
    * SDA 被 Master A 拉低（0），Master B 偵測到差異後退出仲裁。

##### 結果：

* Master A 繼續掌控匯流排，並發送重複 START。
* Master B 等待匯流排釋放後重試。

#### Use of the clock synchronizing mechanism as a handshake (內部使用)

保持 SCL LOW level 有兩種層面, 一個是 Byte 層面, 另一個是 bit 層面.
Byte 層面是發生在 Date 傳輸後, 接收端需要儲存或是反應結果, 需要相應的時間.
Bit 層面則是透過 Low level 來降低 SCL 的速度.

### 仲裁流程在 F/S 模式與 HS 模式的差異

1. F/S 模式仲裁流程
   * 主控代碼（Master Code）傳輸結束 → 仲裁完成。
   * 勝出的主控設備繼續，失敗的主控設備停止參與。
2. Hs 模式
    * 沒有仲裁或時鐘同步，直接由主控設備接管匯流排，適合需要高速傳輸的應用，但不支援多主控環境下的動態仲裁。
