<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a200tsbg484-1" LaunchTime="1605750128" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/impl_1/fpga2_routed.dcp">
  <File Type="ROUTE-PWR" Name="fpga2_power_routed.rpt"/>
  <File Type="PA-TCL" Name="fpga2.tcl"/>
  <File Type="ROUTE-PWR-SUM" Name="fpga2_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="fpga2_reports.tcl"/>
  <File Type="BITSTR-MSK" Name="fpga2.msk"/>
  <File Type="ROUTE-CLK" Name="fpga2_clock_utilization_routed.rpt"/>
  <File Type="RDI-RDI" Name="fpga2.vdi"/>
  <File Type="BG-BIT" Name="fpga2.bit"/>
  <File Type="BG-DRC" Name="fpga2.drc"/>
  <File Type="BG-BGN" Name="fpga2.bgn"/>
  <File Type="BG-BIN" Name="fpga2.bin"/>
  <File Type="BITSTR-RBT" Name="fpga2.rbt"/>
  <File Type="BITSTR-NKY" Name="fpga2.nky"/>
  <File Type="BITSTR-BMM" Name="fpga2_bd.bmm"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="fpga2_methodology_drc_routed.rpt"/>
  <File Type="BITSTR-MMI" Name="fpga2.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="fpga2_methodology_drc_routed.pb"/>
  <File Type="BITSTR-SYSDEF" Name="fpga2.sysdef"/>
  <File Type="ROUTE-DRC-RPX" Name="fpga2_drc_routed.rpx"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="fpga2.ltx"/>
  <File Type="RCFI_FILE" Name="fpga2.rcfi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="OPT-DRC" Name="fpga2_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="fpga2.hwdef"/>
  <File Type="PLACE-IO" Name="fpga2_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="fpga2_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="fpga2_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="fpga2_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="fpga2_incremental_reuse_pre_placed.rpt"/>
  <File Type="ROUTE-DRC" Name="fpga2_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="fpga2_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="fpga2_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="fpga2_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="fpga2_route_status.pb"/>
  <File Type="ROUTE-DCP" Name="fpga2_routed.dcp"/>
  <File Type="ROUTE-ERROR-DCP" Name="fpga2_routed_error.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="fpga2_routed_bb.dcp"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="fpga2_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="fpga2_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="fpga2_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="fpga2_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="fpga2_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="fpga2_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="fpga2_bus_skew_routed.rpx"/>
  <File Type="OPT-DCP" Name="fpga2_opt.dcp"/>
  <File Type="PLACE-DCP" Name="fpga2_placed.dcp"/>
  <File Type="PWROPT-DCP" Name="fpga2_pwropt.dcp"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="fpga2_postplace_pwropt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="fpga2_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="fpga2_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="fpga2_postroute_physopt_bb.dcp"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="fpga2_methodology_drc_routed.rpx"/>
  <File Type="PDI-FILE" Name="fpga2.pdi"/>
  <File Type="CFI_FILE" Name="fpga2.cfi"/>
  <File Type="RNPI_FILE" Name="fpga2.rnpi"/>
  <File Type="NPI_FILE" Name="fpga2.npi"/>
  <File Type="RBD_FILE" Name="fpga2.rbd"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/arbiter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/arbiter.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_cache.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_cache.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_async_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_async_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/axis_gmii_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/axis_gmii_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/axis_gmii_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/axis_gmii_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/debounce_switch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/debounce_switch.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_axis_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_axis_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_axis_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_axis_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g_rgmii.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g_rgmii.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g_rgmii_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g_rgmii_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_core_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/fpga_core_4.v"/>
        <Attr Name="ImportTime" Val="1603988636"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/iddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/iddr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_complete.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/lfsr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/lfsr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/oddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/oddr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/priority_encoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/priority_encoder.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/rgmii_phy_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/rgmii_phy_if.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ssio_ddr_in.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ssio_ddr_in.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/sync_reset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/sync_reset.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sync_signal.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/sync_signal.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_checksum_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_checksum_gen.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_complete.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_ip_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_ip_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_ip_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_ip_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/TWICtl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/TWICtl.vhd"/>
        <Attr Name="ImportTime" Val="1603346834"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/i2cmaster4.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/i2cmaster4.vhd"/>
        <Attr Name="ImportTime" Val="1603943586"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/pmodAD2_ctrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/pmodAD2_ctrl.vhd"/>
        <Attr Name="ImportTime" Val="1603349663"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/fifo_comp_axi_s.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/fifo_comp_axi_s.vhd"/>
        <Attr Name="ImportTime" Val="1602213407"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/timestamp_cnt3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/fpga2.v"/>
        <Attr Name="ImportTime" Val="1603942290"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/timestamp_cnt2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/timestamp_cnt2.vhd"/>
        <Attr Name="ImportTime" Val="1602284718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/fifo_control2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/fifo_control2.vhd"/>
        <Attr Name="ImportTime" Val="1601585192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/dbldabble.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/dbldabble.v"/>
        <Attr Name="ImportTime" Val="1600049250"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/char2std.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/char2std.vhd"/>
        <Attr Name="ImportTime" Val="1603913920"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/bcd2ascii.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/bcd2ascii.vhd"/>
        <Attr Name="ImportTime" Val="1601332089"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/string_gen_4.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/string_gen_4.vhd"/>
        <Attr Name="ImportTime" Val="1603990257"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/i2cmaster3.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/new/i2cmaster3.vhd"/>
        <Attr Name="ImportTime" Val="1603941236"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/fpga.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_core3.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/fpga_core3.v"/>
        <Attr Name="ImportTime" Val="1603919489"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy4.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy4.vhd"/>
        <Attr Name="ImportTime" Val="1603918324"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy3.vhd"/>
        <Attr Name="ImportTime" Val="1603864620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy_2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy_2.vhd"/>
        <Attr Name="ImportTime" Val="1603862283"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy.vhd"/>
        <Attr Name="ImportTime" Val="1603827098"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga_core.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/fpga_core.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ssio_ddr_out.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ssio_ddr_out.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/fpga/defines.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/fpga/defines.v"/>
        <Attr Name="ImportTime" Val="1601680635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/string_gen_3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/new/string_gen_3.vhd"/>
        <Attr Name="ImportTime" Val="1603404107"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga2"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/fpga.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/fpga.xdc"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/eth.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/eth.xdc"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/rgmii_phy_if.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/rgmii_phy_if.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/eth_mac_1g_rgmii.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/eth_mac_1g_rgmii.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/eth_mac_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/eth_mac_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/axis_async_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/syn/axis_async_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/sync_reset.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/syn/sync_reset.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/eth.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/impl_1/fpga2_routed.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PRUNDIR/impl_1/fpga2_routed.dcp"/>
        <Attr Name="ImportTime" Val="1605750127"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="impl_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2020"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
    <Step Id="write_device_image"/>
  </Strategy>
</GenRun>
