Fitter report for LAB2
Tue Nov 15 10:23:47 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 15 10:23:47 2016         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; LAB2                                          ;
; Top-level Entity Name              ; LAB2                                          ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 3,183 / 33,216 ( 10 % )                       ;
;     Total combinational functions  ; 2,861 / 33,216 ( 9 % )                        ;
;     Dedicated logic registers      ; 1,911 / 33,216 ( 6 % )                        ;
; Total registers                    ; 1911                                          ;
; Total pins                         ; 18 / 475 ( 4 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 391,232 / 483,840 ( 81 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
+--------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5140 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5140 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4710    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 192     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 235     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in X:/ElectronicsForES/nios_uart/output/LAB2.pin.


+------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                  ;
+---------------------------------------------+--------------------------------------------------+
; Resource                                    ; Usage                                            ;
+---------------------------------------------+--------------------------------------------------+
; Total logic elements                        ; 3,183 / 33,216 ( 10 % )                          ;
;     -- Combinational with no register       ; 1272                                             ;
;     -- Register only                        ; 322                                              ;
;     -- Combinational with a register        ; 1589                                             ;
;                                             ;                                                  ;
; Logic element usage by number of LUT inputs ;                                                  ;
;     -- 4 input functions                    ; 1438                                             ;
;     -- 3 input functions                    ; 1038                                             ;
;     -- <=2 input functions                  ; 385                                              ;
;     -- Register only                        ; 322                                              ;
;                                             ;                                                  ;
; Logic elements by mode                      ;                                                  ;
;     -- normal mode                          ; 2656                                             ;
;     -- arithmetic mode                      ; 205                                              ;
;                                             ;                                                  ;
; Total registers*                            ; 1,911 / 34,593 ( 6 % )                           ;
;     -- Dedicated logic registers            ; 1,911 / 33,216 ( 6 % )                           ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                ;
;                                             ;                                                  ;
; Total LABs:  partially or completely used   ; 262 / 2,076 ( 13 % )                             ;
; User inserted logic elements                ; 0                                                ;
; Virtual pins                                ; 0                                                ;
; I/O pins                                    ; 18 / 475 ( 4 % )                                 ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                   ;
; Global signals                              ; 13                                               ;
; M4Ks                                        ; 102 / 105 ( 97 % )                               ;
; Total block memory bits                     ; 391,232 / 483,840 ( 81 % )                       ;
; Total block memory implementation bits      ; 470,016 / 483,840 ( 97 % )                       ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                   ;
; PLLs                                        ; 0 / 4 ( 0 % )                                    ;
; Global clocks                               ; 13 / 16 ( 81 % )                                 ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                    ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                    ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                                     ;
; Peak interconnect usage (total/H/V)         ; 33% / 34% / 34%                                  ;
; Maximum fan-out node                        ; clk_0~clkctrl                                    ;
; Maximum fan-out                             ; 1780                                             ;
; Highest non-global fan-out signal           ; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_stall~0 ;
; Highest non-global fan-out                  ; 693                                              ;
; Total fan-out                               ; 19411                                            ;
; Average fan-out                             ; 3.74                                             ;
+---------------------------------------------+--------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                         ;
+---------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                       ;                                ;
; Total logic elements                        ; 2909 / 33216 ( 8 % ) ; 121 / 33216 ( < 1 % ) ; 153 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1158                 ; 49                    ; 65                    ; 0                              ;
;     -- Register only                        ; 309                  ; 5                     ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 1442                 ; 67                    ; 80                    ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1332                 ; 41                    ; 65                    ; 0                              ;
;     -- 3 input functions                    ; 950                  ; 29                    ; 59                    ; 0                              ;
;     -- <=2 input functions                  ; 318                  ; 46                    ; 21                    ; 0                              ;
;     -- Register only                        ; 309                  ; 5                     ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 2404                 ; 112                   ; 140                   ; 0                              ;
;     -- arithmetic mode                      ; 196                  ; 4                     ; 5                     ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Total registers                             ; 1751                 ; 72                    ; 88                    ; 0                              ;
;     -- Dedicated logic registers            ; 1751 / 33216 ( 5 % ) ; 72 / 33216 ( < 1 % )  ; 88 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 234 / 2076 ( 11 % )  ; 15 / 2076 ( < 1 % )   ; 15 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                       ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 18                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 391232               ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 470016               ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 102 / 105 ( 97 % )   ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 7 / 20 ( 35 % )      ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                       ;                       ;                                ;
; Connections                                 ;                      ;                       ;                       ;                                ;
;     -- Input Connections                    ; 265                  ; 64                    ; 142                   ; 0                              ;
;     -- Registered Input Connections         ; 124                  ; 38                    ; 96                    ; 0                              ;
;     -- Output Connections                   ; 280                  ; 5                     ; 186                   ; 0                              ;
;     -- Registered Output Connections        ; 4                    ; 4                     ; 149                   ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                       ;                                ;
;     -- Total Connections                    ; 18386                ; 544                   ; 974                   ; 0                              ;
;     -- Registered Connections               ; 6233                 ; 310                   ; 595                   ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; External Connections                        ;                      ;                       ;                       ;                                ;
;     -- Top                                  ; 184                  ; 52                    ; 309                   ; 0                              ;
;     -- pzdyqx:nabboc                        ; 52                   ; 0                     ; 17                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 309                  ; 17                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                       ;                                ;
;     -- Input Ports                          ; 44                   ; 10                    ; 29                    ; 0                              ;
;     -- Output Ports                         ; 22                   ; 4                     ; 45                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 5                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 3                     ; 35                    ; 0                              ;
;                                             ;                      ;                       ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                     ; 24                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_0                ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_port_to_the_pio_0 ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_n              ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; out_port_from_the_pio_1[0] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[1] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[2] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[4] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[5] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_1[6] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[0] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[1] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[2] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[4] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[5] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_2[6] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_pio_3    ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )  ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 59 ( 14 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 58 ( 2 % )  ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; out_port_from_the_pio_2[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; out_port_from_the_pio_2[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; out_port_from_the_pio_1[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; out_port_from_the_pio_2[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; out_port_from_the_pio_1[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; out_port_from_the_pio_1[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; out_port_from_the_pio_1[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; out_port_from_the_pio_3                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; out_port_from_the_pio_1[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; in_port_to_the_pio_0                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk_0                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; out_port_from_the_pio_1[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; out_port_from_the_pio_1[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; out_port_from_the_pio_2[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; out_port_from_the_pio_2[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; out_port_from_the_pio_2[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; out_port_from_the_pio_2[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                         ; Library Name ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LAB2                                                                                           ; 3183 (2)    ; 1911 (0)                  ; 0 (0)         ; 391232      ; 102  ; 4            ; 0       ; 2         ; 18   ; 0            ; 1272 (2)     ; 322 (0)           ; 1589 (0)         ; |LAB2                                                                                                                                                                                                                                                                       ;              ;
;    |pzdyqx:nabboc|                                                                              ; 121 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 5 (0)             ; 67 (0)           ; |LAB2|pzdyqx:nabboc                                                                                                                                                                                                                                                         ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                            ; 121 (10)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (1)       ; 5 (1)             ; 67 (8)           ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                            ;              ;
;          |CJQJ5354:TWMW7206|                                                                    ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                                          ;              ;
;          |MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|                          ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1                                                                                                                                                                ;              ;
;             |CJQJ5354:AJQA6937|                                                                 ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                              ;              ;
;          |PZMU7345:HHRH5434|                                                                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                                          ;              ;
;          |VELJ8121:JDCF0099|                                                                    ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 5 (5)            ; |LAB2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                           ; 153 (109)   ; 88 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (50)      ; 8 (8)             ; 80 (54)          ; |LAB2|sld_hub:auto_hub                                                                                                                                                                                                                                                      ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                 ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |LAB2|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                              ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                               ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |LAB2|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                            ;              ;
;    |uart_com:uart_com_inst|                                                                     ; 2907 (0)    ; 1751 (0)                  ; 0 (0)         ; 391232      ; 102  ; 4            ; 0       ; 2         ; 0    ; 0            ; 1156 (0)     ; 309 (0)           ; 1442 (1)         ; |LAB2|uart_com:uart_com_inst                                                                                                                                                                                                                                                ;              ;
;       |cpu_0:the_cpu_0|                                                                         ; 2308 (1961) ; 1487 (1305)               ; 0 (0)         ; 62528       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 820 (655)    ; 262 (219)         ; 1226 (1085)      ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_bht_module:cpu_0_bht|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_8pf1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated                                                                                                                                            ;              ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_29f1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_6bf1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_6bf1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_dc_victim_module:cpu_0_dc_victim|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                               ;              ;
;                |altsyncram_9vc1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_qed1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_h5g1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_h5g1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                         ;              ;
;                |mult_add_4cr2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                         ;              ;
;                |mult_add_6cr2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                  ; 272 (23)    ; 182 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (23)      ; 43 (0)            ; 141 (0)          ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|               ; 141 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 43 (0)            ; 52 (0)           ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|              ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                    ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                 ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                   ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                         ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 44 (44)          ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_87f1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_97f1:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add17|                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17                                                                                                                                                                                                              ;              ;
;             |add_sub_8ri:auto_generated|                                                        ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated                                                                                                                                                                                   ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                      ; 153 (153)   ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 47 (47)          ; |LAB2|uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                        ; 71 (71)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 35 (35)          ; |LAB2|uart_com:uart_com_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                          ; 31 (31)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                             ; 162 (43)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (30)      ; 17 (0)            ; 91 (12)          ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                      ; 69 (69)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 39 (39)          ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                  ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                  ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |onchip_memory2_0:the_onchip_memory2_0|                                                   ; 46 (0)      ; 2 (0)                     ; 0 (0)         ; 327680      ; 80   ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0                                                                                                                                                                                                          ;              ;
;          |altsyncram:the_altsyncram|                                                            ; 46 (0)      ; 2 (0)                     ; 0 (0)         ; 327680      ; 80   ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                ;              ;
;             |altsyncram_j6c1:auto_generated|                                                    ; 46 (2)      ; 2 (2)                     ; 0 (0)         ; 327680      ; 80   ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (2)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated                                                                                                                                                 ;              ;
;                |decode_3oa:decode3|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3                                                                                                                              ;              ;
;                |decode_3oa:deep_decode|                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode                                                                                                                          ;              ;
;                |mux_0kb:mux2|                                                                   ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|mux_0kb:mux2                                                                                                                                    ;              ;
;       |onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|                                  ; 25 (25)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 6 (6)            ; |LAB2|uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1                                                                                                                                                                                         ;              ;
;       |pio_0:the_pio_0|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_0:the_pio_0                                                                                                                                                                                                                                ;              ;
;       |pio_0_s1_arbitrator:the_pio_0_s1|                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_0_s1_arbitrator:the_pio_0_s1                                                                                                                                                                                                               ;              ;
;       |pio_1:the_pio_1|                                                                         ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |LAB2|uart_com:uart_com_inst|pio_1:the_pio_1                                                                                                                                                                                                                                ;              ;
;       |pio_1_s1_arbitrator:the_pio_1_s1|                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_1_s1_arbitrator:the_pio_1_s1                                                                                                                                                                                                               ;              ;
;       |pio_2:the_pio_2|                                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |LAB2|uart_com:uart_com_inst|pio_2:the_pio_2                                                                                                                                                                                                                                ;              ;
;       |pio_2_s1_arbitrator:the_pio_2_s1|                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_2_s1_arbitrator:the_pio_2_s1                                                                                                                                                                                                               ;              ;
;       |pio_3:the_pio_3|                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_3:the_pio_3                                                                                                                                                                                                                                ;              ;
;       |pio_3_s1_arbitrator:the_pio_3_s1|                                                        ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|pio_3_s1_arbitrator:the_pio_3_s1                                                                                                                                                                                                               ;              ;
;       |timer_0:the_timer_0|                                                                     ; 147 (147)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 30 (30)           ; 90 (90)          ; |LAB2|uart_com:uart_com_inst|timer_0:the_timer_0                                                                                                                                                                                                                            ;              ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                    ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |LAB2|uart_com:uart_com_inst|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                           ;              ;
;       |uart_com_reset_clk_0_domain_synch_module:uart_com_reset_clk_0_domain_synch|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LAB2|uart_com:uart_com_inst|uart_com_reset_clk_0_domain_synch_module:uart_com_reset_clk_0_domain_synch                                                                                                                                                                     ;              ;
+-------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+
; out_port_from_the_pio_1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; out_port_from_the_pio_3    ; Output   ; --            ; --            ; --                    ; --  ;
; clk_0                      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; reset_n                    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; in_port_to_the_pio_0       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; clk_0                                                      ;                   ;         ;
; reset_n                                                    ;                   ;         ;
;      - uart_com:uart_com_inst|reset_n_sources~0            ; 1                 ; 6       ;
; in_port_to_the_pio_0                                       ;                   ;         ;
;      - uart_com:uart_com_inst|pio_0:the_pio_0|read_mux_out ; 1                 ; 6       ;
+------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                            ; JTAG_X1_Y19_N0     ; 23      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                            ; JTAG_X1_Y19_N0     ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 170     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                           ; JTAG_X1_Y19_N0     ; 5       ; Async. clear, Clock                                ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk_0                                                                                                                                                                                                                                     ; PIN_N2             ; 1775    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                     ; LCFF_X29_Y23_N19   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                      ; LCFF_X22_Y19_N15   ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0                                                                                                                         ; LCFF_X64_Y15_N19   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1                                                                                                                         ; LCFF_X64_Y15_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2                                                                                                                         ; LCFF_X63_Y15_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3                                                                                                                         ; LCFF_X63_Y15_N9    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4                                                                                                                         ; LCFF_X63_Y19_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5                                                                                                                         ; LCFF_X63_Y19_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6                                                                                                                         ; LCFF_X64_Y19_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                                                                                                                         ; LCFF_X64_Y19_N1    ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                                                                                                                         ; LCCOMB_X22_Y19_N22 ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                                                                            ; LCCOMB_X64_Y15_N12 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                ; LCCOMB_X34_Y14_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                     ; LCCOMB_X27_Y19_N16 ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                    ; LCFF_X28_Y23_N9    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                    ; LCFF_X29_Y23_N5    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                    ; LCCOMB_X29_Y23_N18 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                  ; LCFF_X29_Y26_N1    ; 78      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                          ; LCCOMB_X29_Y26_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                         ; LCCOMB_X29_Y26_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~18                                                                                                                                                                                                         ; LCCOMB_X29_Y26_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                            ; LCCOMB_X27_Y25_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                         ; LCFF_X27_Y26_N1    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                               ; LCCOMB_X27_Y26_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~22                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~11                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~17                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                                                                    ; LCCOMB_X28_Y25_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                                                                               ; LCCOMB_X28_Y25_N20 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                                                                                                                               ; LCCOMB_X28_Y25_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                       ; LCFF_X27_Y26_N19   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                      ; LCFF_X28_Y26_N31   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                       ; LCFF_X28_Y26_N19   ; 49      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                       ; LCFF_X28_Y26_N25   ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                ; LCCOMB_X28_Y26_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                      ; LCFF_X25_Y26_N17   ; 23      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                              ; LCCOMB_X35_Y17_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]~0                                                                                                                                                                              ; LCCOMB_X38_Y17_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]~1                                                                                                                                                                              ; LCCOMB_X38_Y18_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                         ; LCCOMB_X29_Y18_N24 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                        ; LCCOMB_X33_Y19_N8  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                            ; LCCOMB_X33_Y19_N20 ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]~0                                                                                                                                                                              ; LCCOMB_X33_Y19_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                         ; LCFF_X40_Y19_N31   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_wr_active                                                                                                                                                                                ; LCFF_X33_Y17_N1    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                               ; LCCOMB_X34_Y20_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                              ; LCFF_X44_Y21_N17   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                     ; LCFF_X42_Y18_N13   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                     ; LCFF_X41_Y23_N1    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                            ; LCCOMB_X38_Y17_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                          ; LCCOMB_X37_Y20_N18 ; 693     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                ; LCFF_X38_Y24_N9    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                             ; LCCOMB_X48_Y22_N8  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                             ; LCFF_X37_Y22_N23   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; LCCOMB_X30_Y22_N8  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; LCCOMB_X36_Y20_N24 ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                            ; LCFF_X41_Y20_N25   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; LCFF_X41_Y20_N29   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                            ; LCCOMB_X35_Y23_N0  ; 149     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                             ; LCCOMB_X37_Y25_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                       ; LCCOMB_X37_Y25_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                  ; LCFF_X36_Y20_N5    ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; LCFF_X37_Y21_N1    ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; LCFF_X48_Y22_N13   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X23_Y20_N5    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y20_N6  ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X24_Y20_N18 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X23_Y20_N18 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X23_Y20_N24 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X24_Y25_N1    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[25]~83             ; LCCOMB_X24_Y21_N4  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[37]~85             ; LCCOMB_X24_Y21_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]~12              ; LCCOMB_X27_Y25_N20 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X27_Y25_N2  ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X27_Y25_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X29_Y17_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; LCFF_X23_Y20_N23   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~13                                                                                               ; LCCOMB_X24_Y20_N28 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[16]~19                                                                                              ; LCCOMB_X25_Y22_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input6                                                                                                        ; LCCOMB_X27_Y20_N28 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field[2]~1                                                                                                                                                                        ; LCCOMB_X35_Y17_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                 ; LCCOMB_X41_Y18_N28 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_tag_wr_port_en                                                                                                                                                                                  ; LCCOMB_X41_Y19_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                  ; LCCOMB_X24_Y20_N14 ; 1314    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; LCFF_X30_Y17_N5    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]~0                                                                                                                                                                                ; LCCOMB_X30_Y21_N14 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; LCCOMB_X29_Y22_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; LCCOMB_X29_Y22_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                        ; LCCOMB_X36_Y21_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_wraddress[3]~5                                                                                                                                                                              ; LCCOMB_X36_Y21_N28 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                        ; LCCOMB_X30_Y22_N24 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[23]~32                                                                                                                                                                        ; LCCOMB_X33_Y19_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|process_134~0                                                                                                                                                                                      ; LCCOMB_X43_Y20_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X27_Y22_N30 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                           ; LCCOMB_X28_Y20_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; LCCOMB_X28_Y20_N10 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; LCCOMB_X28_Y20_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~1                                                                                                                                                                              ; LCCOMB_X27_Y13_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; LCFF_X27_Y22_N17   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; LCCOMB_X30_Y16_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; LCCOMB_X27_Y17_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X27_Y22_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; LCCOMB_X27_Y22_N10 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X23_Y13_N16 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode822w[2]~0                                                                                 ; LCCOMB_X31_Y20_N0  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode835w[2]~0                                                                                 ; LCCOMB_X31_Y20_N6  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode843w[2]~0                                                                                 ; LCCOMB_X31_Y20_N26 ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode822w[2]                                                                               ; LCCOMB_X31_Y20_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode835w[2]~4                                                                             ; LCCOMB_X31_Y20_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode843w[2]                                                                               ; LCCOMB_X31_Y20_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|pio_1:the_pio_1|process_0~2                                                                                                                                                                                        ; LCCOMB_X32_Y13_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|pio_2:the_pio_2|process_0~3                                                                                                                                                                                        ; LCCOMB_X32_Y13_N6  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|reset_n_sources~0                                                                                                                                                                                                  ; LCCOMB_X28_Y22_N8  ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|control_wr_strobe~0                                                                                                                                                                            ; LCCOMB_X31_Y14_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|period_h_wr_strobe~3                                                                                                                                                                           ; LCCOMB_X31_Y14_N20 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|period_l_wr_strobe~2                                                                                                                                                                           ; LCCOMB_X31_Y14_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|process_0~0                                                                                                                                                                                    ; LCCOMB_X31_Y14_N28 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|process_0~1                                                                                                                                                                                    ; LCCOMB_X31_Y14_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                  ; LCCOMB_X31_Y14_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_com:uart_com_inst|uart_com_reset_clk_0_domain_synch_module:uart_com_reset_clk_0_domain_synch|data_out                                                                                                                                ; LCFF_X24_Y20_N15   ; 224     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~CLKDRUSER                                                                                    ; JTAG_X1_Y19_N0     ; 23      ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                      ; JTAG_X1_Y19_N0     ; 170     ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                   ; JTAG_X1_Y19_N0     ; 5       ; Global Clock         ; GCLK0            ; --                        ;
; clk_0                                                                                                             ; PIN_N2             ; 1775    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 ; LCFF_X64_Y19_N1    ; 20      ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 ; LCCOMB_X22_Y19_N22 ; 17      ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                             ; LCCOMB_X27_Y19_N16 ; 9       ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                            ; LCCOMB_X29_Y23_N18 ; 4       ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                          ; LCFF_X29_Y26_N1    ; 78      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                               ; LCFF_X27_Y26_N19   ; 12      ; Global Clock         ; GCLK11           ; --                        ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                          ; LCCOMB_X24_Y20_N14 ; 1314    ; Global Clock         ; GCLK10           ; --                        ;
; uart_com:uart_com_inst|reset_n_sources~0                                                                          ; LCCOMB_X28_Y22_N8  ; 2       ; Global Clock         ; GCLK13           ; --                        ;
; uart_com:uart_com_inst|uart_com_reset_clk_0_domain_synch_module:uart_com_reset_clk_0_domain_synch|data_out        ; LCFF_X24_Y20_N15   ; 224     ; Global Clock         ; GCLK12           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                          ; 693     ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                            ; 150     ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|address_reg_a[1]                                                                                                    ; 90      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[10]~12                                                                                                                          ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[9]~11                                                                                                                           ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[8]~10                                                                                                                           ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[7]~9                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[6]~8                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[5]~7                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[4]~6                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[3]~5                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[2]~4                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[1]~3                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[0]~2                                                                                                                            ; 80      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                                        ; 73      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[11]~13                                                                                                                          ; 64      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_active                                                                                                                                                                                   ; 54      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                    ; 52      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                       ; 49      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[1]~1                                                                                                                                                                                        ; 48      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[1]~0                                                                                                                                                                                        ; 48      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_src2_reg[11]~31                                                                                                                                                                                  ; 48      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_src2_reg[11]~30                                                                                                                                                                                  ; 48      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                            ; 43      ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~8                                                                                                                ; 43      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; 43      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                           ; 42      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                                            ; 41      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                     ; 41      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                     ; 40      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_bypass_pending                                                                                                                                                                               ; 40      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                          ; 40      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; 38      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                       ; 37      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_a_not_src                                                                                                                                                                                   ; 37      ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~0                                                                                                 ; 37      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                          ; 37      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                          ; 35      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; 34      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                ; 34      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field[2]                                                                                                                                                                          ; 34      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_regnum_a_cmp_D                                                                                                                                                                                   ; 34      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_instruction_master_read_data_valid_onchip_memory2_0_s1_shift_register                                                                                 ; 33      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|norm_intr_req~0                                                                                                                                                                                    ; 33      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_read_data_valid_onchip_memory2_0_s1_shift_register                                                                                        ; 33      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                             ; 33      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                       ; 33      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                          ; 33      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode822w[2]                                                                               ; 32      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode835w[2]~4                                                                             ; 32      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                  ; 32      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|process_0~1                                                                                                                                                                                    ; 32      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|process_0~0                                                                                                                                                                                    ; 32      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode822w[2]~0                                                                                 ; 32      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode835w[2]~0                                                                                 ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|address_reg_a[0]                                                                                                    ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_rot_rn[4]                                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                     ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                            ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                  ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_mem                                                                                                                                                                                         ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_fill_bit                                                                                                                                                                                     ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[27]~45                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                     ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_hi_imm16                                                                                                                                                                                    ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_logic_op[0]                                                                                                                                                                                      ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_logic_op[1]                                                                                                                                                                                      ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result~0                                                                                                                                                                                     ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[23]~32                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                        ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                             ; 32      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Add8~3                                                                                                                                                                                             ; 32      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                          ; 29      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~13                                                                                               ; 29      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                            ; 27      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                              ; 26      ;
; uart_com:uart_com_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[22]~1                                                                                                           ; 26      ;
; uart_com:uart_com_inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|jtag_uart_0_avalon_jtag_slave_in_a_read_cycle                                                                                           ; 25      ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~16                                                                                                                                   ; 25      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_sh16                                                                                                                                                                                    ; 25      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[11]~1                                                                                                                                                                                         ; 24      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[11]~0                                                                                                                                                                                         ; 24      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[5]                                                                                                                                                                                    ; 24      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[27]~7                                                                                                                                                                         ; 24      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                       ; 24      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_b_is_dst                                                                                                                                                                                    ; 24      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                      ; 23      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                           ; 23      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; 23      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_write                                                                                                                                                                                   ; 23      ;
; uart_com:uart_com_inst|timer_0_s1_arbitrator:the_timer_0_s1|timer_0_s1_in_a_read_cycle~2                                                                                                                                                  ; 22      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                           ; 22      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; 22      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_granted_onchip_memory2_0_s1~0                                                                                                             ; 21      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                           ; 21      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; 21      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                              ; 20      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[3]~3                                                                                                                         ; 20      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[1]~2                                                                                                                         ; 20      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[2]~1                                                                                                                         ; 20      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[0]~0                                                                                                                         ; 20      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                             ; 20      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                           ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                      ; 19      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                              ; 18      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                              ; 18      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                            ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[25]~83             ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_ld_signed                                                                                                                                                                                   ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                           ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                           ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_src2_hazard_E                                                                                                                                                                                    ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                            ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                                     ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_bht_data[1]                                                                                                                                                                                      ; 18      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                                        ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                                                   ; 17      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                 ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                                       ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                          ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                               ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                        ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_valid_jmp_indirect                                                                                                                                                                               ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                                                                     ; 17      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_regnum_b_cmp_D                                                                                                                                                                                   ; 17      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|period_l_wr_strobe~2                                                                                                                                                                           ; 16      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|period_h_wr_strobe~3                                                                                                                                                                           ; 16      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:deep_decode|w_anode843w[2]                                                                               ; 16      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal6~3                                                                                                                                                                                       ; 16      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal6~2                                                                                                                                                                                       ; 16      ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal6~1                                                                                                                                                                                       ; 16      ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|decode_3oa:decode3|w_anode843w[2]~0                                                                                 ; 16      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                                                                ; 16      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[25]~18             ; 16      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; 16      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[15]~6                                                                                                                                                                         ; 16      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[0]                                                                                                                                                                            ; 16      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[5]                                                                                                                                                                            ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                    ; 15      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_src2[30]~0                                                                                                                                                                                       ; 15      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                            ; 15      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[2]                                                                                                                                                                                            ; 15      ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_qualified_request_cpu_0_jtag_debug_module                                                                                  ; 15      ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_latency_counter                                                                                                                      ; 15      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                                                                              ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                         ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]~12              ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                                                                     ; 14      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[0]                                                                                                                                                                            ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|LAFY5161[0]                                                                                                                                                                  ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                            ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                            ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[1]                                                                                                                                                                                            ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                            ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_tag_field_nxt~0                                                                                                                                                                          ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                    ; 13      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[1]                                                                                                                                                                            ; 13      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                      ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                                                           ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_src2_imm[30]~11                                                                                                                                                                                  ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                                                               ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal171~1                                                                                                                                                                                         ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                            ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                            ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[7]~1                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[7]~0                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                                            ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[5]                                                                                                                                                                                            ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                   ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_line[6]                                                                                                                                                                                    ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[0]                                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[1]                                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[2]                                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[3]                                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[4]                                                                                                                                                                                          ; 12      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[3]                                                                                                                                                                            ; 12      ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[13]~12                                                                                                                               ; 11      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                           ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_starting_d1                                                                                                                                                                              ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_shift_rot                                                                                                                                                                                   ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_starting~0                                                                                                                                                                               ; 11      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_requests_onchip_memory2_0_s1                                                                                                              ; 11      ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                               ; 11      ;
; uart_com:uart_com_inst|pio_3:the_pio_3|Equal0~0                                                                                                                                                                                           ; 11      ;
; uart_com:uart_com_inst|pio_1_s1_arbitrator:the_pio_1_s1|cpu_0_data_master_granted_pio_1_s1                                                                                                                                                ; 11      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[2]                                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|irsr_reg[2]~0                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                            ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~58                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~54                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~50                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~46                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~42                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~38                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~34                                                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                         ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                         ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                                                               ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                     ; 10      ;
; uart_com:uart_com_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|r_0~2                                                                                                                                             ; 10      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_instruction_master_requests_onchip_memory2_0_s1~0                                                                                                     ; 10      ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_arb_addend[1]                                                                                                                           ; 10      ;
; uart_com:uart_com_inst|pio_1_s1_arbitrator:the_pio_1_s1|internal_cpu_0_data_master_qualified_request_pio_1_s1~0                                                                                                                           ; 10      ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                          ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                         ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~76                                                                                                                                                                             ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~72                                                                                                                                                                             ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~68                                                                                                                                                                             ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[2]~0                                                                                                                                                                                          ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset[2]                                                                                                                                                                               ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                              ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal171~0                                                                                                                                                                                         ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[0]                                                                                                                                                                                    ; 9       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdatavalid_d1                                                                                                                                                                                 ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                    ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                                                                    ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[4]                                                                                                                                                                                    ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_want_fill                                                                                                                                                                                     ; 9       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run                                                                                                                                           ; 9       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                  ; 9       ;
; uart_com:uart_com_inst|pio_2_s1_arbitrator:the_pio_2_s1|cpu_0_data_master_granted_pio_2_s1                                                                                                                                                ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                           ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                           ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                           ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[6]                                                                                                                                                                            ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[5]                                                                                                                                                                            ; 9       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[4]                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                         ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal9~1                                                                                                         ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]                                                                                                                                                                  ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[1]                                                                                                                                                                  ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[2]                                                                                                                                                                  ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                       ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal276~0                                                                                                                                                                                         ; 8       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[29]~21                                                                                                                               ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~2                                                                                                                                                  ; 8       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                           ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_pass2                                                                                                                                                                                        ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_sel_fill2                                                                                                                                                                                    ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_pass3                                                                                                                                                                                        ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_sel_fill3                                                                                                                                                                                    ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_pass1                                                                                                                                                                                        ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_sel_fill1                                                                                                                                                                                    ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_slow_ld_data_fill_bit                                                                                                                                                                            ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_pass0                                                                                                                                                                                        ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_sel_fill0                                                                                                                                                                                    ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal171~2                                                                                                                                                                                         ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                        ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                                                            ; 8       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~1                                                                                                                                                                              ; 8       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                   ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|process_134~0                                                                                                                                                                                      ; 8       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[3]                                                                                                                                                                                ; 8       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[0]                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[3]                                                                                                                                                                  ; 7       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[5]~99                                                                                                                                ; 7       ;
; uart_com:uart_com_inst|pio_2:the_pio_2|process_0~3                                                                                                                                                                                        ; 7       ;
; uart_com:uart_com_inst|pio_1:the_pio_1|process_0~2                                                                                                                                                                                        ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_tag_wraddress[3]~5                                                                                                                                                                              ; 7       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[21]~13                                                                                                                               ; 7       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_0~3                                                                                                                                                           ; 7       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                     ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                        ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[1]~3                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[0]~2                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0]~0                                                                                                                ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]~0                                                                                                                                                                                ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                                                                            ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[1]                                                                                                                                                                                    ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                                                                            ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[11]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[12]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[13]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[14]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[15]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[16]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[17]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|av_wr_data_transfer~0                                                                                                                                                                              ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[2]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[3]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[4]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[5]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[6]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[7]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[8]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[9]                                                                                                                                                                                          ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[10]                                                                                                                                                                                         ; 7       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[17]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[13]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[15]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[16]                                                                                                                                                                                   ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_wr_active                                                                                                                                                                                  ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_rd_data_first                                                                                                                                                                              ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_valid                                                                                                                                                                                            ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[10]                                                                                                                                                                           ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[7]                                                                                                                                                                            ; 7       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[6]                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[4]                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[0]                                                                                                      ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[1]                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[4]                                                                                                      ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; 6       ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[12]~0                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                                                                                                                                              ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[17]                                                                                    ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                        ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[3]~6                                                                                                                                                                                          ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[4]~5                                                                                                                                                                                          ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[5]~4                                                                                                                                                                                          ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_tag_wr_port_addr~0                                                                                                                                                                              ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_issue                                                                                                                                                                                            ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                             ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[31]                                                                                                                                                                                         ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[5]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[6]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[7]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[8]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[9]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[10]                                                                                                                                                                                    ; 6       ;
; uart_com:uart_com_inst|timer_0_s1_arbitrator:the_timer_0_s1|cpu_0_data_master_requests_timer_0_s1~3                                                                                                                                       ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                                                                ; 6       ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|internal_cpu_0_data_master_requests_onchip_memory2_0_s1~0                                                                                                   ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[3]                                                                                                                                                                                     ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_wr_starting                                                                                                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_cdr                       ; 6       ;
; uart_com:uart_com_inst|pio_3_s1_arbitrator:the_pio_3_s1|cpu_0_data_master_requests_pio_3_s1~1                                                                                                                                             ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[11]                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[12]                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[13]                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[14]                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[9]                                                                                                                                                                            ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[15]                                                                                                                                                                           ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[8]                                                                                                                                                                            ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                ; 6       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                       ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_tag_field[6]                                                                                                                                                                             ; 6       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_tag_field[1]                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~22                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~17                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~11                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irf_reg[3][0]~18                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[3][1]                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[7]                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[5]                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[9]                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[2]                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal3~0                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                    ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[10]                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[5]                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[7]                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[1]                                                                                                      ; 5       ;
; ~GND                                                                                                                                                                                                                                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_granted_jtag_uart_0_avalon_jtag_slave                                                                                 ; 5       ;
; uart_com:uart_com_inst|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[13]~1                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|control_wr_strobe~0                                                                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|period_h_wr_strobe~2                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|clr_break_line                                                                                                                                                                                     ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_iw[6]                                                                                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|Equal0~1                                                                                                             ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal154~4                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                                                             ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_status_reg_pie                                                                                                                                                                                   ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                                                               ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                                                               ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[11]~108                                                                                                                                                                       ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[12]~105                                                                                                                                                                       ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[13]~102                                                                                                                                                                       ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[14]~99                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[15]~96                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[16]~93                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[17]~90                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[18]~87                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[19]~84                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[20]~81                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[21]~78                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[22]~75                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[23]~72                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[24]~69                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[25]~66                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[26]~63                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[27]~60                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[28]~57                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[29]~54                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[30]~51                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[31]~48                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[0]                                                                                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]~0                                                                                                                                                                              ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[1]~44                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[2]~40                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[3]~36                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[4]~32                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[5]~28                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[6]~24                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[7]~20                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[8]~16                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[9]~13                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[10]~10                                                                                                                                                                        ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_data_unfiltered[0]~5                                                                                                                                                                          ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~0                                                                                                                                                                              ; 5       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|p1_cpu_0_data_master_latency_counter~1                                                                                                                          ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                       ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[18]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[19]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[20]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[21]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[22]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[23]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[24]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[25]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[26]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[27]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[28]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[29]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[30]                                                                                                                                                                                         ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[35]        ; 5       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                          ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_rd_addr_starting                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[12]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[14]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[15]                                                                                                                                                                                           ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_valid~0                                                                                                                                                                                          ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[0]                                                                                                                                                                                          ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src1[1]                                                                                                                                                                                          ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                              ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                             ; 5       ;
; uart_com:uart_com_inst|pio_0_s1_arbitrator:the_pio_0_s1|cpu_0_data_master_granted_pio_0_s1~3                                                                                                                                              ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave~1                                                                              ; 5       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                               ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[2]                                                                                                                                                                                     ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[4]                                                                                                                                                                                     ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[5]                                                                                                                                                                                     ; 5       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                               ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_shift_rot_stall                                                                                                                                                                                  ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_slow_inst_sel                                                                                                                                                                                    ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                       ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_has_started                                                                                                                                                                              ; 5       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[1]                                                                                                                                                                            ; 5       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[2]                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|Equal3~0                                                                                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[8]                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[10]                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[3]                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PTOI8526                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[11]                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[14]                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[6]                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[2]                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[8]                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field_nxt[1]~10                                                                                                                                                                   ; 4       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_1~5                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal6~4                                                                                                                                                                                       ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_rot                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal6~0                                                                                                                                                                                       ; 4       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|Equal0~10                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~0                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_byteenable_nxt[0]~0                                                                                                                                                                              ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[2]                                                                                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[1]                                                                                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[0]                                                                                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[8]~17                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[7]~15                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[6]~13                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[5]~11                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[4]~9                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[3]~7                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[2]~5                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[1]~3                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_rd_port_addr[0]~1                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_byte_en~2                                                                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[8]~11                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[7]~10                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[6]~9                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[5]~8                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[4]~7                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[3]~6                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[2]~5                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[1]~3                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_addr[0]~1                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                 ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[3]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[4]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[5]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[6]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[7]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[1]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[2]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[31]                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[23]                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[4]~5                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[0]~3                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[2]~2                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[3]~1                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[4]~0                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_rot_mask[0]                                                                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[3]~1                                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dst_regnum_from_M[4]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dst_regnum_from_M[3]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dst_regnum_from_M[2]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dst_regnum_from_M[1]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dst_regnum_from_M[0]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~5                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_offset[2]                                                                                                                                                                               ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~2                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_op_div~4                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_1~4                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]~1                                                                                                                                                                              ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_dcache_management_wr_en~0                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                                                               ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_ctrl_br_cond                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal154~1                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write1                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                              ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[0]                                                                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]~0                                                                                                                                                                              ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                                                                       ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dc_hit~4                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[11]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[13]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_iw[16]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal209~1                                                                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_sel_data_master                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                          ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[2]                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[3]                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~9                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_baddr[4]                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_st_bypass                                                                                                                                                                                   ; 4       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~1                                                                                                                                         ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[0]                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_tag[1]                                                                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_stall                                                                                                                                                                                        ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                               ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                        ; 4       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|t_dav                                                                                                                                                                                  ; 4       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module~0                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[17]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[18]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[27]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[19]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[28]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[20]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[29]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[21]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[30]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[22]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[25]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[31]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[23]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[26]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[24]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|internal_d_writedata[16]                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[23]                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[15]                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[31]                                                                                                ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                 ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                 ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[14]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[13]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[12]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[11]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[15]                                                                                                                                                                                           ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[7]                                                                                                 ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_regnum_a_cmp_D                                                                                                                                                                                   ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_regnum_b_cmp_D                                                                                                                                                                                   ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[11]~22                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[10]~20                                                                                                                                     ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[9]~18                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[8]~16                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[7]~14                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[6]~12                                                                                                                                      ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[3]                                                                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_line_field[4]                                                                                                                                                                            ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_tag_field[0]                                                                                                                                                                             ; 4       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_tag_field[4]                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|irsr_reg[2]~2                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                         ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|Equal8~0                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|Equal5~0                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal6~0                                                                                                         ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[11]                                                                                                                                                                 ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal0~1                                                                                                         ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal0~0                                                                                                         ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|Equal0~0                                                                                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|QLOC3757                                                                                                                                                                                       ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[15]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[13]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[12]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[17]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[3]                                                                                                      ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[9]                                                                                                      ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[18]                                                                                                     ; 3       ;
; uart_com:uart_com_inst|pio_0_s1_arbitrator:the_pio_0_s1|pio_0_s1_waits_for_read~2                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|force_reload                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[16]~19                                                                                              ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|counter_is_running                                                                                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[23]        ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[7]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[24]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[17]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                                                                     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[18]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[11]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[19]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[20]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[12]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[13]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[21]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[16]~9                                                                                                                                                 ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[22]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[14]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[9]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[10]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[23]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[15]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_mem_byte_en[2]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_byte_en[2]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[16]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_mem_byte_en[1]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_byte_en[1]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[8]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_mem_byte_en[3]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_byte_en[3]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_crst                                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_exception                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_estatus_reg_pie                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_bstatus_reg_pie                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|ien_AE                                                                                                                                                                                 ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|timeout_occurred                                                                                                                                                                               ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_wrctl_bstatus~0                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_iw[8]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_wrctl_inst                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_iw[7]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[7]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[31]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[30]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[29]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[28]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[27]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[26]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[1]                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[0]                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[8]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[7]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[6]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[5]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[4]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[3]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_st                                                                                                                                                                                          ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_mem_byte_en[0]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mem_byte_en[0]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[18]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[19]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[17]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[18]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[27]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[19]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[28]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[20]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[29]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[21]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[30]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[22]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[25]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[7]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[15]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[26]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[16]~12                                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[13]~11                                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_iw[12]~10                                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_dst_regnum[1]~6                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_wr_dst_reg                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_ctrl_implicit_dst_retaddr                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[24]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_readdata_d1[16]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_ld8                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dst_regnum[4]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_wr_dst_reg_from_E                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dst_regnum[2]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dst_regnum[3]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dst_regnum[0]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_dst_regnum[1]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_dst_regnum[4]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_wr_dst_reg~0                                                                                                                                                                                     ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[17]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|Equal0~0                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[25]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[18]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[18]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[19]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[19]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[20]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[20]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[21]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[21]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[22]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[22]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[23]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[23]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[24]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[24]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[25]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[25]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[26]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[26]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[27]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[27]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[28]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[28]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[29]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[29]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[30]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[30]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[31]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_alu_result[31]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_invalidate_i                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[8]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[7]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[5]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[3]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_br_pred_taken~0                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_break                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_op_eret~3                                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_iw[14]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[20]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[21]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_bht_data[1]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_data_depend~2                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[1]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[9]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw[10]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_op_cmpge~0                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|Equal154~0                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_ld_st_nxt~0                                                                                                                                                                                 ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[0]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_br_result~0                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                 ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                                                                  ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write2                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[6]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[5]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[4]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[3]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[2]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[1]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[2]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[3]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[5]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[4]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[17]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[12]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[1]                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[6]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[7]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[8]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[9]                                                                                                                                                                                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[10]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[11]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[13]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[14]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[15]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_alu_result[16]                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_dc_addr_wb_inv                                                                                                                                                                              ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_hit                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_starting~0                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[16]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[17]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[18]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[19]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[20]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[21]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[22]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[23]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[24]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[25]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[26]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[27]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[28]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[29]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2[30]                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[34]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[0]                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[1]                    ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|enable_action_strobe     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[22]        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[10]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[11]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[9]                                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[12]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[13]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[14]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                                                                     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_kill                                                                                                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_iw_valid                                                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|D_pc[15]                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_waits_for_read~0                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_begintransfer~0                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner[0]~0                                                                                                             ; 3       ;
; uart_com:uart_com_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~1                                                                                          ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                          ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_mul_cnt[1]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_ctrl_ld_bypass                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[3]                                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break                                                                                                     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_valid_from_D                                                                                                                                                                                     ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_st_non_bypass                                                                                                                                                                               ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|E_src2_reg[0]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[6]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[5]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[4]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[3]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[2]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[1]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|d_address_offset_field[2]~1                                                                                                                                                                        ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|av_addr_accepted                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~8                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_ctrl_ld_bypass                                                                                                                                                                                   ; 3       ;
; uart_com:uart_com_inst|pio_1_s1_arbitrator:the_pio_1_s1|pio_1_s1_waits_for_read~0                                                                                                                                                         ; 3       ;
; uart_com:uart_com_inst|timer_0_s1_arbitrator:the_timer_0_s1|d1_reasons_to_wait                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|pio_2_s1_arbitrator:the_pio_2_s1|d1_reasons_to_wait                                                                                                                                                                ; 3       ;
; uart_com:uart_com_inst|timer_0_s1_arbitrator:the_timer_0_s1|cpu_0_data_master_requests_timer_0_s1~2                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[0]                                                                                                                                                                                       ; 3       ;
; uart_com:uart_com_inst|pio_3:the_pio_3|data_out                                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[15]                ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[31]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[30]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[29]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[28]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[27]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[26]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[25]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[24]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[17]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[16]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[23]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[22]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[21]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[20]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[19]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[18]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[15]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[14]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[13]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[12]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[11]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[10]                                                                                                                                                                           ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[9]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[8]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[7]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[6]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[5]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[4]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[3]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[2]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[1]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|timer_0:the_timer_0|internal_counter[0]                                                                                                                                                                            ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[31]                ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[27]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[28]                                                                                                                                                                                      ; 3       ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|M_st_data[29]                                                                                                                                                                                      ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M4K_X26_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                              ; M4K_X52_Y17, M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_6bf1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 9            ; 64           ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 576    ; 64                          ; 9                           ; 64                          ; 9                           ; 576                 ; 1    ; cpu_0_dc_tag_ram.mif              ; M4K_X52_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X26_Y24, M4K_X13_Y21, M4K_X13_Y17, M4K_X26_Y17, M4K_X13_Y22, M4K_X26_Y23, M4K_X13_Y20, M4K_X13_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_h5g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 14           ; 128          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 1792   ; 128                         ; 14                          ; 128                         ; 14                          ; 1792                ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X26_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y20, M4K_X26_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X52_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X52_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; uart_com:uart_com_inst|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_j6c1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 10240        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 327680 ; 10240                       ; 32                          ; --                          ; --                          ; 327680              ; 80   ; onchip_memory2_0.hex              ; M4K_X26_Y3, M4K_X26_Y4, M4K_X26_Y7, M4K_X13_Y4, M4K_X13_Y19, M4K_X13_Y13, M4K_X52_Y2, M4K_X52_Y4, M4K_X26_Y15, M4K_X26_Y33, M4K_X26_Y35, M4K_X26_Y16, M4K_X52_Y32, M4K_X52_Y31, M4K_X13_Y25, M4K_X13_Y14, M4K_X26_Y2, M4K_X52_Y6, M4K_X13_Y3, M4K_X13_Y31, M4K_X52_Y3, M4K_X52_Y5, M4K_X13_Y5, M4K_X13_Y10, M4K_X13_Y7, M4K_X13_Y15, M4K_X26_Y8, M4K_X13_Y6, M4K_X13_Y23, M4K_X13_Y11, M4K_X52_Y9, M4K_X52_Y10, M4K_X26_Y29, M4K_X26_Y30, M4K_X13_Y27, M4K_X13_Y8, M4K_X13_Y33, M4K_X26_Y34, M4K_X52_Y27, M4K_X52_Y28, M4K_X26_Y11, M4K_X52_Y21, M4K_X52_Y16, M4K_X26_Y26, M4K_X13_Y2, M4K_X13_Y28, M4K_X13_Y9, M4K_X13_Y18, M4K_X13_Y30, M4K_X13_Y26, M4K_X52_Y7, M4K_X52_Y8, M4K_X52_Y33, M4K_X52_Y35, M4K_X52_Y12, M4K_X52_Y30, M4K_X26_Y6, M4K_X26_Y32, M4K_X52_Y25, M4K_X52_Y11, M4K_X26_Y10, M4K_X26_Y31, M4K_X52_Y34, M4K_X26_Y12, M4K_X52_Y29, M4K_X52_Y14, M4K_X26_Y28, M4K_X13_Y29, M4K_X13_Y35, M4K_X26_Y27, M4K_X26_Y5, M4K_X26_Y9, M4K_X13_Y12, M4K_X52_Y13, M4K_X52_Y15, M4K_X52_Y26, M4K_X26_Y14, M4K_X13_Y32, M4K_X13_Y34, M4K_X13_Y16 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,993 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 147 / 3,315 ( 4 % )    ;
; C4 interconnects           ; 4,374 / 60,840 ( 7 % ) ;
; Direct links               ; 586 / 94,460 ( < 1 % ) ;
; Global clocks              ; 13 / 16 ( 81 % )       ;
; Local interconnects        ; 1,543 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 219 / 3,091 ( 7 % )    ;
; R4 interconnects           ; 6,008 / 81,294 ( 7 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.15) ; Number of LABs  (Total = 262) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 36                            ;
; 2                                           ; 10                            ;
; 3                                           ; 2                             ;
; 4                                           ; 6                             ;
; 5                                           ; 2                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 5                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 1                             ;
; 13                                          ; 7                             ;
; 14                                          ; 7                             ;
; 15                                          ; 9                             ;
; 16                                          ; 160                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.72) ; Number of LABs  (Total = 262) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 212                           ;
; 1 Clock                            ; 239                           ;
; 1 Clock enable                     ; 131                           ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 57                            ;
; 2 Async. clears                    ; 9                             ;
; 2 Clock enables                    ; 33                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.23) ; Number of LABs  (Total = 262) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 27                            ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 3                             ;
; 16                                           ; 2                             ;
; 17                                           ; 8                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 21                            ;
; 21                                           ; 13                            ;
; 22                                           ; 16                            ;
; 23                                           ; 15                            ;
; 24                                           ; 16                            ;
; 25                                           ; 14                            ;
; 26                                           ; 21                            ;
; 27                                           ; 12                            ;
; 28                                           ; 11                            ;
; 29                                           ; 9                             ;
; 30                                           ; 5                             ;
; 31                                           ; 5                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.50) ; Number of LABs  (Total = 262) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 42                            ;
; 2                                               ; 8                             ;
; 3                                               ; 5                             ;
; 4                                               ; 8                             ;
; 5                                               ; 7                             ;
; 6                                               ; 15                            ;
; 7                                               ; 11                            ;
; 8                                               ; 15                            ;
; 9                                               ; 21                            ;
; 10                                              ; 22                            ;
; 11                                              ; 11                            ;
; 12                                              ; 12                            ;
; 13                                              ; 11                            ;
; 14                                              ; 14                            ;
; 15                                              ; 12                            ;
; 16                                              ; 21                            ;
; 17                                              ; 6                             ;
; 18                                              ; 9                             ;
; 19                                              ; 1                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.09) ; Number of LABs  (Total = 262) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 21                            ;
; 4                                            ; 8                             ;
; 5                                            ; 8                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 11                            ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 10                            ;
; 22                                           ; 9                             ;
; 23                                           ; 9                             ;
; 24                                           ; 7                             ;
; 25                                           ; 13                            ;
; 26                                           ; 2                             ;
; 27                                           ; 10                            ;
; 28                                           ; 6                             ;
; 29                                           ; 18                            ;
; 30                                           ; 18                            ;
; 31                                           ; 10                            ;
; 32                                           ; 22                            ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 15 10:23:34 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab2 -c LAB2
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C35F672C6 for design "LAB2"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity MDCK2395
        Info: set_disable_timing [get_cells -hierarchical LJMV0916_0]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_0]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_1]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_2]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_3]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_4]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_5]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_6]
        Info: set_disable_timing [get_cells -hierarchical EPEO2888_7]
        Info: set_disable_timing [get_cells -hierarchical WCRO7487_0]
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity pzdyqx_impl
        Info: set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'LAB2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: clk_0 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node clk_0 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7~0
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node uart_com:uart_com_inst|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch~0
Info: Automatically promoted node uart_com:uart_com_inst|uart_com_reset_clk_0_domain_synch_module:uart_com_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node uart_com:uart_com_inst|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info: Destination node uart_com:uart_com_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~0
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node uart_com:uart_com_inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 32 register duplicates
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 7% of the available device resources
    Info: Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 15 output pins without output pin load capacitance assignment
    Info: Pin "out_port_from_the_pio_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "out_port_from_the_pio_3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Tue Nov 15 10:23:48 2016
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:14


