// Generated by CIRCT firtool-1.62.1
module Im2ColStreamerNCHW(
  input        clock,
               reset,
  input  [7:0] io_in_0,
               io_in_1,
               io_in_2,
               io_in_3,
               io_in_4,
               io_in_5,
               io_in_6,
               io_in_7,
               io_in_8,
               io_in_9,
               io_in_10,
               io_in_11,
               io_in_12,
               io_in_13,
               io_in_14,
               io_in_15,
               io_in_16,
               io_in_17,
               io_in_18,
               io_in_19,
               io_in_20,
               io_in_21,
               io_in_22,
               io_in_23,
               io_in_24,
               io_in_25,
               io_in_26,
               io_in_27,
               io_in_28,
               io_in_29,
               io_in_30,
               io_in_31,
               io_in_32,
               io_in_33,
               io_in_34,
               io_in_35,
               io_in_36,
               io_in_37,
               io_in_38,
               io_in_39,
               io_in_40,
               io_in_41,
               io_in_42,
               io_in_43,
               io_in_44,
               io_in_45,
               io_in_46,
               io_in_47,
               io_in_48,
               io_in_49,
  input  [2:0] io_oh,
               io_ow,
  input        io_start,
  output [7:0] io_a_out,
  output       io_valid
);

  reg              running;
  reg  [4:0]       kIdx;
  wire [4:0]       rem = kIdx % 5'h9;
  wire [3:0]       kwIdx = rem[3:0] % 4'h3;
  wire [63:0][7:0] _GEN =
    {{io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_49},
     {io_in_48},
     {io_in_47},
     {io_in_46},
     {io_in_45},
     {io_in_44},
     {io_in_43},
     {io_in_42},
     {io_in_41},
     {io_in_40},
     {io_in_39},
     {io_in_38},
     {io_in_37},
     {io_in_36},
     {io_in_35},
     {io_in_34},
     {io_in_33},
     {io_in_32},
     {io_in_31},
     {io_in_30},
     {io_in_29},
     {io_in_28},
     {io_in_27},
     {io_in_26},
     {io_in_25},
     {io_in_24},
     {io_in_23},
     {io_in_22},
     {io_in_21},
     {io_in_20},
     {io_in_19},
     {io_in_18},
     {io_in_17},
     {io_in_16},
     {io_in_15},
     {io_in_14},
     {io_in_13},
     {io_in_12},
     {io_in_11},
     {io_in_10},
     {io_in_9},
     {io_in_8},
     {io_in_7},
     {io_in_6},
     {io_in_5},
     {io_in_4},
     {io_in_3},
     {io_in_2},
     {io_in_1},
     {io_in_0}};
  always @(posedge clock) begin
    if (reset) begin
      running <= 1'h0;
      kIdx <= 5'h0;
    end
    else begin
      automatic logic _GEN_0;
      _GEN_0 = kIdx == 5'h11;
      running <= io_start | ~(running & _GEN_0) & running;
      if (io_start)
        kIdx <= 5'h0;
      else if (~running | _GEN_0) begin
      end
      else
        kIdx <= kIdx + 5'h1;
    end
  end // always @(posedge)
  assign io_a_out =
    running
      ? _GEN[({1'h0, kIdx / 5'h9} * 6'h5 + {2'h0, {1'h0, io_oh} + rem[3:0] / 4'h3}) * 6'h5
        + {3'h0, io_ow + {1'h0, kwIdx[1:0]}}]
      : 8'h0;
  assign io_valid = running;
endmodule

module PEFixed(
  input  [7:0]  io_a_in,
                io_b_in,
  input  [31:0] io_psum_in,
  output [31:0] io_psum_out
);

  wire [15:0] prod = {{8{io_a_in[7]}}, io_a_in} * {{8{io_b_in[7]}}, io_b_in};
  assign io_psum_out = io_psum_in + {{16{prod[15]}}, prod};
endmodule

module SystolicArrayMatVecFixed(
  input  [7:0]  io_a_in_0_0,
                io_a_in_0_1,
                io_a_in_0_2,
                io_a_in_0_3,
                io_a_in_0_4,
                io_a_in_0_5,
                io_a_in_0_6,
                io_a_in_0_7,
                io_a_in_1_0,
                io_a_in_1_1,
                io_a_in_1_2,
                io_a_in_1_3,
                io_a_in_1_4,
                io_a_in_1_5,
                io_a_in_1_6,
                io_a_in_1_7,
                io_a_in_2_0,
                io_a_in_2_1,
                io_a_in_2_2,
                io_a_in_2_3,
                io_a_in_2_4,
                io_a_in_2_5,
                io_a_in_2_6,
                io_a_in_2_7,
                io_b_in_0,
                io_b_in_1,
                io_b_in_2,
                io_b_in_3,
                io_b_in_4,
                io_b_in_5,
                io_b_in_6,
                io_b_in_7,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
                io_psum_in_2,
  output [31:0] io_psum_out_0,
                io_psum_out_1,
                io_psum_out_2
);

  wire [31:0] _pe_22_io_psum_out;
  wire [31:0] _pe_21_io_psum_out;
  wire [31:0] _pe_20_io_psum_out;
  wire [31:0] _pe_19_io_psum_out;
  wire [31:0] _pe_18_io_psum_out;
  wire [31:0] _pe_17_io_psum_out;
  wire [31:0] _pe_16_io_psum_out;
  wire [31:0] _pe_14_io_psum_out;
  wire [31:0] _pe_13_io_psum_out;
  wire [31:0] _pe_12_io_psum_out;
  wire [31:0] _pe_11_io_psum_out;
  wire [31:0] _pe_10_io_psum_out;
  wire [31:0] _pe_9_io_psum_out;
  wire [31:0] _pe_8_io_psum_out;
  wire [31:0] _pe_6_io_psum_out;
  wire [31:0] _pe_5_io_psum_out;
  wire [31:0] _pe_4_io_psum_out;
  wire [31:0] _pe_3_io_psum_out;
  wire [31:0] _pe_2_io_psum_out;
  wire [31:0] _pe_1_io_psum_out;
  wire [31:0] _pe_io_psum_out;
  PEFixed pe (
    .io_a_in     (io_a_in_0_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_0),
    .io_psum_out (_pe_io_psum_out)
  );
  PEFixed pe_1 (
    .io_a_in     (io_a_in_0_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_io_psum_out),
    .io_psum_out (_pe_1_io_psum_out)
  );
  PEFixed pe_2 (
    .io_a_in     (io_a_in_0_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_1_io_psum_out),
    .io_psum_out (_pe_2_io_psum_out)
  );
  PEFixed pe_3 (
    .io_a_in     (io_a_in_0_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_2_io_psum_out),
    .io_psum_out (_pe_3_io_psum_out)
  );
  PEFixed pe_4 (
    .io_a_in     (io_a_in_0_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_3_io_psum_out),
    .io_psum_out (_pe_4_io_psum_out)
  );
  PEFixed pe_5 (
    .io_a_in     (io_a_in_0_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_4_io_psum_out),
    .io_psum_out (_pe_5_io_psum_out)
  );
  PEFixed pe_6 (
    .io_a_in     (io_a_in_0_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_5_io_psum_out),
    .io_psum_out (_pe_6_io_psum_out)
  );
  PEFixed pe_7 (
    .io_a_in     (io_a_in_0_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_6_io_psum_out),
    .io_psum_out (io_psum_out_0)
  );
  PEFixed pe_8 (
    .io_a_in     (io_a_in_1_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_1),
    .io_psum_out (_pe_8_io_psum_out)
  );
  PEFixed pe_9 (
    .io_a_in     (io_a_in_1_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_8_io_psum_out),
    .io_psum_out (_pe_9_io_psum_out)
  );
  PEFixed pe_10 (
    .io_a_in     (io_a_in_1_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_9_io_psum_out),
    .io_psum_out (_pe_10_io_psum_out)
  );
  PEFixed pe_11 (
    .io_a_in     (io_a_in_1_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_10_io_psum_out),
    .io_psum_out (_pe_11_io_psum_out)
  );
  PEFixed pe_12 (
    .io_a_in     (io_a_in_1_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_11_io_psum_out),
    .io_psum_out (_pe_12_io_psum_out)
  );
  PEFixed pe_13 (
    .io_a_in     (io_a_in_1_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_12_io_psum_out),
    .io_psum_out (_pe_13_io_psum_out)
  );
  PEFixed pe_14 (
    .io_a_in     (io_a_in_1_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_13_io_psum_out),
    .io_psum_out (_pe_14_io_psum_out)
  );
  PEFixed pe_15 (
    .io_a_in     (io_a_in_1_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_14_io_psum_out),
    .io_psum_out (io_psum_out_1)
  );
  PEFixed pe_16 (
    .io_a_in     (io_a_in_2_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_2),
    .io_psum_out (_pe_16_io_psum_out)
  );
  PEFixed pe_17 (
    .io_a_in     (io_a_in_2_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_16_io_psum_out),
    .io_psum_out (_pe_17_io_psum_out)
  );
  PEFixed pe_18 (
    .io_a_in     (io_a_in_2_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_17_io_psum_out),
    .io_psum_out (_pe_18_io_psum_out)
  );
  PEFixed pe_19 (
    .io_a_in     (io_a_in_2_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_18_io_psum_out),
    .io_psum_out (_pe_19_io_psum_out)
  );
  PEFixed pe_20 (
    .io_a_in     (io_a_in_2_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_19_io_psum_out),
    .io_psum_out (_pe_20_io_psum_out)
  );
  PEFixed pe_21 (
    .io_a_in     (io_a_in_2_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_20_io_psum_out),
    .io_psum_out (_pe_21_io_psum_out)
  );
  PEFixed pe_22 (
    .io_a_in     (io_a_in_2_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_21_io_psum_out),
    .io_psum_out (_pe_22_io_psum_out)
  );
  PEFixed pe_23 (
    .io_a_in     (io_a_in_2_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_22_io_psum_out),
    .io_psum_out (io_psum_out_2)
  );
endmodule

module RegularConvFull_SA_KTile(
  input  [7:0]  io_x_tile_0,
                io_x_tile_1,
                io_x_tile_2,
                io_x_tile_3,
                io_x_tile_4,
                io_x_tile_5,
                io_x_tile_6,
                io_x_tile_7,
                io_w_tile_0_0,
                io_w_tile_0_1,
                io_w_tile_0_2,
                io_w_tile_0_3,
                io_w_tile_0_4,
                io_w_tile_0_5,
                io_w_tile_0_6,
                io_w_tile_0_7,
                io_w_tile_1_0,
                io_w_tile_1_1,
                io_w_tile_1_2,
                io_w_tile_1_3,
                io_w_tile_1_4,
                io_w_tile_1_5,
                io_w_tile_1_6,
                io_w_tile_1_7,
                io_w_tile_2_0,
                io_w_tile_2_1,
                io_w_tile_2_2,
                io_w_tile_2_3,
                io_w_tile_2_4,
                io_w_tile_2_5,
                io_w_tile_2_6,
                io_w_tile_2_7,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
                io_psum_in_2,
  output [31:0] io_psum_out_0,
                io_psum_out_1,
                io_psum_out_2
);

  SystolicArrayMatVecFixed sa (
    .io_a_in_0_0   (io_w_tile_0_0),
    .io_a_in_0_1   (io_w_tile_0_1),
    .io_a_in_0_2   (io_w_tile_0_2),
    .io_a_in_0_3   (io_w_tile_0_3),
    .io_a_in_0_4   (io_w_tile_0_4),
    .io_a_in_0_5   (io_w_tile_0_5),
    .io_a_in_0_6   (io_w_tile_0_6),
    .io_a_in_0_7   (io_w_tile_0_7),
    .io_a_in_1_0   (io_w_tile_1_0),
    .io_a_in_1_1   (io_w_tile_1_1),
    .io_a_in_1_2   (io_w_tile_1_2),
    .io_a_in_1_3   (io_w_tile_1_3),
    .io_a_in_1_4   (io_w_tile_1_4),
    .io_a_in_1_5   (io_w_tile_1_5),
    .io_a_in_1_6   (io_w_tile_1_6),
    .io_a_in_1_7   (io_w_tile_1_7),
    .io_a_in_2_0   (io_w_tile_2_0),
    .io_a_in_2_1   (io_w_tile_2_1),
    .io_a_in_2_2   (io_w_tile_2_2),
    .io_a_in_2_3   (io_w_tile_2_3),
    .io_a_in_2_4   (io_w_tile_2_4),
    .io_a_in_2_5   (io_w_tile_2_5),
    .io_a_in_2_6   (io_w_tile_2_6),
    .io_a_in_2_7   (io_w_tile_2_7),
    .io_b_in_0     (io_x_tile_0),
    .io_b_in_1     (io_x_tile_1),
    .io_b_in_2     (io_x_tile_2),
    .io_b_in_3     (io_x_tile_3),
    .io_b_in_4     (io_x_tile_4),
    .io_b_in_5     (io_x_tile_5),
    .io_b_in_6     (io_x_tile_6),
    .io_b_in_7     (io_x_tile_7),
    .io_psum_in_0  (io_psum_in_0),
    .io_psum_in_1  (io_psum_in_1),
    .io_psum_in_2  (io_psum_in_2),
    .io_psum_out_0 (io_psum_out_0),
    .io_psum_out_1 (io_psum_out_1),
    .io_psum_out_2 (io_psum_out_2)
  );
endmodule

module RegularConvFull_SA_Tiled(
  input         clock,
                reset,
                io_start,
  input  [7:0]  io_x_in_0_0,
                io_x_in_0_1,
                io_x_in_0_2,
                io_x_in_0_3,
                io_x_in_0_4,
                io_x_in_0_5,
                io_x_in_0_6,
                io_x_in_0_7,
                io_x_in_0_8,
                io_x_in_0_9,
                io_x_in_0_10,
                io_x_in_0_11,
                io_x_in_0_12,
                io_x_in_0_13,
                io_x_in_0_14,
                io_x_in_0_15,
                io_x_in_0_16,
                io_x_in_0_17,
                io_x_in_0_18,
                io_x_in_0_19,
                io_x_in_0_20,
                io_x_in_0_21,
                io_x_in_0_22,
                io_x_in_0_23,
                io_x_in_0_24,
                io_x_in_1_0,
                io_x_in_1_1,
                io_x_in_1_2,
                io_x_in_1_3,
                io_x_in_1_4,
                io_x_in_1_5,
                io_x_in_1_6,
                io_x_in_1_7,
                io_x_in_1_8,
                io_x_in_1_9,
                io_x_in_1_10,
                io_x_in_1_11,
                io_x_in_1_12,
                io_x_in_1_13,
                io_x_in_1_14,
                io_x_in_1_15,
                io_x_in_1_16,
                io_x_in_1_17,
                io_x_in_1_18,
                io_x_in_1_19,
                io_x_in_1_20,
                io_x_in_1_21,
                io_x_in_1_22,
                io_x_in_1_23,
                io_x_in_1_24,
                io_w_in_0_0,
                io_w_in_0_1,
                io_w_in_0_2,
                io_w_in_0_3,
                io_w_in_0_4,
                io_w_in_0_5,
                io_w_in_0_6,
                io_w_in_0_7,
                io_w_in_0_8,
                io_w_in_0_9,
                io_w_in_0_10,
                io_w_in_0_11,
                io_w_in_0_12,
                io_w_in_0_13,
                io_w_in_0_14,
                io_w_in_0_15,
                io_w_in_0_16,
                io_w_in_0_17,
                io_w_in_1_0,
                io_w_in_1_1,
                io_w_in_1_2,
                io_w_in_1_3,
                io_w_in_1_4,
                io_w_in_1_5,
                io_w_in_1_6,
                io_w_in_1_7,
                io_w_in_1_8,
                io_w_in_1_9,
                io_w_in_1_10,
                io_w_in_1_11,
                io_w_in_1_12,
                io_w_in_1_13,
                io_w_in_1_14,
                io_w_in_1_15,
                io_w_in_1_16,
                io_w_in_1_17,
                io_w_in_2_0,
                io_w_in_2_1,
                io_w_in_2_2,
                io_w_in_2_3,
                io_w_in_2_4,
                io_w_in_2_5,
                io_w_in_2_6,
                io_w_in_2_7,
                io_w_in_2_8,
                io_w_in_2_9,
                io_w_in_2_10,
                io_w_in_2_11,
                io_w_in_2_12,
                io_w_in_2_13,
                io_w_in_2_14,
                io_w_in_2_15,
                io_w_in_2_16,
                io_w_in_2_17,
  output [31:0] io_y_out_0_0,
                io_y_out_0_1,
                io_y_out_0_2,
                io_y_out_0_3,
                io_y_out_0_4,
                io_y_out_0_5,
                io_y_out_0_6,
                io_y_out_0_7,
                io_y_out_0_8,
                io_y_out_1_0,
                io_y_out_1_1,
                io_y_out_1_2,
                io_y_out_1_3,
                io_y_out_1_4,
                io_y_out_1_5,
                io_y_out_1_6,
                io_y_out_1_7,
                io_y_out_1_8,
                io_y_out_2_0,
                io_y_out_2_1,
                io_y_out_2_2,
                io_y_out_2_3,
                io_y_out_2_4,
                io_y_out_2_5,
                io_y_out_2_6,
                io_y_out_2_7,
                io_y_out_2_8,
  output        io_done
);

  wire [31:0]      _core_io_psum_out_0;
  wire [31:0]      _core_io_psum_out_1;
  wire [31:0]      _core_io_psum_out_2;
  wire [7:0]       _im2col_io_a_out;
  wire             _im2col_io_valid;
  reg  [31:0]      yReg_0_0;
  reg  [31:0]      yReg_0_1;
  reg  [31:0]      yReg_0_2;
  reg  [31:0]      yReg_0_3;
  reg  [31:0]      yReg_0_4;
  reg  [31:0]      yReg_0_5;
  reg  [31:0]      yReg_0_6;
  reg  [31:0]      yReg_0_7;
  reg  [31:0]      yReg_0_8;
  reg  [31:0]      yReg_1_0;
  reg  [31:0]      yReg_1_1;
  reg  [31:0]      yReg_1_2;
  reg  [31:0]      yReg_1_3;
  reg  [31:0]      yReg_1_4;
  reg  [31:0]      yReg_1_5;
  reg  [31:0]      yReg_1_6;
  reg  [31:0]      yReg_1_7;
  reg  [31:0]      yReg_1_8;
  reg  [31:0]      yReg_2_0;
  reg  [31:0]      yReg_2_1;
  reg  [31:0]      yReg_2_2;
  reg  [31:0]      yReg_2_3;
  reg  [31:0]      yReg_2_4;
  reg  [31:0]      yReg_2_5;
  reg  [31:0]      yReg_2_6;
  reg  [31:0]      yReg_2_7;
  reg  [31:0]      yReg_2_8;
  reg              doneReg;
  reg  [3:0]       posReg;
  wire [3:0]       _im2col_io_oh_T = posReg / 4'h3;
  wire [3:0]       _im2col_io_ow_T = posReg % 4'h3;
  reg  [31:0]      psumReg_0;
  reg  [31:0]      psumReg_1;
  reg  [31:0]      psumReg_2;
  reg  [7:0]       buf0_0;
  reg  [7:0]       buf0_1;
  reg  [7:0]       buf0_2;
  reg  [7:0]       buf0_3;
  reg  [7:0]       buf0_4;
  reg  [7:0]       buf0_5;
  reg  [7:0]       buf0_6;
  reg  [7:0]       buf0_7;
  reg  [7:0]       buf1_0;
  reg  [7:0]       buf1_1;
  reg  [7:0]       buf1_2;
  reg  [7:0]       buf1_3;
  reg  [7:0]       buf1_4;
  reg  [7:0]       buf1_5;
  reg  [7:0]       buf1_6;
  reg  [7:0]       buf1_7;
  reg              bufSel;
  reg  [4:0]       gkIdx;
  reg  [2:0]       capIdx;
  reg  [1:0]       tileIdx;
  reg              compValid;
  reg              compBufSel;
  reg  [1:0]       compTileIdx;
  reg              compLastTile;
  wire [5:0]       _GEN = {1'h0, compTileIdx, 3'h0};
  wire [31:0][7:0] _GEN_0 =
    {{io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_17},
     {io_w_in_0_16},
     {io_w_in_0_15},
     {io_w_in_0_14},
     {io_w_in_0_13},
     {io_w_in_0_12},
     {io_w_in_0_11},
     {io_w_in_0_10},
     {io_w_in_0_9},
     {io_w_in_0_8},
     {io_w_in_0_7},
     {io_w_in_0_6},
     {io_w_in_0_5},
     {io_w_in_0_4},
     {io_w_in_0_3},
     {io_w_in_0_2},
     {io_w_in_0_1},
     {io_w_in_0_0}};
  wire [5:0]       _idx_T_1 = _GEN + 6'h1;
  wire [5:0]       _idx_T_2 = _GEN + 6'h2;
  wire [5:0]       _idx_T_3 = _GEN + 6'h3;
  wire [5:0]       _idx_T_4 = _GEN + 6'h4;
  wire [5:0]       _idx_T_5 = _GEN + 6'h5;
  wire [5:0]       _idx_T_6 = _GEN + 6'h6;
  wire [5:0]       _idx_T_7 = _GEN + 6'h7;
  wire [31:0][7:0] _GEN_1 =
    {{io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_17},
     {io_w_in_1_16},
     {io_w_in_1_15},
     {io_w_in_1_14},
     {io_w_in_1_13},
     {io_w_in_1_12},
     {io_w_in_1_11},
     {io_w_in_1_10},
     {io_w_in_1_9},
     {io_w_in_1_8},
     {io_w_in_1_7},
     {io_w_in_1_6},
     {io_w_in_1_5},
     {io_w_in_1_4},
     {io_w_in_1_3},
     {io_w_in_1_2},
     {io_w_in_1_1},
     {io_w_in_1_0}};
  wire [5:0]       _idx_T_9 = _GEN + 6'h1;
  wire [5:0]       _idx_T_10 = _GEN + 6'h2;
  wire [5:0]       _idx_T_11 = _GEN + 6'h3;
  wire [5:0]       _idx_T_12 = _GEN + 6'h4;
  wire [5:0]       _idx_T_13 = _GEN + 6'h5;
  wire [5:0]       _idx_T_14 = _GEN + 6'h6;
  wire [5:0]       _idx_T_15 = _GEN + 6'h7;
  wire [31:0][7:0] _GEN_2 =
    {{io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_17},
     {io_w_in_2_16},
     {io_w_in_2_15},
     {io_w_in_2_14},
     {io_w_in_2_13},
     {io_w_in_2_12},
     {io_w_in_2_11},
     {io_w_in_2_10},
     {io_w_in_2_9},
     {io_w_in_2_8},
     {io_w_in_2_7},
     {io_w_in_2_6},
     {io_w_in_2_5},
     {io_w_in_2_4},
     {io_w_in_2_3},
     {io_w_in_2_2},
     {io_w_in_2_1},
     {io_w_in_2_0}};
  wire [5:0]       _idx_T_17 = _GEN + 6'h1;
  wire [5:0]       _idx_T_18 = _GEN + 6'h2;
  wire [5:0]       _idx_T_19 = _GEN + 6'h3;
  wire [5:0]       _idx_T_20 = _GEN + 6'h4;
  wire [5:0]       _idx_T_21 = _GEN + 6'h5;
  wire [5:0]       _idx_T_22 = _GEN + 6'h6;
  wire [5:0]       _idx_T_23 = _GEN + 6'h7;
  reg  [2:0]       state;
  wire             _GEN_3 = state == 3'h0;
  wire             _GEN_4 = state == 3'h1;
  always @(posedge clock) begin
    if (reset) begin
      yReg_0_0 <= 32'h0;
      yReg_0_1 <= 32'h0;
      yReg_0_2 <= 32'h0;
      yReg_0_3 <= 32'h0;
      yReg_0_4 <= 32'h0;
      yReg_0_5 <= 32'h0;
      yReg_0_6 <= 32'h0;
      yReg_0_7 <= 32'h0;
      yReg_0_8 <= 32'h0;
      yReg_1_0 <= 32'h0;
      yReg_1_1 <= 32'h0;
      yReg_1_2 <= 32'h0;
      yReg_1_3 <= 32'h0;
      yReg_1_4 <= 32'h0;
      yReg_1_5 <= 32'h0;
      yReg_1_6 <= 32'h0;
      yReg_1_7 <= 32'h0;
      yReg_1_8 <= 32'h0;
      yReg_2_0 <= 32'h0;
      yReg_2_1 <= 32'h0;
      yReg_2_2 <= 32'h0;
      yReg_2_3 <= 32'h0;
      yReg_2_4 <= 32'h0;
      yReg_2_5 <= 32'h0;
      yReg_2_6 <= 32'h0;
      yReg_2_7 <= 32'h0;
      yReg_2_8 <= 32'h0;
      doneReg <= 1'h0;
      posReg <= 4'h0;
      psumReg_0 <= 32'h0;
      psumReg_1 <= 32'h0;
      psumReg_2 <= 32'h0;
      buf0_0 <= 8'h0;
      buf0_1 <= 8'h0;
      buf0_2 <= 8'h0;
      buf0_3 <= 8'h0;
      buf0_4 <= 8'h0;
      buf0_5 <= 8'h0;
      buf0_6 <= 8'h0;
      buf0_7 <= 8'h0;
      buf1_0 <= 8'h0;
      buf1_1 <= 8'h0;
      buf1_2 <= 8'h0;
      buf1_3 <= 8'h0;
      buf1_4 <= 8'h0;
      buf1_5 <= 8'h0;
      buf1_6 <= 8'h0;
      buf1_7 <= 8'h0;
      bufSel <= 1'h0;
      gkIdx <= 5'h0;
      capIdx <= 3'h0;
      tileIdx <= 2'h0;
      compValid <= 1'h0;
      compBufSel <= 1'h0;
      compTileIdx <= 2'h0;
      compLastTile <= 1'h0;
      state <= 3'h0;
    end
    else begin
      automatic logic _GEN_5;
      automatic logic _GEN_6 = _GEN_3 | _GEN_4;
      automatic logic _GEN_7;
      automatic logic _GEN_8;
      automatic logic _GEN_9;
      automatic logic _GEN_10;
      automatic logic _GEN_11;
      automatic logic _GEN_12;
      automatic logic _GEN_13;
      automatic logic _GEN_14;
      automatic logic _GEN_15;
      automatic logic _GEN_16;
      automatic logic _GEN_17 = capIdx == 3'h0;
      automatic logic _GEN_18 = capIdx == 3'h1;
      automatic logic _GEN_19 = capIdx == 3'h2;
      automatic logic _GEN_20 = capIdx == 3'h3;
      automatic logic _GEN_21 = capIdx == 3'h4;
      automatic logic _GEN_22 = capIdx == 3'h5;
      automatic logic _GEN_23 = capIdx == 3'h6;
      automatic logic _GEN_24;
      automatic logic isLastGlobal;
      automatic logic isTileEnd;
      automatic logic _GEN_25;
      automatic logic _GEN_26;
      automatic logic _GEN_27;
      automatic logic _GEN_28;
      _GEN_5 = state == 3'h2;
      _GEN_7 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h0);
      _GEN_8 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h1);
      _GEN_9 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h2);
      _GEN_10 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h3);
      _GEN_11 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h4);
      _GEN_12 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h5);
      _GEN_13 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h6);
      _GEN_14 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & posReg == 4'h7);
      _GEN_15 = posReg == 4'h8;
      _GEN_16 = _GEN_6 | ~(_GEN_5 & compValid & compLastTile & _GEN_15);
      _GEN_24 = _GEN_5 & _im2col_io_valid;
      isLastGlobal = gkIdx == 5'h11;
      isTileEnd = (&capIdx) | isLastGlobal;
      _GEN_25 = _im2col_io_valid & isTileEnd;
      _GEN_26 = _GEN_5 & _GEN_25;
      _GEN_27 = state == 3'h3;
      _GEN_28 = state == 3'h4;
      if (_GEN_7) begin
      end
      else
        yReg_0_0 <= _core_io_psum_out_0;
      if (_GEN_8) begin
      end
      else
        yReg_0_1 <= _core_io_psum_out_0;
      if (_GEN_9) begin
      end
      else
        yReg_0_2 <= _core_io_psum_out_0;
      if (_GEN_10) begin
      end
      else
        yReg_0_3 <= _core_io_psum_out_0;
      if (_GEN_11) begin
      end
      else
        yReg_0_4 <= _core_io_psum_out_0;
      if (_GEN_12) begin
      end
      else
        yReg_0_5 <= _core_io_psum_out_0;
      if (_GEN_13) begin
      end
      else
        yReg_0_6 <= _core_io_psum_out_0;
      if (_GEN_14) begin
      end
      else
        yReg_0_7 <= _core_io_psum_out_0;
      if (_GEN_16) begin
      end
      else
        yReg_0_8 <= _core_io_psum_out_0;
      if (_GEN_7) begin
      end
      else
        yReg_1_0 <= _core_io_psum_out_1;
      if (_GEN_8) begin
      end
      else
        yReg_1_1 <= _core_io_psum_out_1;
      if (_GEN_9) begin
      end
      else
        yReg_1_2 <= _core_io_psum_out_1;
      if (_GEN_10) begin
      end
      else
        yReg_1_3 <= _core_io_psum_out_1;
      if (_GEN_11) begin
      end
      else
        yReg_1_4 <= _core_io_psum_out_1;
      if (_GEN_12) begin
      end
      else
        yReg_1_5 <= _core_io_psum_out_1;
      if (_GEN_13) begin
      end
      else
        yReg_1_6 <= _core_io_psum_out_1;
      if (_GEN_14) begin
      end
      else
        yReg_1_7 <= _core_io_psum_out_1;
      if (_GEN_16) begin
      end
      else
        yReg_1_8 <= _core_io_psum_out_1;
      if (_GEN_7) begin
      end
      else
        yReg_2_0 <= _core_io_psum_out_2;
      if (_GEN_8) begin
      end
      else
        yReg_2_1 <= _core_io_psum_out_2;
      if (_GEN_9) begin
      end
      else
        yReg_2_2 <= _core_io_psum_out_2;
      if (_GEN_10) begin
      end
      else
        yReg_2_3 <= _core_io_psum_out_2;
      if (_GEN_11) begin
      end
      else
        yReg_2_4 <= _core_io_psum_out_2;
      if (_GEN_12) begin
      end
      else
        yReg_2_5 <= _core_io_psum_out_2;
      if (_GEN_13) begin
      end
      else
        yReg_2_6 <= _core_io_psum_out_2;
      if (_GEN_14) begin
      end
      else
        yReg_2_7 <= _core_io_psum_out_2;
      if (_GEN_16) begin
      end
      else
        yReg_2_8 <= _core_io_psum_out_2;
      doneReg <= ~_GEN_3 & (~(_GEN_4 | _GEN_5 | _GEN_27) & _GEN_28 | doneReg);
      if (_GEN_3) begin
        posReg <= 4'h0;
        if (io_start)
          state <= 3'h1;
      end
      else begin
        automatic logic _GEN_29;
        _GEN_29 = compValid & compLastTile;
        if (_GEN_4 | ~(_GEN_5 & _GEN_29) | _GEN_15) begin
        end
        else
          posReg <= posReg + 4'h1;
        if (_GEN_4) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h2;
        end
        else if (_GEN_5) begin
          if (_GEN_29)
            state <= _GEN_15 ? 3'h4 : 3'h3;
        end
        else if (_GEN_27) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h1;
        end
        else if (_GEN_28 & ~io_start)
          state <= 3'h0;
      end
      if (_GEN_6) begin
        psumReg_0 <= 32'h0;
        psumReg_1 <= 32'h0;
        psumReg_2 <= 32'h0;
        gkIdx <= 5'h0;
        capIdx <= 3'h0;
        tileIdx <= 2'h0;
      end
      else begin
        if (_GEN_5 & compValid) begin
          psumReg_0 <= _core_io_psum_out_0;
          psumReg_1 <= _core_io_psum_out_1;
          psumReg_2 <= _core_io_psum_out_2;
        end
        if (_GEN_24) begin
          gkIdx <= gkIdx + 5'h1;
          if (isTileEnd)
            capIdx <= 3'h0;
          else
            capIdx <= capIdx + 3'h1;
        end
        if (_GEN_26)
          tileIdx <= tileIdx + 2'h1;
      end
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_17)) begin
      end
      else
        buf0_0 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_18)) begin
      end
      else
        buf0_1 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_19)) begin
      end
      else
        buf0_2 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_20)) begin
      end
      else
        buf0_3 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_21)) begin
      end
      else
        buf0_4 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_22)) begin
      end
      else
        buf0_5 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & _GEN_23)) begin
      end
      else
        buf0_6 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_5 & _im2col_io_valid & ~bufSel & (&capIdx))) begin
      end
      else
        buf0_7 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_17)) begin
      end
      else
        buf1_0 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_18)) begin
      end
      else
        buf1_1 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_19)) begin
      end
      else
        buf1_2 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_20)) begin
      end
      else
        buf1_3 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_21)) begin
      end
      else
        buf1_4 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_22)) begin
      end
      else
        buf1_5 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & _GEN_23)) begin
      end
      else
        buf1_6 <= _im2col_io_a_out;
      if (_GEN_6 | ~(_GEN_24 & bufSel & (&capIdx))) begin
      end
      else
        buf1_7 <= _im2col_io_a_out;
      bufSel <= ~_GEN_6 & (_GEN_26 ^ bufSel);
      compValid <= ~_GEN_6 & (_GEN_5 ? _GEN_25 : compValid);
      if (_GEN_6 | ~_GEN_26) begin
      end
      else begin
        compBufSel <= bufSel;
        compTileIdx <= tileIdx;
        compLastTile <= isLastGlobal;
      end
    end
  end // always @(posedge)
  Im2ColStreamerNCHW im2col (
    .clock    (clock),
    .reset    (reset),
    .io_in_0  (io_x_in_0_0),
    .io_in_1  (io_x_in_0_1),
    .io_in_2  (io_x_in_0_2),
    .io_in_3  (io_x_in_0_3),
    .io_in_4  (io_x_in_0_4),
    .io_in_5  (io_x_in_0_5),
    .io_in_6  (io_x_in_0_6),
    .io_in_7  (io_x_in_0_7),
    .io_in_8  (io_x_in_0_8),
    .io_in_9  (io_x_in_0_9),
    .io_in_10 (io_x_in_0_10),
    .io_in_11 (io_x_in_0_11),
    .io_in_12 (io_x_in_0_12),
    .io_in_13 (io_x_in_0_13),
    .io_in_14 (io_x_in_0_14),
    .io_in_15 (io_x_in_0_15),
    .io_in_16 (io_x_in_0_16),
    .io_in_17 (io_x_in_0_17),
    .io_in_18 (io_x_in_0_18),
    .io_in_19 (io_x_in_0_19),
    .io_in_20 (io_x_in_0_20),
    .io_in_21 (io_x_in_0_21),
    .io_in_22 (io_x_in_0_22),
    .io_in_23 (io_x_in_0_23),
    .io_in_24 (io_x_in_0_24),
    .io_in_25 (io_x_in_1_0),
    .io_in_26 (io_x_in_1_1),
    .io_in_27 (io_x_in_1_2),
    .io_in_28 (io_x_in_1_3),
    .io_in_29 (io_x_in_1_4),
    .io_in_30 (io_x_in_1_5),
    .io_in_31 (io_x_in_1_6),
    .io_in_32 (io_x_in_1_7),
    .io_in_33 (io_x_in_1_8),
    .io_in_34 (io_x_in_1_9),
    .io_in_35 (io_x_in_1_10),
    .io_in_36 (io_x_in_1_11),
    .io_in_37 (io_x_in_1_12),
    .io_in_38 (io_x_in_1_13),
    .io_in_39 (io_x_in_1_14),
    .io_in_40 (io_x_in_1_15),
    .io_in_41 (io_x_in_1_16),
    .io_in_42 (io_x_in_1_17),
    .io_in_43 (io_x_in_1_18),
    .io_in_44 (io_x_in_1_19),
    .io_in_45 (io_x_in_1_20),
    .io_in_46 (io_x_in_1_21),
    .io_in_47 (io_x_in_1_22),
    .io_in_48 (io_x_in_1_23),
    .io_in_49 (io_x_in_1_24),
    .io_oh    (_im2col_io_oh_T[2:0]),
    .io_ow    ({1'h0, _im2col_io_ow_T[1:0]}),
    .io_start (~_GEN_3 & _GEN_4 & ~_im2col_io_valid),
    .io_a_out (_im2col_io_a_out),
    .io_valid (_im2col_io_valid)
  );
  RegularConvFull_SA_KTile core (
    .io_x_tile_0   (compBufSel ? buf1_0 : buf0_0),
    .io_x_tile_1   (compBufSel ? buf1_1 : buf0_1),
    .io_x_tile_2   (compBufSel ? buf1_2 : buf0_2),
    .io_x_tile_3   (compBufSel ? buf1_3 : buf0_3),
    .io_x_tile_4   (compBufSel ? buf1_4 : buf0_4),
    .io_x_tile_5   (compBufSel ? buf1_5 : buf0_5),
    .io_x_tile_6   (compBufSel ? buf1_6 : buf0_6),
    .io_x_tile_7   (compBufSel ? buf1_7 : buf0_7),
    .io_w_tile_0_0 (_GEN < 6'h12 ? _GEN_0[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_0_1 (_idx_T_1 < 6'h12 ? _GEN_0[_idx_T_1[4:0]] : 8'h0),
    .io_w_tile_0_2 (_idx_T_2 < 6'h12 ? _GEN_0[_idx_T_2[4:0]] : 8'h0),
    .io_w_tile_0_3 (_idx_T_3 < 6'h12 ? _GEN_0[_idx_T_3[4:0]] : 8'h0),
    .io_w_tile_0_4 (_idx_T_4 < 6'h12 ? _GEN_0[_idx_T_4[4:0]] : 8'h0),
    .io_w_tile_0_5 (_idx_T_5 < 6'h12 ? _GEN_0[_idx_T_5[4:0]] : 8'h0),
    .io_w_tile_0_6 (_idx_T_6 < 6'h12 ? _GEN_0[_idx_T_6[4:0]] : 8'h0),
    .io_w_tile_0_7 (_idx_T_7 < 6'h12 ? _GEN_0[_idx_T_7[4:0]] : 8'h0),
    .io_w_tile_1_0 (_GEN < 6'h12 ? _GEN_1[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_1_1 (_idx_T_9 < 6'h12 ? _GEN_1[_idx_T_9[4:0]] : 8'h0),
    .io_w_tile_1_2 (_idx_T_10 < 6'h12 ? _GEN_1[_idx_T_10[4:0]] : 8'h0),
    .io_w_tile_1_3 (_idx_T_11 < 6'h12 ? _GEN_1[_idx_T_11[4:0]] : 8'h0),
    .io_w_tile_1_4 (_idx_T_12 < 6'h12 ? _GEN_1[_idx_T_12[4:0]] : 8'h0),
    .io_w_tile_1_5 (_idx_T_13 < 6'h12 ? _GEN_1[_idx_T_13[4:0]] : 8'h0),
    .io_w_tile_1_6 (_idx_T_14 < 6'h12 ? _GEN_1[_idx_T_14[4:0]] : 8'h0),
    .io_w_tile_1_7 (_idx_T_15 < 6'h12 ? _GEN_1[_idx_T_15[4:0]] : 8'h0),
    .io_w_tile_2_0 (_GEN < 6'h12 ? _GEN_2[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_2_1 (_idx_T_17 < 6'h12 ? _GEN_2[_idx_T_17[4:0]] : 8'h0),
    .io_w_tile_2_2 (_idx_T_18 < 6'h12 ? _GEN_2[_idx_T_18[4:0]] : 8'h0),
    .io_w_tile_2_3 (_idx_T_19 < 6'h12 ? _GEN_2[_idx_T_19[4:0]] : 8'h0),
    .io_w_tile_2_4 (_idx_T_20 < 6'h12 ? _GEN_2[_idx_T_20[4:0]] : 8'h0),
    .io_w_tile_2_5 (_idx_T_21 < 6'h12 ? _GEN_2[_idx_T_21[4:0]] : 8'h0),
    .io_w_tile_2_6 (_idx_T_22 < 6'h12 ? _GEN_2[_idx_T_22[4:0]] : 8'h0),
    .io_w_tile_2_7 (_idx_T_23 < 6'h12 ? _GEN_2[_idx_T_23[4:0]] : 8'h0),
    .io_psum_in_0  (psumReg_0),
    .io_psum_in_1  (psumReg_1),
    .io_psum_in_2  (psumReg_2),
    .io_psum_out_0 (_core_io_psum_out_0),
    .io_psum_out_1 (_core_io_psum_out_1),
    .io_psum_out_2 (_core_io_psum_out_2)
  );
  assign io_y_out_0_0 = yReg_0_0;
  assign io_y_out_0_1 = yReg_0_1;
  assign io_y_out_0_2 = yReg_0_2;
  assign io_y_out_0_3 = yReg_0_3;
  assign io_y_out_0_4 = yReg_0_4;
  assign io_y_out_0_5 = yReg_0_5;
  assign io_y_out_0_6 = yReg_0_6;
  assign io_y_out_0_7 = yReg_0_7;
  assign io_y_out_0_8 = yReg_0_8;
  assign io_y_out_1_0 = yReg_1_0;
  assign io_y_out_1_1 = yReg_1_1;
  assign io_y_out_1_2 = yReg_1_2;
  assign io_y_out_1_3 = yReg_1_3;
  assign io_y_out_1_4 = yReg_1_4;
  assign io_y_out_1_5 = yReg_1_5;
  assign io_y_out_1_6 = yReg_1_6;
  assign io_y_out_1_7 = yReg_1_7;
  assign io_y_out_1_8 = yReg_1_8;
  assign io_y_out_2_0 = yReg_2_0;
  assign io_y_out_2_1 = yReg_2_1;
  assign io_y_out_2_2 = yReg_2_2;
  assign io_y_out_2_3 = yReg_2_3;
  assign io_y_out_2_4 = yReg_2_4;
  assign io_y_out_2_5 = yReg_2_5;
  assign io_y_out_2_6 = yReg_2_6;
  assign io_y_out_2_7 = yReg_2_7;
  assign io_y_out_2_8 = yReg_2_8;
  assign io_done = doneReg;
endmodule

