В предыдущей статье https://dev.visuale.ru/visuale/blog/sozdanie-protsessora-so-svobodnaya-arkhitekturoj-risc-v-chast-1 мы рассказали об истории появления, и основных архитектурных решениях микропроцессорной архитектуры со свободным набором комманд RISC-V. Во второй части мы покажем, как можно реализовать FPGA версию микропроцессора RISC-V на языке SystemVerilog. Так-же мы получим в свое распоряжение программы для компиляции ассемблерного кода процессора, и возможность отладки с выводом информации на VGA дисплей и USART консоль. Полученная реализация имеет следующие особенности: https://dev.visuale.ru/visuale/blog/sozdanie-protsessora-so-svobodnaya-arkhitekturoj-risc-v-chast-2
