	component video_pll2 is
		port (
			ref_clk_clk        : in  std_logic := 'X'; -- clk
			ref_reset_reset    : in  std_logic := 'X'; -- reset
			reset_source_reset : out std_logic;        -- reset
			video_in_clk_clk   : out std_logic         -- clk
		);
	end component video_pll2;

