TimeQuest Timing Analyzer report for sap_1
Fri Feb 21 07:08:30 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'SW[9]'
 13. Slow Model Setup: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 14. Slow Model Hold: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 15. Slow Model Hold: 'CLOCK_50'
 16. Slow Model Hold: 'SW[9]'
 17. Slow Model Recovery: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 18. Slow Model Removal: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 19. Slow Model Minimum Pulse Width: 'CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'SW[9]'
 21. Slow Model Minimum Pulse Width: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Setup: 'SW[9]'
 33. Fast Model Setup: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 34. Fast Model Hold: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 35. Fast Model Hold: 'CLOCK_50'
 36. Fast Model Hold: 'SW[9]'
 37. Fast Model Recovery: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 38. Fast Model Removal: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 39. Fast Model Minimum Pulse Width: 'CLOCK_50'
 40. Fast Model Minimum Pulse Width: 'SW[9]'
 41. Fast Model Minimum Pulse Width: 'sap_1_2:sap1_unit|state_reg.execute_jc'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sap_1                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLOCK_50                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                               ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sap_1_2:sap1_unit|state_reg.execute_jc } ;
; SW[9]                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                                  ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                    ;
+------------+-----------------+----------------------------------------+-------------------------+
; INF MHz    ; 269.4 MHz       ; sap_1_2:sap1_unit|state_reg.execute_jc ; limit due to hold check ;
; 131.37 MHz ; 131.37 MHz      ; CLOCK_50                               ;                         ;
+------------+-----------------+----------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -6.612 ; -287.343      ;
; SW[9]                                  ; -2.858 ; -15.277       ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; -2.613 ; -9.950        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; -1.856 ; -6.876        ;
; CLOCK_50                               ; -0.259 ; -1.036        ;
; SW[9]                                  ; 1.375  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.374 ; -0.658        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.230 ; -0.823        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -2.064 ; -192.815      ;
; SW[9]                                  ; -1.631 ; -1.631        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.612 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.537      ;
; -6.612 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.537      ;
; -6.612 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.537      ;
; -6.612 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.537      ;
; -6.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.478      ;
; -6.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.478      ;
; -6.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.478      ;
; -6.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.478      ;
; -6.539 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.464      ;
; -6.539 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.464      ;
; -6.539 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.464      ;
; -6.539 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.464      ;
; -6.309 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.233      ;
; -6.309 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.233      ;
; -6.309 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.233      ;
; -6.309 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.233      ;
; -6.199 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.124      ;
; -6.199 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.124      ;
; -6.199 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.124      ;
; -6.199 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 7.124      ;
; -6.182 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.106      ;
; -6.182 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.106      ;
; -6.182 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.106      ;
; -6.182 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.106      ;
; -6.111 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.035      ;
; -6.111 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.035      ;
; -6.111 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.035      ;
; -6.111 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 7.035      ;
; -5.992 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 6.917      ;
; -5.992 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 6.917      ;
; -5.992 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 6.917      ;
; -5.992 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 6.917      ;
; -5.640 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 6.563      ;
; -5.640 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 6.563      ;
; -5.640 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 6.563      ;
; -5.640 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 6.563      ;
; -4.913 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.831      ;
; -4.913 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.831      ;
; -4.913 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.831      ;
; -4.913 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.831      ;
; -4.892 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.810      ;
; -4.892 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.810      ;
; -4.892 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.810      ;
; -4.892 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.810      ;
; -4.592 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.510      ;
; -4.592 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.510      ;
; -4.592 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.510      ;
; -4.592 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.510      ;
; -4.291 ; sap_1_2:sap1_unit|state_reg.execute_sub                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 5.320      ;
; -4.212 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.130      ;
; -4.212 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.130      ;
; -4.212 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.130      ;
; -4.212 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.130      ;
; -4.207 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.125      ;
; -4.207 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.125      ;
; -4.207 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.125      ;
; -4.207 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.125      ;
; -4.149 ; sap_1_2:sap1_unit|state_reg.execute_ldi                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 5.178      ;
; -4.037 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 4.971      ;
; -4.037 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 4.971      ;
; -4.037 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 4.971      ;
; -4.037 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 4.971      ;
; -3.883 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.801      ;
; -3.883 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.801      ;
; -3.883 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.801      ;
; -3.883 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.801      ;
; -3.867 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.905      ;
; -3.785 ; sap_1_2:sap1_unit|state_reg.execute_add                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.814      ;
; -3.719 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.757      ;
; -3.717 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.754      ;
; -3.702 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.740      ;
; -3.692 ; sap_1_2:sap1_unit|state_reg.mem_write                                                                                         ; sap_1_2:sap1_unit|state_reg.reset_pc ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 4.719      ;
; -3.564 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.601      ;
; -3.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.472      ;
; -3.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.472      ;
; -3.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.472      ;
; -3.554 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 4.472      ;
; -3.520 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.557      ;
; -3.516 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.554      ;
; -3.454 ; sap_1_2:sap1_unit|state_reg.execute_add                                                                                       ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.483      ;
; -3.452 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.490      ;
; -3.437 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.474      ;
; -3.416 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.453      ;
; -3.366 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.403      ;
; -3.363 ; sap_1_2:sap1_unit|zf_reg                                                                                                      ; sap_1_2:sap1_unit|pc_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.418      ;
; -3.363 ; sap_1_2:sap1_unit|zf_reg                                                                                                      ; sap_1_2:sap1_unit|pc_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.418      ;
; -3.363 ; sap_1_2:sap1_unit|zf_reg                                                                                                      ; sap_1_2:sap1_unit|pc_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.418      ;
; -3.363 ; sap_1_2:sap1_unit|zf_reg                                                                                                      ; sap_1_2:sap1_unit|pc_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 4.418      ;
; -3.309 ; sap_1_2:sap1_unit|state_reg.execute_sub                                                                                       ; sap_1_2:sap1_unit|ac_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.338      ;
; -3.308 ; sap_1_2:sap1_unit|state_reg.execute_add                                                                                       ; sap_1_2:sap1_unit|ac_reg[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.337      ;
; -3.289 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.326      ;
; -3.287 ; sap_1_2:sap1_unit|state_reg.execute_add                                                                                       ; sap_1_2:sap1_unit|ac_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.316      ;
; -3.260 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.269      ;
; -3.260 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.269      ;
; -3.260 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.269      ;
; -3.260 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.269      ;
; -3.260 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.269      ;
; -3.255 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.262      ;
; -3.255 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.262      ;
; -3.255 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.262      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[9]'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.858 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.912      ; 4.302      ;
; -2.858 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.912      ; 4.302      ;
; -2.858 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.912      ; 4.302      ;
; -2.858 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.912      ; 4.302      ;
; -2.082 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 3.005      ; 4.724      ;
; -2.082 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 3.005      ; 4.724      ;
; -2.082 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 3.005      ; 4.724      ;
; -2.082 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 3.005      ; 4.724      ;
; -1.780 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.594      ; 4.378      ;
; -1.780 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.594      ; 4.378      ;
; -1.780 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.594      ; 4.378      ;
; -1.780 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.594      ; 4.378      ;
; -1.763 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.728      ; 4.310      ;
; -1.763 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.728      ; 4.310      ;
; -1.763 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.728      ; 4.310      ;
; -1.763 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.728      ; 4.310      ;
; -1.738 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.319      ;
; -1.738 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.319      ;
; -1.738 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.319      ;
; -1.738 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.319      ;
; -1.725 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.914      ; 4.289      ;
; -1.725 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.914      ; 4.289      ;
; -1.725 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.914      ; 4.289      ;
; -1.725 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.914      ; 4.289      ;
; -1.697 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.318      ;
; -1.697 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.318      ;
; -1.697 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.318      ;
; -1.697 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.762      ; 4.318      ;
; -1.634 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.763      ; 4.257      ;
; -1.634 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.763      ; 4.257      ;
; -1.634 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.763      ; 4.257      ;
; -1.634 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 2.763      ; 4.257      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                                                  ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.613 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.677      ; 3.217      ;
; -2.599 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.677      ; 3.437      ;
; -2.372 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.677      ; 3.210      ;
; -2.366 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.709      ; 3.556      ;
; -2.144 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.760      ;
; -2.142 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.758      ;
; -2.130 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.980      ;
; -2.128 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.978      ;
; -2.038 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.637      ;
; -2.024 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.857      ;
; -2.006 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.622      ;
; -1.996 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.612      ;
; -1.992 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.842      ;
; -1.982 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.832      ;
; -1.903 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.753      ;
; -1.901 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.751      ;
; -1.897 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.721      ; 3.099      ;
; -1.895 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.721      ; 3.097      ;
; -1.859 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.475      ;
; -1.845 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.695      ;
; -1.797 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.630      ;
; -1.791 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.704      ; 2.976      ;
; -1.765 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.615      ;
; -1.759 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.721      ; 2.961      ;
; -1.755 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.605      ;
; -1.749 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.721      ; 2.951      ;
; -1.675 ; sap_1_2:sap1_unit|pc_reg[2]             ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.508      ;
; -1.648 ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.247      ;
; -1.618 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.689      ; 2.468      ;
; -1.612 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.721      ; 2.814      ;
; -1.582 ; sap_1_2:sap1_unit|pc_reg[1]             ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.672      ; 2.415      ;
; -1.347 ; sap_1_2:sap1_unit|pc_reg[3]             ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.704      ; 2.532      ;
; -0.507 ; sap_1_2:sap1_unit|inst_reg[0]           ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 1.122      ;
; -0.493 ; sap_1_2:sap1_unit|inst_reg[1]           ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 1.342      ;
; -0.267 ; sap_1_2:sap1_unit|inst_reg[2]           ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 1.116      ;
; -0.261 ; sap_1_2:sap1_unit|inst_reg[3]           ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.720      ; 1.462      ;
; 0.776  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 4.539      ; 2.967      ;
; 0.790  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 4.539      ; 3.187      ;
; 1.017  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 4.539      ; 2.960      ;
; 1.023  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 4.571      ; 3.306      ;
; 1.276  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 4.539      ; 2.967      ;
; 1.290  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 4.539      ; 3.187      ;
; 1.517  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 4.539      ; 2.960      ;
; 1.523  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 4.571      ; 3.306      ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.856 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 4.539      ; 2.960      ;
; -1.849 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 4.539      ; 2.967      ;
; -1.629 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 4.539      ; 3.187      ;
; -1.542 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 4.571      ; 3.306      ;
; -1.356 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 4.539      ; 2.960      ;
; -1.349 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 4.539      ; 2.967      ;
; -1.129 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 4.539      ; 3.187      ;
; -1.042 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 4.571      ; 3.306      ;
; -0.072 ; sap_1_2:sap1_unit|inst_reg[2]           ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 1.116      ;
; -0.066 ; sap_1_2:sap1_unit|inst_reg[0]           ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 1.122      ;
; 0.154  ; sap_1_2:sap1_unit|inst_reg[1]           ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 1.342      ;
; 0.242  ; sap_1_2:sap1_unit|inst_reg[3]           ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.720      ; 1.462      ;
; 1.075  ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.247      ;
; 1.243  ; sap_1_2:sap1_unit|pc_reg[1]             ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.415      ;
; 1.279  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.468      ;
; 1.286  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.475      ;
; 1.328  ; sap_1_2:sap1_unit|pc_reg[3]             ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.704      ; 2.532      ;
; 1.336  ; sap_1_2:sap1_unit|pc_reg[2]             ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.508      ;
; 1.416  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.605      ;
; 1.423  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.612      ;
; 1.426  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.615      ;
; 1.433  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.622      ;
; 1.458  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.630      ;
; 1.465  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.637      ;
; 1.506  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.695      ;
; 1.562  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.751      ;
; 1.564  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.753      ;
; 1.569  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.758      ;
; 1.571  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.760      ;
; 1.593  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.721      ; 2.814      ;
; 1.643  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.832      ;
; 1.653  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.842      ;
; 1.685  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.672      ; 2.857      ;
; 1.730  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.721      ; 2.951      ;
; 1.740  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.721      ; 2.961      ;
; 1.772  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.704      ; 2.976      ;
; 1.789  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.978      ;
; 1.791  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.689      ; 2.980      ;
; 1.876  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.721      ; 3.097      ;
; 1.878  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.721      ; 3.099      ;
; 1.888  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.677      ; 3.065      ;
; 1.895  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.677      ; 3.072      ;
; 2.115  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.677      ; 3.292      ;
; 2.202  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.709      ; 3.411      ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.259 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 2.867      ; 3.171      ;
; -0.259 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 2.867      ; 3.171      ;
; -0.259 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 2.867      ; 3.171      ;
; -0.259 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 2.867      ; 3.171      ;
; 0.241  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 2.867      ; 3.171      ;
; 0.241  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 2.867      ; 3.171      ;
; 0.241  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 2.867      ; 3.171      ;
; 0.241  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 2.867      ; 3.171      ;
; 0.445  ; sap_1_2:sap1_unit|ac_reg[8]             ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; sap_1_2:sap1_unit|state_reg.execute_hlt ; sap_1_2:sap1_unit|state_reg.execute_hlt                                                                                       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|n_reg[1]           ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|n_reg[3]           ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|n_reg[2]           ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|state_reg.op       ; bin2bcd:bin2bcd_unit|state_reg.op                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|p2s_reg[0]         ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd0_reg[3]        ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd0_reg[1]        ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd1_reg[1]        ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd2_reg[2]        ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd2_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd3_reg[3]        ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd3_reg[2]        ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; bin2bcd:bin2bcd_unit|bcd3_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.526  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.reset_pc                                                                                          ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.851      ; 3.663      ;
; 0.560  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.971      ; 3.781      ;
; 0.566  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.750      ;
; 0.568  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.mem_write                                                                                         ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.862      ; 3.716      ;
; 0.572  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.971      ; 3.793      ;
; 0.586  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.fetch                                                                                             ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.867      ; 3.739      ;
; 0.596  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.935      ; 3.781      ;
; 0.597  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.971      ; 3.818      ;
; 0.608  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.935      ; 3.793      ;
; 0.617  ; bin2bcd:bin2bcd_unit|p2s_reg[2]         ; bin2bcd:bin2bcd_unit|p2s_reg[3]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.903      ;
; 0.617  ; bin2bcd:bin2bcd_unit|p2s_reg[4]         ; bin2bcd:bin2bcd_unit|p2s_reg[5]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.903      ;
; 0.617  ; bin2bcd:bin2bcd_unit|p2s_reg[6]         ; bin2bcd:bin2bcd_unit|p2s_reg[7]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.903      ;
; 0.623  ; bin2bcd:bin2bcd_unit|p2s_reg[0]         ; bin2bcd:bin2bcd_unit|p2s_reg[1]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.623  ; bin2bcd:bin2bcd_unit|p2s_reg[5]         ; bin2bcd:bin2bcd_unit|p2s_reg[6]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.633  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.935      ; 3.818      ;
; 0.645  ; bin2bcd:bin2bcd_unit|bcd0_reg[1]        ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.931      ;
; 0.649  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.935      ;
; 0.652  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.653  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.939      ;
; 0.653  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.939      ;
; 0.656  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.656  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.658  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.658  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.842      ;
; 0.675  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.859      ;
; 0.676  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.962      ;
; 0.709  ; bin2bcd:bin2bcd_unit|bcd3_reg[2]        ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.995      ;
; 0.710  ; bin2bcd:bin2bcd_unit|bcd3_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.996      ;
; 0.716  ; bin2bcd:bin2bcd_unit|bcd3_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.719  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.005      ;
; 0.720  ; bin2bcd:bin2bcd_unit|bcd2_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.006      ;
; 0.722  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.008      ;
; 0.731  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.736  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.920      ;
; 0.736  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.858      ; 3.880      ;
; 0.736  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.858      ; 3.880      ;
; 0.736  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.858      ; 3.880      ;
; 0.736  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.858      ; 3.880      ;
; 0.747  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.857      ; 3.890      ;
; 0.747  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.857      ; 3.890      ;
; 0.747  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.857      ; 3.890      ;
; 0.753  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.856      ; 3.895      ;
; 0.754  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.938      ;
; 0.761  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 3.945      ;
; 0.763  ; bin2bcd:bin2bcd_unit|p2s_reg[9]         ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.776  ; bin2bcd:bin2bcd_unit|p2s_reg[11]        ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.778  ; bin2bcd:bin2bcd_unit|p2s_reg[3]         ; bin2bcd:bin2bcd_unit|p2s_reg[4]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.783  ; bin2bcd:bin2bcd_unit|p2s_reg[1]         ; bin2bcd:bin2bcd_unit|p2s_reg[2]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.795  ; bin2bcd:bin2bcd_unit|bcd1_reg[1]        ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.796  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.971      ; 4.017      ;
; 0.811  ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.867      ; 3.964      ;
; 0.811  ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.867      ; 3.964      ;
; 0.811  ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.867      ; 3.964      ;
; 0.811  ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.867      ; 3.964      ;
; 0.832  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.935      ; 4.017      ;
; 0.871  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.935      ; 4.056      ;
; 0.873  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.857      ; 4.016      ;
; 0.903  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 4.087      ;
; 0.912  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 2.934      ; 4.096      ;
; 0.913  ; bin2bcd:bin2bcd_unit|state_reg.op       ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.001      ; 1.200      ;
; 0.955  ; bin2bcd:bin2bcd_unit|p2s_reg[12]        ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.241      ;
; 0.960  ; bin2bcd:bin2bcd_unit|p2s_reg[10]        ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.988  ; bin2bcd:bin2bcd_unit|bcd1_reg[1]        ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 0.992  ; bin2bcd:bin2bcd_unit|bcd1_reg[1]        ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.996  ; bin2bcd:bin2bcd_unit|bcd0_reg[1]        ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 0.997  ; bin2bcd:bin2bcd_unit|state_reg.idle     ; bin2bcd:bin2bcd_unit|state_reg.op                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.000  ; bin2bcd:bin2bcd_unit|bcd0_reg[3]        ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.000  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.001  ; bin2bcd:bin2bcd_unit|bcd0_reg[3]        ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.001  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.002  ; bin2bcd:bin2bcd_unit|bcd0_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.019  ; sap_1_2:sap1_unit|state_reg.execute_hlt ; sap_1_2:sap1_unit|state_reg.fetch                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[9]'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.375 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.914      ; 4.289      ;
; 1.375 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.914      ; 4.289      ;
; 1.375 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.914      ; 4.289      ;
; 1.375 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.914      ; 4.289      ;
; 1.390 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.912      ; 4.302      ;
; 1.390 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.912      ; 4.302      ;
; 1.390 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.912      ; 4.302      ;
; 1.390 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.912      ; 4.302      ;
; 1.494 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.763      ; 4.257      ;
; 1.494 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.763      ; 4.257      ;
; 1.494 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.763      ; 4.257      ;
; 1.494 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.763      ; 4.257      ;
; 1.556 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.318      ;
; 1.556 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.318      ;
; 1.556 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.318      ;
; 1.556 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.318      ;
; 1.557 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.319      ;
; 1.557 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.319      ;
; 1.557 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.319      ;
; 1.557 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.762      ; 4.319      ;
; 1.582 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.728      ; 4.310      ;
; 1.582 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.728      ; 4.310      ;
; 1.582 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.728      ; 4.310      ;
; 1.582 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.728      ; 4.310      ;
; 1.719 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 3.005      ; 4.724      ;
; 1.719 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 3.005      ; 4.724      ;
; 1.719 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 3.005      ; 4.724      ;
; 1.719 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 3.005      ; 4.724      ;
; 1.784 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.594      ; 4.378      ;
; 1.784 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.594      ; 4.378      ;
; 1.784 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.594      ; 4.378      ;
; 1.784 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 2.594      ; 4.378      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                  ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.374 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 0.989      ;
; -0.142 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 0.991      ;
; -0.142 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.688      ; 0.991      ;
; 0.211  ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 1.720      ; 0.990      ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                   ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.230 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.720      ; 0.990      ;
; -0.199 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 0.989      ;
; -0.197 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 0.991      ;
; -0.197 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 1.688      ; 0.991      ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[1]                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap1_unit|mem_addr_reg[3]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap1_unit|mem_addr_reg[3]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[0]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[0]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[3]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[3]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[5]|dataa              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[5]|dataa              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[1]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[6]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[6]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[7]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[7]            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|state_reg.execute_jc|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|state_reg.execute_jc|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[3]           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.053 ; 6.053 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 5.774 ; 5.774 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 6.053 ; 6.053 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.089 ; 2.089 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.602 ; 1.602 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.537 ; 1.537 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.400 ; 1.400 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.589 ; 1.589 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.981 ; 1.981 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.089 ; 2.089 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.418 ; 1.418 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.498 ; 1.498 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.368 ; 1.368 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 1.202 ; 1.202 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -5.484 ; -5.484 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -5.484 ; -5.484 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -5.518 ; -5.518 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -5.727 ; -5.727 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.526 ; -0.526 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.312 ; -1.312 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.247 ; -1.247 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.110 ; -1.110 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.299 ; -1.299 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.691 ; -1.691 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -1.799 ; -1.799 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -1.128 ; -1.128 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -1.208 ; -1.208 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -1.042 ; -1.042 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.526 ; -0.526 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.089  ; 8.089  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.062  ; 8.062  ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.089  ; 8.089  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.051  ; 8.051  ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.968  ; 7.968  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.764  ; 7.764  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.723  ; 7.723  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.757  ; 7.757  ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.755  ; 7.755  ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 8.059  ; 8.059  ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 8.061  ; 8.061  ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 8.105  ; 8.105  ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 8.108  ; 8.108  ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.660  ; 8.660  ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 8.304  ; 8.304  ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 8.317  ; 8.317  ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 8.358  ; 8.358  ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 8.358  ; 8.358  ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.352  ; 8.352  ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 8.336  ; 8.336  ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.660  ; 8.660  ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.640  ; 8.640  ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 8.305  ; 8.305  ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 8.454  ; 8.454  ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 8.270  ; 8.270  ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.254  ; 8.254  ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.289  ; 8.289  ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.640  ; 8.640  ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.676  ; 9.676  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.797  ; 8.797  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 9.136  ; 9.136  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 9.457  ; 9.457  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 9.193  ; 9.193  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.805  ; 8.805  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 9.484  ; 9.484  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 9.676  ; 9.676  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 8.482  ; 8.482  ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 12.159 ; 12.159 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 11.526 ; 11.526 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 11.912 ; 11.912 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.787 ; 10.787 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 11.357 ; 11.357 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 11.685 ; 11.685 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 11.768 ; 11.768 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 11.170 ; 11.170 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 12.159 ; 12.159 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.357  ; 7.357  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.662  ; 7.662  ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.691  ; 7.691  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.685  ; 7.685  ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.574  ; 7.574  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.367  ; 7.367  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.357  ; 7.357  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.358  ; 7.358  ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.328  ; 7.328  ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.328  ; 7.328  ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.634  ; 7.634  ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.623  ; 7.623  ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.641  ; 7.641  ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.882  ; 7.882  ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.686  ; 7.686  ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.684  ; 7.684  ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.699  ; 7.699  ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.699  ; 7.699  ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.711  ; 7.711  ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.752  ; 7.752  ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.754  ; 7.754  ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.743  ; 7.743  ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.731  ; 7.731  ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.046  ; 8.046  ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.681  ; 7.681  ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.736  ; 7.736  ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.906  ; 7.906  ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.902  ; 7.902  ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.702  ; 7.702  ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.681  ; 7.681  ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.720  ; 7.720  ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.057  ; 8.057  ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 8.482  ; 8.482  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.797  ; 8.797  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 9.136  ; 9.136  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 9.457  ; 9.457  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 9.193  ; 9.193  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.805  ; 8.805  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 9.484  ; 9.484  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 9.676  ; 9.676  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 8.482  ; 8.482  ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 10.787 ; 10.787 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 11.526 ; 11.526 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 11.912 ; 11.912 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.787 ; 10.787 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 11.357 ; 11.357 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 11.685 ; 11.685 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 11.768 ; 11.768 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 11.170 ; 11.170 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 12.159 ; 12.159 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -2.532 ; -77.466       ;
; SW[9]                                  ; -1.078 ; -5.729        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.666 ; -2.477        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; -1.274 ; -4.896        ;
; CLOCK_50                               ; -0.736 ; -10.753       ;
; SW[9]                                  ; 1.173  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.027 ; -0.027        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Removal Summary                                     ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.473 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -1.627 ; -154.730      ;
; SW[9]                                  ; -1.380 ; -1.380        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.532 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.494      ;
; -2.532 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.494      ;
; -2.532 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.494      ;
; -2.532 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.494      ;
; -2.508 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.508 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.508 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.508 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.470      ;
; -2.498 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.460      ;
; -2.498 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.460      ;
; -2.498 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.460      ;
; -2.498 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.460      ;
; -2.486 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.448      ;
; -2.486 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.448      ;
; -2.486 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.448      ;
; -2.486 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.448      ;
; -2.424 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.386      ;
; -2.424 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.386      ;
; -2.424 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.386      ;
; -2.424 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.386      ;
; -2.394 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.356      ;
; -2.394 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.356      ;
; -2.394 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.356      ;
; -2.394 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.356      ;
; -2.342 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.304      ;
; -2.342 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.304      ;
; -2.342 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.304      ;
; -2.342 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.304      ;
; -2.271 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.233      ;
; -2.184 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.145      ;
; -2.184 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.145      ;
; -2.184 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.145      ;
; -2.184 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.145      ;
; -1.972 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[5]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.928      ;
; -1.972 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[5]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.928      ;
; -1.972 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[5]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.928      ;
; -1.972 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[5]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.928      ;
; -1.954 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[1]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.910      ;
; -1.954 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[1]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.910      ;
; -1.954 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[1]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.910      ;
; -1.954 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[1]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.910      ;
; -1.826 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[0]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.782      ;
; -1.826 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[0]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.782      ;
; -1.826 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[0]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.782      ;
; -1.826 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[0]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.782      ;
; -1.691 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[4]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.647      ;
; -1.691 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[4]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.647      ;
; -1.691 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[4]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.647      ;
; -1.691 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[4]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.647      ;
; -1.689 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[2]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.645      ;
; -1.689 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[2]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.645      ;
; -1.689 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[2]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.645      ;
; -1.689 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[2]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.645      ;
; -1.587 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[6]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 2.555      ;
; -1.587 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[6]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 2.555      ;
; -1.587 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[6]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 2.555      ;
; -1.587 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[6]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 2.555      ;
; -1.560 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[3]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.516      ;
; -1.560 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[3]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.516      ;
; -1.560 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[3]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.516      ;
; -1.560 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[3]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.516      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a1~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a2~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a3~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a4~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a5~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a6~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a7~porta_memory_reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.442      ;
; -1.449 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|inst_reg[7]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.405      ;
; -1.449 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|inst_reg[7]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.405      ;
; -1.449 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|inst_reg[7]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.405      ;
; -1.449 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|inst_reg[7]                                                                                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.405      ;
; -1.035 ; sap_1_2:sap1_unit|state_reg.execute_sub                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.061      ;
; -1.007 ; sap_1_2:sap1_unit|state_reg.execute_ldi                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.033      ;
; -0.812 ; sap_1_2:sap1_unit|state_reg.execute_add                                                                                       ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.838      ;
; -0.801 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.791 ; sap_1_2:sap1_unit|inst_reg[7]                                                                                                 ; sap_1_2:sap1_unit|state_reg.execute_jz                                                                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.396     ; 1.427      ;
; -0.786 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.818      ;
; -0.779 ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.811      ;
; -0.761 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[8]                                                                                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.767      ;
; -0.761 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.767      ;
; -0.761 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.767      ;
; -0.761 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.767      ;
; -0.761 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 1.767      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[9]                                                                                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
; -0.759 ; sap_1_2:sap1_unit|state_reg.execute_out                                                                                       ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 1.764      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[9]'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.078 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.113      ; 2.296      ;
; -1.078 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.113      ; 2.296      ;
; -1.078 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.113      ; 2.296      ;
; -1.078 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.113      ; 2.296      ;
; -0.765 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.139      ; 2.442      ;
; -0.765 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.139      ; 2.442      ;
; -0.765 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.139      ; 2.442      ;
; -0.765 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.139      ; 2.442      ;
; -0.676 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 0.993      ; 2.330      ;
; -0.676 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 0.993      ; 2.330      ;
; -0.676 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 0.993      ; 2.330      ;
; -0.676 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 1.000        ; 0.993      ; 2.330      ;
; -0.662 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.036      ; 2.298      ;
; -0.662 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.036      ; 2.298      ;
; -0.662 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.036      ; 2.298      ;
; -0.662 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.036      ; 2.298      ;
; -0.648 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.305      ;
; -0.648 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.305      ;
; -0.648 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.305      ;
; -0.648 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.305      ;
; -0.641 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.114      ; 2.287      ;
; -0.641 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.114      ; 2.287      ;
; -0.641 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.114      ; 2.287      ;
; -0.641 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.114      ; 2.287      ;
; -0.636 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.304      ;
; -0.636 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.304      ;
; -0.636 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.304      ;
; -0.636 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.057      ; 2.304      ;
; -0.623 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.059      ; 2.294      ;
; -0.623 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.059      ; 2.294      ;
; -0.623 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.059      ; 2.294      ;
; -0.623 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 1.000        ; 1.059      ; 2.294      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                                                  ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.666 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.081      ;
; -0.660 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.157      ;
; -0.640 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.055      ;
; -0.634 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.131      ;
; -0.608 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 1.010      ;
; -0.602 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 1.086      ;
; -0.595 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.010      ;
; -0.590 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.005      ;
; -0.589 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.086      ;
; -0.584 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.081      ;
; -0.580 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.077      ;
; -0.571 ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.470      ; 1.194      ;
; -0.554 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.051      ;
; -0.545 ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.470      ; 1.168      ;
; -0.544 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 0.959      ;
; -0.538 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.035      ;
; -0.522 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 1.006      ;
; -0.513 ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.457      ; 1.123      ;
; -0.509 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.006      ;
; -0.504 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 1.001      ;
; -0.500 ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.470      ; 1.123      ;
; -0.495 ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.470      ; 1.118      ;
; -0.486 ; sap_1_2:sap1_unit|pc_reg[2]             ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 0.970      ;
; -0.474 ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 0.876      ;
; -0.458 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 0.955      ;
; -0.449 ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.470      ; 1.072      ;
; -0.444 ; sap_1_2:sap1_unit|pc_reg[1]             ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.456      ; 0.928      ;
; -0.416 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.864      ; 1.226      ;
; -0.410 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.864      ; 1.302      ;
; -0.359 ; sap_1_2:sap1_unit|pc_reg[3]             ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.457      ; 0.969      ;
; -0.330 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.864      ; 1.222      ;
; -0.321 ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.865      ; 1.339      ;
; -0.086 ; sap_1_2:sap1_unit|inst_reg[0]           ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.500      ;
; -0.079 ; sap_1_2:sap1_unit|inst_reg[1]           ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.575      ;
; 0.000  ; sap_1_2:sap1_unit|inst_reg[2]           ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.496      ;
; 0.009  ; sap_1_2:sap1_unit|inst_reg[3]           ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 0.613      ;
; 1.216  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 2.256      ; 1.127      ;
; 1.222  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 2.256      ; 1.203      ;
; 1.302  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 2.256      ; 1.123      ;
; 1.311  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 2.257      ; 1.240      ;
; 1.716  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 2.256      ; 1.127      ;
; 1.722  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 2.256      ; 1.203      ;
; 1.802  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 2.256      ; 1.123      ;
; 1.811  ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 1.000        ; 2.257      ; 1.240      ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.274 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 2.256      ; 1.123      ;
; -1.270 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 2.256      ; 1.127      ;
; -1.194 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 2.256      ; 1.203      ;
; -1.158 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.000        ; 2.257      ; 1.240      ;
; -0.774 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[2] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 2.256      ; 1.123      ;
; -0.770 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[0] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 2.256      ; 1.127      ;
; -0.694 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[1] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 2.256      ; 1.203      ;
; -0.658 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|mem_addr[3] ; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 2.257      ; 1.240      ;
; 0.528  ; sap_1_2:sap1_unit|inst_reg[2]           ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.496      ;
; 0.532  ; sap_1_2:sap1_unit|inst_reg[0]           ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.500      ;
; 0.607  ; sap_1_2:sap1_unit|inst_reg[1]           ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.575      ;
; 0.644  ; sap_1_2:sap1_unit|inst_reg[3]           ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 0.613      ;
; 0.817  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.864      ; 1.181      ;
; 0.821  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.864      ; 1.185      ;
; 0.897  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.864      ; 1.261      ;
; 0.920  ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 0.876      ;
; 0.933  ; sap_1_2:sap1_unit|state_reg.execute_jz  ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.865      ; 1.298      ;
; 0.972  ; sap_1_2:sap1_unit|pc_reg[1]             ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 0.928      ;
; 0.986  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 0.955      ;
; 0.990  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 0.959      ;
; 1.012  ; sap_1_2:sap1_unit|pc_reg[3]             ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.457      ; 0.969      ;
; 1.014  ; sap_1_2:sap1_unit|pc_reg[2]             ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 0.970      ;
; 1.032  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.001      ;
; 1.036  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.005      ;
; 1.037  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.006      ;
; 1.041  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.010      ;
; 1.050  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 1.006      ;
; 1.054  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 1.010      ;
; 1.066  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.035      ;
; 1.082  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.051      ;
; 1.086  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.055      ;
; 1.102  ; sap_1_2:sap1_unit|state_reg.execute_sta ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.470      ; 1.072      ;
; 1.108  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.077      ;
; 1.112  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.081      ;
; 1.112  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.081      ;
; 1.117  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.086      ;
; 1.130  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.456      ; 1.086      ;
; 1.148  ; sap_1_2:sap1_unit|cf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.470      ; 1.118      ;
; 1.153  ; sap_1_2:sap1_unit|zf_reg                ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.470      ; 1.123      ;
; 1.162  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.131      ;
; 1.166  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.457      ; 1.123      ;
; 1.188  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 1.157      ;
; 1.198  ; sap_1_2:sap1_unit|state_reg.execute_jmp ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.470      ; 1.168      ;
; 1.224  ; sap_1_2:sap1_unit|state_reg.decode      ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.470      ; 1.194      ;
+--------+-----------------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.736 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 1.800      ; 1.357      ;
; -0.736 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 1.800      ; 1.357      ;
; -0.736 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 1.800      ; 1.357      ;
; -0.736 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; 0.000        ; 1.800      ; 1.357      ;
; -0.371 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.626      ;
; -0.360 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.864      ; 1.642      ;
; -0.356 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.642      ;
; -0.353 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.864      ; 1.649      ;
; -0.349 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.649      ;
; -0.343 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.654      ;
; -0.339 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.658      ;
; -0.336 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.864      ; 1.666      ;
; -0.332 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.665      ;
; -0.332 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.666      ;
; -0.320 ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.fetch                                                                                             ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.800      ; 1.632      ;
; -0.300 ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.reset_pc                                                                                          ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.788      ; 1.640      ;
; -0.298 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.699      ;
; -0.284 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.713      ;
; -0.267 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.864      ; 1.735      ;
; -0.263 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.734      ;
; -0.263 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.735      ;
; -0.262 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.859      ; 1.735      ;
; -0.257 ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.741      ;
; -0.250 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.696      ;
; -0.236 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 1.800      ; 1.357      ;
; -0.236 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 1.800      ; 1.357      ;
; -0.236 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 1.800      ; 1.357      ;
; -0.236 ; sap_1_2:sap1_unit|state_reg.execute_jc  ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50    ; -0.500       ; 1.800      ; 1.357      ;
; -0.201 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[0]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.745      ;
; -0.201 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[1]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.745      ;
; -0.201 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[2]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.745      ;
; -0.201 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[3]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.745      ;
; -0.193 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[5]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.753      ;
; -0.193 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[6]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.753      ;
; -0.193 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[7]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.794      ; 1.753      ;
; -0.191 ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[4]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.793      ; 1.754      ;
; -0.162 ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.800      ; 1.790      ;
; -0.162 ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[1]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.800      ; 1.790      ;
; -0.162 ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[2]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.800      ; 1.790      ;
; -0.162 ; SW[9]                                   ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.800      ; 1.790      ;
; 0.082  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.mem_write                                                                                         ; SW[9]                                  ; CLOCK_50    ; 0.000        ; 1.392      ; 1.626      ;
; 0.129  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.626      ;
; 0.140  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.864      ; 1.642      ;
; 0.144  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.642      ;
; 0.147  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.864      ; 1.649      ;
; 0.151  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.649      ;
; 0.153  ; sap_1_2:sap1_unit|state_reg.mem_write   ; sap_1_2:sap1_unit|state_reg.fetch                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.408      ; 0.713      ;
; 0.157  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.654      ;
; 0.161  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.658      ;
; 0.164  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.864      ; 1.666      ;
; 0.168  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.665      ;
; 0.168  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.666      ;
; 0.180  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.fetch                                                                                             ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.800      ; 1.632      ;
; 0.200  ; SW[9]                                   ; sap_1_2:sap1_unit|state_reg.reset_pc                                                                                          ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.788      ; 1.640      ;
; 0.202  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.699      ;
; 0.215  ; sap_1_2:sap1_unit|ac_reg[8]             ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sap_1_2:sap1_unit|pc_reg[0]             ; sap_1_2:sap1_unit|pc_reg[0]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sap_1_2:sap1_unit|state_reg.execute_hlt ; sap_1_2:sap1_unit|state_reg.execute_hlt                                                                                       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|n_reg[1]           ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|n_reg[3]           ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|n_reg[2]           ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|state_reg.op       ; bin2bcd:bin2bcd_unit|state_reg.op                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|p2s_reg[0]         ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd0_reg[3]        ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd0_reg[1]        ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd1_reg[1]        ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd2_reg[2]        ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd2_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd3_reg[3]        ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd3_reg[2]        ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bin2bcd:bin2bcd_unit|bcd3_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.713      ;
; 0.233  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.864      ; 1.735      ;
; 0.237  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.734      ;
; 0.237  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.735      ;
; 0.238  ; bin2bcd:bin2bcd_unit|p2s_reg[2]         ; bin2bcd:bin2bcd_unit|p2s_reg[3]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.859      ; 1.735      ;
; 0.239  ; bin2bcd:bin2bcd_unit|p2s_reg[4]         ; bin2bcd:bin2bcd_unit|p2s_reg[5]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; bin2bcd:bin2bcd_unit|p2s_reg[6]         ; bin2bcd:bin2bcd_unit|p2s_reg[7]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.242  ; bin2bcd:bin2bcd_unit|p2s_reg[0]         ; bin2bcd:bin2bcd_unit|p2s_reg[1]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; bin2bcd:bin2bcd_unit|p2s_reg[5]         ; bin2bcd:bin2bcd_unit|p2s_reg[6]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; SW[9]                                   ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.741      ;
; 0.250  ; SW[9]                                   ; sap_1_2:sap1_unit|ac_reg[8]                                                                                                   ; SW[9]                                  ; CLOCK_50    ; -0.500       ; 1.794      ; 1.696      ;
; 0.252  ; bin2bcd:bin2bcd_unit|bcd0_reg[1]        ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.257  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.257  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.258  ; bin2bcd:bin2bcd_unit|bcd0_reg[2]        ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.259  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.260  ; bin2bcd:bin2bcd_unit|bcd1_reg[3]        ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.260  ; bin2bcd:bin2bcd_unit|bcd1_reg[2]        ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.270  ; sap_1_2:sap1_unit|state_reg.fetch       ; sap_1_2:sap1_unit|pc_reg[3]                                                                                                   ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.422      ;
; 0.289  ; bin2bcd:bin2bcd_unit|bcd3_reg[2]        ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.441      ;
; 0.290  ; bin2bcd:bin2bcd_unit|bcd3_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.442      ;
; 0.293  ; bin2bcd:bin2bcd_unit|bcd2_reg[1]        ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.294  ; bin2bcd:bin2bcd_unit|bcd2_reg[3]        ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.000      ; 0.446      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[9]'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.173 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.114      ; 2.287      ;
; 1.173 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.114      ; 2.287      ;
; 1.173 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.114      ; 2.287      ;
; 1.173 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[0] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.114      ; 2.287      ;
; 1.183 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.113      ; 2.296      ;
; 1.183 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.113      ; 2.296      ;
; 1.183 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.113      ; 2.296      ;
; 1.183 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[3] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.113      ; 2.296      ;
; 1.235 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.059      ; 2.294      ;
; 1.235 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.059      ; 2.294      ;
; 1.235 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.059      ; 2.294      ;
; 1.235 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[4] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.059      ; 2.294      ;
; 1.247 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.304      ;
; 1.247 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.304      ;
; 1.247 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.304      ;
; 1.247 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[1] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.304      ;
; 1.248 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.305      ;
; 1.248 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.305      ;
; 1.248 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.305      ;
; 1.248 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[6] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.057      ; 2.305      ;
; 1.262 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.036      ; 2.298      ;
; 1.262 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.036      ; 2.298      ;
; 1.262 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.036      ; 2.298      ;
; 1.262 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[2] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.036      ; 2.298      ;
; 1.303 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.139      ; 2.442      ;
; 1.303 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.139      ; 2.442      ;
; 1.303 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.139      ; 2.442      ;
; 1.303 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[5] ; CLOCK_50     ; SW[9]       ; 0.000        ; 1.139      ; 2.442      ;
; 1.337 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 0.993      ; 2.330      ;
; 1.337 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 0.993      ; 2.330      ;
; 1.337 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 0.993      ; 2.330      ;
; 1.337 ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ; sap_1_2:sap1_unit|memory_leds[7] ; CLOCK_50     ; SW[9]       ; 0.000        ; 0.993      ; 2.330      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                  ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.027 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.441      ;
; 0.053  ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.443      ;
; 0.053  ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.468      ; 0.443      ;
; 0.180  ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0.500        ; 0.469      ; 0.442      ;
+--------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                                                  ;
+-------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                       ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.473 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[3] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.469      ; 0.442      ;
; 0.473 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[0] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.441      ;
; 0.475 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[2] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.443      ;
; 0.475 ; sap_1_2:sap1_unit|state_reg.reset_pc ; sap_1_2:sap1_unit|mem_addr[1] ; CLOCK_50     ; sap_1_2:sap1_unit|state_reg.execute_jc ; -0.500       ; 0.468      ; 0.443      ;
+-------+--------------------------------------+-------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sap_1_2:sap1_unit|altera_one_port_ram:ram|altsyncram:ram_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd0_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd1_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd2_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[0]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[1]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[2]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|bcd3_reg[3]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|n_reg[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; bin2bcd:bin2bcd_unit|p2s_reg[1]                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|mem_addr_reg[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap1_unit|mem_addr_reg[3]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap1_unit|mem_addr_reg[3]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[0]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[0]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[1]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[2]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[3]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[3]|datab              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[4]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[5]|dataa              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[5]|dataa              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[6]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; sap1_unit|memory_leds[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; sap1_unit|memory_leds[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[1]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[6]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[6]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[7]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; sap_1_2:sap1_unit|memory_leds[7]            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sap_1_2:sap1_unit|state_reg.execute_jc'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[0]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[1]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|mem_addr[3]~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|state_reg.execute_jc|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Rise       ; sap1_unit|state_reg.execute_jc|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sap_1_2:sap1_unit|state_reg.execute_jc ; Fall       ; sap_1_2:sap1_unit|mem_addr[3]           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.614  ; 2.614  ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.510  ; 2.510  ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.550  ; 2.550  ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.614  ; 2.614  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.281  ; 0.281  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.097  ; 0.097  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.039  ; 0.039  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.024  ; 0.024  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.078  ; 0.078  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.281  ; 0.281  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.260  ; 0.260  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.057 ; -0.057 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.005  ; 0.005  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.059 ; -0.059 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.202  ; 0.202  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.371 ; -2.371 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.371 ; -2.371 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.407 ; -2.407 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.471 ; -2.471 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.042  ; 0.042  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.100  ; 0.100  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.115  ; 0.115  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.061  ; 0.061  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.142 ; -0.142 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.121 ; -0.121 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.196  ; 0.196  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.134  ; 0.134  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.202  ; 0.202  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.159 ; 4.159 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.130 ; 4.130 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.159 ; 4.159 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.158 ; 4.158 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.103 ; 4.103 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.036 ; 4.036 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.037 ; 4.037 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.128 ; 4.128 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.129 ; 4.129 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.129 ; 4.129 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.216 ; 4.216 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.177 ; 4.177 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.380 ; 4.380 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.230 ; 4.230 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.238 ; 4.238 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.278 ; 4.278 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.278 ; 4.278 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.269 ; 4.269 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.380 ; 4.380 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.381 ; 4.381 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.241 ; 4.241 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.381 ; 4.381 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.203 ; 4.203 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.228 ; 4.228 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.372 ; 4.372 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.868 ; 4.868 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.699 ; 4.699 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.649 ; 4.649 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.751 ; 4.751 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.868 ; 4.868 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 5.725 ; 5.725 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 5.514 ; 5.514 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 5.610 ; 5.610 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.230 ; 5.230 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 5.471 ; 5.471 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 5.631 ; 5.631 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 5.628 ; 5.628 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 5.399 ; 5.399 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 5.725 ; 5.725 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.899 ; 3.899 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.022 ; 4.022 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.014 ; 4.014 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.902 ; 3.902 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.899 ; 3.899 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.888 ; 3.888 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.888 ; 3.888 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.978 ; 3.978 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.987 ; 3.987 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.030 ; 4.030 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.030 ; 4.030 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.020 ; 4.020 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.020 ; 4.020 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.029 ; 4.029 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.065 ; 4.065 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.071 ; 4.071 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.043 ; 4.043 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.163 ; 4.163 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.177 ; 4.177 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.024 ; 4.024 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.169 ; 4.169 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.699 ; 4.699 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.649 ; 4.649 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.751 ; 4.751 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.868 ; 4.868 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 5.230 ; 5.230 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 5.514 ; 5.514 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 5.610 ; 5.610 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.230 ; 5.230 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 5.471 ; 5.471 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 5.631 ; 5.631 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 5.628 ; 5.628 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 5.399 ; 5.399 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 5.725 ; 5.725 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -6.612   ; -1.856  ; -0.374   ; -0.230  ; -2.064              ;
;  CLOCK_50                               ; -6.612   ; -0.736  ; N/A      ; N/A     ; -2.064              ;
;  SW[9]                                  ; -2.858   ; 1.173   ; N/A      ; N/A     ; -1.631              ;
;  sap_1_2:sap1_unit|state_reg.execute_jc ; -2.613   ; -1.856  ; -0.374   ; -0.230  ; 0.500               ;
; Design-wide TNS                         ; -312.57  ; -15.649 ; -0.658   ; -0.823  ; -194.446            ;
;  CLOCK_50                               ; -287.343 ; -10.753 ; N/A      ; N/A     ; -192.815            ;
;  SW[9]                                  ; -15.277  ; 0.000   ; N/A      ; N/A     ; -1.631              ;
;  sap_1_2:sap1_unit|state_reg.execute_jc ; -9.950   ; -6.876  ; -0.658   ; -0.823  ; 0.000               ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.053 ; 6.053 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 5.774 ; 5.774 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 5.844 ; 5.844 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 6.053 ; 6.053 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.089 ; 2.089 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.602 ; 1.602 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.537 ; 1.537 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.400 ; 1.400 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.589 ; 1.589 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.981 ; 1.981 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.089 ; 2.089 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.418 ; 1.418 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.498 ; 1.498 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.368 ; 1.368 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 1.202 ; 1.202 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.371 ; -2.371 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.371 ; -2.371 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.407 ; -2.407 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.471 ; -2.471 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.042  ; 0.042  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.100  ; 0.100  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.115  ; 0.115  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.061  ; 0.061  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.142 ; -0.142 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.121 ; -0.121 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.196  ; 0.196  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.134  ; 0.134  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.202  ; 0.202  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.089  ; 8.089  ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.062  ; 8.062  ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.089  ; 8.089  ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.051  ; 8.051  ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.968  ; 7.968  ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.764  ; 7.764  ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.723  ; 7.723  ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.757  ; 7.757  ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.755  ; 7.755  ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 8.059  ; 8.059  ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 8.061  ; 8.061  ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 8.058  ; 8.058  ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 8.105  ; 8.105  ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 8.108  ; 8.108  ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.660  ; 8.660  ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 8.304  ; 8.304  ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 8.317  ; 8.317  ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 8.358  ; 8.358  ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 8.358  ; 8.358  ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.352  ; 8.352  ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 8.336  ; 8.336  ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.660  ; 8.660  ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.640  ; 8.640  ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 8.305  ; 8.305  ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 8.454  ; 8.454  ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 8.270  ; 8.270  ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.254  ; 8.254  ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.289  ; 8.289  ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.640  ; 8.640  ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 9.676  ; 9.676  ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.797  ; 8.797  ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 9.136  ; 9.136  ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 9.457  ; 9.457  ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 9.193  ; 9.193  ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.805  ; 8.805  ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 9.484  ; 9.484  ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 9.676  ; 9.676  ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 8.482  ; 8.482  ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 12.159 ; 12.159 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 11.526 ; 11.526 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 11.912 ; 11.912 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 10.787 ; 10.787 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 11.357 ; 11.357 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 11.685 ; 11.685 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 11.768 ; 11.768 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 11.170 ; 11.170 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 12.159 ; 12.159 ; Rise       ; SW[9]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.899 ; 3.899 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.022 ; 4.022 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.014 ; 4.014 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.902 ; 3.902 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.899 ; 3.899 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.888 ; 3.888 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.888 ; 3.888 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.978 ; 3.978 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.987 ; 3.987 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.073 ; 4.073 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.030 ; 4.030 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.030 ; 4.030 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.020 ; 4.020 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.020 ; 4.020 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.029 ; 4.029 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.065 ; 4.065 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.071 ; 4.071 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.043 ; 4.043 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.163 ; 4.163 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.177 ; 4.177 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.024 ; 4.024 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.004 ; 4.004 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.169 ; 4.169 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.573 ; 4.573 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.699 ; 4.699 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.649 ; 4.649 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.751 ; 4.751 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.868 ; 4.868 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.481 ; 4.481 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; SW[9]      ; 5.230 ; 5.230 ; Rise       ; SW[9]           ;
;  LEDG[0]  ; SW[9]      ; 5.514 ; 5.514 ; Rise       ; SW[9]           ;
;  LEDG[1]  ; SW[9]      ; 5.610 ; 5.610 ; Rise       ; SW[9]           ;
;  LEDG[2]  ; SW[9]      ; 5.230 ; 5.230 ; Rise       ; SW[9]           ;
;  LEDG[3]  ; SW[9]      ; 5.471 ; 5.471 ; Rise       ; SW[9]           ;
;  LEDG[4]  ; SW[9]      ; 5.631 ; 5.631 ; Rise       ; SW[9]           ;
;  LEDG[5]  ; SW[9]      ; 5.628 ; 5.628 ; Rise       ; SW[9]           ;
;  LEDG[6]  ; SW[9]      ; 5.399 ; 5.399 ; Rise       ; SW[9]           ;
;  LEDG[7]  ; SW[9]      ; 5.725 ; 5.725 ; Rise       ; SW[9]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50                               ; CLOCK_50                               ; 1020     ; 0        ; 0        ; 0        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50                               ; 8        ; 16       ; 0        ; 0        ;
; SW[9]                                  ; CLOCK_50                               ; 33       ; 33       ; 0        ; 0        ;
; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 40       ; 0        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 4        ; 4        ;
; CLOCK_50                               ; SW[9]                                  ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50                               ; CLOCK_50                               ; 1020     ; 0        ; 0        ; 0        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; CLOCK_50                               ; 8        ; 16       ; 0        ; 0        ;
; SW[9]                                  ; CLOCK_50                               ; 33       ; 33       ; 0        ; 0        ;
; CLOCK_50                               ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 40       ; 0        ;
; sap_1_2:sap1_unit|state_reg.execute_jc ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 4        ; 4        ;
; CLOCK_50                               ; SW[9]                                  ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 4        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; sap_1_2:sap1_unit|state_reg.execute_jc ; 0        ; 0        ; 4        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 21 07:08:26 2020
Info: Command: quartus_sta sap_1 -c sap_1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sap_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sap_1_2:sap1_unit|state_reg.execute_jc sap_1_2:sap1_unit|state_reg.execute_jc
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.612      -287.343 CLOCK_50 
    Info (332119):    -2.858       -15.277 SW[9] 
    Info (332119):    -2.613        -9.950 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case hold slack is -1.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.856        -6.876 sap_1_2:sap1_unit|state_reg.execute_jc 
    Info (332119):    -0.259        -1.036 CLOCK_50 
    Info (332119):     1.375         0.000 SW[9] 
Info (332146): Worst-case recovery slack is -0.374
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.374        -0.658 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case removal slack is -0.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.230        -0.823 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -192.815 CLOCK_50 
    Info (332119):    -1.631        -1.631 SW[9] 
    Info (332119):     0.500         0.000 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.532       -77.466 CLOCK_50 
    Info (332119):    -1.078        -5.729 SW[9] 
    Info (332119):    -0.666        -2.477 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case hold slack is -1.274
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.274        -4.896 sap_1_2:sap1_unit|state_reg.execute_jc 
    Info (332119):    -0.736       -10.753 CLOCK_50 
    Info (332119):     1.173         0.000 SW[9] 
Info (332146): Worst-case recovery slack is -0.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.027        -0.027 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case removal slack is 0.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.473         0.000 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -154.730 CLOCK_50 
    Info (332119):    -1.380        -1.380 SW[9] 
    Info (332119):     0.500         0.000 sap_1_2:sap1_unit|state_reg.execute_jc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Fri Feb 21 07:08:30 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


