AA

1. 上方方框应为B，下方方框应为A

我们先假定，上方方框应为A，下方方框应为B。分析过程如上图所示，当AB=11->00同时跳变时，由于PUN网络两个并联电阻同时导通，因此CL延时为RpCL/2，最快。当AB=11->01或AB=11->10时，在PUN网络中只有一个电阻导通，因此CL延时均为RpCL，但是后一种情况中，由于跳变后A导通而B不导通，这时上拉时内部节点电容Cint也要被充电，故造成了额外延时。

按照以上分析，AB=11->01的情况应快于AB=11->10，然而，图中的结果表明，AB=11->01的情况慢于AB=11->10，所以实际的A和B的位置和我们预设的相反，故上方方框应为B，下方方框应为A。

2. 如上图所示（图像为自行用LaTeX - TikZ绘制）

负锁存器的工作原理：当CLK为0时，T0导通，T1断开，此时D经过I0和I2两次反相到达输出端，此时锁存器是透明的。当CLK为1时，T0断开，T1截止，此时D被隔离，而I2-I1间的双稳态回路形成，此时锁存器处于维持状态。

寄存器的工作原理：这里考虑的是一个正边沿触发的寄存器，它由一个负锁存器（主锁存器）串联一个正锁存器（负所粗浅你）而成。当CLK为零时，主锁存器透明，从锁存器保持，此时QM从D持续采样，当CLK为一时，主锁存器保持，从锁存器透明，而QM记录了上升沿前D的最后状态，这个状态被输出至输出端Q。这就是寄存器在每个上升沿更新数据的原理。

3. 如图所示，当00重叠时，P1管和P1'管均导通，此时，X有可能发生0->1的跳变，但是该信号由于N1'管的断开注定无法传递至Q，类似的，当11重叠时，N1和N1'管均导通，此时X有可能发生1->0的跳变，但由于P1'管的短卡无法传递至Q。

4. 当CLK为0时，P1导通而N3截止，C被预充电至VDD。当CLK为1时，P1截止而N3导通，当D为0时P2管导通将C的电压维持在VDD，当D为1时由于!CLKD是CLK经过三个反相器延时后的反相信号，因此在CLK刚达到1时!CLKD在有一小段时间仍然是1，故N1管在这段时间也是导通，因此，当D为1时在有一段时间内N3和N2和N1能全部导通，将C下拉至0。而只有在脉冲上时，N4和N6才能导通，此时C的状态将被反相传递到Q上，在脉冲过去后Q将进入双稳态存储。