
# 硬體設計作品集 (Hardware Design Portfolio)

這個資料庫整理了我在 **數位電路設計 (Digital Hardware Design)** 方面的作品，主要以 **Verilog HDL** 撰寫，並以 **FPGA / ASIC** 為目標平台。
內容涵蓋 **RTL 設計、有限狀態機 (FSM)、硬體加速器，以及演算法硬體化 (Algorithm-to-Hardware Mapping)**。
作品集會持續更新，未來會加入更多設計案例。

---

## 📂 專案列表

### 1. Transformer\_Attention\_Unit

* **說明**：針對 Transformer 注意力機制設計的硬體加速模組。
* **重點**：以 RTL 架構實作，加速深度學習工作負載中的注意力運算。
* **關鍵字**：AI Accelerator、Transformer、Parallel Computing。

---

### 2. Gate\_Level\_Encoded\_Multiplier

* **說明**：使用閘級編碼技術實現的乘法器。
* **重點**：降低功耗與面積開銷。
* **關鍵字**：Multiplier、Gate-level optimization、Low-power design。

---

### 3. Sorting\_the\_Areas\_of\_Heptagons

* **說明**：設計能夠排序多個七邊形面積的硬體單元。
* **重點**：基於 FSM 控制，展現演算法轉換為 RTL 的能力。
* **關鍵字**：FSM、Sorting Logic、Geometric Computation。

---

### 4. Coordinate\_calculator

* **說明**：利用 FSM 設計，計算並驗證三角形內所有整數座標點。
* **重點**：完整掃描座標點，並進行邊界條件檢查。
* **關鍵字**：FSM、Geometry、Coordinate Verification。

---

## 🛠️ 技能亮點

* **Verilog RTL 設計**
* **有限狀態機 (FSM) 實作**
* **低功耗電路設計**（例如閘級編碼技術）
* **演算法硬體化**（排序、幾何運算、AI 加速器）
* **FPGA/ASIC 設計流程經驗**

---

## 🚀 未來展望

* 更多 **AI/ML 硬體加速器模組**。
* 持續擴充 **演算法到 RTL 的轉換專案**。
* 探索 **部分重組 (Partial Reconfiguration)** 與 **SoC 整合**。

---
