Fitter report for lab_design_tq
Tue Mar 31 14:16:09 2009
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Fitter DSP Block Usage Summary
 21. DSP Block Details
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 31 14:16:09 2009    ;
; Quartus II Version                 ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name                      ; lab_design_tq                            ;
; Top-level Entity Name              ; LAB_DESIGN                               ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C15AF484C7                            ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,431 / 14,448 ( 24 % )                  ;
;     Total combinational functions  ; 2,486 / 14,448 ( 17 % )                  ;
;     Dedicated logic registers      ; 2,501 / 14,448 ( 17 % )                  ;
; Total registers                    ; 2587                                     ;
; Total pins                         ; 172 / 315 ( 55 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 65,024 / 239,616 ( 27 % )                ;
; Embedded Multiplier 9-bit elements ; 6 / 52 ( 12 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C15AF484C7                  ;                                ;
; Use smart compilation                                              ; On                             ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; On                             ; Off                            ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Optimize Fast-Corner Timing                                        ; On                             ; Off                            ;
; Perform Register Retiming for Performance                          ; On                             ; Off                            ;
; Physical Synthesis Effort Level                                    ; Fast                           ; Normal                         ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                                                                                                                                                    ;
+------------------------------------------------+-------------------+---------+------------------------------+------------------------+----------------------------------------------------------------------------------------------------+
; Name                                           ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy                                                                                          ;
+------------------------------------------------+-------------------+---------+------------------------------+------------------------+----------------------------------------------------------------------------------------------------+
; Top                                            ; 0                 ; 752     ; Placement and Routing        ; Post-Synthesis Netlist ;                                                                                                    ;
; auk_pac_mrx_mw:auk_pac_mrx_mw_inst             ; 0                 ; 496     ; Placement and Routing        ; Post-Synthesis Netlist ; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst                                                ;
; auk_pac_p3mrx:_IOA_P3MRX:p3mrx                 ; 0                 ; 209     ; Placement and Routing        ; Post-Synthesis Netlist ; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx ;
; asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst ; 0                 ; 2908    ; Placement and Routing        ; Post-Synthesis Netlist ; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst                                            ;
; auk_pac_mtx_mw:auk_pac_mtx_mw_inst             ; 0                 ; 563     ; Placement and Routing        ; Post-Synthesis Netlist ; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst                                                ;
; auk_pac_p3mtx:_IOA_P3MTX:p3mtx                 ; 0                 ; 163     ; Placement and Routing        ; Post-Synthesis Netlist ; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx ;
; pzdyqx:nabboc                                  ; 0                 ; 199     ; Placement and Routing        ; Post-Synthesis Netlist ; pzdyqx:nabboc                                                                                      ;
; sld_hub:sld_hub_inst                           ; 0                 ; 155     ; Placement and Routing        ; Post-Synthesis Netlist ; sld_hub:sld_hub_inst                                                                               ;
+------------------------------------------------+-------------------+---------+------------------------------+------------------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                        ; Action           ; Operation          ; Reason                          ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_ae                                                                              ; Inverted         ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ;                  ;                  ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_ae                                                                              ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_AE_N       ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_cs_n                                                                            ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOB_CS_N       ; DATAIN           ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_cs_n                                                                            ; Inverted         ; Register Packing   ; Fast Output Register assignment ;           ;                ;                  ;                  ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[0]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[0]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[1]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[1]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[2]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[2]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[3]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[3]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[4]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[4]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[5]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[5]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[6]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[6]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[7]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[7]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[8]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[8]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[9]                                                                         ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[9]    ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[10]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[10]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[11]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[11]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[12]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[12]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[13]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[13]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[14]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[14]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[15]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[15]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[16]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[16]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[17]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[17]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[18]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[18]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[19]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[19]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[20]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[20]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[21]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[21]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[22]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[22]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[23]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[23]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[24]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[24]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[25]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[25]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[26]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[26]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[27]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[27]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[28]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[28]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[29]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[29]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[30]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[30]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[31]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[31]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[32]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[32]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[33]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[33]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[34]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[34]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_data[35]                                                                        ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_DATA[35]   ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_ef                                                                              ; Inverted         ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ;                  ;                  ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_ef                                                                              ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOB_EF_N       ; COMBOUT          ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_en                                                                              ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOB_EN         ; DATAIN           ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_rd_n                                                                            ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOB_RD_N       ; DATAIN           ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_rd_n                                                                            ; Inverted         ; Register Packing   ; Fast Output Register assignment ;           ;                ;                  ;                  ;                       ;
; EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|reg_fifo_rst_n                                                                           ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOB_RST_N      ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_af                                                                              ; Inverted         ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ;                  ;                  ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_af                                                                              ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOA_AF_N       ; COMBOUT          ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_cs_n                                                                            ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_CS_N       ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_cs_n                                                                            ; Inverted         ; Register Packing   ; Fast Output Register assignment ;           ;                ;                  ;                  ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[0]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[0]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[1]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[1]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[2]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[2]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[3]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[3]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[4]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[4]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[5]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[5]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[6]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[6]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[7]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[7]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[8]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[8]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[9]                                                                         ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[9]    ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[10]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[10]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[11]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[11]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[12]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[12]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[13]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[13]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[14]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[14]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[15]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[15]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[16]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[16]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[17]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[17]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[18]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[18]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[19]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[19]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[20]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[20]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[21]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[21]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[22]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[22]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[23]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[23]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[24]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[24]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[25]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[25]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[26]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[26]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[27]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[27]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[28]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[28]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[29]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[29]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[30]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[30]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[31]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[31]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[32]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[32]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[33]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[33]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[34]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[34]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_data[35]                                                                        ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_DATA[35]   ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_en                                                                              ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_EN         ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_ff                                                                              ; Inverted         ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ;                  ;                  ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_ff                                                                              ; Packed Register  ; Register Packing   ; Fast Input Register assignment  ; REGOUT    ;                ; FIFOA_FF_N       ; COMBOUT          ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_rst_n                                                                           ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_RST_N      ; DATAIN           ;                       ;
; EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|reg_fifo_wr                                                                              ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; FIFOA_WR         ; DATAIN           ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|mod_out[0]~reg0          ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; SPI3_TX_TMOD[0]  ; DATAIN           ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|mod_out[1]~reg0          ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; SPI3_TX_TMOD[1]  ; DATAIN           ;                       ;
; PACKET_CHECK:iPACKET_CHECK|parity_error                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; PACKET_CHECK:iPACKET_CHECK|parity_error_OTERM1                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; PACKET_CHECK:iPACKET_CHECK|parity_error_OTERM3                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; PACKET_CHECK:iPACKET_CHECK|parity_error_OTERM5                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp_acc[1]_OTERM11                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp_acc[2]_OTERM9                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp_acc[3]_OTERM7                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|Add2~406                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|Add8~406                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|result_x2_x4_imag[16]~191        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|result_x2_x4_real[16]~191        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors|Add0~201           ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors|twad_tempo[0]~104  ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180~212                                                   ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|Add0~73                                                        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|Add0~84             ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|Add0~85             ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~119        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wr_addr_plus1[0]~56 ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|Add0~84             ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|Add0~85             ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~132        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wr_addr_plus1[0]~56 ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                  ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/PLD课程电子版/For students/Day2/Quartus II时序优化workshop/Timing_optimization/Ex1_lab_design_tq_restored/lab_design_tq.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,431 / 14,448 ( 24 % )   ;
;     -- Combinational with no register       ; 930                       ;
;     -- Register only                        ; 945                       ;
;     -- Combinational with a register        ; 1556                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 603                       ;
;     -- 3 input functions                    ; 672                       ;
;     -- <=2 input functions                  ; 1211                      ;
;     -- Register only                        ; 945                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1696                      ;
;     -- arithmetic mode                      ; 790                       ;
;                                             ;                           ;
; Total registers*                            ; 2,587 / 15,345 ( 17 % )   ;
;     -- Dedicated logic registers            ; 2,501 / 14,448 ( 17 % )   ;
;     -- I/O registers                        ; 86 / 897 ( 10 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 309 / 903 ( 34 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 172 / 315 ( 55 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )            ;
; Global signals                              ; 16                        ;
; M4Ks                                        ; 18 / 52 ( 35 % )          ;
; Total memory bits                           ; 65,024 / 239,616 ( 27 % ) ;
; Total RAM block bits                        ; 82,944 / 239,616 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 52 ( 12 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )         ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 4%              ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 10%           ;
; Maximum fan-out node                        ; SCLK~clkctrl              ;
; Maximum fan-out                             ; 1832                      ;
; Highest non-global fan-out signal           ; reset_sclk~_wirecell      ;
; Highest non-global fan-out                  ; 380                       ;
; Total fan-out                               ; 15333                     ;
; Average fan-out                             ; 2.59                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FCLK             ; A12   ; 4        ; 24           ; 27           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOA_AF_N       ; F9    ; 3        ; 11           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOA_FF_N       ; H10   ; 3        ; 15           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_AE_N       ; Y6    ; 8        ; 3            ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[0]    ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[10]   ; Y10   ; 8        ; 15           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[11]   ; U10   ; 8        ; 13           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[12]   ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[13]   ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[14]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[15]   ; AB11  ; 8        ; 24           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[16]   ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[17]   ; R10   ; 8        ; 13           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[18]   ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[19]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[1]    ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[20]   ; R11   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[21]   ; U13   ; 7        ; 31           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[22]   ; Y13   ; 7        ; 31           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[23]   ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[24]   ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[25]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[26]   ; V11   ; 8        ; 20           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[27]   ; R12   ; 7        ; 33           ; 0            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[28]   ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[29]   ; AA10  ; 8        ; 22           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[2]    ; W11   ; 8        ; 20           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[30]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[31]   ; AB10  ; 8        ; 22           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[32]   ; T12   ; 7        ; 31           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[33]   ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[34]   ; W7    ; 8        ; 9            ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[35]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[3]    ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[4]    ; AA11  ; 8        ; 24           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[5]    ; T11   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[6]    ; AB15  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[7]    ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[8]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_DATA[9]    ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FIFOB_EF_N       ; AB5   ; 8        ; 3            ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET            ; AA20  ; 7        ; 48           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK             ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[0]  ; H5    ; 2        ; 0            ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[10] ; D1    ; 2        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[11] ; R7    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[12] ; C1    ; 2        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[13] ; H6    ; 2        ; 0            ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[14] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[15] ; F2    ; 2        ; 0            ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[16] ; P5    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[17] ; F1    ; 2        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[18] ; P3    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[19] ; M6    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[1]  ; N4    ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[20] ; N3    ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[21] ; J2    ; 2        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[22] ; N6    ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[23] ; M5    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[24] ; P6    ; 1        ; 0            ; 9            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[25] ; J1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[26] ; H4    ; 2        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[27] ; P1    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[28] ; L8    ; 2        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[29] ; E2    ; 2        ; 0            ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[2]  ; E1    ; 2        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[30] ; J4    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[31] ; C2    ; 2        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[3]  ; G3    ; 2        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[4]  ; G6    ; 2        ; 0            ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[5]  ; F3    ; 2        ; 0            ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[6]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[7]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[8]  ; G5    ; 2        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RDAT[9]  ; R8    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_REOP     ; H1    ; 2        ; 0            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RERR     ; F4    ; 2        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RFCLK    ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RMOD[0]  ; D2    ; 2        ; 0            ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RMOD[1]  ; H2    ; 2        ; 0            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RSOP     ; E4    ; 2        ; 0            ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_RX_RVAL     ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_TX_DTPA     ; J20   ; 5        ; 50           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI3_TX_TFCLK    ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FIFOA_CS_N       ; H15   ; 4        ; 44           ; 27           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[0]    ; A13   ; 4        ; 26           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[10]   ; B8    ; 3        ; 13           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[11]   ; C10   ; 3        ; 18           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[12]   ; B9    ; 3        ; 15           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[13]   ; B13   ; 4        ; 26           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[14]   ; G12   ; 4        ; 31           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[15]   ; C9    ; 3        ; 9            ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[16]   ; A7    ; 3        ; 11           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[17]   ; B10   ; 3        ; 20           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[18]   ; F10   ; 3        ; 18           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[19]   ; A11   ; 3        ; 22           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[1]    ; G11   ; 3        ; 20           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[20]   ; H12   ; 4        ; 31           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[21]   ; H11   ; 3        ; 20           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[22]   ; A8    ; 3        ; 13           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[23]   ; H9    ; 3        ; 15           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[24]   ; B14   ; 4        ; 29           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[25]   ; F11   ; 3        ; 18           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[26]   ; D7    ; 3        ; 9            ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[27]   ; B15   ; 4        ; 33           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[28]   ; A16   ; 4        ; 33           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[29]   ; D11   ; 3        ; 22           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[2]    ; E8    ; 3        ; 11           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[30]   ; H8    ; 3        ; 7            ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[31]   ; B7    ; 3        ; 11           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[32]   ; A15   ; 4        ; 33           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[33]   ; F12   ; 4        ; 31           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[34]   ; A9    ; 3        ; 15           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[35]   ; D9    ; 3        ; 13           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[3]    ; D8    ; 3        ; 9            ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[4]    ; B11   ; 3        ; 22           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[5]    ; E11   ; 3        ; 22           ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[6]    ; A10   ; 3        ; 20           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[7]    ; A14   ; 4        ; 29           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[8]    ; C13   ; 4        ; 31           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_DATA[9]    ; G8    ; 3        ; 7            ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_EN         ; E9    ; 3        ; 13           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_RST_N      ; C18   ; 4        ; 48           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOA_WR         ; B19   ; 4        ; 46           ; 27           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOB_CS_N       ; T16   ; 7        ; 44           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOB_EN         ; R9    ; 8        ; 13           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOB_RD_N       ; AB4   ; 8        ; 1            ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFOB_RST_N      ; AA3   ; 8        ; 1            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PACKET_ERROR     ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_RX_RENB     ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[0]  ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[10] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[11] ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[12] ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[13] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[14] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[15] ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[16] ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[17] ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[18] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[19] ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[1]  ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[20] ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[21] ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[22] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[23] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[24] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[25] ; T22   ; 6        ; 50           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[26] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[27] ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[28] ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[29] ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[2]  ; T21   ; 6        ; 50           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[30] ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[31] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[3]  ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[4]  ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[5]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[6]  ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[7]  ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[8]  ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TDAT[9]  ; R21   ; 6        ; 50           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TENB     ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TEOP     ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TERR     ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TMOD[0]  ; R22   ; 6        ; 50           ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TMOD[1]  ; W21   ; 6        ; 50           ; 4            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI3_TX_TSOP     ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 41 ( 39 % ) ; 3.3V          ; --           ;
; 2        ; 26 / 33 ( 79 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 43 ( 65 % ) ; 3.3V          ; --           ;
; 4        ; 15 / 40 ( 38 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 39 ( 21 % )  ; 3.3V          ; --           ;
; 6        ; 34 / 36 ( 94 % ) ; 3.3V          ; --           ;
; 7        ; 15 / 40 ( 38 % ) ; 3.3V          ; --           ;
; 8        ; 29 / 43 ( 67 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; FIFOA_DATA[16]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; FIFOA_DATA[22]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; FIFOA_DATA[34]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; FIFOA_DATA[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; FIFOA_DATA[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; FCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; FIFOA_DATA[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; FIFOA_DATA[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; FIFOA_DATA[32]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; FIFOA_DATA[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; FIFOB_RST_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 103        ; 8        ; FIFOB_DATA[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; FIFOB_DATA[12]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; FIFOB_DATA[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; FIFOB_DATA[29]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; FIFOB_DATA[4]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FIFOB_DATA[19]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FIFOB_DATA[14]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FIFOB_DATA[8]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 140        ; 7        ; FIFOB_DATA[28]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 164        ; 7        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 84         ; 8        ; FIFOB_RD_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; FIFOB_EF_N                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; FIFOB_DATA[9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; FIFOB_DATA[18]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; FIFOB_DATA[23]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; FIFOB_DATA[7]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; FIFOB_DATA[31]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; FIFOB_DATA[15]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FIFOB_DATA[30]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FIFOB_DATA[25]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FIFOB_DATA[35]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FIFOB_DATA[6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 323        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 321        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; FIFOA_DATA[31]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; FIFOA_DATA[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; FIFOA_DATA[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; FIFOA_DATA[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; FIFOA_DATA[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; FIFOA_DATA[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; FIFOA_DATA[24]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; FIFOA_DATA[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; FIFOA_WR                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; SPI3_RX_RDAT[12]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; SPI3_RX_RDAT[31]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; FIFOA_DATA[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; FIFOA_DATA[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; FIFOA_DATA[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; FIFOA_RST_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; SPI3_RX_RDAT[10]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; SPI3_RX_RMOD[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 3          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 4          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 5          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 311        ; 3        ; FIFOA_DATA[26]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; FIFOA_DATA[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; FIFOA_DATA[35]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; FIFOA_DATA[29]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; SPI3_RX_RDAT[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; SPI3_RX_RDAT[29]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 7          ; 2        ; SPI3_RX_RSOP                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; FIFOA_DATA[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; FIFOA_EN                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; FIFOA_DATA[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; SPI3_RX_RDAT[17]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; SPI3_RX_RDAT[15]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; SPI3_RX_RDAT[5]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; SPI3_RX_RERR                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; FIFOA_AF_N                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 295        ; 3        ; FIFOA_DATA[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 294        ; 3        ; FIFOA_DATA[25]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 276        ; 4        ; FIFOA_DATA[33]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; SPI3_RX_RDAT[3]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; SPI3_RX_RDAT[8]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; SPI3_RX_RDAT[4]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; FIFOA_DATA[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; FIFOA_DATA[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 277        ; 4        ; FIFOA_DATA[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; SPI3_RX_REOP                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; SPI3_RX_RMOD[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; SPI3_RX_RENB                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 17         ; 2        ; SPI3_RX_RDAT[26]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; SPI3_RX_RDAT[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; SPI3_RX_RDAT[13]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; FIFOA_DATA[30]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ; 300        ; 3        ; FIFOA_DATA[23]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 299        ; 3        ; FIFOA_FF_N                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 290        ; 3        ; FIFOA_DATA[21]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 274        ; 4        ; FIFOA_DATA[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; FIFOA_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; SPI3_TX_TDAT[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; SPI3_RX_RDAT[25]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; SPI3_RX_RDAT[21]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; SPI3_RX_RDAT[30]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; SPI3_TX_DTPA                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; SPI3_TX_TDAT[8]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 209        ; 5        ; SPI3_TX_TDAT[12]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; PACKET_ERROR                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; SPI3_RX_RDAT[28]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; SPI3_TX_TDAT[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; SPI3_TX_TDAT[16]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; SPI3_TX_TFCLK                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SPI3_RX_RFCLK                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SPI3_RX_RVAL                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; SPI3_RX_RDAT[23]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; SPI3_RX_RDAT[19]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; SPI3_TX_TSOP                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 201        ; 6        ; SPI3_TX_TDAT[29]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; SPI3_RX_RDAT[7]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; SPI3_RX_RDAT[6]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; SPI3_RX_RDAT[20]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; SPI3_RX_RDAT[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; SPI3_RX_RDAT[22]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; SPI3_TX_TDAT[13]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; SPI3_TX_TDAT[31]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; SPI3_TX_TERR                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; SPI3_RX_RDAT[27]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; SPI3_RX_RDAT[14]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; SPI3_RX_RDAT[18]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; SPI3_RX_RDAT[16]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; SPI3_RX_RDAT[24]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; SPI3_TX_TDAT[28]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; SPI3_TX_TDAT[17]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; SPI3_TX_TDAT[24]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 58         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 64         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 54         ; 1        ; SPI3_RX_RDAT[11]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; SPI3_RX_RDAT[9]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; FIFOB_EN                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; FIFOB_DATA[17]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; FIFOB_DATA[20]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FIFOB_DATA[27]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; SPI3_TX_TDAT[21]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; SPI3_TX_TDAT[23]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; SPI3_TX_TDAT[14]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; SPI3_TX_TDAT[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; SPI3_TX_TDAT[9]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; SPI3_TX_TMOD[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 60         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 68         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 91         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 90         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; FIFOB_DATA[5]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FIFOB_DATA[32]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 156        ; 7        ; FIFOB_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; SPI3_TX_TDAT[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; SPI3_TX_TDAT[2]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; SPI3_TX_TDAT[25]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 62         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 80         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 8        ; FIFOB_DATA[13]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; FIFOB_DATA[11]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; FIFOB_DATA[21]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; SPI3_TX_TDAT[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; SPI3_TX_TENB                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; SPI3_TX_TDAT[30]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; SPI3_TX_TEOP                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; SPI3_TX_TDAT[22]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 66         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 101        ; 8        ; FIFOB_DATA[33]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; FIFOB_DATA[26]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; SPI3_TX_TDAT[10]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; SPI3_TX_TDAT[11]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; SPI3_TX_TDAT[15]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; SPI3_TX_TDAT[18]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; FIFOB_DATA[34]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; FIFOB_DATA[24]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; FIFOB_DATA[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; FIFOB_DATA[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; SPI3_TX_TMOD[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; SPI3_TX_TDAT[20]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 87         ; 8        ; FIFOB_AE_N                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; FIFOB_DATA[16]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; FIFOB_DATA[10]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FIFOB_DATA[22]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; SPI3_TX_TDAT[26]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; SPI3_TX_TDAT[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; SPI3_TX_TDAT[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; SPI3_TX_TDAT[19]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; SPI3_TX_TDAT[27]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                              ; Library Name ;
+------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LAB_DESIGN                                                                        ; 3431 (14)   ; 2501 (8)                  ; 86 (84)       ; 65024       ; 18   ; 6            ; 0       ; 3         ; 172  ; 0            ; 930 (6)      ; 945 (5)           ; 1556 (3)         ; |LAB_DESIGN                                                                                                                                                                                                                                      ; work         ;
;    |ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|                                                 ; 160 (78)    ; 154 (78)                  ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 119 (73)          ; 35 (2)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK                                                                                                                                                                                                        ; work         ;
;       |dc_fifo:iDC_FIFO|                                                           ; 85 (0)      ; 76 (0)                    ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 46 (0)            ; 33 (0)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO                                                                                                                                                                                       ; work         ;
;          |dcfifo:dcfifo_component|                                                 ; 85 (0)      ; 76 (0)                    ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 46 (0)            ; 33 (0)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component                                                                                                                                                               ; work         ;
;             |dcfifo_idl1:auto_generated|                                           ; 85 (24)     ; 76 (19)                   ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 46 (18)           ; 33 (2)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated                                                                                                                                    ; work         ;
;                |a_graycounter_41c:wrptr_gp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|a_graycounter_41c:wrptr_gp                                                                                                         ; work         ;
;                |a_graycounter_g86:rdptr_g1p|                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|a_graycounter_g86:rdptr_g1p                                                                                                        ; work         ;
;                |alt_synch_pipe_8u7:rs_dgwp|                                        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_8u7:rs_dgwp                                                                                                         ; work         ;
;                   |dffpipe_2v8:dffpipe8|                                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_8u7:rs_dgwp|dffpipe_2v8:dffpipe8                                                                                    ; work         ;
;                |alt_synch_pipe_9u7:ws_dgrp|                                        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_9u7:ws_dgrp                                                                                                         ; work         ;
;                   |dffpipe_3v8:dffpipe11|                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_9u7:ws_dgrp|dffpipe_3v8:dffpipe11                                                                                   ; work         ;
;                |altsyncram_7j01:fifo_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram                                                                                                           ; work         ;
;                   |altsyncram_i7e1:altsyncram5|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9472        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram|altsyncram_i7e1:altsyncram5                                                                               ; work         ;
;                |cmpr_t16:rdempty_eq_comp|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|cmpr_t16:rdempty_eq_comp                                                                                                           ; work         ;
;                |cmpr_t16:wrfull_eq_comp|                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|cmpr_t16:wrfull_eq_comp                                                                                                            ; work         ;
;                |dffpipe_c2e:rdaclr|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                 ; work         ;
;    |ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|                                                 ; 156 (75)    ; 151 (75)                  ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 116 (70)          ; 35 (1)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK                                                                                                                                                                                                        ; work         ;
;       |dc_fifo:iDC_FIFO|                                                           ; 85 (0)      ; 76 (0)                    ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 46 (0)            ; 34 (0)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO                                                                                                                                                                                       ; work         ;
;          |dcfifo:dcfifo_component|                                                 ; 85 (0)      ; 76 (0)                    ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 46 (0)            ; 34 (0)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component                                                                                                                                                               ; work         ;
;             |dcfifo_idl1:auto_generated|                                           ; 85 (24)     ; 76 (19)                   ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 46 (18)           ; 34 (3)           ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated                                                                                                                                    ; work         ;
;                |a_graycounter_41c:wrptr_gp|                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|a_graycounter_41c:wrptr_gp                                                                                                         ; work         ;
;                |a_graycounter_g86:rdptr_g1p|                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|a_graycounter_g86:rdptr_g1p                                                                                                        ; work         ;
;                |alt_synch_pipe_8u7:rs_dgwp|                                        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_8u7:rs_dgwp                                                                                                         ; work         ;
;                   |dffpipe_2v8:dffpipe8|                                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_8u7:rs_dgwp|dffpipe_2v8:dffpipe8                                                                                    ; work         ;
;                |alt_synch_pipe_9u7:ws_dgrp|                                        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_9u7:ws_dgrp                                                                                                         ; work         ;
;                   |dffpipe_3v8:dffpipe11|                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|alt_synch_pipe_9u7:ws_dgrp|dffpipe_3v8:dffpipe11                                                                                   ; work         ;
;                |altsyncram_7j01:fifo_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram                                                                                                           ; work         ;
;                   |altsyncram_i7e1:altsyncram5|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram|altsyncram_i7e1:altsyncram5                                                                               ; work         ;
;                |cmpr_t16:rdempty_eq_comp|                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|cmpr_t16:rdempty_eq_comp                                                                                                           ; work         ;
;                |cmpr_t16:wrfull_eq_comp|                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|cmpr_t16:wrfull_eq_comp                                                                                                            ; work         ;
;                |dffpipe_c2e:rdaclr|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                 ; work         ;
;    |EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL|                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LAB_DESIGN|EXT_FIFO_RD_CTRL:iEXT_FIFO_RD_CTRL                                                                                                                                                                                                   ; work         ;
;    |EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL|                                            ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|EXT_FIFO_WR_CTRL:iEXT_FIFO_WR_CTRL                                                                                                                                                                                                   ; work         ;
;    |PACKET_CHECK:iPACKET_CHECK|                                                    ; 66 (66)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 24 (24)           ; 27 (27)          ; |LAB_DESIGN|PACKET_CHECK:iPACKET_CHECK                                                                                                                                                                                                           ; work         ;
;    |fft:iFFT|                                                                      ; 1813 (0)    ; 1439 (0)                  ; 0 (0)         ; 36864       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 374 (0)      ; 398 (0)           ; 1041 (0)         ; |LAB_DESIGN|fft:iFFT                                                                                                                                                                                                                             ; work         ;
;       |asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|                             ; 1813 (431)  ; 1439 (297)                ; 0 (0)         ; 36864       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 374 (132)    ; 398 (15)          ; 1041 (287)       ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst                                                                                                                                                                              ; work         ;
;          |asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A                                                                                                                                     ; work         ;
;             |asj_fft_data_ram:dat_A|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A|asj_fft_data_ram:dat_A                                                                                                              ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A|asj_fft_data_ram:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                     ; work         ;
;                   |altsyncram_1al3:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A|asj_fft_data_ram:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_1al3:auto_generated                                      ; work         ;
;          |asj_fft_1tdp_rom:\gen_se:gen_new:twrom|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom                                                                                                                                       ; work         ;
;             |asj_fft_twid_rom_tdp:\gen_auto:sin_1n|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                 ; work         ;
;                   |altsyncram_7g62:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated                                  ; work         ;
;          |asj_fft_bfp_ctrl:\gen_se:bfpc|                                           ; 36 (22)     ; 29 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 29 (16)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc                                                                                                                                                ; work         ;
;             |asj_fft_tdl_bit:\gen_so_crtl:gen_se_so:delay_next_pass_2|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|asj_fft_tdl_bit:\gen_so_crtl:gen_se_so:delay_next_pass_2                                                                                       ; work         ;
;             |asj_fft_tdl_bit_rst:\gen_so_crtl:gen_se_so:delay_next_pass|           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|asj_fft_tdl_bit_rst:\gen_so_crtl:gen_se_so:delay_next_pass                                                                                     ; work         ;
;          |asj_fft_dataadgen:\gen_wraddr_se:wr_adgen|                               ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dataadgen:\gen_wraddr_se:wr_adgen                                                                                                                                    ; work         ;
;          |asj_fft_dataadgen:rd_adgen|                                              ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dataadgen:rd_adgen                                                                                                                                                   ; work         ;
;          |asj_fft_dft_bfp_sgl:\gen_se:bfpdft|                                      ; 1025 (473)  ; 853 (387)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 155 (86)     ; 351 (137)         ; 519 (250)        ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft                                                                                                                                           ; work         ;
;             |asj_fft_bfp_i:bfp_scale|                                              ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 49 (49)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_i:bfp_scale                                                                                                                   ; work         ;
;             |asj_fft_bfp_o:bfp_detect|                                             ; 49 (38)     ; 33 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 11 (1)            ; 26 (26)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_o:bfp_detect                                                                                                                  ; work         ;
;                |asj_fft_tdl_bit:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass3| ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_o:bfp_detect|asj_fft_tdl_bit:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass3                                                ; work         ;
;                |asj_fft_tdl_bit:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_o:bfp_detect|asj_fft_tdl_bit:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass                                                 ; work         ;
;             |asj_fft_cmult_can:\gen_canonic:cm1|                                   ; 403 (241)   ; 369 (241)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 34 (0)       ; 203 (107)         ; 166 (134)        ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1                                                                                                        ; work         ;
;                |asj_fft_pround:\gen_unsc:u0|                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u0                                                                            ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                            ; work         ;
;                      |add_sub_l1j:auto_generated|                                  ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_l1j:auto_generated ; work         ;
;                |asj_fft_pround:\gen_unsc:u1|                                       ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u1                                                                            ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                            ; work         ;
;                      |add_sub_l1j:auto_generated|                                  ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|asj_fft_pround:\gen_unsc:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_l1j:auto_generated ; work         ;
;                |lpm_mult:\gen_ded_m1:gen_unext_m_a_b_c_d:m_a_b_c_d|                ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_a_b_c_d:m_a_b_c_d                                                     ; work         ;
;                   |mult_a701:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_a_b_c_d:m_a_b_c_d|mult_a701:auto_generated                            ; work         ;
;                |lpm_mult:\gen_ded_m1:gen_unext_m_ac:m_ac|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_ac:m_ac                                                               ; work         ;
;                   |mult_6701:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_ac:m_ac|mult_6701:auto_generated                                      ; work         ;
;                |lpm_mult:\gen_ded_m1:gen_unext_m_bd:m_bd|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_bd:m_bd                                                               ; work         ;
;                   |mult_6701:auto_generated|                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_bd:m_bd|mult_6701:auto_generated                                      ; work         ;
;             |asj_fft_pround:\gen_full_rnd:u0|                                      ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u0                                                                                                           ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                   ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                   |add_sub_p1j:auto_generated|                                     ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_p1j:auto_generated                                ; work         ;
;             |asj_fft_pround:\gen_full_rnd:u1|                                      ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u1                                                                                                           ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                   ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                   |add_sub_p1j:auto_generated|                                     ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_pround:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_p1j:auto_generated                                ; work         ;
;          |asj_fft_in_write_sgl:writer|                                             ; 70 (70)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 66 (66)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_in_write_sgl:writer                                                                                                                                                  ; work         ;
;          |asj_fft_m_k_counter:ctrl|                                                ; 44 (44)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 31 (31)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_m_k_counter:ctrl                                                                                                                                                     ; work         ;
;          |asj_fft_tdl_bit:\no_del_input_blk:delay_next_block|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_tdl_bit:\no_del_input_blk:delay_next_block                                                                                                                           ; work         ;
;          |asj_fft_tdl_bit_rst:delay_swd|                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_tdl_bit_rst:delay_swd                                                                                                                                                ; work         ;
;          |asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors|                        ; 89 (89)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 4 (4)             ; 40 (40)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors                                                                                                                             ; work         ;
;          |asj_fft_unbburst_sose_ctrl:ccc|                                          ; 84 (84)     ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 61 (61)          ; |LAB_DESIGN|fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_unbburst_sose_ctrl:ccc                                                                                                                                               ; work         ;
;    |pzdyqx:nabboc|                                                                 ; 132 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 6 (0)             ; 67 (0)           ; |LAB_DESIGN|pzdyqx:nabboc                                                                                                                                                                                                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                               ; 132 (11)    ; 73 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (2)       ; 6 (2)             ; 67 (7)           ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                           ; work         ;
;          |CJQJ5354:TWMW7206|                                                       ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                         ; work         ;
;          |MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|             ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1                                                                                                                               ; work         ;
;             |CJQJ5354:AJQA6937|                                                    ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                             ; work         ;
;          |PZMU7345:HHRH5434|                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                         ; work         ;
;          |VELJ8121:JDCF0099|                                                       ; 33 (33)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 4 (4)             ; 6 (6)            ; |LAB_DESIGN|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                         ; work         ;
;    |sld_hub:sld_hub_inst|                                                          ; 102 (24)    ; 67 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (17)      ; 14 (0)            ; 53 (17)          ; |LAB_DESIGN|sld_hub:sld_hub_inst                                                                                                                                                                                                                 ; work         ;
;       |lpm_decode:instruction_decoder|                                             ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                  ; work         ;
;          |decode_aoi:auto_generated|                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                        ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                   ; work         ;
;       |sld_dffex:BROADCAST|                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                             ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                             ; work         ;
;       |sld_dffex:IRF_ENA|                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                               ; work         ;
;       |sld_dffex:IRSR|                                                             ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                  ; work         ;
;       |sld_dffex:RESET|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                               ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                  ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                       ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                    ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |LAB_DESIGN|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                         ; work         ;
;    |spi3_rx:iSPI3_RX|                                                              ; 494 (0)     ; 285 (0)                   ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 39   ; 0            ; 209 (0)      ; 150 (0)           ; 135 (0)          ; |LAB_DESIGN|spi3_rx:iSPI3_RX                                                                                                                                                                                                                     ; work         ;
;       |auk_pac_mrx_mw:auk_pac_mrx_mw_inst|                                         ; 494 (37)    ; 285 (0)                   ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 39   ; 0            ; 209 (37)     ; 150 (0)           ; 135 (0)          ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst                                                                                                                                                                                  ; work         ;
;          |auk_pac_mrx:mrx|                                                         ; 457 (0)     ; 285 (0)                   ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 5    ; 0            ; 172 (0)      ; 150 (0)           ; 135 (0)          ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx                                                                                                                                                                  ; work         ;
;             |auk_pac_convwr:\CONVA:1:CONVA_WR:convwr|                              ; 47 (47)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 35 (35)           ; 7 (7)            ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_convwr:\CONVA:1:CONVA_WR:convwr                                                                                                                          ; work         ;
;             |auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|                                  ; 257 (257)   ; 144 (144)                 ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 67 (67)           ; 77 (77)          ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo                                                                                                                              ; work         ;
;                |altsyncram:\LPMINST:g4:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component                                                                                  ; work         ;
;                   |altsyncram_vpk1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated                                                   ; work         ;
;             |auk_pac_p3mrx:\IOA_P3MRX:p3mrx|                                       ; 153 (153)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 5    ; 0            ; 54 (54)      ; 48 (48)           ; 51 (51)          ; |LAB_DESIGN|spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx                                                                                                                                   ; work         ;
;    |spi3_tx:iSPI3_TX|                                                              ; 490 (0)     ; 271 (0)                   ; 2 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 39   ; 0            ; 219 (0)      ; 113 (0)           ; 158 (0)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX                                                                                                                                                                                                                     ; work         ;
;       |auk_pac_mtx_mw:auk_pac_mtx_mw_inst|                                         ; 490 (39)    ; 271 (0)                   ; 2 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 39   ; 0            ; 219 (38)     ; 113 (0)           ; 158 (1)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst                                                                                                                                                                                  ; work         ;
;          |auk_pac_mtx:mtx|                                                         ; 452 (0)     ; 271 (0)                   ; 2 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 3    ; 0            ; 181 (0)      ; 113 (0)           ; 158 (0)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx                                                                                                                                                                  ; work         ;
;             |auk_pac_convio:\IOB:1:IOB_PACMASTER:IOB_PACMASTER_CONV:convio|        ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convio:\IOB:1:IOB_PACMASTER:IOB_PACMASTER_CONV:convio                                                                                                    ; work         ;
;             |auk_pac_convrd:\CONVA:1:CONVA_RD:convrd|                              ; 59 (59)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 35 (35)           ; 8 (8)            ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convrd:\CONVA:1:CONVA_RD:convrd                                                                                                                          ; work         ;
;             |auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|                                  ; 263 (263)   ; 144 (144)                 ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 72 (72)           ; 72 (72)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo                                                                                                                              ; work         ;
;                |altsyncram:\LPMINST:g4:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component                                                                                  ; work         ;
;                   |altsyncram_vpk1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated                                                   ; work         ;
;             |auk_pac_p3mtx:\IOA_P3MTX:p3mtx|                                       ; 100 (91)    ; 64 (58)                   ; 2 (2)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 3    ; 0            ; 36 (33)      ; 6 (5)             ; 58 (53)          ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx                                                                                                                                   ; work         ;
;                |auk_pac_poll:poll|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|auk_pac_poll:poll                                                                                                                 ; work         ;
;                |auk_pac_portsel:portsel|                                           ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |LAB_DESIGN|spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|auk_pac_portsel:portsel                                                                                                           ; work         ;
+------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; SPI3_RX_RENB     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TENB     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[18] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[19] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[20] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[21] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[22] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[23] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[24] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[25] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[26] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[27] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[28] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[29] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[30] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TDAT[31] ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TSOP     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TEOP     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TERR     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TMOD[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; SPI3_TX_TMOD[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_RST_N      ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_CS_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_EN         ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_WR         ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[0]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[1]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[2]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[3]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[4]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[5]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[6]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[7]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[8]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[9]    ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[10]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[11]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[12]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[13]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[14]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[15]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[16]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[17]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[18]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[19]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[20]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[21]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[22]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[23]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[24]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[25]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[26]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[27]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[28]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[29]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[30]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[31]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[32]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[33]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[34]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOA_DATA[35]   ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOB_RST_N      ; Output   ; --            ; --            ; --                    ; 1   ;
; FIFOB_CS_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOB_EN         ; Output   ; --            ; --            ; --                    ; 0   ;
; FIFOB_RD_N       ; Output   ; --            ; --            ; --                    ; 0   ;
; PACKET_ERROR     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI3_TX_TFCLK    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SCLK             ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_TX_DTPA     ; Input    ; 1             ; 3             ; --                    ; --  ;
; SPI3_RX_RFCLK    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[0]  ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[1]  ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[2]  ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[3]  ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[4]  ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[5]  ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[6]  ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[7]  ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RDAT[8]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[9]  ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[10] ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[11] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[12] ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[13] ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RDAT[14] ; Input    ; 2             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[15] ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[16] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[17] ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[18] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[19] ; Input    ; 2             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[20] ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RDAT[21] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[22] ; Input    ; 2             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[23] ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RDAT[24] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[25] ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[26] ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[27] ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[28] ; Input    ; 2             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[29] ; Input    ; 0             ; 1             ; --                    ; --  ;
; SPI3_RX_RDAT[30] ; Input    ; 1             ; 0             ; --                    ; --  ;
; SPI3_RX_RDAT[31] ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_REOP     ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RERR     ; Input    ; 0             ; 2             ; --                    ; --  ;
; SPI3_RX_RMOD[0]  ; Input    ; 0             ; 3             ; --                    ; --  ;
; SPI3_RX_RMOD[1]  ; Input    ; 2             ; 0             ; --                    ; --  ;
; SPI3_RX_RSOP     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPI3_RX_RVAL     ; Input    ; 0             ; 0             ; --                    ; --  ;
; FCLK             ; Input    ; 0             ; 0             ; --                    ; --  ;
; RESET            ; Input    ; 6             ; 6             ; --                    ; --  ;
; FIFOA_AF_N       ; Input    ; --            ; 0             ; 4                     ; --  ;
; FIFOA_FF_N       ; Input    ; --            ; 0             ; 4                     ; --  ;
; FIFOB_AE_N       ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_EF_N       ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[0]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[1]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[2]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[3]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[4]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[5]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[6]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[7]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[8]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[9]    ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[10]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[11]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[12]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[13]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[14]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[15]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[16]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[17]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[18]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[19]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[20]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[21]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[22]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[23]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[24]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[25]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[26]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[27]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[28]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[29]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[30]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[31]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[33]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[34]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[35]   ; Input    ; --            ; 0             ; 5                     ; --  ;
; FIFOB_DATA[32]   ; Input    ; --            ; 0             ; 5                     ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SPI3_TX_TFCLK                                                                                                               ;                   ;         ;
; SCLK                                                                                                                        ;                   ;         ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|dpav_in[0]               ;                   ;         ;
;      - spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|dpav_in2[0]       ; 1                 ; 3       ;
; SPI3_RX_RFCLK                                                                                                               ;                   ;         ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[0]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[1]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~1                                ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[2]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~2                                ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[3]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~3                                ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[4]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~4                                ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[5]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~5                                ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[6]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~6                                ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[7]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~7                                ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[8]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~8                                ; 0                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[9]                                                             ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~9                                ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[10]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~10                               ; 0                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[11]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~11                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[12]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~12                               ; 1                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[13]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~13                               ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[14]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~14                               ; 0                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[15]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~15                               ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[16]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~16                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[17]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~17                               ; 0                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[18]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~18                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[19]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~19                               ; 0                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[20]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~20                               ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[21]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~21                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[22]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~22                               ; 0                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[23]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~23                               ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[24]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~24                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[25]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~25                               ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[26]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~26                               ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[27]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~27                               ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[28]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~28                               ; 0                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[29]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~29                               ; 1                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[30]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~30                               ; 0                 ; 1       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|data_ina[31]                                                            ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~31                               ; 0                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|eop_in                   ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|eop_in2~feeder    ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|err_in                   ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|err_in2~feeder    ; 1                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|mod_in[0]                ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|mod_in2[0]~feeder ; 1                 ; 3       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|mod_in[1]                ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|mod_in2[1]~feeder ; 0                 ; 2       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|sop_ina                                                                 ;                   ;         ;
;      - spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|hq3myc14108phmpo7y7qmhbp98hy0vq~32                               ; 1                 ; 0       ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|val_in                   ;                   ;         ;
; FCLK                                                                                                                        ;                   ;         ;
; RESET                                                                                                                       ;                   ;         ;
;      - reg_reset_txclk[0]                                                                                                   ; 0                 ; 6       ;
;      - reg_reset_fclk[0]                                                                                                    ; 0                 ; 6       ;
;      - reg_reset_sclk[0]                                                                                                    ; 0                 ; 6       ;
;      - reg_reset_rxclk[0]~feeder                                                                                            ; 0                 ; 6       ;
; FIFOA_AF_N                                                                                                                  ;                   ;         ;
; FIFOA_FF_N                                                                                                                  ;                   ;         ;
; FIFOB_AE_N                                                                                                                  ;                   ;         ;
; FIFOB_EF_N                                                                                                                  ;                   ;         ;
; FIFOB_DATA[0]                                                                                                               ;                   ;         ;
; FIFOB_DATA[1]                                                                                                               ;                   ;         ;
; FIFOB_DATA[2]                                                                                                               ;                   ;         ;
; FIFOB_DATA[3]                                                                                                               ;                   ;         ;
; FIFOB_DATA[4]                                                                                                               ;                   ;         ;
; FIFOB_DATA[5]                                                                                                               ;                   ;         ;
; FIFOB_DATA[6]                                                                                                               ;                   ;         ;
; FIFOB_DATA[7]                                                                                                               ;                   ;         ;
; FIFOB_DATA[8]                                                                                                               ;                   ;         ;
; FIFOB_DATA[9]                                                                                                               ;                   ;         ;
; FIFOB_DATA[10]                                                                                                              ;                   ;         ;
; FIFOB_DATA[11]                                                                                                              ;                   ;         ;
; FIFOB_DATA[12]                                                                                                              ;                   ;         ;
; FIFOB_DATA[13]                                                                                                              ;                   ;         ;
; FIFOB_DATA[14]                                                                                                              ;                   ;         ;
; FIFOB_DATA[15]                                                                                                              ;                   ;         ;
; FIFOB_DATA[16]                                                                                                              ;                   ;         ;
; FIFOB_DATA[17]                                                                                                              ;                   ;         ;
; FIFOB_DATA[18]                                                                                                              ;                   ;         ;
; FIFOB_DATA[19]                                                                                                              ;                   ;         ;
; FIFOB_DATA[20]                                                                                                              ;                   ;         ;
; FIFOB_DATA[21]                                                                                                              ;                   ;         ;
; FIFOB_DATA[22]                                                                                                              ;                   ;         ;
; FIFOB_DATA[23]                                                                                                              ;                   ;         ;
; FIFOB_DATA[24]                                                                                                              ;                   ;         ;
; FIFOB_DATA[25]                                                                                                              ;                   ;         ;
; FIFOB_DATA[26]                                                                                                              ;                   ;         ;
; FIFOB_DATA[27]                                                                                                              ;                   ;         ;
; FIFOB_DATA[28]                                                                                                              ;                   ;         ;
; FIFOB_DATA[29]                                                                                                              ;                   ;         ;
; FIFOB_DATA[30]                                                                                                              ;                   ;         ;
; FIFOB_DATA[31]                                                                                                              ;                   ;         ;
; FIFOB_DATA[33]                                                                                                              ;                   ;         ;
; FIFOB_DATA[34]                                                                                                              ;                   ;         ;
; FIFOB_DATA[35]                                                                                                              ;                   ;         ;
; FIFOB_DATA[32]                                                                                                              ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|dffpipe_c2e:rdaclr|dffe7a[0]                                                             ; LCFF_X43_Y9_N3     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|valid_rdreq                                                                              ; LCCOMB_X44_Y10_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|valid_wrreq                                                                              ; LCCOMB_X39_Y8_N16  ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|dffpipe_c2e:rdaclr|dffe7a[0]                                                             ; LCFF_X18_Y18_N3    ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|valid_rdreq                                                                              ; LCCOMB_X16_Y19_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|valid_wrreq                                                                              ; LCCOMB_X20_Y19_N16 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FCLK                                                                                                                                                                                       ; PIN_A12            ; 246     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; PACKET_CHECK:iPACKET_CHECK|count[9]~109                                                                                                                                                    ; LCCOMB_X18_Y14_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SCLK                                                                                                                                                                                       ; PIN_W12            ; 1832    ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; SPI3_RX_RFCLK                                                                                                                                                                              ; PIN_M1             ; 205     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SPI3_TX_TFCLK                                                                                                                                                                              ; PIN_L22            ; 197     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                             ; JTAG_X1_Y14_N0     ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                             ; JTAG_X1_Y14_N0     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                            ; JTAG_X1_Y14_N0     ; 5       ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp[4]~131                                                                                       ; LCCOMB_X37_Y17_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp_acc[4]~180                                                                                   ; LCCOMB_X37_Y15_N14 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|blk_exp_acc[4]~181                                                                                   ; LCCOMB_X38_Y15_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|slb_last[1]                                                                                          ; LCFF_X38_Y15_N1    ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|slb_last[2]~188                                                                                      ; LCCOMB_X38_Y15_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|Mux263~49                                                                                       ; LCCOMB_X35_Y10_N14 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_o:bfp_detect|delay_next_pass_counter~0                                              ; LCCOMB_X46_Y13_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_bfp_o:bfp_detect|slb_i[3]~73                                                            ; LCCOMB_X48_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[0][0][14]~29                                                                      ; LCCOMB_X34_Y14_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[1][0][13]~15                                                                      ; LCCOMB_X32_Y14_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[2][1][9]~15                                                                       ; LCCOMB_X34_Y14_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[3][0][15]~15                                                                      ; LCCOMB_X32_Y14_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_in_write_sgl:writer|counter_i~0                                                                                            ; LCCOMB_X35_Y15_N0  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_m_k_counter:ctrl|cnt_k~0                                                                                                   ; LCCOMB_X38_Y14_N4  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_m_k_counter:ctrl|k_state.hold                                                                                              ; LCFF_X35_Y15_N15   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_m_k_counter:ctrl|p[1]~254                                                                                                  ; LCCOMB_X35_Y14_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors|perm_addr[8]                                                                      ; LCFF_X19_Y7_N29    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|fft_s2_cur.start_lpp                                                                                                               ; LCFF_X35_Y17_N11   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|k_count_tw_en                                                                                                                      ; LCFF_X21_Y9_N21    ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|k_count_wr_en                                                                                                                      ; LCFF_X39_Y16_N5    ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|master_sink_ena~reg0                                                                                                               ; LCFF_X35_Y16_N13   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|output_sample_counter~0                                                                                                            ; LCCOMB_X34_Y17_N8  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|wren_a                                                                                                                             ; LCFF_X35_Y16_N17   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                      ; LCFF_X12_Y17_N25   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                       ; LCFF_X1_Y13_N31    ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0                                                                          ; LCFF_X13_Y2_N15    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1                                                                          ; LCFF_X13_Y2_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2                                                                          ; LCFF_X14_Y2_N13    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3                                                                          ; LCFF_X14_Y6_N3     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4                                                                          ; LCFF_X14_Y6_N1     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5                                                                          ; LCFF_X15_Y6_N25    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6                                                                          ; LCFF_X42_Y14_N3    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                                                                          ; LCFF_X42_Y14_N17   ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                                                                          ; LCCOMB_X1_Y13_N10  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                             ; LCCOMB_X13_Y2_N24  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~211                                                                                                               ; LCCOMB_X13_Y16_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                      ; LCCOMB_X11_Y19_N20 ; 10      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                     ; LCFF_X11_Y17_N23   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                     ; LCFF_X11_Y17_N15   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process0~0                                                                                                                                      ; LCCOMB_X12_Y17_N16 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; reg_reset_fclk[1]                                                                                                                                                                          ; LCFF_X25_Y1_N17    ; 163     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; reg_reset_rxclk[1]~_wirecell                                                                                                                                                               ; LCCOMB_X22_Y11_N0  ; 103     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reg_reset_txclk[1]~_wirecell                                                                                                                                                               ; LCCOMB_X48_Y14_N8  ; 128     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reset_sclk                                                                                                                                                                                 ; LCCOMB_X49_Y14_N22 ; 291     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset_sclk~_wirecell                                                                                                                                                                       ; LCCOMB_X49_Y14_N2  ; 381     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; reset_sclk~_wirecell                                                                                                                                                                       ; LCCOMB_X49_Y14_N2  ; 233     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                            ; LCFF_X10_Y19_N27   ; 20      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                      ; LCCOMB_X11_Y18_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                                      ; LCCOMB_X11_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                     ; LCCOMB_X9_Y18_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                               ; LCCOMB_X9_Y18_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                  ; LCFF_X11_Y19_N31   ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~10                                                                                                                                                           ; LCCOMB_X9_Y18_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~257                                                                                                                                               ; LCCOMB_X10_Y18_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                    ; LCFF_X9_Y19_N15    ; 13      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                   ; LCFF_X10_Y19_N19   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                   ; LCFF_X10_Y19_N29   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                    ; LCFF_X9_Y19_N1     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~752                                                                                                                                ; LCCOMB_X8_Y18_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~275                                                                                                                           ; LCCOMB_X8_Y18_N8   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~282                                                                                                                           ; LCCOMB_X8_Y18_N10  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated|q_b[32] ; M4K_X17_Y12        ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|int_val_out                                                                        ; LCFF_X20_Y14_N3    ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~1                                                                         ; LCCOMB_X22_Y13_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~122                                                                       ; LCCOMB_X15_Y12_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~2                                                                         ; LCCOMB_X19_Y11_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~1                                                                         ; LCCOMB_X20_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~2                                                                         ; LCCOMB_X21_Y13_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~3                                                                         ; LCCOMB_X20_Y13_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~57                                                                        ; LCCOMB_X20_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wrreq~8                                                                            ; LCCOMB_X15_Y11_N28 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|next_state~21                                                                           ; LCCOMB_X4_Y18_N30  ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|wr_out~11                                                                               ; LCCOMB_X4_Y18_N16  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|wr_out~reg0                                                                             ; LCFF_X10_Y12_N21   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|reseta~_wirecell                                                                                                                       ; LCCOMB_X6_Y12_N4   ; 99      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convio:\IOB:1:IOB_PACMASTER:IOB_PACMASTER_CONV:convio|process0~0                                               ; LCCOMB_X45_Y9_N12  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convrd:\CONVA:1:CONVA_RD:convrd|process0~48                                                                    ; LCCOMB_X46_Y11_N28 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convrd:\CONVA:1:CONVA_RD:convrd|rd_out~60                                                                      ; LCCOMB_X46_Y11_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~1                                                                         ; LCCOMB_X45_Y15_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~136                                                                       ; LCCOMB_X44_Y10_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process0~2                                                                         ; LCCOMB_X42_Y10_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~1                                                                         ; LCCOMB_X43_Y13_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~2                                                                         ; LCCOMB_X45_Y15_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~3                                                                         ; LCCOMB_X46_Y11_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~93                                                                        ; LCCOMB_X46_Y11_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wrreq~22                                                                           ; LCCOMB_X44_Y10_N18 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|enable_remotecount                                                                      ; LCCOMB_X48_Y8_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|remote_count_tc~253                                                                     ; LCCOMB_X48_Y8_N30  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|reseta~_wirecell                                                                                                                       ; LCCOMB_X48_Y11_N16 ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; FCLK                                                                                                              ; PIN_A12            ; 246     ; Global Clock         ; GCLK10           ; --                        ;
; SCLK                                                                                                              ; PIN_W12            ; 1832    ; Global Clock         ; GCLK14           ; --                        ;
; SPI3_RX_RFCLK                                                                                                     ; PIN_M1             ; 205     ; Global Clock         ; GCLK3            ; --                        ;
; SPI3_TX_TFCLK                                                                                                     ; PIN_L22            ; 197     ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                    ; JTAG_X1_Y14_N0     ; 24      ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                      ; JTAG_X1_Y14_N0     ; 67      ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                   ; JTAG_X1_Y14_N0     ; 5       ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 ; LCFF_X42_Y14_N17   ; 20      ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 ; LCCOMB_X1_Y13_N10  ; 17      ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                             ; LCCOMB_X11_Y19_N20 ; 10      ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process0~0                                                             ; LCCOMB_X12_Y17_N16 ; 4       ; Global Clock         ; GCLK13           ; --                        ;
; reg_reset_fclk[1]                                                                                                 ; LCFF_X25_Y1_N17    ; 163     ; Global Clock         ; GCLK15           ; --                        ;
; reset_sclk                                                                                                        ; LCCOMB_X49_Y14_N22 ; 291     ; Global Clock         ; GCLK7            ; --                        ;
; reset_sclk~_wirecell                                                                                              ; LCCOMB_X49_Y14_N2  ; 233     ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                   ; LCFF_X10_Y19_N27   ; 20      ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                           ; LCFF_X9_Y19_N15    ; 13      ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset_sclk~_wirecell                                                                                                                                                                       ; 380     ;
; ~GND                                                                                                                                                                                       ; 186     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PTOI8526                                                                                                                                        ; 176     ;
; reg_reset_txclk[1]~_wirecell                                                                                                                                                               ; 128     ;
; reg_reset_rxclk[1]~_wirecell                                                                                                                                                               ; 103     ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|reseta~_wirecell                                                                                                                       ; 99      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|sel_arr[9][0]                                                                                   ; 71      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|sel_arr[9][1]                                                                                   ; 71      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|si[1]                                                                                           ; 70      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|reseta~_wirecell                                                                                                                       ; 66      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|fft_dirn                                                                                                                           ; 65      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|Mux263~49                                                                                       ; 64      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|quad_del_1[0]                                                                                                                      ; 60      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|quad_del_1[2]                                                                                                                      ; 56      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|quad_del_1[1]                                                                                                                      ; 47      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convrd:\CONVA:1:CONVA_RD:convrd|process0~48                                                                    ; 38      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|wr_out~11                                                                               ; 38      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|wr_out~reg0                                                                             ; 36      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|int_val_out                                                                        ; 36      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|slb_last[0]                                                                                          ; 33      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|fft_real_out[5]~1272                                                                                                               ; 33      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|~GND                                                                                                                               ; 32      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[0][0][14]~29                                                                      ; 32      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[2][1][9]~15                                                                       ; 32      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[1][0][13]~15                                                                      ; 32      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|butterfly_st1[3][0][15]~15                                                                      ; 32      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|sel_ram_in                                                                                                                         ; 32      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wrreq~22                                                                           ; 28      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|slb_last[2]                                                                                          ; 28      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_bfp_ctrl:\gen_se:bfpc|slb_last[1]                                                                                          ; 28      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                    ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                               ; 23      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~3                                                                         ; 23      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated|q_b[32] ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                       ; 19      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|val_in2                                                                                 ; 19      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|wrreq~8                                                                            ; 19      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                             ; 18      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|si[0]                                                                                           ; 18      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|sr[0]                                                                                           ; 18      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|next_state~21                                                                           ; 18      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|remote_count_tc~253                                                                     ; 17      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                  ; 16      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_p3mtx:\IOA_P3MTX:p3mtx|enable_remotecount                                                                      ; 16      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~93                                                                        ; 16      ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_convio:\IOB:1:IOB_PACMASTER:IOB_PACMASTER_CONV:convio|process0~0                                               ; 16      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_twadsogen_q:\gen_se:gen_new:twid_factors|perm_addr[8]                                                                      ; 16      ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_m_k_counter:ctrl|p[1]                                                                                                      ; 16      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_p3mrx:\IOA_P3MRX:p3mrx|val_in3                                                                                 ; 16      ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|process2~57                                                                        ; 16      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+
; ASYNC_FIFO:iFIFO_FCLK_TO_SCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram|altsyncram_i7e1:altsyncram5|ALTSYNCRAM                                              ; M4K  ; True Dual Port   ; Dual Clocks  ; 256          ; 37           ; 256          ; 37           ; yes                    ; yes                     ; yes                    ; no                      ; 9472  ; 256                         ; 37                          ; 256                         ; 37                          ; 9472                ; 3    ; None ; M4K_X41_Y9, M4K_X41_Y8, M4K_X41_Y7                                                                     ;
; ASYNC_FIFO:iFIFO_SCLK_TO_FCLK|dc_fifo:iDC_FIFO|dcfifo:dcfifo_component|dcfifo_idl1:auto_generated|altsyncram_7j01:fifo_ram|altsyncram_i7e1:altsyncram5|ALTSYNCRAM                                              ; M4K  ; True Dual Port   ; Dual Clocks  ; 256          ; 37           ; 256          ; 37           ; yes                    ; yes                     ; yes                    ; no                      ; 9472  ; 256                         ; 36                          ; 256                         ; 36                          ; 9216                ; 2    ; None ; M4K_X17_Y18, M4K_X17_Y19                                                                               ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1dp_ram:\gen_1_ram:gen_M4K:dat_A|asj_fft_data_ram:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_1al3:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None ; M4K_X41_Y14, M4K_X41_Y13, M4K_X41_Y16, M4K_X17_Y15, M4K_X17_Y13, M4K_X17_Y16, M4K_X17_Y14, M4K_X41_Y15 ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M4K_X17_Y7                                                                                             ;
; spi3_rx:iSPI3_RX|auk_pac_mrx_mw:auk_pac_mrx_mw_inst|auk_pac_mrx:mrx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 37           ; 128          ; 37           ; yes                    ; no                      ; yes                    ; no                      ; 4736  ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 2    ; None ; M4K_X17_Y12, M4K_X17_Y11                                                                               ;
; spi3_tx:iSPI3_TX|auk_pac_mtx_mw:auk_pac_mtx_mw_inst|auk_pac_mtx:mtx|auk_pac_fifo:\FIFO:1:FIFO_FIFO:fifo|altsyncram:\LPMINST:g4:altsyncram_component|altsyncram_vpk1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 37           ; 128          ; 37           ; yes                    ; no                      ; yes                    ; no                      ; 4736  ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 2    ; None ; M4K_X41_Y11, M4K_X41_Y10                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                   ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_a_b_c_d:m_a_b_c_d|mult_a701:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_a_b_c_d:m_a_b_c_d|mult_a701:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y9_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_ac:m_ac|mult_6701:auto_generated|mac_out2               ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_ac:m_ac|mult_6701:auto_generated|mac_mult1           ;                            ; DSPMULT_X28_Y7_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_bd:m_bd|mult_6701:auto_generated|mac_out2               ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_dft_bfp_sgl:\gen_se:bfpdft|asj_fft_cmult_can:\gen_canonic:cm1|lpm_mult:\gen_ded_m1:gen_unext_m_bd:m_bd|mult_6701:auto_generated|mac_mult1           ;                            ; DSPMULT_X28_Y8_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,988 / 54,004 ( 7 % ) ;
; C16 interconnects          ; 36 / 2,100 ( 2 % )     ;
; C4 interconnects           ; 1,610 / 36,000 ( 4 % ) ;
; Direct links               ; 1,025 / 54,004 ( 2 % ) ;
; Global clocks              ; 16 / 16 ( 100 % )      ;
; Local interconnects        ; 1,500 / 18,752 ( 8 % ) ;
; R24 interconnects          ; 82 / 1,900 ( 4 % )     ;
; R4 interconnects           ; 2,386 / 46,920 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.10) ; Number of LABs  (Total = 309) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 30                            ;
; 2                                           ; 20                            ;
; 3                                           ; 7                             ;
; 4                                           ; 11                            ;
; 5                                           ; 8                             ;
; 6                                           ; 15                            ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 11                            ;
; 11                                          ; 3                             ;
; 12                                          ; 10                            ;
; 13                                          ; 11                            ;
; 14                                          ; 11                            ;
; 15                                          ; 17                            ;
; 16                                          ; 139                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 309) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 152                           ;
; 1 Clock                            ; 262                           ;
; 1 Clock enable                     ; 52                            ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 19                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.06) ; Number of LABs  (Total = 309) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 8                             ;
; 2                                            ; 23                            ;
; 3                                            ; 9                             ;
; 4                                            ; 14                            ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 11                            ;
; 9                                            ; 11                            ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 7                             ;
; 13                                           ; 1                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 15                            ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 8                             ;
; 22                                           ; 13                            ;
; 23                                           ; 8                             ;
; 24                                           ; 7                             ;
; 25                                           ; 11                            ;
; 26                                           ; 20                            ;
; 27                                           ; 15                            ;
; 28                                           ; 15                            ;
; 29                                           ; 14                            ;
; 30                                           ; 14                            ;
; 31                                           ; 5                             ;
; 32                                           ; 26                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.46) ; Number of LABs  (Total = 309) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 38                            ;
; 2                                               ; 31                            ;
; 3                                               ; 29                            ;
; 4                                               ; 21                            ;
; 5                                               ; 16                            ;
; 6                                               ; 11                            ;
; 7                                               ; 25                            ;
; 8                                               ; 19                            ;
; 9                                               ; 15                            ;
; 10                                              ; 14                            ;
; 11                                              ; 8                             ;
; 12                                              ; 12                            ;
; 13                                              ; 13                            ;
; 14                                              ; 11                            ;
; 15                                              ; 12                            ;
; 16                                              ; 23                            ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 3                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.13) ; Number of LABs  (Total = 309) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 15                            ;
; 3                                            ; 26                            ;
; 4                                            ; 24                            ;
; 5                                            ; 22                            ;
; 6                                            ; 25                            ;
; 7                                            ; 11                            ;
; 8                                            ; 15                            ;
; 9                                            ; 6                             ;
; 10                                           ; 9                             ;
; 11                                           ; 8                             ;
; 12                                           ; 18                            ;
; 13                                           ; 7                             ;
; 14                                           ; 14                            ;
; 15                                           ; 9                             ;
; 16                                           ; 17                            ;
; 17                                           ; 10                            ;
; 18                                           ; 13                            ;
; 19                                           ; 10                            ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 4                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 3                             ;
; 35                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                        ;
+------------------------------------------------------------------+---------------------------+
; Name                                                             ; Value                     ;
+------------------------------------------------------------------+---------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 9                         ;
; Mid Slack - Fit Attempt 1                                        ; -10028                    ;
; Internal Atom Count - Fit Attempt 1                              ; 4984                      ;
; LE/ALM Count - Fit Attempt 1                                     ; 3367                      ;
; LAB Count - Fit Attempt 1                                        ; 411                       ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.165                     ;
; Inputs per LAB - Fit Attempt 1                                   ; 7.506                     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.487                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:395;1:15;2:1            ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:248;1:104;2:51;3:8      ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:107;1:208;2:73;3:22;4:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:411                     ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:35;1:175;2:173;3:22;4:6 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:281;1:97;2:33           ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:270;1:132;2:9           ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:31;1:267;2:113          ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:31;1:327;2:53           ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:297;1:114               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:377;1:34                ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:379;1:32                ;
; LEs in Chains - Fit Attempt 1                                    ; 860                       ;
; LEs in Long Chains - Fit Attempt 1                               ; 344                       ;
; LABs with Chains - Fit Attempt 1                                 ; 83                        ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 4                         ;
; Time - Fit Attempt 1                                             ; 15                        ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.751                     ;
+------------------------------------------------------------------+---------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+--------------------------------------+-------+
; Name                                 ; Value ;
+--------------------------------------+-------+
; Early Wire Use - Fit Attempt 1       ; 3     ;
; Early Slack - Fit Attempt 1          ; -4103 ;
; Mid Wire Use - Fit Attempt 1         ; 5     ;
; Mid Slack - Fit Attempt 1            ; -3798 ;
; Late Wire Use - Fit Attempt 1        ; 5     ;
; Late Slack - Fit Attempt 1           ; -3798 ;
; Peak Regional Wire - Fit Attempt 1   ; 0.000 ;
; Time - Fit Attempt 1                 ; 34    ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 2.219 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 9.795 ;
+--------------------------------------+-------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -1115  ;
; Early Wire Use - Fit Attempt 1      ; 5      ;
; Peak Regional Wire - Fit Attempt 1  ; 9      ;
; Mid Slack - Fit Attempt 1           ; -1891  ;
; Late Slack - Fit Attempt 1          ; -1853  ;
; Late Wire Use - Fit Attempt 1       ; 5      ;
; Time - Fit Attempt 1                ; 20     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 14.530 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Tue Mar 31 14:14:14 2009
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off lab_design -c lab_design_tq
Info: Selected device EP2C15AF484C7 for design "lab_design_tq"
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_1tdp_rom:\gen_se:gen_new:twrom|asj_fft_twid_rom_tdp:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_7g62:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C20F484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'lab_design_tq.sdc'
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_idl1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3v8:dffpipe11|dffe12a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2v8:dffpipe8|dffe9a* 
Warning: Found combinational loop of 26 nodes
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|LJMV0916_0|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|LJMV0916_0|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:1:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:1:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:2:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:2:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:3:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:3:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:4:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:4:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:5:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:5:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:6:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:6:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:7:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:7:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:8:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:8:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:9:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:9:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:10:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:10:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:11:LJMV0916_1|dataa"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:11:LJMV0916_1|combout"
    Warning: Node "nabboc|pzdyqx_impl_inst|\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1|dataa"
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|CLIA8751[18] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 4 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    7.500         FCLK
    Info:    5.128         SCLK
    Info:   10.000 SPI3_RX_RFCLK
    Info:   10.000 SPI3_TX_TFCLK
Info: Automatically promoted node SCLK (placed in PIN W12 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node FCLK (placed in PIN A12 (CLK9, LVDSCLK4p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node SPI3_RX_RFCLK (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node SPI3_TX_TFCLK (placed in PIN L22 (CLK4, LVDSCLK2p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7~2
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node reset_sclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node reset_sclk~_wirecell
Info: Automatically promoted node reset_sclk~_wirecell 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|master_sink_ena~reg0
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_in_write_sgl:writer|disable_wr
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_in_write_sgl:writer|rdy_for_next_block
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|asj_fft_in_write_sgl:writer|burst_count_en
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_imag_in[0]
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_real_in[0]
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_imag_in[1]
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_real_in[1]
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_imag_in[2]
        Info: Destination node fft:iFFT|asj_fft_si_sose_so_b:asj_fft_si_sose_so_b_inst|core_real_in[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node reg_reset_fclk[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~442
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~_wirecell
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 86 registers into blocks of type I/O
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 669 ps
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:10
Info: Fitter preparation operations ending: elapsed time is 00:00:20
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:34
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 9% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 84 output pins without output pin load capacitance assignment
    Info: Pin "SPI3_RX_RENB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TENB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TDAT[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TSOP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TEOP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TERR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TMOD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPI3_TX_TMOD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_WR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOA_DATA[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOB_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOB_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOB_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFOB_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PACKET_ERROR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Generated suppressed messages file E:/PLD课程电子版/For students/Day2/Quartus II时序优化workshop/Timing_optimization/Ex1_lab_design_tq_restored/lab_design_tq.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 255 megabytes
    Info: Processing ended: Tue Mar 31 14:16:17 2009
    Info: Elapsed time: 00:02:03
    Info: Total CPU time (on all processors): 00:02:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/PLD课程电子版/For students/Day2/Quartus II时序优化workshop/Timing_optimization/Ex1_lab_design_tq_restored/lab_design_tq.fit.smsg.


