TimeQuest Timing Analyzer report for IncompleteDatapath
Mon Nov 25 23:10:00 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'instruction[10]'
 14. Slow 1200mV 85C Model Setup: 'instruction[13]'
 15. Slow 1200mV 85C Model Hold: 'instruction[10]'
 16. Slow 1200mV 85C Model Hold: 'instruction[13]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'instruction[10]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'instruction[13]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Setup: 'instruction[10]'
 36. Slow 1200mV 0C Model Setup: 'instruction[13]'
 37. Slow 1200mV 0C Model Hold: 'instruction[10]'
 38. Slow 1200mV 0C Model Hold: 'instruction[13]'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'instruction[10]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'instruction[13]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'clk'
 56. Fast 1200mV 0C Model Setup: 'instruction[10]'
 57. Fast 1200mV 0C Model Setup: 'instruction[13]'
 58. Fast 1200mV 0C Model Hold: 'instruction[10]'
 59. Fast 1200mV 0C Model Hold: 'instruction[13]'
 60. Fast 1200mV 0C Model Hold: 'clk'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'instruction[10]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'instruction[13]'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Propagation Delay
 77. Minimum Propagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; IncompleteDatapath                                 ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }             ;
; instruction[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction[10] } ;
; instruction[13] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction[13] } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 106.12 MHz ; 106.12 MHz      ; clk             ;                                                               ;
; 319.28 MHz ; 250.0 MHz       ; instruction[13] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -8.423 ; -533.529      ;
; instruction[10] ; -2.254 ; -343.290      ;
; instruction[13] ; -1.066 ; -1.066        ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; instruction[10] ; -0.334 ; -2.395        ;
; instruction[13] ; 0.531  ; 0.000         ;
; clk             ; 1.318  ; 0.000         ;
+-----------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------+--------+------------------------+
; Clock           ; Slack  ; End Point TNS          ;
+-----------------+--------+------------------------+
; clk             ; -3.000 ; -275.000               ;
; instruction[10] ; -3.000 ; -3.000                 ;
; instruction[13] ; -3.000 ; -3.000                 ;
+-----------------+--------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                       ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                   ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -8.423 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.081     ; 9.337      ;
; -8.285 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.081     ; 9.199      ;
; -8.264 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.080     ; 9.179      ;
; -8.257 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.062     ; 9.190      ;
; -8.229 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.063     ; 9.161      ;
; -8.191 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.080     ; 9.106      ;
; -8.168 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 9.095      ;
; -8.150 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.067     ; 9.078      ;
; -8.147 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.064     ; 9.078      ;
; -8.121 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.062     ; 9.054      ;
; -8.120 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.447     ; 8.668      ;
; -8.092 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.445     ; 8.642      ;
; -8.091 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 9.003      ;
; -8.090 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.063     ; 9.022      ;
; -8.086 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.062     ; 9.019      ;
; -8.084 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.069     ; 9.010      ;
; -8.048 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.979      ;
; -8.041 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.968      ;
; -8.026 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.443     ; 8.578      ;
; -8.016 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.466     ; 8.545      ;
; -8.009 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.419     ; 8.585      ;
; -8.005 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.932      ;
; -7.987 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.067     ; 8.915      ;
; -7.942 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.065     ; 8.872      ;
; -7.942 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.869      ;
; -7.934 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.063     ; 8.866      ;
; -7.902 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.461     ; 8.436      ;
; -7.864 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.791      ;
; -7.858 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.443     ; 8.410      ;
; -7.847 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.081     ; 8.761      ;
; -7.842 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 8.754      ;
; -7.814 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.448     ; 8.361      ;
; -7.804 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.731      ;
; -7.796 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.063     ; 8.728      ;
; -7.788 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.461     ; 8.322      ;
; -7.788 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.719      ;
; -7.787 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 8.699      ;
; -7.784 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.438     ; 8.341      ;
; -7.776 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.447     ; 8.324      ;
; -7.775 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.062     ; 8.708      ;
; -7.760 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.065     ; 8.690      ;
; -7.759 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.438     ; 8.316      ;
; -7.750 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.681      ;
; -7.739 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.460     ; 8.274      ;
; -7.737 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.067     ; 8.665      ;
; -7.732 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.081     ; 8.646      ;
; -7.715 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.642      ;
; -7.714 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[2]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.066     ; 8.643      ;
; -7.710 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[6]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.439     ; 8.266      ;
; -7.703 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.442     ; 8.256      ;
; -7.702 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.062     ; 8.635      ;
; -7.690 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.442     ; 8.243      ;
; -7.689 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.624      ;
; -7.679 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.449     ; 8.225      ;
; -7.678 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.066     ; 8.607      ;
; -7.671 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.059     ; 8.607      ;
; -7.669 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.600      ;
; -7.662 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.466     ; 8.191      ;
; -7.655 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[0]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.065     ; 8.585      ;
; -7.652 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.583      ;
; -7.641 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.461     ; 8.175      ;
; -7.641 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.439     ; 8.197      ;
; -7.623 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.447     ; 8.171      ;
; -7.621 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.461     ; 8.155      ;
; -7.621 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.065     ; 8.551      ;
; -7.621 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.445     ; 8.171      ;
; -7.617 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.064     ; 8.548      ;
; -7.606 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.441     ; 8.160      ;
; -7.605 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.443     ; 8.157      ;
; -7.605 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.061     ; 8.539      ;
; -7.602 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.065     ; 8.532      ;
; -7.594 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.081     ; 8.508      ;
; -7.590 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.445     ; 8.140      ;
; -7.579 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.066     ; 8.508      ;
; -7.577 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.442     ; 8.130      ;
; -7.573 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.080     ; 8.488      ;
; -7.573 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.449     ; 8.119      ;
; -7.566 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.062     ; 8.499      ;
; -7.562 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.497      ;
; -7.559 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.444     ; 8.110      ;
; -7.557 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.445     ; 8.107      ;
; -7.556 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.445     ; 8.106      ;
; -7.540 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.421     ; 8.114      ;
; -7.538 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.063     ; 8.470      ;
; -7.533 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[3]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.057     ; 8.471      ;
; -7.527 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.448     ; 8.074      ;
; -7.526 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.461      ;
; -7.521 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.448      ;
; -7.516 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.440     ; 8.071      ;
; -7.515 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.449     ; 8.061      ;
; -7.508 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.059     ; 8.444      ;
; -7.507 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.423     ; 8.079      ;
; -7.500 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.080     ; 8.415      ;
; -7.493 ; CU:b2v_inst6|bInvert                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; instruction[13] ; clk         ; 1.000        ; -1.354     ; 7.114      ;
; -7.482 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[5]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.459     ; 8.018      ;
; -7.477 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.068     ; 8.404      ;
; -7.473 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.067     ; 8.401      ;
; -7.463 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.398      ;
; -7.460 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.439     ; 8.016      ;
; -7.459 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.067     ; 8.387      ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instruction[10]'                                                                                                                 ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.254 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.839      ; 6.305      ;
; -2.222 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.892      ; 6.248      ;
; -2.175 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.890      ; 6.365      ;
; -2.165 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.580      ; 5.928      ;
; -2.147 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.583      ; 6.126      ;
; -1.997 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.837      ; 6.210      ;
; -1.993 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.820      ; 5.858      ;
; -1.938 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.359      ; 5.631      ;
; -1.879 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.004      ; 6.173      ;
; -1.773 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.015      ; 6.399      ;
; -1.768 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.901      ; 6.396      ;
; -1.758 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.815      ; 5.178      ;
; -1.754 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.807      ; 5.287      ;
; -1.749 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.939      ; 5.299      ;
; -1.748 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.816      ; 5.287      ;
; -1.737 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.910      ; 6.374      ;
; -1.721 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.025      ; 6.360      ;
; -1.721 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.893      ; 6.330      ;
; -1.718 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.846      ; 6.288      ;
; -1.712 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.902      ; 6.220      ;
; -1.710 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.594      ; 6.032      ;
; -1.703 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.908      ; 6.339      ;
; -1.703 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.812      ; 5.919      ;
; -1.699 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.907      ; 6.330      ;
; -1.671 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.757      ; 5.869      ;
; -1.664 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.222      ; 5.612      ;
; -1.659 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.023      ; 6.298      ;
; -1.655 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.839      ; 6.206      ;
; -1.654 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.112      ; 6.373      ;
; -1.648 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.724      ; 5.742      ;
; -1.648 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.807      ; 5.182      ;
; -1.645 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.899      ; 6.272      ;
; -1.636 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.902      ; 6.265      ;
; -1.633 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.807      ; 5.166      ;
; -1.633 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15] ; instruction[13] ; instruction[10] ; 0.500        ; 3.800      ; 5.155      ;
; -1.629 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.599      ; 5.954      ;
; -1.619 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.883      ; 6.388      ;
; -1.618 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10] ; instruction[13] ; instruction[10] ; 0.500        ; 3.812      ; 5.153      ;
; -1.617 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.371      ; 5.599      ;
; -1.613 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.837      ; 6.177      ;
; -1.604 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13] ; instruction[13] ; instruction[10] ; 0.500        ; 3.843      ; 5.170      ;
; -1.599 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.816      ; 5.142      ;
; -1.596 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15] ; instruction[13] ; instruction[10] ; 0.500        ; 3.818      ; 5.137      ;
; -1.595 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.890      ; 6.371      ;
; -1.594 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.068      ; 6.211      ;
; -1.592 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[1]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.820      ; 5.957      ;
; -1.590 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.891      ; 6.367      ;
; -1.586 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.894      ; 6.366      ;
; -1.583 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14] ; instruction[13] ; instruction[10] ; 0.500        ; 3.966      ; 5.163      ;
; -1.581 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.959      ; 5.151      ;
; -1.581 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.590      ; 6.057      ;
; -1.576 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ; instruction[13] ; instruction[10] ; 0.500        ; 4.906      ; 6.209      ;
; -1.575 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.801      ; 5.261      ;
; -1.575 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.836      ; 5.134      ;
; -1.568 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; instruction[13] ; instruction[10] ; 0.500        ; 4.894      ; 6.189      ;
; -1.567 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.810      ; 5.104      ;
; -1.566 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.580      ; 5.829      ;
; -1.566 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.220      ; 5.514      ;
; -1.565 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.806      ; 5.094      ;
; -1.565 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11] ; instruction[13] ; instruction[10] ; 0.500        ; 3.819      ; 5.111      ;
; -1.563 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.838      ; 6.129      ;
; -1.559 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.018      ; 6.305      ;
; -1.556 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.881      ; 5.745      ;
; -1.548 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.583      ; 6.027      ;
; -1.548 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12] ; instruction[13] ; instruction[10] ; 0.500        ; 3.836      ; 5.111      ;
; -1.547 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14] ; instruction[13] ; instruction[10] ; 0.500        ; 3.841      ; 5.273      ;
; -1.537 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.816      ; 5.238      ;
; -1.536 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.892      ; 6.062      ;
; -1.535 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.729      ; 5.862      ;
; -1.526 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.890      ; 6.302      ;
; -1.525 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.837      ; 6.089      ;
; -1.524 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.580      ; 5.990      ;
; -1.515 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.890      ; 6.205      ;
; -1.502 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11] ; instruction[13] ; instruction[10] ; 0.500        ; 4.227      ; 5.456      ;
; -1.498 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; instruction[13] ; instruction[10] ; 0.500        ; 5.074      ; 6.058      ;
; -1.495 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.729      ; 5.753      ;
; -1.481 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ; instruction[13] ; instruction[10] ; 0.500        ; 4.223      ; 5.443      ;
; -1.477 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.027      ; 6.395      ;
; -1.477 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.030      ; 5.970      ;
; -1.470 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.941      ; 5.172      ;
; -1.465 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.236      ; 5.428      ;
; -1.453 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.906      ; 6.245      ;
; -1.449 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; instruction[13] ; instruction[10] ; 0.500        ; 5.004      ; 6.067      ;
; -1.448 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.233      ; 5.566      ;
; -1.442 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ; instruction[13] ; instruction[10] ; 0.500        ; 4.901      ; 6.230      ;
; -1.439 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.836      ; 6.002      ;
; -1.437 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.028      ; 6.357      ;
; -1.437 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12] ; instruction[13] ; instruction[10] ; 0.500        ; 3.809      ; 5.131      ;
; -1.436 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.700      ; 5.732      ;
; -1.433 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.987      ; 6.311      ;
; -1.432 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.815      ; 5.132      ;
; -1.428 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 5.026      ; 6.346      ;
; -1.422 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11] ; instruction[13] ; instruction[10] ; 0.500        ; 3.941      ; 5.254      ;
; -1.422 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.836      ; 5.986      ;
; -1.415 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.843      ; 5.144      ;
; -1.409 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.897      ; 6.192      ;
; -1.408 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ; instruction[13] ; instruction[10] ; 0.500        ; 4.908      ; 6.202      ;
; -1.407 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.228      ; 5.521      ;
; -1.403 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.224      ; 5.514      ;
; -1.400 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.883      ; 6.169      ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instruction[13]'                                                                                ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; -1.066 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.500        ; 3.345      ; 4.294      ;
; -0.432 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 1.000        ; 3.345      ; 4.160      ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instruction[10]'                                                                                                                                            ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.334 ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; clk             ; instruction[10] ; 0.000        ; 2.816      ; 2.522      ;
; -0.311 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[9]  ; clk             ; instruction[10] ; 0.000        ; 2.825      ; 2.554      ;
; -0.232 ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]  ; clk             ; instruction[10] ; 0.000        ; 2.786      ; 2.594      ;
; -0.201 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; clk             ; instruction[10] ; 0.000        ; 2.816      ; 2.655      ;
; -0.199 ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]  ; clk             ; instruction[10] ; 0.000        ; 2.786      ; 2.627      ;
; -0.164 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14] ; clk             ; instruction[10] ; 0.000        ; 2.808      ; 2.684      ;
; -0.130 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11] ; clk             ; instruction[10] ; 0.000        ; 2.805      ; 2.715      ;
; -0.119 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12] ; clk             ; instruction[10] ; 0.000        ; 2.790      ; 2.711      ;
; -0.112 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]  ; clk             ; instruction[10] ; 0.000        ; 2.797      ; 2.725      ;
; -0.104 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; clk             ; instruction[10] ; 0.000        ; 2.659      ; 2.595      ;
; -0.090 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; clk             ; instruction[10] ; 0.000        ; 2.686      ; 2.636      ;
; -0.083 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; clk             ; instruction[10] ; 0.000        ; 2.659      ; 2.616      ;
; -0.064 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ; clk             ; instruction[10] ; 0.000        ; 2.658      ; 2.634      ;
; -0.060 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; clk             ; instruction[10] ; 0.000        ; 3.046      ; 3.026      ;
; -0.050 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; clk             ; instruction[10] ; 0.000        ; 2.945      ; 2.935      ;
; -0.042 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]  ; clk             ; instruction[10] ; 0.000        ; 2.652      ; 2.650      ;
; -0.030 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; clk             ; instruction[10] ; 0.000        ; 2.659      ; 2.669      ;
; -0.022 ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]  ; clk             ; instruction[10] ; 0.000        ; 2.649      ; 2.667      ;
; -0.018 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15] ; clk             ; instruction[10] ; 0.000        ; 3.118      ; 3.140      ;
; -0.014 ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]  ; clk             ; instruction[10] ; 0.000        ; 2.660      ; 2.686      ;
; -0.011 ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]  ; clk             ; instruction[10] ; 0.000        ; 2.656      ; 2.685      ;
; -0.005 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]  ; clk             ; instruction[10] ; 0.000        ; 2.647      ; 2.682      ;
; 0.001  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]  ; clk             ; instruction[10] ; 0.000        ; 2.000      ; 2.041      ;
; 0.010  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[14] ; clk             ; instruction[10] ; 0.000        ; 2.911      ; 2.961      ;
; 0.011  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11] ; clk             ; instruction[10] ; 0.000        ; 2.657      ; 2.708      ;
; 0.014  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]  ; clk             ; instruction[10] ; 0.000        ; 2.743      ; 2.797      ;
; 0.032  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; clk             ; instruction[10] ; 0.000        ; 2.274      ; 2.346      ;
; 0.041  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; clk             ; instruction[10] ; 0.000        ; 2.968      ; 3.049      ;
; 0.044  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; clk             ; instruction[10] ; 0.000        ; 1.838      ; 1.922      ;
; 0.050  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; clk             ; instruction[10] ; 0.000        ; 2.926      ; 3.016      ;
; 0.056  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]  ; clk             ; instruction[10] ; 0.000        ; 2.651      ; 2.747      ;
; 0.064  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15] ; clk             ; instruction[10] ; 0.000        ; 3.112      ; 3.216      ;
; 0.064  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13] ; clk             ; instruction[10] ; 0.000        ; 2.686      ; 2.790      ;
; 0.072  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]  ; clk             ; instruction[10] ; 0.000        ; 1.974      ; 2.086      ;
; 0.072  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; clk             ; instruction[10] ; 0.000        ; 2.771      ; 2.883      ;
; 0.079  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12] ; clk             ; instruction[10] ; 0.000        ; 2.285      ; 2.404      ;
; 0.103  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; clk             ; instruction[10] ; 0.000        ; 2.776      ; 2.919      ;
; 0.104  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14] ; clk             ; instruction[10] ; 0.000        ; 2.285      ; 2.429      ;
; 0.106  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12] ; clk             ; instruction[10] ; 0.000        ; 2.515      ; 2.661      ;
; 0.109  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; clk             ; instruction[10] ; 0.000        ; 2.771      ; 2.920      ;
; 0.117  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]  ; clk             ; instruction[10] ; 0.000        ; 2.149      ; 2.306      ;
; 0.117  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ; clk             ; instruction[10] ; 0.000        ; 2.825      ; 2.982      ;
; 0.121  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10] ; clk             ; instruction[10] ; 0.000        ; 2.779      ; 2.940      ;
; 0.123  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ; clk             ; instruction[10] ; 0.000        ; 2.954      ; 3.117      ;
; 0.125  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]  ; clk             ; instruction[10] ; 0.000        ; 2.778      ; 2.943      ;
; 0.129  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; clk             ; instruction[10] ; 0.000        ; 2.770      ; 2.939      ;
; 0.134  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]  ; clk             ; instruction[10] ; 0.000        ; 2.282      ; 2.456      ;
; 0.137  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]  ; clk             ; instruction[10] ; 0.000        ; 1.734      ; 1.911      ;
; 0.138  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ; clk             ; instruction[10] ; 0.000        ; 2.830      ; 3.008      ;
; 0.140  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ; clk             ; instruction[10] ; 0.000        ; 2.141      ; 2.321      ;
; 0.143  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; clk             ; instruction[10] ; 0.000        ; 2.284      ; 2.467      ;
; 0.143  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; clk             ; instruction[10] ; 0.000        ; 2.826      ; 3.009      ;
; 0.150  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]  ; clk             ; instruction[10] ; 0.000        ; 2.265      ; 2.455      ;
; 0.151  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[9]  ; clk             ; instruction[10] ; -0.500       ; 3.149      ; 2.840      ;
; 0.154  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; instruction[13] ; instruction[10] ; 0.000        ; 5.070      ; 5.264      ;
; 0.155  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; clk             ; instruction[10] ; 0.000        ; 2.945      ; 3.140      ;
; 0.158  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14] ; instruction[13] ; instruction[10] ; 0.000        ; 5.070      ; 5.268      ;
; 0.163  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14] ; clk             ; instruction[10] ; 0.000        ; 1.857      ; 2.060      ;
; 0.164  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; clk             ; instruction[10] ; 0.000        ; 2.845      ; 3.049      ;
; 0.167  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; clk             ; instruction[10] ; 0.000        ; 2.967      ; 3.174      ;
; 0.172  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]  ; instruction[13] ; instruction[10] ; 0.000        ; 5.040      ; 5.252      ;
; 0.176  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ; clk             ; instruction[10] ; 0.000        ; 2.145      ; 2.361      ;
; 0.178  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15] ; clk             ; instruction[10] ; 0.000        ; 2.513      ; 2.731      ;
; 0.178  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]  ; clk             ; instruction[10] ; 0.000        ; 2.133      ; 2.351      ;
; 0.179  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11] ; clk             ; instruction[10] ; 0.000        ; 2.779      ; 2.998      ;
; 0.180  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ; clk             ; instruction[10] ; 0.000        ; 2.518      ; 2.738      ;
; 0.183  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ; clk             ; instruction[10] ; 0.000        ; 2.129      ; 2.352      ;
; 0.187  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]  ; clk             ; instruction[10] ; 0.000        ; 1.862      ; 2.089      ;
; 0.188  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ; clk             ; instruction[10] ; 0.000        ; 2.130      ; 2.358      ;
; 0.190  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ; clk             ; instruction[10] ; 0.000        ; 2.825      ; 3.055      ;
; 0.191  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; clk             ; instruction[10] ; 0.000        ; 2.828      ; 3.059      ;
; 0.192  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; clk             ; instruction[10] ; 0.000        ; 2.836      ; 3.068      ;
; 0.193  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13] ; clk             ; instruction[10] ; 0.000        ; 1.837      ; 2.070      ;
; 0.195  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; clk             ; instruction[10] ; 0.000        ; 2.926      ; 3.161      ;
; 0.195  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; clk             ; instruction[10] ; 0.000        ; 2.772      ; 3.007      ;
; 0.197  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ; clk             ; instruction[10] ; 0.000        ; 2.967      ; 3.204      ;
; 0.199  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ; clk             ; instruction[10] ; 0.000        ; 2.132      ; 2.371      ;
; 0.200  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; clk             ; instruction[10] ; 0.000        ; 2.772      ; 3.012      ;
; 0.200  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; instruction[13] ; instruction[10] ; 0.000        ; 5.070      ; 5.310      ;
; 0.201  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ; clk             ; instruction[10] ; 0.000        ; 2.970      ; 3.211      ;
; 0.201  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]  ; instruction[13] ; instruction[10] ; 0.000        ; 5.051      ; 5.292      ;
; 0.202  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10] ; clk             ; instruction[10] ; 0.000        ; 1.725      ; 1.967      ;
; 0.209  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; clk             ; instruction[10] ; 0.000        ; 2.834      ; 3.083      ;
; 0.211  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[11] ; clk             ; instruction[10] ; -0.500       ; 3.153      ; 2.904      ;
; 0.213  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]  ; instruction[13] ; instruction[10] ; 0.000        ; 5.040      ; 5.293      ;
; 0.214  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]  ; clk             ; instruction[10] ; 0.000        ; 1.697      ; 1.951      ;
; 0.218  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; clk             ; instruction[10] ; 0.000        ; 2.834      ; 3.092      ;
; 0.222  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]  ; clk             ; instruction[10] ; -0.500       ; 2.990      ; 2.752      ;
; 0.222  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[0]  ; clk             ; instruction[10] ; -0.500       ; 2.771      ; 2.533      ;
; 0.234  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ; clk             ; instruction[10] ; 0.000        ; 2.964      ; 3.238      ;
; 0.236  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; clk             ; instruction[10] ; 0.000        ; 2.836      ; 3.112      ;
; 0.237  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12] ; instruction[13] ; instruction[10] ; 0.000        ; 5.052      ; 5.329      ;
; 0.241  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]  ; clk             ; instruction[10] ; 0.000        ; 2.957      ; 3.238      ;
; 0.245  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[3]  ; clk             ; instruction[10] ; -0.500       ; 2.992      ; 2.777      ;
; 0.247  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; clk             ; instruction[10] ; 0.000        ; 2.833      ; 3.120      ;
; 0.250  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]  ; clk             ; instruction[10] ; 0.000        ; 1.836      ; 2.126      ;
; 0.251  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[10] ; clk             ; instruction[10] ; -0.500       ; 2.915      ; 2.706      ;
; 0.253  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11] ; clk             ; instruction[10] ; 0.000        ; 2.141      ; 2.434      ;
; 0.253  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ; clk             ; instruction[10] ; 0.000        ; 2.137      ; 2.430      ;
; 0.254  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11] ; instruction[13] ; instruction[10] ; 0.000        ; 5.053      ; 5.347      ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instruction[13]'                                                                                ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; 0.531 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.000        ; 3.465      ; 3.996      ;
; 1.136 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; -0.500       ; 3.465      ; 4.121      ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                     ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 1.318 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[15]  ; instruction[10] ; clk         ; 0.000        ; -1.456     ; 0.059      ;
; 1.318 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.456     ; 0.059      ;
; 1.322 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.460     ; 0.059      ;
; 1.324 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.462     ; 0.059      ;
; 1.325 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.463     ; 0.059      ;
; 1.325 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[5]   ; instruction[10] ; clk         ; 0.000        ; -1.463     ; 0.059      ;
; 1.327 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.465     ; 0.059      ;
; 1.328 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.466     ; 0.059      ;
; 1.329 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.467     ; 0.059      ;
; 1.330 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ; instruction[10] ; clk         ; 0.000        ; -1.468     ; 0.059      ;
; 1.332 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ; instruction[10] ; clk         ; 0.000        ; -1.470     ; 0.059      ;
; 1.334 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ; instruction[10] ; clk         ; 0.000        ; -1.472     ; 0.059      ;
; 1.334 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ; instruction[10] ; clk         ; 0.000        ; -1.472     ; 0.059      ;
; 1.334 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ; instruction[10] ; clk         ; 0.000        ; -1.472     ; 0.059      ;
; 1.335 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ; instruction[10] ; clk         ; 0.000        ; -1.473     ; 0.059      ;
; 1.336 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ; instruction[10] ; clk         ; 0.000        ; -1.474     ; 0.059      ;
; 1.350 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ; instruction[10] ; clk         ; 0.000        ; -1.488     ; 0.059      ;
; 1.351 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ; instruction[10] ; clk         ; 0.000        ; -1.489     ; 0.059      ;
; 1.351 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ; instruction[10] ; clk         ; 0.000        ; -1.489     ; 0.059      ;
; 1.352 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ; instruction[10] ; clk         ; 0.000        ; -1.490     ; 0.059      ;
; 1.352 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ; instruction[10] ; clk         ; 0.000        ; -1.490     ; 0.059      ;
; 1.352 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ; instruction[10] ; clk         ; 0.000        ; -1.490     ; 0.059      ;
; 1.352 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ; instruction[10] ; clk         ; 0.000        ; -1.490     ; 0.059      ;
; 1.367 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.505     ; 0.059      ;
; 1.370 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.508     ; 0.059      ;
; 1.393 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.531     ; 0.059      ;
; 1.457 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.595     ; 0.059      ;
; 1.457 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ; instruction[10] ; clk         ; 0.000        ; -1.595     ; 0.059      ;
; 1.458 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ; instruction[10] ; clk         ; 0.000        ; -1.596     ; 0.059      ;
; 1.460 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.598     ; 0.059      ;
; 1.461 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]   ; instruction[10] ; clk         ; 0.000        ; -1.599     ; 0.059      ;
; 1.475 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[14]  ; instruction[10] ; clk         ; 0.000        ; -1.613     ; 0.059      ;
; 1.483 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.621     ; 0.059      ;
; 1.502 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.640     ; 0.059      ;
; 1.509 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[14]  ; instruction[10] ; clk         ; 0.000        ; -1.647     ; 0.059      ;
; 1.509 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.647     ; 0.059      ;
; 1.569 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.707     ; 0.059      ;
; 1.582 ; CU:b2v_inst6|aluOp[1]                                      ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ; instruction[13] ; clk         ; 0.000        ; -1.135     ; 0.644      ;
; 1.591 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.729     ; 0.059      ;
; 1.669 ; CU:b2v_inst6|aluOp[1]                                      ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ; instruction[13] ; clk         ; 0.000        ; -1.135     ; 0.731      ;
; 1.670 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[15]  ; instruction[10] ; clk         ; 0.000        ; -1.498     ; 0.369      ;
; 1.684 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12] ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ; clk             ; clk         ; 0.000        ; 0.065      ; 1.906      ;
; 1.719 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10] ; instruction[10] ; clk         ; -0.500       ; -1.357     ; 0.059      ;
; 1.723 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]    ; instruction[10] ; clk         ; 0.000        ; -1.861     ; 0.059      ;
; 1.731 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[12]   ; instruction[10] ; clk         ; 0.000        ; -1.869     ; 0.059      ;
; 1.731 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[10]   ; instruction[10] ; clk         ; 0.000        ; -1.869     ; 0.059      ;
; 1.740 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]   ; instruction[10] ; clk         ; 0.000        ; -1.878     ; 0.059      ;
; 1.741 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.879     ; 0.059      ;
; 1.742 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.880     ; 0.059      ;
; 1.744 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.882     ; 0.059      ;
; 1.746 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.884     ; 0.059      ;
; 1.750 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.888     ; 0.059      ;
; 1.753 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]  ; instruction[10] ; clk         ; -0.500       ; -1.391     ; 0.059      ;
; 1.754 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[15]   ; instruction[10] ; clk         ; 0.000        ; -1.892     ; 0.059      ;
; 1.754 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[14]   ; instruction[10] ; clk         ; 0.000        ; -1.892     ; 0.059      ;
; 1.759 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[7]    ; instruction[10] ; clk         ; 0.000        ; -1.897     ; 0.059      ;
; 1.760 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[8]    ; instruction[10] ; clk         ; 0.000        ; -1.898     ; 0.059      ;
; 1.783 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]  ; instruction[10] ; clk         ; -0.500       ; -1.421     ; 0.059      ;
; 1.855 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.993     ; 0.059      ;
; 1.856 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.994     ; 0.059      ;
; 1.856 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[11]   ; instruction[10] ; clk         ; 0.000        ; -1.994     ; 0.059      ;
; 1.856 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[9]    ; instruction[10] ; clk         ; 0.000        ; -1.994     ; 0.059      ;
; 1.856 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[5]    ; instruction[10] ; clk         ; 0.000        ; -1.994     ; 0.059      ;
; 1.859 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.997     ; 0.059      ;
; 1.862 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[4]   ; instruction[10] ; clk         ; 0.000        ; -2.000     ; 0.059      ;
; 1.868 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[13]  ; instruction[10] ; clk         ; 0.000        ; -2.006     ; 0.059      ;
; 1.874 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[4]   ; instruction[10] ; clk         ; 0.000        ; -2.012     ; 0.059      ;
; 1.883 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]   ; instruction[10] ; clk         ; 0.000        ; -2.021     ; 0.059      ;
; 1.884 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[5]   ; instruction[10] ; clk         ; 0.000        ; -2.022     ; 0.059      ;
; 1.893 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]   ; instruction[10] ; clk         ; 0.000        ; -2.031     ; 0.059      ;
; 1.910 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[13]   ; instruction[10] ; clk         ; 0.000        ; -2.048     ; 0.059      ;
; 1.933 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]    ; instruction[10] ; clk         ; 0.000        ; -2.071     ; 0.059      ;
; 1.970 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14] ; instruction[10] ; clk         ; -0.500       ; -1.608     ; 0.059      ;
; 1.972 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15] ; instruction[10] ; clk         ; -0.500       ; -1.610     ; 0.059      ;
; 1.973 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[10]  ; instruction[10] ; clk         ; 0.000        ; -2.111     ; 0.059      ;
; 1.973 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[3]   ; instruction[10] ; clk         ; 0.000        ; -2.111     ; 0.059      ;
; 1.975 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[13]  ; instruction[10] ; clk         ; 0.000        ; -2.113     ; 0.059      ;
; 1.975 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]   ; instruction[10] ; clk         ; 0.000        ; -2.113     ; 0.059      ;
; 1.976 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[8]   ; instruction[10] ; clk         ; 0.000        ; -2.114     ; 0.059      ;
; 1.977 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11] ; instruction[10] ; clk         ; -0.500       ; -1.615     ; 0.059      ;
; 1.978 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]  ; instruction[10] ; clk         ; -0.500       ; -1.616     ; 0.059      ;
; 1.979 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]  ; instruction[10] ; clk         ; -0.500       ; -1.617     ; 0.059      ;
; 1.979 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]  ; instruction[10] ; clk         ; -0.500       ; -1.617     ; 0.059      ;
; 1.979 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]  ; instruction[10] ; clk         ; -0.500       ; -1.617     ; 0.059      ;
; 1.980 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]  ; instruction[10] ; clk         ; -0.500       ; -1.618     ; 0.059      ;
; 1.981 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]  ; instruction[10] ; clk         ; -0.500       ; -1.619     ; 0.059      ;
; 1.982 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[11]  ; instruction[10] ; clk         ; 0.000        ; -2.120     ; 0.059      ;
; 1.982 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]   ; instruction[10] ; clk         ; 0.000        ; -2.120     ; 0.059      ;
; 1.987 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[13] ; instruction[10] ; clk         ; -0.500       ; -1.625     ; 0.059      ;
; 1.988 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[12]  ; instruction[10] ; clk         ; 0.000        ; -2.126     ; 0.059      ;
; 1.988 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[12] ; instruction[10] ; clk         ; -0.500       ; -1.626     ; 0.059      ;
; 1.993 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[8]   ; instruction[10] ; clk         ; 0.000        ; -2.131     ; 0.059      ;
; 1.994 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[7]   ; instruction[10] ; clk         ; 0.000        ; -2.132     ; 0.059      ;
; 2.002 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]   ; instruction[10] ; clk         ; 0.000        ; -2.140     ; 0.059      ;
; 2.009 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[9]   ; instruction[10] ; clk         ; 0.000        ; -2.147     ; 0.059      ;
; 2.020 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ; instruction[10] ; clk         ; 0.000        ; -2.158     ; 0.059      ;
; 2.022 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ; instruction[10] ; clk         ; 0.000        ; -2.160     ; 0.059      ;
; 2.024 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[11]  ; instruction[10] ; clk         ; 0.000        ; -2.162     ; 0.059      ;
; 2.024 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[5]   ; instruction[10] ; clk         ; 0.000        ; -2.162     ; 0.059      ;
; 2.026 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ; instruction[10] ; clk         ; 0.000        ; -2.164     ; 0.059      ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[11] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instruction[10]'                                                                                      ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[10] ; Rise       ; instruction[10]                                        ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]  ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]  ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13] ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14] ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]  ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]  ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]  ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]  ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]  ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]  ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]  ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[8]|datad                       ;
; 0.215  ; 0.215        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[7]|datad                       ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]  ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[10]|datad                      ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[11]|datad                      ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[12]|datad                      ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[13]|datad                      ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[14]|datad                      ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[4]|datac                       ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[5]|datad                       ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[6]|datad                       ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[9]|datad                       ;
; 0.217  ; 0.217        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[3]|datad                       ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[6]|datad                       ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[1]|datad                       ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]  ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[0]|datad                       ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[0]|datad                       ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[2]|datad                       ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11] ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]  ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[10]|datad                      ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[9]|datac                       ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[3]|datac                       ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[11]|datac                      ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[12]|datad                      ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[14]|datad                      ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[15]|datad                      ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[5]|datac                       ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[7]|datad                       ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[8]|datad                       ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~15clkctrl|inclk[0]         ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~15clkctrl|outclk           ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]  ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15] ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[2]|datac                       ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[15]|dataa                      ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13] ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]  ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[13]|datac                      ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[1]|datac                       ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[4]|dataa                       ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[13]|datad                      ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Equal0~10|combout                 ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Equal0~2|combout                  ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]  ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]  ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Equal0~8|combout                  ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Equal0~9|combout                  ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[8]|datac                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Equal0~11|combout                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instruction[13]'                                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[13] ; Rise       ; instruction[13]                      ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.698  ; 0.698        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.712  ; 0.712        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.732  ; 0.732        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.732  ; 0.732        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.755  ; 0.755        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; 11.511 ; 12.063 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; 10.991 ; 11.523 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; 11.317 ; 11.844 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; 11.060 ; 11.602 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; 11.497 ; 12.051 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; 11.201 ; 11.757 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; 11.511 ; 12.063 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; 10.945 ; 11.464 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; 10.794 ; 11.402 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 4.718  ; 5.156  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.054  ; 1.245  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 3.297  ; 3.891  ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 3.706  ; 4.247  ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 3.800  ; 4.369  ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.688  ; 4.274  ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 3.416  ; 3.916  ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 3.824  ; 4.327  ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.750  ; 3.295  ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 3.453  ; 4.015  ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.615  ; 2.714  ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 4.601  ; 5.100  ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.718  ; 5.156  ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 4.556  ; 4.994  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.638  ; 0.793  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 3.423  ; 3.986  ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 2.931  ; 3.486  ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 3.146  ; 3.671  ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.362  ; 4.022  ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 2.998  ; 3.514  ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 3.143  ; 3.654  ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.559  ; 3.097  ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 3.301  ; 3.859  ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.453  ; 2.552  ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 4.439  ; 4.938  ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.556  ; 4.994  ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; 2.905  ; 3.356  ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; 1.412  ; 1.546  ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; 1.883  ; 2.366  ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; 2.905  ; 3.356  ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; -2.522 ; -3.007 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; -2.582 ; -3.007 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; -2.522 ; -3.013 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; -3.406 ; -3.935 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; -3.266 ; -3.763 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; -3.178 ; -3.601 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; -3.419 ; -3.888 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; -3.354 ; -3.814 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; -2.909 ; -3.362 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 1.075  ; 0.946  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.075  ; 0.946  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -1.571 ; -2.092 ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -1.569 ; -2.069 ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -1.721 ; -2.265 ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.967 ; -2.520 ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -1.447 ; -1.896 ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -1.784 ; -2.270 ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -1.087 ; -1.591 ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.829 ; -1.305 ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.194 ; -0.385 ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -2.183 ; -2.578 ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -2.194 ; -2.698 ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 1.019  ; 0.866  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.019  ; 0.866  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -1.397 ; -1.980 ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -1.489 ; -1.974 ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -1.488 ; -2.004 ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.845 ; -2.401 ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -1.361 ; -1.822 ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -1.551 ; -2.050 ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -1.193 ; -1.726 ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.801 ; -1.296 ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.120 ; -0.302 ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -2.100 ; -2.504 ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -2.120 ; -2.615 ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; -0.531 ; -0.656 ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; -0.531 ; -0.656 ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; -0.910 ; -1.366 ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; -0.623 ; -1.084 ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 9.017 ; 9.054 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 7.671 ; 7.736 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 8.241 ; 8.325 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 9.017 ; 9.054 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 8.285 ; 8.365 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 7.907 ; 7.959 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 8.250 ; 8.236 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 7.820 ; 7.767 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 8.428 ; 8.530 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 8.305 ; 8.301 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 8.690 ; 8.726 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 7.960 ; 8.026 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 8.001 ; 8.020 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 8.203 ; 8.194 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 8.543 ; 8.557 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 8.130 ; 8.111 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 8.035 ; 8.025 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 9.596 ; 9.580 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 8.435 ; 8.448 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 9.005 ; 9.037 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.596 ; 9.580 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.810 ; 8.756 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 8.421 ; 8.388 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.762 ; 8.661 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 8.449 ; 8.298 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 9.086 ; 9.069 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.936 ; 8.834 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 9.386 ; 9.379 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.596 ; 8.665 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.554 ; 8.494 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.734 ; 8.653 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 9.145 ; 9.087 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.702 ; 8.669 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.605 ; 8.468 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 9.596 ; 9.580 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 8.435 ; 8.448 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 9.005 ; 9.037 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.596 ; 9.580 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.810 ; 8.756 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 8.421 ; 8.388 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.762 ; 8.661 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 8.449 ; 8.298 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 9.086 ; 9.069 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.936 ; 8.834 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 9.386 ; 9.379 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.596 ; 8.665 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.554 ; 8.494 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.734 ; 8.653 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 9.145 ; 9.087 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.702 ; 8.669 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.605 ; 8.468 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 7.394 ; 7.449 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 7.394 ; 7.449 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 7.941 ; 8.015 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 8.666 ; 8.687 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 7.944 ; 8.000 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 7.637 ; 7.685 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 7.969 ; 7.950 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 7.544 ; 7.491 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 8.119 ; 8.199 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 8.019 ; 8.012 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 8.358 ; 8.377 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 7.687 ; 7.747 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 7.705 ; 7.699 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 7.895 ; 7.863 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 8.246 ; 8.255 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 7.850 ; 7.829 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 7.704 ; 7.674 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 7.913 ; 7.859 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.928 ; 8.043 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 8.475 ; 8.609 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.145 ; 9.097 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.279 ; 8.303 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.970 ; 7.944 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.299 ; 8.205 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.913 ; 7.859 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 8.564 ; 8.612 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.390 ; 8.382 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.935 ; 8.896 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.173 ; 8.206 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.089 ; 8.036 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.251 ; 8.179 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 8.663 ; 8.612 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.172 ; 8.120 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.059 ; 8.068 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 7.913 ; 7.859 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.928 ; 8.043 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 8.475 ; 8.609 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.145 ; 9.097 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.279 ; 8.303 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.970 ; 7.944 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.299 ; 8.205 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.913 ; 7.859 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 8.564 ; 8.612 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.390 ; 8.382 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.935 ; 8.896 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.173 ; 8.206 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.089 ; 8.036 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.251 ; 8.179 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 8.663 ; 8.612 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.172 ; 8.120 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.059 ; 8.068 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+-----------------+---------------+--------+--------+--------+--------+
; Input Port      ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-----------------+---------------+--------+--------+--------+--------+
; instruction[0]  ; pin_name1[0]  ; 6.830  ;        ;        ; 6.979  ;
; instruction[1]  ; pin_name1[1]  ; 9.920  ;        ;        ; 10.471 ;
; instruction[2]  ; pin_name1[2]  ; 10.672 ;        ;        ; 11.145 ;
; instruction[3]  ; pin_name1[3]  ; 10.009 ;        ;        ; 10.500 ;
; instruction[4]  ; pin_name1[4]  ; 9.941  ;        ;        ; 10.444 ;
; instruction[5]  ; pin_name1[5]  ; 9.839  ;        ;        ; 10.245 ;
; instruction[6]  ; pin_name1[6]  ; 9.638  ;        ;        ; 10.021 ;
; instruction[7]  ; pin_name1[7]  ; 9.705  ;        ;        ; 10.194 ;
; instruction[8]  ; pin_name1[8]  ; 9.567  ;        ;        ; 9.960  ;
; instruction[8]  ; pin_name1[9]  ; 9.774  ;        ;        ; 10.243 ;
; instruction[8]  ; pin_name1[10] ; 9.561  ;        ;        ; 10.175 ;
; instruction[8]  ; pin_name1[11] ; 9.751  ;        ;        ; 10.215 ;
; instruction[8]  ; pin_name1[12] ; 9.950  ;        ;        ; 10.439 ;
; instruction[8]  ; pin_name1[13] ; 10.467 ;        ;        ; 10.943 ;
; instruction[8]  ; pin_name1[14] ; 9.744  ;        ;        ; 10.246 ;
; instruction[8]  ; pin_name1[15] ; 9.009  ;        ;        ; 9.426  ;
; instruction[14] ; pin_name1[0]  ; 10.322 ; 10.335 ; 10.698 ; 10.834 ;
; instruction[14] ; pin_name1[1]  ; 10.892 ; 10.924 ; 11.268 ; 11.423 ;
; instruction[14] ; pin_name1[2]  ; 11.483 ; 11.467 ; 11.927 ; 11.879 ;
; instruction[14] ; pin_name1[3]  ; 10.697 ; 10.643 ; 11.095 ; 11.142 ;
; instruction[14] ; pin_name1[4]  ; 10.308 ; 10.275 ; 10.727 ; 10.703 ;
; instruction[14] ; pin_name1[5]  ; 10.649 ; 10.548 ; 11.068 ; 10.976 ;
; instruction[14] ; pin_name1[6]  ; 10.336 ; 10.185 ; 10.692 ; 10.654 ;
; instruction[14] ; pin_name1[7]  ; 10.973 ; 10.956 ; 11.352 ; 11.422 ;
; instruction[14] ; pin_name1[8]  ; 10.823 ; 10.721 ; 11.179 ; 11.190 ;
; instruction[14] ; pin_name1[9]  ; 11.273 ; 11.266 ; 11.701 ; 11.661 ;
; instruction[14] ; pin_name1[10] ; 10.483 ; 10.552 ; 10.942 ; 10.979 ;
; instruction[14] ; pin_name1[11] ; 10.441 ; 10.381 ; 10.849 ; 10.798 ;
; instruction[14] ; pin_name1[12] ; 10.621 ; 10.540 ; 11.022 ; 10.950 ;
; instruction[14] ; pin_name1[13] ; 11.032 ; 10.974 ; 11.453 ; 11.404 ;
; instruction[14] ; pin_name1[14] ; 10.589 ; 10.556 ; 10.989 ; 10.925 ;
; instruction[14] ; pin_name1[15] ; 10.492 ; 10.355 ; 10.830 ; 10.850 ;
; instruction[15] ; pin_name1[0]  ; 10.316 ; 10.452 ; 10.877 ; 10.890 ;
; instruction[15] ; pin_name1[1]  ; 10.886 ; 11.041 ; 11.447 ; 11.479 ;
; instruction[15] ; pin_name1[2]  ; 11.545 ; 11.497 ; 12.038 ; 12.022 ;
; instruction[15] ; pin_name1[3]  ; 10.713 ; 10.760 ; 11.252 ; 11.198 ;
; instruction[15] ; pin_name1[4]  ; 10.345 ; 10.321 ; 10.863 ; 10.830 ;
; instruction[15] ; pin_name1[5]  ; 10.686 ; 10.594 ; 11.204 ; 11.103 ;
; instruction[15] ; pin_name1[6]  ; 10.310 ; 10.272 ; 10.891 ; 10.740 ;
; instruction[15] ; pin_name1[7]  ; 10.970 ; 11.040 ; 11.528 ; 11.511 ;
; instruction[15] ; pin_name1[8]  ; 10.797 ; 10.808 ; 11.378 ; 11.276 ;
; instruction[15] ; pin_name1[9]  ; 11.319 ; 11.279 ; 11.828 ; 11.821 ;
; instruction[15] ; pin_name1[10] ; 10.560 ; 10.597 ; 11.038 ; 11.107 ;
; instruction[15] ; pin_name1[11] ; 10.467 ; 10.416 ; 10.996 ; 10.936 ;
; instruction[15] ; pin_name1[12] ; 10.640 ; 10.568 ; 11.176 ; 11.095 ;
; instruction[15] ; pin_name1[13] ; 11.071 ; 11.022 ; 11.587 ; 11.529 ;
; instruction[15] ; pin_name1[14] ; 10.607 ; 10.543 ; 11.144 ; 11.111 ;
; instruction[15] ; pin_name1[15] ; 10.448 ; 10.468 ; 11.047 ; 10.910 ;
+-----------------+---------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+-----------------+---------------+--------+--------+--------+--------+
; Input Port      ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-----------------+---------------+--------+--------+--------+--------+
; instruction[0]  ; pin_name1[0]  ; 6.613  ;        ;        ; 6.758  ;
; instruction[1]  ; pin_name1[1]  ; 9.576  ;        ;        ; 10.106 ;
; instruction[2]  ; pin_name1[2]  ; 10.278 ;        ;        ; 10.721 ;
; instruction[3]  ; pin_name1[3]  ; 9.647  ;        ;        ; 10.123 ;
; instruction[4]  ; pin_name1[4]  ; 9.578  ;        ;        ; 10.049 ;
; instruction[5]  ; pin_name1[5]  ; 9.488  ;        ;        ; 9.860  ;
; instruction[6]  ; pin_name1[6]  ; 9.299  ;        ;        ; 9.667  ;
; instruction[7]  ; pin_name1[7]  ; 9.398  ;        ;        ; 9.871  ;
; instruction[8]  ; pin_name1[8]  ; 9.239  ;        ;        ; 9.616  ;
; instruction[8]  ; pin_name1[9]  ; 9.468  ;        ;        ; 9.920  ;
; instruction[8]  ; pin_name1[10] ; 9.184  ;        ;        ; 9.762  ;
; instruction[8]  ; pin_name1[11] ; 9.403  ;        ;        ; 9.833  ;
; instruction[8]  ; pin_name1[12] ; 9.591  ;        ;        ; 10.046 ;
; instruction[8]  ; pin_name1[13] ; 10.085 ;        ;        ; 10.527 ;
; instruction[8]  ; pin_name1[14] ; 9.358  ;        ;        ; 9.829  ;
; instruction[8]  ; pin_name1[15] ; 8.694  ;        ;        ; 9.094  ;
; instruction[14] ; pin_name1[0]  ; 9.930  ; 9.942  ; 10.312 ; 10.427 ;
; instruction[14] ; pin_name1[1]  ; 10.477 ; 10.508 ; 10.859 ; 10.993 ;
; instruction[14] ; pin_name1[2]  ; 11.098 ; 11.081 ; 11.529 ; 11.481 ;
; instruction[14] ; pin_name1[3]  ; 10.268 ; 10.219 ; 10.663 ; 10.687 ;
; instruction[14] ; pin_name1[4]  ; 9.945  ; 9.910  ; 10.354 ; 10.328 ;
; instruction[14] ; pin_name1[5]  ; 10.275 ; 10.172 ; 10.683 ; 10.589 ;
; instruction[14] ; pin_name1[6]  ; 9.946  ; 9.796  ; 10.297 ; 10.243 ;
; instruction[14] ; pin_name1[7]  ; 10.570 ; 10.559 ; 10.948 ; 10.996 ;
; instruction[14] ; pin_name1[8]  ; 10.422 ; 10.318 ; 10.774 ; 10.766 ;
; instruction[14] ; pin_name1[9]  ; 10.903 ; 10.895 ; 11.319 ; 11.280 ;
; instruction[14] ; pin_name1[10] ; 10.111 ; 10.174 ; 10.557 ; 10.590 ;
; instruction[14] ; pin_name1[11] ; 10.075 ; 10.013 ; 10.473 ; 10.420 ;
; instruction[14] ; pin_name1[12] ; 10.244 ; 10.163 ; 10.635 ; 10.563 ;
; instruction[14] ; pin_name1[13] ; 10.637 ; 10.577 ; 11.047 ; 10.996 ;
; instruction[14] ; pin_name1[14] ; 10.181 ; 10.122 ; 10.556 ; 10.504 ;
; instruction[14] ; pin_name1[15] ; 10.099 ; 9.972  ; 10.443 ; 10.452 ;
; instruction[15] ; pin_name1[0]  ; 9.928  ; 10.043 ; 10.445 ; 10.457 ;
; instruction[15] ; pin_name1[1]  ; 10.475 ; 10.609 ; 10.992 ; 11.023 ;
; instruction[15] ; pin_name1[2]  ; 11.145 ; 11.097 ; 11.613 ; 11.596 ;
; instruction[15] ; pin_name1[3]  ; 10.279 ; 10.303 ; 10.783 ; 10.734 ;
; instruction[15] ; pin_name1[4]  ; 9.970  ; 9.944  ; 10.460 ; 10.425 ;
; instruction[15] ; pin_name1[5]  ; 10.299 ; 10.205 ; 10.790 ; 10.687 ;
; instruction[15] ; pin_name1[6]  ; 9.913  ; 9.859  ; 10.461 ; 10.311 ;
; instruction[15] ; pin_name1[7]  ; 10.564 ; 10.612 ; 11.085 ; 11.074 ;
; instruction[15] ; pin_name1[8]  ; 10.390 ; 10.382 ; 10.937 ; 10.833 ;
; instruction[15] ; pin_name1[9]  ; 10.935 ; 10.896 ; 11.418 ; 11.410 ;
; instruction[15] ; pin_name1[10] ; 10.173 ; 10.206 ; 10.626 ; 10.689 ;
; instruction[15] ; pin_name1[11] ; 10.089 ; 10.036 ; 10.590 ; 10.528 ;
; instruction[15] ; pin_name1[12] ; 10.251 ; 10.179 ; 10.759 ; 10.678 ;
; instruction[15] ; pin_name1[13] ; 10.663 ; 10.612 ; 11.152 ; 11.092 ;
; instruction[15] ; pin_name1[14] ; 10.172 ; 10.120 ; 10.696 ; 10.637 ;
; instruction[15] ; pin_name1[15] ; 10.059 ; 10.068 ; 10.614 ; 10.487 ;
+-----------------+---------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 118.37 MHz ; 118.37 MHz      ; clk             ;                                                               ;
; 341.53 MHz ; 250.0 MHz       ; instruction[13] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -7.448 ; -453.386      ;
; instruction[10] ; -2.028 ; -312.672      ;
; instruction[13] ; -0.964 ; -0.964        ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; instruction[10] ; -0.280 ; -1.569        ;
; instruction[13] ; 0.533  ; 0.000         ;
; clk             ; 1.187  ; 0.000         ;
+-----------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -275.000              ;
; instruction[10] ; -3.000 ; -3.000                ;
; instruction[13] ; -3.000 ; -3.000                ;
+-----------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                        ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                   ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -7.448 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 8.371      ;
; -7.321 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 8.244      ;
; -7.300 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.055     ; 8.240      ;
; -7.295 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 8.218      ;
; -7.257 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.055     ; 8.197      ;
; -7.218 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 8.141      ;
; -7.202 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.137      ;
; -7.195 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.056     ; 8.134      ;
; -7.194 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.408     ; 7.781      ;
; -7.186 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.405     ; 7.776      ;
; -7.175 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.055     ; 8.115      ;
; -7.175 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.059     ; 8.111      ;
; -7.154 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 8.077      ;
; -7.129 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.056     ; 8.068      ;
; -7.128 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.055     ; 8.068      ;
; -7.128 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.055     ; 8.068      ;
; -7.116 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.061     ; 8.050      ;
; -7.089 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 8.024      ;
; -7.086 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.405     ; 7.676      ;
; -7.073 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.423     ; 7.645      ;
; -7.057 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.383     ; 7.669      ;
; -7.039 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.974      ;
; -7.030 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.059     ; 7.966      ;
; -7.014 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.058     ; 7.951      ;
; -7.012 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.947      ;
; -7.010 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.419     ; 7.586      ;
; -6.990 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.055     ; 7.930      ;
; -6.946 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 7.869      ;
; -6.933 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.524      ;
; -6.928 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.409     ; 7.514      ;
; -6.917 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.852      ;
; -6.907 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.072     ; 7.830      ;
; -6.885 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.408     ; 7.472      ;
; -6.881 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.400     ; 7.476      ;
; -6.872 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.807      ;
; -6.867 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.421     ; 7.441      ;
; -6.863 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.055     ; 7.803      ;
; -6.860 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.799      ;
; -6.856 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.073     ; 7.778      ;
; -6.850 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.419     ; 7.426      ;
; -6.842 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.400     ; 7.437      ;
; -6.837 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.055     ; 7.777      ;
; -6.825 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.058     ; 7.762      ;
; -6.820 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[2]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.059     ; 7.756      ;
; -6.817 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.756      ;
; -6.814 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[6]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.401     ; 7.408      ;
; -6.812 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.059     ; 7.748      ;
; -6.810 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.073     ; 7.732      ;
; -6.808 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.409     ; 7.394      ;
; -6.806 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.397      ;
; -6.786 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.377      ;
; -6.783 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.718      ;
; -6.764 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[0]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.058     ; 7.701      ;
; -6.762 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.423     ; 7.334      ;
; -6.760 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.055     ; 7.700      ;
; -6.755 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.057     ; 7.693      ;
; -6.753 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.052     ; 7.696      ;
; -6.746 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.406     ; 7.335      ;
; -6.745 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.400     ; 7.340      ;
; -6.742 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.421     ; 7.316      ;
; -6.735 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.674      ;
; -6.735 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.057     ; 7.673      ;
; -6.730 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.405     ; 7.320      ;
; -6.726 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.051     ; 7.670      ;
; -6.721 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.421     ; 7.295      ;
; -6.706 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.403     ; 7.298      ;
; -6.705 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.296      ;
; -6.698 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.406     ; 7.287      ;
; -6.696 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.055     ; 7.636      ;
; -6.693 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.410     ; 7.278      ;
; -6.689 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.057     ; 7.627      ;
; -6.688 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.627      ;
; -6.688 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.627      ;
; -6.683 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.073     ; 7.605      ;
; -6.682 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.273      ;
; -6.667 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.053     ; 7.609      ;
; -6.663 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.404     ; 7.254      ;
; -6.662 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.601      ;
; -6.657 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.073     ; 7.579      ;
; -6.652 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.406     ; 7.241      ;
; -6.646 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.406     ; 7.235      ;
; -6.640 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.052     ; 7.583      ;
; -6.630 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.410     ; 7.215      ;
; -6.628 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[3]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.050     ; 7.573      ;
; -6.627 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.402     ; 7.220      ;
; -6.627 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.060     ; 7.562      ;
; -6.625 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[5]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.418     ; 7.202      ;
; -6.624 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.386     ; 7.233      ;
; -6.620 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.401     ; 7.214      ;
; -6.619 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.056     ; 7.558      ;
; -6.617 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.406     ; 7.206      ;
; -6.617 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.384     ; 7.228      ;
; -6.603 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.073     ; 7.525      ;
; -6.594 ; CU:b2v_inst6|bInvert                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; instruction[13] ; clk         ; 1.000        ; -1.201     ; 6.368      ;
; -6.590 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.052     ; 7.533      ;
; -6.585 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.059     ; 7.521      ;
; -6.583 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.061     ; 7.517      ;
; -6.581 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.051     ; 7.525      ;
; -6.574 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.052     ; 7.517      ;
; -6.561 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.411     ; 7.145      ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instruction[10]'                                                                                                                  ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.028 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.359      ; 5.710      ;
; -1.995 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.411      ; 5.660      ;
; -1.995 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.408      ; 5.831      ;
; -1.963 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.126      ; 5.380      ;
; -1.937 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.128      ; 5.557      ;
; -1.832 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.321      ; 5.320      ;
; -1.805 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.358      ; 5.623      ;
; -1.735 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.945      ; 5.114      ;
; -1.731 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.508      ; 5.643      ;
; -1.585 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.558      ; 4.846      ;
; -1.583 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.419      ; 5.810      ;
; -1.572 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.515      ; 5.789      ;
; -1.571 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.421      ; 5.692      ;
; -1.570 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.363      ; 5.737      ;
; -1.564 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.441      ; 4.704      ;
; -1.557 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.316      ; 5.380      ;
; -1.550 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.525      ; 5.782      ;
; -1.546 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.442      ; 4.791      ;
; -1.546 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.404      ; 5.739      ;
; -1.545 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.439      ; 4.791      ;
; -1.536 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.423      ; 5.762      ;
; -1.535 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.426      ; 5.769      ;
; -1.532 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.586      ; 5.791      ;
; -1.529 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.138      ; 5.476      ;
; -1.528 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.283      ; 5.364      ;
; -1.523 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.424      ; 5.755      ;
; -1.495 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.529      ; 5.733      ;
; -1.470 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.408      ; 5.687      ;
; -1.466 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.439      ; 4.712      ;
; -1.466 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.420      ; 5.694      ;
; -1.464 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.434      ; 4.705      ;
; -1.463 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.359      ; 5.645      ;
; -1.463 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.257      ; 5.202      ;
; -1.461 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.818      ; 5.086      ;
; -1.459 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ; instruction[13] ; instruction[10] ; 0.500        ; 4.143      ; 5.409      ;
; -1.459 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.544      ; 5.650      ;
; -1.458 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15] ; instruction[13] ; instruction[10] ; 0.500        ; 3.437      ; 4.697      ;
; -1.453 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.395      ; 5.788      ;
; -1.446 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.448      ; 4.701      ;
; -1.442 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.495      ; 5.745      ;
; -1.439 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.354      ; 5.601      ;
; -1.437 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ; instruction[13] ; instruction[10] ; 0.500        ; 4.413      ; 5.657      ;
; -1.435 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.396      ; 5.255      ;
; -1.435 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.576      ; 4.715      ;
; -1.435 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13] ; instruction[13] ; instruction[10] ; 0.500        ; 3.471      ; 4.709      ;
; -1.427 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15] ; instruction[13] ; instruction[10] ; 0.500        ; 3.448      ; 4.679      ;
; -1.425 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.460      ; 4.688      ;
; -1.422 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.400      ; 5.762      ;
; -1.421 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.412      ; 5.773      ;
; -1.420 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; instruction[13] ; instruction[10] ; 0.500        ; 3.953      ; 5.077      ;
; -1.418 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10] ; instruction[13] ; instruction[10] ; 0.500        ; 3.444      ; 4.666      ;
; -1.415 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.816      ; 5.039      ;
; -1.415 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[1]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.321      ; 5.403      ;
; -1.414 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.438      ; 4.655      ;
; -1.410 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11] ; instruction[13] ; instruction[10] ; 0.500        ; 3.445      ; 4.663      ;
; -1.406 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.413      ; 5.759      ;
; -1.402 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.434      ; 4.775      ;
; -1.401 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.445      ; 4.786      ;
; -1.401 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.134      ; 5.475      ;
; -1.394 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.359      ; 5.561      ;
; -1.390 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.126      ; 5.307      ;
; -1.389 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.437      ; 4.634      ;
; -1.389 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.126      ; 5.455      ;
; -1.389 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12] ; instruction[13] ; instruction[10] ; 0.500        ; 3.460      ; 4.657      ;
; -1.382 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; instruction[13] ; instruction[10] ; 0.500        ; 4.406      ; 5.596      ;
; -1.381 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.411      ; 5.732      ;
; -1.381 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; instruction[13] ; instruction[10] ; 0.500        ; 4.565      ; 5.536      ;
; -1.376 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14] ; instruction[13] ; instruction[10] ; 0.500        ; 3.585      ; 4.667      ;
; -1.374 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.128      ; 5.494      ;
; -1.370 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.411      ; 5.535      ;
; -1.369 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.504      ; 5.438      ;
; -1.368 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14] ; instruction[13] ; instruction[10] ; 0.500        ; 3.469      ; 4.776      ;
; -1.364 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.260      ; 5.316      ;
; -1.363 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; instruction[13] ; instruction[10] ; 0.500        ; 4.260      ; 5.243      ;
; -1.352 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.354      ; 5.513      ;
; -1.341 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ; instruction[13] ; instruction[10] ; 0.500        ; 3.819      ; 4.968      ;
; -1.338 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11] ; instruction[13] ; instruction[10] ; 0.500        ; 3.824      ; 4.969      ;
; -1.334 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.490      ; 5.770      ;
; -1.323 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.524      ; 5.792      ;
; -1.323 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ; instruction[13] ; instruction[10] ; 0.500        ; 4.419      ; 5.683      ;
; -1.318 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; instruction[13] ; instruction[10] ; 0.500        ; 4.508      ; 5.533      ;
; -1.313 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.564      ; 4.707      ;
; -1.309 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.447      ; 4.696      ;
; -1.307 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.406      ; 5.652      ;
; -1.306 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.357      ; 5.470      ;
; -1.305 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.219      ; 5.215      ;
; -1.301 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.335      ; 5.445      ;
; -1.300 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12] ; instruction[13] ; instruction[10] ; 0.500        ; 3.444      ; 4.684      ;
; -1.299 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.685      ; 4.693      ;
; -1.295 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ; instruction[13] ; instruction[10] ; 0.500        ; 3.832      ; 4.935      ;
; -1.293 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.471      ; 4.705      ;
; -1.293 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; instruction[13] ; instruction[10] ; 0.500        ; 4.413      ; 5.646      ;
; -1.292 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ; instruction[13] ; instruction[10] ; 0.500        ; 4.424      ; 5.656      ;
; -1.288 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ; instruction[13] ; instruction[10] ; 1.000        ; 4.408      ; 5.624      ;
; -1.286 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15] ; instruction[13] ; instruction[10] ; 0.500        ; 4.619      ; 5.763      ;
; -1.283 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.523      ; 5.752      ;
; -1.283 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.533      ; 5.762      ;
; -1.282 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 3.823      ; 5.045      ;
; -1.278 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 4.513      ; 5.736      ;
; -1.275 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11] ; instruction[13] ; instruction[10] ; 0.500        ; 3.562      ; 4.782      ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instruction[13]'                                                                                 ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; -0.964 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.500        ; 3.002      ; 3.905      ;
; -0.349 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 1.000        ; 3.002      ; 3.790      ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instruction[10]'                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.280 ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; clk             ; instruction[10] ; 0.000        ; 2.528      ; 2.288      ;
; -0.239 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[9]  ; clk             ; instruction[10] ; 0.000        ; 2.538      ; 2.339      ;
; -0.169 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; clk             ; instruction[10] ; 0.000        ; 2.529      ; 2.400      ;
; -0.167 ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]  ; clk             ; instruction[10] ; 0.000        ; 2.505      ; 2.378      ;
; -0.133 ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]  ; clk             ; instruction[10] ; 0.000        ; 2.505      ; 2.412      ;
; -0.105 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14] ; clk             ; instruction[10] ; 0.000        ; 2.520      ; 2.455      ;
; -0.103 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11] ; clk             ; instruction[10] ; 0.000        ; 2.522      ; 2.459      ;
; -0.093 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12] ; clk             ; instruction[10] ; 0.000        ; 2.507      ; 2.454      ;
; -0.064 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]  ; clk             ; instruction[10] ; 0.000        ; 2.515      ; 2.491      ;
; -0.046 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; clk             ; instruction[10] ; 0.000        ; 2.385      ; 2.379      ;
; -0.038 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; clk             ; instruction[10] ; 0.000        ; 2.410      ; 2.412      ;
; -0.035 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; clk             ; instruction[10] ; 0.000        ; 2.388      ; 2.393      ;
; -0.034 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ; clk             ; instruction[10] ; 0.000        ; 2.385      ; 2.391      ;
; -0.024 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; clk             ; instruction[10] ; 0.000        ; 2.731      ; 2.747      ;
; -0.021 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]  ; clk             ; instruction[10] ; 0.000        ; 2.385      ; 2.404      ;
; -0.018 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; clk             ; instruction[10] ; 0.000        ; 2.646      ; 2.668      ;
; 0.018  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; clk             ; instruction[10] ; 0.000        ; 2.387      ; 2.445      ;
; 0.021  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]  ; clk             ; instruction[10] ; 0.000        ; 2.377      ; 2.438      ;
; 0.023  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; clk             ; instruction[10] ; 0.000        ; 1.661      ; 1.724      ;
; 0.029  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]  ; clk             ; instruction[10] ; 0.000        ; 1.800      ; 1.869      ;
; 0.032  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]  ; clk             ; instruction[10] ; 0.000        ; 2.381      ; 2.453      ;
; 0.034  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15] ; clk             ; instruction[10] ; 0.000        ; 2.799      ; 2.873      ;
; 0.034  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]  ; clk             ; instruction[10] ; 0.000        ; 2.386      ; 2.460      ;
; 0.035  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]  ; clk             ; instruction[10] ; 0.000        ; 2.381      ; 2.456      ;
; 0.040  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; clk             ; instruction[10] ; 0.000        ; 2.057      ; 2.137      ;
; 0.043  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11] ; clk             ; instruction[10] ; 0.000        ; 2.389      ; 2.472      ;
; 0.052  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[14] ; clk             ; instruction[10] ; 0.000        ; 2.616      ; 2.708      ;
; 0.054  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15] ; clk             ; instruction[10] ; 0.000        ; 2.786      ; 2.880      ;
; 0.073  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]  ; clk             ; instruction[10] ; 0.000        ; 2.456      ; 2.569      ;
; 0.079  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12] ; clk             ; instruction[10] ; 0.000        ; 2.063      ; 2.182      ;
; 0.090  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13] ; clk             ; instruction[10] ; 0.000        ; 2.412      ; 2.542      ;
; 0.090  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; clk             ; instruction[10] ; 0.000        ; 2.625      ; 2.755      ;
; 0.090  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]  ; clk             ; instruction[10] ; 0.000        ; 2.383      ; 2.513      ;
; 0.092  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; clk             ; instruction[10] ; 0.000        ; 2.661      ; 2.793      ;
; 0.095  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]  ; clk             ; instruction[10] ; 0.000        ; 1.777      ; 1.912      ;
; 0.112  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14] ; clk             ; instruction[10] ; 0.000        ; 2.063      ; 2.215      ;
; 0.113  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]  ; clk             ; instruction[10] ; 0.000        ; 1.941      ; 2.094      ;
; 0.115  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; clk             ; instruction[10] ; 0.000        ; 2.487      ; 2.642      ;
; 0.118  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10] ; clk             ; instruction[10] ; 0.000        ; 2.495      ; 2.653      ;
; 0.124  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12] ; clk             ; instruction[10] ; 0.000        ; 2.257      ; 2.421      ;
; 0.126  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]  ; clk             ; instruction[10] ; 0.000        ; 1.560      ; 1.726      ;
; 0.127  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ; clk             ; instruction[10] ; 0.000        ; 1.934      ; 2.101      ;
; 0.131  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; clk             ; instruction[10] ; 0.000        ; 2.488      ; 2.659      ;
; 0.139  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; clk             ; instruction[10] ; 0.000        ; 2.483      ; 2.662      ;
; 0.145  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; clk             ; instruction[10] ; 0.000        ; 2.064      ; 2.249      ;
; 0.146  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]  ; clk             ; instruction[10] ; 0.000        ; 2.060      ; 2.246      ;
; 0.157  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14] ; clk             ; instruction[10] ; 0.000        ; 1.678      ; 1.875      ;
; 0.157  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]  ; clk             ; instruction[10] ; 0.000        ; 2.046      ; 2.243      ;
; 0.160  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ; clk             ; instruction[10] ; 0.000        ; 2.650      ; 2.850      ;
; 0.160  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ; clk             ; instruction[10] ; 0.000        ; 2.531      ; 2.731      ;
; 0.163  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]  ; clk             ; instruction[10] ; 0.000        ; 1.680      ; 1.883      ;
; 0.168  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]  ; clk             ; instruction[10] ; 0.000        ; 2.489      ; 2.697      ;
; 0.171  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ; clk             ; instruction[10] ; 0.000        ; 2.544      ; 2.755      ;
; 0.172  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; clk             ; instruction[10] ; 0.000        ; 2.485      ; 2.697      ;
; 0.174  ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; clk             ; instruction[10] ; 0.000        ; 2.645      ; 2.859      ;
; 0.175  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ; clk             ; instruction[10] ; 0.000        ; 1.925      ; 2.140      ;
; 0.186  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ; clk             ; instruction[10] ; 0.000        ; 1.939      ; 2.165      ;
; 0.188  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; clk             ; instruction[10] ; 0.000        ; 2.535      ; 2.763      ;
; 0.190  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]  ; clk             ; instruction[10] ; 0.000        ; 1.925      ; 2.155      ;
; 0.191  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15] ; clk             ; instruction[10] ; 0.000        ; 2.255      ; 2.486      ;
; 0.194  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; clk             ; instruction[10] ; 0.000        ; 2.531      ; 2.765      ;
; 0.196  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13] ; clk             ; instruction[10] ; 0.000        ; 1.662      ; 1.898      ;
; 0.196  ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ; clk             ; instruction[10] ; 0.000        ; 1.920      ; 2.156      ;
; 0.196  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ; clk             ; instruction[10] ; 0.000        ; 1.923      ; 2.159      ;
; 0.197  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]  ; clk             ; instruction[10] ; 0.000        ; 1.523      ; 1.760      ;
; 0.199  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; clk             ; instruction[10] ; 0.000        ; 2.550      ; 2.789      ;
; 0.200  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; clk             ; instruction[10] ; 0.000        ; 2.664      ; 2.904      ;
; 0.202  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10] ; clk             ; instruction[10] ; 0.000        ; 1.549      ; 1.791      ;
; 0.203  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; instruction[13] ; instruction[10] ; 0.000        ; 4.567      ; 4.810      ;
; 0.205  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; clk             ; instruction[10] ; 0.000        ; 2.555      ; 2.800      ;
; 0.205  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]  ; instruction[13] ; instruction[10] ; 0.000        ; 4.554      ; 4.799      ;
; 0.207  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ; clk             ; instruction[10] ; 0.000        ; 2.258      ; 2.505      ;
; 0.215  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11] ; clk             ; instruction[10] ; 0.000        ; 2.491      ; 2.746      ;
; 0.216  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ; clk             ; instruction[10] ; 0.000        ; 2.532      ; 2.788      ;
; 0.221  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; clk             ; instruction[10] ; 0.000        ; 2.542      ; 2.803      ;
; 0.227  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14] ; instruction[13] ; instruction[10] ; 0.000        ; 4.566      ; 4.833      ;
; 0.230  ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; clk             ; instruction[10] ; 0.000        ; 2.488      ; 2.758      ;
; 0.231  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ; clk             ; instruction[10] ; 0.000        ; 2.670      ; 2.941      ;
; 0.232  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; clk             ; instruction[10] ; 0.000        ; 2.625      ; 2.897      ;
; 0.232  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]  ; instruction[13] ; instruction[10] ; 0.000        ; 4.544      ; 4.816      ;
; 0.236  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; clk             ; instruction[10] ; 0.000        ; 2.490      ; 2.766      ;
; 0.238  ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ; clk             ; instruction[10] ; 0.000        ; 2.661      ; 2.939      ;
; 0.239  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; clk             ; instruction[10] ; 0.000        ; 2.538      ; 2.817      ;
; 0.242  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; clk             ; instruction[10] ; 0.000        ; 2.548      ; 2.830      ;
; 0.243  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]  ; clk             ; instruction[10] ; 0.000        ; 1.655      ; 1.938      ;
; 0.244  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[9]  ; clk             ; instruction[10] ; -0.500       ; 2.798      ; 2.582      ;
; 0.248  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ; clk             ; instruction[10] ; 0.000        ; 2.263      ; 2.551      ;
; 0.251  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11] ; clk             ; instruction[10] ; 0.000        ; 1.935      ; 2.226      ;
; 0.253  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; clk             ; instruction[10] ; 0.000        ; 2.538      ; 2.831      ;
; 0.253  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]  ; clk             ; instruction[10] ; 0.000        ; 1.927      ; 2.220      ;
; 0.254  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ; clk             ; instruction[10] ; 0.000        ; 2.548      ; 2.842      ;
; 0.257  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10] ; clk             ; instruction[10] ; 0.000        ; 1.533      ; 1.830      ;
; 0.258  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ; clk             ; instruction[10] ; 0.000        ; 2.556      ; 2.854      ;
; 0.258  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12] ; instruction[13] ; instruction[10] ; 0.000        ; 4.553      ; 4.851      ;
; 0.259  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ; clk             ; instruction[10] ; 0.000        ; 2.666      ; 2.965      ;
; 0.260  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ; clk             ; instruction[10] ; 0.000        ; 2.550      ; 2.850      ;
; 0.263  ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ; clk             ; instruction[10] ; 0.000        ; 1.927      ; 2.230      ;
; 0.268  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ; clk             ; instruction[10] ; 0.000        ; 2.538      ; 2.846      ;
; 0.269  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11] ; instruction[13] ; instruction[10] ; 0.000        ; 4.555      ; 4.864      ;
; 0.270  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]  ; instruction[13] ; instruction[10] ; 0.000        ; 4.544      ; 4.854      ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instruction[13]'                                                                                 ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; 0.533 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.000        ; 3.107      ; 3.640      ;
; 1.123 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; -0.500       ; 3.107      ; 3.750      ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                     ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 1.187 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.318     ; 0.053      ;
; 1.187 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.318     ; 0.053      ;
; 1.188 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[15]  ; instruction[10] ; clk         ; 0.000        ; -1.319     ; 0.053      ;
; 1.189 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[5]   ; instruction[10] ; clk         ; 0.000        ; -1.320     ; 0.053      ;
; 1.189 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ; instruction[10] ; clk         ; 0.000        ; -1.320     ; 0.053      ;
; 1.190 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.321     ; 0.053      ;
; 1.190 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.321     ; 0.053      ;
; 1.192 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ; instruction[10] ; clk         ; 0.000        ; -1.323     ; 0.053      ;
; 1.193 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.324     ; 0.053      ;
; 1.193 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.324     ; 0.053      ;
; 1.193 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ; instruction[10] ; clk         ; 0.000        ; -1.324     ; 0.053      ;
; 1.194 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.325     ; 0.053      ;
; 1.194 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ; instruction[10] ; clk         ; 0.000        ; -1.325     ; 0.053      ;
; 1.194 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ; instruction[10] ; clk         ; 0.000        ; -1.325     ; 0.053      ;
; 1.195 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ; instruction[10] ; clk         ; 0.000        ; -1.326     ; 0.053      ;
; 1.198 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ; instruction[10] ; clk         ; 0.000        ; -1.329     ; 0.053      ;
; 1.208 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ; instruction[10] ; clk         ; 0.000        ; -1.339     ; 0.053      ;
; 1.209 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ; instruction[10] ; clk         ; 0.000        ; -1.340     ; 0.053      ;
; 1.209 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ; instruction[10] ; clk         ; 0.000        ; -1.340     ; 0.053      ;
; 1.213 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ; instruction[10] ; clk         ; 0.000        ; -1.344     ; 0.053      ;
; 1.214 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ; instruction[10] ; clk         ; 0.000        ; -1.345     ; 0.053      ;
; 1.215 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ; instruction[10] ; clk         ; 0.000        ; -1.346     ; 0.053      ;
; 1.215 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ; instruction[10] ; clk         ; 0.000        ; -1.346     ; 0.053      ;
; 1.229 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.360     ; 0.053      ;
; 1.231 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.362     ; 0.053      ;
; 1.252 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.383     ; 0.053      ;
; 1.311 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.442     ; 0.053      ;
; 1.311 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ; instruction[10] ; clk         ; 0.000        ; -1.442     ; 0.053      ;
; 1.312 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ; instruction[10] ; clk         ; 0.000        ; -1.443     ; 0.053      ;
; 1.316 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.447     ; 0.053      ;
; 1.317 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]   ; instruction[10] ; clk         ; 0.000        ; -1.448     ; 0.053      ;
; 1.327 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[14]  ; instruction[10] ; clk         ; 0.000        ; -1.458     ; 0.053      ;
; 1.333 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.464     ; 0.053      ;
; 1.350 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.481     ; 0.053      ;
; 1.356 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[14]  ; instruction[10] ; clk         ; 0.000        ; -1.487     ; 0.053      ;
; 1.356 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.487     ; 0.053      ;
; 1.404 ; CU:b2v_inst6|aluOp[1]                                      ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ; instruction[13] ; clk         ; 0.000        ; -1.006     ; 0.582      ;
; 1.410 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.541     ; 0.053      ;
; 1.429 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.560     ; 0.053      ;
; 1.489 ; CU:b2v_inst6|aluOp[1]                                      ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ; instruction[13] ; clk         ; 0.000        ; -1.006     ; 0.667      ;
; 1.501 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[15]  ; instruction[10] ; clk         ; 0.000        ; -1.351     ; 0.334      ;
; 1.532 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12] ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 1.733      ;
; 1.533 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]    ; instruction[10] ; clk         ; 0.000        ; -1.664     ; 0.053      ;
; 1.542 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[10]   ; instruction[10] ; clk         ; 0.000        ; -1.673     ; 0.053      ;
; 1.543 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[12]   ; instruction[10] ; clk         ; 0.000        ; -1.674     ; 0.053      ;
; 1.559 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[15]   ; instruction[10] ; clk         ; 0.000        ; -1.690     ; 0.053      ;
; 1.559 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[14]   ; instruction[10] ; clk         ; 0.000        ; -1.690     ; 0.053      ;
; 1.566 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[8]    ; instruction[10] ; clk         ; 0.000        ; -1.697     ; 0.053      ;
; 1.566 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[7]    ; instruction[10] ; clk         ; 0.000        ; -1.697     ; 0.053      ;
; 1.566 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10] ; instruction[10] ; clk         ; -0.500       ; -1.197     ; 0.053      ;
; 1.570 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.701     ; 0.053      ;
; 1.570 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]   ; instruction[10] ; clk         ; 0.000        ; -1.701     ; 0.053      ;
; 1.571 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.702     ; 0.053      ;
; 1.573 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.704     ; 0.053      ;
; 1.576 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.707     ; 0.053      ;
; 1.579 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.710     ; 0.053      ;
; 1.593 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]  ; instruction[10] ; clk         ; -0.500       ; -1.224     ; 0.053      ;
; 1.617 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]  ; instruction[10] ; clk         ; -0.500       ; -1.248     ; 0.053      ;
; 1.652 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.783     ; 0.053      ;
; 1.652 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.783     ; 0.053      ;
; 1.655 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[5]    ; instruction[10] ; clk         ; 0.000        ; -1.786     ; 0.053      ;
; 1.656 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.787     ; 0.053      ;
; 1.656 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[11]   ; instruction[10] ; clk         ; 0.000        ; -1.787     ; 0.053      ;
; 1.656 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[9]    ; instruction[10] ; clk         ; 0.000        ; -1.787     ; 0.053      ;
; 1.659 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.790     ; 0.053      ;
; 1.663 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.794     ; 0.053      ;
; 1.688 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.819     ; 0.053      ;
; 1.690 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.821     ; 0.053      ;
; 1.699 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[5]   ; instruction[10] ; clk         ; 0.000        ; -1.830     ; 0.053      ;
; 1.699 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[13]   ; instruction[10] ; clk         ; 0.000        ; -1.830     ; 0.053      ;
; 1.702 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.833     ; 0.053      ;
; 1.715 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]    ; instruction[10] ; clk         ; 0.000        ; -1.846     ; 0.053      ;
; 1.756 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.887     ; 0.053      ;
; 1.758 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.889     ; 0.053      ;
; 1.760 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.891     ; 0.053      ;
; 1.760 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.891     ; 0.053      ;
; 1.762 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.893     ; 0.053      ;
; 1.763 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.894     ; 0.053      ;
; 1.764 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.895     ; 0.053      ;
; 1.774 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.905     ; 0.053      ;
; 1.779 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.910     ; 0.053      ;
; 1.780 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.911     ; 0.053      ;
; 1.784 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.915     ; 0.053      ;
; 1.786 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.917     ; 0.053      ;
; 1.797 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[14]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14] ; instruction[10] ; clk         ; -0.500       ; -1.428     ; 0.053      ;
; 1.798 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ; instruction[10] ; clk         ; 0.000        ; -1.929     ; 0.053      ;
; 1.798 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ; instruction[10] ; clk         ; 0.000        ; -1.929     ; 0.053      ;
; 1.799 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[15]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15] ; instruction[10] ; clk         ; -0.500       ; -1.430     ; 0.053      ;
; 1.800 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11] ; instruction[10] ; clk         ; -0.500       ; -1.431     ; 0.053      ;
; 1.801 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]  ; instruction[10] ; clk         ; -0.500       ; -1.432     ; 0.053      ;
; 1.801 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[2]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]  ; instruction[10] ; clk         ; -0.500       ; -1.432     ; 0.053      ;
; 1.803 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]  ; instruction[10] ; clk         ; 0.000        ; -1.934     ; 0.053      ;
; 1.804 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ; instruction[10] ; clk         ; 0.000        ; -1.935     ; 0.053      ;
; 1.804 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]  ; instruction[10] ; clk         ; 0.000        ; -1.935     ; 0.053      ;
; 1.805 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10] ; instruction[10] ; clk         ; 0.000        ; -1.936     ; 0.053      ;
; 1.805 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[6]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]  ; instruction[10] ; clk         ; -0.500       ; -1.436     ; 0.053      ;
; 1.805 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[3]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]  ; instruction[10] ; clk         ; -0.500       ; -1.436     ; 0.053      ;
; 1.806 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[8]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]  ; instruction[10] ; clk         ; -0.500       ; -1.437     ; 0.053      ;
; 1.806 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[1]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]  ; instruction[10] ; clk         ; -0.500       ; -1.437     ; 0.053      ;
; 1.808 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11]     ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.939     ; 0.053      ;
+-------+------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[11] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instruction[10]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[10] ; Rise       ; instruction[10]                                        ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]  ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ;
; 0.197  ; 0.197        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14] ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15] ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]  ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12] ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]  ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]  ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13] ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14] ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]  ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]  ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]  ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]  ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]  ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]  ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[6]|datad                       ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13] ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[3]|datad                       ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[0]|datad                       ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[8]|datad                       ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11] ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]  ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]  ;
; 0.222  ; 0.222        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[14]|datad                      ;
; 0.222  ; 0.222        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[15]|datad                      ;
; 0.222  ; 0.222        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[7]|datad                       ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]  ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]  ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[13]|datac                      ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[1]|datac                       ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[4]|dataa                       ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[13]|datad                      ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[10]|datad                      ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[12]|datad                      ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15] ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[11]|datac                      ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[5]|datac                       ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15] ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]  ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[2]|datac                       ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D0[9]|datac                       ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[2]|datad                       ;
; 0.227  ; 0.227        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[7]|datad                       ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[1]|datad                       ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[8]|datad                       ;
; 0.228  ; 0.228        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[8]|datac                       ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[12]|datad                      ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[13]|datad                      ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[14]|datad                      ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[4]|datac                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[6]|datad                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[7]|datad                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[5]|datad                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[6]|datac                       ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[9]|datad                       ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[10]|datad                      ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[11]|datad                      ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[3]|datac                       ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[3]|datac                       ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[12]|datad                      ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[14]|datad                      ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[15]|dataa                      ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[11]|datad                      ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[15]|dataa                      ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[5]|datad                       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|D1[9]|datad                       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[0]|datad                       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; b2v_inst7|b2v_inst20|Dc[1]|datac                       ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instruction[13]'                                                                     ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[13] ; Rise       ; instruction[13]                      ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.746  ; 0.746        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.768  ; 0.768        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; 10.284 ; 10.691 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; 9.790  ; 10.192 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; 10.106 ; 10.480 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; 9.838  ; 10.243 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; 10.252 ; 10.646 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; 10.003 ; 10.406 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; 10.284 ; 10.691 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; 9.786  ; 10.163 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; 9.642  ; 10.123 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 4.215  ; 4.509  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.049  ; 1.191  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 2.982  ; 3.414  ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 3.339  ; 3.684  ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 3.421  ; 3.840  ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.270  ; 3.699  ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 3.060  ; 3.378  ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 3.440  ; 3.745  ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.441  ; 2.840  ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 3.096  ; 3.471  ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.423  ; 2.488  ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 4.062  ; 4.505  ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.215  ; 4.509  ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 4.084  ; 4.396  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.670  ; 0.785  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 3.111  ; 3.504  ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 2.636  ; 2.999  ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 2.808  ; 3.189  ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.030  ; 3.516  ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 2.695  ; 3.036  ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 2.855  ; 3.170  ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.286  ; 2.691  ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 2.965  ; 3.355  ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.292  ; 2.375  ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 3.949  ; 4.374  ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.084  ; 4.396  ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; 2.566  ; 2.887  ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; 1.329  ; 1.444  ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; 1.639  ; 2.001  ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; 2.566  ; 2.887  ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; -2.199 ; -2.567 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; -2.246 ; -2.587 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; -2.199 ; -2.567 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; -3.007 ; -3.400 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; -2.869 ; -3.263 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; -2.803 ; -3.110 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; -2.997 ; -3.376 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; -2.938 ; -3.301 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; -2.525 ; -2.916 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 0.884  ; 0.812  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.884  ; 0.812  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -1.401 ; -1.772 ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -1.390 ; -1.732 ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -1.529 ; -1.925 ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.750 ; -2.136 ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -1.283 ; -1.572 ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -1.609 ; -1.919 ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -0.945 ; -1.305 ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.710 ; -1.046 ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.243 ; -0.363 ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -1.860 ; -2.244 ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -1.946 ; -2.276 ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 0.837  ; 0.725  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.837  ; 0.725  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -1.283 ; -1.716 ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -1.349 ; -1.665 ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -1.367 ; -1.719 ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.665 ; -2.061 ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -1.237 ; -1.531 ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -1.417 ; -1.742 ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -1.082 ; -1.472 ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.729 ; -1.068 ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.204 ; -0.329 ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -1.826 ; -2.205 ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -1.907 ; -2.242 ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; -0.502 ; -0.643 ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; -0.533 ; -0.643 ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; -0.765 ; -1.110 ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; -0.502 ; -0.858 ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 8.093 ; 8.038 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 6.919 ; 6.916 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 7.439 ; 7.445 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 8.093 ; 8.038 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 7.458 ; 7.489 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 7.134 ; 7.120 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 7.449 ; 7.361 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 7.036 ; 6.935 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 7.538 ; 7.590 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 7.504 ; 7.414 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 7.794 ; 7.758 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 7.190 ; 7.152 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 7.218 ; 7.159 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 7.412 ; 7.289 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 7.695 ; 7.652 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 7.327 ; 7.255 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 7.229 ; 7.156 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 8.633 ; 8.560 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.631 ; 7.581 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 8.151 ; 8.110 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 8.633 ; 8.560 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 7.944 ; 7.872 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.628 ; 7.542 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 7.941 ; 7.779 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.628 ; 7.447 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 8.157 ; 8.115 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.097 ; 7.928 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.424 ; 8.390 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 7.780 ; 7.775 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 7.736 ; 7.630 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 7.913 ; 7.748 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 8.265 ; 8.169 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 7.860 ; 7.787 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 7.750 ; 7.597 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 8.633 ; 8.560 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.631 ; 7.581 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 8.151 ; 8.110 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 8.633 ; 8.560 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 7.944 ; 7.872 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.628 ; 7.542 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 7.941 ; 7.779 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.628 ; 7.447 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 8.157 ; 8.115 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.097 ; 7.928 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.424 ; 8.390 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 7.780 ; 7.775 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 7.736 ; 7.630 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 7.913 ; 7.748 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 8.265 ; 8.169 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 7.860 ; 7.787 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 7.750 ; 7.597 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 6.672 ; 6.660 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 6.672 ; 6.660 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 7.171 ; 7.169 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 7.777 ; 7.711 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 7.152 ; 7.164 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 6.890 ; 6.872 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 7.194 ; 7.105 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 6.790 ; 6.690 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 7.259 ; 7.294 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 7.244 ; 7.154 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 7.490 ; 7.443 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 6.946 ; 6.906 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 6.947 ; 6.871 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 7.133 ; 6.996 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 7.424 ; 7.379 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 7.073 ; 7.000 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 6.931 ; 6.844 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 7.153 ; 7.068 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.195 ; 7.243 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 7.694 ; 7.752 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 8.238 ; 8.138 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 7.492 ; 7.484 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.224 ; 7.144 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 7.527 ; 7.374 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.153 ; 7.068 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 7.696 ; 7.709 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 7.609 ; 7.534 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.042 ; 7.980 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 7.406 ; 7.368 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 7.342 ; 7.243 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 7.502 ; 7.347 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 7.837 ; 7.749 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 7.405 ; 7.319 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 7.270 ; 7.249 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 7.153 ; 7.068 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 7.195 ; 7.243 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 7.694 ; 7.752 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 8.238 ; 8.138 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 7.492 ; 7.484 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 7.224 ; 7.144 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 7.527 ; 7.374 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 7.153 ; 7.068 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 7.696 ; 7.709 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 7.609 ; 7.534 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 8.042 ; 7.980 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 7.406 ; 7.368 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 7.342 ; 7.243 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 7.502 ; 7.347 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 7.837 ; 7.749 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 7.405 ; 7.319 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 7.270 ; 7.249 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+-----------------+---------------+--------+--------+--------+--------+
; Input Port      ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-----------------+---------------+--------+--------+--------+--------+
; instruction[0]  ; pin_name1[0]  ; 6.192  ;        ;        ; 6.286  ;
; instruction[1]  ; pin_name1[1]  ; 8.887  ;        ;        ; 9.259  ;
; instruction[2]  ; pin_name1[2]  ; 9.517  ;        ;        ; 9.801  ;
; instruction[3]  ; pin_name1[3]  ; 8.942  ;        ;        ; 9.294  ;
; instruction[4]  ; pin_name1[4]  ; 8.892  ;        ;        ; 9.217  ;
; instruction[5]  ; pin_name1[5]  ; 8.810  ;        ;        ; 9.040  ;
; instruction[6]  ; pin_name1[6]  ; 8.613  ;        ;        ; 8.844  ;
; instruction[7]  ; pin_name1[7]  ; 8.609  ;        ;        ; 8.973  ;
; instruction[8]  ; pin_name1[8]  ; 8.551  ;        ;        ; 8.789  ;
; instruction[8]  ; pin_name1[9]  ; 8.680  ;        ;        ; 9.012  ;
; instruction[8]  ; pin_name1[10] ; 8.557  ;        ;        ; 8.970  ;
; instruction[8]  ; pin_name1[11] ; 8.715  ;        ;        ; 9.023  ;
; instruction[8]  ; pin_name1[12] ; 8.918  ;        ;        ; 9.200  ;
; instruction[8]  ; pin_name1[13] ; 9.365  ;        ;        ; 9.672  ;
; instruction[8]  ; pin_name1[14] ; 8.706  ;        ;        ; 9.060  ;
; instruction[8]  ; pin_name1[15] ; 8.019  ;        ;        ; 8.309  ;
; instruction[14] ; pin_name1[0]  ; 9.205  ; 9.155  ; 9.537  ; 9.600  ;
; instruction[14] ; pin_name1[1]  ; 9.725  ; 9.684  ; 10.057 ; 10.129 ;
; instruction[14] ; pin_name1[2]  ; 10.207 ; 10.134 ; 10.590 ; 10.488 ;
; instruction[14] ; pin_name1[3]  ; 9.518  ; 9.446  ; 9.874  ; 9.886  ;
; instruction[14] ; pin_name1[4]  ; 9.202  ; 9.116  ; 9.557  ; 9.479  ;
; instruction[14] ; pin_name1[5]  ; 9.515  ; 9.353  ; 9.871  ; 9.717  ;
; instruction[14] ; pin_name1[6]  ; 9.202  ; 9.021  ; 9.503  ; 9.426  ;
; instruction[14] ; pin_name1[7]  ; 9.731  ; 9.689  ; 10.056 ; 10.088 ;
; instruction[14] ; pin_name1[8]  ; 9.671  ; 9.502  ; 9.972  ; 9.907  ;
; instruction[14] ; pin_name1[9]  ; 9.998  ; 9.964  ; 10.383 ; 10.320 ;
; instruction[14] ; pin_name1[10] ; 9.354  ; 9.349  ; 9.745  ; 9.710  ;
; instruction[14] ; pin_name1[11] ; 9.310  ; 9.204  ; 9.679  ; 9.581  ;
; instruction[14] ; pin_name1[12] ; 9.487  ; 9.322  ; 9.844  ; 9.687  ;
; instruction[14] ; pin_name1[13] ; 9.839  ; 9.743  ; 10.200 ; 10.112 ;
; instruction[14] ; pin_name1[14] ; 9.434  ; 9.361  ; 9.789  ; 9.696  ;
; instruction[14] ; pin_name1[15] ; 9.324  ; 9.171  ; 9.612  ; 9.597  ;
; instruction[15] ; pin_name1[0]  ; 9.247  ; 9.310  ; 9.652  ; 9.602  ;
; instruction[15] ; pin_name1[1]  ; 9.767  ; 9.839  ; 10.172 ; 10.131 ;
; instruction[15] ; pin_name1[2]  ; 10.300 ; 10.198 ; 10.654 ; 10.581 ;
; instruction[15] ; pin_name1[3]  ; 9.584  ; 9.596  ; 9.965  ; 9.893  ;
; instruction[15] ; pin_name1[4]  ; 9.267  ; 9.189  ; 9.649  ; 9.563  ;
; instruction[15] ; pin_name1[5]  ; 9.581  ; 9.427  ; 9.962  ; 9.800  ;
; instruction[15] ; pin_name1[6]  ; 9.213  ; 9.136  ; 9.649  ; 9.468  ;
; instruction[15] ; pin_name1[7]  ; 9.766  ; 9.798  ; 10.178 ; 10.136 ;
; instruction[15] ; pin_name1[8]  ; 9.682  ; 9.617  ; 10.118 ; 9.949  ;
; instruction[15] ; pin_name1[9]  ; 10.093 ; 10.030 ; 10.445 ; 10.411 ;
; instruction[15] ; pin_name1[10] ; 9.455  ; 9.420  ; 9.801  ; 9.796  ;
; instruction[15] ; pin_name1[11] ; 9.389  ; 9.291  ; 9.757  ; 9.651  ;
; instruction[15] ; pin_name1[12] ; 9.554  ; 9.397  ; 9.934  ; 9.769  ;
; instruction[15] ; pin_name1[13] ; 9.910  ; 9.822  ; 10.286 ; 10.190 ;
; instruction[15] ; pin_name1[14] ; 9.499  ; 9.406  ; 9.881  ; 9.808  ;
; instruction[15] ; pin_name1[15] ; 9.322  ; 9.307  ; 9.771  ; 9.618  ;
+-----------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+-----------------+---------------+-------+-------+--------+--------+
; Input Port      ; Output Port   ; RR    ; RF    ; FR     ; FF     ;
+-----------------+---------------+-------+-------+--------+--------+
; instruction[0]  ; pin_name1[0]  ; 5.995 ;       ;        ; 6.088  ;
; instruction[1]  ; pin_name1[1]  ; 8.578 ;       ;        ; 8.939  ;
; instruction[2]  ; pin_name1[2]  ; 9.162 ;       ;        ; 9.430  ;
; instruction[3]  ; pin_name1[3]  ; 8.620 ;       ;        ; 8.963  ;
; instruction[4]  ; pin_name1[4]  ; 8.566 ;       ;        ; 8.868  ;
; instruction[5]  ; pin_name1[5]  ; 8.490 ;       ;        ; 8.701  ;
; instruction[6]  ; pin_name1[6]  ; 8.309 ;       ;        ; 8.534  ;
; instruction[7]  ; pin_name1[7]  ; 8.331 ;       ;        ; 8.687  ;
; instruction[8]  ; pin_name1[8]  ; 8.255 ;       ;        ; 8.485  ;
; instruction[8]  ; pin_name1[9]  ; 8.403 ;       ;        ; 8.727  ;
; instruction[8]  ; pin_name1[10] ; 8.217 ;       ;        ; 8.607  ;
; instruction[8]  ; pin_name1[11] ; 8.399 ;       ;        ; 8.686  ;
; instruction[8]  ; pin_name1[12] ; 8.594 ;       ;        ; 8.856  ;
; instruction[8]  ; pin_name1[13] ; 9.017 ;       ;        ; 9.304  ;
; instruction[8]  ; pin_name1[14] ; 8.359 ;       ;        ; 8.689  ;
; instruction[8]  ; pin_name1[15] ; 7.737 ;       ;        ; 8.019  ;
; instruction[14] ; pin_name1[0]  ; 8.858 ; 8.808 ; 9.196  ; 9.244  ;
; instruction[14] ; pin_name1[1]  ; 9.357 ; 9.317 ; 9.695  ; 9.753  ;
; instruction[14] ; pin_name1[2]  ; 9.864 ; 9.792 ; 10.239 ; 10.139 ;
; instruction[14] ; pin_name1[3]  ; 9.136 ; 9.070 ; 9.493  ; 9.485  ;
; instruction[14] ; pin_name1[4]  ; 8.875 ; 8.789 ; 9.225  ; 9.145  ;
; instruction[14] ; pin_name1[5]  ; 9.178 ; 9.019 ; 9.528  ; 9.375  ;
; instruction[14] ; pin_name1[6]  ; 8.855 ; 8.677 ; 9.154  ; 9.069  ;
; instruction[14] ; pin_name1[7]  ; 9.369 ; 9.334 ; 9.697  ; 9.710  ;
; instruction[14] ; pin_name1[8]  ; 9.310 ; 9.142 ; 9.610  ; 9.535  ;
; instruction[14] ; pin_name1[9]  ; 9.665 ; 9.631 ; 10.043 ; 9.981  ;
; instruction[14] ; pin_name1[10] ; 9.024 ; 9.014 ; 9.407  ; 9.369  ;
; instruction[14] ; pin_name1[11] ; 8.981 ; 8.876 ; 9.343  ; 9.244  ;
; instruction[14] ; pin_name1[12] ; 9.151 ; 8.990 ; 9.503  ; 9.348  ;
; instruction[14] ; pin_name1[13] ; 9.482 ; 9.388 ; 9.838  ; 9.750  ;
; instruction[14] ; pin_name1[14] ; 9.069 ; 8.972 ; 9.406  ; 9.320  ;
; instruction[14] ; pin_name1[15] ; 8.977 ; 8.833 ; 9.271  ; 9.250  ;
; instruction[15] ; pin_name1[0]  ; 8.898 ; 8.946 ; 9.274  ; 9.224  ;
; instruction[15] ; pin_name1[1]  ; 9.397 ; 9.455 ; 9.773  ; 9.733  ;
; instruction[15] ; pin_name1[2]  ; 9.941 ; 9.841 ; 10.280 ; 10.208 ;
; instruction[15] ; pin_name1[3]  ; 9.195 ; 9.187 ; 9.552  ; 9.486  ;
; instruction[15] ; pin_name1[4]  ; 8.927 ; 8.847 ; 9.291  ; 9.205  ;
; instruction[15] ; pin_name1[5]  ; 9.230 ; 9.077 ; 9.594  ; 9.435  ;
; instruction[15] ; pin_name1[6]  ; 8.856 ; 8.771 ; 9.271  ; 9.093  ;
; instruction[15] ; pin_name1[7]  ; 9.399 ; 9.412 ; 9.785  ; 9.750  ;
; instruction[15] ; pin_name1[8]  ; 9.312 ; 9.237 ; 9.726  ; 9.558  ;
; instruction[15] ; pin_name1[9]  ; 9.745 ; 9.683 ; 10.081 ; 10.047 ;
; instruction[15] ; pin_name1[10] ; 9.109 ; 9.071 ; 9.440  ; 9.430  ;
; instruction[15] ; pin_name1[11] ; 9.045 ; 8.946 ; 9.397  ; 9.292  ;
; instruction[15] ; pin_name1[12] ; 9.205 ; 9.050 ; 9.567  ; 9.406  ;
; instruction[15] ; pin_name1[13] ; 9.540 ; 9.452 ; 9.898  ; 9.804  ;
; instruction[15] ; pin_name1[14] ; 9.108 ; 9.022 ; 9.485  ; 9.388  ;
; instruction[15] ; pin_name1[15] ; 8.973 ; 8.952 ; 9.393  ; 9.249  ;
+-----------------+---------------+-------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------+
; Fast 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -4.270 ; -268.008      ;
; instruction[10] ; -1.460 ; -153.527      ;
; instruction[13] ; -0.623 ; -0.623        ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Hold Summary        ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; instruction[10] ; -0.300 ; -6.324        ;
; instruction[13] ; 0.281  ; 0.000         ;
; clk             ; 0.713  ; 0.000         ;
+-----------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -288.065              ;
; instruction[10] ; -3.000 ; -15.557               ;
; instruction[13] ; -3.000 ; -3.000                ;
+-----------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                        ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                   ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -4.270 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.046     ; 5.211      ;
; -4.258 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.047     ; 5.198      ;
; -4.221 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.035     ; 5.173      ;
; -4.184 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.047     ; 5.124      ;
; -4.183 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.035     ; 5.135      ;
; -4.176 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.037     ; 5.126      ;
; -4.172 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.046     ; 5.113      ;
; -4.154 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.035     ; 5.106      ;
; -4.153 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.038     ; 5.102      ;
; -4.141 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.035     ; 5.093      ;
; -4.132 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.037     ; 5.082      ;
; -4.129 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 5.077      ;
; -4.111 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 5.059      ;
; -4.108 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.035     ; 5.060      ;
; -4.096 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.048     ; 5.035      ;
; -4.089 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.834      ;
; -4.084 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.254     ; 4.817      ;
; -4.081 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.826      ;
; -4.062 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.038     ; 5.011      ;
; -4.060 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.241     ; 4.806      ;
; -4.055 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.038     ; 5.004      ;
; -4.046 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.994      ;
; -4.008 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.232     ; 4.763      ;
; -4.003 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.034     ; 4.956      ;
; -3.996 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.944      ;
; -3.991 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.035     ; 4.943      ;
; -3.972 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.922      ;
; -3.970 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.047     ; 4.910      ;
; -3.969 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.048     ; 4.908      ;
; -3.969 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.250     ; 4.706      ;
; -3.968 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.918      ;
; -3.965 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.240     ; 4.712      ;
; -3.964 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.048     ; 4.903      ;
; -3.960 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.908      ;
; -3.949 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.244     ; 4.692      ;
; -3.947 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.239     ; 4.695      ;
; -3.947 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.254     ; 4.680      ;
; -3.944 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.249     ; 4.682      ;
; -3.934 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[6]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.236     ; 4.685      ;
; -3.933 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.235     ; 4.685      ;
; -3.930 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.880      ;
; -3.930 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.038     ; 4.879      ;
; -3.923 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.871      ;
; -3.919 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.664      ;
; -3.918 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.235     ; 4.670      ;
; -3.917 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.047     ; 4.857      ;
; -3.917 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.035     ; 4.869      ;
; -3.914 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.038     ; 4.863      ;
; -3.913 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.250     ; 4.650      ;
; -3.905 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.034     ; 4.858      ;
; -3.905 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.048     ; 4.844      ;
; -3.903 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.243     ; 4.647      ;
; -3.901 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.851      ;
; -3.893 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.033     ; 4.847      ;
; -3.888 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.838      ;
; -3.881 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.239     ; 4.629      ;
; -3.881 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.829      ;
; -3.879 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.829      ;
; -3.879 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.827      ;
; -3.876 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[2]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.827      ;
; -3.871 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.239     ; 4.619      ;
; -3.869 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.034     ; 4.822      ;
; -3.868 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.819      ;
; -3.863 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.250     ; 4.600      ;
; -3.855 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.805      ;
; -3.851 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.034     ; 4.804      ;
; -3.849 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.239     ; 4.597      ;
; -3.847 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.244     ; 4.590      ;
; -3.843 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[4]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.250     ; 4.580      ;
; -3.834 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.579      ;
; -3.833 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.784      ;
; -3.831 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.048     ; 4.770      ;
; -3.830 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.781      ;
; -3.829 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.780      ;
; -3.829 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.237     ; 4.579      ;
; -3.828 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.244     ; 4.571      ;
; -3.825 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.240     ; 4.572      ;
; -3.823 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.038     ; 4.772      ;
; -3.819 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.047     ; 4.759      ;
; -3.818 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.241     ; 4.564      ;
; -3.817 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.562      ;
; -3.812 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3] ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.242     ; 4.557      ;
; -3.807 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.243     ; 4.551      ;
; -3.805 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[0]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.037     ; 4.755      ;
; -3.805 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[5]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.248     ; 4.544      ;
; -3.802 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.033     ; 4.756      ;
; -3.802 ; CU:b2v_inst6|bInvert                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; instruction[13] ; clk         ; 1.000        ; -0.791     ; 3.978      ;
; -3.801 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.752      ;
; -3.800 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.748      ;
; -3.796 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.237     ; 4.546      ;
; -3.795 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0] ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.033     ; 4.749      ;
; -3.793 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[3]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.029     ; 4.751      ;
; -3.788 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.036     ; 4.739      ;
; -3.786 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; clk             ; clk         ; 1.000        ; -0.034     ; 4.739      ;
; -3.779 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1] ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.038     ; 4.728      ;
; -3.776 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.040     ; 4.723      ;
; -3.773 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.245     ; 4.515      ;
; -3.768 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]   ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.236     ; 4.519      ;
; -3.762 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; clk             ; clk         ; 1.000        ; -0.039     ; 4.710      ;
; -3.758 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; clk             ; clk         ; 1.000        ; -0.040     ; 4.705      ;
+--------+------------------------------------------------------------+-------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instruction[10]'                                                                                                                  ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -1.460 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.813      ; 4.023      ;
; -1.415 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.643      ; 3.918      ;
; -1.406 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.641      ; 3.780      ;
; -1.394 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.842      ; 3.934      ;
; -1.372 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.838      ; 4.002      ;
; -1.325 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.812      ; 3.979      ;
; -1.260 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.477      ; 3.562      ;
; -1.183 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.895      ; 4.068      ;
; -1.182 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.902      ; 3.884      ;
; -1.175 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.160      ; 3.316      ;
; -1.159 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.904      ; 4.054      ;
; -1.143 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.651      ; 3.846      ;
; -1.143 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.155      ; 3.349      ;
; -1.138 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.847      ; 4.037      ;
; -1.137 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.162      ; 3.349      ;
; -1.134 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.851      ; 4.037      ;
; -1.132 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.848      ; 4.031      ;
; -1.129 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.229      ; 3.348      ;
; -1.128 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.736      ; 3.747      ;
; -1.126 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.849      ; 4.027      ;
; -1.123 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.399      ; 3.573      ;
; -1.120 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.155      ; 3.326      ;
; -1.113 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.814      ; 3.979      ;
; -1.113 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.833      ; 3.985      ;
; -1.109 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.908      ; 4.008      ;
; -1.103 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.849      ; 3.934      ;
; -1.103 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.482      ; 3.574      ;
; -1.101 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.826      ; 4.072      ;
; -1.096 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.831      ; 4.072      ;
; -1.090 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.837      ; 3.980      ;
; -1.076 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.842      ; 4.063      ;
; -1.073 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.844      ; 4.062      ;
; -1.059 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.655      ; 3.765      ;
; -1.057 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.158      ; 3.266      ;
; -1.057 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.835      ; 3.944      ;
; -1.052 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.731      ; 3.628      ;
; -1.051 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ; instruction[13] ; instruction[10] ; 0.500        ; 2.840      ; 3.942      ;
; -1.051 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.181      ; 3.282      ;
; -1.050 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.849      ; 3.951      ;
; -1.044 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.647      ; 3.836      ;
; -1.043 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.160      ; 3.254      ;
; -1.040 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.153      ; 3.243      ;
; -1.040 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.809      ; 3.900      ;
; -1.037 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.174      ; 3.261      ;
; -1.036 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.235      ; 3.260      ;
; -1.036 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.164      ; 3.252      ;
; -1.036 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.813      ; 3.901      ;
; -1.035 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.903      ; 4.090      ;
; -1.035 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.840      ; 4.020      ;
; -1.033 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.156      ; 3.240      ;
; -1.027 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12] ; instruction[13] ; instruction[10] ; 0.500        ; 2.174      ; 3.252      ;
; -1.026 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.180      ; 3.350      ;
; -1.024 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.902      ; 4.078      ;
; -1.024 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.397      ; 3.473      ;
; -1.018 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.732      ; 3.727      ;
; -1.018 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.641      ; 3.804      ;
; -1.014 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.152      ; 3.310      ;
; -1.011 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.910      ; 4.073      ;
; -1.010 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.158      ; 3.220      ;
; -1.008 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.406      ; 3.465      ;
; -1.008 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.243      ; 3.241      ;
; -1.002 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.812      ; 3.626      ;
; -0.998 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; instruction[13] ; instruction[10] ; 0.500        ; 2.942      ; 3.853      ;
; -0.996 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15] ; instruction[13] ; instruction[10] ; 0.500        ; 2.153      ; 3.199      ;
; -0.994 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.411      ; 3.457      ;
; -0.984 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.755      ; 3.750      ;
; -0.981 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.163      ; 3.289      ;
; -0.977 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.732      ; 3.646      ;
; -0.975 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.840      ; 3.960      ;
; -0.973 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15] ; instruction[13] ; instruction[10] ; 0.500        ; 2.166      ; 3.190      ;
; -0.962 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.809      ; 3.822      ;
; -0.958 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.811      ; 3.914      ;
; -0.957 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.227      ; 3.336      ;
; -0.955 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.402      ; 3.502      ;
; -0.952 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12] ; instruction[13] ; instruction[10] ; 0.500        ; 2.158      ; 3.254      ;
; -0.951 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ; instruction[13] ; instruction[10] ; 0.500        ; 2.849      ; 3.945      ;
; -0.950 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.408      ; 3.503      ;
; -0.947 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.403      ; 3.496      ;
; -0.942 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.810      ; 3.803      ;
; -0.942 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.835      ; 3.921      ;
; -0.939 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.228      ; 3.243      ;
; -0.939 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.889      ; 3.980      ;
; -0.935 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ; instruction[13] ; instruction[10] ; 0.500        ; 2.848      ; 3.929      ;
; -0.930 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.825      ; 3.899      ;
; -0.929 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15] ; instruction[13] ; instruction[10] ; 0.500        ; 2.400      ; 3.388      ;
; -0.920 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.889      ; 3.961      ;
; -0.920 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.173      ; 3.238      ;
; -0.918 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.159      ; 3.222      ;
; -0.917 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.651      ; 3.713      ;
; -0.915 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ; instruction[13] ; instruction[10] ; 0.500        ; 2.828      ; 3.888      ;
; -0.915 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.486      ; 3.553      ;
; -0.911 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; instruction[13] ; instruction[10] ; 0.500        ; 2.902      ; 3.803      ;
; -0.907 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.894      ; 3.953      ;
; -0.907 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.732      ; 3.689      ;
; -0.904 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.180      ; 3.228      ;
; -0.901 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.466      ; 3.520      ;
; -0.898 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[14] ; instruction[13] ; instruction[10] ; 0.500        ; 2.890      ; 3.863      ;
; -0.897 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.306      ; 3.281      ;
; -0.897 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10] ; instruction[13] ; instruction[10] ; 0.500        ; 2.818      ; 3.861      ;
; -0.895 ; instruction[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]  ; instruction[13] ; instruction[10] ; 0.500        ; 2.182      ; 3.222      ;
+--------+-----------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instruction[13]'                                                                                 ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; -0.623 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.500        ; 1.939      ; 2.715      ;
; 0.211  ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 1.000        ; 1.939      ; 2.381      ;
+--------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instruction[10]'                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.300 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[9]  ; clk             ; instruction[10] ; 0.000        ; 1.636      ; 1.376      ;
; -0.274 ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]  ; clk             ; instruction[10] ; 0.000        ; 1.626      ; 1.392      ;
; -0.238 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; clk             ; instruction[10] ; 0.000        ; 1.627      ; 1.429      ;
; -0.209 ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]  ; clk             ; instruction[10] ; 0.000        ; 1.611      ; 1.442      ;
; -0.202 ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]  ; clk             ; instruction[10] ; 0.000        ; 1.611      ; 1.449      ;
; -0.190 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11] ; clk             ; instruction[10] ; 0.000        ; 1.625      ; 1.475      ;
; -0.183 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12] ; clk             ; instruction[10] ; 0.000        ; 1.614      ; 1.471      ;
; -0.173 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]  ; clk             ; instruction[10] ; 0.000        ; 1.618      ; 1.485      ;
; -0.173 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[9]  ; clk             ; instruction[10] ; -0.500       ; 2.162      ; 1.529      ;
; -0.169 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; clk             ; instruction[10] ; 0.000        ; 1.779      ; 1.650      ;
; -0.166 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]  ; clk             ; instruction[10] ; 0.000        ; 1.535      ; 1.409      ;
; -0.166 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]  ; clk             ; instruction[10] ; 0.000        ; 1.547      ; 1.421      ;
; -0.162 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15] ; clk             ; instruction[10] ; 0.000        ; 1.720      ; 1.598      ;
; -0.161 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14] ; clk             ; instruction[10] ; 0.000        ; 1.621      ; 1.500      ;
; -0.156 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15] ; clk             ; instruction[10] ; 0.000        ; 1.816      ; 1.700      ;
; -0.149 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10] ; clk             ; instruction[10] ; 0.000        ; 1.543      ; 1.434      ;
; -0.134 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13] ; clk             ; instruction[10] ; 0.000        ; 1.543      ; 1.449      ;
; -0.129 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]  ; clk             ; instruction[10] ; 0.000        ; 1.542      ; 1.453      ;
; -0.120 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[14] ; clk             ; instruction[10] ; 0.000        ; 1.702      ; 1.622      ;
; -0.119 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]  ; clk             ; instruction[10] ; 0.000        ; 1.531      ; 1.452      ;
; -0.115 ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]  ; clk             ; instruction[10] ; 0.000        ; 1.539      ; 1.464      ;
; -0.111 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15] ; clk             ; instruction[10] ; 0.000        ; 1.803      ; 1.732      ;
; -0.110 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[10] ; clk             ; instruction[10] ; -0.500       ; 2.031      ; 1.461      ;
; -0.109 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; clk             ; instruction[10] ; 0.000        ; 1.628      ; 1.559      ;
; -0.107 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[11] ; clk             ; instruction[10] ; -0.500       ; 2.164      ; 1.597      ;
; -0.101 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]  ; clk             ; instruction[10] ; 0.000        ; 1.548      ; 1.487      ;
; -0.094 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11] ; clk             ; instruction[10] ; 0.000        ; 1.537      ; 1.483      ;
; -0.090 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]  ; clk             ; instruction[10] ; 0.000        ; 1.625      ; 1.575      ;
; -0.088 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10] ; clk             ; instruction[10] ; 0.000        ; 1.632      ; 1.584      ;
; -0.087 ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[6]  ; clk             ; instruction[10] ; -0.500       ; 2.153      ; 1.606      ;
; -0.086 ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]  ; clk             ; instruction[10] ; 0.000        ; 1.543      ; 1.497      ;
; -0.085 ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[0]  ; clk             ; instruction[10] ; -0.500       ; 1.941      ; 1.396      ;
; -0.080 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13] ; clk             ; instruction[10] ; 0.000        ; 1.549      ; 1.509      ;
; -0.077 ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]  ; clk             ; instruction[10] ; 0.000        ; 1.536      ; 1.499      ;
; -0.076 ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; clk             ; instruction[10] ; 0.000        ; 1.707      ; 1.671      ;
; -0.069 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[2]  ; clk             ; instruction[10] ; -0.500       ; 2.023      ; 1.494      ;
; -0.064 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[14] ; clk             ; instruction[10] ; -0.500       ; 2.158      ; 1.634      ;
; -0.062 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12] ; clk             ; instruction[10] ; 0.000        ; 1.460      ; 1.438      ;
; -0.062 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]  ; clk             ; instruction[10] ; 0.000        ; 1.531      ; 1.509      ;
; -0.062 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]  ; clk             ; instruction[10] ; 0.000        ; 1.720      ; 1.698      ;
; -0.055 ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[3]  ; clk             ; instruction[10] ; -0.500       ; 2.075      ; 1.560      ;
; -0.054 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]  ; clk             ; instruction[10] ; 0.000        ; 1.651      ; 1.637      ;
; -0.054 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]  ; clk             ; instruction[10] ; 0.000        ; 1.645      ; 1.631      ;
; -0.054 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[15] ; clk             ; instruction[10] ; -0.500       ; 2.164      ; 1.650      ;
; -0.051 ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]  ; clk             ; instruction[10] ; 0.000        ; 1.111      ; 1.100      ;
; -0.051 ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[5]  ; clk             ; instruction[10] ; -0.500       ; 1.982      ; 1.471      ;
; -0.043 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[13] ; clk             ; instruction[10] ; -0.500       ; 2.010      ; 1.507      ;
; -0.042 ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]  ; clk             ; instruction[10] ; 0.000        ; 1.581      ; 1.579      ;
; -0.041 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[9]  ; clk             ; instruction[10] ; -0.500       ; 1.859      ; 1.358      ;
; -0.040 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12] ; clk             ; instruction[10] ; 0.000        ; 1.283      ; 1.283      ;
; -0.040 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[13] ; clk             ; instruction[10] ; -0.500       ; 2.085      ; 1.585      ;
; -0.039 ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]  ; clk             ; instruction[10] ; 0.000        ; 1.712      ; 1.713      ;
; -0.036 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10] ; clk             ; instruction[10] ; 0.000        ; 1.665      ; 1.669      ;
; -0.036 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]  ; clk             ; instruction[10] ; 0.000        ; 1.663      ; 1.667      ;
; -0.036 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[2]  ; clk             ; instruction[10] ; -0.500       ; 2.073      ; 1.577      ;
; -0.027 ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[14] ; clk             ; instruction[10] ; -0.500       ; 2.081      ; 1.594      ;
; -0.027 ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[8]  ; clk             ; instruction[10] ; -0.500       ; 2.010      ; 1.523      ;
; -0.026 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13] ; clk             ; instruction[10] ; 0.000        ; 1.645      ; 1.659      ;
; -0.025 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]  ; clk             ; instruction[10] ; 0.000        ; 1.209      ; 1.224      ;
; -0.022 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]  ; clk             ; instruction[10] ; 0.000        ; 1.722      ; 1.740      ;
; -0.019 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[9]  ; clk             ; instruction[10] ; -0.500       ; 2.136      ; 1.657      ;
; -0.018 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]  ; clk             ; instruction[10] ; 0.000        ; 1.213      ; 1.235      ;
; -0.017 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13] ; clk             ; instruction[10] ; 0.000        ; 1.628      ; 1.651      ;
; -0.014 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11] ; clk             ; instruction[10] ; 0.000        ; 1.655      ; 1.681      ;
; -0.014 ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; clk             ; instruction[10] ; 0.000        ; 1.624      ; 1.650      ;
; -0.013 ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15] ; clk             ; instruction[10] ; 0.000        ; 1.454      ; 1.481      ;
; -0.013 ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]  ; clk             ; instruction[10] ; 0.000        ; 1.707      ; 1.734      ;
; -0.011 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]  ; clk             ; instruction[10] ; 0.000        ; 1.017      ; 1.046      ;
; -0.011 ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[12] ; clk             ; instruction[10] ; -0.500       ; 1.938      ; 1.467      ;
; -0.011 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[2]  ; clk             ; instruction[10] ; -0.500       ; 1.941      ; 1.470      ;
; -0.010 ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]  ; clk             ; instruction[10] ; 0.000        ; 1.627      ; 1.657      ;
; -0.009 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11] ; clk             ; instruction[10] ; 0.000        ; 1.630      ; 1.661      ;
; -0.009 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; clk             ; instruction[10] ; 0.000        ; 1.626      ; 1.657      ;
; -0.008 ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]  ; clk             ; instruction[10] ; 0.000        ; 1.278      ; 1.310      ;
; -0.007 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[2]  ; clk             ; instruction[10] ; -0.500       ; 2.079      ; 1.612      ;
; -0.007 ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[1]  ; clk             ; instruction[10] ; -0.500       ; 2.079      ; 1.612      ;
; -0.006 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[9]  ; clk             ; instruction[10] ; -0.500       ; 2.072      ; 1.606      ;
; -0.006 ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[2]  ; clk             ; instruction[10] ; -0.500       ; 1.865      ; 1.399      ;
; -0.005 ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]  ; clk             ; instruction[10] ; 0.000        ; 1.666      ; 1.701      ;
; -0.004 ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[13] ; clk             ; instruction[10] ; -0.500       ; 2.198      ; 1.734      ;
; -0.004 ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[10] ; clk             ; instruction[10] ; -0.500       ; 1.929      ; 1.465      ;
; -0.001 ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[11] ; clk             ; instruction[10] ; -0.500       ; 2.076      ; 1.615      ;
; 0.000  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]  ; clk             ; instruction[10] ; -0.500       ; 2.073      ; 1.613      ;
; 0.003  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10] ; clk             ; instruction[10] ; 0.000        ; 1.653      ; 1.696      ;
; 0.003  ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]  ; clk             ; instruction[10] ; 0.000        ; 1.098      ; 1.141      ;
; 0.003  ; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[15] ; clk             ; instruction[10] ; -0.500       ; 1.936      ; 1.479      ;
; 0.003  ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[9]  ; clk             ; instruction[10] ; -0.500       ; 1.947      ; 1.490      ;
; 0.004  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10] ; clk             ; instruction[10] ; 0.000        ; 1.283      ; 1.327      ;
; 0.005  ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[2]  ; clk             ; instruction[10] ; -0.500       ; 2.128      ; 1.673      ;
; 0.007  ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]  ; clk             ; instruction[10] ; 0.000        ; 1.666      ; 1.713      ;
; 0.008  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14] ; clk             ; instruction[10] ; 0.000        ; 1.651      ; 1.699      ;
; 0.008  ; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11] ; clk             ; instruction[10] ; 0.000        ; 1.669      ; 1.717      ;
; 0.008  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]  ; clk             ; instruction[10] ; 0.000        ; 1.722      ; 1.770      ;
; 0.009  ; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14] ; clk             ; instruction[10] ; 0.000        ; 1.282      ; 1.331      ;
; 0.009  ; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[13] ; clk             ; instruction[10] ; -0.500       ; 2.142      ; 1.691      ;
; 0.010  ; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15] ; instruction[13] ; instruction[10] ; 0.000        ; 2.922      ; 2.972      ;
; 0.011  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12] ; clk             ; instruction[10] ; 0.000        ; 1.661      ; 1.712      ;
; 0.012  ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]  ; clk             ; instruction[10] ; 0.000        ; 1.459      ; 1.511      ;
; 0.013  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12] ; clk             ; instruction[10] ; 0.000        ; 1.652      ; 1.705      ;
; 0.014  ; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10] ; clk             ; instruction[10] ; 0.000        ; 1.463      ; 1.517      ;
+--------+-------------------------------------------+--------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instruction[13]'                                                                                 ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node       ; To Node               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+
; 0.281 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; 0.000        ; 2.008      ; 2.289      ;
; 1.089 ; instruction[13] ; CU:b2v_inst6|aluOp[0] ; instruction[13] ; instruction[13] ; -0.500       ; 2.008      ; 2.617      ;
+-------+-----------------+-----------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                           ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.713 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[15]  ; instruction[10] ; clk         ; 0.000        ; -0.806     ; 0.031      ;
; 0.713 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12]  ; instruction[10] ; clk         ; 0.000        ; -0.806     ; 0.031      ;
; 0.715 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[4]   ; instruction[10] ; clk         ; 0.000        ; -0.808     ; 0.031      ;
; 0.716 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[5]   ; instruction[10] ; clk         ; 0.000        ; -0.809     ; 0.031      ;
; 0.716 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]   ; instruction[10] ; clk         ; 0.000        ; -0.809     ; 0.031      ;
; 0.717 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[10]  ; instruction[10] ; clk         ; 0.000        ; -0.810     ; 0.031      ;
; 0.717 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[9]   ; instruction[10] ; clk         ; 0.000        ; -0.810     ; 0.031      ;
; 0.717 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[8]   ; instruction[10] ; clk         ; 0.000        ; -0.810     ; 0.031      ;
; 0.718 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[6]   ; instruction[10] ; clk         ; 0.000        ; -0.811     ; 0.031      ;
; 0.720 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ; instruction[10] ; clk         ; 0.000        ; -0.813     ; 0.031      ;
; 0.721 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ; instruction[10] ; clk         ; 0.000        ; -0.814     ; 0.031      ;
; 0.722 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ; instruction[10] ; clk         ; 0.000        ; -0.815     ; 0.031      ;
; 0.722 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ; instruction[10] ; clk         ; 0.000        ; -0.815     ; 0.031      ;
; 0.723 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ; instruction[10] ; clk         ; 0.000        ; -0.816     ; 0.031      ;
; 0.724 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ; instruction[10] ; clk         ; 0.000        ; -0.817     ; 0.031      ;
; 0.725 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ; instruction[10] ; clk         ; 0.000        ; -0.818     ; 0.031      ;
; 0.733 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ; instruction[10] ; clk         ; 0.000        ; -0.826     ; 0.031      ;
; 0.734 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ; instruction[10] ; clk         ; 0.000        ; -0.827     ; 0.031      ;
; 0.734 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ; instruction[10] ; clk         ; 0.000        ; -0.827     ; 0.031      ;
; 0.735 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ; instruction[10] ; clk         ; 0.000        ; -0.828     ; 0.031      ;
; 0.735 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ; instruction[10] ; clk         ; 0.000        ; -0.828     ; 0.031      ;
; 0.736 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ; instruction[10] ; clk         ; 0.000        ; -0.829     ; 0.031      ;
; 0.737 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ; instruction[10] ; clk         ; 0.000        ; -0.830     ; 0.031      ;
; 0.764 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[13]  ; instruction[10] ; clk         ; 0.000        ; -0.857     ; 0.031      ;
; 0.764 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[11]  ; instruction[10] ; clk         ; 0.000        ; -0.857     ; 0.031      ;
; 0.775 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[9]   ; instruction[10] ; clk         ; 0.000        ; -0.868     ; 0.031      ;
; 0.786 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[11]  ; instruction[10] ; clk         ; 0.000        ; -0.879     ; 0.031      ;
; 0.789 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[13]  ; instruction[10] ; clk         ; 0.000        ; -0.882     ; 0.031      ;
; 0.789 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]   ; instruction[10] ; clk         ; 0.000        ; -0.882     ; 0.031      ;
; 0.789 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ; instruction[10] ; clk         ; 0.000        ; -0.882     ; 0.031      ;
; 0.791 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ; instruction[10] ; clk         ; 0.000        ; -0.884     ; 0.031      ;
; 0.797 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[14]  ; instruction[10] ; clk         ; 0.000        ; -0.890     ; 0.031      ;
; 0.799 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]   ; instruction[10] ; clk         ; 0.000        ; -0.892     ; 0.031      ;
; 0.835 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[10]  ; instruction[10] ; clk         ; 0.000        ; -0.928     ; 0.031      ;
; 0.839 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[14]  ; instruction[10] ; clk         ; 0.000        ; -0.932     ; 0.031      ;
; 0.839 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[12]  ; instruction[10] ; clk         ; 0.000        ; -0.932     ; 0.031      ;
; 0.853 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[3]   ; instruction[10] ; clk         ; 0.000        ; -0.946     ; 0.031      ;
; 0.868 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[7]   ; instruction[10] ; clk         ; 0.000        ; -0.961     ; 0.031      ;
; 0.877 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ; instruction[13] ; clk         ; 0.000        ; -0.662     ; 0.339      ;
; 0.890 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12]  ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ; clk             ; clk         ; 0.000        ; 0.037      ; 1.011      ;
; 0.916 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[15]  ; instruction[10] ; clk         ; 0.000        ; -0.847     ; 0.193      ;
; 0.924 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ; instruction[13] ; clk         ; 0.000        ; -0.662     ; 0.386      ;
; 0.958 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]   ; instruction[10] ; clk         ; 0.000        ; -1.051     ; 0.031      ;
; 0.960 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.053     ; 0.031      ;
; 0.961 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.054     ; 0.031      ;
; 0.962 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.055     ; 0.031      ;
; 0.967 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.060     ; 0.031      ;
; 0.969 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.062     ; 0.031      ;
; 1.001 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]    ; instruction[10] ; clk         ; 0.000        ; -1.094     ; 0.031      ;
; 1.009 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[10]   ; instruction[10] ; clk         ; 0.000        ; -1.102     ; 0.031      ;
; 1.010 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[12]   ; instruction[10] ; clk         ; 0.000        ; -1.103     ; 0.031      ;
; 1.012 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[15]   ; instruction[10] ; clk         ; 0.000        ; -1.105     ; 0.031      ;
; 1.012 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[14]   ; instruction[10] ; clk         ; 0.000        ; -1.105     ; 0.031      ;
; 1.018 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[8]    ; instruction[10] ; clk         ; 0.000        ; -1.111     ; 0.031      ;
; 1.018 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[7]    ; instruction[10] ; clk         ; 0.000        ; -1.111     ; 0.031      ;
; 1.031 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.124     ; 0.031      ;
; 1.039 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[5]   ; instruction[10] ; clk         ; 0.000        ; -1.132     ; 0.031      ;
; 1.042 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.135     ; 0.031      ;
; 1.076 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[11]   ; instruction[10] ; clk         ; 0.000        ; -1.169     ; 0.031      ;
; 1.076 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[5]    ; instruction[10] ; clk         ; 0.000        ; -1.169     ; 0.031      ;
; 1.077 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[9]    ; instruction[10] ; clk         ; 0.000        ; -1.170     ; 0.031      ;
; 1.080 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.173     ; 0.031      ;
; 1.081 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[6]   ; instruction[10] ; clk         ; 0.000        ; -1.174     ; 0.031      ;
; 1.082 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.175     ; 0.031      ;
; 1.087 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.180     ; 0.031      ;
; 1.088 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.181     ; 0.031      ;
; 1.098 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[13]   ; instruction[10] ; clk         ; 0.000        ; -1.191     ; 0.031      ;
; 1.100 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.193     ; 0.031      ;
; 1.106 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ; clk             ; clk         ; 0.000        ; 0.048      ; 1.238      ;
; 1.114 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]    ; instruction[10] ; clk         ; 0.000        ; -1.207     ; 0.031      ;
; 1.147 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]                    ; instruction[13] ; clk         ; 0.000        ; -0.662     ; 0.609      ;
; 1.152 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[12]  ; instruction[10] ; clk         ; 0.000        ; -1.245     ; 0.031      ;
; 1.156 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.249     ; 0.031      ;
; 1.156 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[7]   ; instruction[10] ; clk         ; 0.000        ; -1.249     ; 0.031      ;
; 1.159 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[13]                   ; instruction[13] ; clk         ; 0.000        ; -0.663     ; 0.620      ;
; 1.165 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[3]   ; instruction[10] ; clk         ; 0.000        ; -1.258     ; 0.031      ;
; 1.167 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[13]  ; instruction[10] ; clk         ; 0.000        ; -1.260     ; 0.031      ;
; 1.167 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[10]  ; instruction[10] ; clk         ; 0.000        ; -1.260     ; 0.031      ;
; 1.167 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[8]   ; instruction[10] ; clk         ; 0.000        ; -1.260     ; 0.031      ;
; 1.167 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]   ; instruction[10] ; clk         ; 0.000        ; -1.260     ; 0.031      ;
; 1.168 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ; instruction[13] ; clk         ; 0.000        ; -0.658     ; 0.634      ;
; 1.169 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.262     ; 0.031      ;
; 1.170 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]   ; instruction[10] ; clk         ; 0.000        ; -1.263     ; 0.031      ;
; 1.173 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[5]   ; instruction[10] ; clk         ; 0.000        ; -1.266     ; 0.031      ;
; 1.175 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[11]  ; instruction[10] ; clk         ; 0.000        ; -1.268     ; 0.031      ;
; 1.177 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[14]  ; instruction[10] ; clk         ; 0.000        ; -1.270     ; 0.031      ;
; 1.177 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]   ; instruction[10] ; clk         ; 0.000        ; -1.270     ; 0.031      ;
; 1.178 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[15]  ; instruction[10] ; clk         ; 0.000        ; -1.271     ; 0.031      ;
; 1.179 ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ; ALU:b2v_inst8|registrador:b2v_inst4|q[11]                   ; clk             ; clk         ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ; instruction[10] ; clk         ; 0.000        ; -1.272     ; 0.031      ;
; 1.180 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.273     ; 0.031      ;
; 1.183 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ; instruction[10] ; clk         ; 0.000        ; -1.276     ; 0.031      ;
; 1.186 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]  ; instruction[10] ; clk         ; 0.000        ; -1.279     ; 0.031      ;
; 1.187 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[9]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[9]   ; instruction[10] ; clk         ; 0.000        ; -1.280     ; 0.031      ;
; 1.188 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ; instruction[10] ; clk         ; 0.000        ; -1.281     ; 0.031      ;
; 1.189 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]  ; instruction[10] ; clk         ; 0.000        ; -1.282     ; 0.031      ;
; 1.190 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10] ; instruction[10] ; clk         ; 0.000        ; -1.283     ; 0.031      ;
; 1.192 ; CU:b2v_inst6|aluOp[1]                                       ; ALU:b2v_inst8|registrador:b2v_inst4|q[10]                   ; instruction[13] ; clk         ; 0.000        ; -0.662     ; 0.654      ;
; 1.193 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[14] ; instruction[10] ; clk         ; 0.000        ; -1.286     ; 0.031      ;
; 1.193 ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12]      ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[12] ; instruction[10] ; clk         ; 0.000        ; -1.286     ; 0.031      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:b2v_inst8|registrador:b2v_inst4|q[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[11] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instruction[10]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[10] ; Rise       ; instruction[10]                                        ;
; -0.084 ; -0.084       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[13] ;
; -0.084 ; -0.084       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[6]  ;
; -0.084 ; -0.084       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[8]  ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[12]|datad                      ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[9]|datad                       ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[11]|datad                      ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[0]|datad                       ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[13]|datac                      ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[6]|datac                       ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[8]|datac                       ;
; -0.081 ; -0.081       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[7]  ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[10]|datad                      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[2]|datad                       ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[5]|datad                       ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[3]  ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[13] ;
; -0.078 ; -0.078       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[7]|datac                       ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[12] ;
; -0.078 ; -0.078       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[9]  ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[14]|datad                      ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[3]|datac                       ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[11]|datad                      ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[11] ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[15]|datad                      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[1]|datad                       ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[12]|datad                      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[13]|datac                      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[14]|datad                      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[9]|datad                       ;
; -0.076 ; -0.076       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[0]  ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[4]|datad                       ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D7[7]|datad                       ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[2]|datad                       ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[15] ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[9]  ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[10] ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[2]  ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[5]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[0]|datad                       ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[10]|datad                      ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[4]|datad                       ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[5]|datad                       ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[6]|datad                       ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[11] ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[14] ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[3]  ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[1]|datad                       ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[15]|datac                      ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[9]|datac                       ;
; -0.072 ; -0.072       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[14] ;
; -0.072 ; -0.072       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[11] ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[11]|datac                      ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[14]|datac                      ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[15]|datad                      ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[3]|datac                       ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Df[8]|datad                       ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~13clkctrl|inclk[0]         ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~13clkctrl|outclk           ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[15] ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[1]  ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[12] ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[14] ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[9]  ;
; -0.070 ; -0.070       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[4]  ;
; -0.070 ; -0.070       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[7]  ;
; -0.070 ; -0.070       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[2]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[6]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[3]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[0]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[10] ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[4]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[5]  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[6]  ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[0]|datad                       ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[12]|datad                      ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[5]|datad                       ;
; -0.068 ; -0.068       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[1]  ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[10]|datad                      ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[13]|datad                      ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[1]|datad                       ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[6]|datac                       ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[8]|datad                       ;
; -0.066 ; -0.066       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[10] ;
; -0.066 ; -0.066       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[15] ;
; -0.066 ; -0.066       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[8]  ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[4]|datad                       ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[2]|datad                       ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~15clkctrl|inclk[0]         ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|Equal0~15clkctrl|outclk           ;
; -0.063 ; -0.063       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[3]|datad                       ;
; -0.063 ; -0.063       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D2[7]|datad                       ;
; -0.063 ; -0.063       ; 0.000          ; Low Pulse Width  ; instruction[10] ; Rise       ; b2v_inst7|b2v_inst20|D6[10]|datac                      ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[0]  ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[12] ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[5]  ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[10] ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[13] ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; instruction[10] ; Fall       ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[1]  ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instruction[13]'                                                                     ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; instruction[13] ; Rise       ; instruction[13]                      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.156  ; 0.156        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.160  ; 0.160        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Rise       ; instruction[13]~input|i              ;
; 0.836  ; 0.836        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[1]                ;
; 0.836  ; 0.836        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|bInvert                 ;
; 0.839  ; 0.839        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]|datac             ;
; 0.839  ; 0.839        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|bInvert|datac              ;
; 0.843  ; 0.843        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[0]|datad             ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; CU:b2v_inst6|aluOp[0]                ;
; 0.849  ; 0.849        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|inclk[0] ;
; 0.849  ; 0.849        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1clkctrl|outclk   ;
; 0.855  ; 0.855        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; b2v_inst6|aluOp[1]~1|datad           ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; instruction[13] ; Fall       ; b2v_inst6|aluOp[1]~1|combout         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; instruction[13] ; Rise       ; instruction[13]~input|o              ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+------------------+-----------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-----------------+-------+-------+------------+-----------------+
; instruction[*]   ; clk             ; 6.431 ; 7.156 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; 6.204 ; 6.881 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; 6.370 ; 7.064 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; 6.187 ; 6.909 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; 6.426 ; 7.156 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; 6.249 ; 6.944 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; 6.431 ; 7.140 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; 6.100 ; 6.812 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; 6.099 ; 6.869 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 2.747 ; 3.396 ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.620 ; 1.101 ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 1.878 ; 2.734 ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 1.996 ; 2.821 ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 2.136 ; 2.973 ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 2.064 ; 2.887 ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 1.812 ; 2.617 ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 2.099 ; 2.919 ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 1.509 ; 2.299 ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 1.889 ; 2.755 ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 1.603 ; 1.920 ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 2.728 ; 3.298 ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 2.747 ; 3.396 ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 2.318 ; 2.967 ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.029 ; 0.482 ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 1.608 ; 2.440 ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 1.235 ; 2.034 ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 1.437 ; 2.230 ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 1.551 ; 2.465 ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 1.336 ; 2.091 ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 1.444 ; 2.204 ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 1.054 ; 1.861 ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 1.542 ; 2.335 ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 1.174 ; 1.491 ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 2.299 ; 2.869 ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 2.318 ; 2.967 ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; 1.563 ; 2.222 ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; 0.769 ; 1.103 ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; 1.011 ; 1.638 ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; 1.563 ; 2.222 ; Rise       ; instruction[13] ;
+------------------+-----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; -1.390 ; -2.028 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; -1.447 ; -2.033 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; -1.390 ; -2.028 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; -1.895 ; -2.555 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; -1.810 ; -2.445 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; -1.751 ; -2.370 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; -1.880 ; -2.478 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; -1.862 ; -2.484 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; -1.605 ; -2.204 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 0.611  ; 0.201  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.611  ; 0.201  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -0.869 ; -1.674 ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -0.811 ; -1.561 ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -0.940 ; -1.740 ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.053 ; -1.870 ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -0.738 ; -1.482 ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -0.952 ; -1.714 ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -0.564 ; -1.306 ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.396 ; -1.116 ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.050 ; -0.451 ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -1.206 ; -1.689 ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -1.140 ; -1.846 ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 0.922  ; 0.514  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.922  ; 0.514  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -0.491 ; -1.262 ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -0.408 ; -1.182 ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -0.462 ; -1.258 ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -0.656 ; -1.489 ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -0.360 ; -1.105 ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -0.480 ; -1.258 ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -0.285 ; -1.084 ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.046 ; -0.782 ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 0.312  ; -0.060 ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -0.815 ; -1.327 ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -0.778 ; -1.455 ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; -0.281 ; -0.609 ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; -0.281 ; -0.609 ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; -0.469 ; -1.078 ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; -0.323 ; -0.923 ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 5.311 ; 5.506 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 4.594 ; 4.737 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 4.926 ; 5.122 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 5.311 ; 5.506 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 4.840 ; 5.086 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 4.604 ; 4.835 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 4.786 ; 4.995 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 4.499 ; 4.655 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 5.043 ; 5.240 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 4.807 ; 5.030 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 5.143 ; 5.324 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 4.690 ; 4.852 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 4.637 ; 4.841 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 4.771 ; 4.903 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 4.935 ; 5.176 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 4.706 ; 4.912 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 4.615 ; 4.782 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 5.980 ; 6.118 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 5.300 ; 5.403 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.632 ; 5.788 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.980 ; 6.118 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 5.415 ; 5.576 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 5.195 ; 5.376 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 5.374 ; 5.532 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 5.172 ; 5.250 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.718 ; 5.843 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 5.480 ; 5.625 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.904 ; 6.017 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 5.403 ; 5.522 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 5.300 ; 5.432 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 5.433 ; 5.492 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.599 ; 5.786 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 5.360 ; 5.516 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 5.275 ; 5.334 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 5.980 ; 6.118 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 5.300 ; 5.403 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.632 ; 5.788 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.980 ; 6.118 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 5.415 ; 5.576 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 5.195 ; 5.376 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 5.374 ; 5.532 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 5.172 ; 5.250 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.718 ; 5.843 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 5.480 ; 5.625 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.904 ; 6.017 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 5.403 ; 5.522 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 5.300 ; 5.432 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 5.433 ; 5.492 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.599 ; 5.786 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 5.360 ; 5.516 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 5.275 ; 5.334 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 4.342 ; 4.490 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 4.426 ; 4.559 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 4.745 ; 4.929 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 5.110 ; 5.289 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 4.640 ; 4.870 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 4.445 ; 4.666 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 4.622 ; 4.822 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 4.342 ; 4.490 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 4.861 ; 5.044 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 4.641 ; 4.854 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 4.950 ; 5.116 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 4.528 ; 4.684 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 4.465 ; 4.649 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 4.595 ; 4.708 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 4.761 ; 4.991 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 4.542 ; 4.740 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 4.424 ; 4.578 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 4.594 ; 4.723 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 4.739 ; 4.896 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.058 ; 5.266 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.431 ; 5.545 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 4.843 ; 5.047 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 4.665 ; 4.846 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 4.840 ; 4.999 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 4.594 ; 4.723 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.146 ; 5.306 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 4.894 ; 5.089 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.324 ; 5.414 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 4.860 ; 4.954 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 4.734 ; 4.868 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 4.865 ; 4.927 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.041 ; 5.226 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 4.774 ; 4.917 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 4.672 ; 4.815 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 4.594 ; 4.723 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 4.739 ; 4.896 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.058 ; 5.266 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.431 ; 5.545 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 4.843 ; 5.047 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 4.665 ; 4.846 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 4.840 ; 4.999 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 4.594 ; 4.723 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.146 ; 5.306 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 4.894 ; 5.089 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.324 ; 5.414 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 4.860 ; 4.954 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 4.734 ; 4.868 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 4.865 ; 4.927 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.041 ; 5.226 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 4.774 ; 4.917 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 4.672 ; 4.815 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-----------------+---------------+-------+-------+-------+-------+
; Input Port      ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-----------------+---------------+-------+-------+-------+-------+
; instruction[0]  ; pin_name1[0]  ; 4.184 ;       ;       ; 4.584 ;
; instruction[1]  ; pin_name1[1]  ; 5.910 ;       ;       ; 6.737 ;
; instruction[2]  ; pin_name1[2]  ; 6.276 ;       ;       ; 7.085 ;
; instruction[3]  ; pin_name1[3]  ; 5.829 ;       ;       ; 6.683 ;
; instruction[4]  ; pin_name1[4]  ; 5.756 ;       ;       ; 6.628 ;
; instruction[5]  ; pin_name1[5]  ; 5.700 ;       ;       ; 6.507 ;
; instruction[6]  ; pin_name1[6]  ; 5.568 ;       ;       ; 6.337 ;
; instruction[7]  ; pin_name1[7]  ; 5.768 ;       ;       ; 6.539 ;
; instruction[8]  ; pin_name1[8]  ; 5.548 ;       ;       ; 6.341 ;
; instruction[8]  ; pin_name1[9]  ; 5.812 ;       ;       ; 6.568 ;
; instruction[8]  ; pin_name1[10] ; 5.668 ;       ;       ; 6.484 ;
; instruction[8]  ; pin_name1[11] ; 5.668 ;       ;       ; 6.495 ;
; instruction[8]  ; pin_name1[12] ; 5.822 ;       ;       ; 6.619 ;
; instruction[8]  ; pin_name1[13] ; 6.064 ;       ;       ; 6.949 ;
; instruction[8]  ; pin_name1[14] ; 5.688 ;       ;       ; 6.540 ;
; instruction[8]  ; pin_name1[15] ; 5.204 ;       ;       ; 5.953 ;
; instruction[14] ; pin_name1[0]  ; 6.108 ; 6.211 ; 6.604 ; 6.781 ;
; instruction[14] ; pin_name1[1]  ; 6.440 ; 6.596 ; 6.936 ; 7.166 ;
; instruction[14] ; pin_name1[2]  ; 6.788 ; 6.926 ; 7.300 ; 7.420 ;
; instruction[14] ; pin_name1[3]  ; 6.223 ; 6.384 ; 6.733 ; 6.957 ;
; instruction[14] ; pin_name1[4]  ; 6.003 ; 6.184 ; 6.525 ; 6.713 ;
; instruction[14] ; pin_name1[5]  ; 6.182 ; 6.340 ; 6.705 ; 6.870 ;
; instruction[14] ; pin_name1[6]  ; 5.980 ; 6.058 ; 6.460 ; 6.608 ;
; instruction[14] ; pin_name1[7]  ; 6.526 ; 6.651 ; 7.022 ; 7.200 ;
; instruction[14] ; pin_name1[8]  ; 6.288 ; 6.433 ; 6.769 ; 6.984 ;
; instruction[14] ; pin_name1[9]  ; 6.712 ; 6.825 ; 7.187 ; 7.281 ;
; instruction[14] ; pin_name1[10] ; 6.211 ; 6.330 ; 6.725 ; 6.825 ;
; instruction[14] ; pin_name1[11] ; 6.108 ; 6.240 ; 6.595 ; 6.734 ;
; instruction[14] ; pin_name1[12] ; 6.241 ; 6.300 ; 6.731 ; 6.797 ;
; instruction[14] ; pin_name1[13] ; 6.407 ; 6.594 ; 6.918 ; 7.112 ;
; instruction[14] ; pin_name1[14] ; 6.168 ; 6.324 ; 6.668 ; 6.808 ;
; instruction[14] ; pin_name1[15] ; 6.083 ; 6.142 ; 6.536 ; 6.690 ;
; instruction[15] ; pin_name1[0]  ; 6.053 ; 6.230 ; 6.776 ; 6.879 ;
; instruction[15] ; pin_name1[1]  ; 6.385 ; 6.615 ; 7.108 ; 7.264 ;
; instruction[15] ; pin_name1[2]  ; 6.749 ; 6.869 ; 7.456 ; 7.594 ;
; instruction[15] ; pin_name1[3]  ; 6.182 ; 6.406 ; 6.891 ; 7.052 ;
; instruction[15] ; pin_name1[4]  ; 5.974 ; 6.162 ; 6.671 ; 6.852 ;
; instruction[15] ; pin_name1[5]  ; 6.154 ; 6.319 ; 6.850 ; 7.008 ;
; instruction[15] ; pin_name1[6]  ; 5.909 ; 6.057 ; 6.648 ; 6.726 ;
; instruction[15] ; pin_name1[7]  ; 6.471 ; 6.649 ; 7.194 ; 7.319 ;
; instruction[15] ; pin_name1[8]  ; 6.218 ; 6.433 ; 6.956 ; 7.101 ;
; instruction[15] ; pin_name1[9]  ; 6.636 ; 6.730 ; 7.380 ; 7.493 ;
; instruction[15] ; pin_name1[10] ; 6.174 ; 6.274 ; 6.879 ; 6.998 ;
; instruction[15] ; pin_name1[11] ; 6.044 ; 6.183 ; 6.776 ; 6.908 ;
; instruction[15] ; pin_name1[12] ; 6.180 ; 6.246 ; 6.909 ; 6.968 ;
; instruction[15] ; pin_name1[13] ; 6.367 ; 6.561 ; 7.075 ; 7.262 ;
; instruction[15] ; pin_name1[14] ; 6.117 ; 6.257 ; 6.836 ; 6.992 ;
; instruction[15] ; pin_name1[15] ; 5.985 ; 6.139 ; 6.751 ; 6.810 ;
+-----------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-----------------+---------------+-------+-------+-------+-------+
; Input Port      ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-----------------+---------------+-------+-------+-------+-------+
; instruction[0]  ; pin_name1[0]  ; 4.049 ;       ;       ; 4.445 ;
; instruction[1]  ; pin_name1[1]  ; 5.703 ;       ;       ; 6.509 ;
; instruction[2]  ; pin_name1[2]  ; 6.047 ;       ;       ; 6.829 ;
; instruction[3]  ; pin_name1[3]  ; 5.617 ;       ;       ; 6.454 ;
; instruction[4]  ; pin_name1[4]  ; 5.544 ;       ;       ; 6.383 ;
; instruction[5]  ; pin_name1[5]  ; 5.493 ;       ;       ; 6.269 ;
; instruction[6]  ; pin_name1[6]  ; 5.369 ;       ;       ; 6.120 ;
; instruction[7]  ; pin_name1[7]  ; 5.587 ;       ;       ; 6.341 ;
; instruction[8]  ; pin_name1[8]  ; 5.352 ;       ;       ; 6.130 ;
; instruction[8]  ; pin_name1[9]  ; 5.629 ;       ;       ; 6.370 ;
; instruction[8]  ; pin_name1[10] ; 5.444 ;       ;       ; 6.230 ;
; instruction[8]  ; pin_name1[11] ; 5.462 ;       ;       ; 6.258 ;
; instruction[8]  ; pin_name1[12] ; 5.612 ;       ;       ; 6.376 ;
; instruction[8]  ; pin_name1[13] ; 5.840 ;       ;       ; 6.689 ;
; instruction[8]  ; pin_name1[14] ; 5.457 ;       ;       ; 6.286 ;
; instruction[8]  ; pin_name1[15] ; 5.018 ;       ;       ; 5.751 ;
; instruction[14] ; pin_name1[0]  ; 5.872 ; 5.970 ; 6.378 ; 6.535 ;
; instruction[14] ; pin_name1[1]  ; 6.191 ; 6.340 ; 6.697 ; 6.905 ;
; instruction[14] ; pin_name1[2]  ; 6.561 ; 6.695 ; 7.070 ; 7.184 ;
; instruction[14] ; pin_name1[3]  ; 5.970 ; 6.130 ; 6.482 ; 6.686 ;
; instruction[14] ; pin_name1[4]  ; 5.787 ; 5.961 ; 6.304 ; 6.485 ;
; instruction[14] ; pin_name1[5]  ; 5.961 ; 6.113 ; 6.479 ; 6.638 ;
; instruction[14] ; pin_name1[6]  ; 5.751 ; 5.823 ; 6.233 ; 6.362 ;
; instruction[14] ; pin_name1[7]  ; 6.288 ; 6.412 ; 6.785 ; 6.945 ;
; instruction[14] ; pin_name1[8]  ; 6.050 ; 6.188 ; 6.533 ; 6.728 ;
; instruction[14] ; pin_name1[9]  ; 6.492 ; 6.601 ; 6.963 ; 7.053 ;
; instruction[14] ; pin_name1[10] ; 5.989 ; 6.102 ; 6.499 ; 6.593 ;
; instruction[14] ; pin_name1[11] ; 5.890 ; 6.017 ; 6.373 ; 6.507 ;
; instruction[14] ; pin_name1[12] ; 6.019 ; 6.074 ; 6.504 ; 6.566 ;
; instruction[14] ; pin_name1[13] ; 6.175 ; 6.353 ; 6.680 ; 6.865 ;
; instruction[14] ; pin_name1[14] ; 5.926 ; 6.065 ; 6.413 ; 6.556 ;
; instruction[14] ; pin_name1[15] ; 5.852 ; 5.915 ; 6.311 ; 6.454 ;
; instruction[15] ; pin_name1[0]  ; 5.829 ; 5.986 ; 6.512 ; 6.610 ;
; instruction[15] ; pin_name1[1]  ; 6.148 ; 6.356 ; 6.831 ; 6.980 ;
; instruction[15] ; pin_name1[2]  ; 6.521 ; 6.635 ; 7.201 ; 7.335 ;
; instruction[15] ; pin_name1[3]  ; 5.933 ; 6.137 ; 6.610 ; 6.770 ;
; instruction[15] ; pin_name1[4]  ; 5.755 ; 5.936 ; 6.427 ; 6.601 ;
; instruction[15] ; pin_name1[5]  ; 5.930 ; 6.089 ; 6.601 ; 6.753 ;
; instruction[15] ; pin_name1[6]  ; 5.684 ; 5.813 ; 6.391 ; 6.463 ;
; instruction[15] ; pin_name1[7]  ; 6.236 ; 6.396 ; 6.928 ; 7.052 ;
; instruction[15] ; pin_name1[8]  ; 5.984 ; 6.179 ; 6.690 ; 6.828 ;
; instruction[15] ; pin_name1[9]  ; 6.414 ; 6.504 ; 7.132 ; 7.241 ;
; instruction[15] ; pin_name1[10] ; 5.950 ; 6.044 ; 6.629 ; 6.742 ;
; instruction[15] ; pin_name1[11] ; 5.824 ; 5.958 ; 6.530 ; 6.657 ;
; instruction[15] ; pin_name1[12] ; 5.955 ; 6.017 ; 6.659 ; 6.714 ;
; instruction[15] ; pin_name1[13] ; 6.131 ; 6.316 ; 6.815 ; 6.993 ;
; instruction[15] ; pin_name1[14] ; 5.864 ; 6.007 ; 6.566 ; 6.705 ;
; instruction[15] ; pin_name1[15] ; 5.762 ; 5.905 ; 6.492 ; 6.555 ;
+-----------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -8.423   ; -0.334 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.423   ; 0.713  ; N/A      ; N/A     ; -3.000              ;
;  instruction[10] ; -2.254   ; -0.334 ; N/A      ; N/A     ; -3.000              ;
;  instruction[13] ; -1.066   ; 0.281  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -877.885 ; -6.324 ; 0.0      ; 0.0     ; -306.622            ;
;  clk             ; -533.529 ; 0.000  ; N/A      ; N/A     ; -288.065            ;
;  instruction[10] ; -343.290 ; -6.324 ; N/A      ; N/A     ; -15.557             ;
;  instruction[13] ; -1.066   ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; 11.511 ; 12.063 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; 10.991 ; 11.523 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; 11.317 ; 11.844 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; 11.060 ; 11.602 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; 11.497 ; 12.051 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; 11.201 ; 11.757 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; 11.511 ; 12.063 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; 10.945 ; 11.464 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; 10.794 ; 11.402 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 4.718  ; 5.156  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.054  ; 1.245  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 3.297  ; 3.891  ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 3.706  ; 4.247  ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 3.800  ; 4.369  ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.688  ; 4.274  ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 3.416  ; 3.916  ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 3.824  ; 4.327  ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.750  ; 3.295  ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 3.453  ; 4.015  ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.615  ; 2.714  ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 4.601  ; 5.100  ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.718  ; 5.156  ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 4.556  ; 4.994  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 0.670  ; 0.793  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; 3.423  ; 3.986  ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; 2.931  ; 3.486  ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; 3.146  ; 3.671  ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; 3.362  ; 4.022  ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; 2.998  ; 3.514  ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; 3.143  ; 3.654  ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; 2.559  ; 3.097  ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; 3.301  ; 3.859  ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 2.453  ; 2.552  ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; 4.439  ; 4.938  ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; 4.556  ; 4.994  ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; 2.905  ; 3.356  ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; 1.412  ; 1.546  ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; 1.883  ; 2.366  ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; 2.905  ; 3.356  ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+------------------+-----------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-----------------+--------+--------+------------+-----------------+
; instruction[*]   ; clk             ; -1.390 ; -2.028 ; Rise       ; clk             ;
;  instruction[1]  ; clk             ; -1.447 ; -2.033 ; Rise       ; clk             ;
;  instruction[2]  ; clk             ; -1.390 ; -2.028 ; Rise       ; clk             ;
;  instruction[3]  ; clk             ; -1.895 ; -2.555 ; Rise       ; clk             ;
;  instruction[4]  ; clk             ; -1.810 ; -2.445 ; Rise       ; clk             ;
;  instruction[5]  ; clk             ; -1.751 ; -2.370 ; Rise       ; clk             ;
;  instruction[6]  ; clk             ; -1.880 ; -2.478 ; Rise       ; clk             ;
;  instruction[7]  ; clk             ; -1.862 ; -2.484 ; Rise       ; clk             ;
;  instruction[8]  ; clk             ; -1.605 ; -2.204 ; Rise       ; clk             ;
; instruction[*]   ; instruction[10] ; 1.075  ; 0.946  ; Rise       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.075  ; 0.946  ; Rise       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -0.869 ; -1.674 ; Rise       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -0.811 ; -1.561 ; Rise       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -0.940 ; -1.740 ; Rise       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -1.053 ; -1.870 ; Rise       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -0.738 ; -1.482 ; Rise       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -0.952 ; -1.714 ; Rise       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -0.564 ; -1.305 ; Rise       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.396 ; -1.046 ; Rise       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; -0.050 ; -0.363 ; Rise       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -1.206 ; -1.689 ; Rise       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -1.140 ; -1.846 ; Rise       ; instruction[10] ;
; instruction[*]   ; instruction[10] ; 1.019  ; 0.866  ; Fall       ; instruction[10] ;
;  instruction[0]  ; instruction[10] ; 1.019  ; 0.866  ; Fall       ; instruction[10] ;
;  instruction[1]  ; instruction[10] ; -0.491 ; -1.262 ; Fall       ; instruction[10] ;
;  instruction[2]  ; instruction[10] ; -0.408 ; -1.182 ; Fall       ; instruction[10] ;
;  instruction[3]  ; instruction[10] ; -0.462 ; -1.258 ; Fall       ; instruction[10] ;
;  instruction[4]  ; instruction[10] ; -0.656 ; -1.489 ; Fall       ; instruction[10] ;
;  instruction[5]  ; instruction[10] ; -0.360 ; -1.105 ; Fall       ; instruction[10] ;
;  instruction[6]  ; instruction[10] ; -0.480 ; -1.258 ; Fall       ; instruction[10] ;
;  instruction[7]  ; instruction[10] ; -0.285 ; -1.084 ; Fall       ; instruction[10] ;
;  instruction[8]  ; instruction[10] ; -0.046 ; -0.782 ; Fall       ; instruction[10] ;
;  instruction[13] ; instruction[10] ; 0.312  ; -0.060 ; Fall       ; instruction[10] ;
;  instruction[14] ; instruction[10] ; -0.815 ; -1.327 ; Fall       ; instruction[10] ;
;  instruction[15] ; instruction[10] ; -0.778 ; -1.455 ; Fall       ; instruction[10] ;
; instruction[*]   ; instruction[13] ; -0.281 ; -0.609 ; Rise       ; instruction[13] ;
;  instruction[13] ; instruction[13] ; -0.281 ; -0.609 ; Rise       ; instruction[13] ;
;  instruction[14] ; instruction[13] ; -0.469 ; -1.078 ; Rise       ; instruction[13] ;
;  instruction[15] ; instruction[13] ; -0.323 ; -0.858 ; Rise       ; instruction[13] ;
+------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 9.017 ; 9.054 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 7.671 ; 7.736 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 8.241 ; 8.325 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 9.017 ; 9.054 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 8.285 ; 8.365 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 7.907 ; 7.959 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 8.250 ; 8.236 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 7.820 ; 7.767 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 8.428 ; 8.530 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 8.305 ; 8.301 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 8.690 ; 8.726 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 7.960 ; 8.026 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 8.001 ; 8.020 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 8.203 ; 8.194 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 8.543 ; 8.557 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 8.130 ; 8.111 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 8.035 ; 8.025 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 9.596 ; 9.580 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 8.435 ; 8.448 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 9.005 ; 9.037 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.596 ; 9.580 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.810 ; 8.756 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 8.421 ; 8.388 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.762 ; 8.661 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 8.449 ; 8.298 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 9.086 ; 9.069 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.936 ; 8.834 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 9.386 ; 9.379 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.596 ; 8.665 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.554 ; 8.494 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.734 ; 8.653 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 9.145 ; 9.087 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.702 ; 8.669 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.605 ; 8.468 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 9.596 ; 9.580 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 8.435 ; 8.448 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 9.005 ; 9.037 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 9.596 ; 9.580 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 8.810 ; 8.756 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 8.421 ; 8.388 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 8.762 ; 8.661 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 8.449 ; 8.298 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 9.086 ; 9.069 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 8.936 ; 8.834 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 9.386 ; 9.379 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 8.596 ; 8.665 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 8.554 ; 8.494 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 8.734 ; 8.653 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 9.145 ; 9.087 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 8.702 ; 8.669 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 8.605 ; 8.468 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+----------------+-----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-----------------+-------+-------+------------+-----------------+
; pin_name1[*]   ; clk             ; 4.342 ; 4.490 ; Rise       ; clk             ;
;  pin_name1[0]  ; clk             ; 4.426 ; 4.559 ; Rise       ; clk             ;
;  pin_name1[1]  ; clk             ; 4.745 ; 4.929 ; Rise       ; clk             ;
;  pin_name1[2]  ; clk             ; 5.110 ; 5.289 ; Rise       ; clk             ;
;  pin_name1[3]  ; clk             ; 4.640 ; 4.870 ; Rise       ; clk             ;
;  pin_name1[4]  ; clk             ; 4.445 ; 4.666 ; Rise       ; clk             ;
;  pin_name1[5]  ; clk             ; 4.622 ; 4.822 ; Rise       ; clk             ;
;  pin_name1[6]  ; clk             ; 4.342 ; 4.490 ; Rise       ; clk             ;
;  pin_name1[7]  ; clk             ; 4.861 ; 5.044 ; Rise       ; clk             ;
;  pin_name1[8]  ; clk             ; 4.641 ; 4.854 ; Rise       ; clk             ;
;  pin_name1[9]  ; clk             ; 4.950 ; 5.116 ; Rise       ; clk             ;
;  pin_name1[10] ; clk             ; 4.528 ; 4.684 ; Rise       ; clk             ;
;  pin_name1[11] ; clk             ; 4.465 ; 4.649 ; Rise       ; clk             ;
;  pin_name1[12] ; clk             ; 4.595 ; 4.708 ; Rise       ; clk             ;
;  pin_name1[13] ; clk             ; 4.761 ; 4.991 ; Rise       ; clk             ;
;  pin_name1[14] ; clk             ; 4.542 ; 4.740 ; Rise       ; clk             ;
;  pin_name1[15] ; clk             ; 4.424 ; 4.578 ; Rise       ; clk             ;
; pin_name1[*]   ; instruction[13] ; 4.594 ; 4.723 ; Rise       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 4.739 ; 4.896 ; Rise       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.058 ; 5.266 ; Rise       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.431 ; 5.545 ; Rise       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 4.843 ; 5.047 ; Rise       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 4.665 ; 4.846 ; Rise       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 4.840 ; 4.999 ; Rise       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 4.594 ; 4.723 ; Rise       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.146 ; 5.306 ; Rise       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 4.894 ; 5.089 ; Rise       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.324 ; 5.414 ; Rise       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 4.860 ; 4.954 ; Rise       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 4.734 ; 4.868 ; Rise       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 4.865 ; 4.927 ; Rise       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.041 ; 5.226 ; Rise       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 4.774 ; 4.917 ; Rise       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 4.672 ; 4.815 ; Rise       ; instruction[13] ;
; pin_name1[*]   ; instruction[13] ; 4.594 ; 4.723 ; Fall       ; instruction[13] ;
;  pin_name1[0]  ; instruction[13] ; 4.739 ; 4.896 ; Fall       ; instruction[13] ;
;  pin_name1[1]  ; instruction[13] ; 5.058 ; 5.266 ; Fall       ; instruction[13] ;
;  pin_name1[2]  ; instruction[13] ; 5.431 ; 5.545 ; Fall       ; instruction[13] ;
;  pin_name1[3]  ; instruction[13] ; 4.843 ; 5.047 ; Fall       ; instruction[13] ;
;  pin_name1[4]  ; instruction[13] ; 4.665 ; 4.846 ; Fall       ; instruction[13] ;
;  pin_name1[5]  ; instruction[13] ; 4.840 ; 4.999 ; Fall       ; instruction[13] ;
;  pin_name1[6]  ; instruction[13] ; 4.594 ; 4.723 ; Fall       ; instruction[13] ;
;  pin_name1[7]  ; instruction[13] ; 5.146 ; 5.306 ; Fall       ; instruction[13] ;
;  pin_name1[8]  ; instruction[13] ; 4.894 ; 5.089 ; Fall       ; instruction[13] ;
;  pin_name1[9]  ; instruction[13] ; 5.324 ; 5.414 ; Fall       ; instruction[13] ;
;  pin_name1[10] ; instruction[13] ; 4.860 ; 4.954 ; Fall       ; instruction[13] ;
;  pin_name1[11] ; instruction[13] ; 4.734 ; 4.868 ; Fall       ; instruction[13] ;
;  pin_name1[12] ; instruction[13] ; 4.865 ; 4.927 ; Fall       ; instruction[13] ;
;  pin_name1[13] ; instruction[13] ; 5.041 ; 5.226 ; Fall       ; instruction[13] ;
;  pin_name1[14] ; instruction[13] ; 4.774 ; 4.917 ; Fall       ; instruction[13] ;
;  pin_name1[15] ; instruction[13] ; 4.672 ; 4.815 ; Fall       ; instruction[13] ;
+----------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+-----------------+---------------+--------+--------+--------+--------+
; Input Port      ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-----------------+---------------+--------+--------+--------+--------+
; instruction[0]  ; pin_name1[0]  ; 6.830  ;        ;        ; 6.979  ;
; instruction[1]  ; pin_name1[1]  ; 9.920  ;        ;        ; 10.471 ;
; instruction[2]  ; pin_name1[2]  ; 10.672 ;        ;        ; 11.145 ;
; instruction[3]  ; pin_name1[3]  ; 10.009 ;        ;        ; 10.500 ;
; instruction[4]  ; pin_name1[4]  ; 9.941  ;        ;        ; 10.444 ;
; instruction[5]  ; pin_name1[5]  ; 9.839  ;        ;        ; 10.245 ;
; instruction[6]  ; pin_name1[6]  ; 9.638  ;        ;        ; 10.021 ;
; instruction[7]  ; pin_name1[7]  ; 9.705  ;        ;        ; 10.194 ;
; instruction[8]  ; pin_name1[8]  ; 9.567  ;        ;        ; 9.960  ;
; instruction[8]  ; pin_name1[9]  ; 9.774  ;        ;        ; 10.243 ;
; instruction[8]  ; pin_name1[10] ; 9.561  ;        ;        ; 10.175 ;
; instruction[8]  ; pin_name1[11] ; 9.751  ;        ;        ; 10.215 ;
; instruction[8]  ; pin_name1[12] ; 9.950  ;        ;        ; 10.439 ;
; instruction[8]  ; pin_name1[13] ; 10.467 ;        ;        ; 10.943 ;
; instruction[8]  ; pin_name1[14] ; 9.744  ;        ;        ; 10.246 ;
; instruction[8]  ; pin_name1[15] ; 9.009  ;        ;        ; 9.426  ;
; instruction[14] ; pin_name1[0]  ; 10.322 ; 10.335 ; 10.698 ; 10.834 ;
; instruction[14] ; pin_name1[1]  ; 10.892 ; 10.924 ; 11.268 ; 11.423 ;
; instruction[14] ; pin_name1[2]  ; 11.483 ; 11.467 ; 11.927 ; 11.879 ;
; instruction[14] ; pin_name1[3]  ; 10.697 ; 10.643 ; 11.095 ; 11.142 ;
; instruction[14] ; pin_name1[4]  ; 10.308 ; 10.275 ; 10.727 ; 10.703 ;
; instruction[14] ; pin_name1[5]  ; 10.649 ; 10.548 ; 11.068 ; 10.976 ;
; instruction[14] ; pin_name1[6]  ; 10.336 ; 10.185 ; 10.692 ; 10.654 ;
; instruction[14] ; pin_name1[7]  ; 10.973 ; 10.956 ; 11.352 ; 11.422 ;
; instruction[14] ; pin_name1[8]  ; 10.823 ; 10.721 ; 11.179 ; 11.190 ;
; instruction[14] ; pin_name1[9]  ; 11.273 ; 11.266 ; 11.701 ; 11.661 ;
; instruction[14] ; pin_name1[10] ; 10.483 ; 10.552 ; 10.942 ; 10.979 ;
; instruction[14] ; pin_name1[11] ; 10.441 ; 10.381 ; 10.849 ; 10.798 ;
; instruction[14] ; pin_name1[12] ; 10.621 ; 10.540 ; 11.022 ; 10.950 ;
; instruction[14] ; pin_name1[13] ; 11.032 ; 10.974 ; 11.453 ; 11.404 ;
; instruction[14] ; pin_name1[14] ; 10.589 ; 10.556 ; 10.989 ; 10.925 ;
; instruction[14] ; pin_name1[15] ; 10.492 ; 10.355 ; 10.830 ; 10.850 ;
; instruction[15] ; pin_name1[0]  ; 10.316 ; 10.452 ; 10.877 ; 10.890 ;
; instruction[15] ; pin_name1[1]  ; 10.886 ; 11.041 ; 11.447 ; 11.479 ;
; instruction[15] ; pin_name1[2]  ; 11.545 ; 11.497 ; 12.038 ; 12.022 ;
; instruction[15] ; pin_name1[3]  ; 10.713 ; 10.760 ; 11.252 ; 11.198 ;
; instruction[15] ; pin_name1[4]  ; 10.345 ; 10.321 ; 10.863 ; 10.830 ;
; instruction[15] ; pin_name1[5]  ; 10.686 ; 10.594 ; 11.204 ; 11.103 ;
; instruction[15] ; pin_name1[6]  ; 10.310 ; 10.272 ; 10.891 ; 10.740 ;
; instruction[15] ; pin_name1[7]  ; 10.970 ; 11.040 ; 11.528 ; 11.511 ;
; instruction[15] ; pin_name1[8]  ; 10.797 ; 10.808 ; 11.378 ; 11.276 ;
; instruction[15] ; pin_name1[9]  ; 11.319 ; 11.279 ; 11.828 ; 11.821 ;
; instruction[15] ; pin_name1[10] ; 10.560 ; 10.597 ; 11.038 ; 11.107 ;
; instruction[15] ; pin_name1[11] ; 10.467 ; 10.416 ; 10.996 ; 10.936 ;
; instruction[15] ; pin_name1[12] ; 10.640 ; 10.568 ; 11.176 ; 11.095 ;
; instruction[15] ; pin_name1[13] ; 11.071 ; 11.022 ; 11.587 ; 11.529 ;
; instruction[15] ; pin_name1[14] ; 10.607 ; 10.543 ; 11.144 ; 11.111 ;
; instruction[15] ; pin_name1[15] ; 10.448 ; 10.468 ; 11.047 ; 10.910 ;
+-----------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-----------------+---------------+-------+-------+-------+-------+
; Input Port      ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-----------------+---------------+-------+-------+-------+-------+
; instruction[0]  ; pin_name1[0]  ; 4.049 ;       ;       ; 4.445 ;
; instruction[1]  ; pin_name1[1]  ; 5.703 ;       ;       ; 6.509 ;
; instruction[2]  ; pin_name1[2]  ; 6.047 ;       ;       ; 6.829 ;
; instruction[3]  ; pin_name1[3]  ; 5.617 ;       ;       ; 6.454 ;
; instruction[4]  ; pin_name1[4]  ; 5.544 ;       ;       ; 6.383 ;
; instruction[5]  ; pin_name1[5]  ; 5.493 ;       ;       ; 6.269 ;
; instruction[6]  ; pin_name1[6]  ; 5.369 ;       ;       ; 6.120 ;
; instruction[7]  ; pin_name1[7]  ; 5.587 ;       ;       ; 6.341 ;
; instruction[8]  ; pin_name1[8]  ; 5.352 ;       ;       ; 6.130 ;
; instruction[8]  ; pin_name1[9]  ; 5.629 ;       ;       ; 6.370 ;
; instruction[8]  ; pin_name1[10] ; 5.444 ;       ;       ; 6.230 ;
; instruction[8]  ; pin_name1[11] ; 5.462 ;       ;       ; 6.258 ;
; instruction[8]  ; pin_name1[12] ; 5.612 ;       ;       ; 6.376 ;
; instruction[8]  ; pin_name1[13] ; 5.840 ;       ;       ; 6.689 ;
; instruction[8]  ; pin_name1[14] ; 5.457 ;       ;       ; 6.286 ;
; instruction[8]  ; pin_name1[15] ; 5.018 ;       ;       ; 5.751 ;
; instruction[14] ; pin_name1[0]  ; 5.872 ; 5.970 ; 6.378 ; 6.535 ;
; instruction[14] ; pin_name1[1]  ; 6.191 ; 6.340 ; 6.697 ; 6.905 ;
; instruction[14] ; pin_name1[2]  ; 6.561 ; 6.695 ; 7.070 ; 7.184 ;
; instruction[14] ; pin_name1[3]  ; 5.970 ; 6.130 ; 6.482 ; 6.686 ;
; instruction[14] ; pin_name1[4]  ; 5.787 ; 5.961 ; 6.304 ; 6.485 ;
; instruction[14] ; pin_name1[5]  ; 5.961 ; 6.113 ; 6.479 ; 6.638 ;
; instruction[14] ; pin_name1[6]  ; 5.751 ; 5.823 ; 6.233 ; 6.362 ;
; instruction[14] ; pin_name1[7]  ; 6.288 ; 6.412 ; 6.785 ; 6.945 ;
; instruction[14] ; pin_name1[8]  ; 6.050 ; 6.188 ; 6.533 ; 6.728 ;
; instruction[14] ; pin_name1[9]  ; 6.492 ; 6.601 ; 6.963 ; 7.053 ;
; instruction[14] ; pin_name1[10] ; 5.989 ; 6.102 ; 6.499 ; 6.593 ;
; instruction[14] ; pin_name1[11] ; 5.890 ; 6.017 ; 6.373 ; 6.507 ;
; instruction[14] ; pin_name1[12] ; 6.019 ; 6.074 ; 6.504 ; 6.566 ;
; instruction[14] ; pin_name1[13] ; 6.175 ; 6.353 ; 6.680 ; 6.865 ;
; instruction[14] ; pin_name1[14] ; 5.926 ; 6.065 ; 6.413 ; 6.556 ;
; instruction[14] ; pin_name1[15] ; 5.852 ; 5.915 ; 6.311 ; 6.454 ;
; instruction[15] ; pin_name1[0]  ; 5.829 ; 5.986 ; 6.512 ; 6.610 ;
; instruction[15] ; pin_name1[1]  ; 6.148 ; 6.356 ; 6.831 ; 6.980 ;
; instruction[15] ; pin_name1[2]  ; 6.521 ; 6.635 ; 7.201 ; 7.335 ;
; instruction[15] ; pin_name1[3]  ; 5.933 ; 6.137 ; 6.610 ; 6.770 ;
; instruction[15] ; pin_name1[4]  ; 5.755 ; 5.936 ; 6.427 ; 6.601 ;
; instruction[15] ; pin_name1[5]  ; 5.930 ; 6.089 ; 6.601 ; 6.753 ;
; instruction[15] ; pin_name1[6]  ; 5.684 ; 5.813 ; 6.391 ; 6.463 ;
; instruction[15] ; pin_name1[7]  ; 6.236 ; 6.396 ; 6.928 ; 7.052 ;
; instruction[15] ; pin_name1[8]  ; 5.984 ; 6.179 ; 6.690 ; 6.828 ;
; instruction[15] ; pin_name1[9]  ; 6.414 ; 6.504 ; 7.132 ; 7.241 ;
; instruction[15] ; pin_name1[10] ; 5.950 ; 6.044 ; 6.629 ; 6.742 ;
; instruction[15] ; pin_name1[11] ; 5.824 ; 5.958 ; 6.530 ; 6.657 ;
; instruction[15] ; pin_name1[12] ; 5.955 ; 6.017 ; 6.659 ; 6.714 ;
; instruction[15] ; pin_name1[13] ; 6.131 ; 6.316 ; 6.815 ; 6.993 ;
; instruction[15] ; pin_name1[14] ; 5.864 ; 6.007 ; 6.566 ; 6.705 ;
; instruction[15] ; pin_name1[15] ; 5.762 ; 5.905 ; 6.492 ; 6.555 ;
+-----------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pin_name1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; instruction[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[13] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[15] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[14] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[8]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[12] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[11] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[10] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[9]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pin_name1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pin_name1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pin_name1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; pin_name1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; pin_name1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pin_name1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pin_name1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; pin_name1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; pin_name1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pin_name1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; pin_name1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pin_name1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pin_name1[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pin_name1[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pin_name1[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pin_name1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pin_name1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pin_name1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; pin_name1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pin_name1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pin_name1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; pin_name1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pin_name1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; pin_name1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pin_name1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pin_name1[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pin_name1[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pin_name1[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pin_name1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pin_name1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pin_name1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; pin_name1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pin_name1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pin_name1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; pin_name1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pin_name1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; pin_name1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pin_name1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pin_name1[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pin_name1[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pin_name1[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 4368     ; 0        ; 0        ; 0        ;
; instruction[10] ; clk             ; 128      ; 128      ; 0        ; 0        ;
; instruction[13] ; clk             ; 183      ; 0        ; 0        ; 0        ;
; clk             ; instruction[10] ; 128      ; 0        ; 128      ; 0        ;
; instruction[13] ; instruction[10] ; 128      ; 128      ; 128      ; 128      ;
; instruction[13] ; instruction[13] ; 1        ; 1        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 4368     ; 0        ; 0        ; 0        ;
; instruction[10] ; clk             ; 128      ; 128      ; 0        ; 0        ;
; instruction[13] ; clk             ; 183      ; 0        ; 0        ; 0        ;
; clk             ; instruction[10] ; 128      ; 0        ; 128      ; 0        ;
; instruction[13] ; instruction[10] ; 128      ; 128      ; 128      ; 128      ;
; instruction[13] ; instruction[13] ; 1        ; 1        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 964   ; 964  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Mon Nov 25 23:09:53 2019
Info: Command: quartus_sta IncompleteDatapath -c IncompleteDatapath
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 259 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IncompleteDatapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name instruction[10] instruction[10]
    Info (332105): create_clock -period 1.000 -name instruction[13] instruction[13]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.423            -533.529 clk 
    Info (332119):    -2.254            -343.290 instruction[10] 
    Info (332119):    -1.066              -1.066 instruction[13] 
Info (332146): Worst-case hold slack is -0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.334              -2.395 instruction[10] 
    Info (332119):     0.531               0.000 instruction[13] 
    Info (332119):     1.318               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -275.000 clk 
    Info (332119):    -3.000              -3.000 instruction[10] 
    Info (332119):    -3.000              -3.000 instruction[13] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.448            -453.386 clk 
    Info (332119):    -2.028            -312.672 instruction[10] 
    Info (332119):    -0.964              -0.964 instruction[13] 
Info (332146): Worst-case hold slack is -0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.280              -1.569 instruction[10] 
    Info (332119):     0.533               0.000 instruction[13] 
    Info (332119):     1.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -275.000 clk 
    Info (332119):    -3.000              -3.000 instruction[10] 
    Info (332119):    -3.000              -3.000 instruction[13] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.270            -268.008 clk 
    Info (332119):    -1.460            -153.527 instruction[10] 
    Info (332119):    -0.623              -0.623 instruction[13] 
Info (332146): Worst-case hold slack is -0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.300              -6.324 instruction[10] 
    Info (332119):     0.281               0.000 instruction[13] 
    Info (332119):     0.713               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -288.065 clk 
    Info (332119):    -3.000             -15.557 instruction[10] 
    Info (332119):    -3.000              -3.000 instruction[13] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Mon Nov 25 23:10:00 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


