三維積體電路之可靠性最佳化設計之研究 
Reliability optimization designs for 3-D ICs 
計畫編號：NSC 95-2221-E-218 -067 -MY2 
執行期間：96 年 8 月 1 日至 97 年 7 月 31 日 
主持人：黎 靖  (南台科技大學電子工程系教授)  
一、 中文摘要 
三維積體電路因具備減少連接線的時間
延遲及整合不同技術構成系統晶片的潛力而
備受各方矚目。散熱問題在高性能的二維積體
電路上已經是難以解決，到了三維積體電路，
這個問題就更加嚴重，因為三維積體電路不但
功率密度遠高於二維積體電路，其層間介電材
料的低熱導性更增加散熱的困難。若操作溫度
不能控制在合理的溫度之下，三維積體電路的
電氣特性及可靠性都會被降低。在這個二年
期的計畫中，我們將探討解決三維積體電
路散熱問題的技術。 
英文摘要 
3-D IC architecture has recently drawn 
much attention because of its potential for 
reducing the interconnect delay and integrateing 
heterogenous components together for SoC 
designs. Thermal effects are already known to 
significantly impact interconnect and device 
reliability in present 2-D circuits. The problem 
can become even more acute for 3-D ICs and can 
cause degration in device performance, and 
reduction in chip reliability due to higher power 
density and low thermal conductivity of the 
inter-layer dielectrics. In the three-year project, 
we will develop effective techniques to manage 
the thermal issues of 3-D ICs.   
 
二、 計畫的緣由與目的 
隨著 VLSI 微小化技術的進步(最小特徵
尺寸的日益縮小)，邏輯閘的時間延遲也隨之
縮小，但連接線的時間延遲卻反向上升，當到
達 50nm 製程時，連接線的時間延遲即超過邏
輯閘的時間延遲近百倍之多。因此，隨著最小
特徵尺寸的進一步縮小，晶片的性能反而因為
連接線的時間延遲而劣化。為了克服這個問
題，三維積體電路(3-D IC )[1]的架構近年來受
到極大的重視。 
一個 3-D IC 包括數個隔離的晶片層(chip 
layer)，每個晶片層就相當於一個傳統的二維
積體電路(2-D IC)，不同的晶片層間則使用垂
直的層間接線(Vertical interlayer interconnects, 
VILICs)及共用的整體接線連通。最簡單的 3-D 
IC 的 placement 方式是將傳統的二維平面的電
路，經由分割成數個單元後，再重新分配至不
同的矽層形成三維架構。 
3-D IC 的架構具有下列優點[1-2]： 
1. 提供系統設計及佈局額外的彈性，例如將臨
界路徑(critical path)上的邏輯閘置於不同
的晶片層可以大幅降低臨界路徑的長度
示)，從而大幅降低 RC 延遲、增進邏輯電
路的。 
2. 可以將具不同驅動電壓及性能需求的電路
置於不同的晶片層，降低設計上的複雜度
並減少功率消耗及增進晶片的效能。 
3. 可以整合數位及類比元件於 3-D IC 上，經
由將數位電路及類比電路分別置於不同的
矽層，可以降低這些電路之間的電磁耦
合，得到較低的信號雜訊。 
4. 利用將光接點置於晶片層的最上一層之設
計方式，可以達成高性能 SoC 需要的的同
步時序分布。 
5. 可以整合不同技術的電路構成系統晶片
(SoC)。 
3-D ICs 雖然具有諸多的優點，但 3-D IC
的電晶體密度比 2D-IC 更為密集，而且線寬的
持續縮小，使導線電阻產生的熱量相對於電晶
體的發熱量已不再可以忽略，再加上大部分的
電晶體及導線被導熱性不良的隔離層包覆，使
的 3D-ICs 面臨嚴重的散熱問題。工作溫度過
高是造成電路可靠性降低的最主要原因
P＝晶片產生的功率(power) 
一般最常使用的兩個參數是θjc和θja，其
中θjc 表示從矽晶片至封裝表面的熱阻，而θ
ja 則是從矽晶片至周圍空氣的熱阻；一旦這兩
個參數已知，在某組條件下，我們可以利用(1)
式求得最大鄰接溫度。下式為θjc 和θja 的關
係式: 
θja ＝ θjc ＋ θca          (2) 
式中θca＝從封裝表面至周圍空氣的熱阻 
封裝的內部熱阻等於所有傳導熱阻的總
和，如下式: 
θjc ＝ t / KA ＝ (Tj－Tc) / P     (3) 
式中 
t＝熱量所通過材料的厚度 
K＝材料的熱傳係數 
A=垂直於熱傳方向的材料表面積 
在封裝體的表面，熱是經由對流的方式傳
到封裝周圍的區域，在這個介面的熱阻被稱為
外部熱阻(external resistance)，其方程式如下： 
θca ＝ 1/ hA               (4) 
其中 h 是對流熱傳係數、A 是對流表面積，也
就是封裝體和周圍流體相接觸的面積。從上式
可以看得出來，封裝表面積愈大，則外部熱阻
愈小。 
    熱傳係數(heat transfer coefficient)是由流
體種類和速度來決定，而封裝元件的溫度、尺
寸和形狀，都會影響流體的速度。封裝元件表
面溫度因位置不同而改變，相同地，熱傳係數
也會因此而有變化，但是通常在計算時使用平
均值。 
測試例的熱網路圖如圖3所示。 
3.3 有限元素法分析 
未了驗證本研究的熱網路模型的正確
性，我們使用有限元素法分析軟體COMSOL分析
測試例以供比對。 
 
圖3、測試例的熱網路圖 
3.4 結果比較 
表3是一維熱傳分析及COMSOL分析的結果
比較。我們可以發現兩者結果的趨勢是一致
的，但是一維熱傳分析的結果比COMSOL分析的
結果高2至3℃，因此，一維熱傳分析可視為較
保守的分析法，作為初步分析法，這個特性是
有利的。 
表3、結果比較 
晶片溫度 一維熱傳分析 COMSOL分析 
1(最上層) 55℃ 52℃ 
2 49℃ 47℃ 
3 43℃ 42℃ 
4(最底層) 40℃ 40℃ 
封裝體2
基板2
封裝體3
基板3
封裝體4
基板4
封裝體1
基板1
上層自然對流
外界溫度
外界溫度
測試板
熱源1
熱源2
熱源3
熱源4
下層自然對流
溫度1
溫度2
溫度3
溫度4
溫度5
溫度6
溫度7
溫度8
溫度9
溫度10
