 - 1 -
 
行政院國家科學委員會補助專題研究計畫成果報告 
************************************************ 
*      高精確的外部機械應力技術評估具有混合式基板    * 
*                 CMOS 製程引致應變                  * 
************************************************ 
執行期間：99/08/01 ~ 100/07/31 
  計畫編號：NSC 99-2221-E-230-020 
計畫主持人：康定國 副教授  正修科技大學/電子工程系 
 
一、 計畫摘要 
中文摘要 
此研究計畫是『高精確的外部機械應力技
術評估具有混合式基板 CMOS 製程引致應
變』，分成兩部份：(1) 設計一個高精確的外部
機械應力技術；(2) 評估混合式基板 CMOS 製
程引致應變。首先，利用四點式的晶圓彎曲夾
具來對於元件施加應力，其應力大小可以藉由
惠斯登電橋的應變規之變化量獲得，同時使用
有限元素分析方法為輔助，並且模擬出應力的
誤差量。第二部分則是利用這個外部機械應力
技術來提供各種可調變的應力，進一步可以對
混合式基板元件通道內的應變大小進行評估，
同時也可以探討一些量測應變所遭遇到的物理
現象，最後開發出一個新穎的 CMOS 製程引致
應變的量測方法，同時此方法也可以繼續讓我
們延伸至先進奈米元件遭受到不同製程條件所
引致的應變研究。 
 
關鍵詞：機械應力、金氧半場效電晶體、混合式
基板。 
英文摘要 
This project is to study “the evaluation of 
hybrid-orientation CMOS-process-induced strain 
through an external mechanical stress technique”. 
It is mainly divided into two parts: (1) an external 
mechanical stress technique; (2) evaluation of 
hybrid-orientation CMOS-process- induced strain. 
Firstly, we utilize the four-point bending fixture 
to generate a uniaxial stress. The magnitude of 
the uniaxial bending stress can be obtained from 
the change in the strain gauge of wheatstone 
bridge. Secondly, by utilizing the external 
mechanical stress technique, we can further 
evaluate the hybrid-orientation CMOS-process- 
induced uniaxial strain. Simultaneously, during 
estimating the process-induced strain, we have to 
clarify some phenomena, such as silicon bandgap 
nerrowing, surface quantum confinement effect. 
Finally, we can expect to develop a novel method 
for measuring hybrid-orientation CMOS process- 
induced strain.  
 - 3 -
0
2
4
6
8
10
12
0 0.2 0.4 0.6 0.8 1
0 (MPa)
45 (MPa)
80 (MPa)
110 (MPa)
138 (MPa)
176 (MPa)I D
S 
(μA
)
V
GS
 (V)
nMOSFETs W/L=10μm/10μm
V
DS
=50 mV
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
-1 -0.8 -0.6 -0.4 -0.2 0
0 (MPa)
-34 (MPa)
-57 (MPa)
-82 (MPa)
-108 (MPa)
-116 (MPa)
-151 (MPa)-I D
S 
(μA
)
V
GS
 (V)
pMOSFETs W/L=10μm/10μm
V
DS
= -50 mV
0
5
10
15
20
-200-150-100 -50 0 50 100 150 200
nMOSFETs Exp.
pMOSFETs Exp.
C-R conversion 
Δμ
/μ 
(%
)
Mechanical Stress (MPa)
-4 0
-2 0
0
2 0
4 0
6 0
-0 .0 1 -0 .0 0 5 0 0 .0 0 5 0 .0 1
St
ra
in
-in
du
ce
d 
ΔV
th
 (m
V)
S tra in
Eq. (2)
Eq. (3)
nMOSFET(tensile)
pMOSFET(tensile)
nMOSFET(compressive)
pMOSFET(compressive)
Data from Lim et al. Exp. 
St
ra
in
-in
du
ce
d 
ΔV
th
 (m
V)
-6 0
-5 0
-4 0
-3 0
-2 0
-1 0
0
-0 .0 1 -0 .0 05 0 0 .0 0 5 0 .01S
tr
ai
n-
in
du
ce
d 
ΔE
g 
(m
eV
)
S tra in
ΔEg(ε )=-3.78ε
ΔEg(ε )=-6.19ε
nMOSFET(tensile)
pMOSFET(tensile)
nMOSFET(compressive)
pMOSFET(compressive)
ΔEg(ε ) theory calculation
St
ra
in
-in
du
ce
d 
ΔE
g 
(m
eV
)
四、 結果與討論 
對於第一個部份則是利用已開發出的應力
量測系統來對待測元件 MOSFET 施加應力，
其應力大小可由惠斯登電橋的應變規變化量直
接獲得，藉此能達到 on-wafer 元件 I-V 量測以
及同時得知應力大小，接著實際去測試
MOSFET 元件的基本 I-V 特性與應力關係，如
圖五所示，並且可以得知的壓阻係數 (πe 
=-33x10-11 Pa-1 for nMOSFETs and  πh= 72x10-11 
Pa-1 for pMOSFETs )，這壓阻係數[8]與發表過
的文獻期刊數值相當一致[9]，如圖六。 
 
 
 
 
 
 
 
 
圖五 不同應力之下 MOSFETs 的 I-V  
 
 
 
 
 
 
 
圖六 MOSFETs 壓阻係數萃取 
其次，第二個部份則是利用應力對於元件
臨限電壓 Vth、載子移動率μ..等變化進行量
測，釐清所遭遇到的物理現象以及應變大小進
行評估。首先針對於 n+ polysilicon gate 
nMOSFETs 的應力引致臨限電壓變化ΔVth 進
行討論，其ΔVth可以被表示如下[10],[11]: 
( ) ( ) ( ) ( ) ( )
( )
( ) ⎟⎟⎠
⎞
⎜⎜⎝
⎛−−+
Δ−+Δ−=−=Δ
0
ln)
)(
)0(
ln()1(
10
e
e
v
v
gCththth
q
kTm
N
N
q
kTm
EmEVVV
μ
εμ
ε
εεε
…(1) 
這裡，ε 是施加元件的單軸向應變。方程式(1) 
是可忽略第三項 ( ) ( ) ( ))/0ln(/1 εvv NNqkTm −
以及第一項- CEΔ ，因此這ΔVth近似如下: 
 
( ) ( ) ( ) ( )( ) ⎟⎟⎠
⎞
⎜⎜⎝
⎛−Δ−≈Δ
0
ln1
e
e
gth q
kTmEmV μ
εμεε  …… (2) 
這裡， ( ) ( )0/ ee μεμ 可以表示為 Eeπ+1 。同樣
地，對於p+ polysilicon gate pMOSFETs的應
力引致臨限電壓變化，ΔVth，可以近似如下: 
 
( ) ( ) ( )( ) ⎟⎟⎠
⎞
⎜⎜⎝
⎛+Δ−≈Δ
0
ln
h
h
gth q
kTmEmV μ
εμεε ………… (3) 
這裡， ( ) ( )0/ hh μεμ 可以表示為 Ehπ+1 。藉由
量測ΔVth與應變關係，以及方程式(2)與(3)，進
一步獲得應變矽的能隙是變窄，無關於應變與
載子的型式，並且萃取出ΔEg(ε)=-3.78ε for 
nMOSFETs; ΔEg(e)=-6.19ε for pMOSFETs，此
模型也與使用tight-binding能帶結構理論計算
一致[12]，如圖七與八所示。 
 
 
 
 
 
 
 
圖七 ΔVth與應變ε關係 
 
 
 
 
 
圖八 ΔEg與應變ε關係 
 - 5 -
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：(a) 設計一個高精確的外部機械應力技術(i.e.四點式晶圓彎曲之機構設計)。 
       (b) 此應力量測系統可以自動化，將來整合其它量測功能(例如 I-V 量測)。 
        (c) 提出一個量測ΔVth(ε)與Δμ(ε)方法可以評估製程引致應變，並且也驗證單軸向應
變矽的能隙窄化現象。同樣地，這個方法也能延伸於(110)基板 MOSFETs。 
     (d) 目前成果有兩篇 SCI 期刊論文(MR 2010, Measurement 2011)與一件專利。 
        (e) 審查中的兩篇 SCI 期刊論文(IEEE EDL 2011, SSE 2011)。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：□已技轉 ■洽談中 □無 
其他：（以 100 字為限） 
說明: (a) 成果已發表於 2010 Microelectronics Reliability 與 2011 Measurement 期刊論文。 
(b) 通過一件『應力量測裝置』專利。 
(c) 整合其它量測功能的應力量測系統概念也與廠商(巨克富科技有限公司)共同申請
國科會應用型產學計畫(NSC 100-2622-E-230-004-CC3)，並獲得先期授權金 50000 元。
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
此研究計畫成果之學術與應用價值如下: 
(a) 設計一個高精確的外部機械應力技術，並且已發表於 2011 Measurement 期刊論文。 
(b) 此應力量測系統很容易整合至其它量測功能，因此相當具有商品化應用價值。 
(c) 通過一件『應力量測裝置』的專利。 
(d) 提出一個量測ΔVth(ε)與Δμ(ε)可以評估製程引致應變的方法，並且也驗證單軸向應變矽
的能隙窄化現象，無關於應力與載子的型式，事實上這會影響應變之下 BTBT tunneling。
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：康定國 計畫編號：99-2221-E-230-020- 
計畫名稱：高精確的外部機械應力技術評估具有混合式基板 CMOS 製程引致應變 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 1 1 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
