	component cq_viola is
		port (
			core_clk      : in    std_logic                     := 'X';             -- clk
			reset_reset_n : in    std_logic                     := 'X';             -- reset_n
			peri_clk      : in    std_logic                     := 'X';             -- clk
			sysled_export : out   std_logic;                                        -- export
			sdr_addr      : out   std_logic_vector(11 downto 0);                    -- addr
			sdr_ba        : out   std_logic_vector(1 downto 0);                     -- ba
			sdr_cas_n     : out   std_logic;                                        -- cas_n
			sdr_cke       : out   std_logic;                                        -- cke
			sdr_cs_n      : out   std_logic;                                        -- cs_n
			sdr_dq        : inout std_logic_vector(15 downto 0) := (others => 'X'); -- dq
			sdr_dqm       : out   std_logic_vector(1 downto 0);                     -- dqm
			sdr_ras_n     : out   std_logic;                                        -- ras_n
			sdr_we_n      : out   std_logic;                                        -- we_n
			gpio_export   : inout std_logic_vector(27 downto 0) := (others => 'X'); -- export
			scif_sclk     : in    std_logic                     := 'X';             -- sclk
			scif_txd      : in    std_logic                     := 'X';             -- txd
			scif_txr_n    : out   std_logic;                                        -- txr_n
			scif_rxd      : out   std_logic;                                        -- rxd
			scif_rxr_n    : in    std_logic                     := 'X';             -- rxr_n
			epcs_MISO     : in    std_logic                     := 'X';             -- MISO
			epcs_MOSI     : out   std_logic;                                        -- MOSI
			epcs_SCLK     : out   std_logic;                                        -- SCLK
			epcs_SS_n     : out   std_logic                                         -- SS_n
		);
	end component cq_viola;

