//
// Milkyway Hierarchical Verilog Dump:
// Generated on 05/03/2023 at 22:10:15
// Design Generated by Consolidated Verilog Reader
// File produced by Consolidated Verilog Writer
// Library Name :MY_J_C
// Cell Name    :Johnson_count
// Hierarchy delimiter:'/'
// Write Command : write_verilog -pg -no_physical_only_cells /home/bsheikmu/icc/results/Johnson_count.v
//


module Johnson_count (out , VDD , VSS , SCANOUTPORT , r , clk , SE , 
    SCANINPORT );
output [0:7] out ;
inout  VDD ;
inout  VSS ;
output SCANOUTPORT ;
input  r ;
input  clk ;
input  SE ;
input  SCANINPORT ;

supply1 VDD ;
supply0 VSS ;


assign SCANOUTPORT = out[7] ;
INVX0 U10 (.ZN ( n15 ) , .VDD ( VDD ) , .INP ( r ) , .VSS ( VSS ) ) ;
SDFFARX1 \out_reg[7] (.QN ( n17 ) , .Q ( out[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n34 ) , .D ( out[6] ) ) ;
SDFFARX1 \out_reg[0] (.QN ( n40 ) , .Q ( out[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( SCANINPORT ) , .D ( n17 ) ) ;
SDFFARX1 \out_reg[6] (.QN ( n34 ) , .Q ( out[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n35 ) , .D ( out[5] ) ) ;
SDFFARX1 \out_reg[5] (.QN ( n35 ) , .Q ( out[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n36 ) , .D ( out[4] ) ) ;
SDFFARX1 \out_reg[4] (.QN ( n36 ) , .Q ( out[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n37 ) , .D ( out[3] ) ) ;
SDFFARX1 \out_reg[3] (.QN ( n37 ) , .Q ( out[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n38 ) , .D ( out[2] ) ) ;
SDFFARX1 \out_reg[2] (.QN ( n38 ) , .Q ( out[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n39 ) , .D ( out[1] ) ) ;
SDFFARX1 \out_reg[1] (.QN ( n39 ) , .Q ( out[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n15 ) , .SE ( SE ) , .SI ( n40 ) , .D ( out[0] ) ) ;
endmodule


