Fitter report for MultiFunctionSampProc
Thu May 24 16:30:04 2018
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. HardCopy Device Resource Guide
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing
 40. Advanced Data - General
 41. Advanced Data - Placement Preparation
 42. Advanced Data - Placement
 43. Advanced Data - Routing
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Thu May 24 16:30:04 2018    ;
; Quartus II Version            ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                 ; MultiFunctionSampProc                    ;
; Top-level Entity Name         ; MultiFunctionSampProc                    ;
; Family                        ; Stratix II                               ;
; Device                        ; EP2S90F1020I4                            ;
; Timing Models                 ; Final                                    ;
; Logic utilization             ; 2 %                                      ;
;     Combinational ALUTs       ; 755 / 72,768 ( 1 % )                     ;
;     Dedicated logic registers ; 1,395 / 72,768 ( 2 % )                   ;
; Total registers               ; 1395                                     ;
; Total pins                    ; 194 / 759 ( 26 % )                       ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 212,992 / 4,520,448 ( 5 % )              ;
; DSP block 9-bit elements      ; 0 / 384 ( 0 % )                          ;
; Total PLLs                    ; 1 / 12 ( 8 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                            ;
+-------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2S90F1020I4                  ;                                ;
; Minimum Core Junction Temperature                                  ; -40                            ;                                ;
; Maximum Core Junction Temperature                                  ; 100                            ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   7.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+-----------------------+-------------------------------+
; Pin Name              ; Reason                        ;
+-----------------------+-------------------------------+
; TED[0]                ; Incomplete set of assignments ;
; TED[1]                ; Incomplete set of assignments ;
; TED[2]                ; Incomplete set of assignments ;
; TED[3]                ; Incomplete set of assignments ;
; TED[4]                ; Incomplete set of assignments ;
; TED[5]                ; Incomplete set of assignments ;
; TED[6]                ; Incomplete set of assignments ;
; TED[7]                ; Incomplete set of assignments ;
; TED[8]                ; Incomplete set of assignments ;
; TED[9]                ; Incomplete set of assignments ;
; TED[10]               ; Incomplete set of assignments ;
; TED[11]               ; Incomplete set of assignments ;
; TED[12]               ; Incomplete set of assignments ;
; TED[13]               ; Incomplete set of assignments ;
; TED[14]               ; Incomplete set of assignments ;
; TED[15]               ; Incomplete set of assignments ;
; TED[16]               ; Incomplete set of assignments ;
; TED[17]               ; Incomplete set of assignments ;
; TED[18]               ; Incomplete set of assignments ;
; TED[19]               ; Incomplete set of assignments ;
; TED[20]               ; Incomplete set of assignments ;
; TED[21]               ; Incomplete set of assignments ;
; TED[22]               ; Incomplete set of assignments ;
; TED[23]               ; Incomplete set of assignments ;
; TED[24]               ; Incomplete set of assignments ;
; TED[25]               ; Incomplete set of assignments ;
; TED[26]               ; Incomplete set of assignments ;
; TED[27]               ; Incomplete set of assignments ;
; TED[28]               ; Incomplete set of assignments ;
; TED[29]               ; Incomplete set of assignments ;
; TED[30]               ; Incomplete set of assignments ;
; TED[31]               ; Incomplete set of assignments ;
; EXTINT4               ; Incomplete set of assignments ;
; EXTINT5               ; Incomplete set of assignments ;
; EXTINT6               ; Incomplete set of assignments ;
; EXTINT7               ; Incomplete set of assignments ;
; TXD_232[0]            ; Incomplete set of assignments ;
; TXD_232[1]            ; Incomplete set of assignments ;
; ADC_CLOCK             ; Incomplete set of assignments ;
; ADC1_D[0]             ; Incomplete set of assignments ;
; ADC1_D[1]             ; Incomplete set of assignments ;
; ADC2_D[0]             ; Incomplete set of assignments ;
; ADC2_D[1]             ; Incomplete set of assignments ;
; ADC3_D[0]             ; Incomplete set of assignments ;
; ADC3_D[1]             ; Incomplete set of assignments ;
; ADC4_D[0]             ; Incomplete set of assignments ;
; ADC4_D[1]             ; Incomplete set of assignments ;
; ADC1_PDWN             ; Incomplete set of assignments ;
; ADC2_PDWN             ; Incomplete set of assignments ;
; ADC3_PDWN             ; Incomplete set of assignments ;
; ADC4_PDWN             ; Incomplete set of assignments ;
; DAC1_CLK              ; Incomplete set of assignments ;
; DAC2_CLK              ; Incomplete set of assignments ;
; DAC3_CLK              ; Incomplete set of assignments ;
; DAC4_CLK              ; Incomplete set of assignments ;
; DAC1_D[0]             ; Incomplete set of assignments ;
; DAC1_D[1]             ; Incomplete set of assignments ;
; DAC1_D[2]             ; Incomplete set of assignments ;
; DAC1_D[3]             ; Incomplete set of assignments ;
; DAC1_D[4]             ; Incomplete set of assignments ;
; DAC1_D[5]             ; Incomplete set of assignments ;
; DAC1_D[6]             ; Incomplete set of assignments ;
; DAC1_D[7]             ; Incomplete set of assignments ;
; DAC1_D[8]             ; Incomplete set of assignments ;
; DAC1_D[9]             ; Incomplete set of assignments ;
; DAC1_D[10]            ; Incomplete set of assignments ;
; DAC1_D[11]            ; Incomplete set of assignments ;
; DAC1_D[12]            ; Incomplete set of assignments ;
; DAC1_D[13]            ; Incomplete set of assignments ;
; DAC2_D[0]             ; Incomplete set of assignments ;
; DAC2_D[1]             ; Incomplete set of assignments ;
; DAC2_D[2]             ; Incomplete set of assignments ;
; DAC2_D[3]             ; Incomplete set of assignments ;
; DAC2_D[4]             ; Incomplete set of assignments ;
; DAC2_D[5]             ; Incomplete set of assignments ;
; DAC2_D[6]             ; Incomplete set of assignments ;
; DAC2_D[7]             ; Incomplete set of assignments ;
; DAC2_D[8]             ; Incomplete set of assignments ;
; DAC2_D[9]             ; Incomplete set of assignments ;
; DAC2_D[10]            ; Incomplete set of assignments ;
; DAC2_D[11]            ; Incomplete set of assignments ;
; DAC2_D[12]            ; Incomplete set of assignments ;
; DAC2_D[13]            ; Incomplete set of assignments ;
; DAC3_D[0]             ; Incomplete set of assignments ;
; DAC3_D[1]             ; Incomplete set of assignments ;
; DAC3_D[2]             ; Incomplete set of assignments ;
; DAC3_D[3]             ; Incomplete set of assignments ;
; DAC3_D[4]             ; Incomplete set of assignments ;
; DAC3_D[5]             ; Incomplete set of assignments ;
; DAC3_D[6]             ; Incomplete set of assignments ;
; DAC3_D[7]             ; Incomplete set of assignments ;
; DAC3_D[8]             ; Incomplete set of assignments ;
; DAC3_D[9]             ; Incomplete set of assignments ;
; DAC3_D[10]            ; Incomplete set of assignments ;
; DAC3_D[11]            ; Incomplete set of assignments ;
; DAC3_D[12]            ; Incomplete set of assignments ;
; DAC3_D[13]            ; Incomplete set of assignments ;
; DAC4_D[0]             ; Incomplete set of assignments ;
; DAC4_D[1]             ; Incomplete set of assignments ;
; DAC4_D[2]             ; Incomplete set of assignments ;
; DAC4_D[3]             ; Incomplete set of assignments ;
; DAC4_D[4]             ; Incomplete set of assignments ;
; DAC4_D[5]             ; Incomplete set of assignments ;
; DAC4_D[6]             ; Incomplete set of assignments ;
; DAC4_D[7]             ; Incomplete set of assignments ;
; DAC4_D[8]             ; Incomplete set of assignments ;
; DAC4_D[9]             ; Incomplete set of assignments ;
; DAC4_D[10]            ; Incomplete set of assignments ;
; DAC4_D[11]            ; Incomplete set of assignments ;
; DAC4_D[12]            ; Incomplete set of assignments ;
; DAC4_D[13]            ; Incomplete set of assignments ;
; DAC1_PDWN             ; Incomplete set of assignments ;
; DAC2_PDWN             ; Incomplete set of assignments ;
; DAC3_PDWN             ; Incomplete set of assignments ;
; DAC4_PDWN             ; Incomplete set of assignments ;
; TECLKOUT              ; Incomplete set of assignments ;
; CLK_NX                ; Incomplete set of assignments ;
; ADC1_D[2]             ; Incomplete set of assignments ;
; ADC1_CLK              ; Incomplete set of assignments ;
; ADC1_D[12]            ; Incomplete set of assignments ;
; ADC1_D[13]            ; Incomplete set of assignments ;
; ADC1_D[3]             ; Incomplete set of assignments ;
; ADC1_D[4]             ; Incomplete set of assignments ;
; ADC1_D[5]             ; Incomplete set of assignments ;
; ADC1_D[6]             ; Incomplete set of assignments ;
; ADC1_D[7]             ; Incomplete set of assignments ;
; ADC1_D[8]             ; Incomplete set of assignments ;
; ADC1_D[9]             ; Incomplete set of assignments ;
; ADC1_D[10]            ; Incomplete set of assignments ;
; ADC1_D[11]            ; Incomplete set of assignments ;
; ADC2_D[2]             ; Incomplete set of assignments ;
; ADC2_CLK              ; Incomplete set of assignments ;
; ADC2_D[12]            ; Incomplete set of assignments ;
; ADC2_D[13]            ; Incomplete set of assignments ;
; ADC2_D[3]             ; Incomplete set of assignments ;
; ADC2_D[4]             ; Incomplete set of assignments ;
; ADC2_D[5]             ; Incomplete set of assignments ;
; ADC2_D[6]             ; Incomplete set of assignments ;
; ADC2_D[7]             ; Incomplete set of assignments ;
; ADC2_D[8]             ; Incomplete set of assignments ;
; ADC2_D[9]             ; Incomplete set of assignments ;
; ADC2_D[10]            ; Incomplete set of assignments ;
; ADC2_D[11]            ; Incomplete set of assignments ;
; ADC3_D[2]             ; Incomplete set of assignments ;
; ADC3_CLK              ; Incomplete set of assignments ;
; ADC3_D[12]            ; Incomplete set of assignments ;
; ADC3_D[13]            ; Incomplete set of assignments ;
; ADC3_D[3]             ; Incomplete set of assignments ;
; ADC3_D[4]             ; Incomplete set of assignments ;
; ADC3_D[5]             ; Incomplete set of assignments ;
; ADC3_D[6]             ; Incomplete set of assignments ;
; ADC3_D[7]             ; Incomplete set of assignments ;
; ADC3_D[8]             ; Incomplete set of assignments ;
; ADC3_D[9]             ; Incomplete set of assignments ;
; ADC3_D[10]            ; Incomplete set of assignments ;
; ADC3_D[11]            ; Incomplete set of assignments ;
; ADC4_D[2]             ; Incomplete set of assignments ;
; ADC4_CLK              ; Incomplete set of assignments ;
; ADC4_D[12]            ; Incomplete set of assignments ;
; ADC4_D[13]            ; Incomplete set of assignments ;
; ADC4_D[3]             ; Incomplete set of assignments ;
; ADC4_D[4]             ; Incomplete set of assignments ;
; ADC4_D[5]             ; Incomplete set of assignments ;
; ADC4_D[6]             ; Incomplete set of assignments ;
; ADC4_D[7]             ; Incomplete set of assignments ;
; ADC4_D[8]             ; Incomplete set of assignments ;
; ADC4_D[9]             ; Incomplete set of assignments ;
; ADC4_D[10]            ; Incomplete set of assignments ;
; ADC4_D[11]            ; Incomplete set of assignments ;
; TEA[2]                ; Incomplete set of assignments ;
; TEA[3]                ; Incomplete set of assignments ;
; TCE2n                 ; Incomplete set of assignments ;
; TEA[20]               ; Incomplete set of assignments ;
; TEA[21]               ; Incomplete set of assignments ;
; TEA[18]               ; Incomplete set of assignments ;
; TEA[19]               ; Incomplete set of assignments ;
; TSDWEn                ; Incomplete set of assignments ;
; TEA[10]               ; Incomplete set of assignments ;
; TEA[14]               ; Incomplete set of assignments ;
; TEA[11]               ; Incomplete set of assignments ;
; TEA[16]               ; Incomplete set of assignments ;
; TEA[12]               ; Incomplete set of assignments ;
; TEA[8]                ; Incomplete set of assignments ;
; TEA[6]                ; Incomplete set of assignments ;
; TEA[4]                ; Incomplete set of assignments ;
; TEA[15]               ; Incomplete set of assignments ;
; TEA[5]                ; Incomplete set of assignments ;
; TEA[13]               ; Incomplete set of assignments ;
; TEA[9]                ; Incomplete set of assignments ;
; TEA[7]                ; Incomplete set of assignments ;
; TEA[17]               ; Incomplete set of assignments ;
; TSDRASn               ; Incomplete set of assignments ;
; RXD_232[0]            ; Incomplete set of assignments ;
; RXD_232[1]            ; Incomplete set of assignments ;
; altera_reserved_tms   ; Incomplete set of assignments ;
; altera_reserved_tck   ; Incomplete set of assignments ;
; altera_reserved_tdi   ; Incomplete set of assignments ;
; altera_reserved_ntrst ; Incomplete set of assignments ;
; altera_reserved_tdo   ; Incomplete set of assignments ;
+-----------------------+-------------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 2477 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2477 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:sld_hub_inst           ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst           ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1189    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 1147    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst           ; 141     ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                                                     ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Resource                        ; Stratix II EP2S90    ; HC210W       ; HC210        ; HC220        ; HC220        ; HC230         ; HC240         ; HC240         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Migration Compatibility         ;                      ; None         ; None         ; None         ; None         ; Medium        ; None          ; None          ;
; Primary Migration Constraint    ;                      ; Package      ; Package      ; Package      ; Package      ; Package       ; Package       ; Package       ;
; Package                         ; FBGA - 1020          ; FBGA - 484   ; FBGA - 484   ; FBGA - 672   ; FBGA - 780   ; FBGA - 1020   ; FBGA - 1020   ; FBGA - 1508   ;
; Logic                           ; --                   ; 3%           ; 3%           ; 2%           ; 2%           ; 1%            ; 1%            ; 1%            ;
;   -- Logic cells                ; 1586                 ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements               ; 0                    ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                      ; 194                  ; 194 / 309    ; 194 / 335    ; 194 / 493    ; 194 / 495    ; 194 / 699     ; 194 / 743     ; 194 / 952     ;
;   -- Differential Input         ; 0                    ; 0 / 66       ; 0 / 70       ; 0 / 90       ; 0 / 90       ; 0 / 128       ; 0 / 224       ; 0 / 272       ;
;   -- Differential Output        ; 0                    ; 0 / 44       ; 0 / 50       ; 0 / 70       ; 0 / 70       ; 0 / 112       ; 0 / 200       ; 0 / 256       ;
;   -- PCI / PCI-X                ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                         ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                        ; 0                    ; 0 / 8        ; 0 / 8        ; 0 / 18       ; 0 / 18       ; 0 / 72        ; 0 / 72        ; 0 / 72        ;
; Memory                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                      ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks   ; 52                   ; 52 / 190     ; 52 / 190     ; 52 / 408     ; 52 / 408     ; 52 / 614      ; 52 / 816      ; 52 / 816      ;
; PLLs                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                   ; 1                    ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4         ; 1 / 4         ; 1 / 4         ;
;   -- Fast                       ; 0                    ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4         ; 0 / 8         ; 0 / 8         ;
; DLLs                            ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 2         ; 0 / 2         ; 0 / 2         ;
; SERDES                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                         ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                         ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                   ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update              ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                       ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1         ; 1 / 1         ; 1 / 1         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/tttt/ADDA/MultiFunctionSampProc_FPGA/MultiFunctionSampProc.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                  ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Combinational ALUTs                                                               ; 755 / 72,768 ( 1 % )                                                                   ;
; Dedicated logic registers                                                         ; 1,395 / 72,768 ( 2 % )                                                                 ;
;                                                                                   ;                                                                                        ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                        ;
;     -- 7 input functions                                                          ; 7                                                                                      ;
;     -- 6 input functions                                                          ; 34                                                                                     ;
;     -- 5 input functions                                                          ; 137                                                                                    ;
;     -- 4 input functions                                                          ; 99                                                                                     ;
;     -- <=3 input functions                                                        ; 478                                                                                    ;
;                                                                                   ;                                                                                        ;
; Combinational ALUTs by mode                                                       ;                                                                                        ;
;     -- normal mode                                                                ; 418                                                                                    ;
;     -- extended LUT mode                                                          ; 7                                                                                      ;
;     -- arithmetic mode                                                            ; 330                                                                                    ;
;     -- shared arithmetic mode                                                     ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; Logic utilization                                                                 ; 1,621 / 72,768 ( 2 % )                                                                 ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1586                                                                                   ;
;         -- Combinational with no register                                         ; 191                                                                                    ;
;         -- Register only                                                          ; 831                                                                                    ;
;         -- Combinational with a register                                          ; 564                                                                                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -26                                                                                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 61                                                                                     ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 7                                                                                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 22                                                                                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 12                                                                                     ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 19                                                                                     ;
;         -- Unavailable due to LAB input limits                                    ; 1                                                                                      ;
;                                                                                   ;                                                                                        ;
; Total registers*                                                                  ; 1,395 / 77,162 ( 2 % )                                                                 ;
;     -- Dedicated logic registers                                                  ; 1,395 / 72,768 ( 2 % )                                                                 ;
;     -- I/O registers                                                              ; 0 / 4,394 ( 0 % )                                                                      ;
;                                                                                   ;                                                                                        ;
; ALMs:  partially or completely used                                               ; 843 / 36,384 ( 2 % )                                                                   ;
;                                                                                   ;                                                                                        ;
; Total LABs:  partially or completely used                                         ; 149 / 4,548 ( 3 % )                                                                    ;
;                                                                                   ;                                                                                        ;
; User inserted logic elements                                                      ; 0                                                                                      ;
; Virtual pins                                                                      ; 0                                                                                      ;
; I/O pins                                                                          ; 194 / 759 ( 26 % )                                                                     ;
;     -- Clock pins                                                                 ; 2 / 20 ( 10 % )                                                                        ;
; Global signals                                                                    ; 8                                                                                      ;
; M512s                                                                             ; 0 / 488 ( 0 % )                                                                        ;
; M4Ks                                                                              ; 52 / 408 ( 13 % )                                                                      ;
; M-RAMs                                                                            ; 0 / 4 ( 0 % )                                                                          ;
; Total block memory bits                                                           ; 212,992 / 4,520,448 ( 5 % )                                                            ;
; Total block memory implementation bits                                            ; 239,616 / 4,520,448 ( 5 % )                                                            ;
; DSP block 9-bit elements                                                          ; 0 / 384 ( 0 % )                                                                        ;
; PLLs                                                                              ; 1 / 12 ( 8 % )                                                                         ;
; Global clocks                                                                     ; 8 / 16 ( 50 % )                                                                        ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                                                         ;
; SERDES transmitters                                                               ; 0 / 118 ( 0 % )                                                                        ;
; SERDES receivers                                                                  ; 0 / 118 ( 0 % )                                                                        ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                        ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                                                                           ;
; Peak interconnect usage (total/H/V)                                               ; 5% / 6% / 6%                                                                           ;
; Maximum fan-out node                                                              ; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0~clkctrl                            ;
; Maximum fan-out                                                                   ; 553                                                                                    ;
; Highest non-global fan-out signal                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                                                        ; 169                                                                                    ;
; Total fan-out                                                                     ; 8691                                                                                   ;
; Average fan-out                                                                   ; 2.99                                                                                   ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                      ;
+------------------------------------------------------------------+-----------------------+--------------------------------+----------------------+
; Statistic                                                        ; Top                   ; sld_signaltap:auto_signaltap_0 ; sld_hub:sld_hub_inst ;
+------------------------------------------------------------------+-----------------------+--------------------------------+----------------------+
; Difficulty Clustering Region                                     ; Low                   ; Low                            ; Low                  ;
;                                                                  ;                       ;                                ;                      ;
; Combinational ALUTs                                              ; 451 / 72768 ( < 1 % ) ; 236 / 72768 ( < 1 % )          ; 68 / 72768 ( < 1 % ) ;
; Dedicated logic registers                                        ; 457 / 72768 ( < 1 % ) ; 865 / 72768 ( 1 % )            ; 73 / 72768 ( < 1 % ) ;
;                                                                  ;                       ;                                ;                      ;
; Combinational ALUT usage by number of inputs                     ;                       ;                                ;                      ;
;     -- 7 input functions                                         ; 2                     ; 4                              ; 1                    ;
;     -- 6 input functions                                         ; 20                    ; 9                              ; 5                    ;
;     -- 5 input functions                                         ; 58                    ; 67                             ; 12                   ;
;     -- 4 input functions                                         ; 64                    ; 21                             ; 14                   ;
;     -- <=3 input functions                                       ; 307                   ; 135                            ; 36                   ;
;                                                                  ;                       ;                                ;                      ;
; Combinational ALUTs by mode                                      ;                       ;                                ;                      ;
;     -- normal mode                                               ; 184                   ; 172                            ; 62                   ;
;     -- extended LUT mode                                         ; 2                     ; 4                              ; 1                    ;
;     -- arithmetic mode                                           ; 265                   ; 60                             ; 5                    ;
;     -- shared arithmetic mode                                    ; 0                     ; 0                              ; 0                    ;
;                                                                  ;                       ;                                ;                      ;
; Logic utilization                                                ;                       ;                                ;                      ;
;     -- Combinational ALUT/register pairs used in final Placement ; 554                   ; 939                            ; 93                   ;
;         -- Combinational with no register                        ; 97                    ; 74                             ; 20                   ;
;         -- Register only                                         ; 103                   ; 703                            ; 25                   ;
;         -- Combinational with a register                         ; 354                   ; 162                            ; 48                   ;
;                                                                  ;                       ;                                ;                      ;
; Total registers                                                  ; 457                   ; 865                            ; 73                   ;
; Dedicated logic registers                                        ; 457 / 72768 ( < 1 % ) ; 865 / 72768 ( 1 % )            ; 73 / 72768 ( < 1 % ) ;
; I/O registers                                                    ; 0                     ; 0                              ; 0                    ;
;                                                                  ;                       ;                                ;                      ;
; ALMs:  partially or completely used                              ; 301 / 36384 ( < 1 % ) ; 489 / 36384 ( 1 % )            ; 53 / 36384 ( < 1 % ) ;
;                                                                  ;                       ;                                ;                      ;
; Total LABs:  partially or completely used                        ; 70 / 4548 ( 1 % )     ; 96 / 4548 ( 2 % )              ; 13 / 4548 ( < 1 % )  ;
;                                                                  ;                       ;                                ;                      ;
; Virtual pins                                                     ; 0                     ; 0                              ; 0                    ;
; I/O pins                                                         ; 194                   ; 0                              ; 0                    ;
; DSP block 9-bit elements                                         ; 0 / 384 ( 0 % )       ; 0 / 384 ( 0 % )                ; 0 / 384 ( 0 % )      ;
; Total block memory bits                                          ; 114688                ; 98304                          ; 0                    ;
; Total block memory implementation bits                           ; 129024                ; 110592                         ; 0                    ;
; JTAG                                                             ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ;
; PLL                                                              ; 1 / 12 ( 8 % )        ; 0 / 12 ( 0 % )                 ; 0 / 12 ( 0 % )       ;
; M4K                                                              ; 28 / 408 ( 6 % )      ; 24 / 408 ( 5 % )               ; 0 / 408 ( 0 % )      ;
; Clock control block                                              ; 5 / 72 ( 6 % )        ; 1 / 72 ( 1 % )                 ; 2 / 72 ( 2 % )       ;
;                                                                  ;                       ;                                ;                      ;
; Connections                                                      ;                       ;                                ;                      ;
;     -- Input Connections                                         ; 1                     ; 1111                           ; 110                  ;
;     -- Registered Input Connections                              ; 0                     ; 936                            ; 82                   ;
;     -- Output Connections                                        ; 1114                  ; 1                              ; 107                  ;
;     -- Registered Output Connections                             ; 96                    ; 0                              ; 106                  ;
;                                                                  ;                       ;                                ;                      ;
; Internal Connections                                             ;                       ;                                ;                      ;
;     -- Total Connections                                         ; 4702                  ; 4614                           ; 646                  ;
;     -- Registered Connections                                    ; 1472                  ; 2754                           ; 444                  ;
;                                                                  ;                       ;                                ;                      ;
; External Connections                                             ;                       ;                                ;                      ;
;     -- Top                                                       ; 0                     ; 1013                           ; 102                  ;
;     -- sld_signaltap:auto_signaltap_0                            ; 1013                  ; 0                              ; 99                   ;
;     -- sld_hub:sld_hub_inst                                      ; 102                   ; 99                             ; 16                   ;
;                                                                  ;                       ;                                ;                      ;
; Partition Interface                                              ;                       ;                                ;                      ;
;     -- Input Ports                                               ; 91                    ; 153                            ; 18                   ;
;     -- Output Ports                                              ; 124                   ; 106                            ; 36                   ;
;     -- Bidir Ports                                               ; 32                    ; 0                              ; 0                    ;
;                                                                  ;                       ;                                ;                      ;
; Registered Ports                                                 ;                       ;                                ;                      ;
;     -- Registered Input Ports                                    ; 0                     ; 51                             ; 4                    ;
;     -- Registered Output Ports                                   ; 0                     ; 1                              ; 26                   ;
;                                                                  ;                       ;                                ;                      ;
; Port Connectivity                                                ;                       ;                                ;                      ;
;     -- Input Ports driven by GND                                 ; 0                     ; 0                              ; 1                    ;
;     -- Output Ports driven by GND                                ; 0                     ; 0                              ; 0                    ;
;     -- Input Ports driven by VCC                                 ; 0                     ; 0                              ; 0                    ;
;     -- Output Ports driven by VCC                                ; 0                     ; 0                              ; 0                    ;
;     -- Input Ports with no Source                                ; 0                     ; 35                             ; 0                    ;
;     -- Output Ports with no Source                               ; 0                     ; 0                              ; 0                    ;
;     -- Input Ports with no Fanout                                ; 0                     ; 40                             ; 1                    ;
;     -- Output Ports with no Fanout                               ; 0                     ; 97                             ; 14                   ;
+------------------------------------------------------------------+-----------------------+--------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC1_CLK   ; R5    ; 5        ; 89           ; 41           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[0]  ; R4    ; 5        ; 89           ; 41           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[10] ; N3    ; 5        ; 89           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[11] ; N2    ; 5        ; 89           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[12] ; M9    ; 5        ; 89           ; 53           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[13] ; M8    ; 5        ; 89           ; 53           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[1]  ; R3    ; 5        ; 89           ; 39           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[2]  ; P7    ; 5        ; 89           ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[3]  ; P6    ; 5        ; 89           ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[4]  ; P5    ; 5        ; 89           ; 44           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[5]  ; P4    ; 5        ; 89           ; 44           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[6]  ; P2    ; 5        ; 89           ; 38           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[7]  ; P1    ; 5        ; 89           ; 38           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[8]  ; N5    ; 5        ; 89           ; 44           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC1_D[9]  ; N4    ; 5        ; 89           ; 44           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_CLK   ; M6    ; 5        ; 89           ; 49           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[0]  ; M4    ; 5        ; 89           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[10] ; L1    ; 5        ; 89           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[11] ; K9    ; 5        ; 89           ; 56           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[12] ; K8    ; 5        ; 89           ; 56           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[13] ; K7    ; 5        ; 89           ; 57           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[1]  ; M3    ; 5        ; 89           ; 43           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[2]  ; M1    ; 5        ; 89           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[3]  ; L8    ; 5        ; 89           ; 55           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[4]  ; L7    ; 5        ; 89           ; 55           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[5]  ; L6    ; 5        ; 89           ; 52           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[6]  ; L5    ; 5        ; 89           ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[7]  ; L4    ; 5        ; 89           ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[8]  ; L3    ; 5        ; 89           ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC2_D[9]  ; L2    ; 5        ; 89           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_CLK   ; K4    ; 5        ; 89           ; 47           ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[0]  ; K3    ; 5        ; 89           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[10] ; H6    ; 5        ; 89           ; 60           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[11] ; H5    ; 5        ; 89           ; 60           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[12] ; H4    ; 5        ; 89           ; 58           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[13] ; H3    ; 5        ; 89           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[1]  ; K2    ; 5        ; 89           ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[2]  ; J9    ; 5        ; 89           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[3]  ; J8    ; 5        ; 89           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[4]  ; J7    ; 5        ; 89           ; 59           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[5]  ; J6    ; 5        ; 89           ; 59           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[6]  ; J4    ; 5        ; 89           ; 50           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[7]  ; J3    ; 5        ; 89           ; 50           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[8]  ; J2    ; 5        ; 89           ; 48           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC3_D[9]  ; J1    ; 5        ; 89           ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_CLK   ; H1    ; 5        ; 89           ; 49           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[0]  ; G6    ; 5        ; 89           ; 59           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[10] ; E3    ; 5        ; 89           ; 56           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[11] ; E2    ; 5        ; 89           ; 55           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[12] ; E1    ; 5        ; 89           ; 55           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[13] ; D2    ; 5        ; 89           ; 57           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[1]  ; G5    ; 5        ; 89           ; 59           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[2]  ; G3    ; 5        ; 89           ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[3]  ; G2    ; 5        ; 89           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[4]  ; G1    ; 5        ; 89           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[5]  ; F4    ; 5        ; 89           ; 54           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[6]  ; F3    ; 5        ; 89           ; 54           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[7]  ; F2    ; 5        ; 89           ; 53           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[8]  ; F1    ; 5        ; 89           ; 53           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC4_D[9]  ; E4    ; 5        ; 89           ; 56           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK_NX     ; AM16  ; 7        ; 52           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RXD_232[0] ; U23   ; 1        ; 0            ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RXD_232[1] ; V30   ; 1        ; 0            ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCE2n      ; K29   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[10]    ; L27   ; 2        ; 0            ; 56           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[11]    ; M32   ; 2        ; 0            ; 40           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[12]    ; M29   ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[13]    ; M30   ; 2        ; 0            ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[14]    ; M31   ; 2        ; 0            ; 40           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[15]    ; M26   ; 2        ; 0            ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[16]    ; M27   ; 2        ; 0            ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[17]    ; M24   ; 2        ; 0            ; 53           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[18]    ; M25   ; 2        ; 0            ; 53           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[19]    ; N31   ; 2        ; 0            ; 41           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[20]    ; N30   ; 2        ; 0            ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[21]    ; N29   ; 2        ; 0            ; 44           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[2]     ; K30   ; 2        ; 0            ; 47           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[3]     ; K25   ; 2        ; 0            ; 60           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[4]     ; K26   ; 2        ; 0            ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[5]     ; L31   ; 2        ; 0            ; 42           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[6]     ; L32   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[7]     ; K24   ; 2        ; 0            ; 60           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[8]     ; L29   ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEA[9]     ; L30   ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TECLKOUT   ; U32   ; 1        ; 0            ; 31           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TSDRASn    ; L28   ; 2        ; 0            ; 56           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TSDWEn     ; L25   ; 2        ; 0            ; 55           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; ADC1_PDWN  ; R2    ; 5        ; 89           ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; ADC2_PDWN  ; M2    ; 5        ; 89           ; 40           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; ADC3_PDWN  ; K1    ; 5        ; 89           ; 46           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; ADC4_PDWN  ; G4    ; 5        ; 89           ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; ADC_CLOCK  ; T5    ; 5        ; 89           ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_CLK   ; AD8   ; 6        ; 89           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[0]  ; AD9   ; 6        ; 89           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[10] ; AF4   ; 6        ; 89           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[11] ; AF5   ; 6        ; 89           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[12] ; AF6   ; 6        ; 89           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[13] ; AG1   ; 6        ; 89           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[1]  ; AE1   ; 6        ; 89           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[2]  ; AE2   ; 6        ; 89           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[3]  ; AE3   ; 6        ; 89           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[4]  ; AE4   ; 6        ; 89           ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[5]  ; AE5   ; 6        ; 89           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[6]  ; AE6   ; 6        ; 89           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[7]  ; AF1   ; 6        ; 89           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[8]  ; AF2   ; 6        ; 89           ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_D[9]  ; AF3   ; 6        ; 89           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC1_PDWN  ; AG2   ; 6        ; 89           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_CLK   ; AB7   ; 6        ; 89           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[0]  ; AB8   ; 6        ; 89           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[10] ; AD2   ; 6        ; 89           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[11] ; AD3   ; 6        ; 89           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[12] ; AD4   ; 6        ; 89           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[13] ; AD6   ; 6        ; 89           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[1]  ; AC1   ; 6        ; 89           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[2]  ; AC2   ; 6        ; 89           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[3]  ; AC3   ; 6        ; 89           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[4]  ; AC4   ; 6        ; 89           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[5]  ; AC6   ; 6        ; 89           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[6]  ; AC7   ; 6        ; 89           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[7]  ; AC8   ; 6        ; 89           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[8]  ; AC9   ; 6        ; 89           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_D[9]  ; AD1   ; 6        ; 89           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC2_PDWN  ; AD7   ; 6        ; 89           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_CLK   ; Y5    ; 6        ; 89           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[0]  ; Y6    ; 6        ; 89           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[10] ; AB2   ; 6        ; 89           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[11] ; AB3   ; 6        ; 89           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[12] ; AB4   ; 6        ; 89           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[13] ; AB5   ; 6        ; 89           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[1]  ; AA1   ; 6        ; 89           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[2]  ; AA2   ; 6        ; 89           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[3]  ; AA3   ; 6        ; 89           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[4]  ; AA4   ; 6        ; 89           ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[5]  ; AA6   ; 6        ; 89           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[6]  ; AA7   ; 6        ; 89           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[7]  ; AA8   ; 6        ; 89           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[8]  ; AA9   ; 6        ; 89           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_D[9]  ; AB1   ; 6        ; 89           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC3_PDWN  ; AB6   ; 6        ; 89           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_CLK   ; V2    ; 6        ; 89           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[0]  ; V3    ; 6        ; 89           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[10] ; W7    ; 6        ; 89           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[11] ; W8    ; 6        ; 89           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[12] ; Y2    ; 6        ; 89           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[13] ; Y3    ; 6        ; 89           ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[1]  ; V4    ; 6        ; 89           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[2]  ; V5    ; 6        ; 89           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[3]  ; V6    ; 6        ; 89           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[4]  ; V7    ; 6        ; 89           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[5]  ; W1    ; 6        ; 89           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[6]  ; W2    ; 6        ; 89           ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[7]  ; W4    ; 6        ; 89           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[8]  ; W5    ; 6        ; 89           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_D[9]  ; W6    ; 6        ; 89           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; DAC4_PDWN  ; Y4    ; 6        ; 89           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; EXTINT4    ; D31   ; 2        ; 0            ; 57           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; EXTINT5    ; D32   ; 2        ; 0            ; 57           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; EXTINT6    ; E31   ; 2        ; 0            ; 52           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; EXTINT7    ; E32   ; 2        ; 0            ; 52           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TXD_232[0] ; U22   ; 1        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TXD_232[1] ; V31   ; 1        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                      ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; TED[0]  ; T22   ; 2        ; 0            ; 38           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[10] ; P26   ; 2        ; 0            ; 45           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[11] ; P27   ; 2        ; 0            ; 45           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[12] ; P28   ; 2        ; 0            ; 46           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[13] ; P29   ; 2        ; 0            ; 46           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[14] ; P32   ; 2        ; 0            ; 39           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[15] ; P31   ; 2        ; 0            ; 39           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[16] ; J27   ; 2        ; 0            ; 57           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[17] ; J29   ; 2        ; 0            ; 53           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[18] ; J30   ; 2        ; 0            ; 53           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[19] ; J31   ; 2        ; 0            ; 48           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[1]  ; T23   ; 2        ; 0            ; 38           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[20] ; J32   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[21] ; H28   ; 2        ; 0            ; 59           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[22] ; H29   ; 2        ; 0            ; 54           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[23] ; H27   ; 2        ; 0            ; 59           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[24] ; H31   ; 2        ; 0            ; 49           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[25] ; H30   ; 2        ; 0            ; 54           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[26] ; H32   ; 2        ; 0            ; 49           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[27] ; G27   ; 2        ; 0            ; 59           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[28] ; G30   ; 2        ; 0            ; 55           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[29] ; G29   ; 2        ; 0            ; 55           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[2]  ; T27   ; 2        ; 0            ; 39           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[30] ; G28   ; 2        ; 0            ; 59           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[31] ; G31   ; 2        ; 0            ; 50           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[3]  ; T28   ; 2        ; 0            ; 39           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[4]  ; R27   ; 2        ; 0            ; 43           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[5]  ; R28   ; 2        ; 0            ; 40           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[6]  ; R29   ; 2        ; 0            ; 40           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[7]  ; R30   ; 2        ; 0            ; 38           ; 3           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[8]  ; R31   ; 2        ; 0            ; 38           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
; TED[9]  ; P25   ; 2        ; 0            ; 44           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 96 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 59 / 96 ( 61 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 88 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 88 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 65 / 96 ( 68 % ) ; 3.3V          ; --           ;
; 6        ; 64 / 96 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 88 ( 1 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 86 ( 0 % )   ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 723        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 727        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 731        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 739        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 742        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 747        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 759        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 774        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 779        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 795        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ; 807        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 809        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A19      ; 819        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ; 843        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 844        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 863        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 867        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 875        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 874        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ; 891        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A28      ; 890        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ; 898        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A30      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A31      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 563        ; 6        ; DAC3_D[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 561        ; 6        ; DAC3_D[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 559        ; 6        ; DAC3_D[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 557        ; 6        ; DAC3_D[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA6      ; 530        ; 6        ; DAC3_D[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 528        ; 6        ; DAC3_D[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 518        ; 6        ; DAC3_D[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 516        ; 6        ; DAC3_D[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 522        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ; 520        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA12     ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 7        ; VCCPD7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ;            ; 7        ; VCCPD7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA16     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA17     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 8        ; VCCPD8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ; 8        ; VCCPD8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 195        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 193        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 187        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 185        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 163        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 161        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA29     ; 150        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 148        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA31     ; 138        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA32     ; 136        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 551        ; 6        ; DAC3_D[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 549        ; 6        ; DAC3_D[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 547        ; 6        ; DAC3_D[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 545        ; 6        ; DAC3_D[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 514        ; 6        ; DAC3_D[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 512        ; 6        ; DAC3_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 506        ; 6        ; DAC2_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ; 504        ; 6        ; DAC2_D[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB9      ; 510        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB10     ; 508        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB11     ; 452        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 449        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 424        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 408        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 384        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 366        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 339        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 328        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 314        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 292        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 256        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 199        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 197        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 191        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 189        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 166        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 164        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB29     ; 158        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 156        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB31     ; 146        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB32     ; 144        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 543        ; 6        ; DAC2_D[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 541        ; 6        ; DAC2_D[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 539        ; 6        ; DAC2_D[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 537        ; 6        ; DAC2_D[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 498        ; 6        ; DAC2_D[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 496        ; 6        ; DAC2_D[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ; 502        ; 6        ; DAC2_D[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC9      ; 500        ; 6        ; DAC2_D[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC10     ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC11     ; 448        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 442        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 416        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 394        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 368        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 367        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 347        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 336        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 316        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 312        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 268        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 252        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 250        ; 8        ; ^VCCSEL                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 203        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 201        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 179        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 177        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC29     ; 186        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 184        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC31     ; 162        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC32     ; 160        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 535        ; 6        ; DAC2_D[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 533        ; 6        ; DAC2_D[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 519        ; 6        ; DAC2_D[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 517        ; 6        ; DAC2_D[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ;            ; 6        ; VREFB6                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 490        ; 6        ; DAC2_D[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 488        ; 6        ; DAC2_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 494        ; 6        ; DAC1_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD9      ; 492        ; 6        ; DAC1_D[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD10     ; 454        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 440        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 426        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 400        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 376        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ;            ;          ; VCCD_PLL6                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD16     ;            ;          ; GNDA_PLL6                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; GNDA_PLL12                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 338        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 324        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 304        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 284        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 260        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 254        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 207        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 205        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ; 175        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 173        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ;            ; 1        ; VREFB1                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD29     ; 190        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 188        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD31     ; 170        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD32     ; 168        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 531        ; 6        ; DAC1_D[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 529        ; 6        ; DAC1_D[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 527        ; 6        ; DAC1_D[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 525        ; 6        ; DAC1_D[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ; 503        ; 6        ; DAC1_D[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE6      ; 501        ; 6        ; DAC1_D[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE7      ;            ;          ; VCCA_PLL9                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE8      ;            ;          ; VCCD_PLL9                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE9      ; 455        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 451        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 434        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 418        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 402        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 378        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ;            ;          ; VCCA_PLL6                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE16     ;            ;          ; GNDA_PLL6                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE17     ;            ;          ; GNDA_PLL12                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE18     ;            ;          ; VCCD_PLL12                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE19     ; 326        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 315        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 294        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 258        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 253        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 246        ; 8        ; altera_reserved_tms                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AE25     ; 211        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ; 209        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 215        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 213        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 198        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 196        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE31     ; 174        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE32     ; 172        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 523        ; 6        ; DAC1_D[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 521        ; 6        ; DAC1_D[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 511        ; 6        ; DAC1_D[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 509        ; 6        ; DAC1_D[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ; 487        ; 6        ; DAC1_D[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF6      ; 485        ; 6        ; DAC1_D[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF7      ;            ;          ; GNDA_PLL9                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF8      ; 457        ; 7        ; PLL_ENA                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF10     ; 404        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 407        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 405        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 380        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 386        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ;            ; 10       ; VCC_PLL6_OUT                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 12       ; VCC_PLL12_OUT                             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ;            ;          ; VCCA_PLL12                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF19     ; 327        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 298        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 278        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 259        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 255        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 245        ; 8        ; altera_reserved_tck                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AF25     ;            ;          ; VCCD_PLL8                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; VCCA_PLL8                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF27     ; 218        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 216        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 206        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 204        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF31     ; 178        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF32     ; 176        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ; 515        ; 6        ; DAC1_D[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG2      ; 513        ; 6        ; DAC1_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 495        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 493        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG5      ;            ; 6        ; VREFB6                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG7      ;            ;          ; GNDA_PLL9                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG8      ; 439        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 437        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 406        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 403        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 401        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 382        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG14     ; 383        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 377        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG16     ; 358        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ; 340        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 343        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 341        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 295        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ; 270        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 308        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 305        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 285        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 249        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ;            ;          ; GNDA_PLL8                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG27     ;            ;          ; GNDA_PLL8                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VREFB1                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG29     ; 210        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ; 208        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG31     ; 182        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG32     ; 180        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH1      ; 507        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 505        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 491        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH4      ; 489        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH5      ; 444        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH6      ; 438        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 436        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 435        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ; 433        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH11     ; 398        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH13     ; 381        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 379        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH15     ; 362        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 356        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 342        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 348        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 334        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 329        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 307        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH24     ; 290        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ; 287        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 288        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH28     ; 261        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH29     ; 214        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 212        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH31     ; 194        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH32     ; 192        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ; 499        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ2      ; 497        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ3      ; 461        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ4      ; 463        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ5      ; 446        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 428        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 420        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 412        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ;            ; 7        ; VREFB7                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ10     ; 413        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 397        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 390        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 372        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 374        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 360        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 363        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 352        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 350        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 332        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 331        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 320        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 311        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 309        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ;            ; 8        ; VREFB8                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ25     ; 291        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 280        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 272        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 264        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 240        ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ30     ; 242        ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ31     ; 202        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ32     ; 200        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AK1      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK2      ;            ; 7        ; VREFB7                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 458        ; 7        ; ^nIO_PULLUP                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK4      ; 447        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK5      ; 443        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 430        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 422        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 414        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 415        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 399        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 395        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 389        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ; 375        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK14     ;            ; 7        ; VREFB7                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK15     ; 365        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK16     ; 361        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK17     ; 354        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ; 349        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK19     ;            ; 8        ; VREFB8                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK20     ; 335        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 322        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 310        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 302        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 300        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 289        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 277        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ; 269        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK28     ; 267        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ; 263        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK30     ; 247        ; 8        ; altera_reserved_ntrst                     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AK31     ;            ; 8        ; VREFB8                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK32     ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AL1      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AL2      ; 456        ; 7        ; ^PORSEL                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL3      ; 459        ; 7        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL4      ; 445        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL5      ; 431        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL6      ; 427        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL7      ; 423        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL8      ; 419        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL9      ; 411        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL10     ; 396        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL11     ; 391        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL12     ; 387        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL13     ; 371        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL14     ; 373        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL15     ; 364        ; 10       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL16     ; 359        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL17     ; 353        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL18     ; 351        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL19     ; 344        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL20     ; 333        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL21     ; 323        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL22     ; 319        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL23     ; 303        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL24     ; 299        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL25     ; 283        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL26     ; 279        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL27     ; 275        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL28     ; 271        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL29     ; 265        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL30     ; 248        ; 8        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL31     ; 244        ; 8        ; altera_reserved_tdi                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AL32     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM3      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM4      ; 441        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM5      ; 429        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM6      ; 425        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM7      ; 421        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM8      ; 417        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM9      ; 409        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM10     ; 393        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM11     ; 388        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM12     ; 385        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM13     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM14     ; 369        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM15     ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM16     ; 357        ; 7        ; CLK_NX                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM17     ; 355        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM18     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM19     ; 345        ; 12       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM20     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM21     ; 321        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM22     ; 317        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM23     ; 301        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM24     ; 297        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM25     ; 282        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM26     ; 281        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM27     ; 273        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM28     ; 274        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM29     ; 266        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM30     ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM31     ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 708        ; 4        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; TEMPDIODEn                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 719        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 725        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 729        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 735        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 741        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 745        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 758        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 776        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 777        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 793        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 791        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 803        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 805        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 811        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 813        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 820        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 831        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 841        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 845        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 861        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 865        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 873        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 877        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 889        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 893        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 899        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ; 917        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B31      ; 918        ; 3        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B32      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ;            ; 4        ; VREFB4                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ; 704        ; 4        ; altera_reserved_tdo                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; C4       ; 717        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 721        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 728        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 737        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 744        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 743        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 757        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 761        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 773        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 789        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ; 4        ; VREFB4                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 801        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 804        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 810        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 815        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ;            ; 3        ; VREFB3                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ; 832        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C21      ; 842        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 847        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 862        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 864        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 882        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 879        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 895        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 897        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 901        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C30      ; 919        ; 3        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C31      ;            ; 3        ; VREFB3                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C32      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 663        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 661        ; 5        ; ADC4_D[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 703        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D4       ; 701        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D5       ; 718        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 726        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 733        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 751        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 760        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 763        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 775        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 792        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 790        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 800        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 802        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 812        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 814        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 829        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 833        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 854        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 853        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 855        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ;            ; 3        ; VREFB3                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 881        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 876        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 892        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 900        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D29      ; 2          ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D30      ; 0          ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D31      ; 42         ; 2        ; EXTINT4                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D32      ; 40         ; 2        ; EXTINT5                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 655        ; 5        ; ADC4_D[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 653        ; 5        ; ADC4_D[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 659        ; 5        ; ADC4_D[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 657        ; 5        ; ADC4_D[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 720        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 736        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 734        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 750        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 753        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 767        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 783        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 785        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 799        ; 9        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 808        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 822        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 816        ; 11       ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 830        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 835        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E22      ; 857        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 883        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 885        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 887        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E27      ; 884        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E28      ; 903        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E29      ; 38         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 36         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E31      ; 62         ; 2        ; EXTINT6                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E32      ; 60         ; 2        ; EXTINT7                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 647        ; 5        ; ADC4_D[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 645        ; 5        ; ADC4_D[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 651        ; 5        ; ADC4_D[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 649        ; 5        ; ADC4_D[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 5        ; VREFB5                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 706        ; 4        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 752        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 749        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 755        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 765        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 769        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 782        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 781        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 787        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 806        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 824        ; 3        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; F18      ; 821        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 823        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 828        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ; 886        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 856        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F23      ; 859        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 913        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ; 907        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F26      ;            ;          ; GNDA_PLL7                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F28      ;            ; 2        ; VREFB2                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F29      ; 46         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 44         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F31      ; 66         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F32      ; 64         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 639        ; 5        ; ADC4_D[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 637        ; 5        ; ADC4_D[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 643        ; 5        ; ADC4_D[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 641        ; 5        ; ADC4_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 671        ; 5        ; ADC4_D[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 669        ; 5        ; ADC4_D[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GNDA_PLL10                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GNDA_PLL10                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; TEMPDIODEp                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ; 766        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 768        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 771        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 784        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 778        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ;            ;          ; VCCA_PLL5                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GNDA_PLL5                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; GNDA_PLL11                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 825        ; 3        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; G20      ; 827        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 878        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 906        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 909        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G24      ; 915        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G25      ; 916        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G26      ;            ;          ; GNDA_PLL7                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ; 34         ; 2        ; TED[27]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 32         ; 2        ; TED[30]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 50         ; 2        ; TED[29]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 48         ; 2        ; TED[28]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G31      ; 70         ; 2        ; TED[31]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G32      ; 68         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 631        ; 5        ; ADC4_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 629        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 667        ; 5        ; ADC3_D[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 665        ; 5        ; ADC3_D[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 674        ; 5        ; ADC3_D[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 672        ; 5        ; ADC3_D[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL10                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCA_PLL10                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 709        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 705        ; 4        ; ^MSEL3                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 713        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 746        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 770        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 786        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; VCCD_PLL5                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GNDA_PLL5                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCA_PLL11                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GNDA_PLL11                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 826        ; 3        ; ~DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; H20      ; 849        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 871        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 894        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H23      ; 911        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H24      ; 914        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H25      ;            ;          ; VCCD_PLL7                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H26      ;            ;          ; VCCA_PLL7                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H27      ; 35         ; 2        ; TED[23]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 33         ; 2        ; TED[21]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 54         ; 2        ; TED[22]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 52         ; 2        ; TED[25]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H31      ; 74         ; 2        ; TED[24]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H32      ; 72         ; 2        ; TED[26]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 627        ; 5        ; ADC3_D[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 625        ; 5        ; ADC3_D[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 635        ; 5        ; ADC3_D[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 633        ; 5        ; ADC3_D[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ; 5        ; VREFB5                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 670        ; 5        ; ADC3_D[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 668        ; 5        ; ADC3_D[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 666        ; 5        ; ADC3_D[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 664        ; 5        ; ADC3_D[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 707        ; 4        ; ^MSEL2                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 711        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 738        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 754        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 772        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 794        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ;            ; 9        ; VCC_PLL5_OUT                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 11       ; VCC_PLL11_OUT                             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCD_PLL11                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ; 839        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ; 860        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J21      ; 872        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J22      ; 896        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J23      ; 910        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J24      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 920        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J26      ; 43         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 41         ; 2        ; TED[16]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ;            ; 2        ; VREFB2                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J29      ; 58         ; 2        ; TED[17]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 56         ; 2        ; TED[18]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J31      ; 78         ; 2        ; TED[19]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J32      ; 76         ; 2        ; TED[20]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 619        ; 5        ; ADC3_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 617        ; 5        ; ADC3_D[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 623        ; 5        ; ADC3_D[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 621        ; 5        ; ADC3_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 662        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 660        ; 5        ; ADC2_D[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 658        ; 5        ; ADC2_D[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 656        ; 5        ; ADC2_D[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ; 712        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ; 715        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K13      ; 732        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K14      ; 748        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K15      ; 764        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K16      ; 796        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 798        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 817        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K19      ; 840        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K20      ; 850        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K21      ; 868        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K22      ; 904        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K23      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K24      ; 31         ; 2        ; TEA[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 29         ; 2        ; TEA[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 39         ; 2        ; TEA[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 37         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K29      ; 82         ; 2        ; TCE2n                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 80         ; 2        ; TEA[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K31      ; 86         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K32      ; 84         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 603        ; 5        ; ADC2_D[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 601        ; 5        ; ADC2_D[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 615        ; 5        ; ADC2_D[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 613        ; 5        ; ADC2_D[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 642        ; 5        ; ADC2_D[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 640        ; 5        ; ADC2_D[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 654        ; 5        ; ADC2_D[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 652        ; 5        ; ADC2_D[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 650        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 648        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 710        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 714        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L14      ; 724        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L15      ; 730        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L16      ; 756        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L17      ; 788        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L18      ; 837        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L19      ; 834        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L20      ; 848        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L21      ; 858        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L22      ; 912        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L23      ; 55         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 53         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 51         ; 2        ; TSDWEn                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 49         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 47         ; 2        ; TEA[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 45         ; 2        ; TSDRASn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 90         ; 2        ; TEA[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 88         ; 2        ; TEA[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L31      ; 102        ; 2        ; TEA[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L32      ; 100        ; 2        ; TEA[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 595        ; 5        ; ADC2_D[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 593        ; 5        ; ADC2_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 607        ; 5        ; ADC2_D[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 605        ; 5        ; ADC2_D[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M6       ; 630        ; 5        ; ADC2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 628        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 646        ; 5        ; ADC1_D[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 644        ; 5        ; ADC1_D[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 638        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ; 636        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; 4        ; VCCPD4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; 4        ; VCCPD4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M16      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M17      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 3        ; VCCPD3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ;            ; 3        ; VCCPD3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M22      ; 63         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 61         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 59         ; 2        ; TEA[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 57         ; 2        ; TEA[18]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 67         ; 2        ; TEA[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 65         ; 2        ; TEA[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M29      ; 98         ; 2        ; TEA[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 96         ; 2        ; TEA[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M31      ; 110        ; 2        ; TEA[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M32      ; 108        ; 2        ; TEA[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 599        ; 5        ; ADC1_D[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 597        ; 5        ; ADC1_D[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 611        ; 5        ; ADC1_D[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 609        ; 5        ; ADC1_D[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 626        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 624        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 622        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 620        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 634        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ; 632        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N12      ;            ; 5        ; VCCPD5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ;            ; 2        ; VCCPD2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N22      ; 75         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 73         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 71         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 69         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 83         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ; 81         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N28      ; 94         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 92         ; 2        ; TEA[21]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 106        ; 2        ; TEA[20]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 104        ; 2        ; TEA[19]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N32      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 587        ; 5        ; ADC1_D[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 585        ; 5        ; ADC1_D[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ;            ; 5        ; VREFB5                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 610        ; 5        ; ADC1_D[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 608        ; 5        ; ADC1_D[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 614        ; 5        ; ADC1_D[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 612        ; 5        ; ADC1_D[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 618        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 616        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ; 606        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P11      ; 604        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 79         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 77         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 95         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 93         ; 2        ; TED[9]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 91         ; 2        ; TED[10]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 89         ; 2        ; TED[11]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 87         ; 2        ; TED[12]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 85         ; 2        ; TED[13]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ;            ; 2        ; VREFB2                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P31      ; 114        ; 2        ; TED[15]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P32      ; 112        ; 2        ; TED[14]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 591        ; 5        ; ADC1_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 589        ; 5        ; ADC1_D[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 598        ; 5        ; ADC1_D[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 596        ; 5        ; ADC1_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 602        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 600        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; GNDA_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; VCCA_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R10      ; 594        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R11      ; 592        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R12      ;            ; 5        ; VCCPD5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 2        ; VCCPD2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 103        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 101        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 107        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 105        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 99         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 97         ; 2        ; TED[4]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 111        ; 2        ; TED[5]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 109        ; 2        ; TED[6]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 118        ; 2        ; TED[7]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R31      ; 116        ; 2        ; TED[8]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R32      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ; 581        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 583        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 580        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 582        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ; 590        ; 5        ; ADC_CLOCK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 588        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GNDA_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCD_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 586        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ; 584        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T12      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T21      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 119        ; 2        ; TED[0]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 117        ; 2        ; TED[1]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T26      ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ; 115        ; 2        ; TED[2]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T28      ; 113        ; 2        ; TED[3]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 121        ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 123        ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T31      ; 120        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T32      ; 122        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 579        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 577        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 578        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 576        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U5       ; 574        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 572        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ;            ;          ; VCCD_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GNDA_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCA_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ; 570        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ; 568        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U12      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U22      ; 131        ; 1        ; TXD_232[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 129        ; 1        ; RXD_232[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U25      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 135        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 133        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U29      ; 127        ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U30      ; 125        ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U31      ; 126        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U32      ; 124        ; 1        ; TECLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V2       ; 575        ; 6        ; DAC4_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 573        ; 6        ; DAC4_D[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 558        ; 6        ; DAC4_D[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 556        ; 6        ; DAC4_D[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 562        ; 6        ; DAC4_D[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 560        ; 6        ; DAC4_D[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ;          ; GNDA_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 566        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 564        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 6        ; VCCPD6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ;            ; 1        ; VCCPD1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 143        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 141        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V26      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V28      ; 139        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 137        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ; 130        ; 1        ; RXD_232[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V31      ; 128        ; 1        ; TXD_232[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V32      ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W1       ; 571        ; 6        ; DAC4_D[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 569        ; 6        ; DAC4_D[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ; 6        ; VREFB6                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ; 546        ; 6        ; DAC4_D[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 544        ; 6        ; DAC4_D[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 550        ; 6        ; DAC4_D[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ; 548        ; 6        ; DAC4_D[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 554        ; 6        ; DAC4_D[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 552        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 534        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ; 532        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W22      ; 171        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 169        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 155        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 153        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 151        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 149        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 147        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 145        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ;            ; 1        ; VREFB1                                    ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W31      ; 134        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W32      ; 132        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ; 567        ; 6        ; DAC4_D[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 565        ; 6        ; DAC4_D[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 555        ; 6        ; DAC4_PDWN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 553        ; 6        ; DAC3_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 542        ; 6        ; DAC3_D[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 540        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 538        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 536        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 526        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ; 524        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y12      ;            ; 6        ; VCCPD6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; 1        ; VCCPD1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y22      ; 183        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 181        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 167        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 165        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 159        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 157        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 154        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 152        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 142        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y31      ; 140        ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y32      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------+
; PLL Summary                                                                          ;
+----------------------------------+---------------------------------------------------+
; Name                             ; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------------------+
; SDC pin name                     ; PLL_25MxN_M|altpll_component|pll                  ;
; PLL type                         ; Enhanced                                          ;
; PLL mode                         ; Normal                                            ;
; Feedback source                  ; --                                                ;
; Compensate clock                 ; clock0                                            ;
; Compensated input/output pins    ; --                                                ;
; Switchover type                  ; --                                                ;
; Switchover on loss of clock      ; --                                                ;
; Switchover counter               ; --                                                ;
; Self reset on gated loss of lock ; Off                                               ;
; Gate lock counter                ; --                                                ;
; Input frequency 0                ; 25.0 MHz                                          ;
; Input frequency 1                ; --                                                ;
; Nominal PFD frequency            ; 25.0 MHz                                          ;
; Nominal VCO frequency            ; 699.8 MHz                                         ;
; VCO post scale                   ; --                                                ;
; VCO multiply                     ; --                                                ;
; VCO divide                       ; --                                                ;
; Freq min lock                    ; 24.4 MHz                                          ;
; Freq max lock                    ; 37.16 MHz                                         ;
; M VCO Tap                        ; 0                                                 ;
; M Initial                        ; 1                                                 ;
; M value                          ; 28                                                ;
; N value                          ; 1                                                 ;
; M2 value                         ; --                                                ;
; N2 value                         ; --                                                ;
; SS counter                       ; --                                                ;
; Downspread                       ; --                                                ;
; Spread frequency                 ; --                                                ;
; Charge pump current              ; 96 uA                                             ;
; Loop filter resistance           ; 1.500000 KOhm                                     ;
; Loop filter capacitance          ; 16 pF                                             ;
; Bandwidth                        ; 1.81 MHz (1.46 MHz to 3.05 MHz)                   ;
; Real time reconfigurable         ; Off                                               ;
; Scan chain MIF file              ; --                                                ;
; Preserve PLL counter order       ; Off                                               ;
; PLL location                     ; PLL_12                                            ;
; Inclk0 signal                    ; CLK_NX                                            ;
; Inclk1 signal                    ; --                                                ;
; Inclk0 signal type               ; Dedicated Pin                                     ;
; Inclk1 signal type               ; --                                                ;
+----------------------------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                          ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+
; Name                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                            ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; PLL_25MxN_M|altpll_component|pll|clk[0] ;
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; PLL_25MxN_M|altpll_component|pll|clk[1] ;
+-----------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                  ; Library Name ;
;                                                                                                      ;                     ;           ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                      ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MultiFunctionSampProc                                                                               ; 755 (67)            ; 843 (70)  ; 1395 (113)                ; 0 (0)         ; 212992            ; 0     ; 52   ; 0      ; 0            ; 0       ; 0         ; 0         ; 194  ; 0            ; 191 (16)                       ; 831 (37)           ; 564 (51)                      ; |MultiFunctionSampProc                                                                                                                                                                                                                                                                                               ; work         ;
;    |DAC_TABLE:DAC_TABLE_DAC1|                                                                        ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC1                                                                                                                                                                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC1|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram_nj91:auto_generated|                                                            ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC1|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated                                                                                                                                                                                                       ; work         ;
;    |DAC_TABLE:DAC_TABLE_DAC2|                                                                        ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC2                                                                                                                                                                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC2|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram_nj91:auto_generated|                                                            ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC2|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated                                                                                                                                                                                                       ; work         ;
;    |DAC_TABLE:DAC_TABLE_DAC3|                                                                        ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC3                                                                                                                                                                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC3|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram_nj91:auto_generated|                                                            ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC3|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated                                                                                                                                                                                                       ; work         ;
;    |DAC_TABLE:DAC_TABLE_DAC4|                                                                        ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC4                                                                                                                                                                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC4|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram_nj91:auto_generated|                                                            ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|DAC_TABLE:DAC_TABLE_DAC4|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated                                                                                                                                                                                                       ; work         ;
;    |DATA_LATCH:DATA_LATCH_CH1|                                                                       ; 0 (0)               ; 6 (6)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 0 (0)                         ; |MultiFunctionSampProc|DATA_LATCH:DATA_LATCH_CH1                                                                                                                                                                                                                                                                     ; work         ;
;    |DATA_LATCH:DATA_LATCH_CH2|                                                                       ; 0 (0)               ; 6 (6)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 0 (0)                         ; |MultiFunctionSampProc|DATA_LATCH:DATA_LATCH_CH2                                                                                                                                                                                                                                                                     ; work         ;
;    |DATA_LATCH:DATA_LATCH_CH3|                                                                       ; 0 (0)               ; 6 (6)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 0 (0)                         ; |MultiFunctionSampProc|DATA_LATCH:DATA_LATCH_CH3                                                                                                                                                                                                                                                                     ; work         ;
;    |DATA_LATCH:DATA_LATCH_CH4|                                                                       ; 0 (0)               ; 6 (6)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 0 (0)                         ; |MultiFunctionSampProc|DATA_LATCH:DATA_LATCH_CH4                                                                                                                                                                                                                                                                     ; work         ;
;    |PLL_25MxN:PLL_25MxN_M|                                                                           ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|PLL_25MxN:PLL_25MxN_M                                                                                                                                                                                                                                                                         ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|PLL_25MxN:PLL_25MxN_M|altpll:altpll_component                                                                                                                                                                                                                                                 ; work         ;
;    |Reset_Gen:Reset_Gen_M|                                                                           ; 13 (13)             ; 7 (7)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|Reset_Gen:Reset_Gen_M                                                                                                                                                                                                                                                                         ; work         ;
;    |TIME_BASE:TIME_BASE_M|                                                                           ; 40 (40)             ; 23 (23)   ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 33 (33)                       ; |MultiFunctionSampProc|TIME_BASE:TIME_BASE_M                                                                                                                                                                                                                                                                         ; work         ;
;    |UART_RXD:UART_RXD_A|                                                                             ; 81 (37)             ; 52 (26)   ; 64 (29)                   ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (10)                        ; 9 (9)              ; 62 (27)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A                                                                                                                                                                                                                                                                           ; work         ;
;       |FIFO8x2048:FIFO8x2048_UART_RXD|                                                               ; 44 (0)              ; 26 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD                                                                                                                                                                                                                                            ; work         ;
;          |scfifo:scfifo_component|                                                                   ; 44 (0)              ; 26 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component                                                                                                                                                                                                                    ; work         ;
;             |scfifo_0d31:auto_generated|                                                             ; 44 (0)              ; 26 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated                                                                                                                                                                                         ; work         ;
;                |a_dpfifo_7j31:dpfifo|                                                                ; 44 (2)              ; 26 (2)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (2)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo                                                                                                                                                                    ; work         ;
;                   |a_fefifo_sae:fifo_state|                                                          ; 20 (9)              ; 12 (6)    ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 13 (2)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state                                                                                                                                            ; work         ;
;                      |cntr_9m7:count_usedw|                                                          ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|cntr_9m7:count_usedw                                                                                                                       ; work         ;
;                   |cntr_tlb:rd_ptr_count|                                                            ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:rd_ptr_count                                                                                                                                              ; work         ;
;                   |cntr_tlb:wr_ptr|                                                                  ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:wr_ptr                                                                                                                                                    ; work         ;
;                   |dpram_c011:FIFOram|                                                               ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram                                                                                                                                                 ; work         ;
;                      |altsyncram_uvj1:altsyncram2|                                                   ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2                                                                                                                     ; work         ;
;    |UART_RXD:UART_RXD_B|                                                                             ; 81 (37)             ; 53 (28)   ; 64 (29)                   ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (10)                        ; 9 (9)              ; 62 (27)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B                                                                                                                                                                                                                                                                           ; work         ;
;       |FIFO8x2048:FIFO8x2048_UART_RXD|                                                               ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD                                                                                                                                                                                                                                            ; work         ;
;          |scfifo:scfifo_component|                                                                   ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component                                                                                                                                                                                                                    ; work         ;
;             |scfifo_0d31:auto_generated|                                                             ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated                                                                                                                                                                                         ; work         ;
;                |a_dpfifo_7j31:dpfifo|                                                                ; 44 (2)              ; 25 (2)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (2)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo                                                                                                                                                                    ; work         ;
;                   |a_fefifo_sae:fifo_state|                                                          ; 20 (9)              ; 11 (5)    ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 13 (2)                        ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state                                                                                                                                            ; work         ;
;                      |cntr_9m7:count_usedw|                                                          ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|cntr_9m7:count_usedw                                                                                                                       ; work         ;
;                   |cntr_tlb:rd_ptr_count|                                                            ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:rd_ptr_count                                                                                                                                              ; work         ;
;                   |cntr_tlb:wr_ptr|                                                                  ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:wr_ptr                                                                                                                                                    ; work         ;
;                   |dpram_c011:FIFOram|                                                               ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram                                                                                                                                                 ; work         ;
;                      |altsyncram_uvj1:altsyncram2|                                                   ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2                                                                                                                     ; work         ;
;    |UART_TXD:UART_TXD_A|                                                                             ; 85 (41)             ; 49 (25)   ; 62 (27)                   ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 0 (0)              ; 68 (33)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A                                                                                                                                                                                                                                                                           ; work         ;
;       |FIFO8x2048:FIFO8x2048_UART_TXD|                                                               ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD                                                                                                                                                                                                                                            ; work         ;
;          |scfifo:scfifo_component|                                                                   ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component                                                                                                                                                                                                                    ; work         ;
;             |scfifo_0d31:auto_generated|                                                             ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated                                                                                                                                                                                         ; work         ;
;                |a_dpfifo_7j31:dpfifo|                                                                ; 44 (2)              ; 25 (2)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (2)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo                                                                                                                                                                    ; work         ;
;                   |a_fefifo_sae:fifo_state|                                                          ; 20 (9)              ; 11 (5)    ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 13 (2)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state                                                                                                                                            ; work         ;
;                      |cntr_9m7:count_usedw|                                                          ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|cntr_9m7:count_usedw                                                                                                                       ; work         ;
;                   |cntr_tlb:rd_ptr_count|                                                            ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:rd_ptr_count                                                                                                                                              ; work         ;
;                   |cntr_tlb:wr_ptr|                                                                  ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:wr_ptr                                                                                                                                                    ; work         ;
;                   |dpram_c011:FIFOram|                                                               ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram                                                                                                                                                 ; work         ;
;                      |altsyncram_uvj1:altsyncram2|                                                   ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2                                                                                                                     ; work         ;
;    |UART_TXD:UART_TXD_B|                                                                             ; 84 (40)             ; 49 (25)   ; 62 (27)                   ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (8)                         ; 0 (0)              ; 67 (32)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B                                                                                                                                                                                                                                                                           ; work         ;
;       |FIFO8x2048:FIFO8x2048_UART_TXD|                                                               ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD                                                                                                                                                                                                                                            ; work         ;
;          |scfifo:scfifo_component|                                                                   ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component                                                                                                                                                                                                                    ; work         ;
;             |scfifo_0d31:auto_generated|                                                             ; 44 (0)              ; 25 (0)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated                                                                                                                                                                                         ; work         ;
;                |a_dpfifo_7j31:dpfifo|                                                                ; 44 (2)              ; 25 (2)    ; 35 (0)                    ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (2)                          ; 0 (0)              ; 35 (0)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo                                                                                                                                                                    ; work         ;
;                   |a_fefifo_sae:fifo_state|                                                          ; 20 (9)              ; 11 (5)    ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 13 (2)                        ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state                                                                                                                                            ; work         ;
;                      |cntr_9m7:count_usedw|                                                          ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|cntr_9m7:count_usedw                                                                                                                       ; work         ;
;                   |cntr_tlb:rd_ptr_count|                                                            ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:rd_ptr_count                                                                                                                                              ; work         ;
;                   |cntr_tlb:wr_ptr|                                                                  ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|cntr_tlb:wr_ptr                                                                                                                                                    ; work         ;
;                   |dpram_c011:FIFOram|                                                               ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram                                                                                                                                                 ; work         ;
;                      |altsyncram_uvj1:altsyncram2|                                                   ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 4    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2                                                                                                                     ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 68 (35)             ; 53 (34)   ; 73 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (12)                        ; 25 (25)            ; 48 (23)                       ; |MultiFunctionSampProc|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 16 (16)             ; 11 (11)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 9 (9)                         ; |MultiFunctionSampProc|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 14 (14)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 19 (19)                       ; |MultiFunctionSampProc|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 236 (1)             ; 489 (1)   ; 865 (0)                   ; 0 (0)         ; 98304             ; 0     ; 24   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (1)                         ; 703 (0)            ; 162 (0)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 235 (17)            ; 488 (171) ; 865 (322)                 ; 0 (0)         ; 98304             ; 0     ; 24   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (9)                         ; 703 (313)          ; 162 (8)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 38 (36)   ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 70 (70)            ; 1 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                |decode_trf:auto_generated|                                                           ; 2 (2)               ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated                                                                                                             ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 98304             ; 0     ; 24   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_d3p3:auto_generated|                                                         ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 98304             ; 0     ; 24   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_d3p3:auto_generated                                                                                                                                           ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 11 (11)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 85 (85)             ; 63 (63)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)                        ; 23 (23)            ; 53 (53)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 62 (1)              ; 147 (1)   ; 256 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 205 (0)            ; 51 (1)                        ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 48 (0)              ; 133 (0)   ; 240 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 192 (0)            ; 48 (0)                        ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 79 (79)   ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 144 (144)          ; 0 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 48 (0)              ; 56 (0)    ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 48 (0)             ; 48 (0)                        ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 13 (13)             ; 17 (12)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 9 (0)              ; 2 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 41 (10)             ; 69 (6)    ; 117 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (10)                        ; 92 (0)             ; 25 (0)                        ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)               ; 5 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_6di:auto_generated|                                                             ; 8 (8)               ; 5 (5)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6di:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 11 (0)              ; 6 (0)     ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (0)                        ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_06j:auto_generated|                                                             ; 11 (11)             ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated                                                                                ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                |cntr_uci:auto_generated|                                                             ; 7 (7)               ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_uci:auto_generated                                                                      ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                |cntr_ivi:auto_generated|                                                             ; 3 (3)               ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated                                                                         ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 0 (0)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 1 (1)               ; 24 (24)   ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 47 (47)            ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 1 (1)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)             ; 9 (9)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 8 (8)                         ; |MultiFunctionSampProc|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+------------------------------------------------------------------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; TED[0]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[1]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[2]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[3]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[4]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[5]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[6]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[7]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[8]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[9]     ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[10]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[11]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[12]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[13]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[14]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[15]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[16]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[17]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[18]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[19]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[20]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[21]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[22]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[23]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[24]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[25]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[26]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[27]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[28]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[29]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[30]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TED[31]    ; Bidir    ; 7             ; 7             ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; EXTINT4    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; EXTINT5    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; EXTINT6    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; EXTINT7    ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TXD_232[0] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TXD_232[1] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC_CLOCK  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC1_D[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC2_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC3_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ADC4_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_CLK   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_CLK   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_CLK   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_CLK   ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_D[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_D[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_D[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_D[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC1_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC2_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC3_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; DAC4_PDWN  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; TECLKOUT   ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; CLK_NX     ; Input    ; --            ; --            ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_CLK   ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC1_D[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_CLK   ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC2_D[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_CLK   ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC3_D[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_CLK   ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; ADC4_D[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[2]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[3]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TCE2n      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[20]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[21]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[18]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[19]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TSDWEn     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[10]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[14]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[11]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[16]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[12]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[8]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[6]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[4]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[15]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[5]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[13]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[9]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[7]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TEA[17]    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; TSDRASn    ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; RXD_232[0] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; RXD_232[1] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; TED[0]                                                                                                                                                                                        ;                   ;         ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a0 ; 1                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a0 ; 1                 ; 7       ;
;      - REG_UART_A_BaudRate[0]                                                                                                                                                                 ; 1                 ; 7       ;
;      - REG_UART_B_BaudRate[0]                                                                                                                                                                 ; 1                 ; 7       ;
;      - REG_PROG_INT[0]~feeder                                                                                                                                                                 ; 1                 ; 7       ;
; TED[1]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[1]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[1]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[1]                                                                                                                                                                        ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a0 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a0 ; 0                 ; 7       ;
; TED[2]                                                                                                                                                                                        ;                   ;         ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a2 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a2 ; 0                 ; 7       ;
;      - REG_UART_A_BaudRate[2]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[2]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[2]                                                                                                                                                                        ; 0                 ; 7       ;
; TED[3]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[3]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[3]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[3]                                                                                                                                                                        ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a2 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a2 ; 0                 ; 7       ;
; TED[4]                                                                                                                                                                                        ;                   ;         ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a4 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a4 ; 0                 ; 7       ;
;      - REG_UART_A_BaudRate[4]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[4]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[4]                                                                                                                                                                        ; 0                 ; 7       ;
; TED[5]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[5]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[5]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[5]~feeder                                                                                                                                                                 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a4 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a4 ; 0                 ; 7       ;
; TED[6]                                                                                                                                                                                        ;                   ;         ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a6 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a6 ; 0                 ; 7       ;
;      - REG_UART_A_BaudRate[6]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[6]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[6]                                                                                                                                                                        ; 0                 ; 7       ;
; TED[7]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[7]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[7]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[7]                                                                                                                                                                        ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a6 ; 0                 ; 7       ;
;      - UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ram_block3a6 ; 0                 ; 7       ;
; TED[8]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[8]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[8]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[8]~feeder                                                                                                                                                                 ; 0                 ; 7       ;
; TED[9]                                                                                                                                                                                        ;                   ;         ;
;      - REG_UART_A_BaudRate[9]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[9]                                                                                                                                                                 ; 0                 ; 7       ;
;      - REG_PROG_INT[9]                                                                                                                                                                        ; 0                 ; 7       ;
; TED[10]                                                                                                                                                                                       ;                   ;         ;
;      - REG_UART_A_BaudRate[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - REG_PROG_INT[10]                                                                                                                                                                       ; 0                 ; 7       ;
; TED[11]                                                                                                                                                                                       ;                   ;         ;
;      - REG_UART_A_BaudRate[11]                                                                                                                                                                ; 1                 ; 7       ;
;      - REG_UART_B_BaudRate[11]                                                                                                                                                                ; 1                 ; 7       ;
;      - REG_PROG_INT[11]                                                                                                                                                                       ; 1                 ; 7       ;
; TED[12]                                                                                                                                                                                       ;                   ;         ;
;      - REG_UART_A_BaudRate[12]                                                                                                                                                                ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[12]                                                                                                                                                                ; 0                 ; 7       ;
;      - REG_PROG_INT[12]                                                                                                                                                                       ; 0                 ; 7       ;
; TED[13]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[13]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[14]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[14]                                                                                                                                                                       ; 0                 ; 7       ;
; TED[15]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[15]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; TED[16]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[16]                                                                                                                                                                       ; 0                 ; 7       ;
; TED[17]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[17]                                                                                                                                                                       ; 1                 ; 7       ;
; TED[18]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[18]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[19]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[19]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[20]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[20]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[21]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[21]                                                                                                                                                                       ; 0                 ; 7       ;
; TED[22]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[22]                                                                                                                                                                       ; 1                 ; 7       ;
; TED[23]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[23]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; TED[24]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[24]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; TED[25]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[25]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; TED[26]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[26]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; TED[27]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[27]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[28]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[28]                                                                                                                                                                       ; 1                 ; 7       ;
; TED[29]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[29]                                                                                                                                                                       ; 1                 ; 7       ;
; TED[30]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[30]~feeder                                                                                                                                                                ; 1                 ; 7       ;
; TED[31]                                                                                                                                                                                       ;                   ;         ;
;      - REG_PROG_INT[31]~feeder                                                                                                                                                                ; 0                 ; 7       ;
; ADC1_D[0]                                                                                                                                                                                     ;                   ;         ;
; ADC1_D[1]                                                                                                                                                                                     ;                   ;         ;
; ADC2_D[0]                                                                                                                                                                                     ;                   ;         ;
; ADC2_D[1]                                                                                                                                                                                     ;                   ;         ;
; ADC3_D[0]                                                                                                                                                                                     ;                   ;         ;
; ADC3_D[1]                                                                                                                                                                                     ;                   ;         ;
; ADC4_D[0]                                                                                                                                                                                     ;                   ;         ;
; ADC4_D[1]                                                                                                                                                                                     ;                   ;         ;
; TECLKOUT                                                                                                                                                                                      ;                   ;         ;
; CLK_NX                                                                                                                                                                                        ;                   ;         ;
; ADC1_D[2]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[0]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC1_CLK                                                                                                                                                                                      ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[11]                                                                                                                                                  ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[10]                                                                                                                                                  ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[0]                                                                                                                                                   ; 0                 ; 0       ;
; ADC1_D[12]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[10]                                                                                                                                                  ; 1                 ; 7       ;
; ADC1_D[13]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[11]                                                                                                                                                  ; 1                 ; 7       ;
; ADC1_D[3]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[1]                                                                                                                                                   ; 1                 ; 7       ;
; ADC1_D[4]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[2]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC1_D[5]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[3]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC1_D[6]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[4]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC1_D[7]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[5]                                                                                                                                                   ; 0                 ; 7       ;
; ADC1_D[8]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[6]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC1_D[9]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[7]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC1_D[10]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[8]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC1_D[11]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH1|dataout[9]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[2]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[0]                                                                                                                                                   ; 0                 ; 7       ;
; ADC2_CLK                                                                                                                                                                                      ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[11]                                                                                                                                                  ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[10]                                                                                                                                                  ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[0]                                                                                                                                                   ; 1                 ; 0       ;
; ADC2_D[12]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[10]                                                                                                                                                  ; 0                 ; 7       ;
; ADC2_D[13]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[11]                                                                                                                                                  ; 0                 ; 7       ;
; ADC2_D[3]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[1]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[4]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[2]                                                                                                                                                   ; 1                 ; 7       ;
; ADC2_D[5]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[3]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC2_D[6]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[4]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[7]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[5]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[8]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[6]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[9]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[7]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC2_D[10]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[8]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC2_D[11]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH2|dataout[9]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC3_D[2]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[0]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC3_CLK                                                                                                                                                                                      ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[11]                                                                                                                                                  ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[10]                                                                                                                                                  ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[7]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[6]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[5]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[4]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[3]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[2]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[0]                                                                                                                                                   ; 0                 ; 0       ;
; ADC3_D[12]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[10]~feeder                                                                                                                                           ; 0                 ; 7       ;
; ADC3_D[13]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[11]                                                                                                                                                  ; 0                 ; 7       ;
; ADC3_D[3]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[1]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC3_D[4]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[2]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC3_D[5]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[3]                                                                                                                                                   ; 1                 ; 7       ;
; ADC3_D[6]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[4]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC3_D[7]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[5]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC3_D[8]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[6]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC3_D[9]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[7]                                                                                                                                                   ; 0                 ; 7       ;
; ADC3_D[10]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[8]                                                                                                                                                   ; 1                 ; 7       ;
; ADC3_D[11]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH3|dataout[9]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC4_D[2]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[0]                                                                                                                                                   ; 1                 ; 7       ;
; ADC4_CLK                                                                                                                                                                                      ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[11]                                                                                                                                                  ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[10]                                                                                                                                                  ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[9]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[8]                                                                                                                                                   ; 0                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[7]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[6]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[5]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[4]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[3]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[0]                                                                                                                                                   ; 1                 ; 0       ;
; ADC4_D[12]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[10]~feeder                                                                                                                                           ; 0                 ; 7       ;
; ADC4_D[13]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[11]~feeder                                                                                                                                           ; 0                 ; 7       ;
; ADC4_D[3]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[1]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC4_D[4]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[2]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC4_D[5]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[3]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC4_D[6]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[4]                                                                                                                                                   ; 1                 ; 7       ;
; ADC4_D[7]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[5]                                                                                                                                                   ; 1                 ; 7       ;
; ADC4_D[8]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[6]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC4_D[9]                                                                                                                                                                                     ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[7]~feeder                                                                                                                                            ; 0                 ; 7       ;
; ADC4_D[10]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[8]~feeder                                                                                                                                            ; 1                 ; 7       ;
; ADC4_D[11]                                                                                                                                                                                    ;                   ;         ;
;      - DATA_LATCH:DATA_LATCH_CH4|dataout[9]~feeder                                                                                                                                            ; 0                 ; 7       ;
; TEA[2]                                                                                                                                                                                        ;                   ;         ;
;      - Equal4~0                                                                                                                                                                               ; 1                 ; 7       ;
;      - UART_B_WEn_TEMP~1                                                                                                                                                                      ; 1                 ; 7       ;
;      - UART_A_WEn_TEMP~4                                                                                                                                                                      ; 1                 ; 7       ;
;      - TED_OUT[1]~39                                                                                                                                                                          ; 1                 ; 7       ;
;      - TED_OUT[0]~40                                                                                                                                                                          ; 1                 ; 7       ;
;      - TED_OUT[0]~42                                                                                                                                                                          ; 1                 ; 7       ;
;      - REG_UART_B_BaudRate[12]~39                                                                                                                                                             ; 1                 ; 7       ;
;      - REG_UART_A_BaudRate[12]~39                                                                                                                                                             ; 1                 ; 7       ;
;      - REG_INT_STATUS_CLEAR~1                                                                                                                                                                 ; 1                 ; 7       ;
; TEA[3]                                                                                                                                                                                        ;                   ;         ;
;      - Equal4~0                                                                                                                                                                               ; 0                 ; 7       ;
;      - UART_B_WEn_TEMP~1                                                                                                                                                                      ; 0                 ; 7       ;
;      - UART_A_WEn_TEMP~4                                                                                                                                                                      ; 0                 ; 7       ;
;      - TED_OUT[1]~39                                                                                                                                                                          ; 0                 ; 7       ;
;      - TED_OUT[0]~41                                                                                                                                                                          ; 0                 ; 7       ;
;      - TED_OUT[0]~42                                                                                                                                                                          ; 0                 ; 7       ;
;      - REG_UART_B_BaudRate[12]~39                                                                                                                                                             ; 0                 ; 7       ;
;      - REG_UART_A_BaudRate[12]~39                                                                                                                                                             ; 0                 ; 7       ;
;      - REG_INT_STATUS_CLEAR~1                                                                                                                                                                 ; 0                 ; 7       ;
; TCE2n                                                                                                                                                                                         ;                   ;         ;
;      - UART_A_RDn_TEMP~3                                                                                                                                                                      ; 0                 ; 7       ;
; TEA[20]                                                                                                                                                                                       ;                   ;         ;
;      - UART_A_RDn_TEMP~3                                                                                                                                                                      ; 0                 ; 7       ;
; TEA[21]                                                                                                                                                                                       ;                   ;         ;
;      - UART_A_RDn_TEMP~3                                                                                                                                                                      ; 1                 ; 7       ;
; TEA[18]                                                                                                                                                                                       ;                   ;         ;
;      - UART_A_RDn_TEMP~4                                                                                                                                                                      ; 0                 ; 7       ;
;      - UART_A_WEn_TEMP~3                                                                                                                                                                      ; 0                 ; 7       ;
; TEA[19]                                                                                                                                                                                       ;                   ;         ;
;      - UART_A_RDn_TEMP~4                                                                                                                                                                      ; 0                 ; 7       ;
;      - UART_A_WEn_TEMP~3                                                                                                                                                                      ; 0                 ; 7       ;
; TSDWEn                                                                                                                                                                                        ;                   ;         ;
;      - UART_A_WEn_TEMP~3                                                                                                                                                                      ; 0                 ; 7       ;
; TEA[10]                                                                                                                                                                                       ;                   ;         ;
;      - Equal6~0                                                                                                                                                                               ; 1                 ; 7       ;
;      - Equal4~1                                                                                                                                                                               ; 1                 ; 7       ;
;      - Equal3~2                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[14]                                                                                                                                                                                       ;                   ;         ;
;      - Equal6~0                                                                                                                                                                               ; 0                 ; 7       ;
;      - Equal4~1                                                                                                                                                                               ; 0                 ; 7       ;
;      - Equal3~2                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[11]                                                                                                                                                                                       ;                   ;         ;
;      - Equal6~0                                                                                                                                                                               ; 0                 ; 7       ;
;      - Equal4~1                                                                                                                                                                               ; 0                 ; 7       ;
;      - Equal3~2                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[16]                                                                                                                                                                                       ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[12]                                                                                                                                                                                       ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[8]                                                                                                                                                                                        ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[6]                                                                                                                                                                                        ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[4]                                                                                                                                                                                        ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[15]                                                                                                                                                                                       ;                   ;         ;
;      - Equal3~0                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[5]                                                                                                                                                                                        ;                   ;         ;
;      - Equal6~0                                                                                                                                                                               ; 1                 ; 7       ;
;      - Equal4~1                                                                                                                                                                               ; 1                 ; 7       ;
;      - Equal3~2                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[13]                                                                                                                                                                                       ;                   ;         ;
;      - Equal3~1                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[9]                                                                                                                                                                                        ;                   ;         ;
;      - Equal3~1                                                                                                                                                                               ; 1                 ; 7       ;
; TEA[7]                                                                                                                                                                                        ;                   ;         ;
;      - Equal3~1                                                                                                                                                                               ; 0                 ; 7       ;
; TEA[17]                                                                                                                                                                                       ;                   ;         ;
;      - Equal3~1                                                                                                                                                                               ; 0                 ; 7       ;
; TSDRASn                                                                                                                                                                                       ;                   ;         ;
;      - UART_A_RDn_TEMP~4                                                                                                                                                                      ; 1                 ; 7       ;
; RXD_232[0]                                                                                                                                                                                    ;                   ;         ;
;      - UART_RXD:UART_RXD_A|RXD_DEL1                                                                                                                                                           ; 1                 ; 7       ;
; RXD_232[1]                                                                                                                                                                                    ;                   ;         ;
;      - UART_RXD:UART_RXD_B|RXD_DEL1                                                                                                                                                           ; 0                 ; 7       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADC1_CLK                                                                                                                                                                                                                                            ; PIN_R5             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC2_CLK                                                                                                                                                                                                                                            ; PIN_M6             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC3_CLK                                                                                                                                                                                                                                            ; PIN_K4             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC4_CLK                                                                                                                                                                                                                                            ; PIN_H1             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK_NX                                                                                                                                                                                                                                              ; PIN_AM16           ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0                                                                                                                                                                                                 ; PLL_12             ; 553     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk1                                                                                                                                                                                                 ; PLL_12             ; 59      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; REG_PROG_INT[0]~96                                                                                                                                                                                                                                  ; LCCOMB_X15_Y43_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_UART_A_BaudRate[12]~39                                                                                                                                                                                                                          ; LCCOMB_X15_Y43_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REG_UART_B_BaudRate[12]~39                                                                                                                                                                                                                          ; LCCOMB_X15_Y43_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Gen:Reset_Gen_M|Equal0~2                                                                                                                                                                                                                      ; LCCOMB_X57_Y28_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Gen:Reset_Gen_M|reset                                                                                                                                                                                                                         ; LCFF_X57_Y28_N23   ; 111     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Reset_Gen:Reset_Gen_M|reset                                                                                                                                                                                                                         ; LCFF_X57_Y28_N23   ; 70      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; TECLKOUT                                                                                                                                                                                                                                            ; PIN_U32            ; 382     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; TED_INOUT_SELECT                                                                                                                                                                                                                                    ; LCFF_X7_Y43_N17    ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; TED_OUT[1]~39                                                                                                                                                                                                                                       ; LCCOMB_X15_Y43_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TIME_BASE:TIME_BASE_M|Equal0~7                                                                                                                                                                                                                      ; LCCOMB_X3_Y49_N16  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|_~28                                                                                             ; LCCOMB_X21_Y45_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_rreq                                                                                                               ; LCCOMB_X26_Y44_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                                               ; LCCOMB_X15_Y45_N16 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|always1~0                                                                                                                                                                                                                       ; LCCOMB_X13_Y44_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|cnt_for_divBaudRate[8]~39                                                                                                                                                                                                       ; LCCOMB_X11_Y45_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|table_data[3]~56                                                                                                                                                                                                                ; LCCOMB_X15_Y45_N28 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_A|table_data[3]~57                                                                                                                                                                                                                ; LCCOMB_X15_Y45_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|_~28                                                                                             ; LCCOMB_X21_Y44_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_rreq                                                                                                               ; LCCOMB_X17_Y45_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                                               ; LCCOMB_X24_Y43_N16 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|always1~0                                                                                                                                                                                                                       ; LCCOMB_X25_Y45_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|cnt_for_divBaudRate[11]~39                                                                                                                                                                                                      ; LCCOMB_X23_Y40_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|table_data[2]~56                                                                                                                                                                                                                ; LCCOMB_X24_Y43_N28 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_RXD:UART_RXD_B|table_data[2]~57                                                                                                                                                                                                                ; LCCOMB_X24_Y43_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|_~28                                                                                             ; LCCOMB_X9_Y38_N2   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_rreq                                                                                                               ; LCCOMB_X10_Y38_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                                               ; LCCOMB_X16_Y38_N26 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_A|cnt_for_divBaudRate[1]~26                                                                                                                                                                                                       ; LCCOMB_X5_Y46_N26  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_A|table_data[1]~40                                                                                                                                                                                                                ; LCCOMB_X10_Y39_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|a_fefifo_sae:fifo_state|_~28                                                                                             ; LCCOMB_X28_Y40_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_rreq                                                                                                               ; LCCOMB_X26_Y40_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                                               ; LCCOMB_X28_Y39_N24 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_B|cnt_for_divBaudRate[5]~26                                                                                                                                                                                                       ; LCCOMB_X25_Y40_N26 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_TXD:UART_TXD_B|table_data[1]~40                                                                                                                                                                                                                ; LCCOMB_X26_Y39_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 434     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                        ; LCFF_X49_Y49_N3    ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~57                                                                                                                                                                                                               ; LCCOMB_X49_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                  ; LCFF_X51_Y50_N31   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                  ; LCFF_X51_Y50_N29   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~51                                                                                                                                                                                                                 ; LCCOMB_X49_Y50_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[8]                                                                                                                                                                                                                    ; LCFF_X49_Y48_N29   ; 19      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|reset_ena_reg                                                                                                                                                                                                                  ; LCFF_X49_Y50_N23   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~48                                                                                                                                                                                                        ; LCCOMB_X49_Y49_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|Equal0~0                                                                                                                                                                                               ; LCCOMB_X48_Y49_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~12                                                                                                                                                                                          ; LCCOMB_X48_Y50_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                           ; LCCOMB_X49_Y49_N20 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~20                                                                                                                                                                                     ; LCCOMB_X49_Y49_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; LCFF_X48_Y49_N21   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; LCFF_X51_Y37_N5    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; LCFF_X49_Y49_N7    ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; LCFF_X49_Y49_N25   ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                                                      ; LCCOMB_X49_Y49_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                            ; LCFF_X51_Y48_N1    ; 15      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[0]~2                                                      ; LCCOMB_X51_Y49_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[1]~1                                                      ; LCCOMB_X51_Y49_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; LCFF_X48_Y50_N19   ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; LCFF_X56_Y50_N17   ; 28      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LCCOMB_X49_Y50_N16 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; LCFF_X52_Y50_N1    ; 330     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; LCCOMB_X48_Y49_N0  ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~37                                                                                                                       ; LCCOMB_X60_Y48_N10 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~3                                                                                                                 ; LCCOMB_X57_Y48_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~11                                                                                                 ; LCCOMB_X49_Y50_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~1                                                                                                                 ; LCCOMB_X59_Y48_N24 ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                      ; LCCOMB_X48_Y52_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LCCOMB_X53_Y50_N2  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6di:auto_generated|cout_actual ; LCCOMB_X53_Y50_N6  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_uci:auto_generated|cout_actual                ; LCCOMB_X48_Y52_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated|cout_actual                   ; LCCOMB_X47_Y50_N22 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LCCOMB_X53_Y50_N30 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LCCOMB_X53_Y50_N8  ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LCCOMB_X53_Y50_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LCCOMB_X53_Y50_N0  ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LCCOMB_X48_Y52_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LCCOMB_X48_Y52_N18 ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~12                                                                                                                                            ; LCCOMB_X49_Y48_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~17                                                                                                                                       ; LCCOMB_X48_Y49_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                          ; LCCOMB_X53_Y49_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LCCOMB_X48_Y50_N30 ; 169     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0                            ; PLL_12           ; 553     ; Global Clock         ; GCLK5            ; --                        ;
; PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk1                            ; PLL_12           ; 59      ; Global Clock         ; GCLK4            ; --                        ;
; Reset_Gen:Reset_Gen_M|reset                                                    ; LCFF_X57_Y28_N23 ; 70      ; Global Clock         ; GCLK0            ; --                        ;
; TECLKOUT                                                                       ; PIN_U32          ; 382     ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X0_Y34_N1   ; 434     ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                   ; LCFF_X49_Y49_N3  ; 28      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                        ; LCFF_X48_Y49_N21 ; 12      ; Global Clock         ; GCLK15           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LCFF_X52_Y50_N1  ; 330     ; Global Clock         ; GCLK12           ; --                        ;
+--------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                    ; 169     ;
; Reset_Gen:Reset_Gen_M|reset                                                                                                                                                                                               ; 110     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                          ; 52      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                      ; 47      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~1                                                                                       ; 34      ;
; TIME_BASE:TIME_BASE_M|Equal0~7                                                                                                                                                                                            ; 33      ;
; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                        ; 32      ;
; REG_PROG_INT[0]~96                                                                                                                                                                                                        ; 32      ;
; TED_INOUT_SELECT                                                                                                                                                                                                          ; 32      ;
; sld_hub:sld_hub_inst|irf_reg[1][4]                                                                                                                                                                                        ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                         ; 30      ;
; UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                     ; 30      ;
; UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                     ; 30      ;
; UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                     ; 30      ;
; UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|valid_wreq                                                                                     ; 30      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                   ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                     ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[10] ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[9]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[8]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[7]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[6]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[5]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[4]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[3]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[2]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[1]  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_06j:auto_generated|safe_q[0]  ; 25      ;
; TED_OUT[7]                                                                                                                                                                                                                ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~3                                                                                       ; 24      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                   ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[0]~2                            ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated|eq_node[1]~1                            ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                             ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                               ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                              ; 22      ;
; sld_hub:sld_hub_inst|irsr_reg[8]                                                                                                                                                                                          ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~1                                                                                                                                     ; 17      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF     ; Location                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DAC_TABLE:DAC_TABLE_DAC1|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated|ALTSYNCRAM                                                                                   ; M4K  ; ROM              ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 14336 ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 0     ; 3    ; 0      ; sin.mif ; M4K_X81_Y19, M4K_X81_Y20, M4K_X81_Y21                                                                                                                                                                                                                                                                                  ;
; DAC_TABLE:DAC_TABLE_DAC2|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated|ALTSYNCRAM                                                                                   ; M4K  ; ROM              ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 14336 ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 0     ; 3    ; 0      ; sin.mif ; M4K_X81_Y25, M4K_X58_Y21, M4K_X81_Y26                                                                                                                                                                                                                                                                                  ;
; DAC_TABLE:DAC_TABLE_DAC3|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated|ALTSYNCRAM                                                                                   ; M4K  ; ROM              ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 14336 ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 0     ; 3    ; 0      ; sin.mif ; M4K_X81_Y27, M4K_X81_Y22, M4K_X81_Y23                                                                                                                                                                                                                                                                                  ;
; DAC_TABLE:DAC_TABLE_DAC4|altsyncram:altsyncram_component|altsyncram_nj91:auto_generated|ALTSYNCRAM                                                                                   ; M4K  ; ROM              ; Single Clock ; 1024         ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 14336 ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 0     ; 3    ; 0      ; sin.mif ; M4K_X81_Y28, M4K_X81_Y29, M4K_X81_Y24                                                                                                                                                                                                                                                                                  ;
; UART_RXD:UART_RXD_A|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 0     ; 4    ; 0      ; None    ; M4K_X27_Y43, M4K_X27_Y46, M4K_X27_Y44, M4K_X27_Y47                                                                                                                                                                                                                                                                     ;
; UART_RXD:UART_RXD_B|FIFO8x2048:FIFO8x2048_UART_RXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 0     ; 4    ; 0      ; None    ; M4K_X27_Y45, M4K_X31_Y44, M4K_X8_Y45, M4K_X31_Y45                                                                                                                                                                                                                                                                      ;
; UART_TXD:UART_TXD_A|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 0     ; 4    ; 0      ; None    ; M4K_X27_Y37, M4K_X8_Y38, M4K_X8_Y37, M4K_X27_Y38                                                                                                                                                                                                                                                                       ;
; UART_TXD:UART_TXD_B|FIFO8x2048:FIFO8x2048_UART_TXD|scfifo:scfifo_component|scfifo_0d31:auto_generated|a_dpfifo_7j31:dpfifo|dpram_c011:FIFOram|altsyncram_uvj1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 0     ; 4    ; 0      ; None    ; M4K_X27_Y39, M4K_X31_Y39, M4K_X27_Y40, M4K_X31_Y40                                                                                                                                                                                                                                                                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_d3p3:auto_generated|ALTSYNCRAM                       ; M4K  ; Simple Dual Port ; Dual Clocks  ; 2048         ; 48           ; 2048         ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 98304 ; 2048                        ; 48                          ; 2048                        ; 48                          ; 98304               ; 0     ; 24   ; 0      ; None    ; M4K_X81_Y46, M4K_X81_Y51, M4K_X81_Y47, M4K_X58_Y48, M4K_X81_Y50, M4K_X81_Y48, M4K_X81_Y52, M4K_X81_Y49, M4K_X31_Y48, M4K_X58_Y49, M4K_X54_Y48, M4K_X54_Y52, M4K_X54_Y47, M4K_X54_Y49, M4K_X58_Y47, M4K_X54_Y50, M4K_X58_Y54, M4K_X58_Y51, M4K_X58_Y53, M4K_X54_Y51, M4K_X54_Y54, M4K_X81_Y53, M4K_X58_Y52, M4K_X54_Y53 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Interconnect Usage Summary                                            ;
+-------------------------------------------+---------------------------+
; Interconnect Resource Type                ; Usage                     ;
+-------------------------------------------+---------------------------+
; Block interconnects                       ; 2,551 / 276,692 ( < 1 % ) ;
; C16 interconnects                         ; 19 / 7,476 ( < 1 % )      ;
; C4 interconnects                          ; 1,575 / 202,240 ( < 1 % ) ;
; DPA clocks                                ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                             ; 0 / 36 ( 0 % )            ;
; DQS-18 I/O buses                          ; 0 / 8 ( 0 % )             ;
; DQS-36 I/O buses                          ; 0 / 4 ( 0 % )             ;
; DQS-4 I/O buses                           ; 0 / 36 ( 0 % )            ;
; DQS-9 I/O buses                           ; 0 / 18 ( 0 % )            ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )            ;
; Direct links                              ; 264 / 276,692 ( < 1 % )   ;
; Global clocks                             ; 8 / 16 ( 50 % )           ;
; Local interconnects                       ; 918 / 72,768 ( 1 % )      ;
; NDQS bus muxes                            ; 0 / 36 ( 0 % )            ;
; NDQS-18 I/O buses                         ; 0 / 8 ( 0 % )             ;
; NDQS-36 I/O buses                         ; 0 / 4 ( 0 % )             ;
; NDQS-4 I/O buses                          ; 0 / 36 ( 0 % )            ;
; NDQS-9 I/O buses                          ; 0 / 18 ( 0 % )            ;
; PLL transmitter or receiver load enables  ; 0 / 16 ( 0 % )            ;
; PLL transmitter or receiver synch. clocks ; 0 / 16 ( 0 % )            ;
; R24 interconnects                         ; 171 / 7,684 ( 2 % )       ;
; R24/C16 interconnect drivers              ; 105 / 24,208 ( < 1 % )    ;
; R4 interconnects                          ; 2,426 / 318,656 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )            ;
+-------------------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 5.66) ; Number of LABs  (Total = 149) ;
+----------------------------------+-------------------------------+
; 1                                ; 28                            ;
; 2                                ; 13                            ;
; 3                                ; 6                             ;
; 4                                ; 5                             ;
; 5                                ; 2                             ;
; 6                                ; 5                             ;
; 7                                ; 9                             ;
; 8                                ; 81                            ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 149) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 45                            ;
; 1 Clock                            ; 107                           ;
; 1 Clock enable                     ; 34                            ;
; 1 Sync. clear                      ; 20                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Clock enables                    ; 13                            ;
; 2 Clocks                           ; 36                            ;
; 3 Clock enables                    ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.48) ; Number of LABs  (Total = 149) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 14                            ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 7                             ;
; 6                                            ; 6                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 15                            ;
; 17                                           ; 1                             ;
; 18                                           ; 2                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 5                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 12                            ;
; 25                                           ; 13                            ;
; 26                                           ; 8                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.89) ; Number of LABs  (Total = 149) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 43                            ;
; 2                                               ; 11                            ;
; 3                                               ; 8                             ;
; 4                                               ; 17                            ;
; 5                                               ; 6                             ;
; 6                                               ; 6                             ;
; 7                                               ; 12                            ;
; 8                                               ; 5                             ;
; 9                                               ; 2                             ;
; 10                                              ; 1                             ;
; 11                                              ; 4                             ;
; 12                                              ; 4                             ;
; 13                                              ; 5                             ;
; 14                                              ; 5                             ;
; 15                                              ; 3                             ;
; 16                                              ; 12                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 9.45) ; Number of LABs  (Total = 149) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 2                             ;
; 2                                           ; 36                            ;
; 3                                           ; 7                             ;
; 4                                           ; 13                            ;
; 5                                           ; 5                             ;
; 6                                           ; 11                            ;
; 7                                           ; 8                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 14                            ;
; 11                                          ; 6                             ;
; 12                                          ; 4                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 1                             ;
; 16                                          ; 0                             ;
; 17                                          ; 3                             ;
; 18                                          ; 1                             ;
; 19                                          ; 3                             ;
; 20                                          ; 4                             ;
; 21                                          ; 2                             ;
; 22                                          ; 2                             ;
; 23                                          ; 3                             ;
; 24                                          ; 1                             ;
; 25                                          ; 1                             ;
; 26                                          ; 2                             ;
; 27                                          ; 1                             ;
; 28                                          ; 1                             ;
; 29                                          ; 0                             ;
; 30                                          ; 2                             ;
; 31                                          ; 1                             ;
; 32                                          ; 0                             ;
; 33                                          ; 2                             ;
; 34                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 23    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 194          ; 5            ; 194          ; 0            ; 0            ; 199       ; 194          ; 0            ; 199       ; 199       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 199       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 5            ; 194          ; 5            ; 199          ; 199          ; 0         ; 5            ; 199          ; 0         ; 0         ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ; 0         ; 199          ; 199          ; 199          ; 199          ; 199          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; TED[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TED[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXTINT4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXTINT5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXTINT6               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXTINT7               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXD_232[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXD_232[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CLOCK             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_CLK              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_CLK              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_CLK              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_CLK              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC1_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC2_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC3_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DAC4_PDWN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TECLKOUT              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_NX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC1_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC2_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC3_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC4_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TCE2n                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TSDWEn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEA[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TSDRASn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXD_232[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXD_232[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Configuration Voltage Level                  ; Auto                ;
; Force Configuration Voltage Level            ; Off                 ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                  ;
+--------------------------------------------------------------------------+-----------------------------+
; Name                                                                     ; Value                       ;
+--------------------------------------------------------------------------+-----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                         ; ff                          ;
; Mid Wire Use - Fit Attempt 1                                             ; 1                           ;
; Mid Slack - Fit Attempt 1                                                ; 3976                        ;
; Internal Atom Count - Fit Attempt 1                                      ; 2149                        ;
; LE/ALM Count - Fit Attempt 1                                             ; 844                         ;
; LAB Count - Fit Attempt 1                                                ; 150                         ;
; Outputs per Lab - Fit Attempt 1                                          ; 6.347                       ;
; Inputs per LAB - Fit Attempt 1                                           ; 8.813                       ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 1.360                       ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:88;1:44;2:12;3:6          ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:104;1:46                  ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:43;1:69;2:26;3:6;4:6      ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:53;1:73;2:18;3:1;4:5      ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:72;1:50;2:18;3:9;4:1      ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:7;1:94;2:37;3:12          ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:150                       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:7;1:81;2:47;3:15          ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:7;1:104;2:39              ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:119;1:6;2:25              ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:150                       ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:7;1:124;2:19              ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:91;1:59                   ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:133;1:17                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:146;1:4                   ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1              ; 0:1;1:94;2:15;3:27;4:10;5:3 ;
; LEs in Chains - Fit Attempt 1                                            ; 330                         ;
; LEs in Long Chains - Fit Attempt 1                                       ; 64                          ;
; LABs with Chains - Fit Attempt 1                                         ; 31                          ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 0                           ;
; Time - Fit Attempt 1                                                     ; 0                           ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 0.031                       ;
+--------------------------------------------------------------------------+-----------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Early Wire Use - Fit Attempt 1      ; 1      ;
; Early Slack - Fit Attempt 1         ; 2403   ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; 2415   ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; 2415   ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 1      ;
; Late Slack - Fit Attempt 1          ; 2300   ;
; Peak Regional Wire - Fit Attempt 1  ; 17.347 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 6      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.484  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 4261        ;
; Early Wire Use - Fit Attempt 1      ; 1           ;
; Peak Regional Wire - Fit Attempt 1  ; 5           ;
; Mid Slack - Fit Attempt 1           ; 2786        ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 1           ;
; Time - Fit Attempt 1                ; 3           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.640       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu May 24 16:29:35 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MultiFunctionSampProc -c MultiFunctionSampProc
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2S90F1020I4 for design "MultiFunctionSampProc"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 100 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device HC230F1020I is compatible
    Info: Device EP2S60F1020C4 is compatible
    Info: Device EP2S60F1020I4 is compatible
    Info: Device EP2S60F1020C4ES is compatible
    Info: Device EP2S90F1020C4 is compatible
    Info: Device EP2S130F1020C4 is compatible
    Info: Device EP2S130F1020I4 is compatible
    Info: Device EP2S180F1020C4 is compatible
    Info: Device EP2S180F1020I4 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location F17
    Info: Pin ~nCSO~ is reserved at location G19
    Info: Pin ~DATA0~ is reserved at location H19
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Implemented PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" as Enhanced PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk1 port
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_12)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node TECLKOUT (placed in PIN U32 (CLK2p/DIFFIO_RX_C1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node Reset_Gen:Reset_Gen_M|reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node phase[24]
        Info: Destination node phase[12]
        Info: Destination node phase[11]
        Info: Destination node TIME_BASE:TIME_BASE_M|INT_ENABLE
        Info: Destination node phase[10]
        Info: Destination node phase[9]
        Info: Destination node phase[8]
        Info: Destination node phase[7]
        Info: Destination node phase[31]
        Info: Destination node UART_TXD:UART_TXD_A|clken_divBaudRate
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|clr_reg~_wirecell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~29
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" output port clk[0] feeds output pin "ADC_CLOCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" output port clk[1] feeds output pin "DAC1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" output port clk[1] feeds output pin "DAC2_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" output port clk[1] feeds output pin "DAC3_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|pll" output port clk[1] feeds output pin "DAC4_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:06
Info: Slack time is 3.387 ns between source register "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed" and destination register "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]"
    Info: + Largest register to register requirement is 9.787 ns
    Info:   Shortest clock path from clock "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0" to destination register is 3.852 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_12; Fanout = 1; CLK Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.643 ns) + CELL(0.000 ns) = 1.643 ns; Loc. = Unassigned; Fanout = 1200; COMB Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.499 ns) + CELL(0.710 ns) = 3.852 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]'
        Info: Total cell delay = 0.710 ns ( 18.43 % )
        Info: Total interconnect delay = 3.142 ns ( 81.57 % )
    Info:   Longest clock path from clock "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0" to destination register is 3.852 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_12; Fanout = 1; CLK Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.643 ns) + CELL(0.000 ns) = 1.643 ns; Loc. = Unassigned; Fanout = 1200; COMB Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.499 ns) + CELL(0.710 ns) = 3.852 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]'
        Info: Total cell delay = 0.710 ns ( 18.43 % )
        Info: Total interconnect delay = 3.142 ns ( 81.57 % )
    Info:   Shortest clock path from clock "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0" to source register is 3.852 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_12; Fanout = 1; CLK Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.643 ns) + CELL(0.000 ns) = 1.643 ns; Loc. = Unassigned; Fanout = 1200; COMB Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.499 ns) + CELL(0.710 ns) = 3.852 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed'
        Info: Total cell delay = 0.710 ns ( 18.43 % )
        Info: Total interconnect delay = 3.142 ns ( 81.57 % )
    Info:   Longest clock path from clock "PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0" to source register is 3.852 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_12; Fanout = 1; CLK Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.643 ns) + CELL(0.000 ns) = 1.643 ns; Loc. = Unassigned; Fanout = 1200; COMB Node = 'PLL_25MxN:PLL_25MxN_M|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.499 ns) + CELL(0.710 ns) = 3.852 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed'
        Info: Total cell delay = 0.710 ns ( 18.43 % )
        Info: Total interconnect delay = 3.142 ns ( 81.57 % )
    Info:   Micro clock to output delay of source is 0.109 ns
    Info:   Micro setup delay of destination is 0.104 ns
    Info: - Longest register to register delay is 6.400 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed'
        Info: 2: + IC(3.033 ns) + CELL(0.435 ns) = 3.468 ns; Loc. = Unassigned; Fanout = 15; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~18'
        Info: 3: + IC(1.294 ns) + CELL(0.060 ns) = 4.822 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~19'
        Info: 4: + IC(0.053 ns) + CELL(0.410 ns) = 5.285 ns; Loc. = Unassigned; Fanout = 34; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~1'
        Info: 5: + IC(0.658 ns) + CELL(0.457 ns) = 6.400 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]'
        Info: Total cell delay = 1.362 ns ( 21.28 % )
        Info: Total interconnect delay = 5.038 ns ( 78.72 % )
Info: Estimated most critical path is register to register delay of 6.400 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X87_Y41; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed'
    Info: 2: + IC(3.033 ns) + CELL(0.435 ns) = 3.468 ns; Loc. = LAB_X53_Y49; Fanout = 15; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~18'
    Info: 3: + IC(1.294 ns) + CELL(0.060 ns) = 4.822 ns; Loc. = LAB_X59_Y48; Fanout = 4; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~19'
    Info: 4: + IC(0.053 ns) + CELL(0.410 ns) = 5.285 ns; Loc. = LAB_X59_Y48; Fanout = 34; COMB Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~1'
    Info: 5: + IC(0.658 ns) + CELL(0.457 ns) = 6.400 ns; Loc. = LAB_X59_Y49; Fanout = 2; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]'
    Info: Total cell delay = 1.362 ns ( 21.28 % )
    Info: Total interconnect delay = 5.038 ns ( 78.72 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 5% of the available device resources in the region that extends from location X45_Y46 to location X55_Y57
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 107 output pins without output pin load capacitance assignment
    Info: Pin "TED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TED[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EXTINT4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EXTINT5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EXTINT6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EXTINT7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TXD_232[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TXD_232[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC1_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC2_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC3_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC4_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC1_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC2_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC3_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC4_PDWN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 11 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin EXTINT5 has GND driving its datain port
    Info: Pin EXTINT6 has GND driving its datain port
    Info: Pin EXTINT7 has GND driving its datain port
    Info: Pin ADC1_PDWN has GND driving its datain port
    Info: Pin ADC2_PDWN has GND driving its datain port
    Info: Pin ADC3_PDWN has GND driving its datain port
    Info: Pin ADC4_PDWN has GND driving its datain port
    Info: Pin DAC1_PDWN has GND driving its datain port
    Info: Pin DAC2_PDWN has GND driving its datain port
    Info: Pin DAC3_PDWN has GND driving its datain port
    Info: Pin DAC4_PDWN has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: TED_INOUT_SELECT
        Info: Type bi-directional pin TED[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin TED[28] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file E:/tttt/ADDA/MultiFunctionSampProc_FPGA/MultiFunctionSampProc.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Thu May 24 16:30:07 2018
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/tttt/ADDA/MultiFunctionSampProc_FPGA/MultiFunctionSampProc.fit.smsg.


