\documentclass[10pt,a4paper,twoside]{report}
 \usepackage{booktabs}
\usepackage{float}
\usepackage{tabularx}
\usepackage{amsmath}
\usepackage{amsfonts}
\usepackage{amssymb}
\usepackage{graphicx}
\usepackage{amsthm}
\usepackage{polski}
\usepackage[polish]{babel}
\usepackage[utf8]{inputenc}
\usepackage[polish]{babel}
\usepackage{indentfirst}

\usepackage{listings}
\lstset{
	basicstyle = \footnotesize
}


\usepackage{ifthen}
\usepackage{hyperref}
\usepackage{setspace}
\hypersetup{
	colorlinks=false, %set true if you want colored links
	linktoc=all,     %set to all if you want both sections and subsections linked
	linkcolor=red,  %choose some color if you want links to stand out
}
\usepackage{tikz}
\def\checkmark{\tikz\fill[scale=0.4](0,.35) -- (.25,0) -- (1,.7) -- (.25,.15) -- cycle;} 
\usepackage{color, colortbl}
\usepackage{pgfplots}       % <-- required in preamble
\usepackage{pgfplotstable}       % <-- required in preamble
\usepackage{siunitx}
%\usepackage{SIunits}        % <-- required in preamble
\pgfplotsset{compat=newest} % <-- optional in preamble
\usepackage[americancurrents]{circuitikz}
\usepgfplotslibrary{units}
\usetikzlibrary{shapes,arrows,calc}
\tikzstyle{block} = [rectangle, draw, text width=3cm, 
text centered, rounded corners, 
minimum height=1.5cm, node distance=2cm]
\tikzstyle{signal} = [rectangle, text width=2.5cm, 
text centered, rounded corners, 
minimum height=1cm, node distance=2cm]
\tikzstyle{line} = [draw, -latex']
\usepackage[top = 2.5cm, bottom = 2.5cm, inner = 3.5cm, outer = 2.5cm]{geometry}
\theoremstyle{definition}
\newtheorem{notation}{Notacja}[section]
\theoremstyle{definition}
\newtheorem{definition}{Definicja}[section]
\theoremstyle{definition}
\newtheorem{przyklad}{Przykład}[section]
\theoremstyle{definition}
\newtheorem{twierdzenie}{Twierdzenie}[section]
\theoremstyle{definition}
\newtheorem{wniosek}{Wniosek}[section]
\renewcommand{\baselinestretch}{1.5} 
\newcommand{\img}[4]{
	\begin{figure}[H]
		\begin{center}
			\includegraphics[width=#1 cm, keepaspectratio=true]{#2}
			\caption{#3}
			\label{#4}
		\end{center}
	\end{figure}
}
\definecolor{Gray}{gray}{0.9}
\setcounter{secnumdepth}{4}

\title{Notatki do pracy inżynierskiej. \\ 8-bitowy przetwornik cyfrowo analogowy w technologii CMOS. \\ STAN : alpha}
\date{2018}
\author{Michał Czyż \\ student, WETI PG}

\begin{document}
	\setcounter{page}{3}
	\section*{Streszczenie}
	{	Przetworniki cyfrowo-analogowe są niezbędną częścią wielu systemów mikroelektronicznych. Celem niniejszej pracy jest zaprojektowanie schematu i topografii masek 8-bitowego przetwornika cyfrowo analogowego w technologii CMOS AMS 180nm. Zaprojektowany przetwornik to segmentowe połączenie dwóch 4-bitowych równoległych konwerterów ze skalowaniem prądu, zdolny do przetwarzania $4MSPS$ z całkowym błędem nieliniowości INL mniejszym niż $0.5LSB$. Wykonano serię symulacji służących do pomiaru parametrów konwertera.}
	
	{	\textbf{Słowa kluczowe: CMOS, przetworniki cyfrowo-analogowe, }}
	
	\newpage
	
	\section*{Abstract}
	{	Digital to analog converters are crucial part of many microelectronics systems. Goal of this thesis was to design schematics and layouts of an 8-bit D/A converter using CMOS AMS 180nm technology. Designed converter is a segment connection of 2 4-bit current scaled converters, capable of $4MSPS$ operation with INL less than $0.5LSB$. A series of simulation was prepared to measure parmaeters.}
	
	{	\textbf{Keywords:}}
	
	{\setstretch{1.0}
	\tableofcontents
	\par
	}
	\newpage


	\section*{Wykaz ważniejszych oznaczeń, skrótów i stałych}
	\noindent
	\begin{tabular}{>{$}r<{$}@{\ --\ }l}
	AMS		& Austria MicroSystems \\
	AMS		& Analog Mixed Signal \\
	CMOS	& ang. Complementary Metal Oxide Semiconductor \\
	FET		& Tranzystor polowy \\
	V_i	& Potencjał węzła $i$ \\
	V_{ij}	& Różnica potencjałów między węzłami $i$ i $j$ \\
	V_{ij,k} & Różnica potencjałów między terminalami $i$ i $j$ urządzenia o indeksie $k$ \\
	S	& Stosunek szerokości do długości kanału tranzystora \\
	nf & Liczba palców tranzystora \\
	A_d & Wzmocnienie różnicowe wzmacniacza operacyjnego \\
	V_{off} & Wejściowe napięcie niezrównoważenia wzmacniacza operacyjnego
\end{tabular}

	Do obliczeń ręcznych przyjęto następujące wartości stałych:

	\begin{tabular}{>{$}r<{$}@{\ --\ }l}
	K_n = 274 \frac{\mu A}{V^2} & Parametr transkonduktancyjny tranzystora NFET w obszarze nasycenia \\
	V_{TH,n} = 355mV & Nominalne napięcie progowe tranzystora NFET \\
	K_p = 56 \frac{\mu A}{V^2} & Parametr transkonduktancyjny tranzystora PFET w obszarze nasycenia \\
	V_{TH,p} = -405mV & Nominalne napięcie progowe tranzystora PFET
	\end{tabular}


	\chapter{Wstęp}
	{	W tym rozdziale dokonano zbioru najistotniejszych pojęć niezbędnych do zrozumienia sposobu działania konwerterów danych i zagadnień związanych z przetwarzaniem sygnałów. Dokonano zwięzłego opisu wybranych architektur przetworników oraz przytoczono definicje parametrów przetworników. Szczególną uwagę poświęcono przetwornikowi równoległemu skalującemu prąd, którego projekt został przedstawiony w dalszej części pracy.}
	

	\section{Systemy konwersji cyfrowo analogowej}
	{	Konwertery sygnałów z postaci cyfrowej na analogową (i odwrotnie) są niezbędną częścią systemów elektronicznych, ponieważ umożliwiają komunikację pomiędzy zewnętrznym, analogowym światem i cyfrowymi rdzeniami układów krzemowych \cite{integconv}. Do przykładowych zastosowań konwerterów danych należą m.in. generowanie sygnału wizyjnego, fonicznego lub sygnałów sterowania np. dla układów radarowych, konwerterów mocy lub miernictwa. }
	
	\subsection{Twierdzenie Nyquista}
	
	\begin{twierdzenie}{Niech sygnał $S$ zajmuje pasmo częstotliwości $B =\left(0, f_{max}\right) $. Sygnał $S$ może być przetwarzany bezbłędnie, wtedy i tylko wtedy, gdy częstotliwość próbkowania $f_{sample}$ jest co najmniej dwukrotnie większa od górnego zakresu pasma częstotliwości $f_{max}$. }
	$$
		f_{sample} \ge 2 f_{max}
	$$
	\end{twierdzenie}
	
	\begin{przyklad}{Dany jest konwerter danych, który przetwarza 4 miliony próbek na sekundę ($4MSPS$). Zgodnie z twierdzeniem Nyquista maksymalna częstotliwość przetwarzanego sygnału wynosi:}
		\begin{equation}
			f_{max} = \frac{f_{sample}}{2} = \frac{4M}{2} = 2MHz
		\end{equation}
	\end{przyklad}
	
	\subsection{Filtracja sygnału wejściowego}
	{	W przypadku gdy twierdzenie Nyquista nie jest spełnione w widmie sygnału wyjściowego obserwuje się imaże (zwielokrotnienia) widm, które powodują zniekształcenie sygnału. Z tego powodu do poprawnego funkcjonowania systemu konwersji cyfrowo analogowej przed blokiem konwersji należy umieścić cyfrowy filtr dolnoprzepustowy, którego zadaniem jest ograniczenie pasma sygnału wejściowego w taki sposób, aby spełnione było twierdzenie Nyquista. Tego rodzaju filtr jest nazywany filtrem antyaliasowym. }
	
	\begin{przyklad}{Dany jest konwerter danych, który przetwarza z szybkością $4MSPS$. Filtr antyaliasowy o transmitancji $H(f)$ powinien mieć charakterystykę amplitudową:}
		\[   
		|H(f)| = 
		\begin{cases}
			1 &\quad \text{dla} f \le 2MHz\\
			0 &\quad \text{dla} f>2MHz\\
		\end{cases}
		\]		
	\end{przyklad}
	\begin{figure}[!htb]
	\centering
	\begin{tikzpicture}
	\draw[->] (-4,0) -- (4,0) node[below] {$f$};
	\draw[->] (0,-1) -- (0,2) node[right] {$|H(f)|$};
	\draw[scale=1,domain=-2:2,smooth,variable=\x,blue] plot ({\x},{1});
	\draw[scale=1,domain=-4:-2,smooth,variable=\x,blue] plot ({\x},{0});
	\draw[scale=1,domain=2:4,smooth,variable=\x,blue] plot ({\x},{0});
	\draw[scale=1,domain=0:1,smooth,variable=\y,blue] plot ({-2},{\y});
	\draw[scale=1,domain=0:1,smooth,variable=\y,blue] plot ({2},{\y});
	\end{tikzpicture}
	\end{figure}
		
	\subsection{Filtracja sygnału wyjściowego}
	{	W trakcie konwersji wyjście konwertera znajduje się w stanie przejściowym, co wprowadza
	zniekształcenia sygnału wyjściowego. Wynika to zazwyczaj z faktu, że przejściu pomiędzy różnymi słowami cyfrowymi towarzyszy przełączenie jednego lub więcej kluczy. Ochronę przed zniekształceniami sygnału i impulsami szpilkowymi osiąga się dzięki stosowaniu układu próbkująco pamiętającego i filtru wyjściowego. Ten ostatni popularnie nazywany jest filtrem rekonstrukcyjnym. }
	\begin{przyklad}{Dany jest konwerter danych, który przetwarza $4MSPS$. Filtr rekonstrukcyjny powinien być filtrem dolnoprzepustowym o częstotliwości granicznej równej $2MHz$.}
	\end{przyklad}

	\subsection{Systemy przetwarzania cyfrowo analogowego}
	{	Ogólny schemat blokowy systemu przetwarzania sygnału z postaci cyfrowej na analogową został przedstawiony na rysunku \ref{blokca}.
		}
	\begin{figure}[!htb]
	\centering
		\begin{tikzpicture}[auto]
		\node [signal] (in) {Sygnał \\ cyfrowy};
		\node [block, below of = in, node distance = 2cm] (fir) {FDP antyaliasing};
		\node [block, below of = fir, node distance = 2cm] (converter) {Blok \\ konwersji C/A};
		\node [block, below of = converter, node distance = 2 cm](sh){Układ próbkująco-pamiętający S\&H};
		\node [block, below of = sh, node distance = 2 cm](afilter){FDP rekonstrukcja};
		\node [signal, below of = afilter, node distance = 2cm] (out) {Sygnał analogowy};
		
		\draw [->] (in) -- node {} (fir);
		\draw [->] (fir) -- node {} (converter);
		\draw [->] (converter) -- node {} (sh);
		\draw [->] (sh) -- node {} (afilter);
		\draw [->] (afilter) -- node {} (out);
		\end{tikzpicture}
	\label{blokca}
	\caption{Schemat blokowy systemu konwersji sygnału.}
	\end{figure}
	
	
	\section{Przegląd architektur konwerterów C/A \cite{cmosanal} \cite{plassche}}
	{	Dokonuje się kilku podziałów konwerterów. Ze względu na liczbę przetwarzanych bitów wyróżnia się: \textbf{szeregowe}, czyli takie, które dokonują konwersji słowa cyfrowego bit po bicie oraz \textbf{równoległe}, czyli takie, które dokonują konwersji całego słowa jednocześnie. Jeżeli sygnał wyjściowy przetwornika jest stały w czasie dla ustalonego i podtrzymywanego słowa cyfrowego, to nazywamy taki przetwornik \textbf{statycznym}, w przeciwieństwie do przetworników \textbf{dynamicznych}, których sygnał wyjściowy zanika i wymaga odświeżania. }
	
	{	\textbf{Przetwornik z modulacją szerokości impulsów} dokonuje porównania słowa cyfrowego z liniowo rosnącym cyfrowym słowem odniesienia. Wygenerowany w ten sposób impuls o szerokości zależnej od wartości przetwarzanego słowa poddawany jest filtracji dolnoprzepustowej. Do wad tego rozwiązania należą mała szybkość przetwarzania i konieczność stosowania filtrów o wysokim tłumieniu w paśmie zaporowym. }
	
	{	\textbf{Przetwornik integracyjny z całkowaniem liniowym} również wykorzystuje mechanizm porównywania liczb cyfrowych do wygenerowania sygnału o modulowanej szerokości, który jest poddawany scałkowaniu, a następnie próbkowaniu przez układ próbkująco pamiętający. Celem zwiększenia szybkości działania układu dokonuje się podzielenia słowa bitowego na część starszą i młodszą, a przetwarzanie obu części odbywa się równolegle. }
	
	{	\textbf{Przetworniki sieciowe ze skalowaniem} dokonują zamiany słowa cyfrowego na napięcia, prądy lub ładunki proporcjonalne do wartości tego słowa. Ważone dwójkowo sygnały z poszczególnych gałęzi sieci są sumowane, a sygnał wyjściowy podlega konwersji i/lub kondycjonowaniu do zadanej formy. Udaje się uzyskać rozdzielczość do 10-bitów.}
	
	{	\textbf{Przetwornik z kształtowaniem szumu} wykorzystuje filtry nad-próbkujące, układy kształtowania szumu, 1-bitowy przetwornik C/A i analogowy filtr wyjściowy. Uzyskuje się wysoką precyzję 16-18 bitów. }
	
	{	\textbf{Przetwornik szeregowy z redystrybucją ładunku} wykorzystuje układ dwóch połączonych równolegle identycznych kondensatorów i kilka kluczy. Kondensator wejściowy jest ładowany lub rozładowywany w zależności od wartości kolejnych bitów, a następnie dołączany do kondensatora wyjściowego, co pozwala na dodanie lub odjęcie ładunku, a więc zwiększenie lub zmniejszenie wartości napięcia wyjściowego.
	}
	
	{	\textbf{Przetwornik algorytmiczny potokowy} składa się z sumatorów i bloków opóźnienia, które pozwalają na dodawanie przeskalowanych napięć referencyjnych w kolejnych blokach. \textcolor{red}{przepisać} }

	{	\textbf{Przetwornik algorytmiczny iteracyjny} w węźle układu próbkująco pamiętającego dodaje kolejne bity. \textcolor{red}{przepisać} }

	{ 	\textbf{Przetworniki segmentowe} to przetworniki składające się z połączenia dwóch lub więcej przetworników. Zazwyczaj łączone są przetworniki o małej liczbie bitów w większe, aby zwiększyć rozdzielczość. }

	{	Pierwszym krokiem w projekcie przetwornika jest wybór architektury na podstawie analizy obecnego stanu wiedzy technicznej oraz wymagań dotyczących rozdzielczości, szybkości, powierzchni i pobieranej mocy. Po zapoznaniu się z literaturą wybór padł na konwerter skalujący prąd. Najistotniejsze motywacje tego wyboru to prostota schematu, wysoka szybkość działania \cite{cmosanal} oraz fakt, że poprzednie prace uzyskały do 10 bitów rozdzielczości \cite{plassche}.	Autorzy \cite{cmosanal} jako główne wady podają duży rozmiar oraz duży rozstęp wielkości elementów.}
	
	\section{Parametry przetworników C/A}
	{	Sygnałem wejściowym dla N bitowego przetwornika cyfrowo analogowego jest słowo cyfrowe $\mathcal{B}=\{b_{N-1},b_{N-2},...,b_0\}$. Bit $b_{N-1}$ nosi miano najstarszego bitu (MSB - Most Siginificant Bit), a bit $b_0$ najmłodszego (LSB - Least Siginificant Bit). Sygnał wyjściowy to analogowe napięcie lub prąd $\mathcal{S}$ przeskalowany przez sygnał referencyjny $V_{ref}$. Zależność pomiędzy sygnałem wyjściowym i wejściowym to wtedy:
		\begin{equation}
		\mathcal{S} = V_{ref}\mathcal{B} = V_{ref} {\sum_{k=0}^{N-1} b_k2^k}
		\end{equation}	}
	
	\begin{notation}{Sygnał wyjściowy jest z zakresu:}
		$$
		S_{out} \in \langle S_{out_{min}} ;  S_{out_{max}} \rangle
		$$
	\end{notation}
	
	\begin{definition}{Zakres sygnału wyjściowego FS to zakres wartości, które może przyjmować sygnał wyjściowy przetwornika.}
		\begin{equation}
		FS = S_{out_{max}} - S_{out_{min}}
		\end{equation}
	\end{definition}
	
	\begin{definition}{Rozdzielczość R określa minimalną zmianę sygnału wyjściowego dla kolejnych słów cyfrowych. Dla idealnego przetwornika jest to wartość stała, równa stosunkowi pełnego zakresu napięcia wyjściowego do liczby poziomów (różnych słów cyfrowych). }
		\begin{equation}
		R = \frac{FS}{2^{N}-1}		
		\end{equation}
	\end{definition}
	
	\begin{definition}{Dokładność względna $\delta$ to odchylenie wartości sygnału wyjściowego w stanie ustalonym od teoretycznej prostej wyznaczonej przez pełny zakres przetwarzania. Dokładność względną nazywa się nieliniowością całkową INL.}	
	\end{definition}
	
	\begin{definition}{Nieliniowość różniczkowa DNL to zmiana sygnału wyjściowego przy przejściu o jedno słowo cyfrowe obliczone dla każdego przejścia osobno. }
	\end{definition}	
	
	\begin{definition}{Przetwornik jest monotoniczny, jeżeli sygnał wyjściowy przetwornika może być opisany przy pomocy funkcji monotonicznej.}
	\end{definition}
	
	\section{Równoległy przetwornik skalujący prąd}
	
	{	Blokowy schemat konwertera skalującego prąd znajduje się na rysunku \ref{currentscale}. Zasada działania jest następująca: słowo cyfrowe jest sygnałem sterującym sieć, która może wytwarzać prądy o różnych wartościach. Typowo, przypisuje się prądom wagi dwójkowe, a kolejne bity słowa cyfrowego decydują o włączeniu/wyłączeniu gałęzi prądowej, co oznacza, że po zsumowaniu prądów wyjściowych otrzymujemy prąd o wartości  bezwzględnej odpowiadającej wartości zakodowanej w słowie cyfrowym. W zależności od wymagań na sygnał wyjściowy, dokonuje się konwersji prądu wyjściowego na napięcie. }


\begin{figure}[!htb]
	\centering
	\begin{tikzpicture}[auto]
	\node [signal, node distance = 2cm] (digint) {N-bitowe słowo cyfrowe};
	\node [block, below of = digint, node distance = 2cm] (network) {Sieć skalująca prąd};
	\node [block, left of = network, node distance = 4cm] (iref1) {Źródło prądu referencyjnego};
	\node [block, below of = network, node distance = 2cm] (conv) {Konwerter prąd/napięcie};
	\node [block, left of = conv, node distance = 4cm] (vref1) {Źródło napięcia referencyjnego};
	\node [signal, below of = conv, node distance = 2cm] (out) {Sygnał \\ analogowy};
	
	\draw [->] (iref1) -- node {$I_{ref}$} (network);
	\draw [->] (digint) -- node {$B=\{b_0, b_1, \dots b_{N-1} \}$} (network);
	\draw [->] (vref1) -- node {$V_{ref}$} (conv);
	\draw [->] (network) -- node {$I_{out}=f(I_{ref},B)$} (conv);
	\draw [->] (conv) -- node {$V_{out}=g(V_{ref},I_{out})$} (out);
	\end{tikzpicture}
	\caption{Schemat blokowy konwertera skalującego prąd.}
\end{figure}

	\section{Segmentowy równoległy przetwornik skalujący prąd}
{	Prąd wyjściowy przetwornika skalującego prąd ze skalowaniem ważonym dwójkowo wynosi:
	\begin{equation}
	I_{out} = \sum_{i=0}^{N-1} b_i I_{i} = I_{ref} \sum_{i=0}^{N-1} b_i 2^{i}
	\end{equation}
	Zauważmy, że sumując wyjścia dwóch przetworników otrzymujemy w ogolności
	\begin{equation}
	I_{out,MN} = I_{out,M} + I_{out,N}
	= I_{ref,M} \sum_{i=0}^{M-1} b_i 2^{i} + I_{ref,N} \sum_{i=0}^{N-1} b_i 2^{i}
	\end{equation}
	W szczególności, gdy zachodzi $I_{ref,N} = 2^M I_{ref} $:
	\begin{equation}
	I_{out,MN} = I_{ref,M}\left(\sum_{i=0}^{M-1} b_i 2^{i} + 2^M \sum_{i=0}^{N-1} b_i 2^{i}\right) 
	\end{equation}
	\begin{equation}
	I_{out,MN} = I_{ref,M}\left(\sum_{i=0}^{M-1} b_i 2^{i} + \sum_{i=M}^{M+N-1} b_i 2^{i}\right) 
	\end{equation}
	\begin{equation}
	I_{out,MN} = I_{ref,M} \sum_{i=0}^{M+N-1} b_i 2^{i}
	\end{equation}
	Jest to równoważne wyrażeniu na prąd wyjściowy konwertera o $M+N$ bitach rozdzielczości.
	\begin{przyklad}{Niech dany będzie M=4 bitowy konwerter o prądzie referencyjnym $I_{ref,M}$. Sumując wyjście tego przetwornika z przetwornikiem o N=4 bitach i prądzie referencyjnym $ I_{ref,N} = 2^4 \cdot I_{ref,M} $, tworzy się przetwornik o $M+N=8$ bitach.}
	\end{przyklad}	
}

	\section{Technologia CMOS}
	{	Poprawnie zaprojektowane układy scalone charakteryzują się niewrażliwością na rozrzut technologiczny parametrów elementów elektronicznych, zmian temperatury oraz odchyłki napięcia zasilania od wartości nominalnej. Pełna analiza zaprojektowanego konwertera pod kątem wrażliwości na te czynniki wybiega poza zakres tej pracy - przedstawiono wybrane zagadnienia. }

	{	W niniejszej pracy skomentowano dwa rodzaje błędów występujących w układach elektronicznych. Błędem systematycznym nazywa się w tej pracy błąd wynikający ze sposobu zaprojektowania schematu. Błąd systematyczny można mierzyć przy pomocy symulacji stałoprądowej, małosygnałowej lub czasowej. Błędem technologicznym nazwano błąd wynikający z niedopasowania i niedokładności procesu technologicznego i jest on mierzony tylko przy pomocy analiz statystycznych, np. Monte Carlo.}

	\subsection{Tranzystory wielopalczaste a połączenie równoległe}
	{	Podczas projektowania należy zachować zgodność symulowanego schematu z narysowaną topografią masek. Zgodność osiąga się poprzez uwzględnienie elementów pasożytniczych w symulacji oraz parametryzację używanych tranzystorów $FET$. W technologii CMOS istnieją liczne sposoby realizacji zaprojektowanego tranzystora. Model kwadratowy pozwala pokazać, że równoległe połączenie $n$ tranzystorów o wymiarach $W$ i $L$ jest równoważny z tranzystorem o wymiarach $nW$ i $L$. Zarówno dla zaawansowanych modeli tranzystorów jak i dla produkowanych obecnie tranzystorów występuje odchyłka od tej zasady. Odchyłka jest spowodowane szeregiem czynników, m. in. różnymi wartościami elementów pasożytniczych oraz odmiennymi błędami technologicznymi. }
	
	{ 	Ze względu na fakt, że koniecznym warunkiem działania przetwornika skalującego prąd jest bezbłędne działanie lustra prądowego, rozważono wpływ sposobu realizacji tranzystorów na błąd powtarzania prądu. Proste lustro prądowe wykorzystane do pomnożenia prądu przez naturalny czynnik $k$ wymaga stworzenia tranzystora referencyjnego o wymiarach $W$ i $L$ oraz tranzystora, którego szerokość jest $k$ razy większa. Do podstawowych realizacji tranzystora należą:
	\begin{itemize}
		\item jeden tranzystor o wymiarach $kW$, $L$,
		\item $k$ równolegle połączonych tranzystorów o wymiarach $W$ i $L$,
		\item $k$-palczasty tranzystor o szerokości każdego palca $W$,
		\item $i$ równolegle połączonych $j$-palczastych tranzystorów, gdzie $i \cdot j = k$.
	\end{itemize}
	Warto zauważyć, że tranzystor referencyjny również można zrealizować jako tranzystor wielopalczasty. }

	\section{Lustro prądowe}
	{	Znajomość układu lustra prądowego jest niezbędna do zrozumienia sposobu działania zaprojektowanego przetwornika skalującego prąd. Poniżej przytoczono podstawowe wiadomości, bardziej szczegółowy opis można znaleźć w \cite{cmosanal}.}
	\subsection{ Proste lustro prądowe.}
	{ Schemat prostego lustra prądowego przedstawiono na ???. Na potrzeby tej pracy tranzystor $M_0$ został nazwany tranzystorem referencyjnym, ponieważ płynie przez niego prąd referencyjny. Analogicznie tranzystor $M_1$ został nazwany tranzystorem wyjściowym. Oba tranzystory w lustrze prądowym pracują w obszarze nasycenia, więc dla obu tranzystorów spełnione są warunki:
	\begin{equation} \label{eq_cutoff}
	V_{GS} > V_{TH,n}
	\end{equation}
	oraz
	\begin{equation} \label{eq_saturation}
	V_{DS} \ge V_{GS} - V_{TH,n}
	\end{equation}
	Wtedy prąd drenu jest równy:
	\begin{equation}
	I_{DS} = \beta \left( V_{GS} - V_{TH,n} \right)^2 \left(1+\lambda V_{DS} \right)
	\end{equation}
	Ze względu na sposób połączenia na pewno zachodzi:
	\begin{equation}
		V_{GS,0} = V_{GS,1}
	\end{equation} 
	Oblicza się stosunek prądu wyjściowego do referencyjnego:
	\begin{equation}
	\frac{I_o}{I_{ref}} =\frac{\beta_1}{\beta_2} \frac{(V_{GS,1}-V_{TH,n})^2}{(V_{GS,0}-V_{TH,n})^2} \frac{\left(1+\lambda V_{DS,1} \right)}{\left(1+\lambda V_{DS,0} \right)}
	\end{equation}
	Analizując powyższe wyrażenie, można rozróżnić czynniki wpływające na systematyczny i technologiczny błąd powtarzania prądu. Do błędu technologicznego przyczyniają się rozrzuty długości tranzystora, szerokości tranzystora, ???gain factor??? i napięcia progowego. Do błędu systematycznego przyczynia się różnica napięć $V_{DS,1} - V_{DS,0}$. Uzyskanie zerowego błędu systematycznego jest możliwe, jeżeli zagwarantuje się równość napięć $V_{DS,1} = V_{DS,0}$. Minimalizację błędów technologicznych uzyskuje się poprzez zwiększanie rozmiarów tranzystorów oraz techniki tworzenia topografii, które zostały opisane w następnych rozdziałach.

	\section{Kaskodowe lustro prądowe.}
	
	\section{Zasada działania 8-bitowego segmentowego przetwornika skalującego prąd}
{ Segmentowe połączenie dwóch przetworników pozwala uzyskać 8-bitowy przetwornik, pod warunkiem, że prąd wpływający do drugiego przetwornika jest 16-krotnie większy. Poprzez połączenie segmentowe rozumie się połączenie, w którym prądy ze wszystkich 8 gałęzi są sumowane na jednym wzmacniaczu operacyjnym. Wtedy:
	\begin{equation}
	V_{out} = V_{ref} + R I_{ref} \sum_{i=0}^{3} 2_i + R 16 I_{ref} \sum_{i=0}^{3} 2_i
	= V_{ref} + R I_{ref} \sum_{i=0}^{3} 2_i + R I_{ref} \sum_{i=4}^{7} 2_i
	= V_{ref} + R I_{ref} \sum_{i=0}^{7} 2_i
	\end{equation}
}

{	Przetwornik 4-bitowy równoległy ze skalowaniem prądu widoczny na rysunku \ref{4bitca} składa się z 4 kluczowanych luster prądowych, dwóch wzmacniaczy operacyjnych oraz rezystora. Prąd referencyjny $I_{ref}$ przepływający wyłącznie przez tranzystor $M_0$ wywołuje znany spadek napięcia $V_{GS,0}$ zgodnie z równaniem na prąd drenu tranzystora w obszarze aktywnym. Połączenie diodowe tranzystora $M_0$ powoduje, że napięcie dren-źródło jest równe napięciu bramka-źródło. Wzmacniacz $A_1$ z zamkniętą pętlą sprzężenia zwrotnego wymusza potencjał drenu tranzystora $M_0$ równy napięciu referencyjnemu $V_{D,0} = V_{ref}$. Napięcia bramka-źródło tranzystorów $M1,\dots, M4$ są stałe i równe napięciu $V_{DS,0}$. Jeżeli klucze $K_1, \dots K_4$ są włączone, to w poprawnie zaprojektowanym układzie spadki napięć dren-źródło tranzystorów $K_1, \dots K_4$ są na tyle małe, że potencjał drenów tranzystorów $M1,\dots, M4$ jest niemal równy napięciu referencyjnemu. Wynika to z faktu, że wzmacniacz $A_2$ również pracuje w układzie zamkniętej pętli sprzężenia zwrotnego. Ten układ gwarantuje nam niemal identyczne spadki napięć dren-źródło tranzystorów $M_0$ i $M1,\dots, M4$, co jest warunkiem koniecznym poprawnej pracy luster prądowych. Prądy tranzystorów $M1,\dots, M4$ są sumowane w węźle odwracającym wzmacniacza $A_2$ i są konwertowane na napięcie $V_{out}$ na rezystorze $R$.}
\begin{equation}
V_{out} = V_{ref} + R I_{ref} \sum_{i=0}^{3} 2^i 
\end{equation}
{	Dwójkowe skalowanie prądów można osiągnąć poprzez następujący dobór rozmiarów tranzystorów:}
\begin{equation}
S_i = 2^i \frac{W_0}{L_0}
\end{equation}

\begin{figure}[!htb]
	\centering
	\begin{circuitikz}[scale = 0.6]
		%		\draw [gray, color=gray] (0,-1) grid (20,10);
		\draw [color=black, thick]
		% Devices
		(2, 2) node[op amp, rotate = 270] (opamp) {$A_1$}
		(18, 7) node[op amp] (opamp2) {$A_2$}
		(4, 1) node[nmos, rotate =180, label={ [centered,xshift=-10, yshift = 10] {$M_0$} } ](m0){}
		(m0.D) to [short] (4,-0.5);
		
		\foreach \x in {1,...,4}
		{
			\pgfmathsetmacro{\offsetx}{int(3*\x+5)};
			\draw [color=black, thick]
			(\offsetx,1) node[nmos, label={ [centered,xshift=10, yshift = 10] {$M_\x$} } ](m\x){}
			(\offsetx,3) node[nmos, label={ [centered,xshift=10, yshift = 10] {$K_\x$} } ](k\x){}
			(k\x.D) to [short] (\offsetx,5)
			(m\x.S) to [short] (\offsetx,-0.5)
			;
		}
		\draw[color=black, thick]
		% Ports
		(opamp.+) to [short, -o](1.2,5)
		(opamp.-) to [short](2.7,4)
		(opamp.out) to [short](2,-0.5)
		(2,-0.5) to [short](17,-0.5)
		(5,1) to [short](16,1)
		(2.7,4) to [short](4,4)
		(4,4) to [short](4,2)
		(1.5,6) node[]{\large{\textbf{$V_{ref}$}}}
		(8,5) to [short](17,5)
		(12,5) to [short](12,7.7)
		(12,7.7) to[short](opamp2.-)
		(15,6.2) to[short,o-](opamp2.+)
		(14,6.2) node[]{\large{\textbf{$V_{ref}$}}}
		(14,7.7) to [short] (14,10)
		(14,10) to[R=$R$] (20,10)
		(20,10) to[short](20,7)
		(20,7) to[short](opamp2.out)
		(20,7) to[short,-o](21,7)
		(21,8) node[]{\large{\textbf{$V_{out}$}}}
		(4,9) to [I=${I_{ref}}$] (4,4)
		(4,8) node[ground, rotate = 180, label={ [centered,xshift=20, yshift = 5] {$GND$}}](4,10){}
		;
		
	\end{circuitikz}
	\label{4bitca}
	\caption{4-bitowy przetwornik C/A.}
\end{figure}

\section{Powierzchnia konwertera}
{	Na tym etapie warto zauważyć, że powierzchnia tranzystorów w lustrze prądowym staje się znacząca. Zakładając optymistycznie, że rozmiar tranzystora to wyłącznie powierzchnia kanału $A=W_0\cdot L_0$, powierzchnia luster prądowych 4 bitowego przetwornika wynosi:
	\begin{equation}
	A_{4bit} =  \left( 1 + \sum_{i=0}^{3}2^i \right)   W_0 \cdot L_0= 16 W_0 \cdot L_0
	\end{equation}
	Dla przetwornika 8 bitowego:
	\begin{equation}
	A_{8bit} = \left( 1 + \sum_{i=0}^{7}2^i \right)   W_0 \cdot L_0 = 256 W_0 \cdot L_0
	\end{equation}
	Zastosowanie przetwornika segmentowego pozwala znacznie obniżyć powierzchnię do:
	\begin{equation}
	A_{8bit,seg} = 2\left( 1 + \sum_{i=0}^{3}2^i \right)   W_0 \cdot L_0 = 32 W_0 \cdot L_0
	\end{equation}
	Powierzchnia konwertera z kaskodowym lustrem prądowym.
	\begin{equation}
		A_{8bit,seg} = 2\left( 2 + 2*\sum_{i=0}^{3}2^i \right)   W_0 \cdot L_0 = 64 W_0 \cdot L_0
	\end{equation}
	Projektant powinien na wczesnym etapie projektu sprawdzić, czy ta powierzchnia jest akceptowalna ze względu na cenę lub dostępną wolną powierzchnią w większym systemie. Jeżeli nie, należy rozważyć inne architektury. }

	\chapter{Projekt elektryczny}
	{	Przeprowadzono badania 8-bitowego przetwornika skalującego prąd, który został skonstruowany z dwóch połączonych przetworników 4-bitowych. W tym rozdziale przedstawiono wyniki wybranych symulacji oraz dyskusję wpływu parametrów urządzeń na błąd sygnału wyjściowego.}
	
	\section{Wymagania.}
	{	Projekt układu rozpoczyna się od sformułowania wymagań (specyfikacji) urządzenia lub systemu. Sformułowano następujące wymagania na przetwornik:
		\begin{itemize}
			\item zasilany ze źródła napięcia stałego o wartości 1.8V,
			\item zaprojektowany w technologii CMOS AMS 180nm,
			\item osiąga szybkość konwersji 4 milionów próbek na sekundę (MSPS),
			\item ma 8-bitów rozdzielczości.
		\end{itemize} 
	Projekt został zrealizowany w środowisku Cadence 2012/13.}
	
	\section{Błąd systematyczny przetwornika 8-bitowego}
	{ Celem symulacji przeprowadzonych w tej części pracy jest wyznaczenie rozmiarów tranzystorów przetwornika oraz sformułowanie wymagań dotyczących wzmacniaczy operacyjnych. Podstawowym mierzonym błędem jest odchyłka napięcia wyjściowego od napięcia wyjściowego idealnego przetwornika. Pomiary są wykonywane dla słowa cyfrowego $1111\_1111$, ponieważ maksymalny błąd przetwarzania występuje, gdy sumowane są prądy ze wszystkich gałęzi, o ile zaniedbuje się prądy upływności. Prądy upływności można zaniedbać, ponieważ przy pomocy symulacji wyznaczono, że są rzędu $1e-27A$. Od dobrze zaprojektowanego przetwornika oczekuje się, że błąd w stanie ustalonym będzie mniejszy niż $0.5LSB$. W pierwszej części symulacji badany jest przetwornik z idealnymi wzmacniaczami, modelowanymi za pomocą źródeł napięciowych sterowanych napięciem.}
	
	\subsection{Wpływ prądu i napięcia referencyjnego na błąd systematyczny}
	{	Wykonano przemiatanie prądu referencyjnego w zakresie $(50n; 25\mu)A$ dla trzech wartości napięcia referencyjnego ${0.7;0.9;1.1}V$ przy minimalnych wymiarach tranzystorów. Przebieg napięcia wyjściowego pokazano na rysunku \ref{figIU}.
	\begin{itemize}
		\item $A_d = 10M$, $V_{off} = 0V$,
		\item $L_0 = 0.18\mu$, $W_0 = 0.5\mu$,
		\item $L_K = 0.18\mu$, $W_K = 0.5\mu$,
		\item $R = 100 \Omega$.
	\end{itemize}
	
	\begin{figure}[!ht]
		\centering
		\begin{tikzpicture}
		\begin{axis}[
		width=0.6\linewidth, % Scale the plot to \linewidth
		grid=major, % Display a grid
		grid style={dashed,gray!30}, % Set the style
		xlabel=$I_{ref}$, % Set the labels
		ylabel=$V_{out}$,
		x unit=\si{\ampere}, % Set the respective units
		y unit=\si{\volt},
		legend style={at={(0.5,-0.2)},anchor=north}, % Put the legend below the plot
		x tick label style={rotate=90,anchor=east} % Display labels sideways
		]
		\addplot[loosely dashed, line width = 1.5pt, blue] table [x={X1}, y={Y1}, col sep=comma] {\detokenize{i_u_depend.csv}};
		\addplot[loosely dashed, line width = 1.5pt, red] table [x={X2}, y={Y2}, col sep=comma] {\detokenize{i_u_depend.csv}};
		\addplot[loosely dashed, line width = 1.5pt, green] table [x={X3}, y={Y3}, col sep=comma] {\detokenize{i_u_depend.csv}};
		\end{axis}
		\end{tikzpicture}
		\caption{Napięcie wyjściowe przetwornika w zależności od prądu referencyjnego dla wartości napięcia referencyjnego, od góry: $(1.1,0.9,0.7)V$}
	\end{figure}
	
	\begin{wniosek}{W symulowanym zakresie wpływ prądu i napięcia referencyjnego na błąd systematyczny przetwornika jest zaniedbywalny. }
		
	\end{wniosek}

	{	Do dalszych symulacji wybrano $V_{ref} = 900mV$ i $I_{ref} = 100nA$. }


	\subsection{Minimalizacja błędu systematycznego}
	{	Konfiguracja: przełączamy wszystkie bity, robimy transient, patrzymy na wyjście. Odpowiadamy na 2 pytania: czy w czasie 250ns osiągamy stan ustalony, ile wynosi błąd systematyczny? Dla R = 10K wyjście powinno skakać od 900mV do 1.155V}
	
	\begin{itemize}
		\item $A_d = 10M$, $V_{off} = 0V$,
		\item $L_0 = 3.6\mu$, $W_0 = 1.8\mu$,
		\item $L_K = 0.18\mu$, $W_K = 0.5\mu$,
		\item $R = 100 \Omega$.
	\end{itemize}
	% Odpowiedz ukladu
	{ Pomierzony błąd przy wszystkich kluczach włączonych: $(1.155 - 1.15495V) / 1mV = 5e-5 << 0.5 LSB$ }
	\subsection{Błąd technologiczny przetwornika z prostym lustrem prądowym.}
	{	Zbadano wpływ długości tranzystora na dokładność przetwarzania przy pomocy analiz Monte Carlo. Wykonano 4 50-punktowe analizy dla następujących zestawów rozmiarów tranzystorów:
		\begin{enumerate}
			\item $L_0 = 3.6\mu$, $W_0 = 1.8\mu$,
			\item $L_0 = 18.0\mu$, $W_0 = 1.8\mu$,
			\item $L_0 = 36\mu$, $W_0 = 1.8\mu$,
			\item $L_0 = 80\mu$, $W_0 = 20\mu$.
		\end{enumerate}
	W tabeli ??? zebrano wyniki analiz. Są to kolejno: minimalne napięcie wyjściowe, maksymalne napięcie wyjściowe oraz błąd obliczony:
	$$
	\delta = \frac{MAX(|1.155-V_{out,min}|,|1.155-V_{out,max}|)}{0.001}
	$$
		\begin{center}
		\begin{tabular}{|c|c|c|c|c|}
			\hline 
			Zestaw & 1 & 2 & 3  & 4\\ 
			\hline 
			$V_{out,min}$ [V] & $1.14573$ & $1.15289$ & $1.15391$ & $1.15451$ \\ 
			\hline
			$V_{out,max}$ [V] & $1.16342$ & $1.15685$ & $1.15594$ & $1.15541$\\ 
			\hline 
			$\delta$ [LSB]  & 9.27 & 2.11 & 1.09 & 0.49\\
			\hline
		\end{tabular} 
	\end{center}
	Trzeba jeszcze zwiększyć $W_0$, bo napięcie $V_{DS}$ nie może przekroczyć 900mV.
	
	\subsection{Błąd technologiczny przetwornika z kaskodowym lustrem prądowym.}
	{	Zbadano wpływ długości tranzystora na dokładność przetwarzania przy pomocy analiz Monte Carlo. Wykonano 4 50-punktowe analizy dla następujących zestawów rozmiarów tranzystorów:
	\begin{enumerate}
		\item $L_0 = 3.6\mu$, $W_0 = 1.8\mu$,
		\item $L_0 = 18.0\mu$, $W_0 = 1.8\mu$,
		\item $L_0 = 36\mu$, $W_0 = 1.8\mu$,
		\item $L_0 = 50\mu$, $W_0 = 120\mu$.
	\end{enumerate}

	\begin{center}
		\begin{tabular}{|c|c|c|c|c|}
			\hline 
			Zestaw & 1 & 2 & 3  & 4\\ 
			\hline 
			$V_{out,min}$ [V] & $1.14780$ & $1.15339$ & $1.15418$ & $1.15455$ \\ 
			\hline
			$V_{out,max}$ [V] & $1.16158$ & $1.15640$ & $1.15570$ & $1.15541$\\ 
			\hline 
			$\delta$ [LSB]  & 7.2 & 1.61 & 0.82 & 0.45\\
			\hline
		\end{tabular} 
	\end{center}
	Trzeba jeszcze zwiększyć $W_0$, bo napięcie $V_{DS}$ nie może przekroczyć 900mV.
	\begin{wniosek}{Połączenie kaskodowe utrudnia projekt wzmacniacza i nie pozwala na redukcję wymiarów przetwornika.}
	\end{wniosek}

	\subsection{Analiza czasowa}
	{ Wykonano analizę czasową dla jednoczesnego przełączenia wszystkich kluczy. Przebieg czasowy napięcia wyjściowego wykreślono na rysunku ???. Czas narastania jest zdecydowanie za wolny dla zadanego zegara. Zaproponowano bardziej skomplikowaną strukturę klucza, która pozwala na przekierowanie prądu. Topologia z pojedynczym kluczem jest zdecydowanie za wolna, ponieważ trzeba przeładować pojemność od drenu tranzystorów w lustrze prądowym. Zaproponowano bardziej złożony klucz, którego główną wadą jest, że niezależnie od tego, czy klucz jest włączony, czy nie, pobierana jest taka sama moc przez układ. }
	
	\begin{figure}[!htb]
		\centering
		\begin{circuitikz}[scale = 0.6]
			%\draw [gray, color=gray] (0,-1) grid (20,10);
			\draw [color=black, thick]
			% Devices
			(4,1) node[nmos, label={ [centered,xshift=10, yshift = 10] {$M$} } ](m){}
			(3,4) node[nmos, label={ [centered,xshift=10, yshift = 10] {$K_n$} } ](kn){}
			(5,4) node[pmos, rotate = 180, label={ [centered,xshift=20, yshift = 10] {$K_p$} } ](kp){};
			
			\draw[color=black, thick]
			% Ports
			(m.D) to [short](4,2.5)
			(3,2.5) to [short](5,2.5)
			(kn.S) to [short](3,2.5)
			(kp.S) to [short](5,2.5)
			(kn.G) to [short, o-](2,4)
			(kp.G) to [short, -o](7,4)
			(kp.D) to [short, -o](5,6)
			(kn.D) to [short, -o](3,6)
			;
			
		\end{circuitikz}
		\caption{Para różnicowa jako klucz.}
	\end{figure}
	{	Odpowiedzi skokowe ze zredukowanymi pikami, występującymi podczas przełączania dla zwiększenia czytelności.}
	\begin{figure}[!ht]
	\centering
	\begin{tikzpicture}
	\begin{axis}[
	width=0.6\linewidth, % Scale the plot to \linewidth
	grid=major, % Display a grid
	grid style={dashed,gray!30}, % Set the style
	xlabel=$t$, % Set the labels
	ylabel=$V_{out}$,
	x unit=\si{s}, % Set the respective units
	y unit=\si{\volt},
	ymin = 0.8,
	ymax = 1.4,
	legend style={at={(0.5,-0.2)},anchor=north}, % Put the legend below the plot
	x tick label style={rotate=90,anchor=east} % Display labels sideways
	]
	\addplot[loosely dashed, line width = 1.5pt, red] table [x={X}, y={Y}, col sep=comma] {\detokenize{1_tran_simple.csv}};
	\end{axis}
	\end{tikzpicture}
	\caption{Odpowiedź czasowa na pobudzenie skokiem układu z prostym kluczem}
	\end{figure}
	
	
	\begin{figure}[!ht]
	\centering
	\begin{tikzpicture}
	\begin{axis}[
	width=0.6\linewidth, % Scale the plot to \linewidth
	grid=major, % Display a grid
	grid style={dashed,gray!30}, % Set the style
	xlabel=$t$, % Set the labels
	ylabel=$V_{out}$,
	x unit=\si{s}, % Set the respective units
	y unit=\si{\volt},
	ymin = 0.8,
	ymax = 1.2,
	legend style={at={(0.5,-0.2)},anchor=north}, % Put the legend below the plot
	x tick label style={rotate=90,anchor=east} % Display labels sideways
	]
	\addplot[loosely dashed, line width = 1.5pt, red] table [x={X}, y={Y}, col sep=comma] {\detokenize{1_tran.csv}};
	\end{axis}
	\end{tikzpicture}
	\caption{Odpowiedź czasowa na pobudzenie skokiem układu z szybkim kluczem.}
	\end{figure}

	\section{Projekt wzmacniacza operacyjnego}
	\subsection{Wpływ wzmocnienia różnicowego wzmacniacza na błąd technologiczny}
	{	Konfiguracja 0.5LSB: $L_0 = 80\mu$, $W_0 = 20\mu$.	}
	\begin{center}
		\begin{tabular}{|c|c|c|c|}
			\hline 
			Wzmocnienie & 100 & 1000 & 10000 \\ 
			\hline 
			$V_{out,min}$ [V] & $1.14305$ & $1.15337$ & $1.15441$ \\ 
			\hline
			$V_{out,max}$ [V] & $1.14394$ & $1.15424$ & $1.15532$ \\ 
			\hline 
			$\delta$ [LSB]  & 11.95 & 1.63 & 0.59 \\
			\hline
		\end{tabular} 
	\end{center}
	\begin{wniosek}{Wzmocnienie różnicowe wzmacniacza operacyjnego powinno być większe niż 10000.}
	\end{wniosek}
	\subsection{Wpływ wejściowego napięcia niezrównoważenia na błąd technologiczny}

	\subsection{Wymagania}
	{	Z badania przetwornika z idealnymi wzmacniaczami można wyciągnąć wnioski przydatne w sformułowaniu wymagań na rzeczywisty wzmacniacz. }
	\subsubsection{Zakres wspólnego napięcia wejściowego}
	{	Zakres wspólnego napięcia wejściowego jest związany z doborem napięcia referencyjnego.}
	\subsubsection{Zakres napięcia wyjściowego}
	{	Wyznaczenie dolnego zakresu napięcia wyjściowego wzmacniacza wymaga przeprowadzenia następującego rozumowania. Napięcie dren-źródło $V_{DS}$ tranzystora M1 jest proporcjonalne do prądu referencyjnego $I_{ref}$, więc projektant dobierając prąd referencyjny musi zwrócić uwagę na to, że napięcie wyjściowe wzmacniacza będzie równe:
		\begin{equation}
			V_{out,A1} = V_{ref} - V_{DS}
		\end{equation} 
	\begin{przyklad}{W układzie lustra prądowego wybrano napięcie referencyjne jako $V_{ref} = 900mV$. Dla tranzystora o wymiarach $W_0=20\mu$, $L_0=80\mu$ i prądu drenu $I_{D}=1.6\mu$, ile wynosi potencjał wyjściowy wzmacniacza operacyjnego?}
		
	{Korzystając z powyższego równania:
		\begin{equation}
			V_{out,A1} = V_{ref} - V_{DS} = V_{ref} - \sqrt{\frac{2I}{\beta}} +V_{TH,n} \approx 328 mV
		\end{equation}
	Z symulacji uzyskano wynik:
		\begin{equation}
			V_{out,A1} = 275mV
		\end{equation}
	}
	\end{przyklad}
	\begin{wniosek}{Dolny zakres napięcia wyjściowego wynosi $275mV$.}
	\end{wniosek}
	
	{	Wyznaczenie górnego zakresu napięcia wyjściowego wzmacniacza wymaga rozważenia wyjściowego obwodu konwersji prąd-napięcie. Z zasady działania przetwornika wynika, że największe napięcie na wyjściu jest obecne dla słowa wejściowego $1111\_1111$ i jest równe:
	\begin{equation}
		V_{out,max} = V_{ref} + R I_{ref} \sum_{i=0}^{7} 2_i = V_{ref} + 255 R I_{ref} 
	\end{equation}
	\begin{przyklad}{Zadano napięcie referencyjne $V_{ref}=900mV$ i prądu referencyjy $100nA$, a w układzie wyjściowym przetwornika umieszczono wzmacniacz operacyjny o górnym zakresie napięcia wyjściowego równym $1300mV$. Dobierz wartość rezystancji $R$, tak by wykorzystać pełny dostępny zakres przetwarzania.}
		
	{ Jeżeli napięcie wyjściowe wzmacniacza nie może przekroczyć wartości $1300mV$, to oznacza, że pełny dostępny zakres przetwarzania jest w przedziale $(900,1300)mV$. Przekształcając powyższe równanie:
	\begin{equation}
		R = \frac{V_{out,max} -  V_{ref}}{255  I_{ref} } = \frac{1.3-0.9}{255 \cdot 100e-9} = 15.686k\Omega
	\end{equation}	
	}
	\end{przyklad}}
	\subsubsection{Czas ustalania}
	{	Czas ustalania przetwornika można oszacować na podstawie znajomości okresu wymaganego zegara. Każda zmiana stanu klucza powoduje, że napięcie wyjściowe przetwornika przechodzi przez stan przejściowy. Dla bezbłędnego działania przetwornika należy tak dobrać parametry, aby stan ustalony był osiągany przed nadejściem kolejnej próbki, tzn. czas ustalania musi być mniejszy niż okres zegara:
	\begin{equation}
		t_{settle} < T_{clk}
	\end{equation}
	Warto zwrócić uwagę, że czasy ustalania dla przejść pomiędzy różnymi słowami cyfrowymi są w ogólności różne.  
	\subsection{Wzmacniacz}
	{	Zaprojektowany wzmacniacz operacyjny to prosty, dwustopniowy wzmacniacz, znany z literatury. Metodologia projektowania została szczegółowo opisana w \cite{cmosanal}, dlatego w tej pracy przytoczono tylko rezultaty. Zwraca się uwagę, że obciążenie pary różnicowej jest niesymetryczne, co powoduje, że wzmacniacz charakteryzuje się niezerowym systematycznym wejściowym napięciem niezrównoważenia. }
	{	Rozmiary tranzystorów zaprojektowanego wzmacniacza operacyjnego przy długości kanału równej $L=900n$. 
	\begin{center}
	\begin{tabular}{|c|c|c|c|}
		\hline 
		Tranzystor & Szerokość palca & Liczba palców & Wielokrotność \\ 
		\hline 
		$S_1$ & $1.8\mu$ & $100$ & $2$ \\ 
		\hline 
		$S_2$ & $1.8\mu$ & $100$ & $2$ \\ 
		\hline 
		$S_3$ & $1.8\mu$ & $1$ & $25$ \\ 
		\hline 
		$S_4$ & $1.8\mu$ & $1$ & $25$ \\ 
		\hline 
		$S_5$ & $1.8\mu$ & $1$ & $25$ \\ 
		\hline 
		$S_6$ & $1.8\mu$ & $50$ & $16$ \\ 
		\hline 
		$S_7$ & $1.8\mu$ & $1$ & $225$ \\ 
		\hline 
		$S_{nref}$ & $1.8\mu$ & $1$ & $25$ \\ 
		\hline 
		$S_{pref}$ & $1.8\mu$ & $1$ & $1$ \\ 
		\hline 
		\end{tabular} 
	\end{center}
	}
		Wykonano pomiary podstawowych parametrów wzmacniacza:
		\begin{itemize}
			\item $ V_{off} = ??? \mu$,
			\item $ ICMR = (0.45;1.60)V$,
			\item $ V_{out,range} = (0.14;1.50)V$,
			\item $ A_{v,0} =  81dB$,
			\item $ PM = 57^\circ$,
			\item $ GB = 12MHz$,
			\item $ SR = 7.2 \frac{V}{\mu} $


		\end{itemize}
	}

	\section{Podsumowanie projektu wstępnego}
	{ Końcowy schemat zaprojektowanego przetwornika przedstawiono:}
	\begin{wniosek}{Zwiększanie prądu referencyjnego oznacza większy $V_{DS,sat}$, co z kolei oznacza, że wyjście wzmacniacza $A_1$ musi się obniżyć mocniej. To oznacza trudniejsze wymaganie na zakres napięć wyjściowych.}
	\end{wniosek}
	\begin{wniosek}{Zwiększanie napięcia referencyjnego, aby skompensować niskie wyjście wzmacniacza $A_1$ oznacza, że wyjście wzmacniacza $A_2$ będzie musiało z kolei pójść mocniej w górę.}
	\end{wniosek}
	\begin{wniosek}{Segmentowe połączenie pozwala nie tylko zmniejszyć minimalne L0, ale też łączną liczbę tranzystorów, potrzebnych do wykonania zadania.}
	\end{wniosek}
	\begin{wniosek}{}
	\end{wniosek}

	\chapter{Pomiary parametrów konwertera}
	{ Do przeprowadzenia pomiarów konwertera przygotowano modele w Verilog-AMS, których szczegółowy opis znajduje sie w dodatku do pracy:}
	\begin{itemize}
		\item idealny 8 bitowy przetwornik cyfrowo analogowy,
		\item cyfrowy generator 8 bitowych słów,
		\item idealny 10-bitowy ADC,
		\item cyfrowy generator sygnału zegarowego.
	\end{itemize}
	\section{Pomiar nieliniowości całkowej INL}
	{ Do pomiaru nieliniowości całkowej należy obliczyć błąd nieliniowości dla wszystkich $2^N$ statycznych stanów przetwornika. W tym celu przygotowano konfigurację jak na rysunku, ale nie zaznaczono generatora sygnału zegarowego, który generuje sygnał o częstotliwości $f_{clk} = 4MHz$. }
		\begin{figure}[!htb]
		\centering
		\begin{tikzpicture}[auto]
		\node [block, node distance = 2cm] (gen) {Generator cyfrowy};
		\node [block, below right of = gen, node distance = 4cm] (idealconv) {Idealny 8-bit DAC};
		\node [block, below left of = gen, node distance = 4cm] (dutconv) {Badany 8-bit DAC};
		\node [block, below of = gen, node distance = 6 cm](inl){Obliczenie błędu.};
		\node [signal, below of = inl, node distance = 2cm] (out) {INL/DNL};
		
		\draw [->] (gen) -- node {} (idealconv);
		\draw [->] (gen) -- node {} (dutconv);
		\draw [->] (idealconv) -- node {} (inl);
		\draw [->] (dutconv) -- node {} (inl);
		\draw [->] (inl) -- node {} (out);
		\end{tikzpicture}
		\caption{Schemat blokowy układu do pomiaru INL i DNL.}
		\end{figure}
	

	\section{Pomiar nieliniowości różniczkowej DNL}
	Do pomiaru wykorzystano analogiczny układ jak do pomiaru INL.
	\section{Pomiar zniekształceń harmonicznych}
	
	\begin{figure}[!htb]
		\centering
		\begin{tikzpicture}[auto]
		\node [block,  node distance = 2cm] (gen) {Generator sygnału sinusoidalnego};
		\node [block,  below of = gen, node distance = 2cm] (adc) {ADC};
		\node [block,  below of = adc, node distance = 2cm] (dutconv) {Badany 8-bit DAC};
		\node [block,  below of = dutconv, node distance = 2cm] (sh) {Układ próbkująco-pamiętający};
		\node [block,  below of = sh, node distance = 2cm] (dp) {Filtr DP};
		\node [block,  below of = dp, node distance = 2cm] (err) {Obliczenie błędu};
		\node [signal, below of = err, node distance = 2cm] (out) {THD};

		\draw [->] (gen) -- node {} (adc);
		\draw [->] (adc) -- node {} (dutconv);
		\draw [->] (dutconv) -- node {} (sh);
		\draw [->] (sh) -- node {} (dp);
		\draw [->] (dp) -- node {} (err);
		\draw [->] (err) -- node {} (out);
		\end{tikzpicture}
		\caption{Schemat blokowy układu do pomiaru THD.}
	\end{figure}
	\section{Charakterystyka przetwarzania}

	\chapter{Projekt fizyczny}
	{	W tym rozdziale przedstawiono wykorzystane koncepcje, które pozwalają na zredukowanie błędów technologicznych i lepsze dopasowanie elementów.}
	\section{Topografia luster prądowych.}
	{	Projektując topografię luster prądowych podążano za następującymi regułami:
		\begin{enumerate}
			\item każdy tranzystor powinien mieć identyczne lokalne otoczenie,
			\item każdy tranzystor jest otoczony pierścieniem ochronnym
		\end{enumerate}
	}
	\section{Topografia wzmacniacza operacyjnego}
	{	\begin{enumerate}
			\item Para różnicowa została zrealizowana jako common-centroid
			\item Lustra prądowe zostały zrealizowane jako równolegle połączone tranzystory.
	\end{enumerate}}
	\section{Elementy pasywne}
	\subsection{Pojemność kompensująca}
	{	Pojemność kompensująca została zrealizowana jako kondensator ??? poly-poly???.}
	{	Rezystor w sprzężeniu zwrotnym został zrealizowany jako poly-resistor???}
	
	\chapter{Pomiary parametrów konwertera po ekstrakcji}
	{	W tym rozdziale zebrano wyniki powtórzonych symulacji dla układu po ekstrakcji elementów pasożytniczych.}
	\section{Pomiar nieliniowości całkowej INL}
	\section{Pomiar nieliniowości różniczkowej DNL}
	\section{Pomiar zniekształceń harmonicznych}
	\section{Charakterystyka przetwarzania}

	\chapter{Podsumowanie}
	{	W tym rozdziale}
	\section{Rozmiar układu, liczba tranzystorów}
	\section{Weryfikacja osiągniętych celów}
	\section{Wnioski końcowe}


\begin{thebibliography}{9}
	%%moje z knovela
	\bibitem{integconv} 
	Jespers, Paul G.A.. (2001). 
	\textit{Integrated Converters - D to A and A to D Architectures, Analysis and Simulation.}
	Oxford University Press
	
	\bibitem{cmosanal} 
	Allen, Phillip E. Holberg, Douglas R.. (2012)  
	\textit{CMOS Analog Circuit Design (3rd Edition). }
	Oxford University Press.
	
	\bibitem{vlsidesign} 
	Das, Debaprasad. (2015).
	\textit{VLSI Design (2nd edition)}
	Oxford University Press.
	%%z opisu tematu od profa allen cmos sie pokrywa z moim wyborem
	\bibitem{plassche} 
	R. Plassche (2001). 
	\textit{Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe,}
	WKŁ 2001
	
	\bibitem{bdgp_1}
	Design of an improved Bandgap Reference in
	180nm CMOS Process Technology
	
	\bibitem{bdgp_2}
	Design and implementation of curvature corrected
	bandgap voltage reference - 1.1V using 180nm Technology
	
	\bibitem{ams_proc_params}
	$0.18\mu m$ HV CMOS Process Parameters, Rev. 3.0, AMS AG
	
	\bibitem{ams_match_params}
	$0.18\mu m$ HV CMOS Matching Parameters, Rev. 1.0, AMS AG
	
\end{thebibliography}
	\listoffigures

	\listoftables

	\appendix
	%insert chapters	
.	\chapter{Modelowanie z użyciem Verilog-AMS}
	{	Na potrzeby pracy opracowano kilka opisów behawioralnych urządzeń w języku Verilog-AMS. Poniżej przytoczono ich kod z krótkim komentarzem.}
	\section{Idealny 8-bit DAC.}
	\lstinputlisting[language=verilog]{\detokenize{ams_dac_ideal_8bit.vams}}
	\section{Idealny 10-bit ADC.}
	\lstinputlisting[language=verilog]{\detokenize{ams_adc_ideal_10bit.vams}}
	\section{Generator sygnału zegarowego.}
	\lstinputlisting[language=verilog]{\detokenize{ams_clk_gen.vams}}
	\section{Generator słów cyfrowych.}
	\lstinputlisting[language=verilog]{\detokenize{ams_gen_8bit.vams}}
	\section{Moduł do obliczenia błędu nieliniowości.}
	\lstinputlisting[language=verilog]{\detokenize{ams_anal_error_8bit.vams}}

	\chapter{Instrukcja uruchomienia symulacji AMS w środowisku Cadence2012/13}
	{	W tym dodatku przedstawiono serię kroków, które należy wykonać, aby uruchomić symulację dla sygnałów mieszanych (Analog Mixed Signal) w środowisku Cadence2012/13. Tego typu symulacja pozwala jednoczesną symulację układów elektronicznych z dziedziny analogowej i cyfrowej. Układy analogowe mogą być opisane przy pomocy języków: SPECTRE, SPICE, Verilog-A, natomiast układy cyfrowe mogą być opisane przy pomocy klasycznego Verilog lub VHDL. Układy o mieszanej naturze opisywane są w języku Verilog-AMS.}
	{	Symulacja układu mieszanego wymaga dostępu do biblioteki elementów połączeniowych, konwertujących sygnał z postaci logicznej do elektrycznej (L2E) i z postaci elektrycznej do logicznej (E2L). Zazwyczaj producenci technologii dostarczają taką bibliotekę.}
	\section{Organizacja plików wejściowych}
	{	W opisanej tu procedurze zakłada się, że najwyższą w hierarchii komórką jest schemat elektryczny, przygotowany przy pomocy "Virtuoso Schematic Editor". Pozostałe komórki są instancjowane przy pomocy symboli. Dopuszcza się też umieszczanie prymitywów (idealne źródła napięciowe, etc.) na schemacie.}
	\subsection{Przygotowanie komórki Verilog-AMS}
	\begin{enumerate}
		\item Utworzenie komórki Verilog-AMS \\
			W \textbf{Library Manager} z górnej belki należy wybrać: \\ 
			\textbf{File} $\rightarrow$ \textbf{New} $\rightarrow$ \textbf{Cell View} \\
			\subitem W polu \textbf{Cell} wpisać dowolną nazwę komórki.
			\subitem Wybrać typ komórki \textbf{Type} jako \textbf{VerilogAMSText}.
		\item Po zatwierdzeniu wyboru nowa komórka powinna być widoczna w menadżerze bibliotek \textbf{Library Manager} oraz automatycznie otwiera się domyślny edytor tekstowy z utworzoną komórką. Samodzielnie należy wprowadzić opis komórki w języku VerilogAMS.
		\item Po zamknięciu edytora tekstowego środowisko automatycznie podda plik kompilacji i w przypadku błędów kompilacji pozwoli użytkowniki wrócić do pliku i poprawić błędy lub zachować plik z błędami.
		\item Gdy już nie ma błędów kompilacji, środowisko Cadence automatycznie poprosi o stworzenie symbolu. Widok symbolu jest generowany automatycznie na podstawie listy portów opisanej w języku VerilogAMS.
	\end{enumerate}
	\subsection{Przygotowanie schematu}
	{	Zakłada się, że czytelnik potrafi korzystać z \textbf{Virtuoso Schematic Editor} w stopniu podstawowym. Umieszczanie przygotowanej komórki VerilogAMS na schemacie poprzez widok symbolu odbywa się identycznie jak dla większości standardowych komórek.}
	\subsection{Przygotowanie widoku konfiguracji}
	{	Gdy schemat elektryczny jest gotowy, należy stworzyć widok konfiguracji.}
	\begin{enumerate}
		\item Tworzenie konfiguracji.
			W \textbf{Library Manager} z górnej belki należy wybrać: \\ 
		\textbf{File} $\rightarrow$ \textbf{New} $\rightarrow$ \textbf{Cell View} \\
		\subitem W polu \textbf{Cell} wpisać dowolną nazwę komórki.
		\subitem Wybrać typ komórki \textbf{Type} jako \textbf{config}.
		\item Gdy otworzy się okno \textbf{New Configuration} należy uzupełnić widok, który podlega konfiguracji, czyli schemat. Następnie można skorzystać z szablonu przygotowanego przez producenta technologii poprzez kliknięcie na przycisk \textbf{Use Template}. Należy wybrać szablon \textbf{AMS} i zapisać konfigurację.
	\end{enumerate}

	\subsection{Przygotowanie komórki do testowania ADE}
	{	Kolejnym krokiem jest przygotowanie komórki, w której zostaną zdefiniowane i uruchomione testy.}
	\begin{enumerate}
		\item Tworzenie komórki ADEXL.
		W \textbf{Library Manager} z górnej belki należy wybrać: \\ 
		\textbf{File} $\rightarrow$ \textbf{New} $\rightarrow$ \textbf{Cell View} \\
		\subitem W polu \textbf{Cell} wpisać dowolną nazwę komórki.
		\subitem Wybrać typ komórki \textbf{Type} jako \textbf{adexl}.
		\item Tworzenie testu wewnątrz komórki ADEXL
		W panelu \textbf{Data View} rozwinąć wpis \textbf{Tests} i kliknąć \textbf{Click to add test}, aby dodać test do komórki ADEXL. Otworzy się okno testu.
		\item Konfigurowanie testu.
		\subitem W otwartym oknie dialogowym wybierz utworzoną komórkę ze schematem, a w polu \textbf{View Name} wybierz \textbf{config}.
		\subitem Następnie z belki górnej wybierz \textbf{Setup} \textbf{Simulator} \textbf{ams}
		\subitem Wybierz tryb interactive.
		\item Po kliknięciu \textbf{Netlist and Run} powinien otworzyć się symulator		
	\end{enumerate}

	\subsection{Symulacja w SimVision}
	\begin{enumerate}
		\item Z \textbf{Design Browser} wybierz sygnały, które chcesz obserwować.
		\item W oknie \textbf{Waveform} w polu czasowym wpisz pożądaną wartość czasu i kliknij run.
		\item Enjoy!
	\end{enumerate}
\end{document}
