Design Overall_Error_Sin Overall_Error_Cos Latency Interval-min Interval-max BRAM DSP FF LUT
float_iter_5 16.2007 16.2002 96 97 97 2 39 2574 4898 	
float_iter_10 0.711155 0.711158 191 192 192 2 39 2576 4899 	
float_iter_15 0.00591495 0.0059177 286 287 287 2 39 2576 4899 	
float_iter_20 0.000758645 0.000760986 381 382 382 2 39 2578 4903 	
float_iter_25 0.000480309 0.000480373 476 477 477 2 39 2578 4903 	
float_iter_30 0.000483211 0.000483211 571 572 572 2 39 2578 4903 	
float_iter_35 0.00048332 0.00048332 666 667 667 2 39 2580 4903 	
float_iter_40 0.000483326 0.000483326 761 762 762 2 39 2580 4903 	
float_iter_45 0.000483326 0.000483326 856 857 857 2 39 2580 4903 	
float_iter_50 0.000483326 0.000483326 951 952 952 2 39 2580 4903 	
float_iter_55 0.000483326 0.000483326 1046 1047 1047 2 39 2580 4903 	
float_iter_60 0.000483326 0.000483326 1141 1142 1142 2 39 2580 4903 	
float_iter_65 0.000483326 0.000483326 1236 1237 1237 2 39 2582 4903 	
float_iter_70 0.000483326 0.000483326 1331 1332 1332 2 39 2582 4903 	
float_iter_75 0.000483326 0.000483326 1426 1427 1427 2 39 2582 4903 	
float_iter_80 0.000483326 0.000483326 1521 1522 1522 2 39 2582 4903 	
float_iter_85 0.000483326 0.000483326 1616 1617 1617 2 39 2582 4903 	
float_iter_90 0.000483326 0.000483326 1711 1712 1712 2 39 2582 4903 	
float_iter_95 0.000483326 0.000483326 1806 1807 1807 2 39 2582 4903 	
float_iter_100 0.000483326 0.000483326 1901 1902 1902 2 39 2582 4903 	
