---
title: 【计算机组成原理】笔记
date: 2023-06-06 00:00:00+0000
categories: 
  - star
---

## Hint

### chapter 1

存储程序概念

### chapter 2

重点IEEE754

### chapter 3

w9 c1

3.4.10.13.14.18.22

拓展操作码-设计

EA计算

一定要画出指令结构图

标清B、H、Q

![image-20221216173244940](https://i.ibb.co/hKhm645/image-20221216173244940.png)

位数写够

### chapter 4

一位定点数的乘除法

w12 c3

6.8.10 (2) (4) .12

均n次移位

补乘 辅助位$y_{n+1}-y_{n}$

原除 变补

### chapter 5

主存储器容量扩展-设计

cache计算

w10 12:13 

例题

w14 c1

10.13.14.16.17.18. 25

画图标注！

Rom不连 WE非！

芯片规格、译码器规格、高低有效电平

cache

主存：区号+组号+块号+块内地址

组相联映象

主存和Cache按同样大小划分成块， 还按同样大小划分成组。 

从主存的组到Cache的组之间采用直接映象方式。 在两个对应的组内部采用全相联映象（1对1）方式。

![image-20221217104226051](https://i.ibb.co/zJr6rBy/image-20221217104226051.png)

### chapter 6

微指令编码法-设计

6,7,9,12,13,20

参数计算公式

![image-20221217171233397](https://i.ibb.co/ng489zb/image-20221217171233397.png)

![image-20221217192938713](https://i.ibb.co/p32cq8f/image-20221217192938713.png)

微命令设计

结构和命令

结构画出来、阐述

命令一条条写出来

### chapter 9

数字磁记录方式-画图

2.3.5

数字磁记录方式 X 7

计算

4.29.25

接口、端口

中断与子程序区别

CPU响应中断的条件

中断隐指令

允许、禁止中断

中断全过程

![image-20221218163105855](https://i.ibb.co/vw7xLHd/image-20221218163105855.png)

![image-20221218163125391](https://i.ibb.co/VBsRYDb/image-20221218163125391.png)

## Chapter 2 数据的机器层次表示

### 浮点表示法

$$
N=M\times r^E
$$

* r为阶码的底，与尾数的基数相同，通常 $r=2$

* E为阶码（纯整数）

  常用原码或补码

* M为尾数（纯小数）

  常用移码或补码![image-20221009205448124](https://i.ibb.co/G3q6h13/image-20221009205448124.png)

假设用补码表示

* 最大正数

  $(1-2^{-N})\times 2^{2^K-1}$

* 最小正数

  $(1-2^{-N})\times 2^{-2^K}$

* 绝对值最大负数

  $-2^{2^K-1}$

规格化浮点数：尾数最高数位为有效值
$$
\frac{1}{r}\le|M|\lt 1
$$

* 规格化最小正数

  $2^{-1}\times 2^{-2^K}$

* 规格化绝对值最小负数

  $(-2^{-1}-2^{-N})\times 2^{-2^K}$

#### 移码

同一数值的移码和补码除最高位相反外，其他各位相同

#### IEEE754

![image-20221009213107297](https://i.ibb.co/2qVBwKc/image-20221009213107297.png)

### 非数值数据

* 字符串

  * 向量法
  * 串表法

* 国标码

* 区位码

* 机内码

* 汉字字形码

* Unicode

  16-bit

  Unicode的实现方式不同于编码方式。一个字符的Unicode 编码是确定的，但是在实际传输过程中，由于不同系统平台的设计不一定一致，以及出于节省空间的目的，对Unicode编码的实现方式有所不同。Unicode的实现方式称为Unicode转换格式（**Unicode Translation Format**，简称为UTF）

## Chapter 3 指令系统

### 指令格式

* 操作码：指明性质及功能
* 地址码：指明地址（特殊情况下也可能直接给出操作数本身）

长度可以等于机器字长，也可以大于或小于机器字长

双操作数指令除操作码外：

* A1：第一操作数地址
* A2：第二操作数地址
* A3：操作结果存放地址
* A4：下条将要执行指令的地址

显地址：明显给出

隐地址：依照约定用隐含的方式给出

#### 操作码

唯一标识

* 规整型（定长）

  简化硬件设计，减少指令译码时间，存在信息冗余

* 非规整型（变长）

### 寻址技术

寻找**操作数**或**下一条**将要执行的指令**地址**

包括编址方式和寻址方式

#### 编址方式

需要编址的设备：

* CPU中的通用寄存器
* 主存储器
* 输入输出设备

编址单位

* 字编址：编址单位=访问单位
* 字节编址：编址单位<访问单位
* 位编址

地址码位数与主存容量和最小寻址单位（编址单位）有关

**寻址**

* **数据寻址**

* 指令寻址 

  寻找下一条执行指令

  * 顺序寻址

    程序计数器PC+1

  * 跳跃寻址

    * 直接（绝对）寻址
    * 相对寻址
    * 间接寻址

#### 数据寻址

寻找操作数地址

* 立即寻址

  op|立即数

* 寄存器寻址

  优点

  * 快
  * 地址码短

* 直接寻址

  地址码给出的地址即为操作数地址

  操作数地址不能修改，与程序本身所在位置无关，又称为绝对寻址

* 间接寻址

  地址码给出的地址指向操作数的存放地址

  通常在指令格式中划出一位@为标志位

  * @=0 直接寻址

  * @=1 间接寻址

  * 多级间接寻址

    0 找到有效地址

    1 继续间接寻址

* 寄存器间接寻址

* 变址寻址

  把指令给出的形式地址A与变址寄存器Rx的内容相加

  面向用户，访问字符串、向量和数组等批数据

* 基址寻址

  把基址寄存器Rb的内容与位移量相加

  位移量可正可负

  面向系统，主要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题

* 页面寻址

  将整个主存空间分成若干个大小相同的区，每个区成为一页

  页面地址：页编号

  业内地址：页内单元编号

  * 基页（零页）寻址
  * 当前页寻址
    页面地址等于程序计数器pc的高位部分
  * 页寄存器寻址

![image-20221030172309408](https://i.ibb.co/GcSMbWF/image-20221030172309408.png)

##### 区分寻址

* 显式

  OP|MOD|A

* 隐式

  OP|A

### 堆栈

* 寄存器堆栈（硬堆栈）

  寄器组相互连接，栈顶固定，具有对应位自动推移功能

* 存储器堆栈（软堆栈）

  栈底固定，栈顶浮动，高地址向低地址生长，SP指针

### 指令类型

* 数据传送类指令

  实现寄存器之间，寄存器与主存单元之间，主存单元之间数据 

  * 一般传送
  * 堆栈操作
  * 数据交换

* 运算类指令

  * 算术运算
  * 逻辑运算
  * 移位
    * 算术移位
    * 逻辑移位
    * 循环移位

* 程序控制类

  * 无条件转移

    JMP

  * 子程序调用

    CALL

    RET

* 输入输出类

  * 独立编址

    把外设端口和主存单元分别独立编址

    ![image-20221030182945796](https://i.ibb.co/f19tmQX/image-20221030182945796.png)

  * 统一编址

    把外设寄存器和主存单元统一编址

    ![image-20221030182959953](https://i.ibb.co/RSb4YXz/image-20221030182959953.png)

### 发展

* 复杂指令系统计算机 CISC
* 精简指令系统计算机 RISC

## Chapter 4 数值的机器运算

### 加法器 （不要求？）

加法器是由**全加器**再配以**其他必要的逻辑电路**组成的

![image-20221204141723724](https://i.ibb.co/GPvSwcK/image-20221204141723724.png)
$$
S_i=A_i\oplus B_i\oplus C_{i-1}
\\
C_i=A_iB_i+(A_i\oplus B_i)C_{i-1}
$$

* 串行加法器

  只有一个全加器。数据逐位串行送入加法器进行运算

* 并行加法器

  由多个全加器组成。提高其速度的关键是尽量加快进位的产生和传递的速度。

  若不考虑$G_i$、$P_i$的形成时间，从$C_0->C_n$的最长延迟时间为 $2nty$

#### 并行快速进位

$$
C_i=A_iB_i+(A_i\oplus B_i)C_{i-1}
$$

 令

$G_i=A_iB_i$，表示若本位的两个输入均为1，必然要向高位产生进位

$P_i=A_i\oplus B_i$，表示当两个有入中一个为1，低位进位$C_{i-1}$将超越本位向更高位传送
$$
C_i=G_i+P_iC_{i-1}
$$
由此可得**并行加法器的快速进位**
$$
G_0=C_0
\\
C_i=\sum_{j=0}^iG_i\Pi_{k=j+1}^iP_{k}
$$
![image-20221204145851973](https://i.ibb.co/yRHkskj/image-20221204145851973.png)

#### 分组并行进位

把n位字长分为若干小组，在组内各位之间实行并行快速进位，组间采用串行进位或并行快速进位

##### 单级先行进位方式

组内并行，组间串行

CLA: Carry-Lookahead Adder

![image-20221204150548543](https://i.ibb.co/mvXkr2V/image-20221204150548543.png)

若不考虑$G_i$、$P_i$的形成时间，从$C_0->C_n$的最长延迟时间为 $2kty$，其中k为组数

##### 多级先行进位方式

组内并行，组间并行

BCLA: Blocked Carry-Lookahead Adder

![image-20221204151537333](https://i.ibb.co/bJbD7SF/image-20221204151537333.png)

若不考虑$G_i$、$P_i$的形成时间，从$C_0->C_n$的最长延迟时间为 $6ty$

![image-20221204152740583](https://i.ibb.co/fHwx6MR/image-20221204152740583.png)

### 定点乘法

**寄存器**

* A寄存器：部分积与最后乘积的**高位部分**，初值为0。 

* B寄存器：被乘数X。
* C寄存器：乘数Y，运算后C寄存器中不再需要保留乘数，改为存放乘积的**低位部分**。

#### 原码一位乘法

**规则**

1. 参加运算的操作数取其绝对值
2. 令乘数的最低位为判断位，若为 “1”，加被乘数，若为“0”，不加被乘数 （加0）；
3. 累加后的部分积**右移**一位；
4. 重复n次（前提为n个数值位，1个符号位）2.和3.； 
5. 符号位单独处理，同号为正，异号为负。

**summary**

右移n次，变乘为加

#### 补码一位乘法

**规则**

1. 参加运算的数用**补码**表示；
2. 符号位参加运算；
3. 乘数最低位后面增加一位附加位 $Y_{n+1}$，其初值为0；
4. 由于每求一次部分积要**右移**一位， 所以乘数的最低两位$Y_n$、$Y_{n+1}$的值决定了每次应执行的操作；
5. 移位按补码右移规则进行
6. 共需做n+1次累加，n次移位，第 n+1次不移位。

**summary**

永远右移，$Y_{i+1}-Yi$

* $\gt0$：加X（补）

* $\lt0$：减X（补）

### 定点除法

**寄存器**

* A寄存器：存放被除数X，最后A寄存器中剩下的是扩大了若干倍的余数。运算过程中A寄存器的内容将不断地发生变化
* B寄存器：存放除数Y
* C寄存器：存放商Q，它的初值为0

#### 原码加减交替法

**规则**

1. 被除数减去除数 

2. 当余数为正时，商为“1”，余数**左移**一位，减除数

   当余数为负时，商为“0”，余数**左移**一位，加除数

3. 重复步骤2.，做n+1步加减运算(n步移位)

4. 若余数为负回正（第n+2步）

#### 补码加减交替法

**规则**

1. 被除数与除数同号，被除数减去除数；被除数与除数异号，被除数加上除数。

2. 余数和除数同号，商上1，余数左移一位，下次减除数

   余数和除数异号，商上0，余数左 移一位，下次加除数

3. 重复步骤2.，包括符号位在内，共做n+1步加减运算(n步移位)。 

4. 商的末位恒置1

### 规格化浮点数运算

$$
A=M_A\times2^{E_A}
	\\
	B=M_B\times2^{E_B}
$$

仅要求加减

1. **对阶**：小阶向大阶看齐，尾数右移

2. 尾数加/减

3. 尾数结果规格化

   * 左规

     若干次

   * 右规

     假溢出 1次

## Chapter 5 存储系统

* 由几个容量、速度和价格各不相同的存储器构成的系统

  * 从CPU的角度来看，n种不同的存储器 （$M_1$～$M_n$）在逻辑上是一个整体，整个存储系统具有
  * 接近于$M_1$的速度
  * 相等或接近$M_n$的容量
  * 接近于$M_n$的位价格

* Cache存储系统是为解决主存速度不足而提出来的

  它对系统 程序员和应用程序员都是透明的

  ![image-20221031213210544](https://i.ibb.co/72Gg9tM/image-20221031213210544.png)

* 虚拟存储系统是为解决主存容量不足而提出来的

  虚拟存储系统需要通过操作系统调度，因此对系统程序员是不透明的， 但对应用程序员是透明的

  ![image-20221031213412473](https://i.ibb.co/VQpS9WZ/image-20221031213412473.png)

### 存储器

* 按作用分类

  * 高速缓冲存储器

    主存与CPU之间

  * 主存储器

    CPU可直接随机访问

  * 辅助存储器

    CPU不能直接访问

* 按存取方式分类

  * 随机存取存储器RAM

    CPU可随机读写访问，存取时间相同

  * 只读存储器ROM

    可视为特殊只读RAM

  * 顺序存取存储器SAM

    只能按某种顺序存取，存取时间与物理位置有关

  * 直接存取存储器DAM

* 按存储介质分类

  * 磁芯存储器

    不会因断电丢失；破坏性读出

  * 半导体存储器

    双极型（TTL或ECL电路）和MOS型

  * 磁表面存储器

  * 光存储器

* 按信息的可保存性

  * 易失性存储器

    断电后存储信息即消失

  * 非易失性存储器

    断电后信息仍保存

### 主存

* 存储体

  核心，存放程序和数据

* 地址译码驱动电路

  包含

  * 译码器

    将地址总线输入的地址码转换成与之对应的译码输出线上的有 效电平，以表示选中了某一单元

  * 驱动器

    提供驱动电流去驱动相应的读、写电路， 完成对被选中单元的读、写操作

* I/O和读写电路

  * 放大器
  * 写入电路
  * 读/写控制电路

![image-20221031213519616](https://i.ibb.co/BgLx3BV/image-20221031213519616.png)

字节编址

* 大端方案

  高字节存放在低地址

  ![image-20221031214408948](https://i.ibb.co/FYxbDxn/image-20221031214408948.png)

* 小端方案

  高字节存放在高地址

  ![image-20221031214358395](https://i.ibb.co/bzsvTwW/image-20221031214358395.png)

#### 技术指标

* 存储容量

  主存所能容纳的二进制信息总量

* 存取速度

  * 存取时间

    从启动以此存储器操作到完成该操作所经历的时间

  * 存取周期

    存储器进行以此完整的读写操作所需要的全部时间，即连续两次访问存储器操作之间所需要的最短时间

    在读写操作之后， 总要有一段恢复内部状态的复原时间

* 主存带宽

  数据传输率 Bps,bps,Wps

  Bm =主存等效工作频率×主存位宽 ÷8

  ​		=内存时钟频率×倍增系数×主存位数 ÷ 8（不做要求）
  
  提高措施
  
  * 缩短存取周期
  * 增加存储字长
  * 增加存储体

### 半导体随机存储器和只读存储器

主存储器通常分为RAM和ROM两大部分

### RAM

* 记忆单元

  存放一个二进制位的物理器件，是存储器的最基本构件

  记忆单元可以由各种材料制成，但最常见的由**MOS电路**组成。MOS型存储器根据记忆单元的结构又可分为静态RAM和动态RAM两种。

  * 静态RAM，即SRAM（Static  RAM），其存储电路以**双稳态触发器**为基础；
  * 动态RAM，即DRAM（Dynamic  RAM），其存储电路以**电容**为基础。

* 存储单元

  由地址码相同的多个记忆单元构成

#### DRAM

**刷新**

为了维持MOS型动态记忆单元的存储信息，每隔一定时间**对存储体中的所有记忆单元的栅极电容补充电荷**的过程

一般选定MOS型动态存储器允许的最大刷新间隔为2ms，也就是说，应在 2ms内，将全部存储体刷新一遍。

**刷新 vs. 重写（再生）**

* 重写是**随机**的，一般按**存储单元**进行的，某个存储单元只有在**破坏性读出**之后才需要重写
* 刷新是**定时**的，通常以**存储体矩阵中的一行**为单位进行，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。

**刷新方式**

* 集中式

  在允许的最大刷新间隔内，按照存储芯片容量的大小集中安排若干个刷新周期， 刷新时停止读写操作。 

  刷新时间=存储体矩阵行数×刷新周期

  这里刷新周期是指刷新一行所需要的时间，由于刷新过程就是“假读”的过程， 所以刷新周期就等于存取周期。

  ![image-20221112121550108](https://i.ibb.co/PQb9z3w/image-20221112121550108.png)

  优点：读/写操作时不 受刷新工作的影响，因此系统的存取速度比较高。

  缺点：在集中刷新期间必须停止 读/写，这一段时间称为“死区”，而且存储容量越大，死区就越长。

* 分散式

  把刷新操作分散到每个存取周期内进行，此时系统的存取周期被分为两部分，前一部分时间进行读/写操作或保持，后一部分时间进行刷新操作。一个系统存取周期内刷新存储矩阵中的一行。

  ![image-20221112121815318](https://i.ibb.co/MVHB7Xw/image-20221112121815318.png)

  优点：没有死区

  缺点：

  加长了系统的存取周期

  刷新过于频繁，尤其是当存储容量比较小的情况下，没有充分利用所允许的最大刷新间隔（2ms）

* 异步式

  结合集中式和分散式，它充分利用了最大刷新间隔时间， 把刷新操作平均分配到整个最大刷新间隔时间内进行

  相邻两行的刷新间隔=最大刷新间隔时间/行数

  ![image-20221112122106487](https://i.ibb.co/86LX2cD/image-20221112122106487.png)

**刷新控制**

* 对CPU是透明的。
* 刷新通常是一行一行地进行的，每一行中各记忆单元同时被刷新，故刷新操作时仅需要行地址，不需要列地址
* 刷新操作类似于读出操作
* 因为所有芯片同时被刷新，所以在考虑刷新问题时，应当从单个芯片的存储容量着手，而不是从整个存储器的容量着手

#### RAM芯片分析

存储芯片通过**地址线、数据线和控制线**与外部连接。

* 地址线

  单向输入的，其数目与**芯片容量**有关。如容量为1024×4时，地址线 有10根；容量为64K×1时，地址线有16根

* 数据线

  双向的，既可输入，也可输出，其数目与**数据位数**有关。如1024×4的芯片，数据线有4根；64K×1的芯片，数据线只有1根。 

* 控制线

  主要有读/写控制线（或写允许线）和片选线两种，读/写控制线是用来决定芯片是**进行读操作还是写操作**，片选线是用来决定 该芯片**是否被选中**的

**地址复用**

由于DRAM芯片**集成度高，容量大**，为了减少芯片引脚数量，DRAM芯片把地址线分成相等的两部分，分两次从相同的引脚送入。两次输入的地址分别称为行地址和列地址，行地址由行地址选通信号送入存储芯片，列地址由列地址选通信号送入存储芯片。由于采用了地址复用技术， 因此，**DRAM芯片每增加一条地址线，实际上是增加了两位地址，也即增加了4倍的容量**。

**地址译码**

地址译码电路把地址线送来的**地址信号**翻译成对应存储单元的**选择信号**

* 单译码

  又称**字选法**，它所对应的存储器结构是**字结构**的，容量为M个字的存储器（M个字，每字b位），排列成M行×b列的矩阵，矩阵的每一行对应一个字， 有一条公用的选择线wi （字线）。字线选 中某一行时，同一行中的各位就都被选中， 由读写电路对被选中的各位实施读出或写 入操作。

  优点：结构简单

  缺点：使用的外围电路多，成本昂贵。更严重的是，当 字数大大超过位数时，存储器会形成纵向很长而横向很窄的不合理结构，所以这种方式只适用于**容量不大的存储器**。

* 双译码

  又称为重合法。通常是把K位地址码分成接近相等的两段，一段用于水平方向作X地址线，供X地址译码器译码； 一段用于垂直方向作Y地址线，供Y地址译码器译码。X和Y两个方向的选择线在存储体内部的一个记忆单元上交叉，以选择相应的记忆单元

  ![image-20221112123522903](https://i.ibb.co/ySRbcfv/image-20221112123522903.png)

  双译码方式对应的存储芯片结构可以是**位结构**的，则在Z方向上重叠b个芯片，也可以是**字段结构**的。

  以Intel 2114为例

  存储容量为1K×4，由4096个六管记忆单元电路组成，它们排成64×64的矩阵， 采用字段结构。CPU送来的地址总线10位 （A0～A9），其中**6位**作为行选择电路的输入，经行地址译码器产生64条行选择线； 另**4位**作为列选择电路的输入，经列地址译码器产生16条列选择线，每条列选择线再经列I/O电路把4条数据线（I/O1～I/O4）连接到各字段的相应位上

  ![image-20221112124627393](https://i.ibb.co/M79SQYy/image-20221112124627393.png)

CS：Chip Select

WE：write

### ROM

具有非易失性，即使电源断电，ROM中存储的信息也不会丢失

我们把向ROM写入数据的过程称为对ROM进行**编程**，根据编程方法的不同，ROM通常可以分为以下几类：

* 掩膜式ROM（MROM） 

  内容是由半导体生产厂家按用户提出的要求在芯片的生产过程中直接写入的， 写入后任何人都无法改变其内容。

* 一次可编程ROM（PROM） 

  PROM允许用户利用专门的设备（编程器或写入器）写入自己的程序，但一旦写入后便无法改变，因此它是一种一次性可编程的ROM。

  通常，生产厂家提供的PROM芯片初始内容为全“0”，用户根据自编的程序， 使用编程器外加足够大的电压（或电流）， 将“1”写入相应位，PROM的编程是逐位进行的。常见的PROM根据写入原理可分为两类：结破坏型和熔丝型。

* 可擦除可编程ROM（EPROM） 

  内容不仅可以由用户利用编程器写入，而且可以对其内容进行多次改写。但要注意的是：在+5V的电源条件下只能读出不能写入，用编程器写入信息时必须用+25V的高压。与前两种ROM相 比，EPROM使用起来最为方便，因此应用非常广泛

  * UVEPROM（紫外线擦除）

    用紫外线灯进行擦除的，所以只能对**整个芯片擦除**，而不能对芯片中个别需要改写的存储单元单独擦除和重写。

  * EEPROM（电擦除） 

    用电气方法来进行擦除的，它在联机 条件下可以用**字擦除**方式擦除，也可以用数据块擦除方式擦除。以字擦除方式操作时，能够只擦除被选中的那个存储单元的内容；在数据块擦除方式操作时，可擦除数据块内所有单元的内容。

  **选择题**

* 闪速存储器（flash memory） 

  一种快擦写型存储器，它的主要特点 是：既可在不加电的情况下长期保存信息， 又能在线进行快速擦除与重写，兼备了 EEPROM和RAM的优点。 目前，大多数微机的主板采用闪速存储器来存储BIOS（基本输入/输出系统）程序。闪速存储器除了具有ROM的一般特性外，还有低电压改写的特点，便于用户自动升级BIOS

### 主存储器的连接与控制

#### 主存容量的扩展

要组成一个主存，首先要考虑**选片**的问题，然后就是如何把芯片**连接**起来的问题。 根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即 

总片数＝ 总容量 /芯片容量

**位拓展**

在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。

位扩展的连接方式是将各存储芯片的**地址线、片选线和读/写线相应地并联起来**， 而将各芯片的数据线单独列出

![image-20221112145434593](https://i.ibb.co/b5JysXY/image-20221112145434593.png)

![image-20221112145452733](https://i.ibb.co/Krg2zRm/image-20221112145452733.png)

当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。

**字拓展**

仅在字数方向扩展，而位数不变。字扩展将芯片的**地址线、数据线、 读/写线并联**，由片选信号来区分各个芯片。

![image-20221112145333561](https://i.ibb.co/pdXt9xG/image-20221112145333561.png)

![image-20221112145417166](https://i.ibb.co/kJqtvnJ/image-20221112145417166.png)

**字和位同时扩展**

当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展， 这是前两种扩展的组合。

![image-20221112145637369](https://i.ibb.co/3hBj4Kz/image-20221112145637369.png)

**10周 例题x2**

**重点：设计、cache计算**

#### 地址分配和片选

CPU要实现对存储单元的访问，首先要选择存储芯片，即进行**片选**；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为**字选**。 

**片内的字选是由CPU送出的N条低位地址线完成**的，地址线直接接到所有存储芯片的地址输入端（N由片内存储容量$2^N$决定）， **而片选信号则是通过高位地址得到**的。
实现片选的方法可分为3种：

* 线选法(CPU地址信号远高于设计需求，仅需**直连**)

  是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。

  优点：不需要地址译码器，线路简单，选择芯片不需要外加逻辑电路

  缺点：

  仅适用于连接存储芯片较少的场合。

  不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难

* 全译码法（CPU地址信号等于设计需求）

  全译码法将片内寻址外的**全部高位地址线**作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 全译码法的优点是每片（或组）芯片的地址范围是**唯一确定**的，而且是连续的， 也便于扩展，不会产生地址重叠的存储区， 但全译码法对译码电路要求较高。

* 部分译码法

  所谓部分译码即用片内寻址外的**高位地址的一部分**来译码产生片选信号。 如用4片2K×8的存储芯片组成8K×8存 储器，需要四个片选信号，因此只要用两位地址线来译码产生。

  设地址总线有20位 （A19～A0），则寻址8K×8存储器时，无论 A19 ～A13 取何值，只要A12 =A11 =0，而均选 第一片，只要A12 =0，A11 =1，均选中第 二片，……。也就是说，8K RAM中的**任一个存储单元，都对应有2(20-13) =27 个地址**，这种一个存储单元出现多个地址的现象称**地址重叠**

  令未用到的高位地址全为0，这样确定的存储器地址称为**基本地址**，本例中 8K×8存储器的基本地址即00000H～ 01FFFH。

  部分译码法较全译码法简单， 但存在地址重叠区

#### 主存与CPU连接

**硬连接**

主存与CPU的硬连接有三组连线：

* 地址总线（AB）
* 数据总线（DB）
* 控制总线（CB）

![image-20221112153416156](https://i.ibb.co/ngMhstf/image-20221112153416156.png)

此时，我们把主存看作一个黑盒子，**存储器地址寄存器（MAR）**和**存储器数据寄存器（MDR）**是主存和CPU之间的**接口**。

MAR可以接受来自程序计数器的指令地址或来自运算器的操作数地址，以确定要访问的单元。

MDR是向主存写入数 据或从主存读出数据的缓冲部件。

**基本操作**

CPU与主存的硬连接是**两个部件之间联系的物理基础**，而两个部件之间还有软连接，即**CPU向主存发出的读或写命令**， 这才是两个部件之间有效工作的关键。 

CPU对主存进行读/写操作时，首先 CPU在地址总线上给出**地址信号**，然后发出相应的**读写命令**，并在**数据总线**上交换信息。

* 读

  从CPU送来的地址所指定的存储单元中取出信息，再送给CPU

  * 地址→MAR→AB CPU

    将地址信号送至地址总线 

  * Read 

    CPU发读命令 

  * Wait for MFC 

    等待存储器工作完成信号 

  * ((MAR))→DB→MDR 

    读出信息经数据总线送至CPU

* 写

  写操作是指将要写入的信息存入CPU 所指定的存储单元中

  * 地址→MAR→AB 

    CPU将地址信号送至地址总线

  * 数据→MDR→DB 

    CPU将要写入的数据送至数据总线 

  * Write 

    CPU发写命令 

  * Wait for MFC 

    等待存储器工作完成信号

由于CPU和主存的速度存在着差距，所以两者之间的速度匹配是很关键的，通常有两种匹配方式：

* 同步存储器读取
* 异步存储器读取

上面给出的读/写基本操作是以异步存储器读取来考虑的，CPU和主存间没有统一的时钟，由存储器工作完成信号 （MFC）通知CPU存储器工作已完成。 对于同步存储器读取，CPU和主存采用统一时钟，因为主存速度较慢，所以CPU与 之配合必须放慢速度。

### 高速缓冲存储器

**程序的局部性原理**

程序的局部性包括：

* 时间局部性

  如果一个存储单元被访问，则可能该单元会很快被再次访问，这是因为程序存在着循环

* 空间局部性

  空间局 部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访问，这是因为程序中大部分指令是顺序存储、顺序执行的，数据一般也是以向量、数组、树 、表等形式簇聚地存储在一起的

高速缓冲技术就是利用程序的局部性原理，把程序中正在使用的部分存放在一 个高速的容量较小的Cache中，**使CPU的访存操作大多数针对Cache进行**，从而使程序的执行速度大大提高

**基本结构**

Cache和主存都被分成若干个大小相等的块，每块由若干字节组成。由于Cache的容量远小于主存的容量，它保存的信息只是**主存中最活跃的若干块的副本**

**读写操作**

* 读

  当CPU发出读请求时，如果Cache命中 ，就直接对Cache进行读操作，与主存无关 ；如果Cache不命中，则仍需访问主存，并把该块信息一次从主存调入Cache内。若此时Cache已满，则需根据某种**替换算法**，用 这个块替换掉Cache中原来的某块信息

* 写

  当CPU发出写请求时，如果Cache命中 ，会遇到如何保持Cache与主存中的**内容一致**的问题，处理的方法有：

  * 写直达法
  * 写回法

  如果Cache不命中，就直接把信息写入主存，而与Cache无关

**命中率**

在一个程序执行期间 ，设$N_c$表示Cache完成存取的总次数，$N_m$表示主存完成存取的总次数，$h$定义为命中率。则有:
$$
h=\frac{N_c}{N_c+N_m}
$$
**效率**

Cache –主存系统的效率 $e$：
$$
e=\frac{访问cache时间}{平均访问时间}\times 100\%
$$
$e$与Cache命中率有关，设Cache命中率为$h$，访问 Cache 的时间为$t_c$， 访问主存的时间为$t_m$ 则:
$$
e =\frac{t_c}{h\times t_c+(1-h)\times t_m} × 100\%
$$
**地址变换**

当程序已经装入到Cache之后，在实际运行过程中，把主存地址变换成Cache地址

**地址映象**

把存放在主存中的程序按照某种规则装入到Cache中，并建立主存地址与Cache地址之间的对应关系

* **全相联映象**

  主存中的任意一块都可以映象到Cache中的任意一块。如果Cache的块数为Cb，主存的块数为 Mb，映象关系共有：Cb×Mb种,用硬件实现非常复杂

  优点： 

  * 块冲突概率比较小
  *  Cache的利用率高

  缺点:

  * 需要一个相联存储器，其代价很高。
  * 相联比较所花费的时间将影响Cache的访问速度

* **直接映象**

  主存中一块只能映象到 Cache的一个特定的块中

  b＝B mod Cb，其中： b为Cache的块号， B是主存的块号， Cb是Cache的块数。 

  整个Cache地址与主存地址的低位部分完全相同。

  优点：

  * 硬件实现很简单, 不需要相联访问存储器。 

  * 访问速度也比较快, 实际上不做地址变换。 

  缺点： 

  * 块的冲突率较高。 

  提高Cache速度的一种方法： 把区号存储器与Cache合并成一个存储器

* **组相联映象**

  组相联映像实际上是全相联映像和直接映像的**折衷方案**

  主存和Cache按同样大小划分成块， 还按同样大小划分成组。 从主存的组到Cache的组之间采用直接映象方式。 在两个对应的组内部采用全相联映象方式。

  优点： 

  * 块的冲突概率比较低； 块的利用率大幅度提高； 
  * 块失效率明显降低。 

  缺点： 

  * 实现难度和造价要比直接映象方式高

  (地址变换过程自己看，不要求）

选取地址映象方法的主要依据： 

* 地址变换的硬件要容易实现
* 地址变换的速度要快 
* 主存空间利用率要高
* 发生块冲突的概率要小

（虚存类似，跳过？）

## Chapter 6 CPU

### 功能和组成

计算机的工作过程就是程序的运行过程，也 就是**在控制器的控制下逐条执行程序中各指令的过程**。在程序运行过程中，计算机的各部件在控制器的控制下有条不紊地工作，在各部件之间流动的指令和数据形成了**指令流**和**数据流**。

从程序运行的角度来看，**控制器**的基本功能是**对指令流和数据流在时间与空间上实施正确的控制**。 

<less important>

* 对指令流的控制
  * 指令流出的控制
  * 指令分析与执行的控制
  * 指令流向的控制
* 对数据流的控制
  * 对数据的流入与流出的控制
  * 对数据变换、加工等操作的控制

</less important>

对于冯·诺依曼结构的计算机而言， 数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的

#### 主要寄存器

用来暂时保存在运算和控制过程中的**中间结果、最终结果以及控制、状态信息**的，又可分为通用寄存器和专用寄存器两种

* 通用寄存器

  可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。

  一般可以由CPU**直接**访问

* 专用寄存器

  专门用来完成某一种特殊功能的寄存器。

  CPU中至少要有五个专用的寄存器。它们是：程序计数器（PC）、 指令寄存器（IR）、存储器地址寄存器 （MAR）、存储器数据寄存器（MDR）、 状态标志寄存器（PSWR）

  * **程序计数器** 

    程序计数器用来存放**正在**执行的指令地址或**接着**要执行的下条指令地址。 

    对于顺序执行的情况，PC的内容应不断地增量（加“1”），以控制指令的顺序执行。 

    在遇到需要改变程序执行顺序的情况时，将**转移的目标地址送往PC**，即可实现 、程序的转移。在有些情况下除需要改变PC 的内容外，还需要保留PC过去的内容，以便返回时使用

  * **指令寄存器** 

    指令寄存器用来存放**从存储器中取出的指令**。当指令从主存取出暂存于指令寄存器之后，在执行指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。

  * **存储器数据寄存器** 

    存储器数据寄存器用来暂时存放由主存储器读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也暂时将它们存放在存储器数据寄存器中。

  * **存储器地址寄存器** 

    存储器地址寄存器用来保存当前CPU 所访问的主存单元的地址。由于主存和 CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到主存的读/写操作完成为止。 当CPU和主存进行信息交换，无论是 CPU向主存存/取数据时，还是CPU从主存 中读出指令时，都要使用存储器地址寄存器和数据寄存器。

  * **状态标志寄存器** 

    状态标志寄存器用来存放**程序状态字**的。 程序状态字的各位表征程序和机器运行的状态，是参与控制程序执行的重要依据之一。 

    它主要包括两部分内容：

    * **状态标志**，如： 进位标志（C）、结果为零标志（Z）等， 大多数指令的执行将会影响到这些标志位
    * **控制标志**，如：中断标志、陷阱标志等。

    8086的状态标志寄存器共16位，包括九个标志位，其中六个为状态标志，三个为控制标志

    ![image-20221112170314433](https://i.ibb.co/CtpTNXK/image-20221112170314433.png)

![image-20221112170506055](https://i.ibb.co/rmYNtrQ/image-20221112170506055.png)

#### 功能

控制器的主要功能：

⑴从主存中取出一条指令，并指出下一条指 令在主存中的位置。 

⑵对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 

⑶指挥并控制CPU、主存和输入/输出设备之间的数据流动方向。

运算器的主要功能有： 

⑴执行所有的算术运算 

⑵执行所有的逻辑运算，并进行逻辑测试

#### 主要技术参数

（不关注，但要注意参数，公式 ）

* **字长**

  单位时间内同时处理的二进 制数据的位数。

  CPU按照其处理信息的字长可以分为：8位CPU、16位CPU、32位CPU以及64位CPU等。

* **内部工作频率**

  又称为内频或**主频**，它是衡量 CPU速度的重要参数。CPU的主频表示在CPU内**数字脉冲信号震荡的速度**，与CPU实际的运算能 力并没有直接关系。因此主频仅是CPU性能表现的一个方面，而不代表CPU的整体性能。

  内部时钟频率的倒数是**时钟周期**，这是 CPU中最小的时间元素。每个动作至少需要一个时钟周期

* **外部工作频率**

  CPU除了主频之外，还有另一种工作频率，称为外部工作频率，它是由**主板**为CPU提供的**基准时钟频率**

  早期， CPU 的内频就**等于**外频。

  例如： 80486DX-33 的内频是33MHz ，它的外频也是33MHz。也就是说，80486DX-33以33MHz的速度在内部进行运算，也同样以33MHz的速度**与外界沟通**。

  目前，CPU的内频越来越高，相比之下主存的速度还很缓慢，如果外频设计得跟内频同步， 则主存都将无法跟上CPU的速度。所以现在外频 跟内频不再只是一比一的同步关系，从而出现了 所谓的**内部倍频技术**，导致了“倍频”的出现。 内频、外频和倍频三者之间的关系是：

   内频=外频×倍频 

  理论上倍频是从1.5一直到无限，以0.5为一个间隔单位

* **前端总线频率**

  前端总线（Front Side Bus），通常用FSB表示，它是**CPU和外界交换数据的最主要通道**，主要连接主存、显卡等数据吞吐率高的部件，因此前端总线的数据传输能力对计算机整体性能作用 很大。 

  在Pentium 4出现之前，前端总线频率与外频是相同的，因此往往直接称前端总线频率为外 频。随着计算机技术的发展，需要前端总线频率高于外频，因此采用了**QDR**（Quad Date Rate） 技术或者其他类似的技术，使得前端总线频率成为外频的2倍、4倍甚至更高

* **QPI数据传输速率**（less important）

  取代FSB的**基于包传输的高速点到点连接技术** QPI（快速通道互联）。 QPI抛弃了FSB易混淆的单位MHz，而使用GT/s 、MT/s，明确的表示总线**实际**的数据传输速率，而不是时钟频率。T/s即transfers per second，表示每秒数据传输的次数。QPI总线采用的是2:1比率，即**实际的数据传输速率两倍于实际的总线时钟频率**。 QPI 的时钟频率基于2.4 GHz、3.2 GHz，则QPI的数据传输速率为4.8GT/s、6.4GT/s，如时钟频率2.4GHz 的QPI的数据传输速率是2.4 GHz × 2 = 4.8 GT/s。

  一个基本的QPI数据包是**80bit**，需要**四次传输**完成每次整个数据包的传输，每次传输的20位数据中 ，有16位为有效数据，其余4位用于循环冗余校验。 由于QPI是双向的，在发送的同时也可以接收另一端传输来的数据，这样，每个**QPI总线总带宽=每秒传输次数（即QPI速率）×每次传输的有效数据（即 16bit/8=2Byte）×双向**。所以QPI速率为4.8GT/s的总带宽=4.8 GT/s × 2Byte × 2 = 19.2 GB/s，QPI速率为  6.4GT/s 的 总带宽= 6.4 GT/s × 2 Byte × 2 = 25.6 GB/s。不难发现，目前的QPI比以前最宽最快的FSB，还要快一倍。

* **片内Cache的容量**

  片内Cache又称CPU Cache，它的容量和工作速率对提高计算机的速度起着关键的作用。CPU Cache可以分为L1 Cache、L2 Cache，部分高端 CPU还具有L3 Cache。 

  * L1 Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存。一般来说，一级缓存可以分为

    * 一级数据缓存（Data Cache，D-Cache）
    * 一级指令缓存（Instruction Cache，I-Cache）

    大多数CPU的一级数据缓存和一级指令缓存具有 相同的容量，例如D-Cache和I-Cache各为64KB， 总容量为128KB

  * L2 Cache是影响CPU性能的关键因素之一 ，在CPU核心不变化的情况下，增加L2  Cache的容量能使性能大幅度提高，而同一核心CPU的高低端之分往往也是在L2 Cache上有差异。目前CPU的L2 Cache一般为1MB， 最大可达4MB～8MB。 
  * L3 Cache是为读取L2 Cache后未命中的数据设计的—种缓存，在拥有L3 Cache的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。L3 Cache的容量一般从8MB～16MB不等。

* **工作电压**

  CPU正常工作所需的电压

* **地址总线宽度**

  决定了**CPU可以访问的最大的物理地址空间**，简单地说就是CPU到底能够使用多大容量的主存。

  例如，Pentium 有32位地址线，可寻址的最大容量为$2^{32}$＝ 4096MB（4GB），Itantium有44位地址线， 可寻址的最大容量为$2^{44}$＝16TB。

* **数据总线宽度**

  决定了CPU与外部Cache、 主存以及输入输出设备之间进行**一次数据传输的信息量**。

  如果数据总线为32位，每次最多可以读写主存中的32位；

  如果数据总线为 64位，每次最多可以读写主存中的64位。 

  数据总线和地址总线是互相独立的，数据总线宽度指明了芯片的信息传递能力，而地址总线宽度说明了芯片可以访问多少个主存单元

* **制造工艺**

  线宽是指**芯片内电路与电路之间的距离**，可以用**线宽**来描述制造工艺。线宽越小，意味着芯片上包括的晶体管数目越多。 

  Pentium Ⅱ的线宽是0.35μm，晶体管数达 到7.5兆个；

  Pentium Ⅲ的线宽是0.25μm， 晶体管数达到9.5兆个；

  Pentium 4的线宽是 0.18μm，晶体管数达到42兆个。

  近年来线宽已由0.15μm、0.13μm、90nm、65nm一 直发展到目前主流的45nm和32nm，而 22nm的制造工艺将是新一代CPU的发展目标。

### 控制器的组成和实现

计算机系统的**指挥中心**，它把运算器、存储器、输入/输出设备等部件组成一个有机的整体，然后根据指令的要求指挥全机的工作。

![image-20221112180224898](https://i.ibb.co/NFdZdXx/image-20221112180224898.png)

**组成**

* 指令部件

  完成取指令并分析指令

  * 程序计数器（PC）

  * 指令寄存器（IR）

  * 指令译码器（ID）

    指令译码器又称**操作码译码器**或**指令功能分析解释器**。暂存在指令寄存器中的指令只有在其操作码部分经过译码之后才能识别出这是一条什么样的指令，并产生相应的控制信号提供给 微操作信号发生器

  * 地址形成部件

    根据指令的不同寻址方式，用来形成操作数的有效地址，在微、小型机中，一般不设专门的地址形成部件，而是利用运算器来进行有效地址的计算。

* 时序部件

  能产生一定的时序信号，以保证机器的各功能部件有节奏地进行信息传送、加工及信息存储

  * 脉冲源

    用来产生具有一定频率和宽度的时钟脉冲信号，为整个机器提供基准信号

  * 启停控制逻辑

    根据计算机的需要，可靠地**开放或封锁**脉冲，控制时序信号的发生或停止，实现对整个机器的正确启动或停止。启停控制逻辑保证启动时输出的第一个脉冲和停止时输出的最后一 个脉冲都是完整的脉冲。

  * 节拍信号发生器

    又称脉冲分配器。脉冲源产生的脉冲信号，经过节拍信号发生器后产生出各个机器周期中的节拍信号， 用以控制计算机完成每一步微操作。

* 微操作信号发生器

  一条指令的取出和执行可以分解成很多最基本的操作，这种**最基本的不可再分割的操作**称为微操作。微操作信号发生器也称为控制单元（CU）。不同的机器指令具有不同的微操作序列

* 中断控制逻辑

  控制中断处理的硬件逻辑

**硬件实现方法**

控制器的输入是**机器指令代码**，输出是**微操作控制信号**，因此微操作信号发生器是控制器的**核心**。根据产生微操作控制信号的方式不同，控制器可分为3种，它们的根本区别在于微操作信号发生器的实现方法不同，而控制器中的其它部分基本上是大同小异的。

![image-20221112192755100](https://i.ibb.co/SmPy32C/image-20221112192755100.png)

* 组合逻辑型

  称为**常规控制器**或**硬布线控制器**，它是采用**组合逻辑**技术来实现的， 其微操作序列形成部件是由**门电路**组成的复杂树形网络。 组合逻辑控制器的最大优点是**速度快**， 但是微操作信号发生器的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。一旦微操作信号发生器构成之后，要想**增加新的控制功能是不可能**的。

* 存储逻辑型

  这种控制器称为**微程序控制器**，它是采用**存储逻辑**来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器（控制存储器） 中，微操作控制信号由微指令产生。 微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有**设计规整、调试、 维修以及更改、扩充指令方便**的优点，易于实现自动化设计，已成为当前控制器的主流。 但是，由于它增加了一级控制存储器，所以**指令执行速度比组合逻辑控制器慢**

* 组合逻辑和存储逻辑结合型

  这种控制器称为**PLA控制器**，它是组合逻辑技术和存储逻辑技术结合的产物， 它克服了两者的缺点，是一种较有前途的方法

### 时序系统与控制方式

#### 时序系统

**机器周期**

机器周期通常又称**CPU周期**，通常把一条指令划分为若干个机器周期（取指令，分析指令，执行指令），每个机器周期完成一个基本操作。

**指令周期**

取指令、分析指令到执行完该指令所需的全部时间。

由于各种指令的操作功能不同，有的简单，有的复杂， 因此各种指令的指令周期不尽相同。 

指令周期＝i×机器周期 

通常，每个机器周期都有一个与之对应的**周期状态触发器**。机器运行在不同的机器周期，其对应的周期状态触发器被置 “1”，显然，在机器运行的任何时刻只能建立一个周期状态，因此，有一个且仅有一个触发器被置“1” 。

**节拍**

在一个机器周期内，要完成若干个微操作。这些微操作有的可以同时执行，有的需要按先后次序串行执行。因而需要把一个机器周期分为若干个相等的时间段， 每一个时间段对应一个电位信号，称为**节拍电位信号**。 节拍的宽度取决于CPU完成一次基本操作的时间

由于不同的机器周期内需要完成的微操作内容和个数是不同的，因此，不同机器周期内所需要的节拍数也不相同。

节拍的选取一般有以下几种方法:

* 统一节拍法 

  以最复杂的机器周期为准定出节拍数， 每一节拍时间的长短也以最繁的微操作作为标准。这种方法采用统一的、具有相等时间间隔和相同数目的节拍，使得所有的机器周期长度都是相等的，因此称为**定长CPU周期**

* 分散节拍法 

  按照机器周期的实际需要安排节拍数， 需要多少节拍，就发出多少节拍，这样可以避免浪费，提高时间利用率。由于各机器周期长度不同，又称为**不定长CPU周期**

* 延长节拍法 

  在照顾多数机器周期要求的情况下， 选取适当的节拍数，作为**基本节拍**，如果在某个机器周期内统一的节拍数无法完成该周期的全部微操作，则可以延长节拍。 

* 时钟周期插入 （目前方法）

  在一些微型机中，时序信号中不设置节拍，而直接使用时钟周期信号。一个机器周期中含有若干个时钟周期，时钟周期的数目取决于机器周期内完成微操作的多少及相应功能部件的速度。一个机器周期的基本时钟周期数确定之后，还可以不断插入**等待时钟周期**。

**工作脉冲**

在节拍中执行的有些操作需要同步定时脉冲，为此，在一个节拍内常常设置**一个或几个**工作脉冲，作为各种同步脉冲的来源。工作脉冲的宽度只占节拍电位宽度的1/n，并处于节拍的末尾，只要能保证所有触发器都可靠、稳定地翻转就可以了。 在只设置机器周期和时钟周期的微型机中，一般不再设置工作脉冲，因为时钟周期既可以作为电位信号，其前后沿又可以作为脉冲触发信号

**多级时序系统** 

小型机中常采用**机器周期、节拍、工作脉冲**三级时序系统。每个机器周期M中包括若干节拍，每个节拍内有一个脉冲。 在机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉，也不允许有空隙， 应该是一个接一个的准确连接。

#### 控制方式

* 同步控制方式

  即**固定时序控制方式**， 各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。由于不同的指令，操作时间长短不一致，同步控制方式应以最复杂指令 的操作时间作为统一的时间间隔标准。这种控制方式设计**简单**，容易实现， 但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的**时间浪费**，从而影响了指令的执行速度。 在同步控制方式中，各指令所需的时序由控制器统一发出，所有微操作都与时钟同步，所以又称为集中控制方式或中央控制方式

* 异步控制方式 

  即**可变时序控制方式**。 各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。 异步控制采用不同时序，没有时间上的浪费，因而提高了机器的效率，但是控制比较**复杂**由于这种控制方式没有统一的时钟， 而是由各功能部件本身产生各自的时序信 号自我控制，故又称为分散控制方式或局部控制方式。

* 联合控制方式 

  同步控制和异步控制相结合。实际上现代计算机中几乎没有完全采用同步或完全采用异步的控制方式，大多数是采用联合控制方式。

  通常的设计思想是：在功能部件内部采用同步方式或以同步方式为主的控制方式，在功能部件之间采用异步方式。

#### 指令执行过程

一条指令执行过程可以分为三个阶段： 取指令阶段、分析取数阶段和执行阶段。

* 取指令阶段

  将现行指令从主存中取出来并送至指令寄存器中去。 

  具体的操作为： 

  * (PC)→MAR

    将程序计数器（PC）中的内容送至存储器地址寄存器（MAR），并送地址总线（AB）

  * Read

    由控制单元（ CU ）经控制总线（CB）向主存发读命令

  * M(MAR) →MDR

    从主存中取出的指令通过数据总线 （DB）送到存储器数据寄存器（MDR）。

  * (MDR)→IR

    将MDR的内容送至指令寄存器（IR） 中

  *  (PC)＋1→PC

    将PC的内容递增，为取下一条指令 做好准备

  以上这些操作对任何一条指令来说都是必须要执行的操作，所以称为**公共操作**

* 分析取数阶段

  取出指令后，机器立即进入分析指令阶段，指令译码器ID可识别和区分不同的指令类型及各种获取操作数的方法。由于各条指令功能不同，寻址方式也不同，所以分析取数阶段的操作是各不相同的

* 执行阶段

  执行阶段完成指令规定的各种操作， 形成稳定的运算结果，并将其存储起来

#### 指令的微操作序列

控制器在实现一条指令的功能时，总要把每条指令分解成为**一系列时间上先后有序的最基本、最简单的微操作**，即微操作序列。微操作序列是与CPU的**内部数据通路**密切相关的，不同的数据通路就有不同的微操作序列

### 微程序控制原理

微程序设计技术的实质是**将程序设计技术和存储技术相结合**，即用程序设计的思想方法来组织操作控制逻辑，将微操作控制信号按一定规则进行信息编码（代码化），形成**控制字（微指令）**，再把这些微指令按时间先后排列起来，存放在一个**只读存储器**中

**微操作** 

计算机中**最基本的、不可再分解**的操作

一条机器指令可以分解成一个微操作序列

**微命令**

控制计算机各部件**完成某个基本微操作**的命令。

微命令与微操作**一一对应**，微命令是微操作的控制信号，微操作是微命令的操作过程。

微命令有**兼容性和互斥性**之分，兼容性微命令是指那些可以同时产生，共同完成某一些微操作的微命令；而互斥性微命令是指在机器中不允许同时出现的微命令。

**微指令**

控制存储器中的一个单元的内容，即**控制字**，它是若干个微命令的**集合**

一条微指令通常至少包含两大部分信息：

* 操作控制字段，又称**微操作码字段**， 用以产生某一步操作所需的各微操作控制信号。
* 顺序控制字段，又称**微地址码字段**， 用以控制产生下一条要执行的微指令地址。

微指令有**垂直型和水平型**之分，垂直型微指令接近于机器指令的格式，每条微指令只能完成一个基本操作。水平型微指令则具有良好的并行性，每条微指令可以完成较多的基本操作

**微地址**

存放控制字的控制存储器的单元地址就称为微地址。 

**微周期** 

从控制存储器中读取一条微指令并执行相应的微命令所需的全部时间称为微周期

**微程序** 

一系列**微指令的有序集合**就是微程序

一条机器指令对应于一段微程序

微程序和程序是两个不同的概念。微程序是由微指令组成的，它用于描述机器指令，实际上是机器指令的实时解释器，它是由计算机的设计者事先编制好并存放在控制存储器中的。对于程序员来说，计算机系统中微程序一级的结构和功能是**透明**的。而程序则最终由机器指令组成，它是由软件设计人员事先编制好并存放在主存或辅存中的。

所以说，微程序控制的计算机涉及到两个层次：一个是机器语言或汇编语言程序员所看到的**传统机器层**，包括：机器指令、 工作程序、主存储器；另一个是机器设计者看到的**微程序层**，包括：微指令、微程序和控制存储器

![image-20221113092507970](https://i.ibb.co/rkGtD4D/image-20221113092507970.png)

#### 微指令编码法

微指令编码法指的就是**操作控制字段的编码方法**。

* **直接控制法（不译码法）** 

  操作控制字段中的各位分别可以直接控制计算机，不需要进行译码。操作控制字段的每一个独立的二进制位代表一个微命令，该位为“1”表示这个微命令有效， 为“0”表示这个微命令无效。每个微命令对应并控制数据通路中的一个微操作

  * 结构简单，并行性强，操作速度快，
  * 微指令字太长，若微命令的总数为N个，则微指令字的操作控制字段就要有N位。另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。

* **最短编码法** 

  使得微指令字最短。这种方法将所有的微命令统一编码，**每条微指令只定义一个微命令**。

  若微命令的总数为N， 操作控制字段的长度为L，则：$L\ge log_2N$

* **字段编码法** 

  （**仅要求**字段直接编码法）

  这种方法将操作控制字段分为若干个小段，每段内采用最短编码法，段与段之间采用直接控制法。这种方法又可进一步分为字段直接编码法和字段间接编码法。

  * **字段直接编码法**

    各字段都可以独立地定义本字段的微命 令，而和其他字段无关，因此又称为显式编 码或单重定义编码方法

    ![image-20221113100036118](https://i.ibb.co/TrJbhGp/image-20221113100036118.png)

  * **字段间接编码法**

**操作控制字段的分段原则**

* 把互斥性的微命令分在同一段内， 兼容性的微命令分在不同段内。这样不仅有助于**提高信息的利用率，缩短微指令字长**，而且有助于**充分利用硬件所具有的并行性**，加快执行的速度
* 与数据通路结构相适应
* 每个小段中包含的信息位不能太多， 否则将增加译码线路的复杂性和译码时间
* 一般每个小段还要留出一个状态，表示本字段不发出任何微命令。因此当某字段的长度为三位时，最多只能表示七个互斥的微命令，通常用000表示不操作

#### 微程序控制器的组成和工作过程

![image-20221113102442743](https://i.ibb.co/Y3cqdMr/image-20221113102442743.png)

* 微地址形成部件 

  产生初始微地址和后继微地址。

* 微地址寄存器（ $\mu$MAR ） 

  接受微地址形成部件送来的微地址， 为在CM中读取微指令作准备。

* 控制存储器（CM） 

  微程序控制器的**核心**部件，用来存放微程序。

* 微指令寄存器（$\mu$IR ）

  存放从CM取出的正在执行的微指令

微程序控制器的工作过程实际上就是在微程序控制器的控制下，计算机执行机器指令的过程。

* 执行取指令公操作。

  取指令的公共操作通常由一段取指微程序来完成，这 个取指微程序也可能仅由一条微指令组成。 具体的执行是：在机器开始运行时，自动将取指微程序的入口微地址送$\mu$MAR，并从CM中读出相应的微指令送入$\mu$IR。微指令的操作控制字段产生有关的微命令，用来控制实现取机器指令的公共操作。

  **取指微程序的入口地址一般为CM的0号单元**， 当取指微程序执行完后，从主存中取出的机器指令就已存入指令寄存器IR中了

* 由机器指令的操作码字段通过**微地址形成部件**产生出该机器指令所对应的微程序的入口地址，并送入$\mu$MAR。
* 从CM中逐条取出对应的微指令并执行
* 执行完对应于一条机器指令的一段微程序后又回到取指微程序的入口地址，继续第⑴步，以完成取下条机器指令的公共操作。 

以上是一条机器指令的执行过程，如此周而复始，直到整个程序执行完毕为止。

**入口地址形成**

当公用的取指微程序从主存中取出机器指令之后， 由**机器指令的操作码字段指出各段微程序的入口地址（初始微地址）**。这是一种多分支 （或多路转移）的情况，由机器指令的操作码转换成初始微地址的方式主要有三种。 

* 一级功能转换 

  如果机器指令操作码字段的位数和位置固定，可以直接使操作码与入口地址码的部分位**相对应**。

* 二级功能转换 

  当同类机器指令的操作码字段的位数和位置固定，而不同类机器指令的操作码的位数和位置不固定时，就不能再采用一级功能转换的方法。所谓二级功能转换是指第一次**先按指令类型标志转移**，以区分出指令属于哪一类，如：是单操作数指令， 还是双操作数指令等。因为每一类机器指令中操作码字段的位数和位置是固定的， 所以第二次即可按操作码区分出具体是哪条指令，以便找出相应微程序的入口微地址。

* 通过PLA电路实现功能转换 

  当机器指令的操作码位数和位置**都不固定**时，可以采用PLA电路将每条机器指令的操作码翻译成对应的微程序入口地址。这种方法对于变长度、变位置的操作码显得更有效，而且转换速度较快

**后续地址形成**

后继微地址的形成方法对微程序编制的灵活性影响很大，它主要有两大基本类型：

* **增量方式**

  这种方式和机器指令的控制方式很类似， 它也有顺序执行、转移和转子之分。顺序执行时后继微地址就是现行微地址加上一个增量（通常为1）；转移或转子时，由微指令的顺序控制字段产生转移微地址。因此，在微程序控制器中应当有一个微程序计数器 （ $\mu$PC），为了降低成本，一般情况下都是将微地址寄存器$\mu$MAR改为具有计数功能的寄存器，以代替$\mu$PC

* 断定方式

  断定方式的后继微地址可由微程序设计者指定，或者根据微指令所规定的测试结果直接决定后继微地址的全部或部分值。 这是一种直接给定与测试断定相结合的方式，其顺序控制字段一般由两部分组成： 非测试段和测试段。

  * 非测试段，可由设计者指定，一般是微地址的高位部分，用来指定后继微地址在CM中的某个区域内。

  * 测试段，根据有关状态的测试结果确定其地址值，一般对应微地址的低位部分。这相当于在指定区域内断定具体的分支。所依据的测试状态可能是指定的开关状态、指令操作码、状态字等。

    测试段如果只有一位，则微地址将产生两个分支，若有两位，则最多可产生四个分支，依此类推，测试段为n位最多可产生$2^n$个分支

####  微程序设计

**水平型微指令及水平型微程序设计** 

水平型微指令是指**一次能定义并能并行执行多个微命令的微指令**。它的并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短；但微指令字较长，增加了控存的横向容量，同时微指令和机器指令的差别很大， 设计者只有熟悉了数据通路，才有可能编制出理想的微程序，一般用户不易掌握。

**垂直型微指令和垂直型微程序设计** 

垂直型微指令是指**一次只能执行一个微命令的微指令**。它的并行操作能力差， 一般只能实现一个微操作，控制一、二个信息传送通路，效率低，执行一条机器指令所需的微指令数目多，执行时间长；但是微指令与机器指令很相似，所以容易掌握和利用，编程比较简单，不必过多地了解数据通路的细节，且微指令字较短。

### 指令流水线

（不做计算方面要求，仅考察概念）

**流水线基本原理** 

流水线技术是一种**显著提高指令执行速度与效率**的技术。方法是：指令取指完成后，不等该指令执行完毕即可取下一条指令。 如果把一条指令的解释过程进一步细分，例如 ，把分析、执行两个过程分成**取指FI、译码DI、计算操作数地址CO、取操作数FO、执行指令EI和写回寄存器WO**六个子过程，并用六个子部件分别处理这六个子过程。

这样只需在上一指令的第一子过程处理完毕进入第二子过程处理时，在第一子部件中就开始对第二条指令的第一子过程进行处理。随着时间推移，这种重叠操作最后可达到六个子部件同时对六条指令的子过程进行操作。

**影响流水线性能的因素**

 在流水线中会出现三种相关，影响流水线的畅通流动：

* **结构相关**

  当多条指令进入流水线后，硬件资源满足不了指令重叠执行的要求时产生。

* **数据相关**

  指令在流水线中重叠执行时，当后继指令需要用到前面指令的执行结果时发生。 

* **控制相关**

  当流水线遇到分支指令和其他改变PC值的指令时引起

**性能**

通常用吞吐率、加速比和效率3项指标来衡量

* **吞吐率**

  单位时间内流水线所完成指令或输出结果的数量

* **加速比**

  m 段的流水线的速度与等功能的非流水线的速度之比

* **效率**

  指流水线中各功能段的利用率，由于流水线有建立时间和排空时间，因此各功能段的设备不可能一直处于工作状态

**超标量**

通过重复设置多个功能部件，并让这些功能部件同时工作起来来提高指令的执行速度在超标量的处理器结构中，整数和浮点数运算 、装入、存储以及条件转移等普通操作指令可以同时启动并独立执行。 超标量流水CPU是指集成了多条流水线结构的 CPU，当流水线满载时，每个时钟周期可以完成一条以上的指令。

**流水线分类**

流水线按功能可分成单功能流水线和多功能流水线两种。 

* 单功能流水线只完成一种功能。如浮点加法或乘法流水线。 
* 多功能流水线则可完成多种功能，它允许在不同时间，甚至同一时间内在流水线内连接不同功能段的子集来实现不同功能

流水线按工作方式可分为静态流水线和动态流水线两种。 

* 在静态流水线中，同一时间内它只能以一种功能方式工作。它可以是单功能的，也可以是多功能的。当是多功能流水线时，则从一种功能方式变为另一种功能方式时，必须先排空流水线，然后为另一种功能设置初始条件后方可使用。显然，不希望这种功能的转换频繁的发生，否则将严重影响流水线的处理效率。
* 动态流水线则允许在同一时间内将不同的功能段连接成不同的功能子集（前提条件是功能部件的使用不发生冲突），以完成不同的运算功能。 显然，动态流水线必是多功能流水线，而单功能流水线则必是静态的。

## Chapter 7 总线

总线是一组能为多个部件服务的**公共信息传送线路**，它能分时地发送与接收各部件的信息。

总线结构的优点：

* 大大减少信息传送线的数目
* 提高计算机扩充内存及外部设备的**灵活性**

### 分类

按**功能层次**分：

* 片内总线：CPU内部的总线
* 系统总线：计算机各部件之间的信息传输线
  * 数据总线：双向，与机器字长、存储字长有关
  * 地址总线：单向，与存储地址、 I/O地址有关
  * 控制总线：部分出部分入，控制器控制所有部件
* 通信总线：用于计算机系统之间、计算机系统与其他系统（如控制仪表、移动通信等）之间的通信

 按**数据线的多少**分为：

* 并行总线：含有多条数据线的总线，可以实现一个数据的**多位同时**传输。
* 串行总线：含有一条双向数据线或两条单向数据线的总线，可以实现一个数据的**各位按照一定的速度和顺序**依次传输。

### 结构

**单总线结构**

单总线结构是将CPU、主存、I/O设备（通过 I/O接口）都挂在**一组总线**上。

CPU与主存、CPU与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而不需经过CPU的干预。

![image-20221204201645457](https://i.ibb.co/2KHkLPB/image-20221204201645457.png)

**双总线结构**
这种结构保持了单总线结构的优点，又在CPU和主存之间专门设置了一组存储总线。
优缺点：由于CPU和主存之间需要频繁地交换信息，采用专用的存储总线后，存取速度将大大提高，同时也减轻了系统总线的负担，但是硬件的代价随之有所增加

![image-20221204201724861](https://i.ibb.co/XfH4x4L/image-20221204201724861.png)

**三总线结构**
在双总线系统上增加I/O总线

![image-20221204201809361](https://i.ibb.co/pJFGNJC/image-20221204201809361.png)

### 性能指标

* 总线宽度：数据总线的根数

* 总线带宽：数据传输率

  总线带宽定义为总线的最大数据传输率，即每秒传输的字节数。在同步通信中，总线的带宽与总线时钟密不可分，总线时钟频率的高低决定了总线带宽的大小。
  $$
  B=W\times\frac{F}{N}
  $$
  其中，W为数据总线宽度，通常以字节为单位；F为总线的时钟频率；N为完成一次数据传送所用的时钟周期数。

  ![image-20221204202328695](https://i.ibb.co/9Nk8Bs7/image-20221204202328695.png)

* 时钟同步/异步：总线上的数据与时钟同步的称为同步总线，与时钟不同步的称为异步总线

* 信号线数：地址总线、数据总线和控制总线三种总线数的总和。

### 总线仲裁

由于总线上连接着多个部件，何时由哪个部件发送信息，如何定时，如何防止信息丢失，如何避免多个设备同时发送，如何规定接收部件等一系列问题都需要总线控制器统一管理。
为了保证同一时刻只有一个申请者使用总线，总线控制机构中设置有总线判优和仲裁控制逻辑。
总线判优按其仲裁控制机构的设置可分为**集中式控制**和**分布式控制**两种。

#### 集中式

**链式查询方式**
链式查询方式的总线控制器使用三根控制线与所有部件和设备相连。
三根控制线是：

* 总线请求（BR）：该线有效，表示至少有一个部件或设备要求使用总线
* 总线忙（BS）：该线有效，表示总线正在被某部件或设备使用
* 总线批准（BG）：该线有效，表示总线控制器响应总线请求

当一个或多个设备同时发出总线使用请求信号BR时，中央仲裁器发出的总线授权信号BG沿着菊花链串行的从一个设备依次传送到下一个设备，到达离出发点最近的发出总线请求的设备之后就不再往下传。

**计数器定时查询方式**
计数定时查询方式的总线上的每个部件可以通过公共的BR 线发出请求，总线控制器收到请求之后，在BS为“0”的情况下， 让计数器开始计数，定时地查询各个部件以确定是谁发出的请求。
当查询线上的计数值与发出请求的部件号一致时，该部件就使BS线置“1”，获得了总线使用权，并中止计数查询，直至该部件完成数据传送之后，撤消BS信号。

**独立请求方式**
在独立请求方式中， 每一个共享总线的部件均有一对控制线：总线请求BRi和总线批准BGi。当某个部件请求使用总线时，便发出BRi，总线控制器中有一排队电路，根据一定的优先次序决定首先响应哪个部件的请求BRi，然后给该部件送回批准信号BGi。
独立请求方式的优点是响应时间快，然而这是以增加控制线数和硬件电路为代价的。此方式对优先次序的控制也是相当灵活的，它可以预先固定，也可以通过程序来改变优先次序。

#### 分布式

同集中式仲裁相比，分布式仲裁不需要中央仲裁器，而是让各个主设备功能模块都有自己的仲裁号和仲裁电路。
需要使用总线时，各个设备的功能模块将自己唯一的仲裁号发送到共享的总线上，各自的仲裁电路再将从仲裁总线上获得的仲裁号和自己的仲裁号相对比，获胜的仲裁号将保留在仲裁总线上，相应设备的总线请求获得响应。
多个设备提出总线请求时，一般采用优先级或公平策略进行仲裁

## Chapter 8 外部设备

除主机以外，而又围绕着主机而设置的各种硬件装置叫做外部设备或外围设备

* 输入/输出设备
  从计算机的角度出发，向计算机输入信息的外部设备称为输入设备；接受计算机输出信息的外部设备称为输出设备。
* 辅助存储器
  辅助存储器即**外存储器**，它是指主机以外的存储装置，又称为后援存储器。
* 终端设备
  终端设备由输入设备、输出设备和终端控制器组成，通常通过通信线路与主机相连。终端设备具有向计算机输入和接收计算机输出的能力，具有与通信线路连接的通信控制能力，有些还具有一定的数据处理能力。
* 过程控制设备
  模/数、数/模转换设备均是过程控制设备，有关的检测设备也属于过程控制设备。

### 磁介质存储器

#### 读写过程

* 磁记录介质
  在磁介质存储器中，信息是记录在一薄层磁性材料的表面上，这个薄层称为**磁层**。磁层与所附着的载体被称为记录介质或记录媒体。
* 磁头
  磁头是磁记录设备的关键部件之一，它是一种**电磁转换元件**。写磁头实现把电脉冲表示的二进制代码转换成磁记录介质上的磁化状态，即电－磁转换；读磁头实现把磁记录介质上的磁化状态转换成电脉冲，即磁－电转换。在读写过程中，记录介质与磁头之间相对运动，一般是记录介质运动而磁头不动

**写入过程**

在写磁头线圈中通以一定方向的写电流，于是在磁头下方的一个局部区域被磁化，形成一个**磁化单元**或称记录单元。当这部分介质移出磁头作用区后，仍将留下足够强的剩磁。在写磁头中通以正、负两个不同方向的写电流，就会产生**两种不同的剩磁状态**，正好对应二进制信息的“1”和“0”。

**读出过程**

![image-20221206143903702](https://i.ibb.co/02wbd6J/image-20221206143903702.png)

**读出过程**

读出时，读出线圈不外加电流。当某一磁化单元运动到读磁头下方时，使得磁头中流过的磁通有很大的变化，于是在读出线圈两端产生**感应电动势**e。感应电动势e经放大、检波、限幅、整形和选通后，获得符合要求的信号。

![image-20221206144108024](https://i.ibb.co/JFjmB8G/image-20221206144108024.png)

#### 技术指标

* **记录密度**
  记录密度是指磁介质存储器单位长度或单位面积磁层表面所能存储的二进制信息量。通常以**道密度**和**位密度**表示，也可用两者的乘积**面密度**来表示。

  * 道密度
    道密度又叫**横向密度**，是指垂直于磁道方向上单位长度中的磁道数目，道密度 的单位是道/英寸（TPI）或道/毫米（TPM）。磁道指的是磁头写入磁场在记录介质表面上形成的磁化轨迹。
  * 位密度
    位密度又叫**纵向密度**，是指沿磁道方向上单位长度中所能记录的二进制信息的位数，位密度的单位为位/英寸（bpi）或位/毫（bpm）。

* **存储容量**
  存储容量是指整个磁介质存储器所能存储的二进制信息的**总量**，一般用位或字节为单位表示，它与存储介质尺寸和记录密度直接相关。磁介质存储器的存储容量有**非格式化容量和格式化容量**两种指标。非格式化容
  量是指磁记录表面上可全部利用的磁化单元数；格式化容量是指用户实际可以使用的存储容量。格式化容量一般约为非格式化容量的60～80％左右。

* **平均存取时间**
  当磁头接到读/写命令，从原来的位置移动到指定位置，并完成读/写操作的时间叫存取时间。对于磁盘存储器来说，存取时间主要包括4部分：

  第一部分是指磁头从原先位置移动到目的磁道所需要的时间，称为定位时间或寻道时间；

  第二部分是指在到达目的磁道以后，等待被访问的记录块旋转到磁头下方的等待时间，称为旋转时间或等待时间；

  第三部分是信息的读写操作时间，也称为传输时间；

  最后是磁盘控制器的开销。

  由于寻找不同磁道和等待不同记录块所花的时间不同，所以通常取它们的平均值。传输时间和控制器的开销相对平均寻道时间$T_s$和平均等待时间$T_w$来说要小得多，所以磁盘的平均存取时间Ta约等于
  $$
  T_a=T_s+T_w=\frac{T_{smax}+T_{smin}}{2}+\frac{T_{wmax}+T_{wmin}}{2}
  $$

* **数据传送率**
  磁介质存储器在单位时间内向主机传送数据的位数或字节数，称为数据传送率Dr ，单位为位/秒或字节/秒。

* **误码率**
  误码率是衡量磁介质存储器出错概率的参数，它等于读出的出错信息位数和读出总的信息位数之比。

#### 数字磁记录方式

为了提高磁介质存储器的性能，扩大存储容量，加快存取速度，除了要不断改善磁头和记录介质的电磁性能和机械性能之外，选用高性能的数字磁记录方式对提高记录密度和可靠性也是很重要的。磁记录方式是一种**编码方式**，即按照某种规律将一连串的二进制数字信息变换成记录介质上相应磁化翻转形式

##### 直接记录方式

当记录密度较低时，可以不编码，直接按记录信息的“0”、“1”排序记录。

* 归零制（RZ）
  记录“1”时，磁头线圈中通以正向脉冲电流；记录“0”时，通以反向脉冲电流。由于脉冲电流均要回到零，故称为归零制。
  归零制的两个脉冲之间有一段间隔没有电流，相应的这段磁层**未被磁化**

* 不归零制（NRZ） 

  记录“1”时，磁头线圈以中通正向电流；记录“0”时，通以反向电流。磁头中电流不回到零。如果记录的相邻两位信息相同（即连续录“1”或“0”）时，写电流方向不变；只有当记录的相邻两位信息不相同（即“0”和“1”交替）时，写电流才改变方向，所以又称为异码变化或“见变就翻”的不归零制

* 不归零－1制（NRZ-1）
  这是一种改进的不归零制，记录“1”时，磁头线圈中写电流改变方向，使磁层磁化翻转；而记录“0”时，写电流方向维持不变，保持原来的磁化状态，所以称之为见“1”就翻的不归零制。

![image-20221206145927157](https://i.ibb.co/4MM36tY/image-20221206145927157.png)

以上各种记录方式，目前已很少应用，但不归零制是编码方式的基础，无论哪一种编码方式，只要数据序列变换成记录序列之后，均按照NRZ-1制规则记录到磁层上。

##### 按位编码记录方式

* **调相制（PE）**
  调相制又称**相位编码**方式，它采用0°和180°相位的不同分别示“1”或“0”。它的编码规则是：

  * 记录“1”时，写电流在位周期中间由负变正；
  * 记录 “0” 时，写电流在位周期中间由正变负。
  * 当连续出现两个或两个以上 “1” 或 “0” 时，为了维持上述原则，在位周期的边界上也要翻转一次。

  这种记录方式常用于磁带机中。

* **调频制（FM）**
  调频制是根据写电流的频率来区分记录“1”或“0”的。

  * 记录“1”时，写电流在位周期中间和边界各改变一次方向；
  * 记录“0”时，写电流仅在位周期边界改变一次方向。

  因此，记录“1”的磁化翻转频率为记录“0”时的两倍，故又称**倍频制**。若以T0表示位周期，则调频制的磁化翻转间距为**0.5T0和T0**。

* **改进的调频制（MFM）**
  MFM制是在FM制基础上改进的一种记录方式，又称为延迟调制码或密勒码。其编码规则为：

  * 记录“1”时，写电流在位周期中间改变方向；
  * 记录独立的一个“0”，写电流不改变方向；
  * 记录连续的两个“0”，写电流在位周期边界改变方向。

  改进的调频制的磁化翻转间距有三种：T0、1.5T0、2T0 ，对应于三种不同的频率，所以又称为**三频制**。

* **改进的改进型调频制（$M^2FM$）**
  $M^2FM$制的编码规则为：

  * 记录“1”时，写电流在位周期中间改变方向；
  * 记录独立的一个“0”，写电流不改变方向；
  * 记录连续的两个“0”，写电流在位周期边界处改变方向，产生磁化翻转；
  * 记录连续两个以上的“0”，写电流在前两个“0”的位周期边界处改变方向，以后每隔两个“0”的位周期边界处，写电流再改变一次方向，产生翻转翻转。

  改进的改进型调频制的磁化翻转间距有四种：**T0、1.5T0、2T0、2.5T0**，对应于四种不同的频率，所以又称为**四频制**。

![image-20221206150853521](https://i.ibb.co/m8G1FX0/image-20221206150853521.png)

### 磁盘存储器

#### 基本结构

硬盘存储器的硬件包括**硬盘控制器（适配器）、硬盘驱动器以及连接电缆**。硬盘控制器对硬盘进行管理，并在主机和硬盘之间传送数据。硬盘驱动器内有多个盘片，它们被叠装在主轴上，构成一个盘组，每个盘片的两面都可用作记录面。

![image-20221206152104103](https://i.ibb.co/6mh7PB7/image-20221206152104103.png)

硬盘存储器可分为**温彻斯特盘**和**非温彻斯特盘**两类。温彻斯特盘的主要特点是磁头、盘片、磁头定位机构、主轴，甚至连读/写驱动电路等都被**密**封在一个盘盒内，构成一个头－盘组合体，这个组合体不可随意拆卸，它的防尘性能好，可靠性高，对使用环境要求不高。而非温式磁盘的磁头和盘片等不是密封的，因此要求有超净使用环境。

硬盘存储器还可分为**固定头硬盘**和**活动头硬盘**两类。固定头硬盘机中，每个磁道对应一个磁头，省去了磁头找磁道的时间，存取速度快。但由于磁头太多，使磁盘的道密度不可能很高。移动头硬盘机中，每个盘面上只有一个读写头，安装在读写臂上，当需要在不同磁道上读写时，要驱动读写臂沿盘面作径向移动。由于增加了寻道时间，所以其存取时间比固定头硬盘机要长。

**硬盘驱动器**

* **磁头**
  接触启停式浮动磁头是指读/写操作时磁头**浮空**，不与盘面记录区相接触，以免划伤记录区。但在启动前和停止后，磁头将仍与盘面接触。具体的做法是：在盘面记录区与轴心之间有一段空白区，被当作启停区或着陆区。未启动前及停止后，磁头停在启停区，与盘面接触。当盘片旋转并达到额定转速时，气垫浮力使磁头浮起并达到所需的浮动高度，然后将磁头向外移至0号磁道，准备寻道
* **磁头定位系统**
  * 步进电机定位机构
    整个定位机构是开环控制。根据现行磁道号与目的的磁道号之差，求得步进脉冲数，每发一个步进脉冲，脉冲移动一个道距。步进电机定位机构的结构紧凑、控制简单，但定位精度比较低。
  * 音圈电机定位机构
    音圈电机可以直接驱动磁头作直线运动，整个定位系统是一个带有速度和位置反馈的闭环调节自动控制系统，其特点是寻道速度快，定位精度高。

#### 信息分布

在硬盘中信息分布呈如下层次：**记录面、圆柱面、磁道、扇区**

**记录面**
硬盘驱动器中可有多个盘片（数量为1~20片），每个盘片有两个记录面，**每个记录面对应一个磁头**

**磁道**
在读/写时，磁头固定不动，盘片高速旋转，磁化区构成一个**闭合圆环**，称为磁道。在盘面上，一条条磁道形成一组同心圆，最外圈的磁道为0号，往内则磁道号逐步增加。（每个盘片可有500~2500条磁道）。

**圆柱面**
在一个盘组中，各记录面上相同编号（位置）的诸磁道构成一个圆柱面。例如，某驱动器有4片8面，则8个0号磁道构成0号圆柱面，8个1号磁道构成1号圆柱面。硬盘的圆柱面数等于一个记录面上的磁道数，圆柱面号即对应的磁道号。引入圆柱面的概念是为了**提高硬盘的存储速度**。

**扇区**
通常将**一条磁道划分为若干个段**，每个段称为一个扇区或扇段，每个扇区存放一个定长信息块（如512个字节）。一条磁道划分多少扇区，每个扇区可存放多少字节，一般由操作系统决定。磁道上的扇区编号从1号开始

**磁盘地址**

主机向磁盘控制器送出有关寻址信息，磁盘地址一般表示为：
**驱动器号、圆柱面（磁道）号、记录面（磁头）号、扇区号**

#### 技术参数

**硬盘容量**
硬盘容量当然是越大越好。

**主轴转速**
从理论上来说，转速越快，硬盘的速度越快。

**道密度**
硬盘驱动器在介质上的道密度可达38 000TPI或更高

**平均存取时间**
平均存取时间近似等于平均寻道时间和平均等待时间之和。
**缓存**
缓存存在的目的是为了解决硬盘内部与接口数据之间速度不匹配的问题，它可以提高硬盘的读写速度。

**数据传输率**
硬盘的数据传输率分为**内部**数据传输率和**外部**数据传输率。内部数据传输率主要依赖于硬盘的旋转速度，因硬盘的品牌及型号不同而有着较大的差异。外部数据传输率指的是系统总线与硬盘缓冲区之间的数据传输率，外部数据传输率与硬盘接口类型和缓存大小有关。

**非格式化容量＝最大位密度×最内圈 磁道周长×总磁道数** 

新的磁盘在使用之前需先进行格式化， 格式化实际上就是在磁盘上划分记录区， 写入各种标志信息和地址信息，这些信息占用了磁盘的存储空间，故格式化之后的有效存储容量要小于非格式化容量。 

**格式化容量＝每道扇区数×扇区容量 ×总磁道数**

![image-20221206154700439](https://i.ibb.co/x2TrJzb/image-20221206154700439.png)

![image-20221206154713482](https://i.ibb.co/7tDWfTR/image-20221206154713482.png)

#### 分区域记录

传统硬盘驱动器的每个磁道上记录的扇区数是相同的，因而存储的信息量也是相同的，这意味着在磁盘上位密度是变化的。因为内圈磁道的周长短，外圈磁道的周长长，所以**内圈磁道的位密度高，外圈磁道的位密度低**，最内圈磁道的位密度（最大位密度）决定了磁盘驱动器的容量。
又因为每个磁道记录的信息量及转速是相同的，所以它们的数据传送率也是相同的。

由于外圈磁道比内圈磁道更长一些，但存储的信息量却相同，所以外圈磁道上明显地存在着浪费。
采用分区域记录（等位密度）技术可以增加硬盘驱动器的容量。由于外圈磁道有更长的周长，所以**外层磁道要比内层磁道包含更多的扇区**，即外圈磁道上保存的信息比内圈磁道多。

分区域记录的另一个影响是数据传输率随磁头所处的区域而变化。分区域驱动器还是以恒定速度旋转，可是，**由于外层区域每磁道有更多的扇区，所以数据传输速度要更快一些**。这就是当今驱动器标注最小和最大连续传输速率的原因，因为传输速率取决于磁头读/写的位置。分区域记录技术的使用，大大地提高了硬盘利用率，与采用每磁道固定扇区的硬盘比较，使驱动器增加了20～50％的硬盘容量。实际上，现在所有的IDE和SCSI都采用分区域记录

![image-20221206155354263](https://i.ibb.co/Zh2Srzh/image-20221206155354263.png)

## Chapter 9 输入输出系统

### 输入输出接口

主机和外设的连接方式有**辐射型连接、总线型连接**等。输入/输出接口（I/O接口）是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。
主机和外设各自具有自己的工作特点，它们在信息形式和工作速度上具有很大的差异，接口正是为了**解决这些差异**而设置的。

主机和外设之间需要交换的信息有：
1. **数据信息**
这类信息可以是通过输入设备送到计算机的**输入数据**，也可以是经过计算机运算处理和加工后，送到输出设备的**结果数据**。传送可以是并行的，也可以是串行的。
2. **控制信息**
这是**CPU对外设的控制信息或管理命令**，如外设的启动和停止控制、 输入或输出操作的指定、工作方式的选择、中断功能的允许和禁止等

3. **状态信息**
这类信息用来标志**外设的工作状态**，比如，输入设备数据准备好标志，输出设备忙闲标志等。CPU在必要时可通过对它的查询来决定下一步的操作。
4. **联络信息**
这是主机和外设间工作的**时间配合信息**，它与主机和外设间的信息交换方式密切相关。通过联络信息可以决定不同工作速度的外设和主机之间交换信息的最佳时刻，以保证整个计算机系统能统一协调地工作。

5. **外设识别信息**
这是**I/O寻址**的信息，使CPU能从众多的外设中寻找出与自己进行信息交换的唯一外部设备

#### 功能

* 实现主机和外设的**通信联络控制**

  接口中的同步控制电路用来解决主机与外设的时间配合问题。

* 进行**地址译码**和设备选择

  当CPU送来选择外设的地址码后，接口必须对地址进行译码以产生设备选择信息，使主机能和指定外设交换信息

* 实现**数据缓冲**

  在接口电路中，一般设置有一个或几个数据缓冲寄存器，用于数据的暂存，以避免因速度不一致而丢失数据。在传送过程中，先将数据送入数据缓冲寄存器中，然后再送到输出设备或主机中去。

* 数据**格式的变换**

  在输入或输出操作过程中，为了满足主机或外设的各自要求，接口电路中必须具有完成各类数据相互转换的功能。

* 传递**控制命令和状态信息**
  当CPU要启动某一外设时，通过接口中的控制命令寄存器向外设发出启动命令；当外设准备就绪时，则有状态信息送回接口中的状态寄存器，为CPU 提供反馈信息，告诉CPU，I/O设备已经具备和CPU交换数据的条件。当外设向CPU提出中断请求和DMA请求时，CPU也有相应的响应信号反馈给外设。

#### 组成

接口中要分别传送数据信息、控制信息和状态信息，数据信息、控制信息和状态信息都通过数据总线来传送。大多数计算机都把I/O设备的状态信息视为输入数据，而把控制信息看成输出数据，并在接口中分设各自相应的寄存器，赋以不同的端口地址，各种信息分时地使用数据总线传送到各自的寄存器中。

![image-20221206190919174](https://i.ibb.co/HLZ4MmP/image-20221206190919174.png)

**端口**是指接口电路中可以进行读/写的寄存器，若干个端口加上相应的控制逻辑电路组成接口。

通常，一个接口中包含有**数据端口、控制端口和状态端口**。存放数据信息的寄存器称为数据端口，存放控制命令的端口称为命令端口，存放状态信息的寄存器称为状态端口。CPU通过输入指令可以从有关端口中读出信息，通过输出指令可以把信息写入有关端口。对状态端口只进行输入操作，将设备状态标志送到CPU 中去；对命令端口只进行输出操作，CPU将向外设发送各种控制命令。因此，在有的接口电路中状态信息和控制信息共用一个寄存器，称之为设备的控制状态寄存器。

#### 类型

**按数据传送方式分类**
有串行接口和并行接口。这里所说的数据传送方式指的是外设和接口一侧的传送方式，而在主机和接口一侧，数据总是并行传送的。

**按主机访问I/O设备的控制方式分类**
可分为程序查询式接口、中断接口、DMA接口、通道接口等。

**按功能选择的灵活性分类**
有可编程接口和不可编程接口。

**按通用性分类**
有通用接口和专用接口。

**按输入/输出的信号分类**
有数字接口和模拟接口。

**按应用来分类**
①运行辅助接口。
② 用户交互接口。
③ 传感接口。
④ 控制接口。

#### 外设的识别与端口寻址

外设识别是通过地址总线和接口电路中的**外设识别电路**来实现的，I/O端口地址就是主机与外设直接通信的地址，CPU可以通过端口发送命令、读取状态和传送数据。
**端口地址编址方式**
I/O端口编址方式有两种：一种是**I/O映射方式**，即把I/O端口地址与主存单元地址分别进行独立的编址；另一种是**存储器映射方式**，即把端口地址与主存单元地址统一编址。

* **独立编址**
  主存地址空间和I/O端口地址空间是相对独立的，分别单独编址。比如，在8086中，其主存地址范围是从00000H～FFFFFH连续的1MB，其I/O端口的地址范围从0000H～ FFFFH，它们互相独立，互不影响。CPU访问主存时，由主存读/写控制线控制；访问外设时，由I/O读/写控制线控制，所以在指令系统中必须设置专门的I/O指令。当CPU使用
  I/O指令时，其指令的地址字段直接或间接的指示出端口地址。

* **统一编址**
  I/O端口地址和主存单元的地址是统一编址的，把I/O接口中的端口作为主存单元一样进行访问，不设置专门的I/O指令。
  每个外设至少有两个寄存器：**控制状态寄存器和数据缓冲寄存器**，外设寄存器的地址码是连续的。在PDP-11中，把主存的高4KB地址空间留给外设接口寄存器和CPU内部寄存器使用，这4KB存储空间不允许用户再存放其他内容

#### 信息传送控制方式

**程序查询方式**
程序查询方式是一种程序直接控制方式，这是主机与外设间进行信息交换的最简单方式，**输入和输出完全是通过CPU执行程序来完成的**。
这种方式控制简单，但外设和主机不能同时工作，各外设之间也不能同时工作，系统效率很低，因此，仅适用于外设的数目不多，对I/O处理的实时要求不那么高，CPU的操作任务比较单一，并不很忙的情况

**程序中断方式**
外设在作好输入/输出准备时，向主机发中断请求，**主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理**，在中断处理完毕后返回原来的程序继续执行。
程序中断不仅允许主机和外设同时并行工作，并且允许一台主机管理多台外设。但是完成一次程序中断需要许多辅助操作，可能使CPU应接不暇；对于一些高速外设，可能会造成信息丢失，因此，它主要适用于中、低速外设

**直接存储器存取（DMA）方式**
DMA方式是在主存储器和外部设备之间开辟**直接的数据通路**，可以进行基本上不需要CPU介入的主存和外设之间的信息传送，这样不仅能保证CPU的高效率，而且能满足高速外设的需要。
DMA方式只能进行简单的数据传送操作，在数据块传送的起始和结束时还需CPU及中断系统进行预处理和后处理。

**I/O通道控制方式**
通道是一个具有**特殊功能的处理器**，它能独立地执行通道程序，产生相应的控制信号，实现对外设的统一管理和外设与主存之间的数据传送。但它不是一个完全独立的处理机，它要在CPU的I/O指令指挥下才能启动、停止或改变工作状态，是从属于CPU的一个专用处理器。
一个通道执行输入/输出过程全部由通道按照通道程序自行处理，不论交换信息多少，**只打扰CPU两次（启动和停止时）**。

### 程序查询方式

由CPU执行一段输入、输出程序来实现主存与外设之间的数据传送方式，叫做程序直接控制方式。根据外设的不同性质，这种传送方式又可分为无**条件传送**和**程序查询方式**两种。

在无条件传送方式中，I/O接口总是准备好接收主机的输出数据，或总是准备好向主机输入的数据，因而CPU无需查询外设的工作状态，而**默认外设始终处于准备就绪状态**。

许多外设的工作状态是很难事先预知的，为了保证数据传送的正确进行，就要求CPU在程序中查询外设的工作状态，如果外设尚未准备就绪，CPU就**等待**，只有外设已作好准备，CPU才能执行I/O指令，这就是程序查询方式。

#### 工作流程

* 预置传送参数
  在传送数据之前，由CPU执行一段程序，预置传送参数。传送参数包括存取数据的主存缓冲区**首地址**和传送数据的**个数**。
* 向I/O接口发命令字
  当CPU选中某台外设时，执行输出指令向I/O接口发出命令字，启动外设，为接收数据或发送数据的操作做准备。

* 从I/O接口取回状态字
  CPU执行输入指令，从I/O接口中**取回状态字并进行测试**，判断数据传送是否可以进行。

* 查询外设标志
  CPU不断查询状态标志，如果外设没有准备就绪，CPU就踏步进行等待，一直到这个外设准备就绪，并发出“准备就绪”信号为止。

* 传送数据
  只有外设准备好，才能实现主机与外设间的一次数据传送。输入时，CPU执行输入指令，从I/O接口的数据缓冲寄存器中接收数据；输出时，CPU执行输出指令，将数据写入I/O接口的数据缓冲寄存器。

* 修改传送参数
  每进行一次数据传送，需要修改传送参数，其中包括主存缓冲区地址加1，传送个数减1。

* 判断传送是否结束

  如果传送个数不为0，则转第3步，继续传送，直到传送结束为止。

### 程序中断方式

#### 中断

**自愿中断和强迫中断**
自愿中断又称程序自中断，它不是随机产生的中断，而是在程序中安排的有关指令，这些指令可以使机器进入中断处理的过程，如：指令系统中的软件中断指令等。
强迫中断是随机产生的中断，不是程序中事先安排好的。当这种中断产生后，由中断系统强迫计算机中止现行程序并转入中断服务程序。

**程序中断和简单中断**
程序中断就是我们前面提到的中断，主机在响应中断请求后，通过执行一段中断服务程序来处理更紧迫的任务。
简单中断就是外设与主存间直接进行信息交换的方法，即DMA方式。这种“中断”不去执行中断服务程序，故不破坏现行程序的状态。主机发现有简单中断请求（也就是DMA请求）时，将让出一个或几个存取周期供外设与主存交换信息，然后继续执行程序

**内中断和外中断**
内中断是指由于CPU内部硬件或软件原因引起的中断。
外中断是指CPU以外的部件引起的中断。

**向量中断和非向量中断**
向量中断是指那些中断服务程序的入口地址是由**中断事件自己提供**的中断。中断事件在提出中断请求的同时，通过硬件向主机提供中断服务程序入口地址，即向量地址。

非向量中断的中断事件不能直接提供中断服务程序的入口地址，而由**CPU 查询**之后得到。

**单重中断和多重中断**
单重中断在CPU执行中断服务程序的过程中不能被再打断。
多重中断在执行某个中断服务程序的过程中，CPU 可去响应级别更高的中断请求，又称为中断嵌套。

#### 中断源

中断源是指中断的来源，即任何引起计算机中断的事件

可采用具有存储功能的触发器来记录中断源，称为**中断请求触发器**。当某一个中断源有中断请求时，其相应的中断请求触发器置成“1”状态，此时，该中断源向CPU发出中断请求信号。

多个中断请求触发器构成一个**中断请求寄存器**，其中每一位对应一个中断源，中断请求寄存器的内容称为**中断字或中断码**，中断字中为“1”的位就表示对应的中断源有中断请求。

#### 中断请求信号

(1)独立请求线

每个中断源单独设置中断请求线，将中断请求信号直接送往CPU，这种方式的特点是CPU在接到中断请求的同时也就知道了中断源是谁，其中断服务程序的入口地址在哪里。
(2) 公共请求线

多个中断源共有一根公共请求线，这种方式的特点是在负载允许的情况下，中断源的数目可随意扩充，但CPU在接到中断请求后，必须通过**软件或硬件的方法**来识别中断源，然后再找出中断服务程序的入口地址。
(3) 二维结构
将中断请求线连成二维结构，**同一优先级别的中断源， 采用一根公共的请求线**，不同请求线上的中断源优先级别不同，这种方式综合了前两种方式的优点，在中断源较多的系统中常采用这种方式。

#### 中断优先级

当多个中断源同时发出中断请求时，CPU在**任何瞬间只能接受一个**中断源的请求。通常，把全部中断源按中断的性质和处理的轻重缓急安排优先级，并进行排队。
确定中断优先级的原则是：对那些提出中断请求后需要立刻处理，否则就会造成**严重后果**的中断源规定最高的优先级；而对那些可以延迟响应和处理的中断源规定较低的优先级。如故障中断一般优先级较高，接着才是I/O设备中断。而在I/O设备中又可以根据各个设备的速度来决定优先级。

每个中断源均有一个为其服务的中断服务程序，每个中断服务程序都有与之对应的优先级别。另外，CPU正在执行的程序也有优先级。只有当某个中断源的优先级别高于CPU现在的优先级时，才能中止CPU执行现在的程序。

##### 软件判优法

软件判优法，就是用程序来判别优先级，这是最简单的中断判优方法

当CPU接到中断请求信号后，就执行查询程序，逐个检测中断请求寄存器的各位状态，检测顺序是按优先级的大小排列的，**最先检测的中断源具有最高的优先级，其次检测的中断源具有次高优先级，如此下去**，最后检测的中断源具有最低的优先级。

显然，软件判优是与识别中断源结合在一起的，当查询到中断请求信号的发出者，也就是找到了中断源，程序立即可以转入对应的中断服务程序中去

##### 硬件判优电路

采用硬件实现中断优先级判定可节省CPU时间，而且速度快，但是成本较高。根据中断请求信号的传送方式不同，有不同的优先排队电路，常见的有以下几种方案。

独立请求线的优先排队电路

公共请求线的优先排队电路

#### 中断响应

##### **CPU响应中断的条件**

* CPU**接收到**中断请求信号
  首先中断源要发出中断请求，同时C PU还要接收到这个中断请求信号。

* CPU**允许**中断
  CPU允许中断即开中断。CPU内部有一个中断允许触发器，只有当其被置位时，CPU才可能响应中断源的中断请求（中断开放）。如其被复位，CPU处于不可中断状态，即使中断源有中断请求，CPU也不响应（中断关闭）。

* 一条**指令执行完毕**

  一般情况下，CPU在一条指令执行完毕，且没有更紧迫的任务时才能响应中断请求。

##### 中断隐指令

CPU响应中断之后，**经过某些操作**，转去执行中断服务程序。 这些操作是由硬件直接实现的，我们把它称为中断隐指令。

中断隐指令**并不是指令系统中的一条真正的指令**，它没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特
殊指令。

其所完成的操作主要有：

* 保存断点

  将原来程序的断点（即程序计数器PC的内容）保存起来。

* 暂不允许中断

  为了在用软件保护中断现场（即CPU的主要寄存器状态）时，不被新的中断所打断，从而保证被中断的程序在中断服务程序执行完毕之后能接着正确地执行下去。

* 引出中断服务程序

  引出中断服务程序的实质就是取出**中断服务程序的入口地址**送程序计数器。

##### 中断周期

1. 将特定地址“0”送至存储器地址寄存器，记作0→MAR；
2. 将PC的内容（断点）送至MDR，记作(PC)→MDR；
3. 向主存发写命令，启动存储器做写操作，记作Write；
4. 将MDR的内容通过数据总线写入到MAR所指示的主存单元（ 0 号）中，记作MDR→M(MAR)；
5. 向量地址形成部件的输出送至PC，为进入中断服务程序作准备，记作向量地址→PC；
6. 关中断，将中断允许触发器清0，记作0→EINT。

如果断点存入堆栈，只需将上述⑴改为堆栈指针SP→MAR。

##### 进入中断服务程序

识别中断源在于转入为该中断源专门设置的中断服务程序。
向量中断时，中断源向CPU发出中断请求信号之后，CPU经过一定的判优处理，若决定响应这个中断请求，则向中断源发出中断响应信号。中断源接到中断响应信号后就通过自己的向量地址发生器向CPU发送向量地址。

![image-20221218161223158](https://i.ibb.co/68JxVgF/image-20221218161223158.png)

向量地址通常有两种情况：

(1) 向量地址是中断服务程序的入口地址如果向量地址就是中断服务程序的入口地址，则CPU 不需要再经过处理就可以进入相应的中断服务程序。

PC←8×NNN 转中断服务程序入口地址
由此可见，中断服务程序的入口地址
依次是00H、08H、10H、……、 38H。

(2) 向量地址是中断向量表的指针

如果向量地址是中断向量表的指针，则向量地址指向一个中断向量表，从中断向量表的相应单元中再取出中断服务程序的入口地址，此时中断源给出的向量地址是中断服务程序入口地址的地址。

##### 中断现场的保护和恢复

中断现场指的是**发生中断时CPU的主要状态**，其中最重要的是**断点**，另外还有一些**通用寄存器的状态**。

之所以需要保护和恢复现场的原因是因为CPU要先后执行两个完全不同的程序（现行程序和中断服务程序），必须进行两种程序运行状态的转换。一般来说，在中断隐指令中，CPU硬件将自动保存断点，有些计算机还自动保存程序状态寄存器的内容。但是，在许多应用中，要保证中断返回后原来的程序能正确地继续运行，仅保存这一、二个寄存器的内容是不够的。

为此，在中断服务程序开始时，应由软件去保存那些硬件没有保存，而在中断服务程序中又可能用到的寄存器（如某些通用寄存器）的内容，在中断返回之前，这些内容还应该被恢复。

现代计算机一般都先采用硬件方法来自动快速的保护和恢复部分重要的现场，其余寄存器的内容再由软件完成保护和恢复，这种方法的硬件支持是堆栈。

#### **允许和禁止中断**

允许中断还是禁止中断是用CPU中的中断允许触发器控制的，当中断允许触发器被置“1”，则允许中断，当中断允许触发器被置“0”，则禁止中断。
允许中断即开中断，下列情况时应开中断：
⑴ 在中断服务程序执行完毕，恢复中断现场之后；
⑵ 在多重中断的情况下，保护中断现场之后。

禁止中断即关中断，下列情况时应关中断：
⑴ 当响应某一级中断请求，不再允许被其他中断请求打断时；
⑵ 在中断服务程序的保护和恢复现场之前。

#### 中断屏蔽

中断源发出中断请求之后，这个中断请求并**不一定能真正送到CPU**去，在有些情况下，可以用程序方式**有选择地封锁部分中断**，这就是中断屏蔽

如果给每个中断源都相应地配备一个**中断屏蔽触发器MASK**，则每个中断请求信号在送往判优电路之前，还要受到屏蔽触发器的控制。

当MASK=1，表示对应中断源的请求被屏蔽（封锁其中断源的请求），可见中断请求触发器和中断屏蔽触发器是**成对出现**的，只有当
INTRi=1（中断源有中断请求），MASKi=0（该级中断未被屏蔽），才允许对应的中断请求送往CPU。

在中断接口电路中，多个屏蔽触发器组成一个**屏蔽寄存器**，其内容称为**屏蔽字或屏蔽码**，由程序来设置。屏蔽字某一位的状态将成为本中断源能否真正发出中断请求信号的必要条件之一。

这样，就可实现CPU对中断处理的控制，使中断能在系统中合理协调地进行。

中断屏蔽寄存器的作用：

用程序设置的方法将屏蔽寄存器中的某一位置“1”，则对应的中断请求**被封锁**，无法去参加排队判优；若屏蔽寄存器中的某一位置“0”，才允许对应的中断请求送往CPU

##### 中断升级

中断屏蔽字的另一个作用是可以改变中断优先级，**将原级别较低的中断源变成较高的级别**，我们称之为中断升级。这实际上是一种动态改变优先级的方法。
这里所说的改变优先次序是指改变中断的处理次序。中断处理次序和中断响应次序是两个不同的概念，中断**响应次序**是由**硬件**排队电路决定的，无法改变。但是，中断**处理次序**是可以由**屏蔽码**来改变的，故把屏蔽码看成软排队器。中断处理次序可以不同于中断响应次序。

![image-20221218162712395](https://i.ibb.co/SKGVg8X/image-20221218162712395.png)

**横着看**

第1级中断源的优先级别最高，它禁止本级和更低级的中断请求；第4级中断源的优先级别最低，它仅禁止本级的中断请求，而对其他高级的中断请求全部开放。

![image-20221218162903731](https://i.ibb.co/pJdc8Sx/image-20221218162903731.png)

#### 中断全过程

中断全过程是指从中断源发出中断请求开始，CPU响应这个请求，现行程序被中断，转至中断服务程序，直至中断服务程序执行完毕，CPU 再返回原来的程序继续执行的整个过程。
中断全过程分为五个阶段：
**中断请求、中断判优、中断响应、中断处理、中断返回。**

其中中断处理就是**执行中断服务程序**，中断服务程序基本上由三部分组成，

第一部分为**准备部分**，其基本功能是保护现场，对于非向量中断方式则需要确定中断源，最后开放中断，允许更高级的中断请求打断低级的中断服务程序。

第二部分为**处理部分**，即真正执行为某个中断源服务的中断服务程序。

第三部分为**结尾部分**，首先要关中断，以防止在恢复现场过程中被新的中断打断，接着恢复现场，然后开放中断，以便返回原来的程序后可响应其它的中断请求

### DMA方式

### 通道控制方式

