
## 同步逻辑当中的同步时钟概念

系统中的多个频率相同的时钟，如果他们的边沿相对的时间差固定（或者说相位固定），那么就属于同步时钟。它们可以是不同时钟源产生的，但是通过锁相环把它们之间的相位进行固定，因此是同步时钟。

系统中的多个时钟可能是同一时钟源产生的，但是经过分频之后，它们之间的相位随着初始相位和时间变化，这类时钟可以叫他同步时钟，

# 跨同步时钟的控制信号传输

## 同频同相位的两个同步时钟
![a](images.md/%E5%90%8C%E9%A2%91%E5%90%8C%E7%9B%B8%E4%BD%8D%E7%9A%84%E4%B8%A4%E4%B8%AA%E5%90%8C%E6%AD%A5%E6%97%B6%E9%92%9F.png)

不需要同步电路

## 同频不同相位的两个同步时钟
不需要同步电路

## 不同频，但是存在整数倍的关系
一般使用两级的触发器进行同步，

### 慢到快
因为时钟呈倍数关系, 慢时钟和快时钟使用 always @（快时钟触发） 就可以了，参考代码

生成的快时钟信号的长度与其在慢时钟的原本信号长度相同，如
[``SyncClk_SlowToFast.v``](SyncClk_SlowToFast.v)一般称其为同步器。


如果希望快始终信号仅仅持续一个快时钟周期表，可以结合上升沿检测电路，获得持续一个快时钟周期的信号。如
[``SyncClk_SlowToFast_clap.v``](SyncClk_SlowToFast_clap.v)

### 快到慢
比较短的信号，例如持续单个快时钟周期的信号，不能直接被慢时钟采集。需要把快时钟域的控制信号根据进行延长合适的时间（根据时钟之间的倍数关系进行确定，控制信号的长度要≥捕获时钟的周期，一般取1.5倍），避免慢时钟域丢失信号。
