TSV), dramatically reducing global interconnect lengths and 
increasing the number of transistors that are within one clock cycle 
of each other. Other advantages for 3D integration include the 
following: power efficiency, significant produce miniaturization, 
cost reduction, and modular design for improved time to market. 
Consequently, we need to have corresponding EDA tools to help 
such designs effectively. 
In this project, we have proposed five research topics to resolve 
some core issues in 3D integration design automation to assist 
current incomplete EDA researches and tools, including: 
1) Stochastic electro-thermal simulation and power optimization for 
3D ICs 
2) Physical design in 3D IC integration 
3) Architecture exploration and robust synthesis framework for 3D 
regular logic structure 
4) 3D-SIC and 3D-SIP design planning 
5) Computational-intelligence-based test pattern generation for 
verification and test of 3D integration 
This proposed project has provided a set of methodology on 
thermal, physical design, architecture, package design, and 
verification/testing for 3D integrated circuit. This project has 
generated 10 journal papers and 41 international conference papers. 
We have also filed/acquired 5 patents (2 ROC patens an 3 US 
patents). 
 
 
 2 
中文摘要 
在過去數十年間，半導體技術尺度快速縮小，使積體電路設計發展得非常成功，這也使數以百萬
計的電晶體可被整合到單一晶片中。然而在製程微縮所得到的好處愈來愈少，市場並預估摩爾定律到
16nm 時將為其極限。進一步來說，如果系統架構仍維持平面放置，在 90nm 技術結點(Technology node)
平均可得到 50%-60%系統效能的改進，在 45nm 以下只能得到不到 20%的改善。因此，使電容降低、
維持信號完整性、及維持高頻運作晶片的最好方式，是找到兩點間的更短的連接距離，即向上發展或
立體堆疊晶片整合。3D 晶片技術是將數個晶片用矽穿孔(TSV)的方式作晶片間的連接，大大降低全域
連接(global interconnect)之線長。其它好處包括了低功率、產品極小化、製造成本降低與加快上市時
間。然而我們必須研發或提昇 EDA 輔助工具品質提升來克服這個新概念的設計問題。 
 
在這個計畫裡，我們有五個研究主題來幫助目前尚未完整的 3D 整合電子設計自動化研究與設計
流程/工具，包括： 
 
(1) 三維度積體電路的隨機電熱模擬及其對功率最佳化的應用 
(2) 三維電路整合之實體設計系統 
(3) 針對三維規則型邏輯結構之架構探索及穩健合成系統開發 
(4) 立體堆疊晶片與系統級構裝之設計最佳化研究 
(5) 應用在驗證與測試 3D IC 整合過程中以計算智慧為基礎的測試向量產生方法 
 
這個計畫提案提供在 3DIC 上之電熱模擬、實體設計、架構探索、系統構裝，與測試驗證之演算法。
本計畫已累計發表 10 篇國際期刊論文及 41 篇國際研討會論文，並申請/獲得二國內專利與三件美國
專利。 
 
關鍵詞: 3D 整合、電子設計自動化、超越摩爾定律、矽穿孔 
 
 4 
1. 前言 
由於半導體製造製程不斷演進，現今的電路設計面臨重大考驗，其中一個關鍵是被電子業奉為金
科玉律的摩爾定律。但想維持摩爾定律所言的每18個月在相同單位面積內增加1倍的電晶體數，以現
有的製程微縮(Technology Scaling)作法將愈來愈困難，在90nm 技術結點(Technology node)平均可
得到50%-60%系統效能的改進，在45nm 以下只能得到不到20%的改善。市場並預估到16nm 時將為其極
限。與摩爾定律相違背的另一發展方向於焉產生，即為向垂直或向上方向發展的立體堆疊晶片整合設
計(3D Integration)。它必須讓不同功能性質，甚至不同基板的晶片，各自應用最合適的製程分別製
作後，再利用矽穿孔（Through-Silicon Via，TSV）技術進行立體堆疊整合。理論上，這種做法可縮
短金屬導線長度及連線電阻，並減少晶片面積，具有體積小、整合度高、效率高、耗電量及成本更低
的特點，能符合數位電子輕薄短小發展趨勢要求。也因為這些特點，目前包括多核心處理器、記憶體
等應用上，都被視為可從3D 晶片技術中，獲得更高價值的應用。 
3D 整合技術事實上包含了非常多種技術，可粗略分成下列四種：3D system-in-Package 
(3D-SIP, 3D 系 統 級 封 裝 ) 、 3D Wafer-Level-Packaging (3D-WLP, 3D 晶 圓 級 封 裝 ) 、 3D 
Stacked-IC(3D-SIC)和3D-IC，Figure 1.為這些技術的示意圖，Figure 2. 則顯示了其中幾種3D 垂
直連結技術。基本上要將晶片結構由平面轉為立體，這中間存在許多挑戰，例如在晶圓廠的矽製程上，
便會出現晶圓IC 線路與實體設計、晶圓孔隙的穿透及填滿(via-first or via-last)、晶圓薄化
(thinned silicon)拋光、晶粒／晶圓的連結等技術問題。其它重要問題如製程變異(process 
variation)、3D 散熱與功率最佳化、異質整合、構裝與晶片連動設計(codesign)及3D 晶片測試與驗
證，在在顯示此整合技術亟需大量人力與深入研究，才能突破半導體微縮的瓶頸，將此立體堆疊整合
技術的優點完全實現。 
 
 6 
 
Figure 2. 垂直連結技術 (A)線連接，(B)前對後微觸點連接，(C)前對後微觸點連接，(D) 電容藕合
無觸點連接，(E) 電感藕合無觸點連接，(F) 體效應技術直通矽穿孔和(G) 絕緣層上覆矽技術直通
矽穿孔 
 8 
2. 各子計畫成果報告 
本總計畫包括下列五個子計畫： 
總計畫: 針對 3D 整合之電子設計自動化技術開發 
 計畫主持人：陳宏明副教授、周景揚教授 
 計畫編號：NSC 99-2220-E-009-034 
子計畫一： 三維度積體電路的隨機電熱模擬及其對功率最佳化的應用 
計畫主持人：李育民副教授 
 計畫編號：NSC 99-2220-E-009-035 
子計畫二： 三維電路整合之實體設計系統 
 計畫主持人：李毅郎副教授、江蕙如副教授 
 計畫編號：NSC 99-2220-E-009-036 
子計畫三： 針對三維規則型邏輯結構之架構探索及穩健合成系統開發 
 計畫主持人：黃俊達副教授 
 計畫編號：NSC 99-2220-E-009-037 
子計畫四： 立體堆疊晶片與系統級構裝之設計最佳化研究 
 計畫主持人：陳宏明副教授、劉建男副教授 
 計畫編號：NSC 99-2220-E-009-038 
子計畫五： 應用在驗證與測試 3D IC 整合過程中以計算智慧為基礎的測試向量產
生方法 
 計畫主持人：溫宏斌助理教授 
 計畫編號：NSC 99-2220-E-009-039 
 
 
 
本章節對各子計畫的報告成果作摘要式描述，詳細敘述請參考各子計畫完整報告。 
 
 
 
 
 10 
 
2. 三維度積體電路隨機電熱模擬技術 
 基於我們所發展的高效率之熱良率分析技術，在此子計畫中，我們亦發展了一個適用於三維度積
體電路考慮製程變異的電熱回授分析技術。如 Figure 6 所示，當設計電路的資訊給定之後，我們
首先利用 KLE (Karhunen-Loeve expansion)將具有空間相關性的元件製程參數以一組無相關性的
隨機變數來表示之。之後，我們計算晶片上漏電功率分布相對於赫米特多項式(Hermite polynomial)
所投影之分布。當以上之漏電功率分布被計算之後，我們對於每個投影之漏電功率分布所產生的
溫度分佈效應以命定的熱分析器(deterministic thermal simulator)計算之。之後，晶片上溫度變異
數之分佈可以被近似之。由於漏電功率與溫度具有相依性，因此以上分析流程將會重複的執行直
到晶片上溫度變異數分佈收斂為止。此隨機電熱模擬技術，可提供三維度晶片上溫度分佈的期望
值分佈圖及變異數分布圖予任何熱導向之三維度積體電路設計流程。 
 
 
    ▲Figure 6、三維度積體電路隨機電熱模擬技術流程圖 
 12 
 
▲ Figure 8. 三維積體電路繞線結果 
 
 
 14 
2. Architectural exploration of 3D regular structures 
The emerging 3D technology, which stacks multiple dies within a single chip and utilizes through-silicon 
vias (TSVs) as vertical connections, is considered a promising solution for achieving better performance and 
easy integration. Similarly, a generic 2D FPGA architecture can evolve into a 3D one by extending its signal 
switching scheme from 2D to 3D by means of TSVs. However, replacing all 2D switch boxes (SBs) by 3D 
ones with full vertical connectivity is found both area-consuming and resource-squandering. Therefore, it is 
possible to greatly reduce the footprint with only minor delay increase by properly tailoring the structure and 
deployment strategy of 3D SB. We perform a comprehensive architectural exploration of 3D FPGAs. 
Various architectural alternatives are proposed and then evaluated thoroughly to pick out the most 
appropriate ones with a better area/delay balance. In the baseline BSL, as shown in Fig. 10(a), all SBs are 
fully connected 3D-SBs. An IS architecture adopts the same type of partially connected 3D-SBs for all SBs 
instead, as in Fig. 10(b). In an ES architecture as shown in Fig. 10(c), fully connected 3D-SBs are partially 
distributed in a regular fashion. 
(a)
(b) (c)
fully connected
3D-SB
partially connected
3D-SB
2D-SB
  
(a)
(b) (c)
fully connected
3D-SB
partially connected
3D-SB
2D-SB
 
Figure 10. Different proposed 3D regular structures. 
Fig. 11 reports the area and delay of different IS architectures, in which all values are normalized to that 
of the BSL. It shows that both the sizes of an SB and a tile basically decrease linearly as the number of TSVs 
in a 3D-SB decrease. However, though reducing the number of TSVs in an 3D-SB can save area, it is very 
likely to harm delay at the same time. To realize what the exact impact on delay is, the benchmark circuits 
are mapped onto different IS architectures and the BSL through the reference synthesis framework. 
89.99%
79.98%
69.98%
59.97%
49.96%
39.95%
90.89%
81.78%
72.67%
63.57%
54.46%
45.35%
0%
10%
20%
30%
40%
50%
60%
70%
80%
90%
100%
IS28 IS24 IS20 IS16 IS12 IS8
N
o
rm
a
liz
e
d
 a
re
a
SB Tile
 
100%
103%
106%
109%
112%
115%
118%
2 3 4 5 6 7 8A
vg
. n
o
rm
al
iz
e
d
 d
e
la
y
# Layers
IS8
IS12
IS16
IS20
 
Figure 11. Area and delay trade-off among different architectures. 
Moreover, the hybrid methods, including sparse architecture (SP) and sunny egg (SE), are also 
proposed to further minimize the area of 3D FPGAs by using the techniques of IS and ES at the same time. 
Those architectures are explored thoroughly and evaluated objectively. After comparing all these 
architectures, two generic 3D FPGA architectures are suggested, which save the most area with acceptable 
delay penalty. 
 16 
題轉換成 channel route problem，使用Left-Edge演算法在兩層metal layer上繞線來解決這個問題(Figure 
13, 14)。此方法可充分利用僅有的繞線資源，在連線相當擁擠的狀況下完成 Bump 到 IO 的接線，並
符合 design constraint 的要求。 
 
▲Figure 13、RDL 繞線規劃步驟圖 
 
▲Figure 14、自動化 RDL 繞線結果 
 18 
2. Enhancing Energy-Efficient Task Scheduling on 3D Multi-Core Processors by Dynamic Remapping 
三維積體電路比傳統的二維積體電路有著許多顯著的優勢，但三維積體電路比二維積體電路面臨
了更嚴重的熱問題，因此我們提出了 task scheduling 的演算法並配合 DVFS(動態電壓頻率規劃)的技
術，調整每個 task 執行的電壓頻率，進而平衡三維積體電路中每一層的溫度分佈。 
 
 
 
 
 
 
▲Figure 17. 演算流程 
 
 
 
 
 
 
 
▲Figure 18. 演算法主要步驟 
 
 
 
   
 20 
2. Yen-Hung Lin, Shu-Hsin Chang, Yih-Lang Li, “Critical-Trunk-based Obstacle-Avoiding 
Rectilinear Steiner Tree Routings and Buffer Insertion for Delay and Slack Optimization,” IEEE 
Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol. 30, No. 
9, pp. 1335 – 1348, Sep. 2011. 
3. Yih-Lang Li, Yu-Ning Chang, and Wen-Nai Cheng, “A Gridless Routing System with Non-Slicing 
Floorplanning-Based Crosstalk Reduction on Gridless Track Assignment”, ACM Trans. on Design 
Automation of Electronic Systems, Vol 16, No. 2, Article 19 (1-25), March 2011. 
 
II. 會議論文 
1. Jiang, I.H.-R, “Generic integer linear programming formulation for 3D IC partitioning”, 22nd 
IEEE International SOC Conference (SOCC-2009), Belfast, UK, Sep. 2009. 
2. Wan-Yu Lee and Iris Hui-Ru Jiang, “Variability tolerance on throughput and power for 3D 
chip-multiprocessor”, 18th International Workshop on Logic & Synthesis (IWLS-2009), Berkeley, 
CA, Jul. 2009. 
3. Wen-Hao Liu, Yih-Lang Li and Kai-Yuan Chao, “High-Quality Global Routing for Multiple 
Dynamic Supply Voltage Designs,” to appear in International Conference on Computer-Aided 
Design (ICCAD 2011), San Jose, California, 2011. 
4. Yen-Hung Lin, Yong-Chan Ban, David Z. Pan and Yih-Lang Li, “DOPPLER: DPL-aware and 
OPC-friendly Gridless Detailed Routing with Mask Density Balancing,” to appear in International 
Conference on Computer-Aided Design (ICCAD 2011), San Jose, California, 2011. 
5. Wen-Hao Liu and Yih-Lang Li, " Negotiation-Based Layer Assignment for Via Count and Via 
Overflow Minimization," in The 16th Asia and South Pacific Design Automation Conference 
(ASP-DAC 2011), Jan. 2011. 
6. Ke-Ren Dai, Yi-Chun Lin, Yih-Lang Li, “A Novel Zone-Based ILP Track Routing,” in The 15th 
Workshop on Synthesis And System Integration of Mixed Information technologies  
(SASIMI2010), Taipei, Oct 2010. 
7. Guan-Hung Chen, Ke-Ren Dai, Yih-Lang Li, “Minimizing Wirelength and Overflow of 3D-IC 
Global Routing by Signal-TSV Planning,” in The 15th Workshop on Synthesis And System 
Integration of Mixed Information technologies (SASIMI2010), Taipei, Oct 2010. 
8. Yu-Wei Lee, Yen-Hung Lin, Yih-Lang Li, “Efficient Random-Defect Aware Layer Assignment and 
Gridless Track Routing,” in The 15th Workshop on Synthesis And System Integration of Mixed 
Information technologies (SASIMI2010), Taipei, Oct 2010. 
9. Yen-Hung Lin and Yih-Lang Li, “Double Patterning Lithography Aware Gridless Detailed Routing 
with Innovative Conflict Graph”, in Proceedings of ACM/IEEE Design Automation Conference 
(DAC-2010), Anaheim, CA, June 2010. 
10. Wen-Hao Liu, Wei-Chun Kao, Yih-Lang Li, and Kai-Yuan Chao, “Multi-Threaded 
Collision-Aware Global Routing with Bounded-Length Maze Routing”, in Proceedings of 
ACM/IEEE Design Automation Conference (DAC-2010), Anaheim, CA, June 2010. 
11. Chih-Ta Lin, Yen-Hung Lin, Guan-Chan Su, Yih-Lang Li, “Dead Via Minimization by 
Simultaneous Routing and Redundant Via Insertion”, in The 15th Asia and South Pacific Design 
Automation Conference (ASP-DAC 2010), Taipei, Jan. 2010. 
 22 
1. C.-Y. Lin, H.-C. Lin and H.-M. Chen, “On Reducing Test Power and Test Volume by Selective 
Pattern Compression Schemes,” IEEE Transactions on Very Large Scale Integration 
Systems(TVLSI) 2010. 
2. R.-J. Lee and H.-M. Chen, "Fast Flip-Chip Pin-Out Designation Respin for Package-Board 
Codesign," IEEE Transactions on Very Large Scale Integration Systems, v.17, no.8, pp.1087-1098, 
August 2009 (TVLSI-Aug-09) 
3. M.-C. Wu, M.-C. Lu, H.-M. Chen, and J.-Y. Jou, "Performance-Constrained Voltage Assignment in 
Multiple Supply Voltage SoC Floorplanning," , ACM Transactions on Design Automation of 
Electronic Systems (TODAES) 2009 
4. C.-Y. Lin, L.-C. Hsu, and H.-M. Chen, "On Reducing Test Power, Volume and Routing Cost by 
Chain Reordering and Test Compression Techniques," in IEICE Transactions, 2010 
 
II. 會議論文 
1. C.-C. Hsiao and H.-M. Chen, "On Distinguishing Process Corners for Yield Enhancement in 
Memory Compiler Generated SRAM," Proc. of IEEE International Workshop on Memory 
Technology, Design, and Test (MTDT-09), August 2009 
2. F.-Y. Fan, H.-M. Chen, and I-M. Liu, "Technology Mapping with Crosstalk Noise Avoidance," 
ACM/IEEE ASP-DAC-10, January 2010. 
3. C.-Y. Lin and H.-M. Chen, "A Novel Two-Dimensional Scan-Control Scheme for Test-Cost 
Reduction," Proceedings of the 20th VLSI Design/CAD Symposium, Hualien, Taiwan, August 
2009. 
4. R.-J. Lee and H.-M. Chen, "Row-Based Area-Array I/O Design Planning in Concurrent 
Chip-Package Design Flow," Proc. of IEEE Asia and South Pacific Design Automation Conference, 
January 2011 (ASP-DAC-11) 
5. T.-Y. Tsai, R.-J. Lee, C.-Y. Chin, C.-Y. Kuan, H.-M. Chen, and Y. Kajitani, "On Routing Fixed 
Escaped Boundary Pins for High Speed Boards," Proc. of IEEE Design, Automation and Test in 
Europe, March 2011 (DATE-11) 
6. C.-Y. Lin, H.-M. Chen, and W.-C. Fang, "A Low Noise and Robust 3D System-in-Package Test 
Scheme for Optical Biosensor," IEEE/NIH Life Science Systems and Applications Workshop, April 
2011 (LiSSA-11) 
7. Y.-R. Chen, H.-M. Chen, and S.-Y. Liu, "TSV-Based 3D-IC Placement for Timing Optimization," 
Proc. of IEEE International System on Chip Conference, September 2011 (SOCC-11) 
8. H.-W. Hsu, R.-J. Lee, and H.-M. Chen, “On Effective Flip-Chip Routing via Pseudo Single 
Redistribution Layer,” submit to Proc. of IEEE Design, Automation and Test in Europe, March 
2012 (DATE-12) 
 
子計畫五: 
I. 期刊論文 
1. Huan-Kai (Pumbaa) Peng, Yu-Hsin (Phoebe) Kuo, and Charles H.-P. Wen, "Statistical Soft 
 24 
4. 專利 
年度 所屬計畫名稱 專利名稱 發明人 申請案號 專利申請國別 
99 
子計畫三: 針對三維規則型邏
輯結構之架構探索及穩健合成
系統開發 
Fine-grained bandwidth 
control arbiter and the 
method thereof 
黃俊達、林步青、李
耿維、周景揚 
US 7577780 美國 
100 
子計畫三: 針對三維規則型邏
輯結構之架構探索及穩健合成
系統開發 
精細頻寬調控的仲裁器及其
仲裁方法 
黃俊達、林步青、李
耿維、周景揚 
I332615 中華民國 
100 
子計畫三: 針對三維規則型邏
輯結構之架構探索及穩健合成
系統開發 
Dynamical 
sequentially-controlled 
low-power multiplexer 
device 
陳嘉怡 
黃俊達 
US 7881241 B2 美國 
100 
子計畫三: 針對三維規則型邏
輯結構之架構探索及穩健合成
系統開發 
低功率動態序向控制多工器 
陳嘉怡 
黃俊達 
I342670 中華民國 
100 
子計畫四: 立體堆疊晶片與系
統級構裝之設計最佳化研究 
Orientation Optimization 
Method of 2-Pin Logic Cell 
施盈安、陳宏明 US 7913219 美國 
 
 
 
 
 
 
 
 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳宏明 計畫編號：99-2220-E-009-034- 
計畫名稱：針對 3D 整合之電子設計自動化技術開發--總計畫(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 2 2 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 4 4 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 10 10 100%  
研究報告/技術報告 0 0 100%  
研討會論文 41 41 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 2 2 100%  專利 已獲得件數 1 1 0% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
在過去數十年間，半導體技術尺度快速縮小，使積體電路設計發展得非常成功，這也使數
以百萬計的電晶體可被整合到單一晶片中。然而在製程微縮所得到的好處愈來愈少，市場
並預估摩爾定律到 16nm 時將為其極限。進一步來說，如果系統架構仍維持平面放置，在
90nm 技術結點(Technology node)平均可得到 50%-60%系統效能的改進，在 45nm 以下只能
得到不到 20%的改善。因此，使電容降低、維持信號完整性、及維持高頻運作晶片的最好
方式，是找到兩點間的更短的連接距離，即向上發展或立體堆疊晶片整合。3D 晶片技術是
將數個晶片用矽穿孔(TSV)的方式作晶片間的連接，大大降低全域連接(global 
interconnect)之線長。其它好處包括了低功率、產品極小化、製造成本降低與加快上市
時間。然而我們必須研發或提昇 EDA 輔助工具品質提升來克服這個新概念的設計問題。 
 
在這個計畫裡，我們有五個研究主題來幫助目前尚未完整的 3D 整合電子設計自動化研究
與設計流程/工具，包括： 
 
(1) 三維度積體電路的隨機電熱模擬及其對功率最佳化的應用 
(2) 三維電路整合之實體設計系統 
(3) 針對三維規則型邏輯結構之架構探索及穩健合成系統開發 
(4) 立體堆疊晶片與系統級構裝之設計最佳化研究 
(5) 應用在驗證與測試 3D IC 整合過程中以計算智慧為基礎的測試向量產生方法 
