逻辑综合过程：是将行为描 述的电路、RTL 级的电路转换到门级的过程

Design Compiler：将 HDL 语言描述的电路转换到基于工艺库的门级网表工具

逻辑综合的目的：决定电路门级结构、寻求时序和与面积的平衡、寻求功耗与时序的平衡、增强电路的测试性。

逻辑综合三个阶段：转译+优化+映射

转译：将VHDL代码转换为数据库（与工艺库独立无关）
优化：DC根据施加的约束对代码进行优化
映射：形成该工艺库对应的门级网表