-- VHDL test case input
-- Real literals
0.0
