 
目錄 
 
計畫中文摘要………………………………………………………………II 
計畫英文摘要………………………………………………………………IV 
 
報告內容 
一、前言……………………………………………………………….1 
二、研究目的…………………………………………………………2 
三、文獻探討…………………………………………………………3 
四、研究方法………………………………………………………….5 
五、結果及討論………………………………………………………9 
六、結論與未來展望………………………………………………...13 
七、參考文獻………………………………………………………...13 
 
 
 
 
 
 
 
 
 
 
 
 
I 
  
 
個很重要的課題。在本研究中，我們將藉由實現一個壓控振盪器來驗證自行發展的 1/f 雜 
訊模型的準確性。在壓控振盪器中，相位雜訊將會藉由模型來做最佳化並和量測結果做比
較。 
整體而言，在這兩年的計畫中將針對先進 CMOS 元件的 flicker 雜訊特性做研究。首
先是建立一套高可靠度的量測系統。並在各種的測試條件下量測不同尺寸和結構之元件，
建立物理及等效電路模型之 1/f 雜訊模型。最後是使用一個射頻壓控振盪電路來驗證自行
發展之雜訊模型的準確性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
III 
 
  
 
can be derived based on the device physical structure and fundamental equations. By combining 
with the measured data, the noise mechanisms such as carrier number and/or the mobility 
fluctuations can be identified. For the equivalent circuit model, the equations for compact 1/f 
noise model can be derived by linking the physical structures and noise sources properly. An 
accurate and systematic parameter extraction procedure for CMOS 1/f noise will also be 
established and verified in this project. 
From the circuit point of view, especially for RFICs, VCOs and mixers are the blocks that 
1/f noise has the most profound effects on the circuit performance. It is therefore important to 
optimize the design to reduce the degradation due to device intrinsic 1/f noise. In this study, a 
VCO will be realized as a benchmark circuit to verify the accuracy of the developed 1/f noise 
model. The phase noise of the VCO will be optimized based on the model and compared to the 
measurement results. 
Overall, in this two-year project, the flicker noise characteristics in advanced CMOS devices 
will be investigated. A reliable measurement system will be realized. Devices with different 
geometries and structures under various testing conditions will be measured and modeled. Finally, 
the accuracy of the developed model will be verified using a VCO as the benchmark circuit. 
 
 
 
 
 
 
 
 
 
V 
 二、研究目的 
 
CMOS 電晶體通道長度的縮減帶來了許多優點，其中最令設計者感到頭痛的便是 1/f
雜訊在壓控震盪器（VCO）所造成的相位雜訊，如圖一（b）和混頻器（Mixer）升降頻過
程中的訊號干擾。震盪器不論在數位電路或是在前端發射電路中都是相當關鍵的一環，在
一些高速數位電路或 WLAN 系統中常使用 LC Oscillator 來產生穩定的震盪訊號。如圖一所
示，底下電流源的低頻雜訊將直接經由上面之 cross-couple-pair 元件的不斷開關直接升頻載
到 VCO Carrier 頻段附近，使得震盪頻率在頻譜上展開[5]-[6]。基本上頻譜展開對於通訊系
統頻段切割而言乃是相當不利，因為多餘延伸的頻段將可能造成頻段與頻段之間干擾的情
形。過去文獻中不少 VCO 設計採用沒有電流源的架構來降低相位雜訊，但這種架構的 VCO
在實際應用上很容易受到製程上的變動，而造成 VCO 兩邊不匹配造成誤差，並對外來電壓
源所產生擾動較為敏感。除此之外，混頻器電路在收發機扮演著升/降頻的角色，升/降頻時
開關元件（switching devices）和底下輸入端元件均會貢獻雜訊在輸出端，特別是在直接降
頻的混頻器中，中頻輸出端（IF）的低頻訊號很容易和 1/f 雜訊混合在一起，但不幸的是低
頻雜訊並無法被後段的濾波器（channel selection filter）濾除，會一起被送到下一級的可調
增益放大器（variable gain amplifier）放大。所以如果電路的頻寬不夠時，雜訊的影響將會
變的相當嚴重[7]-[9]。 
 
 
 
 
 
 
 
2 
  
 
(a) 
 
MN1
MN2
Vbias
Vc
idS
idS
MP1
Vdd
Vout-Vout+
Vcon
Inductor
idS
 
 (b) 
圖一、(a)雜訊與通道長度關係圖[10]。(b)低頻雜訊電流源在 VCO 電流源示意圖 
4 
 過去幾年當中 STI 應力對元件電性的探討已經有許多文件討論[12]。對於一般用途而言
當製程越先進，應力越大便很容易對氧化層進行壓迫導致缺陷形成。完美的 Si 和 SiO2 晶格
夾角大約在 1200 左右，但如果受外力壓迫使這個夾角超過 1500 時鍵解就會變的相當脆弱。
因此在 STI 邊緣或主動區邊邊角角等高應力分佈區域，便有相當多斷鍵產生在這些局部區
域。而斷鍵對元件來說短期內會使載子遷移率降低、電流下降和漏電發生，長遠來說對延
伸出元件穩定度的問題。然而應力對元件來說並不全然只有缺點，近年來也陸續出現許多
運用不同應力壓縮以及延伸來增加元件載子遷移率等相關文獻。[13][14] 
 
        
(a) 
 
 
(b) 
6 
  
 
 
 
 
圖四、元件光罩及剖面圖 
 
 
 
 
 
8 
(B) 1/f 雜訊分析 
圖六為本次計畫 RF NMOSFET 元件照片圖，圖七、圖八和圖九分別表示
W/L=1μm/0.13μm Nfinger=40、W/L=5μm/0.13μm Nfinger=8 和 W/L=10μm/0.13μm Nfinger=4 等三
種不同元件雜訊量測數據。為了更精確分析數據，每一種元件均量測五個不同的晶片，以
統計的方式來分析之。 
元件在 W/L=1μm/0.13μm（Nfinger=40）和 W/L=5μm/0.13μm（Nfinger=8）時，儘管在相
同的偏壓條件下，元件與元件之間 1/f 雜訊差異將大於一個數量及以上。但明顯的在
W/L=10μm/0.13μm（Nfinger=4）的元件雜訊差異卻相當小。元件間雜訊的變異，基本上和圖
五 DC 電流變化有著某種程度的關連，從數據中不難發現元件 finger 長度降低，主動區受
到不均勻應力分佈壓迫，使的 Si-O-Si 鍵解在某些應力較強的部份形成 trap，但製作過程中
應力如何分佈，依目前技術並沒辦法相當有效控制其分佈，導致雜訊變動幅度相當大。對
W/L=10μm/0.13μm（Nfinger=4）的元件由於側向應力距離較遠（寬度較寬），相對影響並不
如 W/L=1μm/0.13μm（Nfinger=40）和 W/L=5μm/0.13μm（Nfinger=8）等元件那樣明顯。 
此外 W/L=1μm/0.13μm（Nfinger=40）和 W/L=5μm/0.13μm（Nfinger=8）的元件在頻率
100~1000 Hz 左右也有較為明顯的 G-R noise 產生。耐人尋味的是 W/L=10μm/0.13μm
（Nfinger=4）的元件在相同偏壓時卻並沒有明顯的 G-R noise 產生。這些 G-R noise 的成因究
竟為何，可能原因和 STI 與通道接觸面多寡有直接相關。利用下列公式可以粗估 trap 在能
帶上的有效能量位置： 
                             ⎟⎠
⎞⎜⎝
⎛−==− kT
eEf nRG exp
1
0υτ                          （1） 
估算結果有效相關能量位置大約在接近能帶中間位置。這些 deep-level 的 trap 有部分成因
可能來自於 STI 和通道接面的缺陷所致。所以一旦電晶體並聯數目降低時，STI 和通道接
面相對也就縮小產生 G-R noise 的機會也就大大降低[18]，上述研究結果本實驗室已經發表
在 36th European, Solid-State Device Research Conference 2006。 
 
 
 
 
10 
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
 
 
S I
D
 / 
I2  
(H
z-
1 )
Frequency (Hz)
RF NMOS W/L=5/0.13 Nf=8
VGS= 0.6 V
 Device A
 Device B
 Device C
 Device D
 Device E
(c) (d)
(a) (b)
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
 
 
S I
D
 / 
I2  
(H
z-
1 )
Frequency (Hz)
RF NMOS W/L=5/0.13 Nf=8
VGS= 0.5 V
 Device A
 Device B
 Device C
 Device D
 Device E
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
 
 
S I
D
 / 
I2  
(H
z-
1 )
Frequency (Hz)
RF NMOS W/L=5/0.13 Nf=8
VGS= 0.7 V
 Device A
 Device B
 Device C
 Device D
 Device E
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
 
 
S I
D
 / 
I2  
(H
z-
1 )
Frequency (Hz)
RF NMOS W/L=5/0.13 Nf=8
VGS= 0.8 V
 Device A
 Device B
 Device C
 Device D
 Device E
 
圖八、W/L=5μm/0.13 μm,Nfinger=8 NMOS 1/f 雜訊在不同偏壓電流下的雜訊，VGS偏壓分別
為(a)VGS=0.5 V、(b) VGS=0.6 V、(c) VGS=0.7 V、(d) VGS=0.8 V 
(c) (d)
(a) (b)
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
1 / f  Curve
 
 
S I
D /
 I2
 (H
z-1
)
Frequency (Hz)
RF NMOS W/L=10/0.13 Nf=4
VGS= 0.5 V
 Device A
 Device B
 Device C
 Device D
 Device E
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
1 / f  Curve
 
 
S I
D /
 I2
 (H
z-1
)
Frequency (Hz)
RF NMOS W/L=10/0.13 Nf=4
VGS= 0.6 V
 Device A
 Device B
 Device C
 Device D
 Device E
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
1 / f  Curve
 
 
S I
D /
 I2
 (H
z-1
)
Frequency (Hz)
RF NMOS W/L=10/0.13 Nf=4
VGS= 0.7 V
 Device A
 Device B
 Device C
 Device D
 Device E
10 100 1000 10000 1000001x10
-14
1x10-13
1x10-12
1x10-11
1x10-10
1x10-9
1x10-8
1 / f  Curve
 
 
S I
D /
 I2
 (H
z-1
)
Frequency (Hz)
RF NMOS W/L=10/0.13 Nf=4
VGS= 0.8 V
 Device A
 Device B
 Device C
 Device D
 Device E
 
圖九、W/L=10μm/0.13 μm,Nfinger=4 NMOS 1/f 雜訊在不同偏壓電流下的雜訊，VGS偏壓分
別為(a)VGS=0.5 V、(b) VGS=0.6 V、(c) VGS=0.7 V、(d) VGS=0.8 V 
12 
