<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üõ∂ ü§üüèª üë©‚Äçüé® UDB. Qu'est-ce que c'est? Partie 5. Chemin de donn√©es. Petites choses utiles üöè üë©üèª‚Äçüè´ üóÑÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Nous continuons √† consid√©rer UDB bas√© sur la documentation propri√©taire de Cypress, √† savoir des anecdotes utiles li√©es √† Datapath. 

 Le contenu g√©n√©...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>UDB. Qu'est-ce que c'est? Partie 5. Chemin de donn√©es. Petites choses utiles</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/438818/"><img src="https://habrastorage.org/webt/lq/y7/bs/lqy7bsxoniqleiuwlg1fvtdx5fm.jpeg"><br><br>  Nous continuons √† consid√©rer UDB bas√© sur la documentation propri√©taire de Cypress, √† savoir des anecdotes utiles li√©es √† Datapath. <br><a name="habracut"></a><br>  Le contenu g√©n√©ral du cycle ¬´UDB.  Qu'est-ce que c'est? " <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 1. Introduction.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Pld.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 2. Chemin de donn√©es.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 3. Datapath FIFO.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 4. Datapath ALU.</a> <br>  Partie 5. Chemin de donn√©es.  Petites choses utiles.  (Article actuel) <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 6. Module de gestion et d'√©tat.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 7. Module de commande de temporisation et de r√©initialisation</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Partie 8. Adressage UDB</a> <br><br><h2>  21.3.2.6 Prise en charge CRC / PRS </h2><br>  Datapath prend en charge la g√©n√©ration du contr√¥le de redondance cyclique (CRC) et des s√©quences pseudo-al√©atoires (Pseudo Random Sequence, PRS).  Les signaux cha√Æn√©s sont trac√©s entre les blocs Datapath pour prendre en charge CRC / PRS de plus de 8 bits. <br><br>  Le num√©ro du bit le plus significatif (bit le plus significatif anglais, MSB) du bloc CRC / PRS le plus √©lev√© est s√©lectionn√© et trac√© (et li√© dans une cha√Æne avec d'autres blocs) aux blocs inf√©rieurs.  Apr√®s cela, l'op√©ration XOR avec des donn√©es d'entr√©e (donn√©es SI) est appliqu√©e au MSB, fournissant un signal de r√©troaction (r√©troaction, FB).  Apr√®s cela, le signal de r√©troaction est trac√© (et connect√© en cha√Æne avec d'autres blocs) aux blocs inf√©rieurs.  Cette valeur de r√©troaction est utilis√©e sur tous les blocs pour effectuer l'op√©ration <b>XOR</b> du polyn√¥me (√† partir du registre Data0 ou Data1) avec la valeur actuelle de la batterie. <br><br>  La figure 21-18 montre la configuration structurelle de l'op√©ration CRC.  La configuration PRS est identique, mais l'entr√©e de d√©calage (SI) est tir√©e √† 0. En mode PRS, D0 ou D1 contient la valeur polynomiale et A0 ou A1 contient la valeur initiale (valeur de d√©part) et la valeur CRC obtenues apr√®s le calcul. <br><br>  <b><i>Note du traducteur.</i></b> <br>  <i>Apparemment, il y a une faute de frappe dans la documentation propri√©taire de cette phrase, car un nombre al√©atoire doit √™tre obtenu en mode PRS.</i>  <i>Et les informations sur le CRC se trouvent juste en dessous.</i> <br><br><img src="https://habrastorage.org/webt/oo/gm/-a/oogm-ahqkq2c9qmojhenvgp39lu.png"><br><br>  <i>Figure 21-18.</i>  <i>Structure fonctionnelle du CRC.</i> <br><br>  Pour activer la prise en charge de CRC, vous devez d√©finir le bit <b>CFB_EN</b> dans la RAM de configuration dynamique sur 1. Ceci active l'op√©ration <b>ET</b> par rapport √† l'entr√©e SRCB ALU et au signal de r√©troaction CRC.  Si ce bit est mis √† z√©ro, le signal de r√©troaction sera attribu√© √† un, ce qui permet d'effectuer des op√©rations arithm√©tiques normales.  Le contr√¥le dynamique de ce bit √† chaque cycle vous permet d'alterner les op√©rations CRC / PRS avec d'autres op√©rations arithm√©tiques. <br><br><h3>  Cha√Ænage CRC / PRS </h3><br>  La figure 21-19 montre un exemple de liaison de CRC / PRS en cha√Ænes entre trois UDB.  Ce sc√©nario prend en charge le fonctionnement en modes avec une r√©solution de 17 √† 24 bits.  Les bits de liaison de contr√¥le dans les cha√Ænes sont d√©finis en fonction de la position du chemin de donn√©es dans la cha√Æne (voir figure). <br><br><img src="https://habrastorage.org/webt/wl/k3/j9/wlk3j9sgunlxdsn0ws9miosodkc.png"><br><br>  <i>Figure 21-19.</i>  <i>Liaison de cha√Æne de CRC / PRS.</i> <br><br>  Comment le signal de r√©troaction CRC / PRS (cfbo, cfbi) est connect√© dans une cha√Æne: <br><br><ul><li>  Si le bloc s√©lectionn√© est le plus jeune, le signal de retour sur ce bloc est g√©n√©r√© √† partir de la logique int√©gr√©e, qui prend l'entr√©e de d√©calage vers la droite (monsieur) et effectue une op√©ration <b>XOR</b> sur eux avec le bit le plus significatif.  (Dans le cas de PRS, le signal ¬´monsieur¬ª est r√©gl√© sur ¬´0¬ª). </li><li>  Si le bloc s√©lectionn√© n'est pas un bloc d'ordre faible, le bit de configuration <b>CHAIN ‚Äã‚ÄãFB</b> doit √™tre arm√© et la r√©troaction est transmise dans une cha√Æne √† partir du bloc pr√©c√©dent. </li></ul><br>  Comment la cha√Æne du signal CRC / PRS MSB (cmsbo, cmsbi): <br><br><ul><li>  Si le bloc s√©lectionn√© est haut, le bit de configuration MSB (selon le polyn√¥me s√©lectionn√©) est configur√© √† l' <b>aide</b> des <b>bits de</b> configuration <b>MSB_SEL</b> . </li><li>  Si le bloc s√©lectionn√© n'est pas haut, le <b>bit de</b> configuration <b>CHAIN ‚Äã‚ÄãMSB</b> doit √™tre arm√© et le signal MSB sera envoy√© le long de la cha√Æne √† partir du bloc suivant. </li></ul><br><h3>  Sp√©cification polynomiale CRC / PRS </h3><br>  Comme exemple de configuration du polyn√¥me pour l'√©criture dans le registre correspondant D0 / D1, consid√©rons le polyn√¥me <b>CCITT CRC-16</b> , qui a la forme x <sup>16</sup> + x <sup>12</sup> + x <sup>5</sup> + 1. La m√©thode pour extraire le format de donn√©es du polyn√¥me est illustr√©e √† la figure 21-20.  Le terme X0, par d√©finition, est toujours 1, il n'a donc pas besoin d'√™tre √©crit.  Pour tous les autres membres du polyn√¥me, l'unit√© est r√©gl√©e sur les positions n√©cessaires, comme indiqu√© sur la figure. <br><br><img src="https://habrastorage.org/webt/an/zx/dx/anzxdxczb4rdd2mwxjigtr7yws8.png"><br><br>  <i>Figure 21-20.</i>  <i>Format du polyn√¥me CCITT CRC16.</i> <br><br>  Veuillez noter que le format du polyn√¥me est l√©g√®rement diff√©rent du format sp√©cifi√© dans le format hexad√©cimal classique.  Par exemple, le polyn√¥me <b>CCITT CRC16 est</b> commun√©ment appel√© <b>1021H</b> .  Pour le convertir au format requis pour Datapath, vous devez effectuer un d√©calage vers la droite d'une position et ajouter 1 au bit MSB.  Dans ce cas, la valeur polynomiale correcte √† √©crire en D0 ou en D1 est <b>8810H</b> . <br><br><h3>  Exemple de configuration CRC / PRS </h3><br>  Voici une br√®ve description des exigences de configuration du CRC / PRS, √† condition que D0 soit un polyn√¥me et que le CRC / PRS soit calcul√© en A0: <br><br><ol><li>  Choisissez un polyn√¥me appropri√© (exemple ci-dessus) et √©crivez-le √† D0. </li><li>  S√©lectionnez la graine appropri√©e (par exemple, tous les z√©ros pour CRC ou tous ceux pour PRS) et √©crivez-la dans A0. </li><li>  Si n√©cessaire, configurez le cha√Ænage comme d√©crit ci-dessus. </li><li>  S√©lectionnez un √©l√©ment MSB comme d√©crit ci-dessus. </li><li>  Configurer la RAM dynamique Champs RAM: </li></ol><br>  a.  S√©lectionnez D0 comme ALU ¬´SRCB¬ª (source de donn√©es ALU B) <br>  b.  S√©lectionnez A0 comme ALU ¬´SRCA¬ª (source de donn√©es ALU A) <br>  c.  S√©lectionnez <b>XOR</b> pour le fonctionnement ALU <br>  d.  S√©lectionnez <b>SHIFT LEFT</b> pour l'op√©ration SHIFT <br>  e.  S√©lectionnez <b>CFB_EN</b> pour activer la prise en charge CRC / PRS. <br>  f.  S√©lectionnez ALU comme source d'enregistrement A0 <br><br>  Lorsque vous choisissez CRC, vous devez configurer le <b>d√©calage dans le</b> champ de <b>droite</b> pour les donn√©es d'entr√©e et soumettre des donn√©es sur cette entr√©e √† chaque √©tape.  Lorsque vous choisissez PRS, vous devez d√©finir le <b>d√©calage vers la droite</b> sur 0. <br><br>  Cette configuration de l'UDB g√©n√®re le CRC n√©cessaire ou produit le bit le plus significatif, qui peut √™tre transmis √† l'ext√©rieur, en supprimant une s√©quence pseudo-al√©atoire. <br><br><h3>  Mode externe CRC / PRS </h3><br>  Pour activer le calcul CRC ou PRS externe, vous pouvez sp√©cifier un bit de configuration statique ( <b>EXT CRCPRS</b> ).  Comme le montre la figure 21-21, le calcul de r√©troaction CRC est effectu√© dans le bloc PLD.  Lorsque le bit est arm√©, le signal de r√©troaction CRC est transmis directement √† partir du multiplexeur d'entr√©e CI (Carry In), en contournant les calculs internes.  La figure montre une configuration simple qui prend en charge CRC ou PRS jusqu'√† 8 bits.  Habituellement, des circuits √©lectroniques int√©gr√©s sont utilis√©s, mais ce param√®tre vous permet d'impl√©menter des configurations plus complexes, par exemple, des fonctions CRC / PRS 16 bits dans un UDB, en utilisant le multiplexage temporel. <br><br><img src="https://habrastorage.org/webt/vb/hy/zk/vbhyzk-kfxa5xwpcuirpvj1pxdk.png"><br><br>  <i>Figure 21-21.</i>  <i>Mode externe CRC / PRS.</i> <br><br>  Dans ce mode, le bit <b>CFB_EN</b> de la RAM de configuration dynamique contr√¥le √©galement si l'op√©ration <b>ET</b> est utilis√©e sur le signal de r√©troaction CRC √† l'entr√©e CRCB ALU ou non.  Ainsi, comme dans le cas du mode CRC / PRS interne, cette fonction peut, si n√©cessaire, alterner avec d'autres fonctions. <br><br><h2>  21.3.2.7 Sorties de chemin de donn√©es et multiplexage </h2><br>  Les conditions sont g√©n√©r√©es √† partir des valeurs de d√©clenchement de la batterie, des sorties ALU et de l'√©tat FIFO.  Ces conditions peuvent √™tre transmises via des canaux de tra√ßage num√©rique √† d'autres UDB pour former des demandes d'interruption soit au DMA soit aux ¬´jambes de la puce¬ª.  16 conditions possibles sont pr√©sent√©es dans le tableau ci-dessous. <br><br>  Tableau 21-16.  G√©n√©ration de conditions de chemin de donn√©es. <br><div class="scrollable-table"><table><tbody><tr><th>  Le titre </th><th>  Condition </th><th>  La cha√Æne? </th><th>  La description </th></tr><tr><td>  ce0 </td><td>  Comparer √©gal </td><td>  Oui </td><td>  A0 == D0 </td></tr><tr><td>  cl0 </td><td>  Comparer moins que </td><td>  Oui </td><td>  A0 &lt;D0 </td></tr><tr><td>  z0 </td><td>  Z√©ro d√©tect√© </td><td>  Oui </td><td>  A0 == 00h </td></tr><tr><td>  ff0 </td><td>  Unit√©s trouv√©es </td><td>  Oui </td><td>  A0 = FFh </td></tr><tr><td>  ce1 </td><td>  Comparer √©gal </td><td>  Oui </td><td>  A1 ou A0 == D1 ou A0 (s√©lection dynamique) </td></tr><tr><td>  cl1 </td><td>  Comparer moins que </td><td>  Oui </td><td>  A1 ou A0 &lt;D1, ou A0 (s√©lection dynamique) </td></tr><tr><td>  z1 </td><td>  Z√©ro d√©tect√© </td><td>  Oui </td><td>  A1 == 00h </td></tr><tr><td>  ff1 </td><td>  Unit√©s trouv√©es </td><td>  Oui </td><td>  A1 == FFh </td></tr><tr><td>  ov_msb </td><td>  D√©bordement / d√©bordement </td><td>  Non </td><td>  Porter (msb) ^ Porter (msb-1) </td></tr><tr><td>  co_msb </td><td>  R√©aliser </td><td>  Oui </td><td>  Migrer un bit MSB sp√©cifique </td></tr><tr><td>  cmsb </td><td>  CRC MSB </td><td>  Oui </td><td>  Fonctionnalit√©s MSB CRC / PRS </td></tr><tr><td>  donc </td><td>  Shift Out </td><td>  Oui </td><td>  Sortie de donn√©es de l'op√©ration de d√©calage s√©lectionn√©e </td></tr><tr><td>  f0_blk_stat </td><td>  Statut du bloc FIFO0 </td><td>  Non </td><td>  La description d√©pend de la configuration FIFO. </td></tr><tr><td>  f1_blk_stat </td><td>  Statut du bloc FIFO1 </td><td>  Non </td><td>  La description d√©pend de la configuration FIFO. </td></tr><tr><td>  f0_bus_stat </td><td>  √âtat du bus FIFO0 </td><td>  Non </td><td>  La description d√©pend de la configuration FIFO. </td></tr><tr><td>  f1_bus_stat </td><td>  √âtat du bus FIFO1 </td><td>  Non </td><td>  La description d√©pend de la configuration FIFO. </td></tr></tbody></table></div>  Il existe six sorties de Datapath.  Comme le montre la figure 21-22, chaque sortie poss√®de un multiplexeur 16 en 1 qui vous permet de router n'importe lequel des 16 signaux vers n'importe quelle sortie Datapath. <br><br><img src="https://habrastorage.org/webt/v7/kq/wk/v7kqwk3enuuraje8tnqfxanngfg.png"><br><br>  <i>Figure 21-22.</i>  <i>Connexions au multiplexeur de sortie.</i> <br><br><h3>  Comparaisons </h3><br>  Il existe deux comparaisons, dont l'une a des sources fixes ( <b>Comparer 0</b> ), et l'autre est s√©lectionn√©e dynamiquement ( <b>Comparer 1</b> ).  Chaque comparaison poss√®de un registre de masquage statique √† 8 bits, permettant des comparaisons dans le champ de bits sp√©cifi√©.  Par d√©faut, le masquage est d√©sactiv√© (tous les bits sont compar√©s) et doit √™tre activ√© manuellement. <br><br>  Les entr√©es Compare 1 sont configur√©es dynamiquement.  Comme indiqu√© dans le tableau ci-dessous, quatre param√®tres de comparaison 1 s'appliquent aux conditions inf√©rieures et √©gales.  Les <b>bits de</b> configuration <b>CMP SELA</b> et <b>CMP SELB</b> d√©terminent les configurations de comparaison possibles.  Les bits RAM de la configuration dynamique sp√©cifient une des configurations (A ou B) √† chaque cycle. <br><br>  Tableau 21-17.  Configuration de comparaison. <br><div class="scrollable-table"><table><tbody><tr><th>  CMP SEL A <br>  CMP SEL B </th><th>  Mode de comparaison pour Compare 1 </th></tr><tr><td>  00 </td><td>  A1 se compare √† D1 </td></tr><tr><td>  01 </td><td>  A1 se compare √† A0 </td></tr><tr><td>  10 </td><td>  A0 se compare √† D1 </td></tr><tr><td>  11 </td><td>  A0 se compare √† A0 </td></tr></tbody></table></div>  <b>Compare 0</b> et <b>Compare 1 sont</b> associ√©s ind√©pendamment aux conditions g√©n√©r√©es dans le chemin de donn√©es pr√©c√©dent (dans l'ordre de traitement).  Le fait de cha√Æner ou non les comparaisons est sp√©cifi√© statiquement dans les registres de configuration UDB.  La figure 21-23 montre la liaison ¬´√©gal¬ª √† la cha√Æne de comparaison, ce qui revient √† appliquer l'op√©ration <b>ET</b> √† la comparaison ¬´√©gale¬ª de ce bloc et √† l'entr√©e du bloc pr√©c√©dent. <br><br><img src="https://habrastorage.org/webt/ol/vn/9y/olvn9ysn92qfcl08gdw_ayqncys.png"><br><br>  <i>Figure 21-23.</i>  <i>Le lien avec la cha√Æne de comparaison est "√©gal".</i> <br><br>  La figure 21-24 montre la liaison avec la cha√Æne de comparaison la moins importante.  Dans ce cas, le r√©sultat de sortie (cl0) pour un bloc donn√© est g√©n√©r√© par le circuit de comparaison ¬´inf√©rieur √†¬ª et est inconditionnel.  Ce signal est combin√© <b>OU</b> avec le r√©sultat entrant de la cha√Æne si la condition est √©gale au bloc actuel et que le mode de liaison est activ√©. <br><br><img src="https://habrastorage.org/webt/ht/r1/pc/htr1pcywqqkjqowsmy14vjwgkn0.png"><br><br>  <i>Figure 21-24.</i>  <i>Lien inf√©rieur √†</i> <br><br><h3>  D√©tection de tous les z√©ros et de tous les uns </h3><br>  Chaque batterie a un d√©tecteur de tous les z√©ros et un d√©tecteur de toutes les unit√©s.  Ces conditions peuvent √™tre cha√Æn√©es statiquement comme indiqu√© dans les registres de configuration UDB.  Le mode de liaison est d√©fini dans les registres de configuration UDB.  La liaison dans la cha√Æne de d√©tection des z√©ros se fait selon le m√™me concept que la comparaison "√©gal".  Si le cha√Ænage est activ√©, l'op√©ration <b>ET</b> est appliqu√©e aux donn√©es correctement li√©es. <br><br><h3>  D√©bordement </h3><br>  Un d√©bordement est d√©fini comme une op√©ration de transfert <b>XOR</b> dans un MSB et un transfert √† partir d'un MSB.  Les calculs sont effectu√©s avec le MSB actuel, comme indiqu√© dans les bits <b>MSB_SEL</b> .  Cette condition ne peut pas √™tre encha√Æn√©e, cependant, le calcul sera correct si la fonction de capacit√© totale est effectu√©e sur le chemin de donn√©es sup√©rieur jusqu'√† ce que le transfert entre les blocs soit connect√©. <br><br><h2>  21.3.2.8 Chemin de donn√©es d'entr√©es et de sorties parall√®les </h2><br>  Comme le montre la figure 21-25, les signaux <b>Parallel In</b> (PI) et <b>Parallel Out</b> (PO) offrent une capacit√© limit√©e √† fournir des donn√©es et des ressources de trace √† Datapath et √† en sortir des donn√©es.  Les signaux PO sont toujours disponibles pour le tra√ßage en tant que choix d'ALU asrc entre A0 et A1. <br><br>  <b><i>Note du traducteur.</i></b> <br>  <i>Il s'agit d'un m√©canisme extr√™mement important qui permet √† UDB de fonctionner non seulement avec des donn√©es en s√©rie, mais √©galement avec des donn√©es parall√®les.</i>  <i>Pour une raison quelconque, ce document ne le souligne pas, mais vous pouvez le lire en passant dans l'une des notes d'application.</i> <br><br><img src="https://habrastorage.org/webt/xs/-m/4n/xs-m4nhxsidri3uff1f3r-c6rry.png"><br><br>  <i>Figure 21-25.</i>  <i>Signaux de chemin de donn√©es d'entr√©e / sortie parall√®le.</i> <br><br>  Pour entrer des donn√©es dans l'ALU, vous devez s√©lectionner <b>Parallel In</b> .  Il existe deux modes: statique et dynamique.  En mode statique, le bit <b>PI SEL</b> <b>convertit la valeur asrc</b> ALU en PI.  Le bit <b>PI DYN</b> est utilis√© pour fournir le mode dynamique PI.  Lorsqu'il est arm√©, et √† condition √©galement que <b>PI SEL</b> soit √† 0, le multiplexeur PI peut contr√¥ler le bit de commande dynamique <b>CFB_EN</b> .  La fonction principale du bit <b>CFB_EN</b> est de fournir la fonctionnalit√© PRS / CRC. <br><br><h2>  21.3.2.9 Cha√Ænage du chemin de donn√©es </h2><br>  Chaque bloc Datapath poss√®de une ALU 8 bits, qui est con√ßue pour encha√Æner les traits d'union, les d√©calages, capturer les d√©clencheurs et les signaux conditionnels au Datapath voisin le plus proche pour cr√©er des fonctions arithm√©tiques et des registres √† d√©calage avec des profondeurs de bits plus √©lev√©es.  Ces signaux, connect√©s en cha√Ænes, sont isol√©s et vous permettent de mettre en ≈ìuvre efficacement des fonctions 16-24 et 32 ‚Äã‚Äãbits en un seul cycle sans course et autres probl√®mes r√©sultant de retards dans les canaux de trace.  De plus, les poign√©es de cha√Ænage prennent en charge la lecture atomique des batteries dans les blocs li√©s.  Comme le montre la figure 21-21, tous les signaux conditionnels et de capture g√©n√©r√©s sont connect√©s dans une cha√Æne qui se d√©place du plus jeune au plus ancien bloc.  Un d√©calage vers la gauche est √©galement effectu√© de junior √† senior.  Un d√©calage vers la droite est effectu√© du plus vieux au plus jeune.  Le signal de cha√Ænage CRC / PRS pour la r√©troaction est achemin√© de haut en bas, et la sortie MSB est envoy√©e de haut en bas. <br><br><img src="https://habrastorage.org/webt/r9/za/6b/r9za6b0yy7kpxufakl7zn7x6cwi.png"><br><br>  <i>Figure 21-26.</i>  <i>Cha√Æne d'enfilage Datapath.</i> <br><br><h2>  21.3.2.10 Configuration dynamique de la RAM </h2><br>  Chaque chemin de donn√©es contient une RAM de configuration dynamique avec 8 mots de 16 bits chacun (voir la figure 21-27).  Le but de cette RAM est de contr√¥ler les bits de la configuration du chemin de donn√©es √† chaque cycle, en fonction de l'horloge s√©lectionn√©e pour ce chemin de donn√©es.  La RAM poss√®de des ports de lecture et d'√©criture synchrones pour le t√©l√©chargement des configurations via le bus syst√®me. <br><br>  Pour sortir rapidement ces mots de 16 bits vers Datapath, un port de lecture asynchrone suppl√©mentaire est fourni en tant que bits de contr√¥le.  Les entr√©es d'adresse asynchrones sont s√©lectionn√©es par les multiplexeurs √† partir des entr√©es Datapath, qui peuvent √™tre prises √† partir de tous les signaux possibles, y compris les jambes de microcircuit, les sorties PLD, les sorties de l'unit√© de contr√¥le ou toute sortie Datapath. <br><br>  Le but principal d'un port de lecture asynchrone est de fournir un d√©codage rapide des bits de commande Datapath en un seul cycle. <br><br><img src="https://habrastorage.org/webt/wc/vk/of/wcvkofv16gm6ar3gkkzimqjh42o.png"><br><br>  <i>Figure 21-27.</i>  <i>Configuration d'E / S RAM.</i> <br><br>  Les champs du mot RAM de la configuration dynamique sont indiqu√©s dans les tableaux suivants avec une description de l'utilisation de chaque champ. <br><div class="scrollable-table"><table><tbody><tr><th>  S'inscrire </th><th>  L'adresse </th><th>  15 </th><th>  14 </th><th>  13 </th><th>  12 </th><th>  11 </th><th>  10 </th><th>  9 </th><th>  8 </th></tr><tr><td>  CFGRAM </td><td>  61h-6Fh <br>  (√©trange) </td><td>  FUNC [2: 0] </td><td>  FUNC [2: 0] </td><td>  FUNC [2: 0] </td><td>  SRCA </td><td>  SRCB [1: 0] </td><td>  SRCB [1: 0] </td><td>  MAJ [1: 0] </td><td>  MAJ [1: 0] </td></tr></tbody></table></div><br><div class="scrollable-table"><table><tbody><tr><th>  S'inscrire </th><th>  L'adresse </th><th>  7 </th><th>  6 </th><th>  5 </th><th>  4 </th><th>  3 </th><th>  2 </th><th>  1 </th><th>  0 </th></tr><tr><td>  CFGRAM </td><td>  60h-6Eh <br>  (pair) </td><td>  A0 WRSRC [1: 0] </td><td>  A0 WRSRC [1: 0] </td><td>  A1 WRSRC [1: 0] </td><td>  A1 WRSRC [1: 0] </td><td>  CFB EN </td><td>  CI SEL </td><td>  SI SEL </td><td>  CMPSEL </td></tr></tbody></table></div>  Tableau 21-18.  R√©f√©rence de configuration dynamique. <br><div class="scrollable-table"><table><tbody><tr><th>  Le terrain </th><th>  Bits </th><th>  Param√®tre </th><th>  Les valeurs </th></tr><tr><td>  FUNC [2: 0] </td><td>  3 </td><td>  Fonction ALU </td><td>  000 PASS <br>  001 INC SRCA <br>  010 DEC SRCA <br>  011 ADD <br>  100 SUB <br>  101 XOR <br>  110 ET <br>  111 OU </td></tr><tr><td>  SRCA </td><td>  1 </td><td>  Source d'entr√©e ALU A </td><td>  0 A0 <br>  1 A1 </td></tr><tr><td>  Srcb </td><td>  2 </td><td>  Source d'entr√©e ALU B </td><td>  00 D0 <br>  01 D1 <br>  10 A0 <br>  11 A1 </td></tr><tr><td>  MAJ [1: 0] </td><td>  2 </td><td>  Fonction Shift </td><td>  00 passe <br>  01 Maj gauche <br>  10 d√©calage √† droite <br>  √âchange de 11 grignotages </td></tr><tr><td>  A0 WR SRC [1: 0] </td><td>  2 </td><td>  Source d'enregistrement pour A0 </td><td>  00 aucun <br>  01 ALU <br>  10 D0 <br>  11 F0 </td></tr><tr><td>  A1 WR SRC [1: 0] </td><td>  2 </td><td>  Source d'enregistrement pour A1 </td><td>  00 aucun <br>  01 ALU <br>  10 D1 <br>  11 F1 </td></tr><tr><td>  CFB EN </td><td>  1 </td><td>  Activateur de r√©troaction CRC </td><td>  0 Activer <br>  1 D√©sactiver </td></tr><tr><td>  CI SEL </td><td>  1 </td><td>  S√©lectionnez une configuration √† migrer </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr><tr><td>  SI SEL </td><td>  1 </td><td>  S√©lectionnez une configuration pour le quart de travail </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr><tr><td>  CMP SEL </td><td>  1 </td><td>  Choisir une configuration √† comparer </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr></tbody></table></div>  (a. - Pour les champs CI, SI et CMP, les champs RAM vous permettent de s√©lectionner l'une des deux options pr√©d√©finies. Voir la configuration du registre statique). <br><br>  √Ä suivre ... </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr438818/">https://habr.com/ru/post/fr438818/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr438806/index.html">Probl√®mes de traduction litt√©raire</a></li>
<li><a href="../fr438808/index.html">ModelMapper: aller-retour</a></li>
<li><a href="../fr438810/index.html">HTTP / 3: de la racine √† la pointe</a></li>
<li><a href="../fr438812/index.html">Qualit√© du code frontal HH</a></li>
<li><a href="../fr438814/index.html">Un regard sobre sur Helm 2: "Voil√† ce que c'est ..."</a></li>
<li><a href="../fr438820/index.html">Gestion des connaissances: quels documents sont n√©cessaires et que corriger en eux</a></li>
<li><a href="../fr438824/index.html">Cours abr√©g√© de gestion √† distance</a></li>
<li><a href="../fr438826/index.html">Resserrer l'anglais pour une entrevue - m√©thodologie et co√ªts de main-d'≈ìuvre</a></li>
<li><a href="../fr438828/index.html">Lazarus - √©criture d'un composant pour l'animation de sprite</a></li>
<li><a href="../fr438832/index.html">Comment ne pas rater le budget pour la production en s√©rie de cas: 20 exemples tir√©s de la pratique du Bureau of Engineering Design</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>