|Sobel
Start => Start.IN1
CLK => CLK.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
Threshold[0] => Threshold[0].IN1
Threshold[1] => Threshold[1].IN1
Threshold[2] => Threshold[2].IN1
Threshold[3] => Threshold[3].IN1
Threshold[4] => Threshold[4].IN1
Threshold[5] => Threshold[5].IN1
Threshold[6] => Threshold[6].IN1
Threshold[7] => Threshold[7].IN1
Finish <= Controller:Controller_inst0.Finish
Dop <= Datapath:Datapath_inst0.Dop
isReady <= Datapath:Datapath_inst0.isReady
Gradient[0] <= Datapath:Datapath_inst0.Gradient
Gradient[1] <= Datapath:Datapath_inst0.Gradient
Gradient[2] <= Datapath:Datapath_inst0.Gradient
Gradient[3] <= Datapath:Datapath_inst0.Gradient
Gradient[4] <= Datapath:Datapath_inst0.Gradient
Gradient[5] <= Datapath:Datapath_inst0.Gradient
Gradient[6] <= Datapath:Datapath_inst0.Gradient
Gradient[7] <= Datapath:Datapath_inst0.Gradient
debug_current_state[0] <= Controller:Controller_inst0.current_state
debug_current_state[1] <= Controller:Controller_inst0.current_state
debug_Out_Column[0] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[1] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[2] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[3] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[4] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[5] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[6] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Column[7] <= Datapath:Datapath_inst0.Out_Column
debug_Out_Row[0] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[1] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[2] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[3] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[4] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[5] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[6] <= Datapath:Datapath_inst0.Out_Row
debug_Out_Row[7] <= Datapath:Datapath_inst0.Out_Row
isPadding <= Datapath:Datapath_inst0.isPadding
OutTemp0[0] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[1] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[2] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[3] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[4] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[5] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[6] <= Datapath:Datapath_inst0.OutTemp0
OutTemp0[7] <= Datapath:Datapath_inst0.OutTemp0
OutTemp1[0] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[1] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[2] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[3] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[4] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[5] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[6] <= Datapath:Datapath_inst0.OutTemp1
OutTemp1[7] <= Datapath:Datapath_inst0.OutTemp1
OutTemp2[0] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[1] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[2] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[3] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[4] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[5] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[6] <= Datapath:Datapath_inst0.OutTemp2
OutTemp2[7] <= Datapath:Datapath_inst0.OutTemp2
OutTemp3[0] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[1] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[2] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[3] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[4] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[5] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[6] <= Datapath:Datapath_inst0.OutTemp3
OutTemp3[7] <= Datapath:Datapath_inst0.OutTemp3
OutTemp4[0] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[1] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[2] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[3] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[4] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[5] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[6] <= Datapath:Datapath_inst0.OutTemp4
OutTemp4[7] <= Datapath:Datapath_inst0.OutTemp4
OutTemp5[0] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[1] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[2] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[3] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[4] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[5] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[6] <= Datapath:Datapath_inst0.OutTemp5
OutTemp5[7] <= Datapath:Datapath_inst0.OutTemp5
OutTemp6[0] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[1] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[2] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[3] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[4] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[5] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[6] <= Datapath:Datapath_inst0.OutTemp6
OutTemp6[7] <= Datapath:Datapath_inst0.OutTemp6
OutTemp7[0] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[1] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[2] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[3] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[4] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[5] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[6] <= Datapath:Datapath_inst0.OutTemp7
OutTemp7[7] <= Datapath:Datapath_inst0.OutTemp7
OutTemp8[0] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[1] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[2] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[3] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[4] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[5] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[6] <= Datapath:Datapath_inst0.OutTemp8
OutTemp8[7] <= Datapath:Datapath_inst0.OutTemp8


|Sobel|Datapath:Datapath_inst0
Clk => Clk.IN1
Reset => Reset.IN1
Enable => Enable.IN1
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
T[0] => T[0].IN1
T[1] => T[1].IN1
T[2] => T[2].IN1
T[3] => T[3].IN1
T[4] => T[4].IN1
T[5] => T[5].IN1
T[6] => T[6].IN1
T[7] => T[7].IN1
Out_Row[0] <= Out_Row[0].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[1] <= Out_Row[1].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[2] <= Out_Row[2].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[3] <= Out_Row[3].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[4] <= Out_Row[4].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[5] <= Out_Row[5].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[6] <= Out_Row[6].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[7] <= Out_Row[7].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[0] <= Out_Column[0].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[1] <= Out_Column[1].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[2] <= Out_Column[2].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[3] <= Out_Column[3].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[4] <= Out_Column[4].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[5] <= Out_Column[5].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[6] <= Out_Column[6].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[7] <= Out_Column[7].DB_MAX_OUTPUT_PORT_TYPE
isReady <= Loader:a1.isReady
isEnd <= Loader:a1.isEnd
Dop <= Gradient:a2.Dop
Gradient[0] <= Gradient:a2.Gradient
Gradient[1] <= Gradient:a2.Gradient
Gradient[2] <= Gradient:a2.Gradient
Gradient[3] <= Gradient:a2.Gradient
Gradient[4] <= Gradient:a2.Gradient
Gradient[5] <= Gradient:a2.Gradient
Gradient[6] <= Gradient:a2.Gradient
Gradient[7] <= Gradient:a2.Gradient
isPadding <= Input_selector:Input_selector_inst0.isPadding
OutTemp0[0] <= OutTemp0[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[1] <= OutTemp0[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[2] <= OutTemp0[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[3] <= OutTemp0[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[4] <= OutTemp0[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[5] <= OutTemp0[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[6] <= OutTemp0[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp0[7] <= OutTemp0[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[0] <= OutTemp1[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[1] <= OutTemp1[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[2] <= OutTemp1[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[3] <= OutTemp1[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[4] <= OutTemp1[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[5] <= OutTemp1[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[6] <= OutTemp1[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp1[7] <= OutTemp1[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[0] <= OutTemp2[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[1] <= OutTemp2[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[2] <= OutTemp2[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[3] <= OutTemp2[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[4] <= OutTemp2[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[5] <= OutTemp2[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[6] <= OutTemp2[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp2[7] <= OutTemp2[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[0] <= OutTemp3[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[1] <= OutTemp3[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[2] <= OutTemp3[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[3] <= OutTemp3[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[4] <= OutTemp3[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[5] <= OutTemp3[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[6] <= OutTemp3[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp3[7] <= OutTemp3[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[0] <= OutTemp4[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[1] <= OutTemp4[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[2] <= OutTemp4[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[3] <= OutTemp4[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[4] <= OutTemp4[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[5] <= OutTemp4[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[6] <= OutTemp4[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp4[7] <= OutTemp4[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[0] <= OutTemp5[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[1] <= OutTemp5[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[2] <= OutTemp5[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[3] <= OutTemp5[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[4] <= OutTemp5[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[5] <= OutTemp5[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[6] <= OutTemp5[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp5[7] <= OutTemp5[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[0] <= OutTemp6[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[1] <= OutTemp6[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[2] <= OutTemp6[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[3] <= OutTemp6[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[4] <= OutTemp6[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[5] <= OutTemp6[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[6] <= OutTemp6[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp6[7] <= OutTemp6[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[0] <= OutTemp7[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[1] <= OutTemp7[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[2] <= OutTemp7[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[3] <= OutTemp7[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[4] <= OutTemp7[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[5] <= OutTemp7[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[6] <= OutTemp7[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp7[7] <= OutTemp7[7].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[0] <= OutTemp8[0].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[1] <= OutTemp8[1].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[2] <= OutTemp8[2].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[3] <= OutTemp8[3].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[4] <= OutTemp8[4].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[5] <= OutTemp8[5].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[6] <= OutTemp8[6].DB_MAX_OUTPUT_PORT_TYPE
OutTemp8[7] <= OutTemp8[7].DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0
DataIn[0] => DataOut.DATAA
DataIn[1] => DataOut.DATAA
DataIn[2] => DataOut.DATAA
DataIn[3] => DataOut.DATAA
DataIn[4] => DataOut.DATAA
DataIn[5] => DataOut.DATAA
DataIn[6] => DataOut.DATAA
DataIn[7] => DataOut.DATAA
Row_Value[0] => Row_Value[0].IN1
Row_Value[1] => Row_Value[1].IN1
Row_Value[2] => Row_Value[2].IN1
Row_Value[3] => Row_Value[3].IN1
Row_Value[4] => Row_Value[4].IN1
Row_Value[5] => Row_Value[5].IN1
Row_Value[6] => Row_Value[6].IN1
Row_Value[7] => Row_Value[7].IN1
Column_Value[0] => Column_Value[0].IN1
Column_Value[1] => Column_Value[1].IN1
Column_Value[2] => Column_Value[2].IN1
Column_Value[3] => Column_Value[3].IN1
Column_Value[4] => Column_Value[4].IN1
Column_Value[5] => Column_Value[5].IN1
Column_Value[6] => Column_Value[6].IN1
Column_Value[7] => Column_Value[7].IN1
DataOut[0] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut.DB_MAX_OUTPUT_PORT_TYPE
isPadding <= Padding:Padding_inst0.Result


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0
Row_Value[0] => Row_Value[0].IN1
Row_Value[1] => Row_Value[1].IN1
Row_Value[2] => Row_Value[2].IN1
Row_Value[3] => Row_Value[3].IN1
Row_Value[4] => Row_Value[4].IN1
Row_Value[5] => Row_Value[5].IN1
Row_Value[6] => Row_Value[6].IN1
Row_Value[7] => Row_Value[7].IN1
Column_Value[0] => Column_Value[0].IN1
Column_Value[1] => Column_Value[1].IN1
Column_Value[2] => Column_Value[2].IN1
Column_Value[3] => Column_Value[3].IN1
Column_Value[4] => Column_Value[4].IN1
Column_Value[5] => Column_Value[5].IN1
Column_Value[6] => Column_Value[6].IN1
Column_Value[7] => Column_Value[7].IN1
Result <= Padding_comparator:Padding_comparator_inst0.Result


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0|Add_row_column_1:Add_row_column_1_inst0
In_Row_Value[0] => In_Row_Value[0].IN1
In_Row_Value[1] => In_Row_Value[1].IN1
In_Row_Value[2] => In_Row_Value[2].IN1
In_Row_Value[3] => In_Row_Value[3].IN1
In_Row_Value[4] => In_Row_Value[4].IN1
In_Row_Value[5] => In_Row_Value[5].IN1
In_Row_Value[6] => In_Row_Value[6].IN1
In_Row_Value[7] => In_Row_Value[7].IN1
In_Column_Value[0] => In_Column_Value[0].IN1
In_Column_Value[1] => In_Column_Value[1].IN1
In_Column_Value[2] => In_Column_Value[2].IN1
In_Column_Value[3] => In_Column_Value[3].IN1
In_Column_Value[4] => In_Column_Value[4].IN1
In_Column_Value[5] => In_Column_Value[5].IN1
In_Column_Value[6] => In_Column_Value[6].IN1
In_Column_Value[7] => In_Column_Value[7].IN1
Out_Row_Value[0] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[1] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[2] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[3] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[4] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[5] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[6] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Row_Value[7] <= Split_bus:Split_bus_inst0.Out_Row_Value
Out_Column_Value[0] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[1] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[2] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[3] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[4] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[5] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[6] <= Split_bus:Split_bus_inst0.Out_Column_Value
Out_Column_Value[7] <= Split_bus:Split_bus_inst0.Out_Column_Value


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0|Add_row_column_1:Add_row_column_1_inst0|Merge_bus:Merge_bus_inst0
In_Row_Value[0] => Output[8].DATAIN
In_Row_Value[1] => Output[9].DATAIN
In_Row_Value[2] => Output[10].DATAIN
In_Row_Value[3] => Output[11].DATAIN
In_Row_Value[4] => Output[12].DATAIN
In_Row_Value[5] => Output[13].DATAIN
In_Row_Value[6] => Output[14].DATAIN
In_Row_Value[7] => Output[15].DATAIN
In_Column_Value[0] => Output[0].DATAIN
In_Column_Value[1] => Output[1].DATAIN
In_Column_Value[2] => Output[2].DATAIN
In_Column_Value[3] => Output[3].DATAIN
In_Column_Value[4] => Output[4].DATAIN
In_Column_Value[5] => Output[5].DATAIN
In_Column_Value[6] => Output[6].DATAIN
In_Column_Value[7] => Output[7].DATAIN
Output[0] <= In_Column_Value[0].DB_MAX_OUTPUT_PORT_TYPE
Output[1] <= In_Column_Value[1].DB_MAX_OUTPUT_PORT_TYPE
Output[2] <= In_Column_Value[2].DB_MAX_OUTPUT_PORT_TYPE
Output[3] <= In_Column_Value[3].DB_MAX_OUTPUT_PORT_TYPE
Output[4] <= In_Column_Value[4].DB_MAX_OUTPUT_PORT_TYPE
Output[5] <= In_Column_Value[5].DB_MAX_OUTPUT_PORT_TYPE
Output[6] <= In_Column_Value[6].DB_MAX_OUTPUT_PORT_TYPE
Output[7] <= In_Column_Value[7].DB_MAX_OUTPUT_PORT_TYPE
Output[8] <= In_Row_Value[0].DB_MAX_OUTPUT_PORT_TYPE
Output[9] <= In_Row_Value[1].DB_MAX_OUTPUT_PORT_TYPE
Output[10] <= In_Row_Value[2].DB_MAX_OUTPUT_PORT_TYPE
Output[11] <= In_Row_Value[3].DB_MAX_OUTPUT_PORT_TYPE
Output[12] <= In_Row_Value[4].DB_MAX_OUTPUT_PORT_TYPE
Output[13] <= In_Row_Value[5].DB_MAX_OUTPUT_PORT_TYPE
Output[14] <= In_Row_Value[6].DB_MAX_OUTPUT_PORT_TYPE
Output[15] <= In_Row_Value[7].DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0|Add_row_column_1:Add_row_column_1_inst0|Add_1:Add_1_inst0
Input[0] => Add0.IN32
Input[1] => Add0.IN31
Input[2] => Add0.IN30
Input[3] => Add0.IN29
Input[4] => Add0.IN28
Input[5] => Add0.IN27
Input[6] => Add0.IN26
Input[7] => Add0.IN25
Input[8] => Add0.IN24
Input[9] => Add0.IN23
Input[10] => Add0.IN22
Input[11] => Add0.IN21
Input[12] => Add0.IN20
Input[13] => Add0.IN19
Input[14] => Add0.IN18
Input[15] => Add0.IN17
Output[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Output[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0|Add_row_column_1:Add_row_column_1_inst0|Split_bus:Split_bus_inst0
Input[0] => Out_Column_Value[0].DATAIN
Input[1] => Out_Column_Value[1].DATAIN
Input[2] => Out_Column_Value[2].DATAIN
Input[3] => Out_Column_Value[3].DATAIN
Input[4] => Out_Column_Value[4].DATAIN
Input[5] => Out_Column_Value[5].DATAIN
Input[6] => Out_Column_Value[6].DATAIN
Input[7] => Out_Column_Value[7].DATAIN
Input[8] => Out_Row_Value[0].DATAIN
Input[9] => Out_Row_Value[1].DATAIN
Input[10] => Out_Row_Value[2].DATAIN
Input[11] => Out_Row_Value[3].DATAIN
Input[12] => Out_Row_Value[4].DATAIN
Input[13] => Out_Row_Value[5].DATAIN
Input[14] => Out_Row_Value[6].DATAIN
Input[15] => Out_Row_Value[7].DATAIN
Out_Row_Value[0] <= Input[8].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[1] <= Input[9].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[2] <= Input[10].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[3] <= Input[11].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[4] <= Input[12].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[5] <= Input[13].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[6] <= Input[14].DB_MAX_OUTPUT_PORT_TYPE
Out_Row_Value[7] <= Input[15].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[0] <= Input[0].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[1] <= Input[1].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[2] <= Input[2].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[3] <= Input[3].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[4] <= Input[4].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[5] <= Input[5].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[6] <= Input[6].DB_MAX_OUTPUT_PORT_TYPE
Out_Column_Value[7] <= Input[7].DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Input_selector:Input_selector_inst0|Padding:Padding_inst0|Padding_comparator:Padding_comparator_inst0
Row_Value[0] => Equal0.IN7
Row_Value[0] => Equal1.IN7
Row_Value[1] => Equal0.IN6
Row_Value[1] => Equal1.IN6
Row_Value[2] => Equal0.IN5
Row_Value[2] => Equal1.IN5
Row_Value[3] => Equal0.IN4
Row_Value[3] => Equal1.IN4
Row_Value[4] => Equal0.IN3
Row_Value[4] => Equal1.IN3
Row_Value[5] => Equal0.IN2
Row_Value[5] => Equal1.IN2
Row_Value[6] => Equal0.IN1
Row_Value[6] => Equal1.IN1
Row_Value[7] => Equal0.IN0
Row_Value[7] => Equal1.IN0
Column_Value[0] => Equal2.IN7
Column_Value[0] => Equal3.IN7
Column_Value[1] => Equal2.IN6
Column_Value[1] => Equal3.IN6
Column_Value[2] => Equal2.IN5
Column_Value[2] => Equal3.IN5
Column_Value[3] => Equal2.IN4
Column_Value[3] => Equal3.IN4
Column_Value[4] => Equal2.IN3
Column_Value[4] => Equal3.IN3
Column_Value[5] => Equal2.IN2
Column_Value[5] => Equal3.IN2
Column_Value[6] => Equal2.IN1
Column_Value[6] => Equal3.IN1
Column_Value[7] => Equal2.IN0
Column_Value[7] => Equal3.IN0
Result <= always0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1
CLK => CLK.IN6
Reset => Reset.IN1
Enable => Enable.IN6
DataIn[0] => DataIn[0].IN2
DataIn[1] => DataIn[1].IN2
DataIn[2] => DataIn[2].IN2
DataIn[3] => DataIn[3].IN2
DataIn[4] => DataIn[4].IN2
DataIn[5] => DataIn[5].IN2
DataIn[6] => DataIn[6].IN2
DataIn[7] => DataIn[7].IN2
DataOut0[0] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[1] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[2] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[3] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[4] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[5] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[6] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut0[7] <= Shift_Register:Shift_Register_inst2.DataOut2
DataOut1[0] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[1] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[2] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[3] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[4] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[5] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[6] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut1[7] <= Shift_Register:Shift_Register_inst2.DataOut1
DataOut2[0] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[1] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[2] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[3] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[4] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[5] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[6] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut2[7] <= Shift_Register:Shift_Register_inst2.DataOut0
DataOut3[0] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[1] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[2] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[3] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[4] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[5] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[6] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut3[7] <= Shift_Register:Shift_Register_inst1.DataOut2
DataOut4[0] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[1] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[2] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[3] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[4] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[5] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[6] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut4[7] <= Shift_Register:Shift_Register_inst1.DataOut1
DataOut5[0] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[1] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[2] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[3] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[4] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[5] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[6] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut5[7] <= Shift_Register:Shift_Register_inst1.DataOut0
DataOut6[0] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[1] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[2] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[3] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[4] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[5] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[6] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut6[7] <= Shift_Register:Shift_Register_inst0.DataOut2
DataOut7[0] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[1] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[2] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[3] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[4] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[5] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[6] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut7[7] <= Shift_Register:Shift_Register_inst0.DataOut1
DataOut8[0] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[1] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[2] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[3] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[4] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[5] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[6] <= Shift_Register:Shift_Register_inst0.DataOut0
DataOut8[7] <= Shift_Register:Shift_Register_inst0.DataOut0
Out_Row[0] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[1] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[2] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[3] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[4] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[5] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[6] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Row[7] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Row
Out_Column[0] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[1] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[2] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[3] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[4] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[5] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[6] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
Out_Column[7] <= Row_Column_Counter:Row_Column_Counter_inst0.Out_Column
isReady <= Row_Column_Counter:Row_Column_Counter_inst0.isReady
isEnd <= Row_Column_Counter:Row_Column_Counter_inst0.isEnd


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst0|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints0|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints0|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints0|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints0|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints0|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[1] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[2] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[3] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[4] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[5] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[6] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut
DataOut[7] <= Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1
CLK => CLK.IN2
Enable => Enable.IN2
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut[0] <= Register:Register_inst1.DataOut
DataOut[1] <= Register:Register_inst1.DataOut
DataOut[2] <= Register:Register_inst1.DataOut
DataOut[3] <= Register:Register_inst1.DataOut
DataOut[4] <= Register:Register_inst1.DataOut
DataOut[5] <= Register:Register_inst1.DataOut
DataOut[6] <= Register:Register_inst1.DataOut
DataOut[7] <= Register:Register_inst1.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Fast_Fifo:Fast_Fifo_inst1|Fast_Fifo_128_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_64_cell:Fast_Fifo_64_cell_ints1|Fast_Fifo_32_cell:Fast_Fifo_32_cell_ints1|Fast_Fifo_16_cell:Fast_Fifo_16_cell_ints1|Fast_Fifo_8_cell:Fast_Fifo_8_cell_ints1|Fast_Fifo_4_cell:Fast_Fifo_4_cell_ints1|Fast_Fifo_2_cell:Fast_Fifo_2_cell_ints1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst0
CLK => CLK.IN3
Enable => Enable.IN3
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut0[0] <= DataOut0[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[1] <= DataOut0[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[2] <= DataOut0[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[3] <= DataOut0[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[4] <= DataOut0[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[5] <= DataOut0[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[6] <= DataOut0[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[7] <= DataOut0[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[0] <= DataOut1[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[1] <= DataOut1[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[2] <= DataOut1[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[3] <= DataOut1[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[4] <= DataOut1[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[5] <= DataOut1[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[6] <= DataOut1[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[7] <= DataOut1[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut2[0] <= Register:Register_inst2.DataOut
DataOut2[1] <= Register:Register_inst2.DataOut
DataOut2[2] <= Register:Register_inst2.DataOut
DataOut2[3] <= Register:Register_inst2.DataOut
DataOut2[4] <= Register:Register_inst2.DataOut
DataOut2[5] <= Register:Register_inst2.DataOut
DataOut2[6] <= Register:Register_inst2.DataOut
DataOut2[7] <= Register:Register_inst2.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst0|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst0|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst0|Register:Register_inst2
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst1
CLK => CLK.IN3
Enable => Enable.IN3
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut0[0] <= DataOut0[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[1] <= DataOut0[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[2] <= DataOut0[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[3] <= DataOut0[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[4] <= DataOut0[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[5] <= DataOut0[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[6] <= DataOut0[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[7] <= DataOut0[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[0] <= DataOut1[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[1] <= DataOut1[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[2] <= DataOut1[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[3] <= DataOut1[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[4] <= DataOut1[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[5] <= DataOut1[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[6] <= DataOut1[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[7] <= DataOut1[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut2[0] <= Register:Register_inst2.DataOut
DataOut2[1] <= Register:Register_inst2.DataOut
DataOut2[2] <= Register:Register_inst2.DataOut
DataOut2[3] <= Register:Register_inst2.DataOut
DataOut2[4] <= Register:Register_inst2.DataOut
DataOut2[5] <= Register:Register_inst2.DataOut
DataOut2[6] <= Register:Register_inst2.DataOut
DataOut2[7] <= Register:Register_inst2.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst1|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst1|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst1|Register:Register_inst2
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst2
CLK => CLK.IN3
Enable => Enable.IN3
DataIn[0] => DataIn[0].IN1
DataIn[1] => DataIn[1].IN1
DataIn[2] => DataIn[2].IN1
DataIn[3] => DataIn[3].IN1
DataIn[4] => DataIn[4].IN1
DataIn[5] => DataIn[5].IN1
DataIn[6] => DataIn[6].IN1
DataIn[7] => DataIn[7].IN1
DataOut0[0] <= DataOut0[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[1] <= DataOut0[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[2] <= DataOut0[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[3] <= DataOut0[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[4] <= DataOut0[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[5] <= DataOut0[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[6] <= DataOut0[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut0[7] <= DataOut0[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[0] <= DataOut1[0].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[1] <= DataOut1[1].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[2] <= DataOut1[2].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[3] <= DataOut1[3].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[4] <= DataOut1[4].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[5] <= DataOut1[5].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[6] <= DataOut1[6].DB_MAX_OUTPUT_PORT_TYPE
DataOut1[7] <= DataOut1[7].DB_MAX_OUTPUT_PORT_TYPE
DataOut2[0] <= Register:Register_inst2.DataOut
DataOut2[1] <= Register:Register_inst2.DataOut
DataOut2[2] <= Register:Register_inst2.DataOut
DataOut2[3] <= Register:Register_inst2.DataOut
DataOut2[4] <= Register:Register_inst2.DataOut
DataOut2[5] <= Register:Register_inst2.DataOut
DataOut2[6] <= Register:Register_inst2.DataOut
DataOut2[7] <= Register:Register_inst2.DataOut


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst2|Register:Register_inst0
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst2|Register:Register_inst1
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Shift_Register:Shift_Register_inst2|Register:Register_inst2
CLK => DataOut[0]~reg0.CLK
CLK => DataOut[1]~reg0.CLK
CLK => DataOut[2]~reg0.CLK
CLK => DataOut[3]~reg0.CLK
CLK => DataOut[4]~reg0.CLK
CLK => DataOut[5]~reg0.CLK
CLK => DataOut[6]~reg0.CLK
CLK => DataOut[7]~reg0.CLK
DataIn[0] => DataOut[0]~reg0.DATAIN
DataIn[1] => DataOut[1]~reg0.DATAIN
DataIn[2] => DataOut[2]~reg0.DATAIN
DataIn[3] => DataOut[3]~reg0.DATAIN
DataIn[4] => DataOut[4]~reg0.DATAIN
DataIn[5] => DataOut[5]~reg0.DATAIN
DataIn[6] => DataOut[6]~reg0.DATAIN
DataIn[7] => DataOut[7]~reg0.DATAIN
Enable => DataOut[2]~reg0.ENA
Enable => DataOut[1]~reg0.ENA
Enable => DataOut[0]~reg0.ENA
Enable => DataOut[3]~reg0.ENA
Enable => DataOut[4]~reg0.ENA
Enable => DataOut[5]~reg0.ENA
Enable => DataOut[6]~reg0.ENA
Enable => DataOut[7]~reg0.ENA
DataOut[0] <= DataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[1] <= DataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[2] <= DataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[3] <= DataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[4] <= DataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[5] <= DataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[6] <= DataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DataOut[7] <= DataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Row_Column_Counter:Row_Column_Counter_inst0
CLK => CLK.IN2
Reset => Reset.IN2
Enable => Enable.IN1
Out_Row[0] <= Out_Row[0].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[1] <= Out_Row[1].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[2] <= Out_Row[2].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[3] <= Out_Row[3].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[4] <= Out_Row[4].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[5] <= Out_Row[5].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[6] <= Out_Row[6].DB_MAX_OUTPUT_PORT_TYPE
Out_Row[7] <= Out_Row[7].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[0] <= Out_Column[0].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[1] <= Out_Column[1].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[2] <= Out_Column[2].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[3] <= Out_Column[3].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[4] <= Out_Column[4].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[5] <= Out_Column[5].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[6] <= Out_Column[6].DB_MAX_OUTPUT_PORT_TYPE
Out_Column[7] <= Out_Column[7].DB_MAX_OUTPUT_PORT_TYPE
isReady <= comb.DB_MAX_OUTPUT_PORT_TYPE
isEnd <= comb.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Row_Column_Counter:Row_Column_Counter_inst0|Counter:Column_counter
CLK => buffer[0].CLK
CLK => buffer[1].CLK
CLK => buffer[2].CLK
CLK => buffer[3].CLK
CLK => buffer[4].CLK
CLK => buffer[5].CLK
CLK => buffer[6].CLK
CLK => buffer[7].CLK
Reset => buffer[0].PRESET
Reset => buffer[1].PRESET
Reset => buffer[2].PRESET
Reset => buffer[3].PRESET
Reset => buffer[4].PRESET
Reset => buffer[5].PRESET
Reset => buffer[6].PRESET
Reset => buffer[7].PRESET
Enable => buffer[0].ENA
Enable => buffer[7].ENA
Enable => buffer[6].ENA
Enable => buffer[5].ENA
Enable => buffer[4].ENA
Enable => buffer[3].ENA
Enable => buffer[2].ENA
Enable => buffer[1].ENA
Output[0] <= buffer[0].DB_MAX_OUTPUT_PORT_TYPE
Output[1] <= buffer[1].DB_MAX_OUTPUT_PORT_TYPE
Output[2] <= buffer[2].DB_MAX_OUTPUT_PORT_TYPE
Output[3] <= buffer[3].DB_MAX_OUTPUT_PORT_TYPE
Output[4] <= buffer[4].DB_MAX_OUTPUT_PORT_TYPE
Output[5] <= buffer[5].DB_MAX_OUTPUT_PORT_TYPE
Output[6] <= buffer[6].DB_MAX_OUTPUT_PORT_TYPE
Output[7] <= buffer[7].DB_MAX_OUTPUT_PORT_TYPE
Overflow <= WideAnd0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Row_Column_Counter:Row_Column_Counter_inst0|Counter:Row_counter
CLK => buffer[0].CLK
CLK => buffer[1].CLK
CLK => buffer[2].CLK
CLK => buffer[3].CLK
CLK => buffer[4].CLK
CLK => buffer[5].CLK
CLK => buffer[6].CLK
CLK => buffer[7].CLK
Reset => buffer[0].PRESET
Reset => buffer[1].PRESET
Reset => buffer[2].PRESET
Reset => buffer[3].PRESET
Reset => buffer[4].PRESET
Reset => buffer[5].PRESET
Reset => buffer[6].PRESET
Reset => buffer[7].PRESET
Enable => buffer[0].ENA
Enable => buffer[7].ENA
Enable => buffer[6].ENA
Enable => buffer[5].ENA
Enable => buffer[4].ENA
Enable => buffer[3].ENA
Enable => buffer[2].ENA
Enable => buffer[1].ENA
Output[0] <= buffer[0].DB_MAX_OUTPUT_PORT_TYPE
Output[1] <= buffer[1].DB_MAX_OUTPUT_PORT_TYPE
Output[2] <= buffer[2].DB_MAX_OUTPUT_PORT_TYPE
Output[3] <= buffer[3].DB_MAX_OUTPUT_PORT_TYPE
Output[4] <= buffer[4].DB_MAX_OUTPUT_PORT_TYPE
Output[5] <= buffer[5].DB_MAX_OUTPUT_PORT_TYPE
Output[6] <= buffer[6].DB_MAX_OUTPUT_PORT_TYPE
Output[7] <= buffer[7].DB_MAX_OUTPUT_PORT_TYPE
Overflow <= WideAnd0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Row_Column_Counter:Row_Column_Counter_inst0|Comparator:Comparator_inst0
Input[0] => LessThan0.IN16
Input[1] => LessThan0.IN15
Input[2] => LessThan0.IN14
Input[3] => LessThan0.IN13
Input[4] => LessThan0.IN12
Input[5] => LessThan0.IN11
Input[6] => LessThan0.IN10
Input[7] => LessThan0.IN9
Invalid <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Loader:a1|Row_Column_Counter:Row_Column_Counter_inst0|Comparator:Comparator_inst1
Input[0] => LessThan0.IN16
Input[1] => LessThan0.IN15
Input[2] => LessThan0.IN14
Input[3] => LessThan0.IN13
Input[4] => LessThan0.IN12
Input[5] => LessThan0.IN11
Input[6] => LessThan0.IN10
Input[7] => LessThan0.IN9
Invalid <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2
P0[0] => P0[0].IN1
P0[1] => P0[1].IN1
P0[2] => P0[2].IN1
P0[3] => P0[3].IN1
P0[4] => P0[4].IN1
P0[5] => P0[5].IN1
P0[6] => P0[6].IN1
P0[7] => P0[7].IN1
P1[0] => P1[0].IN1
P1[1] => P1[1].IN1
P1[2] => P1[2].IN1
P1[3] => P1[3].IN1
P1[4] => P1[4].IN1
P1[5] => P1[5].IN1
P1[6] => P1[6].IN1
P1[7] => P1[7].IN1
P2[0] => P2[0].IN1
P2[1] => P2[1].IN1
P2[2] => P2[2].IN1
P2[3] => P2[3].IN1
P2[4] => P2[4].IN1
P2[5] => P2[5].IN1
P2[6] => P2[6].IN1
P2[7] => P2[7].IN1
P3[0] => P3[0].IN1
P3[1] => P3[1].IN1
P3[2] => P3[2].IN1
P3[3] => P3[3].IN1
P3[4] => P3[4].IN1
P3[5] => P3[5].IN1
P3[6] => P3[6].IN1
P3[7] => P3[7].IN1
P4[0] => ~NO_FANOUT~
P4[1] => ~NO_FANOUT~
P4[2] => ~NO_FANOUT~
P4[3] => ~NO_FANOUT~
P4[4] => ~NO_FANOUT~
P4[5] => ~NO_FANOUT~
P4[6] => ~NO_FANOUT~
P4[7] => ~NO_FANOUT~
P5[0] => P5[0].IN1
P5[1] => P5[1].IN1
P5[2] => P5[2].IN1
P5[3] => P5[3].IN1
P5[4] => P5[4].IN1
P5[5] => P5[5].IN1
P5[6] => P5[6].IN1
P5[7] => P5[7].IN1
P6[0] => P6[0].IN1
P6[1] => P6[1].IN1
P6[2] => P6[2].IN1
P6[3] => P6[3].IN1
P6[4] => P6[4].IN1
P6[5] => P6[5].IN1
P6[6] => P6[6].IN1
P6[7] => P6[7].IN1
P7[0] => P7[0].IN1
P7[1] => P7[1].IN1
P7[2] => P7[2].IN1
P7[3] => P7[3].IN1
P7[4] => P7[4].IN1
P7[5] => P7[5].IN1
P7[6] => P7[6].IN1
P7[7] => P7[7].IN1
P8[0] => P8[0].IN1
P8[1] => P8[1].IN1
P8[2] => P8[2].IN1
P8[3] => P8[3].IN1
P8[4] => P8[4].IN1
P8[5] => P8[5].IN1
P8[6] => P8[6].IN1
P8[7] => P8[7].IN1
T[0] => T[0].IN2
T[1] => T[1].IN2
T[2] => T[2].IN2
T[3] => T[3].IN2
T[4] => T[4].IN2
T[5] => T[5].IN2
T[6] => T[6].IN2
T[7] => T[7].IN2
Dop <= na0.DB_MAX_OUTPUT_PORT_TYPE
Gradient[0] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[1] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[2] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[3] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[4] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[5] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[6] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE
Gradient[7] <= Gradient.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft0
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft1
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft2
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft3
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft5
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft6
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft7
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|shift2:sft8
A[0] => ~NO_FANOUT~
A[1] => ~NO_FANOUT~
A[2] => S[0].DATAIN
A[3] => S[1].DATAIN
A[4] => S[2].DATAIN
A[5] => S[3].DATAIN
A[6] => S[4].DATAIN
A[7] => S[5].DATAIN
S[0] <= A[2].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= A[3].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= A[4].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= A[5].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= A[6].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= A[7].DB_MAX_OUTPUT_PORT_TYPE
S[6] <= <GND>
S[7] <= <GND>


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad0
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad1
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad2
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad3
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad4
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad5
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad6
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Adder:ad7
Cin => Add1.IN18
A[0] => Add0.IN8
A[1] => Add0.IN7
A[2] => Add0.IN6
A[3] => Add0.IN5
A[4] => Add0.IN4
A[5] => Add0.IN3
A[6] => Add0.IN2
A[7] => Add0.IN1
B[0] => Add0.IN16
B[1] => Add0.IN15
B[2] => Add0.IN14
B[3] => Add0.IN13
B[4] => Add0.IN12
B[5] => Add0.IN11
B[6] => Add0.IN10
B[7] => Add0.IN9
S[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su0
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su1
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su2
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su3
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|MUX:mu0
A0[0] => Y.DATAA
A0[1] => Y.DATAA
A0[2] => Y.DATAA
A0[3] => Y.DATAA
A0[4] => Y.DATAA
A0[5] => Y.DATAA
A0[6] => Y.DATAA
A0[7] => Y.DATAA
A1[0] => Y.DATAB
A1[1] => Y.DATAB
A1[2] => Y.DATAB
A1[3] => Y.DATAB
A1[4] => Y.DATAB
A1[5] => Y.DATAB
A1[6] => Y.DATAB
A1[7] => Y.DATAB
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
Y[0] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[1] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[2] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[3] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[4] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[5] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[6] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[7] <= Y.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|MUX:mu1
A0[0] => Y.DATAA
A0[1] => Y.DATAA
A0[2] => Y.DATAA
A0[3] => Y.DATAA
A0[4] => Y.DATAA
A0[5] => Y.DATAA
A0[6] => Y.DATAA
A0[7] => Y.DATAA
A1[0] => Y.DATAB
A1[1] => Y.DATAB
A1[2] => Y.DATAB
A1[3] => Y.DATAB
A1[4] => Y.DATAB
A1[5] => Y.DATAB
A1[6] => Y.DATAB
A1[7] => Y.DATAB
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
S => Y.OUTPUTSELECT
Y[0] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[1] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[2] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[3] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[4] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[5] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[6] <= Y.DB_MAX_OUTPUT_PORT_TYPE
Y[7] <= Y.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su4
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Datapath:Datapath_inst0|Gradient:a2|Subtractor:su5
A[0] => Add0.IN16
A[1] => Add0.IN15
A[2] => Add0.IN14
A[3] => Add0.IN13
A[4] => Add0.IN12
A[5] => Add0.IN11
A[6] => Add0.IN10
A[7] => Add0.IN9
B[0] => Add0.IN8
B[1] => Add0.IN7
B[2] => Add0.IN6
B[3] => Add0.IN5
B[4] => Add0.IN4
B[5] => Add0.IN3
B[6] => Add0.IN2
B[7] => Add0.IN1
S[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
S[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
Cout <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|Sobel|Controller:Controller_inst0
CLK => CLK.IN1
Start => next_state.DATAB
isEnd => next_state.DATAB
Reset <= Equal3.DB_MAX_OUTPUT_PORT_TYPE
Enable <= Enable.DB_MAX_OUTPUT_PORT_TYPE
Finish <= Equal6.DB_MAX_OUTPUT_PORT_TYPE
current_state[0] <= State:State_inst0.port2
current_state[1] <= State:State_inst0.port2


|Sobel|Controller:Controller_inst0|State:State_inst0
CLK => current_state[0]~reg0.CLK
CLK => current_state[1]~reg0.CLK
next_state[0] => current_state[0]~reg0.DATAIN
next_state[1] => current_state[1]~reg0.DATAIN
current_state[0] <= current_state[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
current_state[1] <= current_state[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE


