n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 195.062;
av .compile_point_starttime_stamp "Sat May 25 10:02:58 2024";
av .compile_point_endtime_stamp "Sat May 25 10:06:13 2024";
av .compile_point_realtime_used 194.988;
