# HPS Driver para Coprocessador de Zoom em FPGA (DE1-SoC)

## Descri√ßao do Projeto

Este reposit√≥rio cont√©m as etapa 2 de um projeto de Sistemas Digitais, focado na cria√ß√£o de um driver de software para um coprocessador de redimensionamento de imagens (zoom in/out) implementado em uma FPGA (DE1-SoC).

O foco principal √© a **interface hardware-software** (HPS-FPGA), a cria√ß√£o de uma **API em Assembly (ARMv7-A)** para controle, e uma **aplica√ß√£o em C** (rodando em Linux embarcado) para orquestrar as opera√ß√µes.

### üîó Reposit√≥rio da Etapa 1 (Hardware-Only)
O coprocessador em Verilog (Etapa 1), que √© controlado por este software, pode ser encontrado no reposit√≥rio:
* **[Digital Zoom: Image Resizing with FPGA in Verilog (DE1-SoC)](https://github.com/antoniomedeiross/image_processing_fpga)**

---

## Sum√°rio

## Vis√£o Geral do Sistema

Este projeto implementa um coprocessador de zoom digital na FPGA, controlado por uma aplica√ß√£o C rodando no HPS (Processador ARM). Esta arquitetura h√≠brida (Hardware-Software) permite que a l√≥gica de controle e a interface com o usu√°rio (executando no Linux embarcado) sejam flex√≠veis, enquanto o processamento pesado de pixels √© delegado a um hardware dedicado (a ALU de zoom na FPGA), garantindo o desempenho em tempo real.

![Fluxo do Sistema](imagens/diagrama.png)

## Arquitetura da Interface Hardware-Software

A comunica√ß√£o entre o processador ARM (HPS) e a l√≥gica da FPGA (Coprocessador) √© feita via Mem√≥ria Mapeada (MMIO) atrav√©s da ponte AXI.

### Fluxo de Controle

```
[App C (Usu√°rio)] -> [API Assembly (Driver)] -> [Ponte AXI (MMIO)] -> [Perif√©ricos FPGA]
```

### Componentes do Sistema

#### 1. Aplica√ß√£o em C (`main.c`)
- Roda no Linux embarcado no HPS
- Lida com a interface do usu√°rio (menu, scanf)
- Chama as fun√ß√µes da API Assembly (o "driver" do nosso coprocessador)

#### 2. API Assembly (`api_isa.s`)
- Define a "ISA" (Instruction Set Architecture) do nosso coprocessador
- Recebe ponteiros e valores do C
- Gerencia a mem√≥ria (recebe o ponteiro para o arquivo .bin na DDR3, usa mmap para acessar a ponte)
- Executa as instru√ß√µes ARM (`str`, `ldr`, `dmb`) para escrever/ler diretamente nos endere√ßos f√≠sicos dos perif√©ricos na FPGA

#### 3. Perif√©ricos FPGA (no Qsys)
- **`onchip_memory2_1`** (RAM Dual-Port): Armazena a imagem fonte (160x120). √â escrita pelo HPS (via `api_load_image`) e lida pela ALU
- **`pio_10bits`** (PIO Output): Recebe o valor de configura√ß√£o (tipo_alg + fator_zoom). Este √© o principal "registrador de controle" da nossa API
- **`pio_reset_alu`** (PIO Output): Recebe o pulso de trigger para iniciar o processamento
- **`onchip_memory_bloco_ram`** (RAM Dual-Port): Armazena a imagem de sa√≠da (640x480). √â escrita pela ALU e lida pelo `vga_driver`

## Evolu√ß√£o do Projeto: Do Problema 1 ao Problema 2

Para construir a arquitetura final, foi necess√°rio realizar uma migra√ß√£o significativa do design original (Problema 1), que era 100% em hardware e controlado por bot√µes f√≠sicos.

### Migra√ß√£o do Controle (De Bot√µes F√≠sicos para API Assembly)

A mudan√ßa mais cr√≠tica foi substituir o controle f√≠sico por um controle l√≥gico via software. Isso foi um requisito fundamental da Etapa 2, que pedia uma API para substituir as opera√ß√µes de chaves e bot√µes.

| Caracter√≠stica | ANTES (Problema 1 / `main.v`) | DEPOIS (Problema 2 / `ghrd_top.v`) |
|----------------|-------------------------------|-------------------------------------|
| **M√≥dulo de Controle** | `botoes_module` | `soc_system u0 (HPS + PIOs)` |
| **Fonte do Controle** | `input but_zoom_in`<br>`input but_zoom_out`<br>`input [7:0] switches` | `wire [9:0] saida_pio`<br>`wire start_alu_hps` |
| **Conex√£o com a ALU** | `.zoom_enable(prop_zoom)`<br>`.tipo_alg(switches[6:3])` | `.control_data_in(saida_pio)`<br>`.reset(reset_alu_hps)` |
| **Quem decide?** | O usu√°rio, apertando bot√µes f√≠sicos | O Processador HPS, escrevendo dados no PIO |

O c√≥digo reflete isso: a ALU n√£o escuta mais os bot√µes, mas sim os 'wires' `saida_pio` e `reset_alu_hps`, que s√£o controlados pela nossa API Assembly.

### Migra√ß√£o da Fonte da Imagem (De ROM Est√°tica para RAM Din√¢mica)

O segundo desafio era o requisito da Etapa 3 de carregar uma imagem de um arquivo BITMAP. O design original (Problema 1) usava uma ROM (`ram rom_inst`) inicializada com um arquivo .mif, tornando imposs√≠vel carregar uma imagem dinamicamente.

- **ANTES**: A ALU lia de uma `ram rom_inst` definida em Verilog
- **DEPOIS**: A `ram rom_inst` foi removida. A ALU agora se conecta √† `onchip_memory2_1` dentro do `soc_system`

Esta mem√≥ria On-Chip √© Dual-Port, o que significa que o HPS (nosso software C) pode escrever a imagem BITMAP nela, enquanto a ALU (nosso hardware Verilog) pode ler dela para fazer o processamento. Isso resolveu perfeitamente o requisito de carregamento din√¢mico de imagens.


## API da ISA em Assembly

A API do coprocessador foi desenvolvida inteiramente em **Assembly ARM** para fornecer controle direto sobre o hardware da FPGA atrav√©s da ponte Lightweight HPS-FPGA. A arquitetura implementa uma camada de abstra√ß√£o de hardware (HAL - Hardware Abstraction Layer) que encapsula a ISA (Instruction Set Architecture) do coprocessador de processamento de imagens.


## Fun√ß√µes Principais

### 1. Inicializa√ß√£o e Finaliza√ß√£o

#### `iniciar_coprocessador()`
Prepara o sistema para comunica√ß√£o com a FPGA:
- Abre `/dev/mem` para acesso √† mem√≥ria f√≠sica
- Mapeia a ponte Lightweight HPS-FPGA (base: `0xFF200000`, span: `192KB`)
- Salva endere√ßo virtual mapeado para acesso posterior
- Utiliza syscalls Linux: `open` (SVC 5) e `mmap2` (SVC 192)

**Exemplo de uso:**
```c
iniciar_coprocessador();
```

#### `encerrar_coprocessador()`
Libera recursos do sistema:
- Desmapeia mem√≥ria com `munmap` (SVC 91)
- Fecha `/dev/mem` com `close` (SVC 6)

**Exemplo de uso:**
```c
encerrar_coprocessador();
```

---

### 2. Transfer√™ncia de Dados

#### `carregar_imagem(unsigned char *buffer_hps, int tamanho)`
Transfere imagem da mem√≥ria DDR3 do HPS para a mem√≥ria on-chip da FPGA.

**Otimiza√ß√µes implementadas:**
- Transfer√™ncia em blocos de 4 bytes (words) quando endere√ßos est√£o alinhados
- Fallback para transfer√™ncia byte-a-byte se necess√°rio
- Uso de `DSB` (Data Synchronization Barrier) para garantir conclus√£o das escritas

**Fluxo de transfer√™ncia:**

```mermaid
graph LR
    A[DDR3 - HPS] -->|LDR R3, R4| B[Registrador R3]
    B -->|STR R3, R5| C[FPGA On-Chip Memory]
```
**Par√¢metros:**
- `buffer_hps`: Ponteiro para buffer na mem√≥ria do HPS
- `tamanho`: N√∫mero de bytes (19.200 para imagens 160x120)

**Exemplo de uso:**
```c
unsigned char *imagem = malloc(19200);
// ... ler arquivo para 'imagem' ...
carregar_imagem(imagem, 19200);
```

**Desempenho:**
- 4.800 opera√ß√µes de 4 bytes (quando alinhado)
- Tempo estimado: ~0.2 ms para 19.200 bytes
- Throughput: ~100 MB/s via ponte Lightweight

#### `limpar_imagem()`
Zera toda a mem√≥ria de imagem na FPGA (19.200 bytes).

---

### 3. ISA do Coprocessador (Fun√ß√µes de Alto N√≠vel)

A ISA √© exposta atrav√©s de **9 fun√ß√µes sem√¢nticas** que encapsulam os opcodes do hardware:

| Fun√ß√£o | Opcode | Decimal | Opera√ß√£o  | Sa√≠da |
|--------|--------|---------|-----------|-------|
| `api_bypass()` | 0000000000 | 0 | Sem zoom (1X) | 160x120 |
| `api_media_0_5x()` | 0000001011 | 11 | Redu√ß√£o por m√©dia | 80x60 |
| `api_media_0_25x()` | 0000001100 | 12 | Redu√ß√£o por m√©dia | 40x30 |
| `api_vizinho_2x()` | 0000010001 | 17 | Amplia√ß√£o por vizinho | 320x240 |
| `api_vizinho_4x()` | 0000010010 | 18 | Amplia√ß√£o por vizinho | 640x480 |
| `api_vizinho_0_5x()` | 0000011011 | 27 | Redu√ß√£o por vizinho | 80x60 |
| `api_vizinho_0_25x()` | 0000011100 | 28 | Redu√ß√£o por vizinho | 40x30 |
| `api_replicacao_2x()` | 0000100001 | 33 | Amplia√ß√£o por replica√ß√£o | 320x240 |
| `api_replicacao_4x()` | 0000100010 | 34 | Amplia√ß√£o por replica√ß√£o | 640x480 |

#### Exemplo de Implementa√ß√£o (Assembly):
```assembly
api_vizinho_2x:
    PUSH    {LR}
    MOV     R0, #17          @ Carrega opcode 17
    BL      processar_imagem @ Chama fun√ß√£o interna
    POP     {PC}
```

#### Exemplo de Uso (C):
```c
// Aplicar zoom 2X por vizinho mais pr√≥ximo
api_vizinho_2x();

// Reduzir imagem para 0.5X usando m√©dia
api_media_0_5x();
```

---

### 4. Fun√ß√µes Internas (Low-Level)

Estas fun√ß√µes **n√£o s√£o expostas** ao c√≥digo C, sendo utilizadas internamente pela API:

#### `escrever_config(int valor_config)`
- Escreve valor no PIO de configura√ß√£o (10 bits, offset `0x8010`)
- Aplica m√°scara `0x3FF` para garantir 10 bits
- Usa `DSB` para sincroniza√ß√£o

#### `enviar_star()`
- Gera pulso de trigger no PIO de start (offset `0x8000`)
- Sequ√™ncia: `1 ‚Üí delay ~1¬µs ‚Üí 0`
- Inicia processamento no coprocessador

#### `processar_imagem(int operacao)`
- Fun√ß√£o auxiliar que combina `escrever_config` + `enviar_start`
- Recebe opcode em R0
- Utilizada pelas fun√ß√µes de alto n√≠vel

---

### Mapeamento de Mem√≥ria

**Endere√ßos F√≠sicos:**
- Ponte Lightweight: `0xFF200000` - `0xFF22FFFF` (192 KB)
- Mem√≥ria On-Chip: Offset `0x0000` (19.200 bytes)
- PIO Config: Offset `0x8010` (registrador de 32 bits)
- PIO Start: Offset `0x8000` (registrador de 32 bits)

### Como o Mapeamento Funciona

1. O programa abre o arquivo especial `/dev/mem`, que d√° acesso √† mem√≥ria f√≠sica do sistema.  
2. A fun√ß√£o `mmap()` associa a faixa f√≠sica `0xFF200000` (ponte Lightweight HPS‚ÄìFPGA) a um endere√ßo virtual no espa√ßo do processo.  
3. O Kernel configura a MMU e retorna esse endere√ßo virtual, salvo em `FPGA_VIRTUAL_ADDR`.  
4. A partir desse endere√ßo base, o software acessa cada componente do coprocessador somando **offsets**:
| Ponteiro             | Offset   | Fun√ß√£o                          |
   |----------------------|----------|----------------------------------|
   | `IMAGE_MEM_ptr`      | `0x0000` | Mem√≥ria On-Chip (imagem)         |
   | `RESET_PIO_ptr`      | `0x8000` | Controle de start                |
   | `CONFIG_PIO_ptr`     | `0x8010` | Configura√ß√£o da opera√ß√£o         |
   
Com isso, o programa manipula diretamente o hardware apenas escrevendo ou lendo valores em ponteiros normais, sem precisar de drivers espec√≠ficos.


**Fluxo de Mapeamento:**

```mermaid
graph TD
    A(["Endere√ßo F√≠sico<br>0xFF200000"]) -->|"mmap2()"| B(["Endere√ßo Virtual<br>FPGA_VIRTUAL_ADDR"])
    B --> C(["IMAGE_MEM_ptr<br>(offset 0x0000)"])
    B --> D(["RESET_PIO_ptr<br>(offset 0x8000)"])
    B --> E(["CONFIG_PIO_ptr<br>(offset 0x8010)"])
```

### Encerrando o Mapeamento
Ao final da execu√ß√£o do programa, √© necess√°rio liberar a regi√£o mapeada e desfazer a associa√ß√£o entre os espa√ßos de endere√ßamento virtual e f√≠sico.
A fun√ß√£o `munmap()` realiza essa tarefa, sendo o ‚Äúoposto‚Äù do `mmap()`.
Ela informa ao sistema operacional que o programa **n√£o precisa mais acessar** aquele trecho de mem√≥ria f√≠sica.  
Isso evita vazamentos de mem√≥ria e garante que os recursos de hardware sejam liberados corretamente.

O uso √© simples:

```c 
munmap(fpga_virtual_addr, span);
close(fd_mem);
```

---


## Formato da Instru√ß√£o (10 bits)

A configura√ß√£o enviada ao coprocessador segue o formato abaixo:

![diagrama do formato da instru√ß√£o](imagens/opcode.png)

---

## Vantagens da Implementa√ß√£o em Assembly

### 1. **Controle Total do Hardware**
- Acesso direto via syscalls Linux (SVC)
- Manipula√ß√£o precisa de registradores
- Controle de barreiras de mem√≥ria (DSB)

### 2. **Desempenho Otimizado**
- Transfer√™ncia de dados word-aligned (4 bytes)
- Sem overhead de chamadas de biblioteca
- Execu√ß√£o direta no processador ARM Cortex-A9

### 3. **Encapsulamento da ISA**
- Opcodes definidos apenas no Assembly
- Interface C limpa e sem√¢ntica
- Facilita manuten√ß√£o e extens√£o

---

## Como Compilar e Executar

Este projeto √© compilado e executado **diretamente no sistema Linux embarcado na DE1-SoC**.

### 1. Preparar os Arquivos
Baixe esse reposit√≥rio, em seguida copie os seguintes arquivos para um diret√≥rio na sua placa DE1-SoC (ex: via `ssh` ou pen drive):

1.  `main.c` (C√≥digo C principal)
2.  `coprocessador.s` (API em Assembly)
3.  `coprocessador.h` (O header das fun√ß√µes em assembly)
4.  `saida_cinza.bin` (imagem de teste)
5.  `makefile` (Arquivo Makefile que ajuda na compila√ß√£o)

### 2. Compilar no quartus
Utilizando o quatus II, compile e exxecute o arquivo .qsys dispon√≠vel nesse reposit√≥rio.

### 3. Compilar na Placa
No terminal da DE1-SoC, navegue at√© o diret√≥rio dos arquivos e execute:

```bash
# Compila o C e o Assembly juntos, linkando-os e roda o execut√°vel em seguida
make run 
