格雷码编码器
===

简介
---
在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code）。在数字系统中，常要求代码按一定顺序变化。例如，按自然数递增计数，若采用8421码，则数0111变到1000时四位均要变化，而在实际电路中，4位的变化不可能绝对同时发生，则计数中可能出现短暂的其它代码（1100、1111等）。在特定情况下可能导致电路状态错误或输入错误。使用格雷码可以避免这种错误。

对应表如下：
| 十进制数字 | 格雷码 |
| ---------- | ------ |
| 0          | 000    |
| 1          | 001    |
| 2          | 011    |
| 3          | 010    |
| 4          | 110    |
| 5          | 111    |
| 6          | 101    |
| 7          | 100    |

本模块设计了一个从8位的独热码到3位格雷码的编码器。

该电路有1个8位的输入a，最多同时有1个位为1。有一个3位的输出out，给出的是a对应的格雷码。

测试用例与参考输出
---

| 序号 | a         | out |
| ---- | --------- | --- |
| 1    | 0000_0000 | 000 |
| 2    | 0000_0001 | 000 |
| 3    | 0000_0010 | 001 |
| 4    | 0000_0100 | 011 |
| 5    | 0000_1000 | 010 |
| 6    | 0001_0000 | 110 |
| 7    | 0010_0000 | 111 |
| 8    | 0100_0000 | 101 |
| 9    | 1000_0000 | 100 |

参考代码
---
参见 https://github.com/wkxfudan/verilog_case/Encoder