Fitter report for rv32i_core_udp
Tue Apr 30 23:54:21 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 30 23:54:21 2019           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; rv32i_core_udp                                  ;
; Top-level Entity Name              ; rv32i_top                                       ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,554 / 10,320 ( 44 % )                         ;
;     Total combinational functions  ; 4,334 / 10,320 ( 42 % )                         ;
;     Dedicated logic registers      ; 1,463 / 10,320 ( 14 % )                         ;
; Total registers                    ; 1468                                            ;
; Total pins                         ; 16 / 180 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 26,624 / 423,936 ( 6 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Fitter Initial Placement Seed                                              ; 3                                     ; 1                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
;     Processor 3            ;   2.5%      ;
;     Processor 4            ;   2.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                 ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                  ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[0] ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[0]~_Duplicate_1 ; Q                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[0] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_TXD[0]~output                                                                   ; I                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[1] ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[1]~_Duplicate_1 ; Q                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[1] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_TXD[1]~output                                                                   ; I                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[2] ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[2]~_Duplicate_1 ; Q                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[2] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_TXD[2]~output                                                                   ; I                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[3] ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[3]~_Duplicate_1 ; Q                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[3] ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_TXD[3]~output                                                                   ; I                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|txen       ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|txen~_Duplicate_1       ; Q                ;                       ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|txen       ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_TXEN~output                                                                     ; I                ;                       ;
+----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5965 ) ; 0.00 % ( 0 / 5965 )        ; 0.00 % ( 0 / 5965 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5965 ) ; 0.00 % ( 0 / 5965 )        ; 0.00 % ( 0 / 5965 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5955 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rv32i_core_udp.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,554 / 10,320 ( 44 % )   ;
;     -- Combinational with no register       ; 3091                      ;
;     -- Register only                        ; 220                       ;
;     -- Combinational with a register        ; 1243                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2363                      ;
;     -- 3 input functions                    ; 1224                      ;
;     -- <=2 input functions                  ; 747                       ;
;     -- Register only                        ; 220                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3410                      ;
;     -- arithmetic mode                      ; 924                       ;
;                                             ;                           ;
; Total registers*                            ; 1,468 / 11,172 ( 13 % )   ;
;     -- Dedicated logic registers            ; 1,463 / 10,320 ( 14 % )   ;
;     -- I/O registers                        ; 5 / 852 ( < 1 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 329 / 645 ( 51 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 16 / 180 ( 9 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 5 / 46 ( 11 % )           ;
; Total block memory bits                     ; 26,624 / 423,936 ( 6 % )  ;
; Total block memory implementation bits      ; 46,080 / 423,936 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 3                         ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 19.5% / 18.6% / 20.6%     ;
; Peak interconnect usage (total/H/V)         ; 29.5% / 27.8% / 31.8%     ;
; Maximum fan-out                             ; 1078                      ;
; Highest non-global fan-out                  ; 291                       ;
; Total fan-out                               ; 19610                     ;
; Average fan-out                             ; 3.26                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4554 / 10320 ( 44 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 3091                  ; 0                              ;
;     -- Register only                        ; 220                   ; 0                              ;
;     -- Combinational with a register        ; 1243                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2363                  ; 0                              ;
;     -- 3 input functions                    ; 1224                  ; 0                              ;
;     -- <=2 input functions                  ; 747                   ; 0                              ;
;     -- Register only                        ; 220                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3410                  ; 0                              ;
;     -- arithmetic mode                      ; 924                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1468                  ; 0                              ;
;     -- Dedicated logic registers            ; 1463 / 10320 ( 14 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 10                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 329 / 645 ( 51 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 16                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 26624                 ; 0                              ;
; Total RAM block bits                        ; 46080                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 5 / 46 ( 10 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 1 / 12 ( 8 % )                 ;
; Double Data Rate I/O output circuitry       ; 5 / 185 ( 2 % )       ; 0 / 185 ( 0 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1135                  ; 3                              ;
;     -- Registered Input Connections         ; 1074                  ; 0                              ;
;     -- Output Connections                   ; 3                     ; 1135                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19649                 ; 1144                           ;
;     -- Registered Connections               ; 6710                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1138                           ;
;     -- hard_block:auto_generated_inst       ; 1138                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 3                              ;
;     -- Output Ports                         ; 6                     ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; E_RXC    ; A13   ; 7        ; 30           ; 24           ; 7            ; 225                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXDV   ; A15   ; 7        ; 21           ; 24           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXD[0] ; E10   ; 7        ; 28           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXD[1] ; B14   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXD[2] ; A14   ; 7        ; 28           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXD[3] ; B13   ; 7        ; 30           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; E_RXER   ; F11   ; 7        ; 23           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; E_TXC    ; D11   ; 7        ; 32           ; 24           ; 21           ; 171                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; rst      ; E16   ; 6        ; 34           ; 12           ; 7            ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; sys_clk  ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; E_RESET  ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_TXD[0] ; C11   ; 7        ; 23           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_TXD[1] ; B12   ; 7        ; 25           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_TXD[2] ; A12   ; 7        ; 25           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_TXD[3] ; B11   ; 7        ; 25           ; 24           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_TXEN   ; C14   ; 7        ; 32           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 17 ( 24 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 14 / 26 ( 54 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; E_TXD[2]                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; E_RXC                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; E_RXD[2]                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; E_RXDV                                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; E_TXD[3]                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; E_TXD[1]                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; E_RXD[3]                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; E_RXD[1]                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; E_TXD[0]                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; E_TXEN                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; E_TXC                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; E_RESET                                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; E_RXD[0]                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; rst                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; E_RXER                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------+
; Name                          ; sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------+
; SDC pin name                  ; sys_pll_inst0|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                           ;
; Compensate clock              ; clock0                                                                           ;
; Compensated input/output pins ; --                                                                               ;
; Switchover type               ; --                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                                        ;
; VCO post scale K counter      ; 2                                                                                ;
; VCO frequency control         ; Auto                                                                             ;
; VCO phase shift step          ; 208 ps                                                                           ;
; VCO multiply                  ; --                                                                               ;
; VCO divide                    ; --                                                                               ;
; Freq min lock                 ; 25.0 MHz                                                                         ;
; Freq max lock                 ; 54.18 MHz                                                                        ;
; M VCO Tap                     ; 0                                                                                ;
; M Initial                     ; 1                                                                                ;
; M value                       ; 12                                                                               ;
; N value                       ; 1                                                                                ;
; Charge pump current           ; setting 1                                                                        ;
; Loop filter resistance        ; setting 27                                                                       ;
; Loop filter capacitance       ; setting 0                                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                               ;
; Bandwidth type                ; Medium                                                                           ;
; Real time reconfigurable      ; Off                                                                              ;
; Scan chain MIF file           ; --                                                                               ;
; Preserve PLL counter order    ; Off                                                                              ;
; PLL location                  ; PLL_1                                                                            ;
; Inclk0 signal                 ; sys_clk                                                                          ;
; Inclk1 signal                 ; --                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ;
; Inclk1 signal type            ; --                                                                               ;
+-------------------------------+----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; sys_pll_inst0|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; E_RESET  ; Missing drive strength ;
+----------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                ; Entity Name                 ; Library Name ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |rv32i_top                                                                   ; 4554 (45)   ; 1463 (29)                 ; 5 (5)         ; 26624       ; 5    ; 0            ; 0       ; 0         ; 16   ; 0            ; 3091 (16)    ; 220 (1)           ; 1243 (29)        ; |rv32i_top                                                                                                                                         ; rv32i_top                   ; work         ;
;    |rv32i_cken:rv32i_cken_inst0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_cken:rv32i_cken_inst0                                                                                                             ; rv32i_cken                  ; rv32i_cken   ;
;       |rv32i_cken_altclkctrl_0:altclkctrl_0|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_cken:rv32i_cken_inst0|rv32i_cken_altclkctrl_0:altclkctrl_0                                                                        ; rv32i_cken_altclkctrl_0     ; rv32i_cken   ;
;          |rv32i_cken_altclkctrl_0_sub:rv32i_cken_altclkctrl_0_sub_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_cken:rv32i_cken_inst0|rv32i_cken_altclkctrl_0:altclkctrl_0|rv32i_cken_altclkctrl_0_sub:rv32i_cken_altclkctrl_0_sub_component      ; rv32i_cken_altclkctrl_0_sub ; rv32i_cken   ;
;    |rv32i_dcache:rv32i_dcache_inst0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_dcache:rv32i_dcache_inst0                                                                                                         ; rv32i_dcache                ; work         ;
;       |altsyncram:altsyncram_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component                                                                         ; altsyncram                  ; work         ;
;          |altsyncram_o3r1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated                                          ; altsyncram_o3r1             ; work         ;
;    |rv32i_icache:rv32i_icache_inst0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_icache:rv32i_icache_inst0                                                                                                         ; rv32i_icache                ; work         ;
;       |altsyncram:altsyncram_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_icache:rv32i_icache_inst0|altsyncram:altsyncram_component                                                                         ; altsyncram                  ; work         ;
;          |altsyncram_k8k1:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_icache:rv32i_icache_inst0|altsyncram:altsyncram_component|altsyncram_k8k1:auto_generated                                          ; altsyncram_k8k1             ; work         ;
;    |rv32i_pipeline:rv32i_pipeline_inst0|                                     ; 3714 (416)  ; 1060 (227)                ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2654 (246)   ; 69 (35)           ; 991 (134)        ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0                                                                                                     ; rv32i_pipeline              ; work         ;
;       |rv32i_PC_mux:PCmux|                                                   ; 192 (192)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 37 (37)          ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_PC_mux:PCmux                                                                                  ; rv32i_PC_mux                ; work         ;
;       |rv32i_alu:ALU_inst0|                                                  ; 714 (714)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 676 (676)    ; 0 (0)             ; 38 (38)          ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_alu:ALU_inst0                                                                                 ; rv32i_alu                   ; work         ;
;       |rv32i_csr_file:csr|                                                   ; 1260 (1260) ; 521 (521)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 708 (708)    ; 20 (20)           ; 532 (532)        ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr                                                                                  ; rv32i_csr_file              ; work         ;
;       |rv32i_ctrl:ctrl|                                                      ; 141 (75)    ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (54)     ; 2 (2)             ; 26 (19)          ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl                                                                                     ; rv32i_ctrl                  ; work         ;
;          |rv32i_all_opcode_decode:rv32i_aopc_deco_inst0|                     ; 65 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (57)      ; 0 (0)             ; 6 (6)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|rv32i_all_opcode_decode:rv32i_aopc_deco_inst0                                       ; rv32i_all_opcode_decode     ; work         ;
;             |rv32i_opcode_decode:rv32i_opcde_inst0|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|rv32i_all_opcode_decode:rv32i_aopc_deco_inst0|rv32i_opcode_decode:rv32i_opcde_inst0 ; rv32i_opcode_decode         ; work         ;
;          |rv32i_mul_div_ctrl:rv32i_MD_ctrl_inst0|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|rv32i_mul_div_ctrl:rv32i_MD_ctrl_inst0                                              ; rv32i_mul_div_ctrl          ; work         ;
;       |rv32i_imm_gen:imm_gen|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_imm_gen:imm_gen                                                                               ; rv32i_imm_gen               ; work         ;
;       |rv32i_mul_div:md|                                                     ; 848 (848)   ; 205 (205)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 643 (643)    ; 0 (0)             ; 205 (205)        ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md                                                                                    ; rv32i_mul_div               ; work         ;
;       |rv32i_regfile:regfile_inst0|                                          ; 93 (93)     ; 88 (88)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (12)           ; 78 (78)          ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0                                                                         ; rv32i_regfile               ; work         ;
;          |altsyncram:data_rtl_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_0                                                   ; altsyncram                  ; work         ;
;             |altsyncram_trd1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_0|altsyncram_trd1:auto_generated                    ; altsyncram_trd1             ; work         ;
;          |altsyncram:data_rtl_1|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_1                                                   ; altsyncram                  ; work         ;
;             |altsyncram_trd1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_1|altsyncram_trd1:auto_generated                    ; altsyncram_trd1             ; work         ;
;       |rv32i_src_a_mux:src_a_mux|                                            ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 22 (22)          ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_src_a_mux:src_a_mux                                                                           ; rv32i_src_a_mux             ; work         ;
;       |rv32i_src_b_mux:src_b_mux|                                            ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |rv32i_top|rv32i_pipeline:rv32i_pipeline_inst0|rv32i_src_b_mux:src_b_mux                                                                           ; rv32i_src_b_mux             ; work         ;
;    |rv32i_udp:rv32i_udp_inst0|                                               ; 793 (0)     ; 373 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 420 (0)      ; 150 (0)           ; 223 (0)          ; |rv32i_top|rv32i_udp:rv32i_udp_inst0                                                                                                               ; rv32i_udp                   ; work         ;
;       |rv32i_crc:rv32i_crc_inst0|                                            ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 32 (32)          ; |rv32i_top|rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0                                                                                     ; rv32i_crc                   ; work         ;
;       |rv32i_iprecieve:rv32i_iprecieve_inst0|                                ; 289 (289)   ; 207 (207)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 147 (147)         ; 60 (60)          ; |rv32i_top|rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0                                                                         ; rv32i_iprecieve             ; work         ;
;       |rv32i_ipsend:rv32i_ipsend_inst0|                                      ; 487 (487)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (331)    ; 3 (3)             ; 153 (153)        ; |rv32i_top|rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0                                                                               ; rv32i_ipsend                ; work         ;
;    |sys_pll:sys_pll_inst0|                                                   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |rv32i_top|sys_pll:sys_pll_inst0                                                                                                                   ; sys_pll                     ; work         ;
;       |altpll:altpll_component|                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |rv32i_top|sys_pll:sys_pll_inst0|altpll:altpll_component                                                                                           ; altpll                      ; work         ;
;          |sys_pll_altpll:auto_generated|                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |rv32i_top|sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated                                                             ; sys_pll_altpll              ; work         ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+----------+----------+---------------+---------------+-----------------------+----------+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+----------+------+
; E_RESET  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; E_RXER   ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; E_TXEN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; E_TXD[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; E_TXD[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; E_TXD[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; E_TXD[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; E_TXC    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; E_RXC    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; rst      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sys_clk  ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; E_RXDV   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; E_RXD[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; E_RXD[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; E_RXD[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; E_RXD[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
+----------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; E_RXER                                                                                                             ;                   ;         ;
; E_TXC                                                                                                              ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|txen~_Duplicate_1                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[0]~_Duplicate_1                           ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[1]~_Duplicate_1                           ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[2]~_Duplicate_1                           ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[3]~_Duplicate_1                           ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|state[0]                                          ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|state[1]                                          ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|state[2]                                          ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|i[0]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|i[1]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|i[2]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|p[0]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|p[1]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|p[2]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|p[4]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|p[3]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[0]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[4]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[1]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[5]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[2]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[6]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[3]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q[3]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q[4]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|j[0]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][28]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][24]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][20]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|j[1]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|j[2]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[4]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[5]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[0]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[1]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[2]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|k[3]                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q[0]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q[1]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q[2]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][17]                                       ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][29]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][25]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][21]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][18]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][30]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][26]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][22]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][19]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][23]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][31]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][27]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|j[3]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|j[4]                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][14]                                       ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][16]                                       ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][0]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][8]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][4]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][12]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[7]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[11]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[15]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[3]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[27]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[23]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[19]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[12]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[0]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[8]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[4]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[16]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[28]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[24]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[20]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][13]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][1]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][9]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][5]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[10]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[6]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[14]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[2]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[26]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[22]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[18]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[13]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[1]                                     ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[9]                                     ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[5]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[17]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[29]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[25]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[21]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][10]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][2]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][14]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][6]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[14]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[2]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[10]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[18]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[30]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[26]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[22]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[9]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[5]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[13]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[1]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[21]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|crcen                                             ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[31]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[25]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[17]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][3]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][15]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][11]                                       ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[2][7]                                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[15]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[3]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[11]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[7]                                     ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[19]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[31]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[27]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[23]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[8]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[4]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[12]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[0]                                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[20]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[30]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[24]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[16]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[2]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[1]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[0]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[3]                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[28]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|crcre                                             ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_crc:rv32i_crc_inst0|Crc[29]                                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|tx_finish                                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[15]_NEW_REG0                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[15]_NEW_REG2                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[15]_NEW_REG4                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[18]_NEW_REG6                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[18]_NEW_REG8                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[14]_NEW_REG10                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[14]_NEW_REG12                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[17]_NEW_REG14                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[13]_NEW_REG16                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[13]_NEW_REG18                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[16]_NEW_REG20                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[12]_NEW_REG22                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[12]_NEW_REG24                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[11]_NEW_REG26                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[11]_NEW_REG28                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[10]_NEW_REG30                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[10]_NEW_REG32                        ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[9]_NEW_REG34                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[9]_NEW_REG36                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[8]_NEW_REG38                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[8]_NEW_REG40                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[7]_NEW_REG42                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|check_buffer[7]_NEW_REG44                         ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|txen                                              ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[0]                                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[1]                                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[2]                                        ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|dataout[3]                                        ; 0                 ; 0       ;
; E_RXC                                                                                                              ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[0]                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[1]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[2]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[3]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[4]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[5]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[6]                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[7]                                 ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[8]                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[9]                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[10]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[11]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[12]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[13]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[14]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[15]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[16]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[17]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[18]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[19]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[20]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[21]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[22]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[23]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[24]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[25]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[26]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[27]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[28]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[29]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[30]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[31]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|rx_finish                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state[0]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state[1]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state[3]                                    ; 1                 ; 0       ;
;      - rv32i_icache:rv32i_icache_inst0|altsyncram:altsyncram_component|altsyncram_k8k1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - rv32i_icache:rv32i_icache_inst0|altsyncram:altsyncram_component|altsyncram_k8k1:auto_generated|ram_block1a7 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state[2]                                    ; 1                 ; 0       ;
;      - icache_wr_addr[0]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[1]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[2]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[3]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[4]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[5]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[6]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[7]                                                                                           ; 0                 ; 0       ;
;      - icache_wr_addr[8]                                                                                           ; 0                 ; 0       ;
;      - rv32i_core_rst_delay                                                                                        ; 1                 ; 0       ;
;      - rv32i_core_rst                                                                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[13]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_rxdv                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_sig                                    ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state_counter[0]                            ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state_counter[1]                            ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state_counter[2]                            ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state_counter[3]                            ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state_counter[4]                            ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[14]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[15]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[16]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[21]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[22]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[23]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[20]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[11]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[18]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[19]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[10]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[17]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[9]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[8]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[12]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[4]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[0]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[0]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[4]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[5]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[6]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[7]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[2]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[3]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[1]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[5]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[6]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data[7]                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[3]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[1]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mydata[2]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_counter[2]                             ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_counter[1]                             ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_counter[0]                             ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[40]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[41]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[42]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[43]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[44]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[45]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[46]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[47]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[49]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[48]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[50]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[51]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[52]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[53]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[54]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[55]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[56]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[57]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[58]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[59]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[60]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[61]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[62]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[63]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[65]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[66]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[67]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[64]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[69]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[70]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[68]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[71]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[72]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[73]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[74]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[75]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[77]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[78]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[76]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[79]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[80]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[81]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[82]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[83]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[84]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[85]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[86]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[87]                                   ; 1                 ; 0       ;
;      - rv32i_core_run                                                                                              ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_rxdv_t                                 ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_sig_t                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[4]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|sig                                         ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[6]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[7]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[5]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[32]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[33]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[34]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[35]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[36]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[37]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[38]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[39]                                   ; 1                 ; 0       ;
;      - rv32i_core_hld                                                                                              ; 1                 ; 0       ;
;      - icache_wr_en                                                                                                ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[4]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[1]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[0]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[3]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[2]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[6]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[5]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[12]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[14]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[13]                                  ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[15]                                  ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[16]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[17]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[18]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[19]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[23]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[21]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[20]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[24]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[22]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[8]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[7]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[10]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[9]                                   ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[25]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[11]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[27]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[26]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[29]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[28]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[31]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[30]                                  ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[24]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[25]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[26]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[27]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[28]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[29]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[30]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[31]                                   ; 1                 ; 0       ;
;      - data_o_valid_reg1                                                                                           ; 0                 ; 0       ;
;      - data_o_valid_reg2                                                                                           ; 0                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[16]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[17]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[18]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[19]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[20]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[21]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[22]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[23]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o_valid                                ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[8]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[9]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[10]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[11]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[12]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[13]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[14]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[15]                                   ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[0]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[1]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[2]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[3]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[4]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[5]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[6]                                    ; 1                 ; 0       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[7]                                    ; 1                 ; 0       ;
; rst                                                                                                                ;                   ;         ;
; sys_clk                                                                                                            ;                   ;         ;
; E_RXDV                                                                                                             ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_rxdv_t                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[4]                                   ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~0                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~1                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[6]                                   ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~2                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[7]                                   ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~3                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[5]                                   ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~4                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~5                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~6                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~7                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|sig~0                                       ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o_valid~0                              ; 0                 ; 6       ;
; E_RXD[0]                                                                                                           ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~1                                 ; 1                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[4]~feeder                            ; 1                 ; 6       ;
; E_RXD[1]                                                                                                           ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~5                                 ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[5]~feeder                            ; 0                 ; 6       ;
; E_RXD[2]                                                                                                           ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~6                                 ; 1                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[6]~feeder                            ; 1                 ; 6       ;
; E_RXD[3]                                                                                                           ;                   ;         ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[7]                                   ; 0                 ; 6       ;
;      - rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|byte_data~7                                 ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; E_RXC                                                                                        ; PIN_A13            ; 225     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; E_RXDV                                                                                       ; PIN_A15            ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; E_TXC                                                                                        ; PIN_D11            ; 171     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                       ; LCCOMB_X28_Y18_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_en_reg~3                                                                                ; LCCOMB_X28_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_en_signal                                                                               ; LCCOMB_X25_Y17_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dmem_wen_reg                                                                                 ; FF_X28_Y18_N5      ; 3       ; Sync. load, Write enable   ; no     ; --                   ; --               ; --                        ;
; icache_wr_addr~11                                                                            ; LCCOMB_X30_Y14_N6  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; icache_wr_en                                                                                 ; FF_X30_Y14_N29     ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                                          ; PIN_E16            ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|PC_DX[31]~1                                              ; LCCOMB_X19_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|csr_rdata_WB[9]~0                                        ; LCCOMB_X19_Y12_N8  ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|always7~2                             ; LCCOMB_X14_Y13_N14 ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|always9~0                             ; LCCOMB_X14_Y13_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|from_host~0                           ; LCCOMB_X16_Y19_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mie~2                                 ; LCCOMB_X18_Y16_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mint~0                                ; LCCOMB_X14_Y12_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mscratch~0                            ; LCCOMB_X16_Y14_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mtime_full~32                         ; LCCOMB_X14_Y19_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mtime_full~34                         ; LCCOMB_X16_Y15_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mtimecmp~26                           ; LCCOMB_X16_Y19_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mtvec~38                              ; LCCOMB_X16_Y14_N20 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|priv_stack~9                          ; LCCOMB_X13_Y14_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|to_host~0                             ; LCCOMB_X16_Y16_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|stall_DX                                 ; LCCOMB_X21_Y12_N6  ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|stall_WB                                 ; LCCOMB_X21_Y12_N24 ; 98      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|wfi_unkilled_WB~0                        ; LCCOMB_X19_Y12_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|a~3                                     ; LCCOMB_X11_Y9_N30  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|counter~10                              ; LCCOMB_X11_Y8_N4   ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|op[1]~0                                 ; LCCOMB_X18_Y12_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|state.s_idle                            ; FF_X12_Y12_N9      ; 140     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|wen_internal~1               ; LCCOMB_X26_Y15_N26 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_rst~0                                                                                  ; LCCOMB_X28_Y18_N14 ; 204     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rv32i_rst~0                                                                                  ; LCCOMB_X28_Y18_N14 ; 292     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|Mux4~0                       ; LCCOMB_X26_Y20_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|Mux7~4                       ; LCCOMB_X26_Y20_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|Selector25~1                 ; LCCOMB_X26_Y19_N28 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|Selector27~3                 ; LCCOMB_X26_Y21_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[0]~0                ; LCCOMB_X26_Y19_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_o[15]~0                 ; LCCOMB_X26_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mymac[40]~3                  ; LCCOMB_X26_Y21_N6  ; 88      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|state[3]                     ; FF_X25_Y19_N17     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Decoder0~1                         ; LCCOMB_X32_Y19_N8  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux100~1                           ; LCCOMB_X32_Y22_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux105~3                           ; LCCOMB_X32_Y23_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux121~2                           ; LCCOMB_X31_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux137~0                           ; LCCOMB_X28_Y22_N22 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux153~1                           ; LCCOMB_X31_Y21_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux44~0                            ; LCCOMB_X32_Y19_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux53~0                            ; LCCOMB_X30_Y20_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux58~8                            ; LCCOMB_X32_Y23_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|Mux90~3                            ; LCCOMB_X28_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|crcen                              ; FF_X30_Y20_N31     ; 59      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|crcre                              ; FF_X30_Y20_N17     ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|q~5                                ; LCCOMB_X32_Y19_N26 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|state[1]                           ; FF_X30_Y20_N11     ; 86      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|state[2]                           ; FF_X31_Y21_N25     ; 82      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                      ; PIN_E1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1078    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; comb~0                    ;
; sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 57      ; Clock                      ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; rst                                                                                                                                                     ; PIN_E16            ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; rv32i_cken:rv32i_cken_inst0|rv32i_cken_altclkctrl_0:altclkctrl_0|rv32i_cken_altclkctrl_0_sub:rv32i_cken_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G3         ; 1078    ; 107                                  ; Global Clock         ; GCLK3            ; comb~0                    ;
; rv32i_rst~0                                                                                                                                             ; LCCOMB_X28_Y18_N14 ; 204     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X27_Y17_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rv32i_icache:rv32i_icache_inst0|altsyncram:altsyncram_component|altsyncram_k8k1:auto_generated|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X27_Y14_N0, M9K_X27_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_0|altsyncram_trd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X27_Y11_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_1|altsyncram_trd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X27_Y13_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,580 / 32,401 ( 23 % ) ;
; C16 interconnects     ; 93 / 1,326 ( 7 % )      ;
; C4 interconnects      ; 4,410 / 21,816 ( 20 % ) ;
; Direct links          ; 936 / 32,401 ( 3 % )    ;
; Global clocks         ; 3 / 10 ( 30 % )         ;
; Local interconnects   ; 2,142 / 10,320 ( 21 % ) ;
; R24 interconnects     ; 89 / 1,289 ( 7 % )      ;
; R4 interconnects      ; 5,242 / 28,186 ( 19 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.84) ; Number of LABs  (Total = 329) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 10                            ;
; 3                                           ; 6                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 3                             ;
; 9                                           ; 9                             ;
; 10                                          ; 5                             ;
; 11                                          ; 5                             ;
; 12                                          ; 7                             ;
; 13                                          ; 13                            ;
; 14                                          ; 8                             ;
; 15                                          ; 26                            ;
; 16                                          ; 217                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.58) ; Number of LABs  (Total = 329) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 64                            ;
; 1 Clock                            ; 234                           ;
; 1 Clock enable                     ; 116                           ;
; 1 Sync. clear                      ; 51                            ;
; 1 Sync. load                       ; 23                            ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.72) ; Number of LABs  (Total = 329) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 7                             ;
; 2                                            ; 6                             ;
; 3                                            ; 11                            ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 18                            ;
; 16                                           ; 59                            ;
; 17                                           ; 16                            ;
; 18                                           ; 21                            ;
; 19                                           ; 19                            ;
; 20                                           ; 22                            ;
; 21                                           ; 10                            ;
; 22                                           ; 16                            ;
; 23                                           ; 11                            ;
; 24                                           ; 12                            ;
; 25                                           ; 5                             ;
; 26                                           ; 9                             ;
; 27                                           ; 12                            ;
; 28                                           ; 11                            ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.24) ; Number of LABs  (Total = 329) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 15                            ;
; 2                                                ; 12                            ;
; 3                                                ; 12                            ;
; 4                                                ; 13                            ;
; 5                                                ; 13                            ;
; 6                                                ; 14                            ;
; 7                                                ; 19                            ;
; 8                                                ; 25                            ;
; 9                                                ; 23                            ;
; 10                                               ; 23                            ;
; 11                                               ; 15                            ;
; 12                                               ; 23                            ;
; 13                                               ; 18                            ;
; 14                                               ; 16                            ;
; 15                                               ; 20                            ;
; 16                                               ; 45                            ;
; 17                                               ; 6                             ;
; 18                                               ; 4                             ;
; 19                                               ; 3                             ;
; 20                                               ; 1                             ;
; 21                                               ; 1                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.65) ; Number of LABs  (Total = 329) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 9                             ;
; 16                                           ; 11                            ;
; 17                                           ; 22                            ;
; 18                                           ; 10                            ;
; 19                                           ; 15                            ;
; 20                                           ; 13                            ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 9                             ;
; 25                                           ; 10                            ;
; 26                                           ; 16                            ;
; 27                                           ; 11                            ;
; 28                                           ; 15                            ;
; 29                                           ; 16                            ;
; 30                                           ; 9                             ;
; 31                                           ; 3                             ;
; 32                                           ; 14                            ;
; 33                                           ; 16                            ;
; 34                                           ; 8                             ;
; 35                                           ; 8                             ;
; 36                                           ; 5                             ;
; 37                                           ; 3                             ;
; 38                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16        ; 0            ; 16        ; 0            ; 0            ; 16        ; 16        ; 0            ; 16        ; 16        ; 6            ; 0            ; 0            ; 0            ; 10           ; 6            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 16           ; 0         ; 16           ; 16           ; 0         ; 0         ; 16           ; 0         ; 0         ; 10           ; 16           ; 16           ; 16           ; 6            ; 10           ; 16           ; 6            ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; E_RESET            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXER             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXEN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXD[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXD[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXD[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXD[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_TXC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXDV             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXD[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXD[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXD[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_RXD[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; I/O                 ; E_RXC                ; 9.0               ;
; sys_clk             ; E_TXC                ; 8.8               ;
; I/O                 ; E_TXC                ; 6.4               ;
; E_TXC,E_RXC,sys_clk ; E_TXC                ; 4.8               ;
; sys_clk             ; sys_clk              ; 1.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                 ; Destination Register                                                                                                                                 ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a3~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[3]                                                                              ; 1.136             ;
; E_RXC                                                                                                                           ; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|mybyte[7]                                                                            ; 1.016             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a0~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[0]                                                                              ; 0.856             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a6~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[20]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[21]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[22]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[23]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[24]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[29]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[30]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[31]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[28]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[19]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[26]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[27]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[17]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[18]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[16]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_iprecieve:rv32i_iprecieve_inst0|data_cmd[25]                                                    ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[2]                                                        ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[0]                                                        ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[1]                                                        ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|package_cnt[3]                                                        ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[6]                                                                              ; 0.836             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a5~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[5]                                                                              ; 0.809             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a2~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[2]                                                                              ; 0.791             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a15~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[15]                                                                             ; 0.762             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a8~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[8]                                                                              ; 0.742             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a14~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[14]                                                                             ; 0.717             ;
; E_TXC                                                                                                                           ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|mema[1][16]                                                                                ; 0.713             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a11~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[11]                                                                             ; 0.696             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a13~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[13]                                                                             ; 0.664             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a12~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[12]                                                                             ; 0.584             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a1~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[1]                                                                              ; 0.555             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a7~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[7]                                                                              ; 0.550             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a10~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[10]                                                                             ; 0.524             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a29~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[29]                                                                             ; 0.482             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a4~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[4]                                                                              ; 0.457             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a21~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[21]                                                                             ; 0.417             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a9~portb_address_reg0  ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[9]                                                                              ; 0.417             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a30~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[30]                                                                             ; 0.398             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a24~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[24]                                                                             ; 0.397             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a17~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[17]                                                                             ; 0.388             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a31~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[31]                                                                             ; 0.254             ;
; data_mem_mask_reg[0]                                                                                                            ; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a7~porta_bytena_reg0                        ; 0.161             ;
; data_mem_mask_reg[1]                                                                                                            ; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a15~porta_bytena_reg0                       ; 0.147             ;
; data_mem_mask_reg[2]                                                                                                            ; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a31~porta_bytena_reg0                       ; 0.147             ;
; rv32i_dcache:rv32i_dcache_inst0|altsyncram:altsyncram_component|altsyncram_o3r1:auto_generated|ram_block1a22~portb_address_reg0 ; rv32i_udp:rv32i_udp_inst0|rv32i_ipsend:rv32i_ipsend_inst0|datain_reg[22]                                                                             ; 0.107             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|reg_to_wr_WB[4]                                                             ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_regfile:regfile_inst0|altsyncram:data_rtl_1|altsyncram_trd1:auto_generated|ram_block1a2~porta_address_reg0 ; 0.043             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[30]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[29]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[29]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[28]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[28]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[27]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[27]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[26]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[26]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[25]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[25]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[24]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[24]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[23]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[23]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[22]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[22]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[21]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[21]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[20]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[20]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[19]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[19]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[18]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[18]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[17]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[17]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[16]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[16]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[15]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[14]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[13]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[13]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[12]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[12]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[11]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[11]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[10]                                                                                           ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[10]                                                                      ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[9]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[9]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[8]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[8]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[7]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[7]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[6]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[6]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[5]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[5]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[4]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[4]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[3]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[3]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[2]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[2]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[1]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[1]                                                                       ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_mul_div:md|b[0]                                                                                            ; 0.012             ;
; rv32i_pipeline:rv32i_pipeline_inst0|PC_WB[29]                                                                                   ; rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mepc[29]                                                                                      ; 0.011             ;
+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 79 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "rv32i_core_udp"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/db/sys_pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] port File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/db/sys_pll_altpll.v Line: 50
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'rv32i_core_udp.sdc'
Warning (332125): Found combinational loop of 29 nodes File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_ctrl.v Line: 63
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|kill_DX|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|system_wen~4|datad"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|system_wen~4|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|system_wen~5|datac"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|system_wen~5|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_region~1|datac"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_region~1|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~1|datad"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~1|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~2|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~2|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~3|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~3|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|new_ex_DX~0|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|new_ex_DX~0|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|stall_DX~7|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|stall_DX~7|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|kill_DX|datab"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|kill_DX|datad"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|csr_cmd[2]~0|datac"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|csr_cmd[2]~0|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~0|datab"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~0|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~1|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_access~15|dataa"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_access~15|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_access~17|datab"
    Warning (332126): Node "rv32i_pipeline_inst0|csr|illegal_access~17|combout"
    Warning (332126): Node "rv32i_pipeline_inst0|ctrl|ex_code_DX~2|datac"
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: sys_pll_inst0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From E_TXC (Rise) to E_TXC (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Rise) to E_TXC (Rise) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to E_TXC (Rise) (setup and hold)
    Critical Warning (332169): From E_TXC (Rise) to E_RXC (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Rise) to E_RXC (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Fall) to E_RXC (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Rise) to E_RXC (Fall) (setup and hold)
    Critical Warning (332169): From E_RXC (Fall) to E_RXC (Fall) (setup and hold)
    Critical Warning (332169): From E_RXC (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Fall) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
    Critical Warning (332169): From E_RXC (Fall) to sys_clk (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000        E_RXC
    Info (332111):   40.000        E_TXC
    Info (332111):   20.000      sys_clk
Info (176352): Promoted node sys_pll:sys_pll_inst0|altpll:altpll_component|sys_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/db/sys_pll_altpll.v Line: 92
    Info (176355): Automatically promoted rv32i_cken:rv32i_cken_inst0|rv32i_cken_altclkctrl_0:altclkctrl_0|rv32i_cken_altclkctrl_0_sub:rv32i_cken_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G3 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/db/ip/rv32i_cken/submodules/rv32i_cken_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node rst~input (placed in PIN E16 (CLK5, DIFFCLK_2n)) File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node rv32i_rst~0  File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|wr_reg_unkilled_WB File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_ctrl.v Line: 114
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|wfi_unkilled_WB File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_ctrl.v Line: 121
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|prev_killed_WB File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_ctrl.v Line: 119
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|msip File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_csr_file.v Line: 197
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|mtip File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_csr_file.v Line: 197
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|priv_stack[1] File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_csr_file.v Line: 176
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|priv_stack[2] File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_csr_file.v Line: 176
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_csr_file:csr|priv_stack[0] File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_csr_file.v Line: 176
        Info (176357): Destination node data_mem_mask_reg[0] File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 271
        Info (176357): Destination node rv32i_pipeline:rv32i_pipeline_inst0|rv32i_ctrl:ctrl|prev_killed_DX File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_core/rv32i_ctrl.v Line: 74
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 5 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 5 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (11888): Total time spent on timing analysis during the Fitter is 5.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 9 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin E_RXER uses I/O standard 2.5 V at F11 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 15
    Info (169178): Pin E_TXC uses I/O standard 3.3-V LVCMOS at D11 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 16
    Info (169178): Pin E_RXC uses I/O standard 3.3-V LVCMOS at A13 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 12
    Info (169178): Pin rst uses I/O standard 3.3-V LVCMOS at E16 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 9
    Info (169178): Pin E_RXDV uses I/O standard 3.3-V LVCMOS at A15 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 13
    Info (169178): Pin E_RXD[0] uses I/O standard 3.3-V LVCMOS at E10 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 14
    Info (169178): Pin E_RXD[1] uses I/O standard 3.3-V LVCMOS at B14 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 14
    Info (169178): Pin E_RXD[2] uses I/O standard 3.3-V LVCMOS at A14 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 14
    Info (169178): Pin E_RXD[3] uses I/O standard 3.3-V LVCMOS at B13 File: E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rtl/rv32i_top.v Line: 14
Info (144001): Generated suppressed messages file E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rv32i_core_udp.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 47 warnings
    Info: Peak virtual memory: 1518 megabytes
    Info: Processing ended: Tue Apr 30 23:54:21 2019
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/xilinx_cmp_arch/RISC_V/Altera_RISC_V_Core_UDP/rv32i_core_udp.fit.smsg.


