<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sctag_dirl_buf.v.html" target="file-frame">third_party/tests/utd-sv/sctag_dirl_buf.v</a>
time_elapsed: 0.008s
ram usage: 9576 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sctag_dirl_buf <a href="../../../../third_party/tests/utd-sv/sctag_dirl_buf.v.html" target="file-frame">third_party/tests/utd-sv/sctag_dirl_buf.v</a>
entity @sctag_dirl_buf (i1$ %rd_en_c4, i1$ %wr_en_c4, i8$ %inval_mask_c4, i2$ %rw_row_en_c4, i4$ %rw_panel_en_c4, i6$ %rw_entry_c4, i2$ %lkup_row_en_c4, i4$ %lkup_panel_en_c4, i33$ %lkup_wr_data_c4, i1$ %dir_clear_c4) -&gt; (i8$ %lkup_en_c4_buf, i8$ %inval_mask_c4_buf, i8$ %rw_dec_c4_buf, i1$ %rd_en_c4_buf, i1$ %wr_en_c4_buf, i6$ %rw_entry_c4_buf, i33$ %lkup_wr_data_c4_buf, i1$ %dir_clear_c4_buf) {
    %inval_mask_c41 = prb i8$ %inval_mask_c4
    %0 = const time 0s 1e
    drv i8$ %inval_mask_c4_buf, %inval_mask_c41, %0
    %rd_en_c41 = prb i1$ %rd_en_c4
    %1 = const time 0s 1e
    drv i1$ %rd_en_c4_buf, %rd_en_c41, %1
    %wr_en_c41 = prb i1$ %wr_en_c4
    %2 = const time 0s 1e
    drv i1$ %wr_en_c4_buf, %wr_en_c41, %2
    %rw_entry_c41 = prb i6$ %rw_entry_c4
    %3 = const time 0s 1e
    drv i6$ %rw_entry_c4_buf, %rw_entry_c41, %3
    %lkup_wr_data_c41 = prb i33$ %lkup_wr_data_c4
    %4 = const time 0s 1e
    drv i33$ %lkup_wr_data_c4_buf, %lkup_wr_data_c41, %4
    %5 = const i32 0
    %6 = const i8 0
    %7 = sig i8 %6
    %8 = shr i8$ %lkup_en_c4_buf, i8$ %7, i32 %5
    %9 = exts i1$, i8$ %8, 0, 1
    %lkup_row_en_c41 = prb i2$ %lkup_row_en_c4
    %10 = const i32 0
    %11 = const i2 0
    %12 = shr i2 %lkup_row_en_c41, i2 %11, i32 %10
    %13 = exts i1, i2 %12, 0, 1
    %lkup_panel_en_c41 = prb i4$ %lkup_panel_en_c4
    %14 = const i32 0
    %15 = const i4 0
    %16 = shr i4 %lkup_panel_en_c41, i4 %15, i32 %14
    %17 = exts i1, i4 %16, 0, 1
    %18 = and i1 %13, %17
    %19 = const time 0s 1e
    drv i1$ %9, %18, %19
    %20 = const i32 1
    %21 = const i8 0
    %22 = sig i8 %21
    %23 = shr i8$ %lkup_en_c4_buf, i8$ %22, i32 %20
    %24 = exts i1$, i8$ %23, 0, 1
    %lkup_row_en_c42 = prb i2$ %lkup_row_en_c4
    %25 = const i32 0
    %26 = const i2 0
    %27 = shr i2 %lkup_row_en_c42, i2 %26, i32 %25
    %28 = exts i1, i2 %27, 0, 1
    %lkup_panel_en_c42 = prb i4$ %lkup_panel_en_c4
    %29 = const i32 1
    %30 = const i4 0
    %31 = shr i4 %lkup_panel_en_c42, i4 %30, i32 %29
    %32 = exts i1, i4 %31, 0, 1
    %33 = and i1 %28, %32
    %34 = const time 0s 1e
    drv i1$ %24, %33, %34
    %35 = const i32 2
    %36 = const i8 0
    %37 = sig i8 %36
    %38 = shr i8$ %lkup_en_c4_buf, i8$ %37, i32 %35
    %39 = exts i1$, i8$ %38, 0, 1
    %lkup_row_en_c43 = prb i2$ %lkup_row_en_c4
    %40 = const i32 0
    %41 = const i2 0
    %42 = shr i2 %lkup_row_en_c43, i2 %41, i32 %40
    %43 = exts i1, i2 %42, 0, 1
    %lkup_panel_en_c43 = prb i4$ %lkup_panel_en_c4
    %44 = const i32 2
    %45 = const i4 0
    %46 = shr i4 %lkup_panel_en_c43, i4 %45, i32 %44
    %47 = exts i1, i4 %46, 0, 1
    %48 = and i1 %43, %47
    %49 = const time 0s 1e
    drv i1$ %39, %48, %49
    %50 = const i32 3
    %51 = const i8 0
    %52 = sig i8 %51
    %53 = shr i8$ %lkup_en_c4_buf, i8$ %52, i32 %50
    %54 = exts i1$, i8$ %53, 0, 1
    %lkup_row_en_c44 = prb i2$ %lkup_row_en_c4
    %55 = const i32 0
    %56 = const i2 0
    %57 = shr i2 %lkup_row_en_c44, i2 %56, i32 %55
    %58 = exts i1, i2 %57, 0, 1
    %lkup_panel_en_c44 = prb i4$ %lkup_panel_en_c4
    %59 = const i32 3
    %60 = const i4 0
    %61 = shr i4 %lkup_panel_en_c44, i4 %60, i32 %59
    %62 = exts i1, i4 %61, 0, 1
    %63 = and i1 %58, %62
    %64 = const time 0s 1e
    drv i1$ %54, %63, %64
    %65 = const i32 4
    %66 = const i8 0
    %67 = sig i8 %66
    %68 = shr i8$ %lkup_en_c4_buf, i8$ %67, i32 %65
    %69 = exts i1$, i8$ %68, 0, 1
    %lkup_row_en_c45 = prb i2$ %lkup_row_en_c4
    %70 = const i32 1
    %71 = const i2 0
    %72 = shr i2 %lkup_row_en_c45, i2 %71, i32 %70
    %73 = exts i1, i2 %72, 0, 1
    %lkup_panel_en_c45 = prb i4$ %lkup_panel_en_c4
    %74 = const i32 0
    %75 = const i4 0
    %76 = shr i4 %lkup_panel_en_c45, i4 %75, i32 %74
    %77 = exts i1, i4 %76, 0, 1
    %78 = and i1 %73, %77
    %79 = const time 0s 1e
    drv i1$ %69, %78, %79
    %80 = const i32 5
    %81 = const i8 0
    %82 = sig i8 %81
    %83 = shr i8$ %lkup_en_c4_buf, i8$ %82, i32 %80
    %84 = exts i1$, i8$ %83, 0, 1
    %lkup_row_en_c46 = prb i2$ %lkup_row_en_c4
    %85 = const i32 1
    %86 = const i2 0
    %87 = shr i2 %lkup_row_en_c46, i2 %86, i32 %85
    %88 = exts i1, i2 %87, 0, 1
    %lkup_panel_en_c46 = prb i4$ %lkup_panel_en_c4
    %89 = const i32 1
    %90 = const i4 0
    %91 = shr i4 %lkup_panel_en_c46, i4 %90, i32 %89
    %92 = exts i1, i4 %91, 0, 1
    %93 = and i1 %88, %92
    %94 = const time 0s 1e
    drv i1$ %84, %93, %94
    %95 = const i32 6
    %96 = const i8 0
    %97 = sig i8 %96
    %98 = shr i8$ %lkup_en_c4_buf, i8$ %97, i32 %95
    %99 = exts i1$, i8$ %98, 0, 1
    %lkup_row_en_c47 = prb i2$ %lkup_row_en_c4
    %100 = const i32 1
    %101 = const i2 0
    %102 = shr i2 %lkup_row_en_c47, i2 %101, i32 %100
    %103 = exts i1, i2 %102, 0, 1
    %lkup_panel_en_c47 = prb i4$ %lkup_panel_en_c4
    %104 = const i32 2
    %105 = const i4 0
    %106 = shr i4 %lkup_panel_en_c47, i4 %105, i32 %104
    %107 = exts i1, i4 %106, 0, 1
    %108 = and i1 %103, %107
    %109 = const time 0s 1e
    drv i1$ %99, %108, %109
    %110 = const i32 7
    %111 = const i8 0
    %112 = sig i8 %111
    %113 = shr i8$ %lkup_en_c4_buf, i8$ %112, i32 %110
    %114 = exts i1$, i8$ %113, 0, 1
    %lkup_row_en_c48 = prb i2$ %lkup_row_en_c4
    %115 = const i32 1
    %116 = const i2 0
    %117 = shr i2 %lkup_row_en_c48, i2 %116, i32 %115
    %118 = exts i1, i2 %117, 0, 1
    %lkup_panel_en_c48 = prb i4$ %lkup_panel_en_c4
    %119 = const i32 3
    %120 = const i4 0
    %121 = shr i4 %lkup_panel_en_c48, i4 %120, i32 %119
    %122 = exts i1, i4 %121, 0, 1
    %123 = and i1 %118, %122
    %124 = const time 0s 1e
    drv i1$ %114, %123, %124
    %dir_clear_c41 = prb i1$ %dir_clear_c4
    %125 = const time 0s 1e
    drv i1$ %dir_clear_c4_buf, %dir_clear_c41, %125
    %126 = const i32 0
    %127 = const i8 0
    %128 = sig i8 %127
    %129 = shr i8$ %rw_dec_c4_buf, i8$ %128, i32 %126
    %130 = exts i1$, i8$ %129, 0, 1
    %rw_row_en_c41 = prb i2$ %rw_row_en_c4
    %131 = const i32 0
    %132 = const i2 0
    %133 = shr i2 %rw_row_en_c41, i2 %132, i32 %131
    %134 = exts i1, i2 %133, 0, 1
    %rw_panel_en_c41 = prb i4$ %rw_panel_en_c4
    %135 = const i32 0
    %136 = const i4 0
    %137 = shr i4 %rw_panel_en_c41, i4 %136, i32 %135
    %138 = exts i1, i4 %137, 0, 1
    %139 = and i1 %134, %138
    %140 = const time 0s 1e
    drv i1$ %130, %139, %140
    %141 = const i32 1
    %142 = const i8 0
    %143 = sig i8 %142
    %144 = shr i8$ %rw_dec_c4_buf, i8$ %143, i32 %141
    %145 = exts i1$, i8$ %144, 0, 1
    %rw_row_en_c42 = prb i2$ %rw_row_en_c4
    %146 = const i32 0
    %147 = const i2 0
    %148 = shr i2 %rw_row_en_c42, i2 %147, i32 %146
    %149 = exts i1, i2 %148, 0, 1
    %rw_panel_en_c42 = prb i4$ %rw_panel_en_c4
    %150 = const i32 1
    %151 = const i4 0
    %152 = shr i4 %rw_panel_en_c42, i4 %151, i32 %150
    %153 = exts i1, i4 %152, 0, 1
    %154 = and i1 %149, %153
    %155 = const time 0s 1e
    drv i1$ %145, %154, %155
    %156 = const i32 2
    %157 = const i8 0
    %158 = sig i8 %157
    %159 = shr i8$ %rw_dec_c4_buf, i8$ %158, i32 %156
    %160 = exts i1$, i8$ %159, 0, 1
    %rw_row_en_c43 = prb i2$ %rw_row_en_c4
    %161 = const i32 0
    %162 = const i2 0
    %163 = shr i2 %rw_row_en_c43, i2 %162, i32 %161
    %164 = exts i1, i2 %163, 0, 1
    %rw_panel_en_c43 = prb i4$ %rw_panel_en_c4
    %165 = const i32 2
    %166 = const i4 0
    %167 = shr i4 %rw_panel_en_c43, i4 %166, i32 %165
    %168 = exts i1, i4 %167, 0, 1
    %169 = and i1 %164, %168
    %170 = const time 0s 1e
    drv i1$ %160, %169, %170
    %171 = const i32 3
    %172 = const i8 0
    %173 = sig i8 %172
    %174 = shr i8$ %rw_dec_c4_buf, i8$ %173, i32 %171
    %175 = exts i1$, i8$ %174, 0, 1
    %rw_row_en_c44 = prb i2$ %rw_row_en_c4
    %176 = const i32 0
    %177 = const i2 0
    %178 = shr i2 %rw_row_en_c44, i2 %177, i32 %176
    %179 = exts i1, i2 %178, 0, 1
    %rw_panel_en_c44 = prb i4$ %rw_panel_en_c4
    %180 = const i32 3
    %181 = const i4 0
    %182 = shr i4 %rw_panel_en_c44, i4 %181, i32 %180
    %183 = exts i1, i4 %182, 0, 1
    %184 = and i1 %179, %183
    %185 = const time 0s 1e
    drv i1$ %175, %184, %185
    %186 = const i32 4
    %187 = const i8 0
    %188 = sig i8 %187
    %189 = shr i8$ %rw_dec_c4_buf, i8$ %188, i32 %186
    %190 = exts i1$, i8$ %189, 0, 1
    %rw_row_en_c45 = prb i2$ %rw_row_en_c4
    %191 = const i32 1
    %192 = const i2 0
    %193 = shr i2 %rw_row_en_c45, i2 %192, i32 %191
    %194 = exts i1, i2 %193, 0, 1
    %rw_panel_en_c45 = prb i4$ %rw_panel_en_c4
    %195 = const i32 0
    %196 = const i4 0
    %197 = shr i4 %rw_panel_en_c45, i4 %196, i32 %195
    %198 = exts i1, i4 %197, 0, 1
    %199 = and i1 %194, %198
    %200 = const time 0s 1e
    drv i1$ %190, %199, %200
    %201 = const i32 5
    %202 = const i8 0
    %203 = sig i8 %202
    %204 = shr i8$ %rw_dec_c4_buf, i8$ %203, i32 %201
    %205 = exts i1$, i8$ %204, 0, 1
    %rw_row_en_c46 = prb i2$ %rw_row_en_c4
    %206 = const i32 1
    %207 = const i2 0
    %208 = shr i2 %rw_row_en_c46, i2 %207, i32 %206
    %209 = exts i1, i2 %208, 0, 1
    %rw_panel_en_c46 = prb i4$ %rw_panel_en_c4
    %210 = const i32 1
    %211 = const i4 0
    %212 = shr i4 %rw_panel_en_c46, i4 %211, i32 %210
    %213 = exts i1, i4 %212, 0, 1
    %214 = and i1 %209, %213
    %215 = const time 0s 1e
    drv i1$ %205, %214, %215
    %216 = const i32 6
    %217 = const i8 0
    %218 = sig i8 %217
    %219 = shr i8$ %rw_dec_c4_buf, i8$ %218, i32 %216
    %220 = exts i1$, i8$ %219, 0, 1
    %rw_row_en_c47 = prb i2$ %rw_row_en_c4
    %221 = const i32 1
    %222 = const i2 0
    %223 = shr i2 %rw_row_en_c47, i2 %222, i32 %221
    %224 = exts i1, i2 %223, 0, 1
    %rw_panel_en_c47 = prb i4$ %rw_panel_en_c4
    %225 = const i32 2
    %226 = const i4 0
    %227 = shr i4 %rw_panel_en_c47, i4 %226, i32 %225
    %228 = exts i1, i4 %227, 0, 1
    %229 = and i1 %224, %228
    %230 = const time 0s 1e
    drv i1$ %220, %229, %230
    %231 = const i32 7
    %232 = const i8 0
    %233 = sig i8 %232
    %234 = shr i8$ %rw_dec_c4_buf, i8$ %233, i32 %231
    %235 = exts i1$, i8$ %234, 0, 1
    %rw_row_en_c48 = prb i2$ %rw_row_en_c4
    %236 = const i32 1
    %237 = const i2 0
    %238 = shr i2 %rw_row_en_c48, i2 %237, i32 %236
    %239 = exts i1, i2 %238, 0, 1
    %rw_panel_en_c48 = prb i4$ %rw_panel_en_c4
    %240 = const i32 3
    %241 = const i4 0
    %242 = shr i4 %rw_panel_en_c48, i4 %241, i32 %240
    %243 = exts i1, i4 %242, 0, 1
    %244 = and i1 %239, %243
    %245 = const time 0s 1e
    drv i1$ %235, %244, %245
    %246 = const i8 0
    %247 = const time 0s
    drv i8$ %lkup_en_c4_buf, %246, %247
    %248 = const i8 0
    %249 = const time 0s
    drv i8$ %rw_dec_c4_buf, %248, %249
}

</pre>
</body>