 I 
中文摘要 
隨著數位時代的來臨，多媒體資料量愈來愈大，資料壓縮/解壓縮是解決資料量過大最
可行的方式之一。為了達到資料壓縮的目的，通常我們必須找出存在原始資料間的相關特
性，也就是資料累贅(data redundancy)，並透過適當的編碼方法來減少或移除這些累贅，以
達到資料壓縮的目的。一般來說，這種壓縮技術就是所謂的訊息源編碼(source coding)。在
目前手機或無線網路通訊系統中，被傳遞信號極容易在傳送過程中受到雜訊的干擾，使得
解碼資料時發生錯誤。因此，為了確保資料被正確地接收解碼，在資料正式傳送前，通常
會利用通道編技術(channel coding)加入一些額外的資訊，以提升資料在傳送過程抵抗雜訊
的能力。在目前的相關研究中，通常是將訊息源編碼與通道編碼分開設計，很少將二者合
併做最佳化的考量，因此最後的效果常常無法令人滿意。本計劃的主要目標是設計一個整
合訊息源編碼與通道編碼的高速抗雜訊無失真壓縮/解壓縮器，希望該系統能擁有 Gbit/s以
上的高速編碼能力且具備抵抗雜訊的特性。 
兩年計畫主要完成的要點如下： 
1. 發展一個高效能無失真壓縮/解壓縮與抗雜訊系統之演算法。 
2. 將演算法內各模組硬體化，並設計低功率與低成本的硬體架構。 
3. 以 FPGA驗證電路功能，並向 CIC申請下線。 
 
關鍵字 
無失真資料壓縮/解壓縮、抗雜訊系統、通道編解碼、資料源編解碼。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1 
前言 
近年來，無失真壓縮技術廣泛地應用於各種儲存系統(硬碟、CD片與檔案伺服器)以及
通訊網路(LAN、WAN 與 Wireless)。在目前的手機或無線網路通訊系統中，被傳遞信號極
容易在傳送過程中受到雜訊干擾的影響，使得解碼資料發生錯誤。因此，為了確保資料被
正確地接收解碼，在資料正式傳送前，通常會加入一些額外的資訊去提升資料在傳送過程
抵抗雜訊的能力，這個動作稱為通道編碼。很顯然地，訊息源編碼與通道編碼是兩個完全
相反的動作。訊息源編碼透過移除多餘累贅資訊的方式，來讓編碼後的位元數目減少。而
通道編碼透過加入多餘累贅資訊增加訊息源的關聯性，讓編碼後的資料之位元數目增加以
抵抗雜訊。換句話說，訊息源編碼會降低所需的位元數，而通道編碼則會增加所需的位元
數。 
 
研究目的 
在目前的相關研究中，通常是將訊息源編碼與通道編碼分別做最佳化的考量，很少將
二者合併做最佳化設計，因此最後的效果常常無法令人滿意。本計畫主要是找出訊息源編
碼與通道編碼的相關聯性，並且改良編解碼速度。在計畫的第一年，我們已經成功研發出
一個高速無失真壓縮/解壓縮的演算法，然後與通道編解碼演算法做結合後會以硬體實現，
並且以低功率與低成本做為最佳化的設計考量。 
 
研究方法 
(A)高速無失真壓縮/解壓縮演算法的研發 
由於字典編碼法具有低運算複雜度的優點，使得編碼運算所花費的時間較少，因此擁
有較快的編/解碼速度，也適合應用於即時應用系統(real-time applications)上。本計畫以字典
編碼法為主要研究對象，並設計一個以 LZ 字典編碼法為基礎的高速無失真壓縮編碼法。
圖一為字典編碼法的過程： 
 
圖一：LZW編碼法 
 
 
 
 
 3 
 
圖二：X-MATCHPRO演算法 
 
cycle 1. 輸入 at_1→字典位置 1(全匹配)，at_1移到位置 0，送出欄位。 
cycle 2. 輸入 ry__→未命中(miss)，ry__存入字典最頂端，字典內的資料全部往下移一個位
置，送出欄位。 
cycle 3. 輸入 this→字典位置 2(部分匹配)，this 移到位置 0，將沒有匹配的字加到最後一
欄，送出欄位。 
cycle 4. 輸入 at_1→字典位置 2(全匹配)，at_1移到位置 0，送出欄位。 
cycle 5. 輸入 at_1→字典位置 0(全匹配)，啟動 RLI Counter計數器，送出欄位。 
cycle 6. 輸入 at_1→字典位置 0(全匹配)，RLI Counter 計數器會加一，不會送出欄位，計
數器目前的值為二。 
cycle 7. 輸入 at_1→字典位置 0(全匹配)，RLI Counter 計數器會加一，不會送出欄位，計
數器目前的值為三。 
cycle 8. 輸入 at_v→字典位置 1(部分匹配)，停止 RLI Counter的計數，未匹配的字加到最
後一欄，送出欄位。 
 
X-MATCHPRO演算法雖然擁有較快的搜尋速度，不過仍然存在一些缺點。當輸入資料
無法找到匹配的字串時，仍須比對字典內全部的欄位，造成浪費更多的時間在搜尋上。針
對此問題，我們採取的做法是將字典作分類動作，主要是依據輸入字串中第一個符號為英
文字、數字或符號等特徵做分類，在分別儲存於各類的字典裡。所以在編碼時。當字串輸
入就先判斷是那一類的資料，再與該類別的字典做字串比對，如此就不需要比對全部字典
內的字串，相對的可以縮短比對的時間。 
 
(B)高速無失真壓縮/解壓縮演算法的硬體架構 
為了使資料可以在一個時間週期內同時被搜尋比對，所以壓縮器的字典部份所採用的
是內容定址(Content Address Memory)的硬體架構去實現，內容定址的長度我們採用32個
tuples。字典裡的tuples數對於壓縮效率上有很大的影響，在原理上，愈大的字典有愈高的
機率發生匹配並改善壓縮率。但另一方面，較大的字典會使用更多的位元數去組成位址欄
位編碼，當處理較小的資料區塊時並沒有用到這麼大的字典，反而會降低壓縮率。CAM的
寬度是設計成固定大小的4B/word，並且為了達到字典前置策略，在長度的設計是規劃成有
 5 
動作，並且開始計數共有幾筆匹配。若計數值超過1則RLI事件將開始啟動，將先前存在
pipeline的資料清空，並將輸出的動作暫停，直到run length不再發生。最大可計數到255個
全匹配在位址0的事件，並輸出在一個RLI編碼內。 
 
封裝器(Packer) 
此電路是將不同長度的編碼字元組合成64-bit的固定長度後，再以每筆資料為64-bit的
方式輸出。 
 
(C)結合訊息源-通道編碼(joint source-channel coding)的演算法 
先前我們提到資料壓縮率與錯誤更正效果之間本來就是一個矛盾平衡(tradeoff)的關
係，所以在此部份的重點將是如何把資料壓縮與錯誤更正做一個完善的結合。最近有些文
獻 [25]-[27]提到—字典演算法本身在經過編碼後並沒有完全去除冗餘位元(redundancy 
bits)，因此可以利用所殘留的冗餘位元，發展出較適合的通道編碼演算法，同時達到具有
抗雜訊及壓縮/解壓縮等特性。字典法冗餘位元之描述如圖四所示，當輸入字串在字典內位
置36、25、15與7皆發生匹配時，可以利用多餘的位元數來與通道編碼結合。所以我們依據
字典法具備冗餘位元資訊的特性，結合目前廣受歡迎的通道編碼之迴旋碼(convolution code)
與腓特比(viterbi)解碼法做為計畫的主要研究軸心，詳細的說明如下。 
 
圖四：字典演算法的冗餘位元 
 
迴旋碼(Convolution Code) 
迴旋碼基本上就像是一條環環相扣的鍊子，先前傳送的訊息碼與正在傳送時的訊息碼
是相關的，而且又影響到接下來要傳送的訊息碼，所以迴旋碼編出的訊息碼是相依的
(dependent)不是相互獨立(independent)的。 
迴旋碼是由n、k、m三個參數所組成，我們稱之為(n, k, m)迴旋碼，其中n為輸出位元
數，k為輸入位元數，m為編碼過程中所能記憶的單位時間之最大級數。在迴旋碼中，還有
其它重要的參數，如R我們稱為碼率(code rate)，R = k / n，所代表的意義是每一個碼元(code 
bit)可以容納多少的訊息量。另外，K我們稱之為限制長度(constraint length)，K= m+1所代
表的是編碼過程中輸出位元被影響的最大位元數目。 
由於(n, k, m)迴旋編碼器含有記憶(memory)的功能，所以通常可用一個k輸入、n輸出及
m記憶級數的序向邏輯電路來達成設計，一般都使用暫存器來做記憶功能的硬體電路。在
此，我們舉一個(2, 1, 2)的迴旋碼來做說明。此例子的生成多項式(generator polynomial)可表
示為： 
Output(0) = InputÅ D Å D 2  
Output(1) = InputÅ D 
 7 
(D)結合訊息源-通道編碼(joint source-channel coding)的硬體架構 
圖七是一個結合訊息源-通道編碼的硬體架構，輸入符號經由Source Coder編碼後，由
Interleaver電路將編碼順序改變後再輸入到Channel Coder進行加入額外資訊以加強抗雜訊
的功能。此外，我們假設在空氣中所遇到的雜訊性質為白色高斯(White Gaussian)，因為此
雜訊信號在大自然中較為普遍。然後在解碼端的部分，在Channel Decoder接收到受到雜訊
影響的輸入位元流時，它會將解碼後的符號先由Deinterleaver電路將解碼順序做改變，然後
再輸入到Source Decoder進行解碼，接著將解碼後的資訊再經過Interleaver電路回授(feed 
back)給Channel Decoder，以用來判斷下一次接收到受雜訊影響的位元流時，該從什麼狀態
繼續解碼，以確保解碼的正確性，如圖八所示。 
 
 
 
 
 
 
 
 
圖七：Joint Source-Channel Coder 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖八：Joint Source-Channel Decoder 
結果與討論 
我們研發出一個高速無失真壓縮/解壓縮的演算法，其壓縮率可達到 Gbit/s，然後為了
加強抗雜訊的功能，將通道編解碼演算法合併做最佳化考量，並將其硬體電路實作出來。
由於資料壓縮率與錯誤更正效果之間本來就是一個矛盾平衡(tradeoff)的關係，所以我們在
這個部份做了很多測試，包括提高壓縮率以及在合理的情況下加入足夠的錯誤更正碼，以
完成一個具實用價值的設計。最後，此電路已經在 FPGA上做過驗證，目前在向 CIC申請
下線中。 
Source of 
Symbols
White 
Gaussian 
Noise
Joint Source-Channel Coder
S Source 
Coder
InterleaverП Channel 
Coder
U U’ C Y
U’
UU
U’
Channel 
Decoder
Source 
Decoder
Interleaver П-1Interleaver П
Y
S
Joint Source-Channel Decoder
 9 
[20] E. Y. Chou and B. Sheu, “System-on-a-chip design for modern communications,” IEEE 
Circuits and Devices Magazine, Vol. 17, No. 6, pp. 12-17, Nov. 2001. 
[21] J. Nunez, Cferegrino, S. Bateman, and S. Jones, ”X-MatchLITE FPGA-based data 
compressor,” Proc, 25th Eur. Micro Confl, Milan, Italy. 1999. 
[22] J.L. Nunez and S. Jones, ”Gbit/s Lossless Data Compression Hardware,” Very Large Scale 
Integration Systems, IEEE Transactions on, Vol. 11, no 3, pp. 499–510, June 2003. 
[23] S. Jones, “100Mbit/s adaptive data compressor design using selectively shiftable 
content-addressable memory”, Proc. Inst. Elect.Eng. 1992. 
[24] M. Kjelso, Mgooch, U. Simm, and S. Jones, ”Hardware data compression and memory 
management for flash-memory disks” in Proc. ISIC-95, 1992. 
[25] 簡銘言,”具有抑制錯誤蔓延能力之 LZ”, 曁南國際大學 資訊工程系. 2002 
[26] S. Lonardi and W. Szpankowski, ”Joint Source-Channel LZ’77 Coding,” Proceedings of the 
Data Compression Conference, pp. 273-282, 2003. 
[27] A. Yuriy Reznik, Wojciech Szpankowski, “On the Average Redundancy Rate of the 
Lempel-Ziv Code with K-error protocol,” Dept. of C.S. Purdue University. 1999. 
 
成果自評 
本計畫之預期進度已全部完成。相關研究成果已投稿至國際期刊與會議，目前共發表
兩篇 SCI Journal Paper與三篇 IEEE Conference Paper，此外還有一篇 SCI Journal Paper在
審稿中，然後根據評審或專家所給予的意見，我們會將演算法與硬體架構在做進一步的
修改，以提高此系統的完整性與可靠性。相信未來經過不斷的改進後，可以發展出新的
系統與更具創新的研究成果。 
 
 2 
技術特點 
擁有高速的編碼能力，壓縮速度可達 Gbit/s，且可抗雜訊 
推廣及運用的價值 
可加快壓縮/解壓縮的速度，提高壓縮效率，且可抗雜訊 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴
單位研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。  
※ 3.本表若不敷使用，請自行影印使用。 
 
 
