{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.0",
   "Default View_TopLeft":"658,2310",
   "ExpandedHierarchyInLayout":"/timing_module",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 4 -x 4290 -y 330 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 4 -x 4290 -y 210 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 4 -x 4290 -y 1490 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 4 -x 4290 -y 1520 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -160 -y 1710 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -160 -y 1740 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 4 -x 4290 -y 1050 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 4 -x 4290 -y 1080 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -160 -y 2350 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -160 -y 2380 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -160 -y 2410 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -160 -y 2440 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -160 -y 2530 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -160 -y 2470 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 4 -x 4290 -y 1690 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 4 -x 4290 -y 2480 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 4 -x 4290 -y 2510 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 4 -x 4290 -y 1610 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 4 -x 4290 -y 1640 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -160 -y 1770 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -160 -y 1800 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 4 -x 4290 -y 1260 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 4 -x 4290 -y 1290 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 4 -x 4290 -y 1380 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 4 -x 4290 -y 1410 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 4 -x 4290 -y 1750 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 4 -x 4290 -y 1780 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 4 -x 4290 -y 1870 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 4 -x 4290 -y 1900 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 4 -x 4290 -y 2160 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 4 -x 4290 -y 2190 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 4 -x 4290 -y 2280 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 4 -x 4290 -y 2310 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -160 -y 1590 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -160 -y 1620 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -160 -y 1650 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -160 -y 1680 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -160 -y 1830 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -160 -y 1860 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -160 -y 1890 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -160 -y 1920 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -160 -y 2220 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -160 -y 2250 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -160 -y 2290 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -160 -y 2320 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 4 -x 4290 -y 2130 -defaultsOSRD
preplace port daq_clk -pg 1 -lvl 0 -x -160 -y 1440 -defaultsOSRD
preplace port daq_spy_reset_0 -pg 1 -lvl 0 -x -160 -y 1560 -defaultsOSRD
preplace port daq_spy_full_0 -pg 1 -lvl 4 -x 4290 -y 820 -defaultsOSRD
preplace port daq_spy_reset_1 -pg 1 -lvl 0 -x -160 -y 1470 -defaultsOSRD
preplace port daq_spy_full_1 -pg 1 -lvl 4 -x 4290 -y 570 -defaultsOSRD
preplace port ts_valid -pg 1 -lvl 4 -x 4290 -y 2900 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 4 -x 4290 -y 1550 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 4 -x 4290 -y 1580 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 4 -x 4290 -y 2540 -defaultsOSRD
preplace portBus ts_sync_v -pg 1 -lvl 4 -x 4290 -y 2760 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 4 -x 4290 -y 1720 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 4 -x 4290 -y 2840 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 4 -x 4290 -y 1350 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 4 -x 4290 -y 1320 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 4 -x 4290 -y 1840 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 4 -x 4290 -y 1810 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 4 -x 4290 -y 2250 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 4 -x 4290 -y 2220 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 4 -x 4290 -y 1230 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -160 -y 2030 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 4 -x 4290 -y 2040 -defaultsOSRD
preplace portBus daq_stream_k1 -pg 1 -lvl 0 -x -160 -y 1410 -defaultsOSRD
preplace portBus daq_stream1 -pg 1 -lvl 0 -x -160 -y 1380 -defaultsOSRD
preplace portBus daq_stream_k0 -pg 1 -lvl 0 -x -160 -y 1530 -defaultsOSRD
preplace portBus daq_stream0 -pg 1 -lvl 0 -x -160 -y 1500 -defaultsOSRD
preplace portBus ts_stat -pg 1 -lvl 4 -x 4290 -y 2870 -defaultsOSRD
preplace portBus cmd_code_idle -pg 1 -lvl 0 -x -160 -y 2500 -defaultsOSRD
preplace portBus cmd_code_edge -pg 1 -lvl 0 -x -160 -y 2560 -defaultsOSRD
preplace portBus cmd_code_sync -pg 1 -lvl 0 -x -160 -y 2590 -defaultsOSRD
preplace portBus cmd_code_act -pg 1 -lvl 0 -x -160 -y 2620 -defaultsOSRD
preplace portBus cmd_code_reset -pg 1 -lvl 0 -x -160 -y 2650 -defaultsOSRD
preplace portBus cmd_code_adc_reset -pg 1 -lvl 0 -x -160 -y 2680 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 2 -x 1160 -y 2538 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 3 -x 4024 -y 1590 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 3 -x 4024 -y 1360 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 3 -x 4024 -y 1850 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 3 -x 4024 -y 2260 -defaultsOSRD
preplace inst dbg -pg 1 -lvl 3 -x 4024 -y 80 -defaultsOSRD
preplace inst daq_spy_0 -pg 1 -lvl 3 -x 4024 -y 820 -defaultsOSRD
preplace inst daq_spy_1 -pg 1 -lvl 3 -x 4024 -y 570 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 3 -x 4024 -y 210 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 3 -x 4024 -y 350 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 3 -x 4024 -y 1080 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 1160 -y 890 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 3 -x 4024 -y 2040 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 2 -x 1160 -y 1430 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 1 -x 360 -y 560 -defaultsOSRD
preplace inst timing_module|ts_reclock_0 -pg 1 -lvl 3 -x 1820 -y 2718 -defaultsOSRD
preplace inst timing_module|clk_wiz_0 -pg 1 -lvl 3 -x 1820 -y 2978 -defaultsOSRD
preplace inst timing_module|endpoint_wrapper_0 -pg 1 -lvl 2 -x 1450 -y 2618 -defaultsOSRD
preplace inst timing_module|ila_0 -pg 1 -lvl 4 -x 2220 -y 2708 -defaultsOSRD
preplace inst timing_module|xlconstant_1 -pg 1 -lvl 4 -x 2220 -y 2998 -defaultsOSRD
preplace inst timing_module|xlconstant_2 -pg 1 -lvl 4 -x 2220 -y 3098 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 1 -x 1150 -y 2658 -defaultsOSRD
preplace inst timing_module|xlslice_2 -pg 1 -lvl 1 -x 1150 -y 2758 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 1 -x 1150 -y 2558 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 -50 470 810 460 2800 2130 NJ
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 1 1 800 570n
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 3 820 430 2810 1230 NJ
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 830 470 2590
preplace netloc coldata_i2c_0_scl_p 1 3 1 4200J 1550n
preplace netloc coldata_i2c_0_scl_n 1 3 1 4230J 1580n
preplace netloc coldata_i2c_0_sda_out_p 1 3 1 4180J 1490n
preplace netloc coldata_i2c_0_sda_out_n 1 3 1 4190J 1520n
preplace netloc sda_in_p_0_1 1 0 3 -50J 1560 NJ 1560 NJ
preplace netloc sda_in_n_0_1 1 0 3 -40J 1580 NJ 1580 NJ
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 3 1 4180J 1050n
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 3 1 NJ 1080
preplace netloc rec_d_clk_0_1 1 0 2 NJ 2350 800J
preplace netloc rec_d_0_1 1 0 2 NJ 2380 790J
preplace netloc rec_clk_locked_0_1 1 0 2 NJ 2410 780J
preplace netloc sfp_los_0_1 1 0 2 NJ 2440 770J
preplace netloc cdr_los_0_1 1 0 2 -80J 2488 NJ
preplace netloc cdr_lol_0_1 1 0 2 NJ 2470 760J
preplace netloc pdts_endpoint_0_clk 1 2 2 2730 1710 4200J
preplace netloc pdts_endpoint_0_rst 1 2 2 2830J 2480 NJ
preplace netloc pdts_endpoint_0_rdy 1 2 2 2850J 2510 NJ
preplace netloc pdts_endpoint_0_sync 1 2 2 2870J 2540 NJ
preplace netloc pdts_endpoint_0_sync_v 1 2 2 2890J 2760 NJ
preplace netloc pdts_endpoint_0_tstamp 1 2 2 2760 2380 4230J
preplace netloc pdts_endpoint_0_evtctr 1 2 2 2910J 2840 NJ
preplace netloc coldata_i2c_dual_sda_out_p_1 1 3 1 4190J 1610n
preplace netloc coldata_i2c_dual_sda_out_n_1 1 3 1 NJ 1640
preplace netloc sda_in_p_1_1 1 0 3 -30J 1640 NJ 1640 NJ
preplace netloc sda_in_n_1_1 1 0 3 -20J 1660 NJ 1660 NJ
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 3 1 4180J 1260n
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 3 1 4190J 1290n
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 3 1 4190J 1380n
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 3 1 NJ 1410
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 3 1 4190J 1750n
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 3 1 4200J 1780n
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 3 1 4200J 1870n
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 3 1 NJ 1900
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 3 1 4240J 2160n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 3 1 4250J 2190n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 3 1 4270J 2280n
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 3 1 NJ 2310
preplace netloc coldata_i2c_dual3_scl_p_0 1 3 1 4260J 2220n
preplace netloc coldata_i2c_dual3_scl_n_0 1 3 1 4270J 2250n
preplace netloc coldata_i2c_dual2_scl_p_0 1 3 1 4210J 1810n
preplace netloc coldata_i2c_dual2_scl_n_0 1 3 1 4220J 1840n
preplace netloc coldata_i2c_dual1_scl_n_0 1 3 1 4230J 1350n
preplace netloc coldata_i2c_dual1_scl_p_0 1 3 1 4200J 1320n
preplace netloc sda_in_p_0_0_1 1 0 3 NJ 1590 NJ 1590 2770J
preplace netloc sda_in_n_0_0_1 1 0 3 -80J 1320 NJ 1320 2750J
preplace netloc sda_in_p_1_0_1 1 0 3 NJ 1650 NJ 1650 2780J
preplace netloc sda_in_n_1_0_1 1 0 3 -60J 1330 NJ 1330 2740J
preplace netloc sda_in_p_0_1_1 1 0 3 -80J 1820 NJ 1820 NJ
preplace netloc sda_in_n_0_1_1 1 0 3 -80J 1840 NJ 1840 NJ
preplace netloc sda_in_p_1_1_1 1 0 3 NJ 1890 NJ 1890 2610J
preplace netloc sda_in_n_1_1_1 1 0 3 NJ 1920 NJ 1920 NJ
preplace netloc sda_in_p_0_2_1 1 0 3 NJ 2220 NJ 2220 2600J
preplace netloc sda_in_n_0_2_1 1 0 3 NJ 2250 NJ 2250 NJ
preplace netloc sda_in_p_1_2_1 1 0 3 NJ 2290 NJ 2290 2650J
preplace netloc sda_in_n_1_2_1 1 0 3 NJ 2320 800J 2318 2590J
preplace netloc axi_iic_0_iic2intc_irpt 1 0 4 -60 420 NJ 420 2920J 430 4180
preplace netloc reg_ro_0_1 1 0 3 NJ 2030 NJ 2030 NJ
preplace netloc reg_bank_64_0_reg_rw 1 1 3 830 1720 NJ 1720 4180
preplace netloc daq_stream_k1_0_1 1 0 3 -130J 410 NJ 410 2900J
preplace netloc daq_stream1_0_1 1 0 3 -120J 450 NJ 450 2860J
preplace netloc daq_stream_k0_0_1 1 0 3 -110J 400 NJ 400 2880J
preplace netloc daq_stream0_0_1 1 0 3 -100J 440 NJ 440 2840J
preplace netloc daq_clk_0_1 1 0 3 -90J 1310 NJ 1310 2680
preplace netloc reset_0_1 1 0 3 -70J 1550 NJ 1550 2710J
preplace netloc daq_spy_full_0 1 3 1 NJ 820
preplace netloc daq_spy_reset_0_1 1 0 3 -140J 390 NJ 390 2930J
preplace netloc daq_spy_1_daq_spy_full 1 3 1 NJ 570
preplace netloc timing_module_stat_0 1 2 2 2930J 2870 NJ
preplace netloc timing_module_ts_valid_0 1 2 2 2940J 2900 NJ
preplace netloc cmd_code_idle_0_1 1 0 2 NJ 2500 750J
preplace netloc cmd_code_edge_0_1 1 0 2 NJ 2560 740J
preplace netloc cmd_code_sync_0_1 1 0 2 NJ 2590 730J
preplace netloc cmd_code_act_0_1 1 0 2 NJ 2620 720J
preplace netloc cmd_code_reset_0_1 1 0 2 NJ 2650 710J
preplace netloc cmd_code_adc_reset_0_1 1 0 2 NJ 2680 700J
preplace netloc timing_module_cmd_bit_idle 1 2 1 2820 1030n
preplace netloc timing_module_cmd_bit_edge 1 2 1 2840 1050n
preplace netloc timing_module_cmd_bit_sync 1 2 1 2860 1070n
preplace netloc timing_module_cmd_bit_act 1 2 1 2880 1090n
preplace netloc timing_module_cmd_bit_reset 1 2 1 2900 1110n
preplace netloc timing_module_cmd_bit_adc_reset 1 2 1 2920 1130n
preplace netloc S00_AXI1_3 1 2 1 2690 940n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 1 1 N 530
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 2820 800n
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 2610 760n
preplace netloc ps8_0_axi_periph_M11_AXI 1 2 1 2660 330n
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 1 N 740
preplace netloc S00_AXI_3 1 2 1 2720 920n
preplace netloc axi_iic_0_IIC 1 3 1 NJ 330
preplace netloc ps8_0_axi_periph_M12_AXI 1 2 1 2700 980n
preplace netloc S00_AXI_1 1 2 1 2640 840n
preplace netloc ps8_0_axi_periph_M15_AXI 1 2 1 2670 490n
preplace netloc ps8_0_axi_periph_M13_AXI 1 2 1 2650 190n
preplace netloc S00_AXI1_1 1 2 1 2740 860n
preplace netloc axi_gpio_1_GPIO 1 3 1 NJ 210
preplace netloc S00_AXI_2 1 2 1 2600 880n
preplace netloc S00_AXI1_2 1 2 1 2620 900n
preplace netloc ps8_0_axi_periph_M14_AXI 1 2 1 2630 60n
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 2790 820n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 1 1000 2558n
preplace netloc timing_module|xlconstant_2_dout 1 4 1 NJ 3098
preplace netloc timing_module|xlconstant_1_dout 1 4 1 NJ 2998
preplace netloc timing_module|xlslice_1_Dout 1 1 1 1280 2558n
preplace netloc timing_module|xlslice_0_Dout 1 1 1 1280 2598n
preplace netloc timing_module|sclk_1 1 0 2 NJ 2388 1340
preplace netloc timing_module|ts_rec_d_clk_1 1 0 2 NJ 2408 1330
preplace netloc timing_module|ts_rec_d_1 1 0 2 NJ 2428 1320
preplace netloc timing_module|ts_sfp_los_1 1 0 2 1000J 2478 1290
preplace netloc timing_module|ts_cdr_los_1 1 0 2 1010J 2468 1300
preplace netloc timing_module|ts_cdr_lol_1 1 0 2 1040J 2498 1260
preplace netloc timing_module|xlslice_2_Dout 1 1 2 1310 2758 1590
preplace netloc timing_module|endpoint_wrapper_0_clk 1 2 1 1560 2568n
preplace netloc timing_module|clk_wiz_0_clk_out1 1 2 3 1590 2508 2050 2438 2430J
preplace netloc timing_module|endpoint_wrapper_0_stat 1 2 1 1570 2548n
preplace netloc timing_module|endpoint_wrapper_0_rst 1 2 1 N 2588
preplace netloc timing_module|endpoint_wrapper_0_rdy 1 2 1 N 2608
preplace netloc timing_module|endpoint_wrapper_0_sync 1 2 1 N 2628
preplace netloc timing_module|endpoint_wrapper_0_sync_stb 1 2 1 N 2648
preplace netloc timing_module|endpoint_wrapper_0_sync_first 1 2 1 N 2668
preplace netloc timing_module|endpoint_wrapper_0_tstamp 1 2 1 N 2688
preplace netloc timing_module|ts_reclock_0_stat_out 1 3 2 2080 2458 2360J
preplace netloc timing_module|ts_reclock_0_rst_out 1 3 2 2070 2448 2410J
preplace netloc timing_module|ts_reclock_0_rdy_out 1 3 2 2060 2428 2420J
preplace netloc timing_module|ts_reclock_0_sync_out 1 3 2 2100 2468 2380J
preplace netloc timing_module|ts_reclock_0_tstamp_out 1 3 2 2110 2478 2350J
preplace netloc timing_module|ts_reclock_0_ts_valid 1 3 2 2120 2488 2340J
preplace netloc timing_module|cmd_code_idle_0_1 1 0 3 1030J 2488 1270J 2768 N
preplace netloc timing_module|cmd_code_edge_0_1 1 0 3 NJ 2828 NJ 2828 1570
preplace netloc timing_module|cmd_code_sync_0_1 1 0 3 1020J 2458 NJ 2458 1580
preplace netloc timing_module|cmd_code_act_0_1 1 0 3 NJ 2868 NJ 2868 1580
preplace netloc timing_module|cmd_code_reset_0_1 1 0 3 NJ 2888 NJ 2888 1600
preplace netloc timing_module|cmd_code_adc_reset_0_1 1 0 3 NJ 2908 NJ 2908 1610
preplace netloc timing_module|ts_reclock_0_cmd_bit_idle 1 3 2 2020 2408 2390J
preplace netloc timing_module|ts_reclock_0_cmd_bit_edge 1 3 2 2030 2398 2400J
preplace netloc timing_module|ts_reclock_0_cmd_bit_sync 1 3 2 2040 2418 2370J
preplace netloc timing_module|ts_reclock_0_cmd_bit_act 1 3 2 2090 2498 2330J
preplace netloc timing_module|ts_reclock_0_cmd_bit_reset 1 3 2 2110 2938 2310J
preplace netloc timing_module|ts_reclock_0_cmd_bit_adc_reset 1 3 2 2120 2928 2320J
preplace netloc timing_module|ts_reclock_0_sync_stb_out 1 3 1 N 2658
preplace netloc timing_module|ts_reclock_0_sync_first_out 1 3 1 N 2678
preplace netloc timing_module|ts_reclock_0_fifo_valid 1 3 1 2010 2738n
levelinfo -pg 1 -160 360 1160 4024 4290
levelinfo -hier timing_module * 1150 1450 1820 2220 *
pagesize -pg 1 -db -bbox -sgen -380 0 4490 3360
pagesize -hier timing_module -db -bbox -sgen 970 2368 2460 3288
"
}
{
   "da_axi4_cnt":"13",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"2",
   "da_clkrst_cnt":"8",
   "da_zynq_ultra_ps_e_cnt":"1"
}
