/*
 * platform.h
 *
 * Copyright (c) 2018 Knowles, inc.
 *
 * This file is to get SRB base address as per platform
 *
 */
#ifndef __PLATFORM_H__
#define __PLATFORM_H__

#define PLAT_SRB_BASE_ADDR			0x40090000

/* PDM data IO Ctrl */
#define PLAT_DMIC_DATA_IN0_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_DI_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_DI_ADDR
#define PLAT_DMIC_DATA_IN4_IO_CTRL_ADDR		0x0
#define PLAT_DMIC_DATA_IN5_IO_CTRL_ADDR		0x0
#define PLAT_DMIC_DATA_IN6_IO_CTRL_ADDR		0x0
#define PLAT_DMIC_DATA_IN7_IO_CTRL_ADDR		0x0
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_ADDR	IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_ADDR	IAXXX_IO_CTRL_PORTC_DI_ADDR

#define PLAT_ADC_DATA_IN0_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN1_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN2_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN3_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN4_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN5_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN6_IO_CTRL_ADDR		0x0
#define PLAT_ADC_DATA_IN7_IO_CTRL_ADDR		0x0
#define PLAT_DAC_DATA_OUT0_IO_CTRL_ADDR		0x0
#define PLAT_DAC_DATA_OUT1_IO_CTRL_ADDR		0x0

#define PLAT_DMIC_MONO_DATA_IN0_IO_CTRL_ADDR	IAXXX_IO_CTRL_PORTC_DI_ADDR
#define PLAT_DMIC_MONO_DATA_IN1_IO_CTRL_ADDR	IAXXX_IO_CTRL_COMMB_2_ADDR
#define PLAT_DMIC_MONO_DATA_IN2_IO_CTRL_ADDR	IAXXX_IO_CTRL_COMMB_3_ADDR
#define PLAT_DMIC_MONO_DATA_IN3_IO_CTRL_ADDR	IAXXX_IO_CTRL_PORTC_FS_ADDR

#define PLAT_DMIC_DATA_IN0_AND_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_AND_SEL_MASK	 \
	IAXXX_IO_CTRL_PORTC_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_AND_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_AND_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN4_AND_SEL_MASK		0x0
#define PLAT_DMIC_DATA_IN5_AND_SEL_MASK		0x0
#define PLAT_DMIC_DATA_IN6_AND_SEL_MASK		0x0
#define PLAT_DMIC_DATA_IN7_AND_SEL_MASK		0x0

#define PLAT_DMIC_DATA_OUT0_MUX_SEL_VAL \
	(IAXXX_IO_CTRL_MUX_SEL_DMIC_VAL << IAXXX_IO_CTRL_PORTC_FS_MUX_SEL_POS)
#define PLAT_DMIC_DATA_OUT0_MUX_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_FS_MUX_SEL_MASK
#define PLAT_DMIC_DATA_OUT1_MUX_SEL_VAL \
	(IAXXX_IO_CTRL_MUX_SEL_DMIC_VAL << IAXXX_IO_CTRL_PORTC_DI_MUX_SEL_POS)
#define PLAT_DMIC_DATA_OUT1_MUX_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_DI_MUX_SEL_MASK

#define PLAT_ADC_DATA_IN0_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN1_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN2_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN3_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN4_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN5_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN6_AND_SEL_MASK		0x0
#define PLAT_ADC_DATA_IN7_AND_SEL_MASK		0x0
#define PLAT_DAC_DATA_OUT0_AND_SEL_MASK		0x0
#define PLAT_DAC_DATA_OUT1_AND_SEL_MASK		0x0


#define PLAT_DMIC_MONO_DATA_IN0_AND_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_DI_CDC_ADC_IN0_AND_SEL_MASK
#define PLAT_DMIC_MONO_DATA_IN1_AND_SEL_MASK \
	IAXXX_IO_CTRL_COMMB_2_CDC_ADC_IN1_AND_SEL_MASK
#define PLAT_DMIC_MONO_DATA_IN2_AND_SEL_MASK \
	IAXXX_IO_CTRL_COMMB_3_CDC_ADC_IN2_AND_SEL_MASK
#define PLAT_DMIC_MONO_DATA_IN3_AND_SEL_MASK \
	IAXXX_IO_CTRL_PORTC_FS_CDC_ADC_IN3_AND_SEL_MASK

/* PDM IN clock */
#define PLAT_DMIC_CLK_IN0_IO_CTRL_ADDR          IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC_CLK_IN1_IO_CTRL_ADDR          IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC_CLK_IN2_IO_CTRL_ADDR          IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_CLK_IN3_IO_CTRL_ADDR          IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_CLK_IN4_IO_CTRL_ADDR          0x0
#define PLAT_DMIC_CLK_IN5_IO_CTRL_ADDR          0x0
#define PLAT_DMIC_CLK_IN6_IO_CTRL_ADDR          0x0
#define PLAT_DMIC_CLK_IN7_IO_CTRL_ADDR          0x0
#define PLAT_DMIC_CLK_OUT0_IO_CTRL_ADDR         IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC_CLK_OUT1_IO_CTRL_ADDR         IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_ADC_CLK_IN0_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN1_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN2_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN3_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN4_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN5_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN6_IO_CTRL_ADDR           0x0
#define PLAT_ADC_CLK_IN7_IO_CTRL_ADDR           0x0
#define PLAT_DAC_CLK_OUT0_IO_CTRL_ADDR          0x0
#define PLAT_DAC_CLK_OUT1_IO_CTRL_ADDR          0x0
#define PLAT_DMIC_MONO_CLK_IN0_IO_CTRL_ADDR     IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_MONO_CLK_IN1_IO_CTRL_ADDR     IAXXX_IO_CTRL_GPIO_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN2_IO_CTRL_ADDR     IAXXX_IO_CTRL_COMMB_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN3_IO_CTRL_ADDR     IAXXX_IO_CTRL_PORTC_CLK_ADDR

#define PLAT_DMIC_CLK_IN0_PORTA_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTA_CLK_ADDR
#define PLAT_DMIC_CLK_IN1_PORTA_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTA_CLK_ADDR
#define PLAT_DMIC_CLK_IN2_PORTA_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTA_DO_ADDR
#define PLAT_DMIC_CLK_IN3_PORTA_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTA_DO_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_PORTA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN1_PORTA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTA_IO_CTRL_ADDR 0x0

#define PLAT_DMIC_CLK_IN0_PORTB_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTB_DO_ADDR
#define PLAT_DMIC_CLK_IN1_PORTB_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTB_DO_ADDR
#define PLAT_DMIC_CLK_IN2_PORTB_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTB_CLK_ADDR
#define PLAT_DMIC_CLK_IN3_PORTB_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTB_CLK_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_PORTB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN1_PORTB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTB_IO_CTRL_ADDR 0x0

#define PLAT_DMIC_CLK_IN0_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC_CLK_IN1_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC_CLK_IN2_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_CLK_IN3_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_DO_ADDR
#define PLAT_DMIC_MONO_CLK_IN1_PORTC_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTC_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTC_IO_CTRL_ADDR IAXXX_IO_CTRL_PORTC_CLK_ADDR

#define PLAT_DMIC_CLK_IN0_COMMA_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMA_0_ADDR
#define PLAT_DMIC_CLK_IN1_COMMA_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMA_0_ADDR
#define PLAT_DMIC_CLK_IN2_COMMA_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMA_3_ADDR
#define PLAT_DMIC_CLK_IN3_COMMA_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMA_3_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_COMMA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN1_COMMA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN2_COMMA_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_COMMA_IO_CTRL_ADDR 0x0

#define PLAT_DMIC_CLK_IN0_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_0_ADDR
#define PLAT_DMIC_CLK_IN1_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_0_ADDR
#define PLAT_DMIC_CLK_IN2_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_3_ADDR
#define PLAT_DMIC_CLK_IN3_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_3_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN1_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_3_ADDR
#define PLAT_DMIC_MONO_CLK_IN2_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN3_COMMB_IO_CTRL_ADDR IAXXX_IO_CTRL_COMMB_3_ADDR

#define PLAT_DMIC_CLK_IN0_GPIO_OTHR_IO_CTRL_ADDR IAXXX_IO_CTRL_IRQ_ADDR
#define PLAT_DMIC_CLK_IN1_GPIO_OTHR_IO_CTRL_ADDR IAXXX_IO_CTRL_IRQ_ADDR
#define PLAT_DMIC_CLK_IN2_GPIO_OTHR_IO_CTRL_ADDR IAXXX_IO_CTRL_GPIO_0_ADDR
#define PLAT_DMIC_CLK_IN3_GPIO_OTHR_IO_CTRL_ADDR IAXXX_IO_CTRL_GPIO_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN0_GPIO_OTHR_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN1_GPIO_OTHR_IO_CTRL_ADDR IAXXX_IO_CTRL_GPIO_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN2_GPIO_OTHR_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_GPIO_OTHR_IO_CTRL_ADDR 0x0

#define PLAT_DMIC_CLK_IN0_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_CLK_IN1_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_CLK_IN2_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_CLK_IN3_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN0_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN1_GPIO_COMMB_IO_CTRL_ADDR \
	IAXXX_IO_CTRL_GPIO_0_ADDR
#define PLAT_DMIC_MONO_CLK_IN2_GPIO_COMMB_IO_CTRL_ADDR 0x0
#define PLAT_DMIC_MONO_CLK_IN3_GPIO_COMMB_IO_CTRL_ADDR 0x0

/* PDM Out clock */
#define PLAT_DMIC0_OUT_CLK_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_CDC0_OUT_CLK_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_DMIC1_OUT_CLK_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_CLK_ADDR
#define PLAT_CDC1_OUT_CLK_IO_CTRL_ADDR		IAXXX_IO_CTRL_PORTC_CLK_ADDR

/* Dynamic PDM PAD Ctrl */
#define PLAT_DMIC_DATA_IN0_IO_CTRL_PORTA_ADDR	IAXXX_IO_CTRL_PORTA_FS_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_PORTA_ADDR	IAXXX_IO_CTRL_PORTA_FS_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_PORTA_ADDR	IAXXX_IO_CTRL_PORTA_DI_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_PORTA_ADDR	IAXXX_IO_CTRL_PORTA_DI_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_PORTA_ADDR  IAXXX_IO_CTRL_PORTA_FS_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_PORTA_ADDR  IAXXX_IO_CTRL_PORTA_DI_ADDR

#define PLAT_DMIC_DATA_IN0_IO_CTRL_PORTB_ADDR	IAXXX_IO_CTRL_PORTB_DI_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_PORTB_ADDR	IAXXX_IO_CTRL_PORTB_DI_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_PORTB_ADDR	IAXXX_IO_CTRL_PORTB_FS_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_PORTB_ADDR	IAXXX_IO_CTRL_PORTB_FS_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_PORTB_ADDR  IAXXX_IO_CTRL_PORTB_DI_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_PORTB_ADDR  IAXXX_IO_CTRL_PORTB_FS_ADDR

#define PLAT_DMIC_DATA_IN0_IO_CTRL_PORTC_ADDR	IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_PORTC_ADDR	IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_PORTC_ADDR	IAXXX_IO_CTRL_PORTC_DI_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_PORTC_ADDR	IAXXX_IO_CTRL_PORTC_DI_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_PORTC_ADDR  IAXXX_IO_CTRL_PORTC_FS_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_PORTC_ADDR  IAXXX_IO_CTRL_PORTC_DI_ADDR

#define PLAT_DMIC_DATA_IN0_IO_CTRL_COMMA_ADDR	IAXXX_IO_CTRL_COMMA_2_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_COMMA_ADDR	IAXXX_IO_CTRL_COMMA_2_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_COMMA_ADDR	IAXXX_IO_CTRL_COMMA_1_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_COMMA_ADDR	IAXXX_IO_CTRL_COMMA_1_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_COMMA_ADDR  IAXXX_IO_CTRL_COMMA_2_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_COMMA_ADDR  IAXXX_IO_CTRL_COMMA_1_ADDR

#define PLAT_DMIC_DATA_IN0_IO_CTRL_COMMB_ADDR	IAXXX_IO_CTRL_COMMB_1_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_COMMB_ADDR	IAXXX_IO_CTRL_COMMB_1_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_COMMB_ADDR	IAXXX_IO_CTRL_COMMB_2_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_COMMB_ADDR	IAXXX_IO_CTRL_COMMB_2_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_COMMB_ADDR  IAXXX_IO_CTRL_COMMB_1_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_COMMB_ADDR	IAXXX_IO_CTRL_COMMB_2_ADDR
#define PLAT_DMIC_MONO_DATA_IN2_IO_CTRL_COMMB_ADDR IAXXX_IO_CTRL_COMMB_3_ADDR

#define PLAT_DMIC_DATA_IN0_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_WAKE_ADDR
#define PLAT_DMIC_DATA_IN1_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_WAKE_ADDR
#define PLAT_DMIC_DATA_IN2_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_GPIO_1_ADDR
#define PLAT_DMIC_DATA_IN3_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_GPIO_1_ADDR
#define PLAT_DMIC_DATA_OUT0_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_WAKE_ADDR
#define PLAT_DMIC_DATA_OUT1_IO_CTRL_GPIO_OTHR_ADDR IAXXX_IO_CTRL_GPIO_1_ADDR

#define PLAT_DMIC_MONO_DATA_IN1_IO_CTRL_GPIO_COMMB_ADDR \
	IAXXX_IO_CTRL_COMMB_2_ADDR

#define PLAT_DMIC_DATA_IN0_PORTA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTA_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_PORTA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTA_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_PORTA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTA_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_PORTA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTA_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN0_PORTB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTB_DI_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_PORTB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTB_DI_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_PORTB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTB_FS_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_PORTB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTB_FS_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN0_PORTC_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTC_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_PORTC_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTC_FS_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_PORTC_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTC_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_PORTC_AND_SEL_MASK	\
	IAXXX_IO_CTRL_PORTC_DI_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN0_COMMA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMA_2_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_COMMA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMA_2_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_COMMA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMA_1_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_COMMA_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMA_1_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN0_COMMB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMB_1_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_COMMB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMB_1_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_COMMB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMB_2_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_COMMB_AND_SEL_MASK	\
	IAXXX_IO_CTRL_COMMB_2_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_MONO_DATA_IN2_COMMB_AND_SEL_MASK \
	IAXXX_IO_CTRL_COMMB_3_CDC_ADC_IN2_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN0_GPIO_OTHR_AND_SEL_MASK \
	IAXXX_IO_CTRL_WAKE_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN1_GPIO_OTHR_AND_SEL_MASK \
	IAXXX_IO_CTRL_WAKE_DMIC_DI0_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN2_GPIO_OTHR_AND_SEL_MASK \
	IAXXX_IO_CTRL_GPIO_1_DMIC_DI1_AND_SEL_MASK
#define PLAT_DMIC_DATA_IN3_GPIO_OTHR_AND_SEL_MASK \
	IAXXX_IO_CTRL_GPIO_1_DMIC_DI1_AND_SEL_MASK

#define PLAT_DMIC_MONO_DATA_IN1_GPIO_COMMB_AND_SEL_MASK \
	IAXXX_IO_CTRL_COMMB_2_CDC_ADC_IN1_AND_SEL_MASK


#define PLAT_DMIC_CLK_IN0_IO_CTRL_RESET_VAL  IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN1_IO_CTRL_RESET_VAL  IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN2_IO_CTRL_RESET_VAL  IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN3_IO_CTRL_RESET_VAL  IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN4_IO_CTRL_RESET_VAL  0x0
#define PLAT_DMIC_CLK_IN5_IO_CTRL_RESET_VAL  0x0
#define PLAT_DMIC_CLK_IN6_IO_CTRL_RESET_VAL  0x0
#define PLAT_DMIC_CLK_IN7_IO_CTRL_RESET_VAL  0x0
#define PLAT_DMIC_CLK_OUT0_IO_CTRL_RESET_VAL IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_DMIC_CLK_OUT1_IO_CTRL_RESET_VAL IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_ADC_CLK_IN0_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN1_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN2_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN3_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN4_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN5_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN6_IO_CTRL_RESET_VAL   0x0
#define PLAT_ADC_CLK_IN7_IO_CTRL_RESET_VAL   0x0
#define PLAT_DAC_CLK_OUT0_IO_CTRL_RESET_VAL  0x0
#define PLAT_DAC_CLK_OUT1_IO_CTRL_RESET_VAL  0x0
#define PLAT_DMIC_MONO_CLK_IN0_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN1_IO_CTRL_RESET_VAL IAXXX_IO_CTRL_GPIO_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN2_IO_CTRL_RESET_VAL IAXXX_IO_CTRL_COMMB_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN3_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL

#define PLAT_DMIC_CLK_IN0_PORTA_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTA_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN1_PORTA_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTA_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN2_PORTA_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTA_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN3_PORTA_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTA_DO_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_PORTA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN1_PORTA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTA_IO_CTRL_RESET_VAL 0x0

#define PLAT_DMIC_CLK_IN0_PORTB_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTB_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN1_PORTB_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTB_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN2_PORTB_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTB_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN3_PORTB_IO_CTRL_RESET_VAL \
				IAXXX_IO_CTRL_PORTB_CLK_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_PORTB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN1_PORTB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTB_IO_CTRL_RESET_VAL 0x0

#define PLAT_DMIC_CLK_IN0_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN1_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL
#define PLAT_DMIC_CLK_IN2_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_CLK_IN3_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_DO_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN1_PORTC_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN2_PORTC_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_PORTC_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_PORTC_CLK_RESET_VAL

#define PLAT_DMIC_CLK_IN0_COMMA_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMA_0_RESET_VAL
#define PLAT_DMIC_CLK_IN1_COMMA_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMA_0_RESET_VAL
#define PLAT_DMIC_CLK_IN2_COMMA_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMA_3_RESET_VAL
#define PLAT_DMIC_CLK_IN3_COMMA_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMA_3_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_COMMA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN1_COMMA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN2_COMMA_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_COMMA_IO_CTRL_RESET_VAL 0x0

#define PLAT_DMIC_CLK_IN0_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_0_RESET_VAL
#define PLAT_DMIC_CLK_IN1_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_0_RESET_VAL
#define PLAT_DMIC_CLK_IN2_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_3_RESET_VAL
#define PLAT_DMIC_CLK_IN3_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_3_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN1_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_COMMB_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN2_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_COMMB_IO_CTRL_RESET_VAL 0x0

#define PLAT_DMIC_CLK_IN0_GPIO_OTHR_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_IRQ_RESET_VAL
#define PLAT_DMIC_CLK_IN1_GPIO_OTHR_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_IRQ_RESET_VAL
#define PLAT_DMIC_CLK_IN2_GPIO_OTHR_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_GPIO_0_RESET_VAL
#define PLAT_DMIC_CLK_IN3_GPIO_OTHR_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_GPIO_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN0_GPIO_OTHR_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN1_GPIO_OTHR_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_GPIO_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN2_GPIO_OTHR_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_GPIO_OTHR_IO_CTRL_RESET_VAL 0x0

#define PLAT_DMIC_CLK_IN0_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_CLK_IN1_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_CLK_IN2_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_CLK_IN3_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN0_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN1_GPIO_COMMB_IO_CTRL_RESET_VAL \
	IAXXX_IO_CTRL_GPIO_0_RESET_VAL
#define PLAT_DMIC_MONO_CLK_IN2_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0
#define PLAT_DMIC_MONO_CLK_IN3_GPIO_COMMB_IO_CTRL_RESET_VAL 0x0

#endif
