TimeQuest Timing Analyzer report for MDT90P01
Sun May 20 09:39:54 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 162.71 MHz ; 162.71 MHz      ; c0         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -2.664 ; -137.642      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -78.617               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.664 ; Program_Counter:pc_inst|pc_int[0]        ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.702      ;
; -2.663 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 1.000        ; 0.000      ; 3.701      ;
; -2.663 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 1.000        ; 0.000      ; 3.701      ;
; -2.663 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 1.000        ; 0.000      ; 3.701      ;
; -2.642 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.680      ;
; -2.573 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.107      ;
; -2.573 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.107      ;
; -2.573 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.107      ;
; -2.551 ; Program_Counter:pc_inst|pc_int[1]        ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.589      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.548 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 3.086      ;
; -2.542 ; Program_Counter:pc_inst|pc_int[0]        ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.580      ;
; -2.527 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 0.500        ; 0.001      ; 3.066      ;
; -2.527 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 0.500        ; 0.001      ; 3.066      ;
; -2.527 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 0.500        ; 0.001      ; 3.066      ;
; -2.515 ; Program_Counter:pc_inst|pc_int[2]        ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.553      ;
; -2.505 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; -0.004     ; 3.039      ;
; -2.482 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.016      ;
; -2.482 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.016      ;
; -2.482 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 3.016      ;
; -2.466 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; -0.004     ; 3.000      ;
; -2.466 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; -0.004     ; 3.000      ;
; -2.466 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; -0.004     ; 3.000      ;
; -2.458 ; Program_Counter:pc_inst|pc_int[0]        ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 1.000        ; -0.001     ; 3.495      ;
; -2.452 ; Instruction_Decoder:dec_inst|reg_addr[0] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.490      ;
; -2.429 ; Program_Counter:pc_inst|pc_int[1]        ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.467      ;
; -2.408 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.446      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][2]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][4]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][5]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.404 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|stack_int[1][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.942      ;
; -2.393 ; Program_Counter:pc_inst|pc_int[2]        ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.431      ;
; -2.385 ; Program_Counter:pc_inst|pc_int[3]        ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.423      ;
; -2.384 ; Program_Counter:pc_inst|pc_int[0]        ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.422      ;
; -2.379 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 2.917      ;
; -2.379 ; Pipeline_State:pipe_inst|state_mem[0]    ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 2.917      ;
; -2.345 ; Program_Counter:pc_inst|pc_int[1]        ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 1.000        ; -0.001     ; 3.382      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.338 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.876      ;
; -2.332 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 2.866      ;
; -2.332 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 2.866      ;
; -2.332 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 2.866      ;
; -2.317 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 0.500        ; 0.001      ; 2.856      ;
; -2.317 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 0.500        ; 0.001      ; 2.856      ;
; -2.317 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 0.500        ; 0.001      ; 2.856      ;
; -2.315 ; Program_Counter:pc_inst|pc_int[4]        ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.353      ;
; -2.314 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; -0.004     ; 2.848      ;
; -2.309 ; Program_Counter:pc_inst|pc_int[2]        ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 1.000        ; -0.001     ; 3.346      ;
; -2.282 ; Program_Counter:pc_inst|pc_int[0]        ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 1.000        ; -0.001     ; 3.319      ;
; -2.271 ; Program_Counter:pc_inst|pc_int[1]        ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.309      ;
; -2.263 ; Program_Counter:pc_inst|pc_int[3]        ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 1.000        ; 0.000      ; 3.301      ;
; -2.262 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.300      ;
; -2.248 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; -0.004     ; 2.782      ;
; -2.248 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; -0.004     ; 2.782      ;
; -2.248 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; -0.004     ; 2.782      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.204 ; Pipeline_State:pipe_inst|state_mem[1]    ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 2.738      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][2]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][4]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][5]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.194 ; Pipeline_State:pipe_inst|state_mem[1]    ; Stack:stack_int|stack_int[1][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.732      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.192 ; Pipeline_State:pipe_inst|state_mem[2]    ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 2.730      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.720      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.720      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.720      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.720      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.720      ;
; -2.181 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; -0.004     ; 2.715      ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                         ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]            ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]            ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][2]            ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|reset_scall                    ; Stack:stack_int|reset_scall                    ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[0]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[1]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.635 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[0]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.921      ;
; 0.638 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[2]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.926      ;
; 0.671 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.957      ;
; 0.778 ; Instruction_Decoder:dec_inst|immediate[2]      ; W_Reg:wreg_inst|w_content[2]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.064      ;
; 0.826 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.112      ;
; 0.826 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.112      ;
; 0.840 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.121      ;
; 0.840 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.121      ;
; 0.870 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.156      ;
; 0.895 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.176      ;
; 0.896 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.182      ;
; 0.897 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.183      ;
; 0.898 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.184      ;
; 0.900 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.186      ;
; 0.904 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[3]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.190      ;
; 0.938 ; Instruction_Decoder:dec_inst|immediate[0]      ; W_Reg:wreg_inst|w_content[0]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.224      ;
; 0.957 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|bit_set           ; c0           ; c0          ; 0.000        ; -0.005     ; 1.238      ;
; 0.960 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|place_immediate   ; c0           ; c0          ; 0.000        ; -0.005     ; 1.241      ;
; 0.961 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|read_w            ; c0           ; c0          ; 0.000        ; -0.005     ; 1.242      ;
; 0.961 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|write_w           ; c0           ; c0          ; 0.000        ; -0.005     ; 1.242      ;
; 0.961 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.242      ;
; 0.974 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 1.262      ;
; 0.985 ; Instruction_Decoder:dec_inst|immediate[1]      ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.271      ;
; 1.015 ; W_Reg:wreg_inst|w_content[2]                   ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.301      ;
; 1.019 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; W_Reg:wreg_inst|reg_write_data[2]              ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.305      ;
; 1.024 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; W_Reg:wreg_inst|reg_write_data[0]              ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.310      ;
; 1.027 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 1.314      ;
; 1.031 ; W_Reg:wreg_inst|w_content[0]                   ; W_Reg:wreg_inst|reg_write_data[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.317      ;
; 1.040 ; W_Reg:wreg_inst|w_content[1]                   ; W_Reg:wreg_inst|reg_write_data[1]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.326      ;
; 1.056 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.342      ;
; 1.061 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.347      ;
; 1.103 ; Program_Counter:pc_inst|pc_int[8]              ; Program_Counter:pc_inst|pc_int[8]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.389      ;
; 1.154 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_write_en      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.435      ;
; 1.157 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|place_immediate   ; c0           ; c0          ; 0.000        ; -0.005     ; 1.438      ;
; 1.157 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.438      ;
; 1.158 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|bit_set           ; c0           ; c0          ; 0.000        ; -0.005     ; 1.439      ;
; 1.161 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.442      ;
; 1.161 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|write_w           ; c0           ; c0          ; 0.000        ; -0.005     ; 1.442      ;
; 1.162 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.443      ;
; 1.162 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|read_w            ; c0           ; c0          ; 0.000        ; -0.005     ; 1.443      ;
; 1.164 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[0]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.445      ;
; 1.164 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.445      ;
; 1.167 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.448      ;
; 1.191 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|reg_addr[0]       ; c0           ; c0          ; 0.000        ; -0.005     ; 1.472      ;
; 1.193 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.474      ;
; 1.202 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.483      ;
; 1.231 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Program_Counter:pc_inst|pc_int[3]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.517      ;
; 1.249 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.535      ;
; 1.250 ; W_Reg:wreg_inst|reg_write_data[1]              ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.536      ;
; 1.254 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.540      ;
; 1.254 ; Instruction_Decoder:dec_inst|bit_set           ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.540      ;
; 1.258 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.544      ;
; 1.259 ; RAM_Memory:ram_inst|reg_array[4][2]            ; Stack:stack_int|reset_scall                    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.544      ;
; 1.265 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.551      ;
; 1.269 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.555      ;
; 1.271 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.552      ;
; 1.272 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 1.553      ;
; 1.304 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.590      ;
; 1.313 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.599      ;
; 1.313 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.599      ;
; 1.314 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.600      ;
; 1.383 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[8]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.669      ;
; 1.384 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[4]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.670      ;
; 1.385 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[6]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.671      ;
; 1.385 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[7]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.671      ;
; 1.444 ; Program_Counter:pc_inst|pc_int[7]              ; Program_Counter:pc_inst|pc_int[7]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; Program_Counter:pc_inst|pc_int[6]              ; Program_Counter:pc_inst|pc_int[6]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.735      ;
; 1.455 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.741      ;
; 1.458 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.744      ;
; 1.458 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.744      ;
; 1.472 ; Program_Counter:pc_inst|pc_int[3]              ; Stack:stack_int|stack_int[1][3]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.757      ;
; 1.476 ; Program_Counter:pc_inst|pc_int[7]              ; Stack:stack_int|stack_int[1][7]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.761      ;
; 1.478 ; Program_Counter:pc_inst|pc_int[1]              ; Stack:stack_int|stack_int[0][1]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.763      ;
; 1.480 ; Program_Counter:pc_inst|pc_int[6]              ; Stack:stack_int|stack_int[0][6]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.765      ;
; 1.482 ; Program_Counter:pc_inst|pc_int[4]              ; Stack:stack_int|stack_int[1][4]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.767      ;
; 1.489 ; Program_Counter:pc_inst|pc_int[4]              ; Program_Counter:pc_inst|pc_int[4]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.775      ;
; 1.500 ; Instruction_Decoder:dec_inst|reg_addr[1]       ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.786      ;
; 1.521 ; Program_Counter:pc_inst|pc_int[2]              ; Stack:stack_int|stack_int[1][2]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.806      ;
; 1.524 ; Program_Counter:pc_inst|pc_int[5]              ; Stack:stack_int|stack_int[1][5]                ; c0           ; c0          ; 0.000        ; -0.001     ; 1.809      ;
; 1.536 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[5]              ; c0           ; c0          ; 0.000        ; 0.000      ; 1.822      ;
; 1.544 ; Stack:stack_int|reset_scall                    ; RAM_Memory:ram_inst|reg_array[4][2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.831      ;
; 1.587 ; Instruction_Decoder:dec_inst|reg_addr[2]       ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.873      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|idx[0]                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|idx[0]                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|idx[1]                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|idx[1]                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|reset_scall                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|reset_scall                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][6]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][6]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][7]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][7]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][8]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][8]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[1][0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[1][0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[1][1]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.738 ; 7.738 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.503 ; 7.503 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.517 ; 7.517 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.738 ; 7.738 ; Rise       ; c0              ;
; bit_set            ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 6.880 ; 6.880 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.471 ; 7.471 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.482 ; 7.482 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
; is_jump            ; c0         ; 7.469 ; 7.469 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 7.454 ; 7.454 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 8.051 ; 8.051 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.158 ; 7.158 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 8.051 ; 8.051 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.468 ; 7.468 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.476 ; 7.476 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 8.003 ; 8.003 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.418 ; 7.418 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.988 ; 7.988 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.159 ; 7.159 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.764 ; 7.764 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.782 ; 7.782 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.782 ; 7.782 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.687 ; 7.687 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.711 ; 7.711 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.698 ; 7.698 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 7.730 ; 7.730 ; Fall       ; c0              ;
; scall              ; c0         ; 7.209 ; 7.209 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 7.756 ; 7.756 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.756 ; 7.756 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.715 ; 7.715 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 6.857 ; 6.857 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.724 ; 7.724 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 7.513 ; 7.513 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 6.904 ; 6.904 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.473 ; 7.473 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.891 ; 6.891 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 6.877 ; 6.877 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 7.725 ; 7.725 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.702 ; 7.702 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 7.463 ; 7.463 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.550 ; 7.550 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 7.725 ; 7.725 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.717 ; 7.717 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.010 ; 8.010 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.196 ; 7.196 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.503 ; 7.503 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.503 ; 7.503 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.517 ; 7.517 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.738 ; 7.738 ; Rise       ; c0              ;
; bit_set            ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 6.880 ; 6.880 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 6.880 ; 6.880 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 7.471 ; 7.471 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.471 ; 7.471 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.482 ; 7.482 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.482 ; 7.482 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
; is_jump            ; c0         ; 7.469 ; 7.469 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 7.454 ; 7.454 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 7.454 ; 7.454 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.158 ; 7.158 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 8.051 ; 8.051 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.468 ; 7.468 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.476 ; 7.476 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 8.003 ; 8.003 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.418 ; 7.418 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.988 ; 7.988 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.159 ; 7.159 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.159 ; 7.159 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.764 ; 7.764 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.687 ; 7.687 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.782 ; 7.782 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.687 ; 7.687 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.711 ; 7.711 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.698 ; 7.698 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 7.730 ; 7.730 ; Fall       ; c0              ;
; scall              ; c0         ; 7.209 ; 7.209 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 6.857 ; 6.857 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.756 ; 7.756 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.715 ; 7.715 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 6.857 ; 6.857 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.724 ; 7.724 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 7.513 ; 7.513 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 6.904 ; 6.904 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.473 ; 7.473 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.891 ; 6.891 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 6.877 ; 6.877 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.702 ; 7.702 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 7.463 ; 7.463 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.550 ; 7.550 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 7.725 ; 7.725 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.717 ; 7.717 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.010 ; 8.010 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.196 ; 7.196 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.795 ; -38.949       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -64.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.795 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.327      ;
; -0.788 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.316      ;
; -0.788 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.316      ;
; -0.788 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.316      ;
; -0.783 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.316      ;
; -0.783 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.316      ;
; -0.783 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.316      ;
; -0.730 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 1.262      ;
; -0.730 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 1.262      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.256      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.256      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.256      ;
; -0.725 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.253      ;
; -0.725 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.253      ;
; -0.725 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.253      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][2]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][4]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][5]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.704 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|stack_int[1][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.236      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.231      ;
; -0.687 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.220      ;
; -0.687 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.220      ;
; -0.687 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.220      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.199      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.199      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.004     ; 1.199      ;
; -0.660 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.188      ;
; -0.660 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.188      ;
; -0.660 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.188      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][6]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][7]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.651 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][8]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.183      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.648 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.176      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][2]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][4]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|stack_int[0][5]              ; c0           ; c0          ; 0.500        ; 0.001      ; 1.172      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|bit_set         ; c0           ; c0          ; 0.500        ; -0.004     ; 1.165      ;
; -0.634 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 1.166      ;
; -0.634 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.500        ; 0.000      ; 1.166      ;
; -0.632 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; -0.004     ; 1.160      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.157      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.157      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; -0.004     ; 1.157      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.500        ; -0.001     ; 1.142      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.143      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.143      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.143      ;
; -0.608 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[1][0]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.140      ;
; -0.608 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[1][1]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.140      ;
; -0.608 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[1][2]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.140      ;
; -0.608 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[1][3]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.140      ;
; -0.608 ; Pipeline_State:pipe_inst|state_mem[1] ; Stack:stack_int|stack_int[1][4]              ; c0           ; c0          ; 0.500        ; 0.000      ; 1.140      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                         ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]            ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]            ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][2]            ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|reset_scall                    ; Stack:stack_int|reset_scall                    ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[0]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[1]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[0]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; Instruction_Decoder:dec_inst|place_immediate   ; W_Reg:wreg_inst|w_content[2]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.403      ;
; 0.264 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.416      ;
; 0.322 ; Instruction_Decoder:dec_inst|immediate[2]      ; W_Reg:wreg_inst|w_content[2]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.474      ;
; 0.325 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Pipeline_State:pipe_inst|state_mem[1]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.477      ;
; 0.332 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.484      ;
; 0.338 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.485      ;
; 0.338 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.485      ;
; 0.347 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.499      ;
; 0.348 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.500      ;
; 0.350 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.497      ;
; 0.352 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[3]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.504      ;
; 0.360 ; Instruction_Memory:instr_inst|instruction[1]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; Instruction_Decoder:dec_inst|immediate[0]      ; W_Reg:wreg_inst|w_content[0]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.518      ;
; 0.372 ; W_Reg:wreg_inst|reg_write_data[2]              ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; W_Reg:wreg_inst|reg_write_data[0]              ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Instruction_Decoder:dec_inst|immediate[1]      ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|bit_set           ; c0           ; c0          ; 0.000        ; -0.005     ; 0.529      ;
; 0.383 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|place_immediate   ; c0           ; c0          ; 0.000        ; -0.005     ; 0.530      ;
; 0.384 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|write_w           ; c0           ; c0          ; 0.000        ; -0.005     ; 0.531      ;
; 0.384 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.531      ;
; 0.385 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|read_w            ; c0           ; c0          ; 0.000        ; -0.005     ; 0.532      ;
; 0.386 ; Pipeline_State:pipe_inst|state_mem[2]          ; Pipeline_State:pipe_inst|state_mem[0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.538      ;
; 0.403 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; Pipeline_State:pipe_inst|state_mem[0]          ; Pipeline_State:pipe_inst|state_mem[2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.557      ;
; 0.410 ; Program_Counter:pc_inst|pc_int[8]              ; Program_Counter:pc_inst|pc_int[8]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.562      ;
; 0.421 ; W_Reg:wreg_inst|w_content[2]                   ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.573      ;
; 0.428 ; W_Reg:wreg_inst|w_content[0]                   ; W_Reg:wreg_inst|reg_write_data[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.580      ;
; 0.435 ; W_Reg:wreg_inst|w_content[1]                   ; W_Reg:wreg_inst|reg_write_data[1]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.587      ;
; 0.457 ; W_Reg:wreg_inst|reg_write_data[1]              ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|reg_addr[0]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.607      ;
; 0.462 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.609      ;
; 0.463 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|place_immediate   ; c0           ; c0          ; 0.000        ; -0.005     ; 0.610      ;
; 0.464 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.611      ;
; 0.467 ; Instruction_Memory:instr_inst|instruction[0]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Program_Counter:pc_inst|pc_int[3]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.620      ;
; 0.468 ; RAM_Memory:ram_inst|reg_array[4][2]            ; Stack:stack_int|reset_scall                    ; c0           ; c0          ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|write_w           ; c0           ; c0          ; 0.000        ; -0.005     ; 0.617      ;
; 0.471 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.618      ;
; 0.473 ; Instruction_Memory:instr_inst|instruction[2]   ; Instruction_Decoder:dec_inst|immediate[2]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.620      ;
; 0.474 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.622      ;
; 0.477 ; Instruction_Decoder:dec_inst|bit_set           ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.629      ;
; 0.494 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|bit_set           ; c0           ; c0          ; 0.000        ; -0.005     ; 0.641      ;
; 0.497 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.646      ;
; 0.500 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|read_w            ; c0           ; c0          ; 0.000        ; -0.005     ; 0.647      ;
; 0.501 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.648      ;
; 0.501 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_addr[0]       ; c0           ; c0          ; 0.000        ; -0.005     ; 0.648      ;
; 0.504 ; Instruction_Memory:instr_inst|instruction[8]   ; Instruction_Decoder:dec_inst|reg_write_en      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.651      ;
; 0.507 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[0]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.654      ;
; 0.508 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|immediate[1]      ; c0           ; c0          ; 0.000        ; -0.005     ; 0.655      ;
; 0.525 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; Program_Counter:pc_inst|pc_int[7]              ; Program_Counter:pc_inst|pc_int[7]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; Program_Counter:pc_inst|pc_int[6]              ; Program_Counter:pc_inst|pc_int[6]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Instruction_Memory:instr_inst|instruction[7]   ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[8]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[4]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Program_Counter:pc_inst|pc_int[4]              ; Program_Counter:pc_inst|pc_int[4]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[7]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Program_Counter:pc_inst|pc_int[6]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; Program_Counter:pc_inst|pc_int[6]              ; Stack:stack_int|stack_int[0][6]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.695      ;
; 0.544 ; Program_Counter:pc_inst|pc_int[3]              ; Stack:stack_int|stack_int[1][3]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.695      ;
; 0.544 ; Program_Counter:pc_inst|pc_int[4]              ; Stack:stack_int|stack_int[1][4]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.695      ;
; 0.544 ; Program_Counter:pc_inst|pc_int[7]              ; Stack:stack_int|stack_int[1][7]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.695      ;
; 0.548 ; Program_Counter:pc_inst|pc_int[1]              ; Stack:stack_int|stack_int[0][1]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.699      ;
; 0.555 ; Program_Counter:pc_inst|pc_int[2]              ; Stack:stack_int|stack_int[1][2]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.706      ;
; 0.557 ; Instruction_Decoder:dec_inst|reg_addr[1]       ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; Program_Counter:pc_inst|pc_int[5]              ; Stack:stack_int|stack_int[1][5]                ; c0           ; c0          ; 0.000        ; -0.001     ; 0.710      ;
; 0.590 ; Stack:stack_int|reset_scall                    ; RAM_Memory:ram_inst|reg_array[4][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.742      ;
; 0.599 ; Program_Counter:pc_inst|pc_int[5]              ; Program_Counter:pc_inst|pc_int[5]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.751      ;
; 0.607 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; Program_Counter:pc_inst|pc_int[1]              ; c0           ; c0          ; 0.000        ; 0.000      ; 0.759      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|idx[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|idx[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|idx[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|idx[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|reset_scall                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|reset_scall                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[0][8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[0][8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[1][0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Stack:stack_int|stack_int[1][0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Stack:stack_int|stack_int[1][1]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 4.084 ; 4.084 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 4.013 ; 4.013 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.018 ; 4.018 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.084 ; 4.084 ; Rise       ; c0              ;
; bit_set            ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 4.460 ; 4.460 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.761 ; 3.761 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.460 ; 4.460 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.073 ; 4.073 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.995 ; 3.995 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 4.213 ; 4.213 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 4.011 ; 4.011 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 3.976 ; 3.976 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 4.213 ; 4.213 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 4.216 ; 4.216 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.862 ; 3.862 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.216 ; 4.216 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.998 ; 3.998 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.184 ; 4.184 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.007 ; 4.007 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.858 ; 3.858 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.107 ; 4.107 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.131 ; 4.131 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.114 ; 4.114 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.131 ; 4.131 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.058 ; 4.058 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.087 ; 4.087 ; Fall       ; c0              ;
; scall              ; c0         ; 3.894 ; 3.894 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 4.077 ; 4.077 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 3.745 ; 3.745 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.014 ; 4.014 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 3.783 ; 3.783 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.764 ; 3.764 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.735 ; 3.735 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.996 ; 3.996 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 4.078 ; 4.078 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.028 ; 4.028 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.187 ; 4.187 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.170 ; 4.170 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.892 ; 3.892 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 4.013 ; 4.013 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 4.013 ; 4.013 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.018 ; 4.018 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.084 ; 4.084 ; Rise       ; c0              ;
; bit_set            ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 3.761 ; 3.761 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.761 ; 3.761 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.460 ; 4.460 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.073 ; 4.073 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.995 ; 3.995 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.995 ; 3.995 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 3.976 ; 3.976 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 4.011 ; 4.011 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 3.976 ; 3.976 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 4.213 ; 4.213 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.862 ; 3.862 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.216 ; 4.216 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.998 ; 3.998 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.184 ; 4.184 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.007 ; 4.007 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.858 ; 3.858 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.858 ; 3.858 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.107 ; 4.107 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.114 ; 4.114 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.131 ; 4.131 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.058 ; 4.058 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.087 ; 4.087 ; Fall       ; c0              ;
; scall              ; c0         ; 3.894 ; 3.894 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 3.745 ; 3.745 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 4.077 ; 4.077 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 3.745 ; 3.745 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.014 ; 4.014 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 3.783 ; 3.783 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.764 ; 3.764 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 3.735 ; 3.735 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.735 ; 3.735 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.996 ; 3.996 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 4.078 ; 4.078 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.028 ; 4.028 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.170 ; 4.170 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.187 ; 4.187 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.170 ; 4.170 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.892 ; 3.892 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.664   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -2.664   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -137.642 ; 0.0   ; 0.0      ; 0.0     ; -78.617             ;
;  c0              ; -137.642 ; 0.000 ; N/A      ; N/A     ; -78.617             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.738 ; 7.738 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.503 ; 7.503 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.517 ; 7.517 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.738 ; 7.738 ; Rise       ; c0              ;
; bit_set            ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 6.880 ; 6.880 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.471 ; 7.471 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.588 ; 8.588 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.735 ; 7.735 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.482 ; 7.482 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.309 ; 8.309 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.329 ; 8.329 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
; is_jump            ; c0         ; 7.469 ; 7.469 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 7.454 ; 7.454 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 8.051 ; 8.051 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.158 ; 7.158 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 8.051 ; 8.051 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.468 ; 7.468 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.476 ; 7.476 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 8.003 ; 8.003 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.418 ; 7.418 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.939 ; 7.939 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.988 ; 7.988 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.159 ; 7.159 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.764 ; 7.764 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 9.456 ; 9.456 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.782 ; 7.782 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.782 ; 7.782 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.753 ; 7.753 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.687 ; 7.687 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.711 ; 7.711 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.698 ; 7.698 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 7.730 ; 7.730 ; Fall       ; c0              ;
; scall              ; c0         ; 7.209 ; 7.209 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 7.756 ; 7.756 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.756 ; 7.756 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.715 ; 7.715 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 6.857 ; 6.857 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.724 ; 7.724 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 7.513 ; 7.513 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 6.904 ; 6.904 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.473 ; 7.473 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.891 ; 6.891 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 6.877 ; 6.877 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 7.725 ; 7.725 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.702 ; 7.702 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 7.463 ; 7.463 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.550 ; 7.550 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 7.725 ; 7.725 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.717 ; 7.717 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.010 ; 8.010 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 8.298 ; 8.298 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.196 ; 7.196 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 4.013 ; 4.013 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 4.013 ; 4.013 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.018 ; 4.018 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.084 ; 4.084 ; Rise       ; c0              ;
; bit_set            ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 3.761 ; 3.761 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.761 ; 3.761 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.460 ; 4.460 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.073 ; 4.073 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.995 ; 3.995 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.995 ; 3.995 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.322 ; 4.322 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 4.151 ; 4.151 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 3.976 ; 3.976 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 4.011 ; 4.011 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 3.976 ; 3.976 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 4.213 ; 4.213 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.862 ; 3.862 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.216 ; 4.216 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.998 ; 3.998 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.184 ; 4.184 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.007 ; 4.007 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.858 ; 3.858 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.858 ; 3.858 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.107 ; 4.107 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 4.856 ; 4.856 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.114 ; 4.114 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.131 ; 4.131 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.058 ; 4.058 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.087 ; 4.087 ; Fall       ; c0              ;
; scall              ; c0         ; 3.894 ; 3.894 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 3.745 ; 3.745 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.100 ; 4.100 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 4.077 ; 4.077 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 3.745 ; 3.745 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.014 ; 4.014 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 3.783 ; 3.783 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.764 ; 3.764 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 3.735 ; 3.735 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.983 ; 3.983 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.735 ; 3.735 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.996 ; 3.996 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 4.078 ; 4.078 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.028 ; 4.028 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.170 ; 4.170 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.187 ; 4.187 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.170 ; 4.170 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.307 ; 4.307 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.892 ; 3.892 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 180      ; 303      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 180      ; 303      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 72    ; 72   ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 20 09:39:53 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.664
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.664      -137.642 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -78.617 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.795
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.795       -38.949 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -64.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Sun May 20 09:39:54 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


