# QuestÃ£o 3 - Propriedades, postulados e teoremas de De Morgan
---

Desenvolver um cÃ³digo para que seja possÃ­vel testar todas as `propriedades`,
`postulados` e `teoremas de De Morgan`.

### Propriedades
A lÃ³gica booleana tem algumas propriedades que sÃ£o respeitadas pelas portas `AND`, `OR` e `NOT`, essas propriedades sÃ£o extremamente Ãºteis na simplificaÃ§Ã£o de circuitos e de expressÃµes. Tal como na matemÃ¡tica comum, valem na Ãlgebra de Boole, propriedades como: comutativa, associativa e distributiva.

- Comutativa
    > Esta propriedade Ã© vÃ¡lida tanto na adiÃ§Ã£o, como na multiplicaÃ§Ã£o.
    - AdiÃ§Ã£o: `ğ´ + ğµ = ğµ + ğ´`;
    - MultiplicaÃ§Ã£o: `ğ´ â‹… ğµ = ğµ â‹… ğ´`;
- Associativa
    > Esta propriedade Ã© vÃ¡lida tanto na adiÃ§Ã£o, como na multiplicaÃ§Ã£o.
    - AdiÃ§Ã£o: `ğ´ + (ğµ + ğ¶)=  (ğ´ + ğµ) + ğ¶`;
    - MultiplicaÃ§Ã£o: `ğ´ â‹… (ğµ â‹… ğ¶) = (ğ´ â‹… ğµ) â‹… ğ¶`;
- Distributiva
    `ğ´ â‹… (ğµ + ğ¶) = ğ´ â‹… ğµ + ğ´ â‹… ğ¶`;
    `ğ´ + (ğµ â‹… ğ¶) = (ğ´ + ğµ) â‹… ( ğ´ + ğ¶)`;

### Postulados
A seguir serÃ£o apresentados os postulados de identidade para as operaÃ§Ãµes de AdiÃ§Ã£o `(Ou)`, MultiplicaÃ§Ã£o `(E)` e NegaÃ§Ã£o `(NÃ£o)`.


- Identidade
    1.  `ğ´ + 0 = ğ´`;
    2. `ğ´ â‹… 1 = ğ´`;
    3. `(ğ´')' = ğ´`;

### Teoremas de De Morgan
Os teoremas de De Morgan sÃ£o muito empregados na prÃ¡tica, em simplificaÃ§Ãµes de
expressÃµes booleanas e, ainda, no desenvolvimento de circuitos digitais. SÃ£o duas leis.

- 1Âª Lei de De Morgan: `(ğ´ . ğµ)' = ğ´' + ğµ'`;
- 2Âª Lei de De Morgan: `(ğ´ + ğµ)' = ğ´' . ğµ'`;

---

- ## Teste 1 - Propriedades
Testar as propriedades da logica booleanas.

### EspecificaÃ§Ã£o: Propriedades booleanas

###### Tabela das operaÃ§Ãµes comutativas:
| A | B | A + B | B  + A |A â‹… B| B â‹… A|
|---|---|:---:|:---:|:---:|:---:|
|0  |0  |0  |  0  |0|0|
|1  |0  |1  |  1  |0|0|
|0  |1  |1  |  1  |0|0|
|1  |1  |1  |  1  |1|1|

###### Tabela das operaÃ§Ãµes associativas:
| A | B | C | A + (B + C) | (A + B) + C | A â‹… (B â‹… C)| (A â‹… B) â‹… C|
|---|---|---|:---:|:---:|:---:|:---:|
|0  |0  |0  |0  |  0  |0|0|
|0  |0  |1  |1  |  1  |0|0|
|0  |1  |0  |1  |  1  |0|0|
|0  |1  |1  |1  |  1  |0|0|
|1  |0  |0  |1  |  1  |0|0|
|1  |0  |1  |1  |  1  |0|0|
|1  |1  |0  |1  |  1  |0|0|
|1  |1  |1  |1  |  1  |1|1|

###### Tabela das operaÃ§Ãµes distributivas:
| A | B | C | A â‹… (B + C) | A â‹… B + A â‹… C | A + (B â‹… C) | (A + B) â‹… ( A + C)|
|---|---|---|:---:|:---:|:---:|:---:|
|0  |0  |0  |0  |  0  |0|0|
|0  |0  |1  |0  |  0  |0|0|
|0  |1  |0  |0  |  0  |0|0|
|0  |1  |1  |0  |  0  |1|1|
|1  |0  |0  |0  |  0  |1|1|
|1  |0  |1  |1  |  1  |1|1|
|1  |1  |0  |1  |  1  |1|1|
|1  |1  |1  |1  |  1  |1|1|

### DescriÃ§Ã£o do cÃ³digo: VHDL
```vhdl 

library ieee; --biblioteca

--entidade
entity op_booleanas is
    port (
        a, b, c: in bit;
        o, p, q, r, s, t, u, v, w, x, y, z : out bit
    );
end op_booleanas;

--arquitetura
architecture main of op_booleanas is
    begin
        --(Comutativa)
            --Adicao
        o <= a or b;
        p <= b or a;
            --Multiplicacao
        q <= a and b;
        r <= b and a;
         --(Associativa)
            --Adicao
        s <= a or (b or c);
        t <= (a or b) or c;
            --Multiplicacao
        u <= a and (b and c);
        v <= (a and b) and c;
        --(Distributiva)
            --Adicao
        w <= a and (b or c);
        x <= (a and b) or (a and c);
            --Multiplicacao      
        y <= a or (b and c);
        z <= (a or b) and (a or c);
end architecture main;
```
[visualizar](./op_booleanas.vhd)

### Ferramentas de SÃ­ntese: Quartus II

- ##### RTL Viewer -> Schematics

<img src = "./assets/RTL_View_op_booleanas.png" width = "1000px" alig/>

[download](./assets/RTL_View_op_booleanas.pdf) 

### Simulador VHDL: ModelSim

- ##### Wave -> Signals

<img src = ".\assets\wave_op_booleanas.png" width = "1000px" alig/>

[visualizar](./waveform_op_booleanas.vhd)

---

- ## Teste 2 - Postulados
Testar as postulados de identidade.

### EspecificaÃ§Ã£o: Postulados de identidade
###### Tabela identidade:
| A | 0 | 1 | A + 0 | A â‹… 1| (A')'|
|---|---|:---:|:---:|:---:|:---:|
|0  |0  |1  |  0  | 0 | 0 |
|1  |0  |1  |  1  | 1 | 1 |

### DescriÃ§Ã£o do cÃ³digo: VHDL
```vhdl 

library ieee; --biblioteca

--entidade
entity postulados is
    port (
        a: in bit;
        x, y, z : out bit
    );
end postulados;

--arquitetura
architecture main of postulados is
    begin
        x <= a or '0';
        y <= a and '1';
        z <= not(not(a));
end architecture main;
```
[visualizar](./postulados.vhd)

### Ferramentas de SÃ­ntese: Quartus II

- ##### RTL Viewer -> Schematics

<img src = "./assets/RTL_View_postulados.png" width = "1000px" alig/>

[download](./assets/RTL_View_postulados.pdf) 

### Simulador VHDL: ModelSim

- ##### Wave -> Signals

<img src = ".\assets\wave_postulados.png" width = "1000px" alig/>

[visualizar](./waveform_postulados.vhd)

---

- ## Teste 3 - Teoremas de De Morgan
Testar os teoremas de De Morgan.

### EspecificaÃ§Ã£o: De Morgan

###### Tabela de De Morgan:
| A | B | (A . B)' | A' + B' |(A + B)'| A' . B'|
|---|---|:---:|:---:|:---:|:---:|
|0  |0  |1  |  1  |1|1|
|1  |0  |1  |  1  |0|0|
|0  |1  |1  |  1  |0|0|
|1  |1  |0  |  0  |0|0|

### DescriÃ§Ã£o do cÃ³digo: VHDL
```vhdl 
library ieee; --biblioteca

--entidade
entity de_morgan is
    port (
        a, b: in bit;
        w, x, y, z : out bit
    );
end de_morgan;

--arquitetura
architecture main of de_morgan is
    begin
        --1th lei de De Morgan
        w <= not(a and b);
        x <= not(a) or not(b);
        --2th lei de De Morgan
        y <= not(a or b);
        z <= not(a) and not(b);
end architecture main;
```
[visualizar](./de_morgan.vhd)

### Ferramentas de SÃ­ntese: Quartus II

- ##### RTL Viewer -> Schematics

<img src = "./assets/RTL_View_de_morgan.png" width = "1000px" alig/>

[download](./assets/RTL_View_de_morgan.pdf)

### Simulador VHDL: ModelSim

- ##### Wave -> Signals

<img src = ".\assets\postulados.png" width = "1000px" alig/>

[visualizar](./waveform_de_morgan.vhd)