<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:27.2827</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2018.10.16</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7008639</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기</inventionTitle><inventionTitleEng>BACKSIDE IRRADIATION TYPE SOLID-STATE IMAGING DEVICE, METHOD  FOR MANUFACTURING BACKSIDE IRRADIATION TYPE SOLID-STATE  IMAGING DEVICE, IMAGING DEVICE, AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2025.03.27</openDate><openNumber>10-2025-0042847</openNumber><originalApplicationDate>2018.10.16</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7044668</originalApplicationNumber><originalExaminationRequestDate>2025.03.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237044668</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는, 제조 비용을 저감할 수 있도록 하는 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기에 관한 것이다. 개별화된 메모리 회로 및 로직 회로를 수평 방향으로 레이아웃하고, 산화막에 의해 매립하여 평탄화한 후, 고체 촬상 소자의 아래에서 평면 방향으로 내포하도록 적층한다. 본 개시는, 촬상 장치에 적용할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2019.05.09</internationOpenDate><internationOpenNumber>WO2019087764</internationOpenNumber><internationalApplicationDate>2018.10.16</internationalApplicationDate><internationalApplicationNumber>PCT/JP2018/038423</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 반도체 구조 및 제2 반도체 구조를 구비하며,상기 제1 반도체 구조는 제1 반도체 소자층 및 제1 배선층을 포함하고,상기 제1 배선층은 제1 메탈 배선을 포함하며,상기 제2 반도체 구조는 메모리 회로 및 제2 배선층을 포함하고,상기 제2 배선층은 제2 메탈 배선을 포함하며,상기 제1 메탈 배선과 상기 제2 메탈 배선이 직접 접합되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 반도체 구조와 상기 제2 반도체 구조가 적층되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 배선층은 단면에서 보았을 때 적층 방향으로 연장되는 배선 또는 전극을 구비하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 메모리 회로 및 상기 제2 배선층이 적층되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 반도체 구조의 평면에서 보았을 때의 크기가 상기 제1 반도체 구조보다 작은 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 반도체 소자층은 로직 회로를 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,제3 반도체 구조를 추가로 포함하며,상기 제3 반도체 구조와 상기 제2 반도체 구조가 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제3 반도체 구조가 상기 제2 반도체 구조 상에 적층되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제3 반도체 구조와 상기 제2 반도체 구조가 관통 비아를 통해 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 제3 반도체 구조와 상기 제2 반도체 구조가 평면에서 보았을 때의 크기가 거의 동일한 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제6항 중 어느 한 항에 있어서,지지 기판을 추가로 포함하며,상기 지지 기판의 평면에서 보았을 때의 크기가 상기 제2 반도체 구조보다 큰 것을 특징으로 하는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아츠기시 아사히쵸 *-**-*</address><code>520160662048</code><country>일본</country><engName>Sony Semiconductor Solutions Corporation</engName><name>소니 세미컨덕터 솔루션즈 가부시키가이샤</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>TAKACHI, Taizo</engName><name>타카치 타이조</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>YAMAMOTO, Yuichi</engName><name>야마모토 유이치</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>SAITO, Suguru</engName><name>사이토 스구루</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>WAKIYAMA, Satoru</engName><name>와키야마 사토루</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>OOTSUKA, Yoichi</engName><name>오오츠카 요이치</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>KOMAI, Naoki</engName><name>코마이 나오키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>TAKIMOTO, Kaori</engName><name>타키모토 카오리</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>IIJIMA, Tadashi</engName><name>이이지마 타다시</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>HANEDA, Masaki</engName><name>하네다 마사키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와, 아츠기-시, ...</address><code> </code><country>일본</country><engName>NAGATA, Masaya</engName><name>나가타 마사야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 청계산로 *** (신원동) ***호(리앤윤특허법률사무소)</address><code>920020002997</code><country>대한민국</country><engName>Lee Kwang Jik</engName><name>이광직</name></agentInfo><agentInfo><address>서울특별시 서초구 청계산로 *** (신원동) ***호(리앤윤특허법률사무소)</address><code>920000001617</code><country>대한민국</country><engName>Yun Seung Hwan</engName><name>윤승환</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2017.10.30</priorityApplicationDate><priorityApplicationNumber>JP-P-2017-208864</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.03.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-062477</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-1-2025-0297309-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.27</receiptDate><receiptNumber>9-5-2025-1036314-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257008639.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302b81fc56f5bca417a3439bfcf40e4c7466f642b89cabfd69bd310c8ba3c38be73c8bdc42784dbddff7875bf61295367f230d3268aa6732f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffd76965aee89ce4c6838e6de401b2f5077e1ee9f77e13cf6681cda52b5f8fbc405ae3ffcb6651b2f5e9faf7ea1e9c2aab046cdfb583998e2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>