# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 127
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-61.10"
module \const_fold_func_top
  attribute \src "dut.sv:2.19-2.22"
  wire width 4 input 1 \inp
  attribute \src "dut.sv:3.20-3.24"
  wire width 4 output 2 \out1
  attribute \src "dut.sv:3.26-3.30"
  wire width 4 output 3 \out2
  attribute \src "dut.sv:3.32-3.36"
  wire width 4 output 4 \out3
  attribute \src "dut.sv:3.38-3.42"
  wire width 4 output 5 \out4
  attribute \src "dut.sv:3.44-3.48"
  wire width 4 output 6 \out5
  attribute \src "dut.sv:4.19-4.23"
  wire width 4 output 7 \out6
  wire width 4 $flip$func$dut.sv:56$0_result
  attribute \src "dut.sv:56.21-56.30"
  wire width 4 $0\flip$func$dut.sv:56$2.inp$4
  attribute \src "dut.sv:56.21-56.30"
  wire width 4 $0\flip$func$dut.sv:56$2.$result$5
  attribute \src "dut.sv:56.21-56.30"
  wire width 4 $1\flip$func$dut.sv:56$2.$result$6
  attribute \src "dut.sv:56.21-56.30"
  wire width 4 $0\flip$func$dut.sv:56$1.$result$7
  wire width 4 \flip$func$dut.sv:56$1.$result
  wire width 4 $auto$rtlil.cc:3339:Not$9
  attribute \nosync 1
  attribute \src "dut.sv:56.21-56.30"
  wire width 4 \flip$func$dut.sv:56$2.$result
  wire width 4 $flip$func$dut.sv:56$1_result
  attribute \src "dut.sv:56.16-56.31"
  wire width 4 $0\flip$func$dut.sv:56$11.inp$13
  attribute \src "dut.sv:56.16-56.31"
  wire width 4 $0\flip$func$dut.sv:56$11.$result$14
  attribute \src "dut.sv:56.16-56.31"
  wire width 4 $1\flip$func$dut.sv:56$11.$result$15
  attribute \src "dut.sv:56.16-56.31"
  wire width 4 $0\flip$func$dut.sv:56$10.$result$16
  wire width 4 \flip$func$dut.sv:56$10.$result
  wire width 4 $auto$rtlil.cc:3339:Not$18
  attribute \nosync 1
  attribute \src "dut.sv:56.16-56.31"
  wire width 4 \flip$func$dut.sv:56$11.$result
  wire width 4 $flip$func$dut.sv:57$2_result
  attribute \src "dut.sv:57.21-57.30"
  wire width 4 $0\flip$func$dut.sv:57$20.inp$22
  attribute \src "dut.sv:57.21-57.30"
  wire width 4 $0\flip$func$dut.sv:57$20.$result$23
  attribute \src "dut.sv:57.21-57.30"
  wire width 4 $1\flip$func$dut.sv:57$20.$result$24
  attribute \src "dut.sv:57.21-57.30"
  wire width 4 $0\flip$func$dut.sv:57$19.$result$25
  wire width 4 \flip$func$dut.sv:57$19.$result
  wire width 4 $auto$rtlil.cc:3339:Not$27
  attribute \nosync 1
  attribute \src "dut.sv:57.21-57.30"
  wire width 4 \flip$func$dut.sv:57$20.$result
  wire width 4 $help$func$dut.sv:57$3_result
  attribute \src "dut.sv:57.16-57.31"
  wire width 4 $0\help$func$dut.sv:57$29.inp$31
  attribute \src "dut.sv:57.16-57.31"
  wire width 4 $0\help$func$dut.sv:57$29.$result$32
  attribute \src "dut.sv:57.16-57.31"
  wire width 4 $1\help$func$dut.sv:57$29.$result$33
  attribute \src "dut.sv:57.16-57.31"
  wire width 4 $0\help$func$dut.sv:57$28.$result$34
  wire width 4 \help$func$dut.sv:57$28.$result
  wire width 4 $flip$func$dut.sv:13$4_result
  attribute \src "dut.sv:13.10-13.19"
  wire width 4 $0\flip$func$dut.sv:13$36.inp$38
  attribute \src "dut.sv:13.10-13.19"
  wire width 4 $0\flip$func$dut.sv:13$36.$result$39
  attribute \src "dut.sv:13.10-13.19"
  wire width 4 $1\flip$func$dut.sv:13$36.$result$40
  attribute \src "dut.sv:13.10-13.19"
  wire width 4 $0\flip$func$dut.sv:13$35.$result$41
  wire width 4 \flip$func$dut.sv:13$35.$result
  wire width 4 $auto$rtlil.cc:3339:Not$43
  attribute \nosync 1
  attribute \src "dut.sv:13.10-13.19"
  wire width 4 \flip$func$dut.sv:13$36.$result
  attribute \nosync 1
  attribute \src "dut.sv:57.16-57.31"
  wire width 4 \help$func$dut.sv:57$29.$result
  wire width 4 $help_mul$func$dut.sv:58$5_result
  attribute \src "dut.sv:58.16-58.29"
  wire width 4 $0\help_mul$func$dut.sv:58$45.inp$47
  attribute \src "dut.sv:58.16-58.29"
  wire width 4 $0\help_mul$func$dut.sv:58$45.$result$48
  attribute \src "dut.sv:58.16-58.29"
  wire width 4 $1\help_mul$func$dut.sv:58$45.$result$49
  attribute \src "dut.sv:58.16-58.29"
  wire width 4 $0\help_mul$func$dut.sv:58$44.$result$50
  wire width 4 \help_mul$func$dut.sv:58$44.$result
  wire width 68 $auto$expression.cpp:2219:import_operation$51
  attribute \nosync 1
  attribute \src "dut.sv:58.16-58.29"
  wire width 4 \help_mul$func$dut.sv:58$45.$result
  wire width 4 $flip$func$dut.sv:59$6_result
  attribute \src "dut.sv:59.27-59.36"
  wire width 4 $0\flip$func$dut.sv:59$54.inp$56
  attribute \src "dut.sv:59.27-59.36"
  wire width 4 $0\flip$func$dut.sv:59$54.$result$57
  attribute \src "dut.sv:59.27-59.36"
  wire width 4 $1\flip$func$dut.sv:59$54.$result$58
  attribute \src "dut.sv:59.27-59.36"
  wire width 4 $0\flip$func$dut.sv:59$53.$result$59
  wire width 4 \flip$func$dut.sv:59$53.$result
  wire width 4 $auto$rtlil.cc:3339:Not$61
  attribute \nosync 1
  attribute \src "dut.sv:59.27-59.36"
  wire width 4 \flip$func$dut.sv:59$54.$result
  wire width 4 $pow_flip_a$func$dut.sv:59$7_result
  attribute \src "dut.sv:59.16-59.40"
  wire width 4 $0\pow_flip_a$func$dut.sv:59$63.base$65
  attribute \src "dut.sv:59.16-59.40"
  wire width 64 $0\pow_flip_a$func$dut.sv:59$63.exp$66
  attribute \src "dut.sv:59.16-59.40"
  wire width 4 $0\pow_flip_a$func$dut.sv:59$63.$result$67
  attribute \src "dut.sv:59.16-59.40"
  wire width 4 $1\pow_flip_a$func$dut.sv:59$63.$result$68
  attribute \src "dut.sv:59.16-59.40"
  wire width 4 $0\pow_flip_a$func$dut.sv:59$62.$result$69
  wire width 4 \pow_flip_a$func$dut.sv:59$62.$result
  wire width 4 $flip$func$dut.sv:42$8_result
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$71.inp$73
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$71.$result$74
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $1\flip$func$dut.sv:42$71.$result$75
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$70.$result$76
  wire width 4 \flip$func$dut.sv:42$70.$result
  wire width 4 $auto$rtlil.cc:3339:Not$78
  attribute \nosync 1
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 \flip$func$dut.sv:42$71.$result
  wire width 4 $func_pow_flip_a_result_10
  wire width 4 $pow_flip_a$func$dut.sv:42$9_result
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$80.base$82
  attribute \src "dut.sv:42.25-42.56"
  wire width 64 $0\pow_flip_a$func$dut.sv:42$80.exp$83
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$80.$result$84
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $1\pow_flip_a$func$dut.sv:42$80.$result$85
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$79.$result$86
  wire width 4 \pow_flip_a$func$dut.sv:42$79.$result
  wire width 4 $flip$func$dut.sv:42$11_result
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$88.inp$90
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$88.$result$91
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $1\flip$func$dut.sv:42$88.$result$92
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$87.$result$93
  wire width 4 \flip$func$dut.sv:42$87.$result
  wire width 4 $auto$rtlil.cc:3339:Not$95
  attribute \nosync 1
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 \flip$func$dut.sv:42$88.$result
  wire width 4 $func_pow_flip_a_result_13
  wire width 4 $pow_flip_a$func$dut.sv:42$12_result
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$97.base$99
  attribute \src "dut.sv:42.25-42.56"
  wire width 64 $0\pow_flip_a$func$dut.sv:42$97.exp$100
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$97.$result$101
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $1\pow_flip_a$func$dut.sv:42$97.$result$102
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$96.$result$103
  wire width 4 \pow_flip_a$func$dut.sv:42$96.$result
  wire width 4 $flip$func$dut.sv:42$14_result
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$105.inp$107
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$105.$result$108
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $1\flip$func$dut.sv:42$105.$result$109
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 $0\flip$func$dut.sv:42$104.$result$110
  wire width 4 \flip$func$dut.sv:42$104.$result
  wire width 4 $auto$rtlil.cc:3339:Not$112
  attribute \nosync 1
  attribute \src "dut.sv:42.36-42.46"
  wire width 4 \flip$func$dut.sv:42$105.$result
  wire width 4 $func_pow_flip_a_result_16
  wire width 4 $pow_flip_a$func$dut.sv:42$15_result
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$114.base$116
  attribute \src "dut.sv:42.25-42.56"
  wire width 64 $0\pow_flip_a$func$dut.sv:42$114.exp$117
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$114.$result$118
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $1\pow_flip_a$func$dut.sv:42$114.$result$119
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 $0\pow_flip_a$func$dut.sv:42$113.$result$120
  wire width 4 \pow_flip_a$func$dut.sv:42$113.$result
  attribute \nosync 1
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 \pow_flip_a$func$dut.sv:42$114.$result
  wire width 8 $auto$expression.cpp:2219:import_operation$121
  attribute \nosync 1
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 \pow_flip_a$func$dut.sv:42$97.$result
  wire width 8 $auto$expression.cpp:2219:import_operation$123
  attribute \nosync 1
  attribute \src "dut.sv:42.25-42.56"
  wire width 4 \pow_flip_a$func$dut.sv:42$80.$result
  wire width 8 $auto$expression.cpp:2219:import_operation$125
  attribute \nosync 1
  attribute \src "dut.sv:59.16-59.40"
  wire width 4 \pow_flip_a$func$dut.sv:59$63.$result
  cell $not $not$dut.sv:8$8
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:56$2.inp$4
    connect \Y $auto$rtlil.cc:3339:Not$9
  end
  cell $not $not$dut.sv:8$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:56$11.inp$13
    connect \Y $auto$rtlil.cc:3339:Not$18
  end
  cell $not $not$dut.sv:8$26
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:57$20.inp$22
    connect \Y $auto$rtlil.cc:3339:Not$27
  end
  cell $not $not$dut.sv:8$42
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:13$36.inp$38
    connect \Y $auto$rtlil.cc:3339:Not$43
  end
  cell $mul $mul$dut.sv:33$52
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 68
    connect \A $0\help_mul$func$dut.sv:58$45.inp$47
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:2219:import_operation$51
  end
  cell $not $not$dut.sv:8$60
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:59$54.inp$56
    connect \Y $auto$rtlil.cc:3339:Not$61
  end
  cell $not $not$dut.sv:8$77
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:42$71.inp$73
    connect \Y $auto$rtlil.cc:3339:Not$78
  end
  cell $not $not$dut.sv:8$94
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:42$88.inp$90
    connect \Y $auto$rtlil.cc:3339:Not$95
  end
  cell $not $not$dut.sv:8$111
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $0\flip$func$dut.sv:42$105.inp$107
    connect \Y $auto$rtlil.cc:3339:Not$112
  end
  cell $mul $mul$dut.sv:42$122
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 8
    connect \A $0\pow_flip_a$func$dut.sv:42$97.base$99
    connect \B $pow_flip_a$func$dut.sv:42$15_result
    connect \Y $auto$expression.cpp:2219:import_operation$121
  end
  cell $mul $mul$dut.sv:42$124
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 8
    connect \A $0\pow_flip_a$func$dut.sv:42$80.base$82
    connect \B $pow_flip_a$func$dut.sv:42$12_result
    connect \Y $auto$expression.cpp:2219:import_operation$123
  end
  cell $mul $mul$dut.sv:42$126
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 8
    connect \A $0\pow_flip_a$func$dut.sv:59$63.base$65
    connect \B $pow_flip_a$func$dut.sv:42$9_result
    connect \Y $auto$expression.cpp:2219:import_operation$125
  end
  attribute \src "dut.sv:56.21-56.30"
  process $proc$dut.sv:56$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:56$2.inp$4 \inp
    assign $0\flip$func$dut.sv:56$2.$result$5 $1\flip$func$dut.sv:56$2.$result$6
    assign $0\flip$func$dut.sv:56$1.$result$7 $1\flip$func$dut.sv:56$2.$result$6
    assign $1\flip$func$dut.sv:56$2.$result$6 $auto$rtlil.cc:3339:Not$9
    sync always
      update \flip$func$dut.sv:56$1.$result $0\flip$func$dut.sv:56$1.$result$7
      update \flip$func$dut.sv:56$2.$result 4'x
  end
  attribute \src "dut.sv:56.16-56.31"
  process $proc$dut.sv:56$12
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:56$11.inp$13 $flip$func$dut.sv:56$0_result
    assign $0\flip$func$dut.sv:56$11.$result$14 $1\flip$func$dut.sv:56$11.$result$15
    assign $0\flip$func$dut.sv:56$10.$result$16 $1\flip$func$dut.sv:56$11.$result$15
    assign $1\flip$func$dut.sv:56$11.$result$15 $auto$rtlil.cc:3339:Not$18
    sync always
      update \flip$func$dut.sv:56$10.$result $0\flip$func$dut.sv:56$10.$result$16
      update \flip$func$dut.sv:56$11.$result 4'x
  end
  attribute \src "dut.sv:57.21-57.30"
  process $proc$dut.sv:57$21
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:57$20.inp$22 \inp
    assign $0\flip$func$dut.sv:57$20.$result$23 $1\flip$func$dut.sv:57$20.$result$24
    assign $0\flip$func$dut.sv:57$19.$result$25 $1\flip$func$dut.sv:57$20.$result$24
    assign $1\flip$func$dut.sv:57$20.$result$24 $auto$rtlil.cc:3339:Not$27
    sync always
      update \flip$func$dut.sv:57$19.$result $0\flip$func$dut.sv:57$19.$result$25
      update \flip$func$dut.sv:57$20.$result 4'x
  end
  attribute \src "dut.sv:57.16-57.31"
  process $proc$dut.sv:57$30
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\help$func$dut.sv:57$29.inp$31 $flip$func$dut.sv:57$2_result
    assign $0\help$func$dut.sv:57$29.$result$32 $1\help$func$dut.sv:57$29.$result$33
    assign $0\help$func$dut.sv:57$28.$result$34 $1\help$func$dut.sv:57$29.$result$33
    assign $1\help$func$dut.sv:57$29.$result$33 $flip$func$dut.sv:13$4_result
    sync always
      update \help$func$dut.sv:57$28.$result $0\help$func$dut.sv:57$28.$result$34
      update \help$func$dut.sv:57$29.$result 4'x
  end
  attribute \src "dut.sv:13.10-13.19"
  process $proc$dut.sv:13$37
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:13$36.inp$38 $0\help$func$dut.sv:57$29.inp$31
    assign $0\flip$func$dut.sv:13$36.$result$39 $1\flip$func$dut.sv:13$36.$result$40
    assign $0\flip$func$dut.sv:13$35.$result$41 $1\flip$func$dut.sv:13$36.$result$40
    assign $1\flip$func$dut.sv:13$36.$result$40 $auto$rtlil.cc:3339:Not$43
    sync always
      update \flip$func$dut.sv:13$35.$result $0\flip$func$dut.sv:13$35.$result$41
      update \flip$func$dut.sv:13$36.$result 4'x
  end
  attribute \src "dut.sv:58.16-58.29"
  process $proc$dut.sv:58$46
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\help_mul$func$dut.sv:58$45.inp$47 \inp
    assign $0\help_mul$func$dut.sv:58$45.$result$48 $1\help_mul$func$dut.sv:58$45.$result$49
    assign $0\help_mul$func$dut.sv:58$44.$result$50 $1\help_mul$func$dut.sv:58$45.$result$49
    assign $1\help_mul$func$dut.sv:58$45.$result$49 $auto$expression.cpp:2219:import_operation$51 [3:0]
    sync always
      update \help_mul$func$dut.sv:58$44.$result $0\help_mul$func$dut.sv:58$44.$result$50
      update \help_mul$func$dut.sv:58$45.$result 4'x
  end
  attribute \src "dut.sv:59.27-59.36"
  process $proc$dut.sv:59$55
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:59$54.inp$56 \inp
    assign $0\flip$func$dut.sv:59$54.$result$57 $1\flip$func$dut.sv:59$54.$result$58
    assign $0\flip$func$dut.sv:59$53.$result$59 $1\flip$func$dut.sv:59$54.$result$58
    assign $1\flip$func$dut.sv:59$54.$result$58 $auto$rtlil.cc:3339:Not$61
    sync always
      update \flip$func$dut.sv:59$53.$result $0\flip$func$dut.sv:59$53.$result$59
      update \flip$func$dut.sv:59$54.$result 4'x
  end
  attribute \src "dut.sv:59.16-59.40"
  process $proc$dut.sv:59$64
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\pow_flip_a$func$dut.sv:59$63.base$65 $flip$func$dut.sv:59$6_result
    assign $0\pow_flip_a$func$dut.sv:59$63.exp$66 64'0000000000000000000000000000000000000000000000000000000000000011
    assign $0\pow_flip_a$func$dut.sv:59$63.$result$67 $1\pow_flip_a$func$dut.sv:59$63.$result$68
    assign $0\pow_flip_a$func$dut.sv:59$62.$result$69 $1\pow_flip_a$func$dut.sv:59$63.$result$68
    assign $1\pow_flip_a$func$dut.sv:59$63.$result$68 4'0001
    attribute \src "dut.sv:41.4-42.57"
    switch 1'1
    attribute \src "dut.sv:42.5-42.56"
      case 1'1
        assign { } { }
        assign $1\pow_flip_a$func$dut.sv:59$63.$result$68 $auto$expression.cpp:2219:import_operation$125 [3:0]
      case 
        assign { } { }
    end
    sync always
      update \pow_flip_a$func$dut.sv:59$62.$result $0\pow_flip_a$func$dut.sv:59$62.$result$69
      update \pow_flip_a$func$dut.sv:59$63.$result 4'x
  end
  attribute \src "dut.sv:42.36-42.46"
  process $proc$dut.sv:42$72
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:42$71.inp$73 $0\pow_flip_a$func$dut.sv:59$63.base$65
    assign $0\flip$func$dut.sv:42$71.$result$74 $1\flip$func$dut.sv:42$71.$result$75
    assign $0\flip$func$dut.sv:42$70.$result$76 $1\flip$func$dut.sv:42$71.$result$75
    assign $1\flip$func$dut.sv:42$71.$result$75 $auto$rtlil.cc:3339:Not$78
    sync always
      update \flip$func$dut.sv:42$70.$result $0\flip$func$dut.sv:42$70.$result$76
      update \flip$func$dut.sv:42$71.$result 4'x
  end
  attribute \src "dut.sv:42.25-42.56"
  process $proc$dut.sv:42$81
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\pow_flip_a$func$dut.sv:42$80.base$82 $flip$func$dut.sv:42$8_result
    assign $0\pow_flip_a$func$dut.sv:42$80.exp$83 64'0000000000000000000000000000000000000000000000000000000000000010
    assign $0\pow_flip_a$func$dut.sv:42$80.$result$84 $1\pow_flip_a$func$dut.sv:42$80.$result$85
    assign $0\pow_flip_a$func$dut.sv:42$79.$result$86 $1\pow_flip_a$func$dut.sv:42$80.$result$85
    assign $1\pow_flip_a$func$dut.sv:42$80.$result$85 4'0001
    attribute \src "dut.sv:41.4-42.57"
    switch 1'1
    attribute \src "dut.sv:42.5-42.56"
      case 1'1
        assign { } { }
        assign $1\pow_flip_a$func$dut.sv:42$80.$result$85 $auto$expression.cpp:2219:import_operation$123 [3:0]
      case 
        assign { } { }
    end
    sync always
      update \pow_flip_a$func$dut.sv:42$79.$result $0\pow_flip_a$func$dut.sv:42$79.$result$86
      update \pow_flip_a$func$dut.sv:42$80.$result 4'x
  end
  attribute \src "dut.sv:42.36-42.46"
  process $proc$dut.sv:42$89
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:42$88.inp$90 $0\pow_flip_a$func$dut.sv:42$80.base$82
    assign $0\flip$func$dut.sv:42$88.$result$91 $1\flip$func$dut.sv:42$88.$result$92
    assign $0\flip$func$dut.sv:42$87.$result$93 $1\flip$func$dut.sv:42$88.$result$92
    assign $1\flip$func$dut.sv:42$88.$result$92 $auto$rtlil.cc:3339:Not$95
    sync always
      update \flip$func$dut.sv:42$87.$result $0\flip$func$dut.sv:42$87.$result$93
      update \flip$func$dut.sv:42$88.$result 4'x
  end
  attribute \src "dut.sv:42.25-42.56"
  process $proc$dut.sv:42$98
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\pow_flip_a$func$dut.sv:42$97.base$99 $flip$func$dut.sv:42$11_result
    assign $0\pow_flip_a$func$dut.sv:42$97.exp$100 64'0000000000000000000000000000000000000000000000000000000000000001
    assign $0\pow_flip_a$func$dut.sv:42$97.$result$101 $1\pow_flip_a$func$dut.sv:42$97.$result$102
    assign $0\pow_flip_a$func$dut.sv:42$96.$result$103 $1\pow_flip_a$func$dut.sv:42$97.$result$102
    assign $1\pow_flip_a$func$dut.sv:42$97.$result$102 4'0001
    attribute \src "dut.sv:41.4-42.57"
    switch 1'1
    attribute \src "dut.sv:42.5-42.56"
      case 1'1
        assign { } { }
        assign $1\pow_flip_a$func$dut.sv:42$97.$result$102 $auto$expression.cpp:2219:import_operation$121 [3:0]
      case 
        assign { } { }
    end
    sync always
      update \pow_flip_a$func$dut.sv:42$96.$result $0\pow_flip_a$func$dut.sv:42$96.$result$103
      update \pow_flip_a$func$dut.sv:42$97.$result 4'x
  end
  attribute \src "dut.sv:42.36-42.46"
  process $proc$dut.sv:42$106
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\flip$func$dut.sv:42$105.inp$107 $0\pow_flip_a$func$dut.sv:42$97.base$99
    assign $0\flip$func$dut.sv:42$105.$result$108 $1\flip$func$dut.sv:42$105.$result$109
    assign $0\flip$func$dut.sv:42$104.$result$110 $1\flip$func$dut.sv:42$105.$result$109
    assign $1\flip$func$dut.sv:42$105.$result$109 $auto$rtlil.cc:3339:Not$112
    sync always
      update \flip$func$dut.sv:42$104.$result $0\flip$func$dut.sv:42$104.$result$110
      update \flip$func$dut.sv:42$105.$result 4'x
  end
  attribute \src "dut.sv:42.25-42.56"
  process $proc$dut.sv:42$115
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\pow_flip_a$func$dut.sv:42$114.base$116 $flip$func$dut.sv:42$14_result
    assign $0\pow_flip_a$func$dut.sv:42$114.exp$117 64'0000000000000000000000000000000000000000000000000000000000000000
    assign $0\pow_flip_a$func$dut.sv:42$114.$result$118 $1\pow_flip_a$func$dut.sv:42$114.$result$119
    assign $0\pow_flip_a$func$dut.sv:42$113.$result$120 $1\pow_flip_a$func$dut.sv:42$114.$result$119
    assign $1\pow_flip_a$func$dut.sv:42$114.$result$119 4'0001
    sync always
      update \pow_flip_a$func$dut.sv:42$113.$result $0\pow_flip_a$func$dut.sv:42$113.$result$120
      update \pow_flip_a$func$dut.sv:42$114.$result 4'x
  end
  connect $flip$func$dut.sv:56$0_result \flip$func$dut.sv:56$1.$result
  connect $flip$func$dut.sv:56$1_result \flip$func$dut.sv:56$10.$result
  connect \out1 $flip$func$dut.sv:56$1_result
  connect $flip$func$dut.sv:57$2_result \flip$func$dut.sv:57$19.$result
  connect $flip$func$dut.sv:13$4_result \flip$func$dut.sv:13$35.$result
  connect $help$func$dut.sv:57$3_result \help$func$dut.sv:57$28.$result
  connect \out2 $help$func$dut.sv:57$3_result
  connect $help_mul$func$dut.sv:58$5_result \help_mul$func$dut.sv:58$44.$result
  connect \out3 $help_mul$func$dut.sv:58$5_result
  connect $flip$func$dut.sv:59$6_result \flip$func$dut.sv:59$53.$result
  connect $flip$func$dut.sv:42$8_result \flip$func$dut.sv:42$70.$result
  connect $flip$func$dut.sv:42$11_result \flip$func$dut.sv:42$87.$result
  connect $flip$func$dut.sv:42$14_result \flip$func$dut.sv:42$104.$result
  connect $pow_flip_a$func$dut.sv:42$15_result \pow_flip_a$func$dut.sv:42$113.$result
  connect $pow_flip_a$func$dut.sv:42$12_result \pow_flip_a$func$dut.sv:42$96.$result
  connect $pow_flip_a$func$dut.sv:42$9_result \pow_flip_a$func$dut.sv:42$79.$result
  connect $pow_flip_a$func$dut.sv:59$7_result \pow_flip_a$func$dut.sv:59$62.$result
  connect \out4 $pow_flip_a$func$dut.sv:59$7_result
  connect \out6 [0] 1'0
  connect \out6 [1] 1'1
  connect \out6 [2] 1'0
  connect \out5 4'1010
end
