TimeQuest Timing Analyzer report for LAB7
Fri Jun 02 10:00:39 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'FreqDivider:FD|counter'
 12. Slow Model Setup: 'DecodeReg:DR|MEM_R_EN'
 13. Slow Model Setup: 'ExecuteReg:ER|ALU_result[10]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'ExecuteReg:ER|ALU_result[10]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'DecodeReg:DR|MEM_R_EN'
 18. Slow Model Hold: 'FreqDivider:FD|counter'
 19. Slow Model Minimum Pulse Width: 'CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'FreqDivider:FD|counter'
 21. Slow Model Minimum Pulse Width: 'ExecuteReg:ER|ALU_result[10]'
 22. Slow Model Minimum Pulse Width: 'DecodeReg:DR|MEM_R_EN'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'FreqDivider:FD|counter'
 39. Fast Model Setup: 'DecodeReg:DR|MEM_R_EN'
 40. Fast Model Setup: 'ExecuteReg:ER|ALU_result[10]'
 41. Fast Model Setup: 'CLOCK_50'
 42. Fast Model Hold: 'ExecuteReg:ER|ALU_result[10]'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Hold: 'DecodeReg:DR|MEM_R_EN'
 45. Fast Model Hold: 'FreqDivider:FD|counter'
 46. Fast Model Minimum Pulse Width: 'CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'FreqDivider:FD|counter'
 48. Fast Model Minimum Pulse Width: 'ExecuteReg:ER|ALU_result[10]'
 49. Fast Model Minimum Pulse Width: 'DecodeReg:DR|MEM_R_EN'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Progagation Delay
 66. Minimum Progagation Delay
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LAB7                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-20        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; DecodeReg:DR|MEM_R_EN        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DecodeReg:DR|MEM_R_EN }        ;
; ExecuteReg:ER|ALU_result[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ExecuteReg:ER|ALU_result[10] } ;
; FreqDivider:FD|counter       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FreqDivider:FD|counter }       ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                              ;
+-----------+-----------------+------------------------------+-------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                   ; Note                    ;
+-----------+-----------------+------------------------------+-------------------------+
; INF MHz   ; 211.86 MHz      ; DecodeReg:DR|MEM_R_EN        ; limit due to hold check ;
; INF MHz   ; 136.43 MHz      ; ExecuteReg:ER|ALU_result[10] ; limit due to hold check ;
; 30.06 MHz ; 30.06 MHz       ; FreqDivider:FD|counter       ;                         ;
+-----------+-----------------+------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; FreqDivider:FD|counter       ; -18.532 ; -124443.404   ;
; DecodeReg:DR|MEM_R_EN        ; -10.617 ; -325.096      ;
; ExecuteReg:ER|ALU_result[10] ; -5.793  ; -5.892        ;
; CLOCK_50                     ; 3.231   ; 0.000         ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; ExecuteReg:ER|ALU_result[10] ; -3.665 ; -41.083       ;
; CLOCK_50                     ; -2.961 ; -2.961        ;
; DecodeReg:DR|MEM_R_EN        ; -2.360 ; -57.331       ;
; FreqDivider:FD|counter       ; -1.747 ; -10.566       ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.380 ; -2.380        ;
; FreqDivider:FD|counter       ; -0.500 ; -10572.000    ;
; ExecuteReg:ER|ALU_result[10] ; 0.281  ; 0.000         ;
; DecodeReg:DR|MEM_R_EN        ; 0.500  ; 0.000         ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FreqDivider:FD|counter'                                                                                                                     ;
+---------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -18.532 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.024      ; 19.592     ;
; -18.428 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 19.466     ;
; -18.399 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.458     ;
; -18.380 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.439     ;
; -18.307 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.050      ; 19.393     ;
; -18.288 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.347     ;
; -18.202 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.252     ;
; -18.172 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 19.220     ;
; -18.134 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.043      ; 19.213     ;
; -18.068 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.118     ;
; -18.068 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 19.094     ;
; -18.054 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.006     ; 19.084     ;
; -18.053 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[6]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.112     ;
; -18.053 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.112     ;
; -18.048 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.098     ;
; -18.039 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 19.086     ;
; -18.026 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 19.085     ;
; -18.025 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[27]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 19.063     ;
; -18.024 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.074     ;
; -18.020 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 19.067     ;
; -18.017 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[25]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.067     ;
; -18.003 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[16]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.053     ;
; -17.997 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[13]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 19.047     ;
; -17.947 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.038      ; 19.021     ;
; -17.946 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[14]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.024      ; 19.006     ;
; -17.928 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.975     ;
; -17.925 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[20]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 18.975     ;
; -17.913 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[23]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.972     ;
; -17.912 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[1]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.013     ; 18.935     ;
; -17.856 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[8]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.915     ;
; -17.842 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.880     ;
; -17.823 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[7]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.882     ;
; -17.822 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[5]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.881     ;
; -17.815 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[11]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.014      ; 18.865     ;
; -17.793 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[29]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.043      ; 18.872     ;
; -17.774 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.031      ; 18.841     ;
; -17.716 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[30]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.006     ; 18.746     ;
; -17.715 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[9]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.774     ;
; -17.708 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.746     ;
; -17.698 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 18.724     ;
; -17.694 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 18.712     ;
; -17.693 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[6]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.740     ;
; -17.693 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.740     ;
; -17.688 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.726     ;
; -17.666 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.713     ;
; -17.665 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[27]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 18.691     ;
; -17.664 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.702     ;
; -17.657 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[25]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.695     ;
; -17.648 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[3]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 18.707     ;
; -17.643 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[16]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.681     ;
; -17.637 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[13]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.675     ;
; -17.626 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.664     ;
; -17.608 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[0]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.646     ;
; -17.594 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.032     ; 18.598     ;
; -17.586 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[14]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 18.634     ;
; -17.565 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.590     ;
; -17.565 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[20]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.603     ;
; -17.553 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[23]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.600     ;
; -17.552 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[1]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.025     ; 18.563     ;
; -17.546 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.571     ;
; -17.522 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 18.538     ;
; -17.507 ; FetchReg:FR|Instruction[21] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.856     ; 17.687     ;
; -17.496 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[8]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.543     ;
; -17.496 ; FetchReg:FR|Instruction[24] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.859     ; 17.673     ;
; -17.493 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.001      ; 18.530     ;
; -17.474 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.001      ; 18.511     ;
; -17.473 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.016      ; 18.525     ;
; -17.465 ; FetchReg:FR|Instruction[22] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.870     ; 17.631     ;
; -17.463 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[7]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.510     ;
; -17.462 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[5]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.509     ;
; -17.455 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[11]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 18.493     ;
; -17.454 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.479     ;
; -17.433 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[29]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.031      ; 18.500     ;
; -17.392 ; FetchReg:FR|Instruction[21] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.025     ; 18.403     ;
; -17.392 ; FetchReg:FR|Instruction[21] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.025     ; 18.403     ;
; -17.382 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.001      ; 18.419     ;
; -17.381 ; FetchReg:FR|Instruction[24] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.028     ; 18.389     ;
; -17.381 ; FetchReg:FR|Instruction[24] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.028     ; 18.389     ;
; -17.368 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 18.384     ;
; -17.356 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[30]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 18.374     ;
; -17.355 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[9]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.402     ;
; -17.350 ; FetchReg:FR|Instruction[22] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.039     ; 18.347     ;
; -17.350 ; FetchReg:FR|Instruction[22] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.039     ; 18.347     ;
; -17.300 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.009      ; 18.345     ;
; -17.288 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[3]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.011      ; 18.335     ;
; -17.286 ; FetchReg:FR|Instruction[23] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.856     ; 17.466     ;
; -17.256 ; FetchReg:FR|Instruction[0]  ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.039      ; 18.331     ;
; -17.248 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[0]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 18.274     ;
; -17.243 ; FetchReg:FR|Instruction[21] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.008     ; 18.271     ;
; -17.234 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 18.250     ;
; -17.232 ; FetchReg:FR|Instruction[24] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.257     ;
; -17.228 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.021      ; 18.285     ;
; -17.220 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.040     ; 18.216     ;
; -17.219 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[6]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.244     ;
; -17.219 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.244     ;
; -17.214 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 18.230     ;
; -17.201 ; FetchReg:FR|Instruction[22] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.022     ; 18.215     ;
; -17.192 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.011     ; 18.217     ;
; -17.191 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[27]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.032     ; 18.195     ;
; -17.190 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 18.206     ;
+---------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DecodeReg:DR|MEM_R_EN'                                                                                                                                      ;
+---------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                                         ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -10.617 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.690     ;
; -10.474 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.593     ;
; -10.459 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.532     ;
; -10.458 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.503     ;
; -10.458 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.520     ;
; -10.456 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.550     ;
; -10.432 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.510     ;
; -10.413 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.486     ;
; -10.355 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.427      ; 10.445     ;
; -10.329 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.544      ; 10.391     ;
; -10.325 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.361     ;
; -10.316 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.435     ;
; -10.314 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.404     ;
; -10.300 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.345     ;
; -10.300 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.362     ;
; -10.298 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.392     ;
; -10.290 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.363     ;
; -10.284 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.592      ; 10.419     ;
; -10.278 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.351     ;
; -10.274 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.591      ; 10.420     ;
; -10.274 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.352     ;
; -10.270 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.389     ;
; -10.261 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.297     ;
; -10.254 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.299     ;
; -10.254 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.316     ;
; -10.252 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.346     ;
; -10.251 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.324     ;
; -10.249 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.285     ;
; -10.245 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.538      ; 10.334     ;
; -10.238 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.581      ; 10.337     ;
; -10.236 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.326     ;
; -10.233 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.577      ; 10.361     ;
; -10.233 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.327     ;
; -10.228 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.306     ;
; -10.228 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.290     ;
; -10.227 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.561      ; 10.330     ;
; -10.224 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.314     ;
; -10.221 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.315     ;
; -10.218 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.412      ; 10.295     ;
; -10.216 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.278     ;
; -10.213 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.332     ;
; -10.202 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.280     ;
; -10.201 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.320     ;
; -10.197 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.427      ; 10.287     ;
; -10.190 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.268     ;
; -10.182 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.571      ; 10.271     ;
; -10.171 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.544      ; 10.233     ;
; -10.167 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.203     ;
; -10.156 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.246     ;
; -10.156 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.571      ; 10.245     ;
; -10.152 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.225     ;
; -10.151 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.463      ; 10.248     ;
; -10.151 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.427      ; 10.241     ;
; -10.144 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.571      ; 10.233     ;
; -10.139 ; MemAccessReg:MAR|Dest[3] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.212     ;
; -10.131 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.176     ;
; -10.126 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.592      ; 10.261     ;
; -10.125 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.544      ; 10.187     ;
; -10.123 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.159     ;
; -10.121 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.547      ; 10.219     ;
; -10.121 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.157     ;
; -10.119 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.164     ;
; -10.116 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.591      ; 10.262     ;
; -10.110 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.200     ;
; -10.108 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.227     ;
; -10.106 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.544      ; 10.168     ;
; -10.098 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.188     ;
; -10.095 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.579      ; 10.221     ;
; -10.095 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.189     ;
; -10.094 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.552      ; 10.167     ;
; -10.094 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.544      ; 10.156     ;
; -10.092 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.137     ;
; -10.092 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.154     ;
; -10.090 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.184     ;
; -10.090 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.152     ;
; -10.087 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.538      ; 10.176     ;
; -10.080 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.592      ; 10.215     ;
; -10.080 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.581      ; 10.179     ;
; -10.075 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.577      ; 10.203     ;
; -10.075 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.194     ;
; -10.070 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.591      ; 10.216     ;
; -10.069 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.561      ; 10.172     ;
; -10.066 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.144     ;
; -10.065 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.401      ; 10.101     ;
; -10.064 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.535      ; 10.142     ;
; -10.060 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.412      ; 10.137     ;
; -10.047 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.577      ; 10.175     ;
; -10.041 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.538      ; 10.130     ;
; -10.040 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.418      ; 10.130     ;
; -10.037 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.584      ; 10.131     ;
; -10.035 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.577      ; 10.163     ;
; -10.034 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.581      ; 10.133     ;
; -10.032 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.515      ; 10.094     ;
; -10.029 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.577      ; 10.157     ;
; -10.024 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.571      ; 10.113     ;
; -10.023 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.561      ; 10.126     ;
; -10.018 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.571      ; 10.107     ;
; -10.017 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.447      ; 10.136     ;
; -10.014 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.412      ; 10.091     ;
; -10.012 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.451      ; 10.130     ;
+---------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ExecuteReg:ER|ALU_result[10]'                                                                                                                                    ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                         ; Launch Clock           ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+
; -5.793 ; ExecuteReg:ER|ALU_result[7]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.821      ; 10.664     ;
; -5.421 ; ExecuteReg:ER|ALU_result[8]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.821      ; 10.292     ;
; -5.299 ; ExecuteReg:ER|ALU_result[3]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.000      ; 10.349     ;
; -5.174 ; cache_controller:CC|mem_way1_tag[31][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.217      ; 9.441      ;
; -5.161 ; cache_controller:CC|mem_way1_valid[2]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.687      ;
; -5.155 ; cache_controller:CC|mem_way1_valid[4]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.961      ;
; -5.139 ; cache_controller:CC|mem_way1_valid[1]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.665      ;
; -5.129 ; cache_controller:CC|mem_way1_tag[26][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.600      ; 9.779      ;
; -5.129 ; cache_controller:CC|mem_way1_tag[21][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.584      ;
; -5.115 ; cache_controller:CC|mem_way1_valid[50]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.641      ;
; -5.084 ; cache_controller:CC|mem_way1_valid[3]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.610      ;
; -5.083 ; ExecuteReg:ER|ALU_result[4]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.582      ; 9.715      ;
; -5.081 ; cache_controller:CC|mem_way1_valid[0]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.607      ;
; -5.067 ; cache_controller:CC|mem_way1_tag[21][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.522      ;
; -5.064 ; cache_controller:CC|mem_way1_tag[33][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.561      ; 9.675      ;
; -5.057 ; cache_controller:CC|mem_way0_tag[43][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.605      ; 9.712      ;
; -5.055 ; cache_controller:CC|mem_way1_tag[42][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.797      ; 9.902      ;
; -5.055 ; cache_controller:CC|mem_way1_valid[7]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.861      ;
; -5.047 ; cache_controller:CC|mem_way1_valid[15]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.573      ;
; -5.042 ; cache_controller:CC|mem_way1_valid[14]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.568      ;
; -5.031 ; cache_controller:CC|mem_way1_tag[16][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.138      ; 10.219     ;
; -5.027 ; cache_controller:CC|mem_way1_valid[13]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.553      ;
; -5.026 ; cache_controller:CC|mem_way1_tag[29][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.401      ; 9.477      ;
; -5.011 ; cache_controller:CC|mem_way1_tag[46][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.272      ; 9.333      ;
; -5.010 ; cache_controller:CC|mem_way1_tag[18][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.879      ; 9.939      ;
; -5.008 ; cache_controller:CC|mem_way1_valid[12]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.476      ; 9.534      ;
; -5.004 ; cache_controller:CC|mem_way1_tag[27][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.766      ; 9.820      ;
; -4.998 ; cache_controller:CC|mem_way0_tag[35][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.261      ; 10.309     ;
; -4.990 ; cache_controller:CC|mem_way1_tag[41][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.795      ; 9.835      ;
; -4.970 ; cache_controller:CC|mem_way1_tag[18][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.879      ; 9.899      ;
; -4.958 ; cache_controller:CC|mem_way1_tag[18][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.879      ; 9.887      ;
; -4.958 ; cache_controller:CC|mem_way1_valid[6]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.764      ;
; -4.953 ; cache_controller:CC|mem_way1_tag[33][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.561      ; 9.564      ;
; -4.953 ; cache_controller:CC|mem_way1_valid[8]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.548      ; 9.551      ;
; -4.950 ; cache_controller:CC|mem_way1_tag[34][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.883      ; 9.883      ;
; -4.949 ; cache_controller:CC|mem_way1_tag[25][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.725      ; 9.724      ;
; -4.948 ; ExecuteReg:ER|ALU_result[5]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.034      ; 10.032     ;
; -4.945 ; cache_controller:CC|mem_way1_valid[5]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.751      ;
; -4.939 ; cache_controller:CC|mem_way1_tag[45][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.186      ; 9.175      ;
; -4.928 ; cache_controller:CC|mem_way1_tag[34][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.883      ; 9.861      ;
; -4.925 ; cache_controller:CC|mem_way1_tag[32][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.766      ; 9.741      ;
; -4.916 ; cache_controller:CC|mem_way1_tag[46][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.358      ; 9.324      ;
; -4.913 ; cache_controller:CC|mem_way1_tag[36][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.333      ; 10.296     ;
; -4.900 ; ExecuteReg:ER|ALU_result[6]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.034      ; 9.984      ;
; -4.894 ; cache_controller:CC|mem_way1_tag[29][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.401      ; 9.345      ;
; -4.882 ; cache_controller:CC|mem_way1_tag[38][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.260      ; 10.192     ;
; -4.876 ; cache_controller:CC|mem_way0_tag[48][7] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.747      ; 9.673      ;
; -4.869 ; cache_controller:CC|mem_way1_tag[18][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.879      ; 9.798      ;
; -4.863 ; cache_controller:CC|mem_way1_valid[10]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.548      ; 9.461      ;
; -4.855 ; cache_controller:CC|mem_way1_valid[36]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.661      ;
; -4.854 ; cache_controller:CC|mem_way0_tag[19][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.741      ; 9.645      ;
; -4.852 ; cache_controller:CC|mem_way1_tag[47][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.233      ; 9.135      ;
; -4.845 ; cache_controller:CC|mem_way1_tag[10][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.470      ; 9.365      ;
; -4.841 ; cache_controller:CC|mem_way1_tag[53][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.441      ; 9.332      ;
; -4.838 ; cache_controller:CC|mem_way1_tag[13][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.336      ; 9.224      ;
; -4.836 ; cache_controller:CC|mem_way1_tag[35][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.004      ; 9.890      ;
; -4.830 ; cache_controller:CC|mem_way1_tag[10][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.470      ; 9.350      ;
; -4.829 ; cache_controller:CC|mem_way1_tag[46][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.358      ; 9.237      ;
; -4.829 ; cache_controller:CC|mem_way1_tag[33][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.561      ; 9.440      ;
; -4.826 ; cache_controller:CC|mem_way1_valid[11]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.548      ; 9.424      ;
; -4.820 ; cache_controller:CC|mem_way1_valid[51]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.171      ; 9.041      ;
; -4.820 ; cache_controller:CC|mem_way1_valid[58]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.752      ; 9.622      ;
; -4.817 ; cache_controller:CC|mem_way1_tag[26][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.600      ; 9.467      ;
; -4.815 ; cache_controller:CC|mem_way1_tag[20][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.659      ; 10.524     ;
; -4.814 ; cache_controller:CC|mem_way1_tag[47][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.233      ; 9.097      ;
; -4.813 ; cache_controller:CC|mem_way1_tag[41][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.795      ; 9.658      ;
; -4.807 ; cache_controller:CC|mem_way1_tag[21][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.262      ;
; -4.805 ; cache_controller:CC|mem_way1_tag[22][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.477      ; 9.332      ;
; -4.804 ; cache_controller:CC|mem_way1_tag[21][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.259      ;
; -4.798 ; cache_controller:CC|mem_way1_valid[9]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.548      ; 9.396      ;
; -4.797 ; cache_controller:CC|mem_way1_tag[2][2]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.113      ; 9.960      ;
; -4.791 ; cache_controller:CC|mem_way1_tag[16][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.138      ; 9.979      ;
; -4.787 ; cache_controller:CC|mem_way0_tag[33][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.761      ; 9.598      ;
; -4.782 ; cache_controller:CC|mem_way1_tag[25][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.913      ; 9.745      ;
; -4.781 ; cache_controller:CC|mem_way1_valid[39]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.587      ;
; -4.771 ; cache_controller:CC|mem_way1_tag[21][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.226      ;
; -4.763 ; cache_controller:CC|mem_way1_tag[17][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.856      ; 9.669      ;
; -4.762 ; cache_controller:CC|mem_way0_tag[57][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.333      ; 9.145      ;
; -4.761 ; cache_controller:CC|mem_way1_tag[21][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.405      ; 9.216      ;
; -4.760 ; cache_controller:CC|mem_way1_tag[30][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.991      ; 9.801      ;
; -4.758 ; cache_controller:CC|mem_way1_tag[44][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.692      ; 9.500      ;
; -4.754 ; cache_controller:CC|mem_way1_valid[62]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.752      ; 9.556      ;
; -4.753 ; cache_controller:CC|mem_way0_tag[17][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.833      ; 9.636      ;
; -4.753 ; cache_controller:CC|mem_way1_tag[56][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.061      ; 9.864      ;
; -4.752 ; cache_controller:CC|mem_way1_valid[21]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.171      ; 8.973      ;
; -4.752 ; cache_controller:CC|mem_way1_valid[37]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.558      ;
; -4.750 ; cache_controller:CC|mem_way1_tag[23][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.584      ; 9.384      ;
; -4.747 ; cache_controller:CC|mem_way1_tag[46][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.358      ; 9.155      ;
; -4.747 ; cache_controller:CC|mem_way1_tag[14][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.574      ; 9.371      ;
; -4.746 ; cache_controller:CC|mem_way1_tag[31][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.217      ; 9.013      ;
; -4.745 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 5.000      ; 9.795      ;
; -4.745 ; cache_controller:CC|mem_way1_valid[17]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.171      ; 8.966      ;
; -4.743 ; cache_controller:CC|mem_way1_tag[32][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.766      ; 9.559      ;
; -4.742 ; cache_controller:CC|mem_way1_tag[33][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.561      ; 9.353      ;
; -4.735 ; cache_controller:CC|mem_way1_valid[38]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.756      ; 9.541      ;
; -4.735 ; cache_controller:CC|mem_way0_tag[21][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.518      ; 9.303      ;
; -4.732 ; cache_controller:CC|mem_way0_tag[57][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.333      ; 9.115      ;
; -4.731 ; cache_controller:CC|mem_way1_tag[31][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.217      ; 8.998      ;
; -4.727 ; cache_controller:CC|mem_way1_tag[1][6]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.746      ; 9.523      ;
; -4.726 ; cache_controller:CC|mem_way1_tag[23][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 4.617      ; 9.393      ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                            ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 3.231 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 0.500        ; 3.102      ; 0.657      ;
; 3.731 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 1.000        ; 3.102      ; 0.657      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ExecuteReg:ER|ALU_result[10]'                                                                                                                                            ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.665 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.958      ; 3.543      ;
; -3.632 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.880      ; 3.498      ;
; -3.590 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.930      ; 3.590      ;
; -3.445 ; SRAM_Controller:SC|ps[1]                ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.877      ; 2.432      ;
; -3.342 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.930      ; 3.838      ;
; -3.304 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.931      ; 3.877      ;
; -3.201 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.931      ; 3.980      ;
; -3.193 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.879      ; 3.936      ;
; -3.165 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.958      ; 3.543      ;
; -3.132 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.880      ; 3.498      ;
; -3.129 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.928      ; 4.049      ;
; -3.092 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.931      ; 4.089      ;
; -3.090 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.930      ; 3.590      ;
; -3.080 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.931      ; 4.101      ;
; -2.956 ; ExecuteReg:ER|MEM_W_EN                  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.118      ; 3.162      ;
; -2.842 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.930      ; 3.838      ;
; -2.804 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.931      ; 3.877      ;
; -2.719 ; ExecuteReg:ER|MEM_R_EN                  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 6.118      ; 3.399      ;
; -2.701 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.931      ; 3.980      ;
; -2.693 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.879      ; 3.936      ;
; -2.629 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.928      ; 4.049      ;
; -2.592 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.931      ; 4.089      ;
; -2.580 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 6.931      ; 4.101      ;
; -2.269 ; ExecuteReg:ER|ALU_result[17]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.627      ; 2.358      ;
; -2.097 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.963      ; 2.866      ;
; -2.062 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.963      ; 2.901      ;
; -1.926 ; ExecuteReg:ER|ALU_result[18]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.615      ; 2.689      ;
; -1.915 ; ExecuteReg:ER|ALU_result[17]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.627      ; 2.712      ;
; -1.862 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.396      ; 2.534      ;
; -1.768 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.191      ; 3.423      ;
; -1.724 ; ExecuteReg:ER|ALU_result[7]             ; SRAM_Controller:SC|SRAM_ADDR[6]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.046      ; 3.322      ;
; -1.717 ; ExecuteReg:ER|ALU_result[8]             ; SRAM_Controller:SC|SRAM_ADDR[7]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.940      ; 3.223      ;
; -1.710 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.140      ; 3.430      ;
; -1.685 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.279      ;
; -1.603 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.361      ;
; -1.582 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.382      ;
; -1.534 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.963      ; 3.429      ;
; -1.532 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.432      ;
; -1.520 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.191      ; 3.671      ;
; -1.513 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.399      ; 2.886      ;
; -1.510 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.961      ; 3.451      ;
; -1.501 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.399      ; 2.898      ;
; -1.496 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.468      ;
; -1.482 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.192      ; 3.710      ;
; -1.473 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.491      ;
; -1.461 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.503      ;
; -1.425 ; ExecuteReg:ER|ALU_result[9]             ; SRAM_Controller:SC|SRAM_ADDR[8]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.567      ; 3.142      ;
; -1.393 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.571      ;
; -1.379 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.192      ; 3.813      ;
; -1.321 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.961      ; 3.640      ;
; -1.307 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.189      ; 3.882      ;
; -1.284 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.680      ;
; -1.272 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.692      ;
; -1.270 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.192      ; 3.922      ;
; -1.258 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.192      ; 3.934      ;
; -1.188 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.776      ;
; -1.120 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.961      ; 3.841      ;
; -1.116 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.961      ; 3.845      ;
; -1.114 ; ExecuteReg:ER|ALU_result[5]             ; SRAM_Controller:SC|SRAM_ADDR[4]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.135      ; 4.021      ;
; -1.083 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.881      ;
; -1.079 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.885      ;
; -1.071 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.893      ;
; -1.067 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.964      ; 3.897      ;
; -0.953 ; ExecuteReg:ER|ALU_result[3]             ; SRAM_Controller:SC|SRAM_ADDR[2]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.110      ; 4.157      ;
; -0.922 ; ExecuteReg:ER|ALU_result[4]             ; SRAM_Controller:SC|SRAM_ADDR[3]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.696      ; 3.774      ;
; -0.643 ; ExecuteReg:ER|ALU_result[2]             ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.472      ; 2.829      ;
; -0.376 ; SRAM_Controller:SC|ps[0]                ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.504      ; 3.128      ;
; -0.224 ; cache_controller:CC|mem_way0_tag[62][1] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.883      ; 5.659      ;
; -0.048 ; cache_controller:CC|mem_way1_tag[3][8]  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.610      ; 5.562      ;
; 0.063  ; cache_controller:CC|mem_way0_tag[55][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.560      ; 5.623      ;
; 0.071  ; ExecuteReg:ER|ALU_result[6]             ; SRAM_Controller:SC|SRAM_ADDR[5]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.142      ; 5.213      ;
; 0.195  ; SRAM_Controller:SC|ps[0]                ; SRAM_Controller:SC|SRAM_ADDR[0]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.401      ; 3.596      ;
; 0.217  ; cache_controller:CC|mem_way0_tag[29][3] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.608      ; 5.825      ;
; 0.232  ; cache_controller:CC|mem_way1_tag[62][9] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.191      ; 5.423      ;
; 0.285  ; cache_controller:CC|mem_way0_tag[56][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.509      ; 5.794      ;
; 0.290  ; cache_controller:CC|mem_way0_tag[62][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.633      ; 5.923      ;
; 0.306  ; cache_controller:CC|mem_way0_tag[56][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.509      ; 5.815      ;
; 0.314  ; cache_controller:CC|mem_way0_tag[55][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.255      ; 5.569      ;
; 0.320  ; cache_controller:CC|mem_way1_tag[39][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.235      ; 5.555      ;
; 0.432  ; cache_controller:CC|mem_way0_tag[60][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.631      ; 6.063      ;
; 0.433  ; cache_controller:CC|mem_way0_tag[62][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.633      ; 6.066      ;
; 0.445  ; cache_controller:CC|mem_way0_tag[50][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.611      ; 6.056      ;
; 0.507  ; cache_controller:CC|mem_way0_tag[47][0] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.368      ; 5.875      ;
; 0.558  ; cache_controller:CC|mem_way0_tag[60][1] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.631      ; 6.189      ;
; 0.562  ; cache_controller:CC|mem_way0_tag[50][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.897      ; 6.459      ;
; 0.575  ; cache_controller:CC|mem_way1_tag[31][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.145      ; 5.720      ;
; 0.575  ; cache_controller:CC|mem_way0_tag[60][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.631      ; 6.206      ;
; 0.638  ; cache_controller:CC|mem_way0_tag[16][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.276      ; 5.914      ;
; 0.665  ; cache_controller:CC|mem_way1_tag[49][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.000      ; 5.665      ;
; 0.665  ; cache_controller:CC|mem_way1_tag[15][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 4.872      ; 5.537      ;
; 0.673  ; cache_controller:CC|mem_way0_tag[26][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.301      ; 5.974      ;
; 0.682  ; cache_controller:CC|mem_way0_tag[62][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.264      ; 5.946      ;
; 0.713  ; cache_controller:CC|mem_way1_tag[62][6] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.028      ; 5.741      ;
; 0.723  ; cache_controller:CC|mem_way0_tag[53][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.234      ; 5.957      ;
; 0.728  ; cache_controller:CC|mem_way0_tag[50][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.897      ; 6.625      ;
; 0.740  ; cache_controller:CC|mem_way1_tag[39][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.235      ; 5.975      ;
; 0.746  ; cache_controller:CC|mem_way0_tag[53][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.234      ; 5.980      ;
; 0.752  ; cache_controller:CC|mem_way1_tag[43][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.291      ; 6.043      ;
; 0.772  ; cache_controller:CC|mem_way0_tag[51][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.191      ; 5.963      ;
; 0.773  ; cache_controller:CC|mem_way0_tag[54][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 5.486      ; 6.259      ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                              ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.961 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 0.000        ; 3.102      ; 0.657      ;
; -2.461 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; -0.500       ; 3.102      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DecodeReg:DR|MEM_R_EN'                                                                                                                                            ;
+--------+--------------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                         ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -2.360 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.071      ; 1.961      ;
; -2.349 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.075      ; 1.976      ;
; -2.338 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.958      ; 1.870      ;
; -2.311 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.921      ; 1.860      ;
; -2.220 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.073      ; 2.103      ;
; -2.192 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.957      ; 2.015      ;
; -2.166 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.032      ; 2.116      ;
; -2.070 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.009      ; 2.189      ;
; -1.951 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.001      ; 2.300      ;
; -1.943 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[30] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.927      ; 2.234      ;
; -1.910 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.055      ; 2.395      ;
; -1.882 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.086      ; 2.454      ;
; -1.876 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.029      ; 2.403      ;
; -1.875 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.029      ; 2.404      ;
; -1.860 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.071      ; 1.961      ;
; -1.849 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.075      ; 1.976      ;
; -1.838 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.958      ; 1.870      ;
; -1.811 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.921      ; 1.860      ;
; -1.811 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.041      ; 2.480      ;
; -1.808 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.040      ; 2.482      ;
; -1.788 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.957      ; 2.419      ;
; -1.783 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.906      ; 2.373      ;
; -1.761 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.046      ; 2.535      ;
; -1.720 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.073      ; 2.103      ;
; -1.706 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.085      ; 2.629      ;
; -1.692 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.957      ; 2.015      ;
; -1.666 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.032      ; 2.116      ;
; -1.570 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.009      ; 2.189      ;
; -1.562 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.079      ; 2.767      ;
; -1.561 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.078      ; 2.767      ;
; -1.540 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.059      ; 2.769      ;
; -1.536 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.058      ; 2.772      ;
; -1.490 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.065      ; 2.825      ;
; -1.489 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.065      ; 2.826      ;
; -1.461 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.038      ; 2.827      ;
; -1.451 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.001      ; 2.300      ;
; -1.443 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[30] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.927      ; 2.234      ;
; -1.410 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.055      ; 2.395      ;
; -1.402 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.912      ; 2.760      ;
; -1.395 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.941      ; 2.796      ;
; -1.382 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.086      ; 2.454      ;
; -1.376 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.029      ; 2.403      ;
; -1.375 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.029      ; 2.404      ;
; -1.372 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.945      ; 2.823      ;
; -1.323 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 4.040      ; 2.967      ;
; -1.311 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.041      ; 2.480      ;
; -1.308 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.040      ; 2.482      ;
; -1.288 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.957      ; 2.419      ;
; -1.283 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.906      ; 2.373      ;
; -1.261 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.046      ; 2.535      ;
; -1.206 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.085      ; 2.629      ;
; -1.100 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 3.895      ; 3.045      ;
; -1.062 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.079      ; 2.767      ;
; -1.061 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.078      ; 2.767      ;
; -1.040 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.059      ; 2.769      ;
; -1.036 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.058      ; 2.772      ;
; -0.990 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.065      ; 2.825      ;
; -0.989 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.065      ; 2.826      ;
; -0.961 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.038      ; 2.827      ;
; -0.902 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.912      ; 2.760      ;
; -0.895 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.941      ; 2.796      ;
; -0.872 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.945      ; 2.823      ;
; -0.823 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 4.040      ; 2.967      ;
; -0.600 ; DecodeReg:DR|MEM_R_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; DecodeReg:DR|MEM_R_EN  ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 3.895      ; 3.045      ;
; 0.872  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.385      ; 1.757      ;
; 0.951  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.425      ; 1.876      ;
; 0.954  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.424      ; 1.878      ;
; 1.285  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.449      ; 2.234      ;
; 1.285  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.449      ; 2.234      ;
; 1.352  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.425      ; 2.277      ;
; 1.356  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.424      ; 2.280      ;
; 1.425  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.341      ; 2.266      ;
; 1.528  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.342      ; 2.370      ;
; 1.535  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.341      ; 2.376      ;
; 1.579  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.455      ; 2.534      ;
; 1.587  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.459      ; 2.546      ;
; 1.649  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.416      ; 2.565      ;
; 1.708  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.290      ; 2.498      ;
; 1.727  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.296      ; 2.523      ;
; 1.756  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.459      ; 2.715      ;
; 1.795  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.393      ; 2.688      ;
; 1.803  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.385      ; 2.688      ;
; 1.811  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.422      ; 2.733      ;
; 1.813  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.393      ; 2.706      ;
; 1.817  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.457      ; 2.774      ;
; 1.850  ; DecodeReg:DR|Shift_operand[11] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.605      ; 1.955      ;
; 1.855  ; DecodeReg:DR|Shift_operand[11] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.604      ; 1.959      ;
; 1.892  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.455      ; 2.847      ;
; 1.940  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.413      ; 2.853      ;
; 1.941  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.413      ; 2.854      ;
; 1.949  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.424      ; 2.873      ;
; 1.962  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.279      ; 2.741      ;
; 1.966  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.413      ; 2.879      ;
; 1.967  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.413      ; 2.880      ;
; 1.983  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.470      ; 2.953      ;
; 2.001  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.470      ; 2.971      ;
; 2.040  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.341      ; 2.881      ;
; 2.057  ; DecodeReg:DR|MEM_W_EN          ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.422      ; 2.979      ;
; 2.065  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.462      ; 3.027      ;
; 2.092  ; DecodeReg:DR|imm               ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 1.430      ; 3.022      ;
+--------+--------------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FreqDivider:FD|counter'                                                                                                                                                  ;
+--------+----------------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock                 ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+
; -1.747 ; ExecuteReg:ER|ALU_result[10]           ; MemAccessReg:MAR|ALU_Result[10]         ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 3.490      ; 2.259      ;
; -1.247 ; ExecuteReg:ER|ALU_result[10]           ; MemAccessReg:MAR|ALU_Result[10]         ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 3.490      ; 2.259      ;
; -0.878 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[33][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.178      ; 1.816      ;
; -0.846 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[34][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.856      ; 1.526      ;
; -0.744 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[38][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.124      ; 1.896      ;
; -0.734 ; ExecuteReg:ER|ALU_result[10]           ; ExecuteReg:ER|ALU_result[10]            ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 3.490      ; 3.272      ;
; -0.637 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[37][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.283      ; 2.162      ;
; -0.560 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[18][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.860      ; 1.816      ;
; -0.549 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[1][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.993      ; 1.960      ;
; -0.534 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[30][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.273      ; 2.255      ;
; -0.439 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[14][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.165      ; 2.242      ;
; -0.378 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[33][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.178      ; 1.816      ;
; -0.346 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[34][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.856      ; 1.526      ;
; -0.318 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[35][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.854      ; 2.052      ;
; -0.274 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[47][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.506      ; 2.748      ;
; -0.273 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[2][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.129      ; 2.372      ;
; -0.266 ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[45]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.633      ; 2.633      ;
; -0.265 ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[29]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.633      ; 2.634      ;
; -0.255 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[32][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.973      ; 2.234      ;
; -0.251 ; ExecuteReg:ER|MEM_R_EN                 ; MemAccessReg:MAR|Data_mem_res[11]       ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.654      ; 2.669      ;
; -0.244 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[38][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.124      ; 1.896      ;
; -0.234 ; ExecuteReg:ER|ALU_result[10]           ; ExecuteReg:ER|ALU_result[10]            ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 3.490      ; 3.272      ;
; -0.220 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[12][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.044      ; 2.340      ;
; -0.217 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[3][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.614      ; 1.913      ;
; -0.215 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[29][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.338      ; 2.639      ;
; -0.167 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[23][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.473      ; 2.822      ;
; -0.137 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[37][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.283      ; 2.162      ;
; -0.060 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[18][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.860      ; 1.816      ;
; -0.051 ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[13]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.633      ; 2.848      ;
; -0.051 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[5][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.364      ; 2.829      ;
; -0.050 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[45][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.553      ; 3.019      ;
; -0.049 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[1][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.993      ; 1.960      ;
; -0.034 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[30][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.273      ; 2.255      ;
; -0.025 ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[0][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.768      ; 2.259      ;
; 0.009  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[21][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.334      ; 2.859      ;
; 0.011  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[22]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.907      ;
; 0.012  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[2]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.908      ;
; 0.017  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[6]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.913      ;
; 0.019  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[34]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.915      ;
; 0.019  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[18]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.915      ;
; 0.020  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[54]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.916      ;
; 0.020  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[38]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.916      ;
; 0.020  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[50]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.630      ; 2.916      ;
; 0.022  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[48][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.674      ; 2.212      ;
; 0.024  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[63][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.340      ; 2.880      ;
; 0.035  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[0][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.971      ; 2.522      ;
; 0.058  ; ExecuteReg:ER|ALU_result[13]           ; MemAccessReg:MAR|ALU_Result[13]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.545      ; 1.869      ;
; 0.061  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[14][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.165      ; 2.242      ;
; 0.105  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[39][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.855      ; 2.476      ;
; 0.113  ; ExecuteReg:ER|ALU_result[5]            ; MemAccessReg:MAR|ALU_Result[5]          ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.804      ; 2.183      ;
; 0.136  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[3]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.059      ;
; 0.140  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[15]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.063      ;
; 0.141  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[11]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.064      ;
; 0.144  ; ExecuteReg:ER|ALU_result[6]            ; MemAccessReg:MAR|Data_mem_res[4]        ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.787      ; 2.197      ;
; 0.145  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[51][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.622      ; 2.283      ;
; 0.147  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[43]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.070      ;
; 0.147  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[40][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.430      ; 2.093      ;
; 0.151  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[39]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.074      ;
; 0.162  ; SRAM_Controller:SC|ps[2]               ; SRAM_Controller:SC|ps[0]                ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.373      ; 2.801      ;
; 0.172  ; ExecuteReg:ER|ALU_result[16]           ; MemAccessReg:MAR|ALU_Result[16]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.975      ; 1.413      ;
; 0.174  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[46][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.381      ; 3.071      ;
; 0.182  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[35][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.854      ; 2.052      ;
; 0.208  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[7][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.240      ; 2.964      ;
; 0.225  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[61]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.633      ; 3.124      ;
; 0.226  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[47][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.506      ; 2.748      ;
; 0.227  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[2][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.129      ; 2.372      ;
; 0.234  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[60][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.085      ; 2.835      ;
; 0.245  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[32][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.973      ; 2.234      ;
; 0.247  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[61][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.374      ; 3.137      ;
; 0.270  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[55][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.816      ; 2.602      ;
; 0.271  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[17][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.099      ; 2.886      ;
; 0.278  ; ExecuteReg:ER|ALU_result[10]           ; MemAccessReg:MAR|Data_mem_res[22]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 3.484      ; 4.278      ;
; 0.280  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[12][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.044      ; 2.340      ;
; 0.283  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[3][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.614      ; 1.913      ;
; 0.285  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[29][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.338      ; 2.639      ;
; 0.286  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[7]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.209      ;
; 0.289  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[35]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.212      ;
; 0.290  ; ExecuteReg:ER|MEM_R_EN                 ; cache_controller:CC|LRU[47]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 2.657      ; 3.213      ;
; 0.304  ; ExecuteReg:ER|ALU_result[10]           ; ExecuteReg:ER|ST_val[10]                ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 3.487      ; 4.307      ;
; 0.311  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[62][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.075      ; 1.902      ;
; 0.331  ; ExecuteReg:ER|ALU_result[13]           ; ExecuteReg:ER|ST_val[13]                ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.545      ; 2.142      ;
; 0.333  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[23][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.473      ; 2.822      ;
; 0.345  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[23][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.155      ; 3.016      ;
; 0.352  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[28][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.827      ; 2.695      ;
; 0.368  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way0_tag[11][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.137      ; 3.021      ;
; 0.375  ; ExecuteReg:ER|ALU_result[10]           ; cache_controller:CC|mem_way1_tag[62][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.172      ; 3.063      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[50] ; cache_controller:CC|mem_way1_valid[50]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[54] ; cache_controller:CC|mem_way1_valid[54]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[62] ; cache_controller:CC|mem_way1_valid[62]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[58] ; cache_controller:CC|mem_way1_valid[58]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[59] ; cache_controller:CC|mem_way1_valid[59]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[51] ; cache_controller:CC|mem_way1_valid[51]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[63] ; cache_controller:CC|mem_way1_valid[63]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[55] ; cache_controller:CC|mem_way1_valid[55]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[60] ; cache_controller:CC|mem_way1_valid[60]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[52] ; cache_controller:CC|mem_way1_valid[52]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[48] ; cache_controller:CC|mem_way1_valid[48]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[56] ; cache_controller:CC|mem_way1_valid[56]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[61] ; cache_controller:CC|mem_way1_valid[61]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cache_controller:CC|mem_way1_valid[57] ; cache_controller:CC|mem_way1_valid[57]  ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FreqDivider:FD|counter ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FreqDivider:FD|counter ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FD|counter|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FD|counter|clk         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FreqDivider:FD|counter'                                                                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|B                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|B                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_R_EN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_R_EN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_W_EN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_W_EN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[20]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[20]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[21]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[21]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[22]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[22]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[23]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[23]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[24]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[24]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[25]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[25]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[26]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[26]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[27]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[27]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[28]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[28]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[29]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[29]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[30]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[30]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[31]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[31]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|S                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|S                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[3]  ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ExecuteReg:ER|ALU_result[10]'                                                                          ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit|combout                   ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit|combout                   ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|inclk[0]       ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|inclk[0]       ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|outclk         ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|outclk         ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1|combout               ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1|combout               ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SC|Mux21~1|datad                 ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SC|Mux21~1|datad                 ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[0]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[0]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[10]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[10]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[11]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[11]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[12]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[12]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[13]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[13]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[14]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[14]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[15]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[15]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[16]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[16]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[17]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[17]|datad           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[1]|datac            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[1]|datac            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[2]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[2]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[3]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[3]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[4]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[4]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[5]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[5]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[6]|datac            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[6]|datac            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[7]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[7]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[8]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[8]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[9]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[9]|datad            ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[0]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[0]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[10] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[10] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[11] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[11] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[12] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[12] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[13] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[13] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[14] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[14] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[15] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[15] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[16] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[16] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[17] ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[17] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[1]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[1]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[2]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[2]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[3]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[3]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[4]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[4]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[5]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[5]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[6]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[6]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[7]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[7]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[8]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[8]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[9]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~4|combout            ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DecodeReg:DR|MEM_R_EN'                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; DR|MEM_R_EN|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; DR|MEM_R_EN|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[10]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[10]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[12]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[12]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[13]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[13]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[14]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[14]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[15]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[15]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[16]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[16]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[17]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[17]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[18]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[18]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[19]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[19]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[20]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[20]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[21]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[21]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[22]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[22]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[23]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[23]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[24]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[24]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[25]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[25]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[26]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[26]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[27]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[27]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[28]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[28]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[29]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[29]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[2]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[2]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[30]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[30]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[3]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[3]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[4]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[4]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[5]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[5]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[6]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[6]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[7]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[7]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[8]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[8]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[9]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[9]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; 6.232  ; 6.232  ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; 6.232  ; 6.232  ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; 14.477 ; 14.477 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; 14.477 ; 14.477 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 5.105  ; 5.105  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 3.851  ; 3.851  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 3.458  ; 3.458  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 4.304  ; 4.304  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 4.013  ; 4.013  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 3.640  ; 3.640  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 4.178  ; 4.178  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 3.781  ; 3.781  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 3.186  ; 3.186  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 4.493  ; 4.493  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 5.105  ; 5.105  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 3.244  ; 3.244  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 3.244  ; 3.244  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 2.980  ; 2.980  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 3.526  ; 3.526  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 3.520  ; 3.520  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 3.482  ; 3.482  ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 15.281 ; 15.281 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 15.281 ; 15.281 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 16.116 ; 16.116 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 16.116 ; 16.116 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; -6.002 ; -6.002 ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; -6.002 ; -6.002 ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; -6.727 ; -6.727 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; -6.727 ; -6.727 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; -2.520 ; -2.520 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; -3.105 ; -3.105 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; -3.205 ; -3.205 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; -3.105 ; -3.105 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; -3.586 ; -3.586 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; -2.738 ; -2.738 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; -2.986 ; -2.986 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; -3.152 ; -3.152 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; -2.778 ; -2.778 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; -3.388 ; -3.388 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; -2.936 ; -2.936 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; -2.712 ; -2.712 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; -2.841 ; -2.841 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; -2.587 ; -2.587 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; -2.639 ; -2.639 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; -2.642 ; -2.642 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; -2.520 ; -2.520 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -3.983 ; -3.983 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -3.983 ; -3.983 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -8.509 ; -8.509 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -8.509 ; -8.509 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 14.223 ; 14.223 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 11.606 ; 11.606 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 14.223 ; 14.223 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 10.313 ; 10.313 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 10.980 ; 10.980 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 10.305 ; 10.305 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 10.321 ; 10.321 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 11.159 ; 11.159 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 12.451 ; 12.451 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 13.831 ; 13.831 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 12.064 ; 12.064 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 12.408 ; 12.408 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 11.497 ; 11.497 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 12.466 ; 12.466 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 11.938 ; 11.938 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 12.548 ; 12.548 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 12.506 ; 12.506 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 12.716 ; 12.716 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 12.298 ; 12.298 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.665  ; 9.665  ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.665  ; 9.665  ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 12.244 ; 12.244 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 9.002  ; 9.002  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 9.201  ; 9.201  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 9.299  ; 9.299  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 9.724  ; 9.724  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 10.135 ; 10.135 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 10.158 ; 10.158 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 11.172 ; 11.172 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 11.328 ; 11.328 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 10.958 ; 10.958 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 11.239 ; 11.239 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 11.346 ; 11.346 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 10.960 ; 10.960 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 11.903 ; 11.903 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 11.990 ; 11.990 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 12.244 ; 12.244 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 11.953 ; 11.953 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 16.924 ; 16.924 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 15.817 ; 15.817 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 16.126 ; 16.126 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 15.904 ; 15.904 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 15.284 ; 15.284 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 12.454 ; 12.454 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 12.182 ; 12.182 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 13.048 ; 13.048 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 15.657 ; 15.657 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 15.079 ; 15.079 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 15.351 ; 15.351 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 15.319 ; 15.319 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 15.316 ; 15.316 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 15.246 ; 15.246 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 15.420 ; 15.420 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 15.742 ; 15.742 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 16.924 ; 16.924 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 18.454 ; 18.454 ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 10.086 ; 10.086 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 11.387 ; 11.387 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 14.004 ; 14.004 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 10.094 ; 10.094 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 10.761 ; 10.761 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 10.086 ; 10.086 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 10.102 ; 10.102 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 10.940 ; 10.940 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 12.232 ; 12.232 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 13.612 ; 13.612 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 11.845 ; 11.845 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 12.189 ; 12.189 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 11.278 ; 11.278 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 12.247 ; 12.247 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 11.719 ; 11.719 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 12.329 ; 12.329 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 12.287 ; 12.287 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 12.497 ; 12.497 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 12.079 ; 12.079 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.446  ; 9.446  ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.446  ; 9.446  ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 8.612  ; 8.612  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 9.002  ; 9.002  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 8.788  ; 8.788  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 9.085  ; 9.085  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 9.276  ; 9.276  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 8.612  ; 8.612  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 8.792  ; 8.792  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 9.552  ; 9.552  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 9.537  ; 9.537  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 9.075  ; 9.075  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 9.311  ; 9.311  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 9.320  ; 9.320  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 8.862  ; 8.862  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 9.712  ; 9.712  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 9.770  ; 9.770  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 10.147 ; 10.147 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 9.710  ; 9.710  ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 8.572  ; 8.572  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 9.985  ; 9.985  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 9.925  ; 9.925  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 10.061 ; 10.061 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 8.573  ; 8.573  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 9.570  ; 9.570  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 8.953  ; 8.953  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 9.796  ; 9.796  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 10.174 ; 10.174 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 9.396  ; 9.396  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 9.035  ; 9.035  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 8.607  ; 8.607  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 10.047 ; 10.047 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 9.684  ; 9.684  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 10.060 ; 10.060 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 8.572  ; 8.572  ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 9.248  ; 9.248  ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 8.789  ; 8.789  ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 5.834 ;    ;    ; 5.834 ;
; SW[1]      ; LEDG[1]     ; 5.459 ;    ;    ; 5.459 ;
; SW[2]      ; LEDG[2]     ; 5.169 ;    ;    ; 5.169 ;
; SW[3]      ; LEDG[3]     ; 5.244 ;    ;    ; 5.244 ;
; SW[4]      ; LEDG[4]     ; 5.321 ;    ;    ; 5.321 ;
; SW[5]      ; LEDG[5]     ; 5.699 ;    ;    ; 5.699 ;
; SW[6]      ; LEDG[6]     ; 5.986 ;    ;    ; 5.986 ;
; SW[7]      ; LEDG[7]     ; 6.600 ;    ;    ; 6.600 ;
; SW[8]      ; LEDG[8]     ; 5.906 ;    ;    ; 5.906 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 5.834 ;    ;    ; 5.834 ;
; SW[1]      ; LEDG[1]     ; 5.459 ;    ;    ; 5.459 ;
; SW[2]      ; LEDG[2]     ; 5.169 ;    ;    ; 5.169 ;
; SW[3]      ; LEDG[3]     ; 5.244 ;    ;    ; 5.244 ;
; SW[4]      ; LEDG[4]     ; 5.321 ;    ;    ; 5.321 ;
; SW[5]      ; LEDG[5]     ; 5.699 ;    ;    ; 5.699 ;
; SW[6]      ; LEDG[6]     ; 5.986 ;    ;    ; 5.986 ;
; SW[7]      ; LEDG[7]     ; 6.600 ;    ;    ; 6.600 ;
; SW[8]      ; LEDG[8]     ; 5.906 ;    ;    ; 5.906 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 11.281 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 11.282 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 11.301 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 11.301 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 11.281 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 11.547 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 11.795 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 11.795 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 11.837 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 11.839 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 11.839 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 11.837 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 11.837 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 12.081 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 12.081 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 12.081 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 12.081 ;      ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 8.492 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 8.493 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 8.512 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 8.512 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 8.492 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 8.758 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 9.006 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 9.006 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 9.048 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 9.050 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 9.050 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 9.048 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 9.048 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 9.292 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 9.292 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 9.292 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 9.292 ;      ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 11.281    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 11.282    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 11.301    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 11.301    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 11.281    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 11.547    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 11.795    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 11.795    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 11.837    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 11.839    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 11.839    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 11.837    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 11.837    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 12.081    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 12.081    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 12.081    ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 12.081    ;           ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 8.492     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 8.493     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 8.512     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 8.512     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 8.492     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 8.758     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 9.006     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 9.006     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 9.048     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 9.050     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 9.050     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 9.048     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 9.048     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 9.292     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 9.292     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 9.292     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 9.292     ;           ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; FreqDivider:FD|counter       ; -8.053 ; -49744.707    ;
; DecodeReg:DR|MEM_R_EN        ; -4.432 ; -136.710      ;
; ExecuteReg:ER|ALU_result[10] ; -1.802 ; -1.802        ;
; CLOCK_50                     ; 2.004  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; ExecuteReg:ER|ALU_result[10] ; -1.987 ; -21.970       ;
; CLOCK_50                     ; -1.624 ; -1.624        ;
; DecodeReg:DR|MEM_R_EN        ; -1.381 ; -35.746       ;
; FreqDivider:FD|counter       ; -1.197 ; -17.284       ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.380 ; -2.380        ;
; FreqDivider:FD|counter       ; -0.500 ; -10572.000    ;
; ExecuteReg:ER|ALU_result[10] ; 0.384  ; 0.000         ;
; DecodeReg:DR|MEM_R_EN        ; 0.500  ; 0.000         ;
+------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FreqDivider:FD|counter'                                                                                                                    ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+
; -8.053 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 9.108      ;
; -7.941 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.993      ;
; -7.938 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.990      ;
; -7.937 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.045      ; 9.014      ;
; -7.899 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.004      ; 8.935      ;
; -7.899 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.951      ;
; -7.893 ; FetchReg:FR|Instruction[24] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.672     ; 8.253      ;
; -7.877 ; FetchReg:FR|Instruction[21] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.669     ; 8.240      ;
; -7.870 ; FetchReg:FR|Instruction[22] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.685     ; 8.217      ;
; -7.860 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.004     ; 8.888      ;
; -7.848 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.892      ;
; -7.846 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.013      ; 8.891      ;
; -7.825 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.877      ;
; -7.819 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.863      ;
; -7.814 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.039      ; 8.885      ;
; -7.813 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.857      ;
; -7.811 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.855      ;
; -7.805 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.857      ;
; -7.799 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[16]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.843      ;
; -7.798 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[25]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.842      ;
; -7.785 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[20]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.829      ;
; -7.779 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[13]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.823      ;
; -7.779 ; FetchReg:FR|Instruction[23] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.669     ; 8.142      ;
; -7.753 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[6]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.805      ;
; -7.753 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[27]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.004      ; 8.789      ;
; -7.752 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[14]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.023      ; 8.807      ;
; -7.734 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.776      ;
; -7.731 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.773      ;
; -7.730 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.035      ; 8.797      ;
; -7.719 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[1]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.741      ;
; -7.704 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[8]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.756      ;
; -7.699 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[11]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.012      ; 8.743      ;
; -7.699 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[23]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.751      ;
; -7.692 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.006     ; 8.718      ;
; -7.692 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.734      ;
; -7.690 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[29]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.039      ; 8.761      ;
; -7.664 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.007     ; 8.689      ;
; -7.653 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.014     ; 8.671      ;
; -7.651 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[5]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.703      ;
; -7.646 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[30]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.004     ; 8.674      ;
; -7.641 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.675      ;
; -7.638 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[7]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.690      ;
; -7.618 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.660      ;
; -7.616 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[9]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.668      ;
; -7.614 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[3]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.020      ; 8.666      ;
; -7.612 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.646      ;
; -7.607 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.029      ; 8.668      ;
; -7.606 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.640      ;
; -7.604 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.638      ;
; -7.598 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.640      ;
; -7.592 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[16]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.626      ;
; -7.591 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[25]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.625      ;
; -7.588 ; FetchReg:FR|Instruction[24] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.024     ; 8.596      ;
; -7.588 ; FetchReg:FR|Instruction[24] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.024     ; 8.596      ;
; -7.583 ; FetchReg:FR|Instruction[14] ; DecodeReg:DR|Val_Rm[0]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.004      ; 8.619      ;
; -7.578 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[20]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.612      ;
; -7.572 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[17]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.001      ; 8.605      ;
; -7.572 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[13]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.606      ;
; -7.572 ; FetchReg:FR|Instruction[21] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.021     ; 8.583      ;
; -7.572 ; FetchReg:FR|Instruction[21] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.021     ; 8.583      ;
; -7.565 ; FetchReg:FR|Instruction[22] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.037     ; 8.560      ;
; -7.565 ; FetchReg:FR|Instruction[22] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.037     ; 8.560      ;
; -7.561 ; FetchReg:FR|Instruction[26] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.669     ; 7.924      ;
; -7.552 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.574      ;
; -7.549 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.571      ;
; -7.548 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[22]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.015      ; 8.595      ;
; -7.546 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[6]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.588      ;
; -7.546 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[27]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.006     ; 8.572      ;
; -7.545 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[14]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.013      ; 8.590      ;
; -7.535 ; FetchReg:FR|Instruction[28] ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.685     ; 7.882      ;
; -7.512 ; FetchReg:FR|Instruction[24] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.007     ; 8.537      ;
; -7.512 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[1]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 8.524      ;
; -7.510 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.026     ; 8.516      ;
; -7.510 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.532      ;
; -7.497 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[8]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.539      ;
; -7.496 ; FetchReg:FR|Instruction[21] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.004     ; 8.524      ;
; -7.492 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[11]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.002      ; 8.526      ;
; -7.492 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[23]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.534      ;
; -7.489 ; FetchReg:FR|Instruction[22] ; DecodeReg:DR|WB_EN          ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.020     ; 8.501      ;
; -7.483 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[29]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.029      ; 8.544      ;
; -7.474 ; FetchReg:FR|Instruction[23] ; FetchReg:FR|Instruction[31] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.021     ; 8.485      ;
; -7.474 ; FetchReg:FR|Instruction[23] ; FetchReg:FR|Instruction[29] ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.021     ; 8.485      ;
; -7.471 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[15]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.034     ; 8.469      ;
; -7.460 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[12]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.002     ; 8.490      ;
; -7.459 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[18]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.473      ;
; -7.457 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[21]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.002     ; 8.487      ;
; -7.457 ; status_reg:sr|SR[0]         ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 0.500        ; -0.675     ; 7.314      ;
; -7.444 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[5]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.486      ;
; -7.444 ; status_reg:sr|SR[2]         ; DecodeReg:DR|MEM_W_EN       ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 0.500        ; -0.677     ; 7.299      ;
; -7.439 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[30]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.014     ; 8.457      ;
; -7.436 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[26]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.458      ;
; -7.431 ; FetchReg:FR|Instruction[2]  ; DecodeReg:DR|Val_Rm[7]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.010      ; 8.473      ;
; -7.430 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[28]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.444      ;
; -7.425 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[19]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; 0.009      ; 8.466      ;
; -7.424 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[24]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.438      ;
; -7.422 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[4]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.436      ;
; -7.418 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[2]      ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.432      ;
; -7.418 ; FetchReg:FR|Instruction[1]  ; DecodeReg:DR|Val_Rm[10]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.002     ; 8.448      ;
; -7.416 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[31]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.010     ; 8.438      ;
; -7.410 ; ExecuteReg:ER|Dest[0]       ; DecodeReg:DR|Val_Rm[16]     ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; 1.000        ; -0.018     ; 8.424      ;
+--------+-----------------------------+-----------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DecodeReg:DR|MEM_R_EN'                                                                                                                                     ;
+--------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                         ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+
; -4.432 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.651      ;
; -4.427 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.664      ;
; -4.418 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.624      ;
; -4.403 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.612      ;
; -4.401 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.596      ;
; -4.370 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.589      ;
; -4.365 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.602      ;
; -4.360 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.104      ; 4.559      ;
; -4.356 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.562      ;
; -4.355 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.553      ;
; -4.354 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.595      ;
; -4.354 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.573      ;
; -4.353 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.572      ;
; -4.350 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.073      ; 4.576      ;
; -4.350 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.136      ; 4.594      ;
; -4.345 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.564      ;
; -4.341 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.550      ;
; -4.340 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.577      ;
; -4.339 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.534      ;
; -4.335 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.139      ; 4.571      ;
; -4.331 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.544      ;
; -4.331 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.144      ; 4.580      ;
; -4.331 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.537      ;
; -4.327 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.525      ;
; -4.326 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.524      ;
; -4.316 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.525      ;
; -4.314 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.509      ;
; -4.310 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.529      ;
; -4.308 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.101      ; 4.518      ;
; -4.304 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.513      ;
; -4.304 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.541      ;
; -4.303 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.123      ; 4.524      ;
; -4.303 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.512      ;
; -4.303 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.540      ;
; -4.302 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.497      ;
; -4.301 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.496      ;
; -4.298 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.104      ; 4.497      ;
; -4.296 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.055      ; 4.506      ;
; -4.295 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.501      ;
; -4.294 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.500      ;
; -4.293 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.491      ;
; -4.293 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.506      ;
; -4.292 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.533      ;
; -4.292 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.505      ;
; -4.290 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.143      ; 4.544      ;
; -4.288 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.073      ; 4.514      ;
; -4.288 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.136      ; 4.532      ;
; -4.285 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.123      ; 4.506      ;
; -4.284 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.123      ; 4.505      ;
; -4.283 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.481      ;
; -4.281 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.500      ;
; -4.278 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.519      ;
; -4.277 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.518      ;
; -4.273 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.091      ; 4.509      ;
; -4.273 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.104      ; 4.472      ;
; -4.273 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.139      ; 4.509      ;
; -4.272 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.491      ;
; -4.269 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.482      ;
; -4.269 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.144      ; 4.518      ;
; -4.268 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.466      ;
; -4.267 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.504      ;
; -4.267 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.508      ;
; -4.266 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.128      ; 4.499      ;
; -4.263 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.073      ; 4.489      ;
; -4.263 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.136      ; 4.507      ;
; -4.260 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.469      ;
; -4.260 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.497      ;
; -4.258 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.464      ;
; -4.258 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.453      ;
; -4.254 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.054      ; 4.452      ;
; -4.251 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.457      ;
; -4.249 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.462      ;
; -4.248 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.139      ; 4.484      ;
; -4.246 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.101      ; 4.456      ;
; -4.244 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.457      ;
; -4.244 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.144      ; 4.493      ;
; -4.243 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.452      ;
; -4.241 ; DecodeReg:DR|src2[2]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.436      ;
; -4.241 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.123      ; 4.462      ;
; -4.241 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.123      ; 4.462      ;
; -4.234 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.055      ; 4.444      ;
; -4.234 ; ExecuteReg:ER|Dest[3]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.084      ; 4.475      ;
; -4.231 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.103      ; 4.440      ;
; -4.231 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.142      ; 4.468      ;
; -4.231 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.055      ; 4.441      ;
; -4.230 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.055      ; 4.440      ;
; -4.229 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.087      ; 4.424      ;
; -4.228 ; MemAccessReg:MAR|Dest[2] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.143      ; 4.482      ;
; -4.227 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.136      ; 4.471      ;
; -4.226 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.136      ; 4.470      ;
; -4.224 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.107      ; 4.440      ;
; -4.223 ; ExecuteReg:ER|Dest[1]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.442      ;
; -4.223 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.104      ; 4.422      ;
; -4.222 ; MemAccessReg:MAR|Dest[3] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.119      ; 4.441      ;
; -4.222 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.108      ; 4.428      ;
; -4.222 ; ExecuteReg:ER|Dest[0]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.104      ; 4.421      ;
; -4.221 ; DecodeReg:DR|src2[0]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.140      ; 4.468      ;
; -4.221 ; MemAccessReg:MAR|Dest[1] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.101      ; 4.431      ;
; -4.220 ; ExecuteReg:ER|Dest[2]    ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.056      ; 4.433      ;
; -4.220 ; DecodeReg:DR|src2[1]     ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; FreqDivider:FD|counter ; DecodeReg:DR|MEM_R_EN ; 0.500        ; 0.128      ; 4.453      ;
+--------+--------------------------+-------------------------------------------------+------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ExecuteReg:ER|ALU_result[10]'                                                                                                                                    ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                         ; Launch Clock           ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+
; -1.802 ; ExecuteReg:ER|ALU_result[7]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.319      ; 4.729      ;
; -1.670 ; ExecuteReg:ER|ALU_result[8]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.321      ; 4.599      ;
; -1.579 ; ExecuteReg:ER|ALU_result[3]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.407      ; 4.594      ;
; -1.568 ; ExecuteReg:ER|ALU_result[5]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.424      ; 4.600      ;
; -1.565 ; ExecuteReg:ER|ALU_result[18]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.146      ; 4.319      ;
; -1.565 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.407      ; 4.580      ;
; -1.565 ; ExecuteReg:ER|ALU_result[4]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.203      ; 4.376      ;
; -1.561 ; cache_controller:CC|mem_way1_tag[33][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.203      ; 4.372      ;
; -1.550 ; ExecuteReg:ER|ALU_result[6]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.424      ; 4.582      ;
; -1.546 ; cache_controller:CC|mem_way1_tag[31][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.034      ; 4.188      ;
; -1.536 ; cache_controller:CC|mem_way1_valid[58]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.296      ; 4.440      ;
; -1.532 ; cache_controller:CC|mem_way1_valid[14]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.315      ;
; -1.527 ; cache_controller:CC|mem_way1_valid[15]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.310      ;
; -1.520 ; cache_controller:CC|mem_way1_valid[1]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.303      ;
; -1.519 ; cache_controller:CC|mem_way1_valid[8]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.178      ; 4.305      ;
; -1.518 ; cache_controller:CC|mem_way1_valid[4]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.437      ;
; -1.501 ; cache_controller:CC|mem_way1_valid[9]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.178      ; 4.287      ;
; -1.498 ; cache_controller:CC|mem_way1_valid[3]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.281      ;
; -1.496 ; cache_controller:CC|mem_way1_valid[11]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.178      ; 4.282      ;
; -1.496 ; cache_controller:CC|mem_way1_valid[50]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.279      ;
; -1.490 ; cache_controller:CC|mem_way0_tag[43][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.217      ; 4.315      ;
; -1.485 ; cache_controller:CC|mem_way1_valid[10]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.178      ; 4.271      ;
; -1.484 ; cache_controller:CC|mem_way1_tag[21][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.128      ; 4.220      ;
; -1.483 ; cache_controller:CC|mem_way1_valid[39]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.402      ;
; -1.483 ; cache_controller:CC|mem_way1_valid[7]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.402      ;
; -1.482 ; cache_controller:CC|mem_way1_valid[2]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.265      ;
; -1.479 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.301      ; 4.388      ;
; -1.477 ; cache_controller:CC|mem_way1_valid[6]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.396      ;
; -1.474 ; cache_controller:CC|mem_way1_tag[18][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.364      ; 4.446      ;
; -1.473 ; cache_controller:CC|mem_way1_tag[18][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.364      ; 4.445      ;
; -1.466 ; cache_controller:CC|mem_way1_tag[47][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.048      ; 4.122      ;
; -1.463 ; ExecuteReg:ER|ALU_result[17]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.143      ; 4.214      ;
; -1.461 ; cache_controller:CC|mem_way1_tag[21][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.128      ; 4.197      ;
; -1.461 ; cache_controller:CC|mem_way1_tag[29][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.132      ; 4.201      ;
; -1.459 ; cache_controller:CC|mem_way1_tag[26][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.206      ; 4.273      ;
; -1.457 ; cache_controller:CC|mem_way1_tag[46][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.107      ; 4.172      ;
; -1.455 ; cache_controller:CC|mem_way1_tag[16][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.488      ; 4.551      ;
; -1.455 ; cache_controller:CC|mem_way1_tag[38][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.533      ; 4.596      ;
; -1.454 ; cache_controller:CC|mem_way1_tag[41][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.320      ; 4.382      ;
; -1.454 ; cache_controller:CC|mem_way1_valid[12]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.237      ;
; -1.450 ; cache_controller:CC|mem_way1_valid[13]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.233      ;
; -1.448 ; cache_controller:CC|mem_way1_valid[37]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.367      ;
; -1.447 ; cache_controller:CC|mem_way1_tag[46][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.055      ; 4.110      ;
; -1.445 ; cache_controller:CC|mem_way1_valid[63]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.017      ; 4.070      ;
; -1.445 ; cache_controller:CC|mem_way1_valid[0]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.175      ; 4.228      ;
; -1.444 ; cache_controller:CC|mem_way1_tag[30][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.410      ; 4.462      ;
; -1.442 ; ExecuteReg:ER|ALU_result[9]             ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.157      ; 4.207      ;
; -1.441 ; cache_controller:CC|mem_way1_tag[62][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.206      ; 4.255      ;
; -1.438 ; cache_controller:CC|mem_way1_tag[35][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.409      ; 4.455      ;
; -1.437 ; cache_controller:CC|mem_way1_tag[27][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.296      ; 4.341      ;
; -1.434 ; cache_controller:CC|mem_way1_tag[18][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.364      ; 4.406      ;
; -1.433 ; cache_controller:CC|mem_way1_tag[47][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.048      ; 4.089      ;
; -1.432 ; cache_controller:CC|mem_way0_tag[33][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.294      ; 4.334      ;
; -1.422 ; cache_controller:CC|mem_way1_tag[45][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.024      ; 4.054      ;
; -1.421 ; cache_controller:CC|mem_way0_tag[57][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.091      ; 4.120      ;
; -1.420 ; cache_controller:CC|mem_way1_tag[41][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.320      ; 4.348      ;
; -1.420 ; cache_controller:CC|mem_way1_tag[46][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.107      ; 4.135      ;
; -1.420 ; cache_controller:CC|mem_way1_valid[36]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.339      ;
; -1.419 ; cache_controller:CC|mem_way1_tag[41][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.320      ; 4.347      ;
; -1.419 ; cache_controller:CC|mem_way1_valid[62]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.296      ; 4.323      ;
; -1.418 ; cache_controller:CC|mem_way1_tag[33][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.203      ; 4.229      ;
; -1.415 ; cache_controller:CC|mem_way0_tag[48][7] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.294      ; 4.317      ;
; -1.414 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.301      ; 4.323      ;
; -1.413 ; cache_controller:CC|mem_way1_tag[42][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.312      ; 4.333      ;
; -1.412 ; cache_controller:CC|mem_way1_tag[46][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.107      ; 4.127      ;
; -1.412 ; cache_controller:CC|mem_way1_valid[51]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.017      ; 4.037      ;
; -1.411 ; cache_controller:CC|mem_way1_valid[5]   ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.330      ;
; -1.409 ; cache_controller:CC|mem_way1_tag[22][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.340      ; 4.357      ;
; -1.407 ; cache_controller:CC|mem_way1_tag[18][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.364      ; 4.379      ;
; -1.405 ; cache_controller:CC|mem_way1_tag[30][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.158      ; 4.171      ;
; -1.404 ; cache_controller:CC|mem_way1_tag[25][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.364      ; 4.376      ;
; -1.404 ; cache_controller:CC|mem_way1_tag[30][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.191      ; 4.203      ;
; -1.400 ; cache_controller:CC|mem_way1_valid[55]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.017      ; 4.025      ;
; -1.399 ; cache_controller:CC|mem_way0_tag[35][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.527      ; 4.534      ;
; -1.399 ; cache_controller:CC|mem_way1_tag[22][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.340      ; 4.347      ;
; -1.398 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.301      ; 4.307      ;
; -1.397 ; cache_controller:CC|mem_way1_tag[33][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.203      ; 4.208      ;
; -1.396 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.036      ; 4.040      ;
; -1.396 ; cache_controller:CC|mem_way1_tag[14][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.219      ; 4.223      ;
; -1.395 ; cache_controller:CC|mem_way1_tag[43][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.332      ; 4.335      ;
; -1.395 ; cache_controller:CC|mem_way0_tag[44][8] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.474      ; 4.477      ;
; -1.392 ; cache_controller:CC|mem_way1_tag[14][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.219      ; 4.219      ;
; -1.388 ; cache_controller:CC|mem_way1_tag[41][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.320      ; 4.316      ;
; -1.387 ; cache_controller:CC|mem_way1_tag[25][3] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.274      ; 4.269      ;
; -1.386 ; cache_controller:CC|mem_way1_tag[53][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.145      ; 4.139      ;
; -1.386 ; cache_controller:CC|mem_way1_tag[47][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.048      ; 4.042      ;
; -1.385 ; cache_controller:CC|mem_way1_tag[26][4] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.206      ; 4.199      ;
; -1.380 ; cache_controller:CC|mem_way1_valid[38]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.311      ; 4.299      ;
; -1.380 ; cache_controller:CC|mem_way1_tag[21][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.128      ; 4.116      ;
; -1.377 ; cache_controller:CC|mem_way1_valid[59]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.017      ; 4.002      ;
; -1.373 ; cache_controller:CC|mem_way1_tag[47][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.048      ; 4.029      ;
; -1.373 ; cache_controller:CC|mem_way0_tag[19][2] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.293      ; 4.274      ;
; -1.373 ; cache_controller:CC|mem_way0_tag[58][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.446      ; 4.427      ;
; -1.371 ; cache_controller:CC|mem_way1_tag[29][0] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.132      ; 4.111      ;
; -1.370 ; cache_controller:CC|mem_way1_tag[34][1] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.353      ; 4.331      ;
; -1.369 ; cache_controller:CC|mem_way1_tag[55][5] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.186      ; 4.163      ;
; -1.368 ; cache_controller:CC|mem_way1_tag[9][2]  ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.360      ; 4.336      ;
; -1.368 ; cache_controller:CC|mem_way0_tag[58][6] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.446      ; 4.422      ;
; -1.367 ; cache_controller:CC|mem_way1_tag[34][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.353      ; 4.328      ;
; -1.367 ; cache_controller:CC|mem_way1_tag[16][9] ; SRAM_Controller:SC|SRAM_ADDR[1] ; FreqDivider:FD|counter ; ExecuteReg:ER|ALU_result[10] ; 1.000        ; 2.488      ; 4.463      ;
+--------+-----------------------------------------+---------------------------------+------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                            ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 2.004 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 0.500        ; 1.698      ; 0.367      ;
; 2.504 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 1.000        ; 1.698      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ExecuteReg:ER|ALU_result[10]'                                                                                                                                            ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.987 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.426      ; 1.580      ;
; -1.967 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.441      ; 1.615      ;
; -1.950 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.413      ; 1.604      ;
; -1.849 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.441      ; 1.733      ;
; -1.827 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.442      ; 1.756      ;
; -1.788 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.413      ; 1.766      ;
; -1.780 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.442      ; 1.803      ;
; -1.743 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.438      ; 1.836      ;
; -1.723 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.442      ; 1.860      ;
; -1.716 ; SRAM_Controller:SC|ps[1]                ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.836      ; 1.120      ;
; -1.701 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 3.442      ; 1.882      ;
; -1.500 ; ExecuteReg:ER|MEM_W_EN                  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.952      ; 1.452      ;
; -1.487 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.426      ; 1.580      ;
; -1.467 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.441      ; 1.615      ;
; -1.450 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.413      ; 1.604      ;
; -1.401 ; ExecuteReg:ER|MEM_R_EN                  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.952      ; 1.551      ;
; -1.349 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.441      ; 1.733      ;
; -1.327 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.442      ; 1.756      ;
; -1.288 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.413      ; 1.766      ;
; -1.280 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.442      ; 1.803      ;
; -1.243 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.438      ; 1.836      ;
; -1.223 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.442      ; 1.860      ;
; -1.201 ; ExecuteReg:ER|ALU_result[10]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; -0.500       ; 3.442      ; 1.882      ;
; -1.185 ; ExecuteReg:ER|ALU_result[17]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.275      ; 1.090      ;
; -1.105 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.432      ; 1.327      ;
; -1.085 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.432      ; 1.347      ;
; -1.063 ; ExecuteReg:ER|ALU_result[17]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.275      ; 1.212      ;
; -1.028 ; ExecuteReg:ER|ALU_result[18]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.278      ; 1.250      ;
; -1.003 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.164      ; 1.161      ;
; -0.995 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[11] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.538      ; 1.543      ;
; -0.960 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.473      ;
; -0.919 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[10] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.510      ; 1.591      ;
; -0.913 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.520      ;
; -0.882 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.432      ; 1.550      ;
; -0.880 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.168      ; 1.288      ;
; -0.877 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[12] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.538      ; 1.661      ;
; -0.876 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.429      ; 1.553      ;
; -0.860 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.573      ;
; -0.858 ; ExecuteReg:ER|ALU_result[16]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.168      ; 1.310      ;
; -0.856 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.577      ;
; -0.855 ; ExecuteReg:ER|ALU_result[8]             ; SRAM_Controller:SC|SRAM_ADDR[7]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.409      ; 1.554      ;
; -0.855 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.539      ; 1.684      ;
; -0.851 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[13] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.582      ;
; -0.834 ; ExecuteReg:ER|ALU_result[13]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.599      ;
; -0.813 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.620      ;
; -0.808 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.539      ; 1.731      ;
; -0.788 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.645      ;
; -0.778 ; ExecuteReg:ER|ALU_result[7]             ; SRAM_Controller:SC|SRAM_ADDR[6]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.655      ;
; -0.776 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.429      ; 1.653      ;
; -0.771 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.535      ; 1.764      ;
; -0.756 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.677      ;
; -0.751 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.539      ; 1.788      ;
; -0.734 ; ExecuteReg:ER|ALU_result[12]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.699      ;
; -0.729 ; ExecuteReg:ER|ALU_result[11]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.539      ; 1.810      ;
; -0.701 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[14] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.732      ;
; -0.677 ; ExecuteReg:ER|ALU_result[9]             ; SRAM_Controller:SC|SRAM_ADDR[8]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.226      ; 1.549      ;
; -0.664 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.429      ; 1.765      ;
; -0.646 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[15] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.429      ; 1.783      ;
; -0.644 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.789      ;
; -0.626 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[16] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.807      ;
; -0.622 ; ExecuteReg:ER|ALU_result[14]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.811      ;
; -0.604 ; ExecuteReg:ER|ALU_result[15]            ; SRAM_Controller:SC|SRAM_ADDR[17] ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.433      ; 1.829      ;
; -0.485 ; ExecuteReg:ER|ALU_result[5]             ; SRAM_Controller:SC|SRAM_ADDR[4]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.499      ; 2.014      ;
; -0.439 ; ExecuteReg:ER|ALU_result[3]             ; SRAM_Controller:SC|SRAM_ADDR[2]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.487      ; 2.048      ;
; -0.421 ; ExecuteReg:ER|ALU_result[4]             ; SRAM_Controller:SC|SRAM_ADDR[3]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.288      ; 1.867      ;
; -0.338 ; cache_controller:CC|mem_way0_tag[62][1] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.838      ; 2.500      ;
; -0.236 ; cache_controller:CC|mem_way1_tag[3][8]  ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.709      ; 2.473      ;
; -0.210 ; cache_controller:CC|mem_way0_tag[55][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.689      ; 2.479      ;
; -0.142 ; cache_controller:CC|mem_way0_tag[56][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.668      ; 2.526      ;
; -0.132 ; cache_controller:CC|mem_way0_tag[56][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.668      ; 2.536      ;
; -0.121 ; cache_controller:CC|mem_way0_tag[29][3] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.707      ; 2.586      ;
; -0.112 ; cache_controller:CC|mem_way0_tag[62][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.721      ; 2.609      ;
; -0.103 ; cache_controller:CC|mem_way1_tag[62][9] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.517      ; 2.414      ;
; -0.083 ; ExecuteReg:ER|ALU_result[2]             ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 1.426      ; 1.343      ;
; -0.064 ; cache_controller:CC|mem_way0_tag[50][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.713      ; 2.649      ;
; -0.063 ; cache_controller:CC|mem_way0_tag[60][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.722      ; 2.659      ;
; -0.053 ; cache_controller:CC|mem_way1_tag[39][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.531      ; 2.478      ;
; -0.027 ; cache_controller:CC|mem_way0_tag[55][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.546      ; 2.519      ;
; 0.008  ; cache_controller:CC|mem_way0_tag[60][1] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.722      ; 2.730      ;
; 0.013  ; SRAM_Controller:SC|ps[0]                ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 1.457      ; 1.470      ;
; 0.020  ; cache_controller:CC|mem_way0_tag[16][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.552      ; 2.572      ;
; 0.027  ; cache_controller:CC|mem_way0_tag[60][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.722      ; 2.749      ;
; 0.032  ; cache_controller:CC|mem_way0_tag[47][0] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.593      ; 2.625      ;
; 0.035  ; cache_controller:CC|mem_way0_tag[26][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.565      ; 2.600      ;
; 0.038  ; cache_controller:CC|mem_way0_tag[62][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.721      ; 2.759      ;
; 0.054  ; cache_controller:CC|mem_way1_tag[31][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.508      ; 2.562      ;
; 0.062  ; cache_controller:CC|mem_way1_tag[16][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.486      ; 2.548      ;
; 0.062  ; cache_controller:CC|mem_way0_tag[50][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.848      ; 2.910      ;
; 0.064  ; cache_controller:CC|mem_way1_tag[49][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.426      ; 2.490      ;
; 0.065  ; ExecuteReg:ER|ALU_result[6]             ; SRAM_Controller:SC|SRAM_ADDR[5]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.502      ; 2.567      ;
; 0.068  ; cache_controller:CC|mem_way0_tag[50][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.848      ; 2.916      ;
; 0.077  ; cache_controller:CC|mem_way1_tag[62][6] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.438      ; 2.515      ;
; 0.078  ; cache_controller:CC|mem_way1_tag[43][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.564      ; 2.642      ;
; 0.083  ; cache_controller:CC|mem_way0_tag[54][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.650      ; 2.733      ;
; 0.089  ; cache_controller:CC|mem_way0_tag[62][4] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.538      ; 2.627      ;
; 0.095  ; cache_controller:CC|mem_way0_tag[51][7] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.520      ; 2.615      ;
; 0.106  ; cache_controller:CC|mem_way1_tag[15][8] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.368      ; 2.474      ;
; 0.110  ; cache_controller:CC|mem_way0_tag[54][1] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.650      ; 2.760      ;
; 0.110  ; cache_controller:CC|mem_way0_tag[53][2] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.529      ; 2.639      ;
; 0.111  ; cache_controller:CC|mem_way1_tag[39][5] ; SRAM_Controller:SC|SRAM_ADDR[1]  ; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 0.000        ; 2.531      ; 2.642      ;
+--------+-----------------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                              ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.624 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; 0.000        ; 1.698      ; 0.367      ;
; -1.124 ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; FreqDivider:FD|counter ; CLOCK_50    ; -0.500       ; 1.698      ; 0.367      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DecodeReg:DR|MEM_R_EN'                                                                                                                                                ;
+--------+------------------------------+-------------------------------------------------+------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                         ; Launch Clock                 ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------+------------------------------+-----------------------+--------------+------------+------------+
; -1.381 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.097      ; 0.857      ;
; -1.378 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.141      ; 0.904      ;
; -1.368 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.144      ; 0.917      ;
; -1.367 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.078      ; 0.852      ;
; -1.304 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.096      ; 0.933      ;
; -1.292 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.145      ; 0.994      ;
; -1.257 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.106      ; 0.990      ;
; -1.238 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.092      ; 0.995      ;
; -1.197 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[30] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.081      ; 1.025      ;
; -1.175 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.109      ; 1.075      ;
; -1.174 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.108      ; 1.075      ;
; -1.172 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.133      ; 1.102      ;
; -1.167 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.149      ; 1.123      ;
; -1.154 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.096      ; 1.083      ;
; -1.140 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.084      ; 1.085      ;
; -1.117 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.060      ; 1.084      ;
; -1.112 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.112      ; 1.141      ;
; -1.110 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.111      ; 1.142      ;
; -1.085 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.148      ; 1.204      ;
; -1.066 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.124      ; 1.199      ;
; -0.998 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.148      ; 1.291      ;
; -0.997 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.147      ; 1.291      ;
; -0.988 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.129      ; 1.282      ;
; -0.984 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 1.285      ;
; -0.984 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 1.285      ;
; -0.984 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 1.285      ;
; -0.978 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.089      ; 1.252      ;
; -0.959 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.113      ; 1.295      ;
; -0.951 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.061      ; 1.251      ;
; -0.950 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.095      ; 1.286      ;
; -0.903 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.114      ; 1.352      ;
; -0.881 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.097      ; 0.857      ;
; -0.878 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.141      ; 0.904      ;
; -0.868 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.144      ; 0.917      ;
; -0.867 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.078      ; 0.852      ;
; -0.816 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.059      ; 1.384      ;
; -0.804 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.096      ; 0.933      ;
; -0.792 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.145      ; 0.994      ;
; -0.757 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.106      ; 0.990      ;
; -0.738 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[7]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.092      ; 0.995      ;
; -0.697 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[30] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.081      ; 1.025      ;
; -0.675 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[6]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.109      ; 1.075      ;
; -0.674 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[4]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.108      ; 1.075      ;
; -0.672 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.133      ; 1.102      ;
; -0.667 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.149      ; 1.123      ;
; -0.654 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.096      ; 1.083      ;
; -0.640 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.084      ; 1.085      ;
; -0.617 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.060      ; 1.084      ;
; -0.612 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.112      ; 1.141      ;
; -0.610 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.111      ; 1.142      ;
; -0.585 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[3]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.148      ; 1.204      ;
; -0.566 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.124      ; 1.199      ;
; -0.498 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.148      ; 1.291      ;
; -0.497 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.147      ; 1.291      ;
; -0.488 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.129      ; 1.282      ;
; -0.484 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.128      ; 1.285      ;
; -0.484 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.128      ; 1.285      ;
; -0.484 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.128      ; 1.285      ;
; -0.478 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[2]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.089      ; 1.252      ;
; -0.459 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.113      ; 1.295      ;
; -0.451 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.061      ; 1.251      ;
; -0.450 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.095      ; 1.286      ;
; -0.403 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.114      ; 1.352      ;
; -0.316 ; DecodeReg:DR|MEM_R_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 2.059      ; 1.384      ;
; 0.535  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.768      ; 0.803      ;
; 0.540  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[24] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.145      ; 2.826      ;
; 0.542  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 2.811      ;
; 0.565  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.796      ; 0.861      ;
; 0.567  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.795      ; 0.862      ;
; 0.568  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 2.837      ;
; 0.648  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.111      ; 2.900      ;
; 0.655  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[28] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.114      ; 2.910      ;
; 0.691  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[27] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.133      ; 2.965      ;
; 0.692  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.106      ; 2.939      ;
; 0.693  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.128      ; 2.962      ;
; 0.694  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.112      ; 2.947      ;
; 0.695  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.129      ; 2.965      ;
; 0.724  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.148      ; 3.013      ;
; 0.733  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.796      ; 1.029      ;
; 0.737  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[21] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.812      ; 1.049      ;
; 0.737  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.795      ; 1.032      ;
; 0.738  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[22] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.812      ; 1.050      ;
; 0.759  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.141      ; 3.041      ;
; 0.761  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.780      ; 1.041      ;
; 0.765  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.144      ; 3.050      ;
; 0.769  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[5]  ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.149      ; 3.059      ;
; 0.787  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.096      ; 3.024      ;
; 0.794  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[8]  ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.095      ; 3.030      ;
; 0.815  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.781      ; 1.096      ;
; 0.821  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.780      ; 1.101      ;
; 0.825  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.147      ; 3.113      ;
; 0.850  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.096      ; 3.087      ;
; 0.883  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[25] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.825      ; 1.208      ;
; 0.889  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.828      ; 1.217      ;
; 0.895  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[29] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.113      ; 3.149      ;
; 0.896  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[26] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.744      ; 1.140      ;
; 0.910  ; DecodeReg:DR|MEM_W_EN        ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[31] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.790      ; 1.200      ;
; 0.912  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[23] ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.745      ; 1.157      ;
; 0.920  ; ExecuteReg:ER|ALU_result[10] ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN ; 0.000        ; 2.084      ; 3.145      ;
; 0.921  ; DecodeReg:DR|imm             ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[9]  ; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN ; -0.500       ; 0.828      ; 1.249      ;
+--------+------------------------------+-------------------------------------------------+------------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FreqDivider:FD|counter'                                                                                                                                        ;
+--------+------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                 ; Launch Clock                 ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+
; -1.197 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|ALU_Result[10]         ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.002      ; 1.098      ;
; -0.838 ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10]            ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.002      ; 1.457      ;
; -0.697 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|ALU_Result[10]         ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.002      ; 1.098      ;
; -0.534 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[33][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.107      ; 0.866      ;
; -0.529 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[34][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.957      ; 0.721      ;
; -0.464 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[38][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.083      ; 0.912      ;
; -0.442 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[45]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.512      ; 1.222      ;
; -0.442 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[29]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.512      ; 1.222      ;
; -0.439 ; ExecuteReg:ER|MEM_R_EN       ; MemAccessReg:MAR|Data_mem_res[11]       ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.532      ; 1.245      ;
; -0.403 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[37][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.154      ; 1.044      ;
; -0.353 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[13]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.512      ; 1.311      ;
; -0.348 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[1][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.014      ; 0.959      ;
; -0.341 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[30][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.152      ; 1.104      ;
; -0.338 ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10]            ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 2.002      ; 1.457      ;
; -0.327 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[18][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.946      ; 0.912      ;
; -0.323 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[2]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.340      ;
; -0.322 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[22]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.341      ;
; -0.320 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[6]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.343      ;
; -0.319 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[54]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.344      ;
; -0.319 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[18]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.344      ;
; -0.318 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[34]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.345      ;
; -0.318 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[50]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.345      ;
; -0.318 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[22]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.998      ; 1.973      ;
; -0.317 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[38]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.511      ; 1.346      ;
; -0.293 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[14][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.091      ; 1.091      ;
; -0.267 ; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ST_val[10]                ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.999      ; 2.025      ;
; -0.260 ; ExecuteReg:ER|ALU_result[13] ; MemAccessReg:MAR|ALU_Result[13]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.013      ; 0.905      ;
; -0.253 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[3]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.435      ;
; -0.251 ; ExecuteReg:ER|ALU_result[6]  ; MemAccessReg:MAR|Data_mem_res[4]        ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.117      ; 1.018      ;
; -0.250 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[15]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.438      ;
; -0.249 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[11]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.439      ;
; -0.246 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[43]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.442      ;
; -0.243 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[39]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.445      ;
; -0.233 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[35][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.956      ; 1.016      ;
; -0.232 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[61]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.512      ; 1.432      ;
; -0.227 ; ExecuteReg:ER|ALU_result[5]  ; MemAccessReg:MAR|ALU_Result[5]          ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.134      ; 1.059      ;
; -0.227 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[47][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.262      ; 1.328      ;
; -0.214 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[32][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.014      ; 1.093      ;
; -0.204 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[3][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.844      ; 0.933      ;
; -0.199 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[7]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.489      ;
; -0.199 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[31]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.021      ; 2.115      ;
; -0.196 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[35]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.492      ;
; -0.196 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[47]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.536      ; 1.492      ;
; -0.192 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[2][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.076      ; 1.177      ;
; -0.179 ; SRAM_Controller:SC|ps[2]     ; SRAM_Controller:SC|ps[0]                ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.379      ; 1.352      ;
; -0.176 ; ExecuteReg:ER|ALU_result[16] ; MemAccessReg:MAR|ALU_Result[16]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.743      ; 0.719      ;
; -0.174 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[12][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.039      ; 1.158      ;
; -0.173 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[11]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.006      ; 2.126      ;
; -0.170 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way0_tag[23][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.256      ; 1.379      ;
; -0.169 ; ExecuteReg:ER|ALU_result[13] ; ExecuteReg:ER|ST_val[13]                ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.013      ; 0.996      ;
; -0.168 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[29][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.178      ; 1.303      ;
; -0.136 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[10]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.983      ; 2.140      ;
; -0.134 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[45][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.286      ; 1.445      ;
; -0.132 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[14]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.557      ;
; -0.132 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[10]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.557      ;
; -0.131 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[42]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.558      ;
; -0.130 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[58]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.559      ;
; -0.124 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[30]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.565      ;
; -0.124 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[46]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.565      ;
; -0.124 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[62]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.565      ;
; -0.123 ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[26]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.537      ; 1.566      ;
; -0.119 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[5][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.196      ; 1.370      ;
; -0.088 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way0_tag[0][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.910      ; 1.115      ;
; -0.088 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[0][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.014      ; 1.219      ;
; -0.081 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[48][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.860      ; 1.072      ;
; -0.081 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[21][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.182      ; 1.394      ;
; -0.074 ; ExecuteReg:ER|ALU_result[5]  ; ExecuteReg:ER|ST_val[5]                 ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.134      ; 1.212      ;
; -0.072 ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[17]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.022      ; 2.243      ;
; -0.058 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[63][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.176      ; 1.411      ;
; -0.039 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[40][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.751      ; 1.005      ;
; -0.035 ; ExecuteReg:ER|ALU_result[17] ; MemAccessReg:MAR|ALU_Result[17]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 0.855      ; 0.972      ;
; -0.035 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[39][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.949      ; 1.207      ;
; -0.034 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[33][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.107      ; 0.866      ;
; -0.029 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[34][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 0.957      ; 0.721      ;
; -0.018 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[51][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.844      ; 1.119      ;
; -0.007 ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[46][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.203      ; 1.489      ;
; -0.001 ; ExecuteReg:ER|ALU_result[14] ; ExecuteReg:ER|ST_val[14]                ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.005      ; 1.156      ;
; 0.011  ; ExecuteReg:ER|ALU_result[10] ; MemAccessReg:MAR|Data_mem_res[13]       ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 2.022      ; 2.326      ;
; 0.031  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[60][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.059      ; 1.383      ;
; 0.032  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[61][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.200      ; 1.525      ;
; 0.033  ; ExecuteReg:ER|ALU_result[11] ; MemAccessReg:MAR|ALU_Result[11]         ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.103      ; 1.288      ;
; 0.034  ; ExecuteReg:ER|MEM_R_EN       ; MemAccessReg:MAR|Data_mem_res[26]       ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.522      ; 1.708      ;
; 0.036  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[38][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; -0.500       ; 1.083      ; 0.912      ;
; 0.040  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way0_tag[7][1]  ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.138      ; 1.471      ;
; 0.043  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|S                          ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.981      ; 2.317      ;
; 0.046  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[17][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 1.069      ; 1.408      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|PC[2]                       ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|PC[3]                       ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|Instruction[7]              ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|PC[20]                      ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|PC[24]                      ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|PC[30]                      ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|Instruction[4]              ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|Instruction[18]             ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.047  ; DecodeReg:DR|MEM_R_EN        ; FetchReg:FR|Instruction[14]             ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.975      ; 2.315      ;
; 0.048  ; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN                   ; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter ; 0.000        ; 1.981      ; 2.322      ;
; 0.048  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way0_tag[62][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.588      ; 0.929      ;
; 0.061  ; ExecuteReg:ER|ALU_result[10] ; cache_controller:CC|mem_way1_tag[55][1] ; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter ; 0.000        ; 0.933      ; 1.287      ;
; 0.063  ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[57]             ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.526      ; 1.741      ;
; 0.066  ; ExecuteReg:ER|MEM_R_EN       ; cache_controller:CC|LRU[9]              ; FreqDivider:FD|counter       ; FreqDivider:FD|counter ; 0.000        ; 1.526      ; 1.744      ;
+--------+------------------------------+-----------------------------------------+------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FreqDivider:FD|counter ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FreqDivider:FD|counter ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; FD|counter|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; FD|counter|clk         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FreqDivider:FD|counter'                                                                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|B                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|B                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Dest[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|EXE_CMD[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_R_EN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_R_EN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_W_EN          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|MEM_W_EN          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[20]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[20]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[21]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[21]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[22]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[22]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[23]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[23]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[24]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[24]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[25]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[25]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[26]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[26]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[27]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[27]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[28]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[28]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[29]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[29]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[30]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[30]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[31]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[31]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|PC[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|S                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|S                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Shift_operand[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FreqDivider:FD|counter ; Rise       ; DecodeReg:DR|Signed_imm_24[3]  ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ExecuteReg:ER|ALU_result[10]'                                                                          ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit|combout                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit|combout                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|inclk[0]       ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|inclk[0]       ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|outclk         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1clkctrl|outclk         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1|combout               ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|Mux21~1|combout               ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SC|Mux21~1|datad                 ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SC|Mux21~1|datad                 ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[0]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[0]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[10]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[10]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[11]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[11]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[12]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[12]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[13]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[13]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[14]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[14]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[15]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[15]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[16]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[16]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[17]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[17]|datad           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[1]|datac            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[1]|datac            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[2]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[2]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[3]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[3]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[4]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[4]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[5]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[5]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[6]|datac            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[6]|datac            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[7]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[7]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[8]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[8]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[9]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Fall       ; SC|SRAM_ADDR[9]|datad            ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[0]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[0]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[10] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[10] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[11] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[11] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[12] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[12] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[13] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[13] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[14] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[14] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[15] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[15] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[16] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[16] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[17] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[17] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[1]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[1]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[2]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[2]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[3]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[3]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[4]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[4]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[5]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[5]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[6]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[6]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[7]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[7]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[8]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[8]  ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[9]  ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; SRAM_Controller:SC|SRAM_ADDR[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~0|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way0~4|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~4|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ExecuteReg:ER|ALU_result[10] ; Rise       ; CC|hit_way1~4|combout            ;
+-------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DecodeReg:DR|MEM_R_EN'                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; DR|MEM_R_EN|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; DR|MEM_R_EN|regout                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[10]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[10]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[11]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[12]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[12]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[13]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[13]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[14]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[14]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[15]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[15]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[16]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[16]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[17]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[17]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[18]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[18]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[19]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[19]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[20]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[20]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[21]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[21]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[22]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[22]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[23]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[23]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[24]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[24]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[25]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[25]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[26]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[26]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[27]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[27]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[28]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[28]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[29]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[29]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[2]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[2]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[30]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[30]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[31]~58|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[3]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[3]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[4]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[4]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[5]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[5]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[6]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[6]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[7]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[7]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[8]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[8]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[9]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Rise       ; ES|VAL2GENERATOR|Val2[9]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DecodeReg:DR|MEM_R_EN ; Fall       ; ExecuteStage:ES|Val2_Gen:VAL2GENERATOR|Val2[20] ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; 3.520 ; 3.520 ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; 3.520 ; 3.520 ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; 6.974 ; 6.974 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; 6.974 ; 6.974 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 2.694 ; 2.694 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 2.210 ; 2.210 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 1.983 ; 1.983 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 2.358 ; 2.358 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 2.235 ; 2.235 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 2.006 ; 2.006 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 2.285 ; 2.285 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 2.078 ; 2.078 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 1.802 ; 1.802 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 2.455 ; 2.455 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 2.694 ; 2.694 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 1.860 ; 1.860 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 1.857 ; 1.857 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 1.742 ; 1.742 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 1.981 ; 1.981 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 1.982 ; 1.982 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 1.951 ; 1.951 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 7.614 ; 7.614 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 7.614 ; 7.614 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 7.726 ; 7.726 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 7.726 ; 7.726 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; -3.400 ; -3.400 ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; -3.400 ; -3.400 ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; -3.510 ; -3.510 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; -3.510 ; -3.510 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; -1.473 ; -1.473 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; -1.818 ; -1.818 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; -1.849 ; -1.849 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; -1.767 ; -1.767 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; -2.033 ; -2.033 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; -1.558 ; -1.558 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; -1.718 ; -1.718 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; -1.798 ; -1.798 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; -1.576 ; -1.576 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; -1.930 ; -1.930 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; -1.700 ; -1.700 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; -1.604 ; -1.604 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; -1.630 ; -1.630 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; -1.523 ; -1.523 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; -1.547 ; -1.547 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; -1.549 ; -1.549 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; -1.473 ; -1.473 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -2.185 ; -2.185 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -2.185 ; -2.185 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -4.304 ; -4.304 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -4.304 ; -4.304 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 7.094 ; 7.094 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 5.892 ; 5.892 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 7.094 ; 7.094 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 5.247 ; 5.247 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 5.545 ; 5.545 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 5.242 ; 5.242 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 5.249 ; 5.249 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 5.622 ; 5.622 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 6.258 ; 6.258 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 6.902 ; 6.902 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 6.106 ; 6.106 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 6.255 ; 6.255 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 5.875 ; 5.875 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 6.286 ; 6.286 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 6.091 ; 6.091 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 6.307 ; 6.307 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 6.276 ; 6.276 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 6.407 ; 6.407 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 6.198 ; 6.198 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.708 ; 4.708 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.708 ; 4.708 ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 6.329 ; 6.329 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 4.788 ; 4.788 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 4.849 ; 4.849 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 4.908 ; 4.908 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 5.152 ; 5.152 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 5.300 ; 5.300 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 5.311 ; 5.311 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 5.802 ; 5.802 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 5.851 ; 5.851 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 5.726 ; 5.726 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 5.823 ; 5.823 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 5.887 ; 5.887 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 5.747 ; 5.747 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 6.187 ; 6.187 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 6.229 ; 6.229 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 6.329 ; 6.329 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 6.189 ; 6.189 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 8.333 ; 8.333 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 7.867 ; 7.867 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 8.001 ; 8.001 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 7.942 ; 7.942 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 7.641 ; 7.641 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 6.387 ; 6.387 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 6.266 ; 6.266 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 6.524 ; 6.524 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 7.813 ; 7.813 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 7.532 ; 7.532 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 7.654 ; 7.654 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 7.638 ; 7.638 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 7.640 ; 7.640 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 7.556 ; 7.556 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 7.614 ; 7.614 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 7.789 ; 7.789 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 8.333 ; 8.333 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 8.839 ; 8.839 ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 5.126 ; 5.126 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 5.776 ; 5.776 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 6.978 ; 6.978 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 5.131 ; 5.131 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 5.429 ; 5.429 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 5.126 ; 5.126 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 5.133 ; 5.133 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 5.506 ; 5.506 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 6.142 ; 6.142 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 6.786 ; 6.786 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 5.990 ; 5.990 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 6.139 ; 6.139 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 5.759 ; 5.759 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 6.170 ; 6.170 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 5.975 ; 5.975 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 6.191 ; 6.191 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 6.160 ; 6.160 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 6.291 ; 6.291 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 6.082 ; 6.082 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.592 ; 4.592 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.592 ; 4.592 ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 4.633 ; 4.633 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 4.788 ; 4.788 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 4.704 ; 4.704 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 4.846 ; 4.846 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 4.907 ; 4.907 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 4.633 ; 4.633 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 4.715 ; 4.715 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 5.085 ; 5.085 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 5.032 ; 5.032 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 4.868 ; 4.868 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 4.938 ; 4.938 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 4.959 ; 4.959 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 4.783 ; 4.783 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 5.181 ; 5.181 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 5.200 ; 5.200 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 5.355 ; 5.355 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 5.129 ; 5.129 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 4.532 ; 4.532 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 5.285 ; 5.285 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 5.270 ; 5.270 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 5.382 ; 5.382 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 4.701 ; 4.701 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 4.859 ; 4.859 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 4.532 ; 4.532 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 5.172 ; 5.172 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 5.420 ; 5.420 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 5.033 ; 5.033 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 4.852 ; 4.852 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 4.697 ; 4.697 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 5.328 ; 5.328 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 5.147 ; 5.147 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 5.310 ; 5.310 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 4.669 ; 4.669 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 5.007 ; 5.007 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 4.478 ; 4.478 ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 3.100 ;    ;    ; 3.100 ;
; SW[1]      ; LEDG[1]     ; 2.966 ;    ;    ; 2.966 ;
; SW[2]      ; LEDG[2]     ; 2.813 ;    ;    ; 2.813 ;
; SW[3]      ; LEDG[3]     ; 2.855 ;    ;    ; 2.855 ;
; SW[4]      ; LEDG[4]     ; 2.874 ;    ;    ; 2.874 ;
; SW[5]      ; LEDG[5]     ; 3.012 ;    ;    ; 3.012 ;
; SW[6]      ; LEDG[6]     ; 3.121 ;    ;    ; 3.121 ;
; SW[7]      ; LEDG[7]     ; 3.615 ;    ;    ; 3.615 ;
; SW[8]      ; LEDG[8]     ; 3.236 ;    ;    ; 3.236 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 3.100 ;    ;    ; 3.100 ;
; SW[1]      ; LEDG[1]     ; 2.966 ;    ;    ; 2.966 ;
; SW[2]      ; LEDG[2]     ; 2.813 ;    ;    ; 2.813 ;
; SW[3]      ; LEDG[3]     ; 2.855 ;    ;    ; 2.855 ;
; SW[4]      ; LEDG[4]     ; 2.874 ;    ;    ; 2.874 ;
; SW[5]      ; LEDG[5]     ; 3.012 ;    ;    ; 3.012 ;
; SW[6]      ; LEDG[6]     ; 3.121 ;    ;    ; 3.121 ;
; SW[7]      ; LEDG[7]     ; 3.615 ;    ;    ; 3.615 ;
; SW[8]      ; LEDG[8]     ; 3.236 ;    ;    ; 3.236 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 5.701 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 5.707 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 5.721 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 5.721 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 5.701 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 5.820 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 5.931 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 5.931 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 5.960 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 5.976 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 5.976 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 5.974 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 5.974 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 6.081 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 6.081 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 6.079 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 6.079 ;      ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 4.349 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 4.355 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 4.369 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 4.369 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 4.349 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 4.468 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 4.579 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 4.579 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 4.608 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 4.624 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 4.624 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 4.622 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 4.622 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 4.729 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 4.729 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 4.727 ;      ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 4.727 ;      ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 5.701     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 5.707     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 5.721     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 5.721     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 5.701     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 5.820     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 5.931     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 5.931     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 5.960     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 5.976     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 5.976     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 5.974     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 5.974     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 6.081     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 6.081     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 6.079     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 6.079     ;           ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 4.349     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 4.355     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 4.369     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 4.369     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 4.349     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 4.468     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 4.579     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 4.579     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 4.608     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 4.624     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 4.624     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 4.622     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 4.622     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 4.729     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 4.729     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 4.727     ;           ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 4.727     ;           ; Rise       ; FreqDivider:FD|counter ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------+-------------+----------+----------+---------+---------------------+
; Clock                         ; Setup       ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+-------------+----------+----------+---------+---------------------+
; Worst-case Slack              ; -18.532     ; -3.665   ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                     ; 2.004       ; -2.961   ; N/A      ; N/A     ; -1.380              ;
;  DecodeReg:DR|MEM_R_EN        ; -10.617     ; -2.360   ; N/A      ; N/A     ; 0.500               ;
;  ExecuteReg:ER|ALU_result[10] ; -5.793      ; -3.665   ; N/A      ; N/A     ; 0.281               ;
;  FreqDivider:FD|counter       ; -18.532     ; -1.747   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS               ; -124774.392 ; -111.941 ; 0.0      ; 0.0     ; -10574.38           ;
;  CLOCK_50                     ; 0.000       ; -2.961   ; N/A      ; N/A     ; -2.380              ;
;  DecodeReg:DR|MEM_R_EN        ; -325.096    ; -57.331  ; N/A      ; N/A     ; 0.000               ;
;  ExecuteReg:ER|ALU_result[10] ; -5.892      ; -41.083  ; N/A      ; N/A     ; 0.000               ;
;  FreqDivider:FD|counter       ; -124443.404 ; -17.284  ; N/A      ; N/A     ; -10572.000          ;
+-------------------------------+-------------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; 6.232  ; 6.232  ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; 6.232  ; 6.232  ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; 14.477 ; 14.477 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; 14.477 ; 14.477 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; 5.105  ; 5.105  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; 3.851  ; 3.851  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; 3.458  ; 3.458  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; 4.304  ; 4.304  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; 4.013  ; 4.013  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; 3.640  ; 3.640  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; 4.178  ; 4.178  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; 3.781  ; 3.781  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; 3.186  ; 3.186  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; 4.493  ; 4.493  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; 5.105  ; 5.105  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; 3.244  ; 3.244  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; 3.244  ; 3.244  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; 2.980  ; 2.980  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; 3.526  ; 3.526  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; 3.520  ; 3.520  ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; 3.482  ; 3.482  ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 15.281 ; 15.281 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 15.281 ; 15.281 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; 16.116 ; 16.116 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; 16.116 ; 16.116 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; SW[*]        ; CLOCK_50               ; -3.400 ; -3.400 ; Rise       ; CLOCK_50               ;
;  SW[17]      ; CLOCK_50               ; -3.400 ; -3.400 ; Rise       ; CLOCK_50               ;
; SW[*]        ; DecodeReg:DR|MEM_R_EN  ; -3.510 ; -3.510 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
;  SW[16]      ; DecodeReg:DR|MEM_R_EN  ; -3.510 ; -3.510 ; Fall       ; DecodeReg:DR|MEM_R_EN  ;
; SRAM_DQ[*]   ; FreqDivider:FD|counter ; -1.473 ; -1.473 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[0]  ; FreqDivider:FD|counter ; -1.818 ; -1.818 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[1]  ; FreqDivider:FD|counter ; -1.849 ; -1.849 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[2]  ; FreqDivider:FD|counter ; -1.767 ; -1.767 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[3]  ; FreqDivider:FD|counter ; -2.033 ; -2.033 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[4]  ; FreqDivider:FD|counter ; -1.558 ; -1.558 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[5]  ; FreqDivider:FD|counter ; -1.718 ; -1.718 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[6]  ; FreqDivider:FD|counter ; -1.798 ; -1.798 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[7]  ; FreqDivider:FD|counter ; -1.576 ; -1.576 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[8]  ; FreqDivider:FD|counter ; -1.930 ; -1.930 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[9]  ; FreqDivider:FD|counter ; -1.700 ; -1.700 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[10] ; FreqDivider:FD|counter ; -1.604 ; -1.604 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[11] ; FreqDivider:FD|counter ; -1.630 ; -1.630 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[12] ; FreqDivider:FD|counter ; -1.523 ; -1.523 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[13] ; FreqDivider:FD|counter ; -1.547 ; -1.547 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[14] ; FreqDivider:FD|counter ; -1.549 ; -1.549 ; Rise       ; FreqDivider:FD|counter ;
;  SRAM_DQ[15] ; FreqDivider:FD|counter ; -1.473 ; -1.473 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -2.185 ; -2.185 ; Rise       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -2.185 ; -2.185 ; Rise       ; FreqDivider:FD|counter ;
; SW[*]        ; FreqDivider:FD|counter ; -4.304 ; -4.304 ; Fall       ; FreqDivider:FD|counter ;
;  SW[16]      ; FreqDivider:FD|counter ; -4.304 ; -4.304 ; Fall       ; FreqDivider:FD|counter ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 14.223 ; 14.223 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 11.606 ; 11.606 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 14.223 ; 14.223 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 10.313 ; 10.313 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 10.980 ; 10.980 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 10.305 ; 10.305 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 10.321 ; 10.321 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 11.159 ; 11.159 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 12.451 ; 12.451 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 13.831 ; 13.831 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 12.064 ; 12.064 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 12.408 ; 12.408 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 11.497 ; 11.497 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 12.466 ; 12.466 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 11.938 ; 11.938 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 12.548 ; 12.548 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 12.506 ; 12.506 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 12.716 ; 12.716 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 12.298 ; 12.298 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.665  ; 9.665  ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 9.665  ; 9.665  ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 12.244 ; 12.244 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 9.002  ; 9.002  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 9.201  ; 9.201  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 9.299  ; 9.299  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 9.724  ; 9.724  ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 10.135 ; 10.135 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 10.158 ; 10.158 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 11.172 ; 11.172 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 11.328 ; 11.328 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 10.958 ; 10.958 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 11.239 ; 11.239 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 11.346 ; 11.346 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 10.960 ; 10.960 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 11.903 ; 11.903 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 11.990 ; 11.990 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 12.244 ; 12.244 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 11.953 ; 11.953 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 16.924 ; 16.924 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 15.817 ; 15.817 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 16.126 ; 16.126 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 15.904 ; 15.904 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 15.284 ; 15.284 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 12.454 ; 12.454 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 12.182 ; 12.182 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 13.048 ; 13.048 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 15.657 ; 15.657 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 15.079 ; 15.079 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 15.351 ; 15.351 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 15.319 ; 15.319 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 15.316 ; 15.316 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 15.246 ; 15.246 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 15.420 ; 15.420 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 15.742 ; 15.742 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 16.924 ; 16.924 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 18.454 ; 18.454 ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; SRAM_ADDR[*]   ; ExecuteReg:ER|ALU_result[10] ; 5.126 ; 5.126 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[0]  ; ExecuteReg:ER|ALU_result[10] ; 5.776 ; 5.776 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[1]  ; ExecuteReg:ER|ALU_result[10] ; 6.978 ; 6.978 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[2]  ; ExecuteReg:ER|ALU_result[10] ; 5.131 ; 5.131 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[3]  ; ExecuteReg:ER|ALU_result[10] ; 5.429 ; 5.429 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[4]  ; ExecuteReg:ER|ALU_result[10] ; 5.126 ; 5.126 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[5]  ; ExecuteReg:ER|ALU_result[10] ; 5.133 ; 5.133 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[6]  ; ExecuteReg:ER|ALU_result[10] ; 5.506 ; 5.506 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[7]  ; ExecuteReg:ER|ALU_result[10] ; 6.142 ; 6.142 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[8]  ; ExecuteReg:ER|ALU_result[10] ; 6.786 ; 6.786 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[9]  ; ExecuteReg:ER|ALU_result[10] ; 5.990 ; 5.990 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[10] ; ExecuteReg:ER|ALU_result[10] ; 6.139 ; 6.139 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[11] ; ExecuteReg:ER|ALU_result[10] ; 5.759 ; 5.759 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[12] ; ExecuteReg:ER|ALU_result[10] ; 6.170 ; 6.170 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[13] ; ExecuteReg:ER|ALU_result[10] ; 5.975 ; 5.975 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[14] ; ExecuteReg:ER|ALU_result[10] ; 6.191 ; 6.191 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[15] ; ExecuteReg:ER|ALU_result[10] ; 6.160 ; 6.160 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[16] ; ExecuteReg:ER|ALU_result[10] ; 6.291 ; 6.291 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
;  SRAM_ADDR[17] ; ExecuteReg:ER|ALU_result[10] ; 6.082 ; 6.082 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.592 ; 4.592 ; Rise       ; ExecuteReg:ER|ALU_result[10] ;
; SRAM_WE_N      ; ExecuteReg:ER|ALU_result[10] ; 4.592 ; 4.592 ; Fall       ; ExecuteReg:ER|ALU_result[10] ;
; LEDR[*]        ; FreqDivider:FD|counter       ; 4.633 ; 4.633 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[2]       ; FreqDivider:FD|counter       ; 4.788 ; 4.788 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[3]       ; FreqDivider:FD|counter       ; 4.704 ; 4.704 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[4]       ; FreqDivider:FD|counter       ; 4.846 ; 4.846 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[5]       ; FreqDivider:FD|counter       ; 4.907 ; 4.907 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[6]       ; FreqDivider:FD|counter       ; 4.633 ; 4.633 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[7]       ; FreqDivider:FD|counter       ; 4.715 ; 4.715 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[8]       ; FreqDivider:FD|counter       ; 5.085 ; 5.085 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[9]       ; FreqDivider:FD|counter       ; 5.032 ; 5.032 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[10]      ; FreqDivider:FD|counter       ; 4.868 ; 4.868 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[11]      ; FreqDivider:FD|counter       ; 4.938 ; 4.938 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[12]      ; FreqDivider:FD|counter       ; 4.959 ; 4.959 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[13]      ; FreqDivider:FD|counter       ; 4.783 ; 4.783 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[14]      ; FreqDivider:FD|counter       ; 5.181 ; 5.181 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[15]      ; FreqDivider:FD|counter       ; 5.200 ; 5.200 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[16]      ; FreqDivider:FD|counter       ; 5.355 ; 5.355 ; Rise       ; FreqDivider:FD|counter       ;
;  LEDR[17]      ; FreqDivider:FD|counter       ; 5.129 ; 5.129 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_DQ[*]     ; FreqDivider:FD|counter       ; 4.532 ; 4.532 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[0]    ; FreqDivider:FD|counter       ; 5.285 ; 5.285 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[1]    ; FreqDivider:FD|counter       ; 5.270 ; 5.270 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[2]    ; FreqDivider:FD|counter       ; 5.382 ; 5.382 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[3]    ; FreqDivider:FD|counter       ; 4.701 ; 4.701 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[4]    ; FreqDivider:FD|counter       ; 4.859 ; 4.859 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[5]    ; FreqDivider:FD|counter       ; 4.532 ; 4.532 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[6]    ; FreqDivider:FD|counter       ; 5.172 ; 5.172 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[7]    ; FreqDivider:FD|counter       ; 5.420 ; 5.420 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[8]    ; FreqDivider:FD|counter       ; 5.033 ; 5.033 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[9]    ; FreqDivider:FD|counter       ; 4.852 ; 4.852 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[10]   ; FreqDivider:FD|counter       ; 4.697 ; 4.697 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[11]   ; FreqDivider:FD|counter       ; 5.328 ; 5.328 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[12]   ; FreqDivider:FD|counter       ; 5.147 ; 5.147 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[13]   ; FreqDivider:FD|counter       ; 5.310 ; 5.310 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[14]   ; FreqDivider:FD|counter       ; 4.669 ; 4.669 ; Rise       ; FreqDivider:FD|counter       ;
;  SRAM_DQ[15]   ; FreqDivider:FD|counter       ; 5.007 ; 5.007 ; Rise       ; FreqDivider:FD|counter       ;
; SRAM_WE_N      ; FreqDivider:FD|counter       ; 4.478 ; 4.478 ; Rise       ; FreqDivider:FD|counter       ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 5.834 ;    ;    ; 5.834 ;
; SW[1]      ; LEDG[1]     ; 5.459 ;    ;    ; 5.459 ;
; SW[2]      ; LEDG[2]     ; 5.169 ;    ;    ; 5.169 ;
; SW[3]      ; LEDG[3]     ; 5.244 ;    ;    ; 5.244 ;
; SW[4]      ; LEDG[4]     ; 5.321 ;    ;    ; 5.321 ;
; SW[5]      ; LEDG[5]     ; 5.699 ;    ;    ; 5.699 ;
; SW[6]      ; LEDG[6]     ; 5.986 ;    ;    ; 5.986 ;
; SW[7]      ; LEDG[7]     ; 6.600 ;    ;    ; 6.600 ;
; SW[8]      ; LEDG[8]     ; 5.906 ;    ;    ; 5.906 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDG[0]     ; 3.100 ;    ;    ; 3.100 ;
; SW[1]      ; LEDG[1]     ; 2.966 ;    ;    ; 2.966 ;
; SW[2]      ; LEDG[2]     ; 2.813 ;    ;    ; 2.813 ;
; SW[3]      ; LEDG[3]     ; 2.855 ;    ;    ; 2.855 ;
; SW[4]      ; LEDG[4]     ; 2.874 ;    ;    ; 2.874 ;
; SW[5]      ; LEDG[5]     ; 3.012 ;    ;    ; 3.012 ;
; SW[6]      ; LEDG[6]     ; 3.121 ;    ;    ; 3.121 ;
; SW[7]      ; LEDG[7]     ; 3.615 ;    ;    ; 3.615 ;
; SW[8]      ; LEDG[8]     ; 3.236 ;    ;    ; 3.236 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; FreqDivider:FD|counter       ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 50       ; 50       ;
; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 50       ; 50       ;
; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 104482   ; 0        ;
; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 11       ; 11       ; 0        ; 0        ;
; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 2862     ; 0        ; 0        ; 0        ;
; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter       ; 728      ; 13880    ; 0        ; 16585    ;
; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter       ; 22877    ; 22877    ; 693      ; 693      ;
; FreqDivider:FD|counter       ; FreqDivider:FD|counter       ; 33455334 ; 9068     ; 980216   ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; FreqDivider:FD|counter       ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; DecodeReg:DR|MEM_R_EN        ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 50       ; 50       ;
; ExecuteReg:ER|ALU_result[10] ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 50       ; 50       ;
; FreqDivider:FD|counter       ; DecodeReg:DR|MEM_R_EN        ; 0        ; 0        ; 104482   ; 0        ;
; ExecuteReg:ER|ALU_result[10] ; ExecuteReg:ER|ALU_result[10] ; 11       ; 11       ; 0        ; 0        ;
; FreqDivider:FD|counter       ; ExecuteReg:ER|ALU_result[10] ; 2862     ; 0        ; 0        ; 0        ;
; DecodeReg:DR|MEM_R_EN        ; FreqDivider:FD|counter       ; 728      ; 13880    ; 0        ; 16585    ;
; ExecuteReg:ER|ALU_result[10] ; FreqDivider:FD|counter       ; 22877    ; 22877    ; 693      ; 693      ;
; FreqDivider:FD|counter       ; FreqDivider:FD|counter       ; 33455334 ; 9068     ; 980216   ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 27    ; 27    ;
; Unconstrained Input Port Paths  ; 10880 ; 10880 ;
; Unconstrained Output Ports      ; 60    ; 60    ;
; Unconstrained Output Port Paths ; 1688  ; 1688  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 02 10:00:35 2023
Info: Command: quartus_sta LAB7 -c LAB7
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 50 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LAB7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FreqDivider:FD|counter FreqDivider:FD|counter
    Info (332105): create_clock -period 1.000 -name DecodeReg:DR|MEM_R_EN DecodeReg:DR|MEM_R_EN
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ExecuteReg:ER|ALU_result[10] ExecuteReg:ER|ALU_result[10]
Warning (332125): Found combinational loop of 37 nodes
    Warning (332126): Node "HDU|hazard_detect~15|combout"
    Warning (332126): Node "DS|MEM_W_EN~0|dataa"
    Warning (332126): Node "DS|MEM_W_EN~0|combout"
    Warning (332126): Node "HDU|hazard_detect~5|datac"
    Warning (332126): Node "HDU|hazard_detect~5|combout"
    Warning (332126): Node "HDU|hazard_detect~8|datac"
    Warning (332126): Node "HDU|hazard_detect~8|combout"
    Warning (332126): Node "HDU|hazard_detect~15|datac"
    Warning (332126): Node "HDU|hazard_detect~11|datab"
    Warning (332126): Node "HDU|hazard_detect~11|combout"
    Warning (332126): Node "HDU|hazard_detect~14|datab"
    Warning (332126): Node "HDU|hazard_detect~14|combout"
    Warning (332126): Node "HDU|hazard_detect~15|datad"
    Warning (332126): Node "DS|in2_Addr[2]~3|datac"
    Warning (332126): Node "DS|in2_Addr[2]~3|combout"
    Warning (332126): Node "HDU|hazard_detect~4|datad"
    Warning (332126): Node "HDU|hazard_detect~4|combout"
    Warning (332126): Node "HDU|hazard_detect~5|datab"
    Warning (332126): Node "HDU|hazard_detect~10|dataa"
    Warning (332126): Node "HDU|hazard_detect~10|combout"
    Warning (332126): Node "HDU|hazard_detect~11|datac"
    Warning (332126): Node "DS|in2_Addr[0]~1|datab"
    Warning (332126): Node "DS|in2_Addr[0]~1|combout"
    Warning (332126): Node "HDU|hazard_detect~3|dataa"
    Warning (332126): Node "HDU|hazard_detect~3|combout"
    Warning (332126): Node "HDU|hazard_detect~5|dataa"
    Warning (332126): Node "HDU|hazard_detect~9|datac"
    Warning (332126): Node "HDU|hazard_detect~9|combout"
    Warning (332126): Node "HDU|hazard_detect~11|dataa"
    Warning (332126): Node "DS|in2_Addr[1]~0|datac"
    Warning (332126): Node "DS|in2_Addr[1]~0|combout"
    Warning (332126): Node "HDU|hazard_detect~3|datac"
    Warning (332126): Node "HDU|hazard_detect~9|datab"
    Warning (332126): Node "DS|in2_Addr[3]~2|datab"
    Warning (332126): Node "DS|in2_Addr[3]~2|combout"
    Warning (332126): Node "HDU|hazard_detect~4|dataa"
    Warning (332126): Node "HDU|hazard_detect~10|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: CC|hit_way0~0  from: datad  to: combout
    Info (332098): Cell: CC|hit_way1~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.532   -124443.404 FreqDivider:FD|counter 
    Info (332119):   -10.617      -325.096 DecodeReg:DR|MEM_R_EN 
    Info (332119):    -5.793        -5.892 ExecuteReg:ER|ALU_result[10] 
    Info (332119):     3.231         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -3.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.665       -41.083 ExecuteReg:ER|ALU_result[10] 
    Info (332119):    -2.961        -2.961 CLOCK_50 
    Info (332119):    -2.360       -57.331 DecodeReg:DR|MEM_R_EN 
    Info (332119):    -1.747       -10.566 FreqDivider:FD|counter 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500    -10572.000 FreqDivider:FD|counter 
    Info (332119):     0.281         0.000 ExecuteReg:ER|ALU_result[10] 
    Info (332119):     0.500         0.000 DecodeReg:DR|MEM_R_EN 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: CC|hit_way0~0  from: datad  to: combout
    Info (332098): Cell: CC|hit_way1~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.053    -49744.707 FreqDivider:FD|counter 
    Info (332119):    -4.432      -136.710 DecodeReg:DR|MEM_R_EN 
    Info (332119):    -1.802        -1.802 ExecuteReg:ER|ALU_result[10] 
    Info (332119):     2.004         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.987       -21.970 ExecuteReg:ER|ALU_result[10] 
    Info (332119):    -1.624        -1.624 CLOCK_50 
    Info (332119):    -1.381       -35.746 DecodeReg:DR|MEM_R_EN 
    Info (332119):    -1.197       -17.284 FreqDivider:FD|counter 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500    -10572.000 FreqDivider:FD|counter 
    Info (332119):     0.384         0.000 ExecuteReg:ER|ALU_result[10] 
    Info (332119):     0.500         0.000 DecodeReg:DR|MEM_R_EN 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Fri Jun 02 10:00:39 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


