1 cordic.m 为用MATLAB实现的cordic算法模拟

2 rtl
 .a CORDIC_PIPELINE.qar为用Verilog对VHDL源码的重写。
 .b CORDIC_CYCLE.qar将pipeline改写为循环周期逻辑。

3 rtl-dspba
 .a cordic_cycle_modulized.slx是参照CORDIC_CYCLE源码用dspbuilder实现的电路级设计。 
 .b calc_rom.m将数据写入ROM文件中。
 .c CORDIC_ROM_MODULIZED.qar中的cordic算法模块由cordic_cycle_modulized.slx自动生成，顶层模块读入ROM数据进行计算。


quartus如何观察资源利用率：
>Settings > disable SignalTaps
>模块输出信号连接引脚 尽量使 Analyze&Synthesis > Connectivity Checks中没有被综合掉的信号
 >CORDIC_ROM_MODULIZED中把输出信号做异或，因为有"1"做"或"运算后面管脚会自动综合掉

cordic_cycle_modulized.slx文件生成模块前需要检查一下reset和clock，复制文件会清除设置。
