// vi:syntax=verilog
//
// Golden reference 
//
// Configuration 0
// Tag expected values {way3,way2,way1,way0}
// Entries 32
// Width   64b, 16x4 but converted to 14x4 in the test bench
//
// ---------------------------------------------------------------------------
@0000 0003_0004_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000
      0003_0002_0001_0000


//@0000 0003_0002_0001_0000 
//      0007_0006_0005_0004 
//      000b_000a_0009_0008 
//      000f_000e_000d_000c 
//      0013_0012_0011_0010 
//      0017_0016_0015_0014 
//      001b_001a_0019_0018 
//      001f_001e_001d_001c 
//      0023_0022_0021_0020 
//      0027_0026_0025_0024 
//      002b_002a_0029_0028 
//      002f_002e_002d_002c 
//      0033_0032_0031_0030 
//      0037_0036_0035_0034 
//      003b_003a_0039_0038 
//      003f_003e_003d_003c 
//      0043_0042_0041_0040 
//      0047_0046_0045_0044 
//      004b_004a_0049_0048 
//      004f_004e_004d_004c 
//      0053_0052_0051_0050 
//      0057_0056_0055_0054 
//      005b_005a_0059_0058 
//      005f_005e_005d_005c 
//      0063_0062_0061_0060 
//      0067_0066_0065_0064 
//      006b_006a_0069_0068 
//      006f_006e_006d_006c 
//      0073_0072_0071_0070 
//      0077_0076_0075_0074 
//      007b_007a_0079_0078 
//      007f_007e_007d_007c 
