TimeQuest Timing Analyzer report for bias_card
Tue Aug 21 12:30:08 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Setup Transfers
 23. Hold Transfers
 24. Report TCCS
 25. Report RSKM
 26. Unconstrained Paths
 27. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; bias_card                                                        ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S10F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  25.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; bias_card.sdc ; OK     ; Tue Aug 21 12:30:06 2012 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inclk                            ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { inclk }                            ;
; pll0|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] } ;
; pll0|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[1] } ;
; pll0|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[2] } ;
; pll0|altpll_component|pll|clk[3] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[3] } ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Fmax Summary                                                           ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 60.55 MHz  ; 60.55 MHz       ; pll0|altpll_component|pll|clk[0] ;      ;
; 175.1 MHz  ; 175.1 MHz       ; pll0|altpll_component|pll|clk[1] ;      ;
; 203.42 MHz ; 203.42 MHz      ; pll0|altpll_component|pll|clk[3] ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Setup Summary                                             ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[0] ; 3.486  ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 4.289  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 10.565 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Hold Summary                                             ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; pll0|altpll_component|pll|clk[3] ; 0.538 ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 0.540 ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 0.556 ; 0.000         ;
+----------------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------------------------+
; Minimum Pulse Width Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[2] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 19.000 ; 0.000         ;
; inclk                            ; 20.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-------------+------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+------------+--------+--------+------------+----------------------------------+
; card_id     ; inclk      ; 5.333  ; 5.333  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; 13.570 ; 13.570 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; 13.570 ; 13.570 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; 13.428 ; 13.428 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; 13.441 ; 13.441 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; 13.117 ; 13.117 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; 13.955 ; 13.955 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; 11.948 ; 11.948 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; 13.955 ; 13.955 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; 12.135 ; 12.135 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; 13.207 ; 13.207 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; 5.899  ; 5.899  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; 4.992  ; 4.992  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; -3.430 ; -3.430 ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------+---------+---------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                  ;
+-------------+------------+---------+---------+------------+----------------------------------+
; card_id     ; inclk      ; -5.223  ; -5.223  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; -12.952 ; -12.952 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; -13.405 ; -13.405 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; -13.263 ; -13.263 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; -13.276 ; -13.276 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; -12.952 ; -12.952 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; -6.416  ; -6.416  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; -9.478  ; -9.478  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; -9.082  ; -9.082  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; -6.416  ; -6.416  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; -6.796  ; -6.796  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; -5.789  ; -5.789  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; -4.882  ; -4.882  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; 3.540   ; 3.540   ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+---------+---------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+--------+--------+------------+----------------------------------+
; card_id           ; inclk      ; 8.594  ; 8.594  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 6.696  ; 6.696  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 9.052  ; 9.052  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 8.433  ; 8.433  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 9.052  ; 9.052  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 8.266  ; 8.266  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 8.271  ; 8.271  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 8.317  ; 8.317  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 8.030  ; 8.030  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 8.154  ; 8.154  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 7.851  ; 7.851  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 7.602  ; 7.602  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 7.495  ; 7.495  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 8.078  ; 8.078  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 7.909  ; 7.909  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 8.669  ; 8.669  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 7.565  ; 7.565  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 8.345  ; 8.345  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 7.482  ; 7.482  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 7.520  ; 7.520  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 8.445  ; 8.445  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 7.955  ; 7.955  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 7.436  ; 7.436  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 6.912  ; 6.912  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 8.496  ; 8.496  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 6.375  ; 6.375  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 8.428  ; 8.428  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 7.086  ; 7.086  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 7.133  ; 7.133  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 6.900  ; 6.900  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 8.263  ; 8.263  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 8.821  ; 8.821  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 8.005  ; 8.005  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 8.022  ; 8.022  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 8.077  ; 8.077  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.426  ; 4.426  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 5.459  ; 5.459  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 5.534  ; 5.534  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 5.562  ; 5.562  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 5.154  ; 5.154  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 10.547 ; 10.547 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 10.292 ; 10.292 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 8.391  ; 8.391  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 4.854  ; 4.854  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 5.616  ; 5.616  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 4.737  ; 4.737  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.435  ; 5.435  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 5.413  ; 5.413  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 5.616  ; 5.616  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.923  ; 4.923  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 5.339  ; 5.339  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 5.469  ; 5.469  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 5.178  ; 5.178  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 4.758  ; 4.758  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 5.374  ; 5.374  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.234  ; 5.234  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 4.954  ; 4.954  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 4.933  ; 4.933  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.888  ; 4.888  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.280  ; 5.280  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.002  ; 5.002  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 4.914  ; 4.914  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.344  ; 5.344  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 5.554  ; 5.554  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 4.735  ; 4.735  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 4.886  ; 4.886  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 5.149  ; 5.149  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.226  ; 5.226  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 5.466  ; 5.466  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 4.314  ; 4.314  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 4.329  ; 4.329  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 4.626  ; 4.626  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 4.628  ; 4.628  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 5.421  ; 5.421  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.933  ; 4.933  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 5.349  ; 5.349  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 5.187  ; 5.187  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 8.048  ; 8.048  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 6.381  ; 6.381  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 6.049  ; 6.049  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 6.428  ; 6.428  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 7.047  ; 7.047  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 6.285  ; 6.285  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 6.098  ; 6.098  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.668  ; 5.668  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 6.381  ; 6.381  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 6.419  ; 6.419  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 5.427  ; 5.427  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 6.217  ; 6.217  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 6.063  ; 6.063  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 6.897  ; 6.897  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 6.095  ; 6.095  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 8.048  ; 8.048  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 6.313  ; 6.313  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 5.711  ; 5.711  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 5.678  ; 5.678  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 5.419  ; 5.419  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 5.738  ; 5.738  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 5.223  ; 5.223  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 6.767  ; 6.767  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 4.721  ; 4.721  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 5.706  ; 5.706  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 5.223  ; 5.223  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 4.949  ; 4.949  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 5.156  ; 5.156  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 5.316  ; 5.316  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 7.054  ; 7.054  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 7.531  ; 7.531  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 5.730  ; 5.730  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 5.519  ; 5.519  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 6.751  ; 6.751  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 5.909  ; 5.909  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 5.531  ; 5.531  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 6.181  ; 6.181  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 4.753  ; 4.753  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.944  ; 4.944  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 5.732  ; 5.732  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 5.163  ; 5.163  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 5.535  ; 5.535  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 6.665  ; 6.665  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 5.051  ; 5.051  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 6.543  ; 6.543  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 5.921  ; 5.921  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 6.598  ; 6.598  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 6.371  ; 6.371  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 5.286  ; 5.286  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 6.100  ; 6.100  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 5.376  ; 5.376  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 5.487  ; 5.487  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 5.392  ; 5.392  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 6.231  ; 6.231  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 5.671  ; 5.671  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 6.119  ; 6.119  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 6.751  ; 6.751  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 5.409  ; 5.409  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 5.211  ; 5.211  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 5.200  ; 5.200  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 5.641  ; 5.641  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 6.253  ; 6.253  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 5.410  ; 5.410  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 5.144  ; 5.144  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 6.280  ; 6.280  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 5.055  ; 5.055  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 6.226  ; 6.226  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 8.179  ; 8.179  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 5.145  ; 5.145  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 5.043  ; 5.043  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 4.633  ; 4.633  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 7.808  ; 7.808  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 5.158  ; 5.158  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 6.356  ; 6.356  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 4.831  ; 4.831  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 4.667  ; 4.667  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 5.543  ; 5.543  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 5.827  ; 5.827  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 8.179  ; 8.179  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 4.576  ; 4.576  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 10.382 ; 10.382 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;        ; 6.172  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;        ; 5.314  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;        ; 4.934  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;        ; 5.570  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;        ; 4.155  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;        ; 4.350  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;        ; 5.099  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;        ; 4.575  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;        ; 4.931  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;        ; 6.064  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;        ; 4.438  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;        ; 5.946  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;        ; 5.293  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;        ; 6.014  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;        ; 5.750  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;        ; 4.632  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;        ; 5.478  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;        ; 4.755  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;        ; 4.899  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;        ; 4.794  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;        ; 5.653  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;        ; 4.761  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;        ; 5.497  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;        ; 6.172  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;        ; 4.823  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;        ; 4.584  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;        ; 4.569  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;        ; 5.055  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;        ; 5.676  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;        ; 4.811  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;        ; 4.499  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;        ; 5.692  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;        ; 4.468  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;        ; 4.359  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; card_id           ; inclk      ; 5.536 ; 5.536 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 6.696 ; 6.696 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 5.400 ; 5.400 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 6.281 ; 6.281 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 8.060 ; 8.060 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 7.190 ; 7.190 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 7.542 ; 7.542 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 7.749 ; 7.749 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 7.912 ; 7.912 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 7.402 ; 7.402 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 7.558 ; 7.558 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 7.522 ; 7.522 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 7.273 ; 7.273 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 7.129 ; 7.129 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 7.441 ; 7.441 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 7.600 ; 7.600 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 6.633 ; 6.633 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 7.526 ; 7.526 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 7.448 ; 7.448 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 6.839 ; 6.839 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 7.507 ; 7.507 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 7.286 ; 7.286 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 6.269 ; 6.269 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 6.749 ; 6.749 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 8.456 ; 8.456 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 6.095 ; 6.095 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 6.932 ; 6.932 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 6.190 ; 6.190 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 6.259 ; 6.259 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 5.400 ; 5.400 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 6.794 ; 6.794 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 6.507 ; 6.507 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 7.611 ; 7.611 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 6.481 ; 6.481 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 7.608 ; 7.608 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.426 ; 4.426 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 5.459 ; 5.459 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 5.219 ; 5.219 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 5.427 ; 5.427 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 5.154 ; 5.154 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 7.875 ; 7.875 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 7.500 ; 7.500 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 6.120 ; 6.120 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 4.854 ; 4.854 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 4.314 ; 4.314 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 4.737 ; 4.737 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.435 ; 5.435 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 5.413 ; 5.413 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 5.616 ; 5.616 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.923 ; 4.923 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 5.339 ; 5.339 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 5.469 ; 5.469 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 5.178 ; 5.178 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 4.758 ; 4.758 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 5.374 ; 5.374 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.234 ; 5.234 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 4.954 ; 4.954 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 4.933 ; 4.933 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.888 ; 4.888 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.280 ; 5.280 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.002 ; 5.002 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 4.914 ; 4.914 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.344 ; 5.344 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 5.554 ; 5.554 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 4.735 ; 4.735 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 4.886 ; 4.886 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 5.149 ; 5.149 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.226 ; 5.226 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 5.466 ; 5.466 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 4.314 ; 4.314 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 4.329 ; 4.329 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 4.626 ; 4.626 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 4.628 ; 4.628 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 5.421 ; 5.421 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.933 ; 4.933 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 5.349 ; 5.349 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 5.187 ; 5.187 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 4.721 ; 4.721 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 6.381 ; 6.381 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 6.049 ; 6.049 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 6.428 ; 6.428 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 7.047 ; 7.047 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 6.285 ; 6.285 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 6.098 ; 6.098 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.668 ; 5.668 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 6.381 ; 6.381 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 6.419 ; 6.419 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 5.427 ; 5.427 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 6.217 ; 6.217 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 6.063 ; 6.063 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 6.897 ; 6.897 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 6.095 ; 6.095 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 8.048 ; 8.048 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 6.313 ; 6.313 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 5.711 ; 5.711 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 5.678 ; 5.678 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 5.419 ; 5.419 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 5.738 ; 5.738 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 5.223 ; 5.223 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 6.767 ; 6.767 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 4.721 ; 4.721 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 5.706 ; 5.706 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 5.223 ; 5.223 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 4.949 ; 4.949 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 5.156 ; 5.156 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 5.316 ; 5.316 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 7.054 ; 7.054 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 7.531 ; 7.531 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 5.730 ; 5.730 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 5.519 ; 5.519 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 4.155 ; 4.753 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 5.314 ; 5.909 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 4.934 ; 5.531 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 5.570 ; 6.181 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 4.155 ; 4.753 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.350 ; 4.944 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 5.099 ; 5.732 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 4.575 ; 5.163 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 4.931 ; 5.535 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 6.064 ; 6.665 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 4.438 ; 5.051 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 5.946 ; 6.543 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 5.293 ; 5.921 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 6.014 ; 6.598 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 5.750 ; 6.371 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 4.632 ; 5.286 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 5.478 ; 6.100 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 4.755 ; 5.376 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 4.899 ; 5.487 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 4.794 ; 5.392 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 5.653 ; 6.231 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 4.761 ; 5.671 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 5.497 ; 6.119 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 6.172 ; 6.751 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 4.823 ; 5.409 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 4.584 ; 5.211 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 4.569 ; 5.200 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 5.055 ; 5.641 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 5.676 ; 6.253 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 4.811 ; 5.410 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 4.499 ; 5.144 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 5.692 ; 6.280 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 4.468 ; 5.055 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 4.376 ; 4.376 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 4.576 ; 4.576 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 5.145 ; 5.145 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 5.043 ; 5.043 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 4.633 ; 4.633 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 7.808 ; 7.808 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 5.158 ; 5.158 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 6.356 ; 6.356 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 4.831 ; 4.831 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 4.667 ; 4.667 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 5.543 ; 5.543 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 5.827 ; 5.827 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 8.179 ; 8.179 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 4.576 ; 4.576 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 4.359 ; 5.717 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;       ; 4.155 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;       ; 5.314 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;       ; 4.934 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;       ; 5.570 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;       ; 4.155 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;       ; 4.350 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;       ; 5.099 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;       ; 4.575 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;       ; 4.931 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;       ; 6.064 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;       ; 4.438 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;       ; 5.946 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;       ; 5.293 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;       ; 6.014 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;       ; 5.750 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;       ; 4.632 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;       ; 5.478 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;       ; 4.755 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;       ; 4.899 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;       ; 4.794 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;       ; 5.653 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;       ; 4.761 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;       ; 5.497 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;       ; 6.172 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;       ; 4.823 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;       ; 4.584 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;       ; 4.569 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;       ; 5.055 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;       ; 5.676 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;       ; 4.811 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;       ; 4.499 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;       ; 5.692 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;       ; 4.468 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;       ; 4.359 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 10.355 ;    ;    ; 10.355 ;
; rst_n      ; dac_data[1]      ; 12.029 ;    ;    ; 12.029 ;
; rst_n      ; dac_data[2]      ; 11.166 ;    ;    ; 11.166 ;
; rst_n      ; dac_data[3]      ; 11.247 ;    ;    ; 11.247 ;
; rst_n      ; dac_data[4]      ; 11.505 ;    ;    ; 11.505 ;
; rst_n      ; dac_data[5]      ; 10.956 ;    ;    ; 10.956 ;
; rst_n      ; dac_data[6]      ; 12.061 ;    ;    ; 12.061 ;
; rst_n      ; dac_data[7]      ; 10.929 ;    ;    ; 10.929 ;
; rst_n      ; dac_data[8]      ; 11.354 ;    ;    ; 11.354 ;
; rst_n      ; dac_data[9]      ; 11.133 ;    ;    ; 11.133 ;
; rst_n      ; dac_data[10]     ; 10.855 ;    ;    ; 10.855 ;
; rst_n      ; dac_data[11]     ; 11.542 ;    ;    ; 11.542 ;
; rst_n      ; dac_data[12]     ; 10.564 ;    ;    ; 10.564 ;
; rst_n      ; dac_data[13]     ; 11.132 ;    ;    ; 11.132 ;
; rst_n      ; dac_data[14]     ; 10.910 ;    ;    ; 10.910 ;
; rst_n      ; dac_data[15]     ; 11.587 ;    ;    ; 11.587 ;
; rst_n      ; dac_data[16]     ; 10.668 ;    ;    ; 10.668 ;
; rst_n      ; dac_data[17]     ; 10.971 ;    ;    ; 10.971 ;
; rst_n      ; dac_data[18]     ; 12.151 ;    ;    ; 12.151 ;
; rst_n      ; dac_data[19]     ; 10.358 ;    ;    ; 10.358 ;
; rst_n      ; dac_data[20]     ; 10.646 ;    ;    ; 10.646 ;
; rst_n      ; dac_data[21]     ; 10.775 ;    ;    ; 10.775 ;
; rst_n      ; dac_data[22]     ; 10.855 ;    ;    ; 10.855 ;
; rst_n      ; dac_data[23]     ; 12.048 ;    ;    ; 12.048 ;
; rst_n      ; dac_data[24]     ; 10.074 ;    ;    ; 10.074 ;
; rst_n      ; dac_data[25]     ; 10.081 ;    ;    ; 10.081 ;
; rst_n      ; dac_data[26]     ; 10.867 ;    ;    ; 10.867 ;
; rst_n      ; dac_data[27]     ; 10.389 ;    ;    ; 10.389 ;
; rst_n      ; dac_data[28]     ; 11.184 ;    ;    ; 11.184 ;
; rst_n      ; dac_data[29]     ; 11.514 ;    ;    ; 11.514 ;
; rst_n      ; dac_data[30]     ; 11.105 ;    ;    ; 11.105 ;
; rst_n      ; dac_data[31]     ; 11.784 ;    ;    ; 11.784 ;
; rst_n      ; dac_nclr         ; 10.836 ;    ;    ; 10.836 ;
; rst_n      ; lvds_dac_ncs[0]  ; 10.165 ;    ;    ; 10.165 ;
; rst_n      ; lvds_dac_ncs[1]  ; 11.073 ;    ;    ; 11.073 ;
; rst_n      ; lvds_dac_ncs[2]  ; 9.948  ;    ;    ; 9.948  ;
; rst_n      ; lvds_dac_ncs[3]  ; 12.524 ;    ;    ; 12.524 ;
; rst_n      ; lvds_dac_ncs[4]  ; 9.954  ;    ;    ; 9.954  ;
; rst_n      ; lvds_dac_ncs[5]  ; 10.344 ;    ;    ; 10.344 ;
; rst_n      ; lvds_dac_ncs[6]  ; 9.877  ;    ;    ; 9.877  ;
; rst_n      ; lvds_dac_ncs[7]  ; 9.484  ;    ;    ; 9.484  ;
; rst_n      ; lvds_dac_ncs[8]  ; 9.337  ;    ;    ; 9.337  ;
; rst_n      ; lvds_dac_ncs[9]  ; 11.516 ;    ;    ; 11.516 ;
; rst_n      ; lvds_dac_ncs[10] ; 12.453 ;    ;    ; 12.453 ;
; rst_n      ; lvds_dac_ncs[11] ; 9.337  ;    ;    ; 9.337  ;
; ttl_nrx1   ; dac_data[0]      ; 11.167 ;    ;    ; 11.167 ;
; ttl_nrx1   ; dac_data[1]      ; 11.205 ;    ;    ; 11.205 ;
; ttl_nrx1   ; dac_data[2]      ; 11.570 ;    ;    ; 11.570 ;
; ttl_nrx1   ; dac_data[3]      ; 12.030 ;    ;    ; 12.030 ;
; ttl_nrx1   ; dac_data[4]      ; 10.672 ;    ;    ; 10.672 ;
; ttl_nrx1   ; dac_data[5]      ; 11.767 ;    ;    ; 11.767 ;
; ttl_nrx1   ; dac_data[6]      ; 11.236 ;    ;    ; 11.236 ;
; ttl_nrx1   ; dac_data[7]      ; 11.334 ;    ;    ; 11.334 ;
; ttl_nrx1   ; dac_data[8]      ; 10.528 ;    ;    ; 10.528 ;
; ttl_nrx1   ; dac_data[9]      ; 11.526 ;    ;    ; 11.526 ;
; ttl_nrx1   ; dac_data[10]     ; 11.661 ;    ;    ; 11.661 ;
; ttl_nrx1   ; dac_data[11]     ; 10.718 ;    ;    ; 10.718 ;
; ttl_nrx1   ; dac_data[12]     ; 11.344 ;    ;    ; 11.344 ;
; ttl_nrx1   ; dac_data[13]     ; 11.297 ;    ;    ; 11.297 ;
; ttl_nrx1   ; dac_data[14]     ; 11.697 ;    ;    ; 11.697 ;
; ttl_nrx1   ; dac_data[15]     ; 10.763 ;    ;    ; 10.763 ;
; ttl_nrx1   ; dac_data[16]     ; 11.069 ;    ;    ; 11.069 ;
; ttl_nrx1   ; dac_data[17]     ; 11.767 ;    ;    ; 11.767 ;
; ttl_nrx1   ; dac_data[18]     ; 11.325 ;    ;    ; 11.325 ;
; ttl_nrx1   ; dac_data[19]     ; 11.161 ;    ;    ; 11.161 ;
; ttl_nrx1   ; dac_data[20]     ; 11.035 ;    ;    ; 11.035 ;
; ttl_nrx1   ; dac_data[21]     ; 11.574 ;    ;    ; 11.574 ;
; ttl_nrx1   ; dac_data[22]     ; 11.646 ;    ;    ; 11.646 ;
; ttl_nrx1   ; dac_data[23]     ; 11.219 ;    ;    ; 11.219 ;
; ttl_nrx1   ; dac_data[24]     ; 10.461 ;    ;    ; 10.461 ;
; ttl_nrx1   ; dac_data[25]     ; 10.486 ;    ;    ; 10.486 ;
; ttl_nrx1   ; dac_data[26]     ; 11.040 ;    ;    ; 11.040 ;
; ttl_nrx1   ; dac_data[27]     ; 10.771 ;    ;    ; 10.771 ;
; ttl_nrx1   ; dac_data[28]     ; 11.560 ;    ;    ; 11.560 ;
; ttl_nrx1   ; dac_data[29]     ; 10.690 ;    ;    ; 10.690 ;
; ttl_nrx1   ; dac_data[30]     ; 11.503 ;    ;    ; 11.503 ;
; ttl_nrx1   ; dac_data[31]     ; 10.958 ;    ;    ; 10.958 ;
; ttl_nrx1   ; dac_nclr         ; 8.872  ;    ;    ; 8.872  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 10.521 ;    ;    ; 10.521 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 10.492 ;    ;    ; 10.492 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 11.129 ;    ;    ; 11.129 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.640 ;    ;    ; 10.640 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 11.131 ;    ;    ; 11.131 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 10.371 ;    ;    ; 10.371 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 11.210 ;    ;    ; 11.210 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 10.808 ;    ;    ; 10.808 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 11.569 ;    ;    ; 11.569 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 11.240 ;    ;    ; 11.240 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.570 ;    ;    ; 10.570 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.571 ;    ;    ; 11.571 ;
+------------+------------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 10.355 ;    ;    ; 10.355 ;
; rst_n      ; dac_data[1]      ; 12.029 ;    ;    ; 12.029 ;
; rst_n      ; dac_data[2]      ; 11.166 ;    ;    ; 11.166 ;
; rst_n      ; dac_data[3]      ; 11.247 ;    ;    ; 11.247 ;
; rst_n      ; dac_data[4]      ; 11.505 ;    ;    ; 11.505 ;
; rst_n      ; dac_data[5]      ; 10.956 ;    ;    ; 10.956 ;
; rst_n      ; dac_data[6]      ; 12.061 ;    ;    ; 12.061 ;
; rst_n      ; dac_data[7]      ; 10.929 ;    ;    ; 10.929 ;
; rst_n      ; dac_data[8]      ; 11.354 ;    ;    ; 11.354 ;
; rst_n      ; dac_data[9]      ; 11.133 ;    ;    ; 11.133 ;
; rst_n      ; dac_data[10]     ; 10.855 ;    ;    ; 10.855 ;
; rst_n      ; dac_data[11]     ; 11.542 ;    ;    ; 11.542 ;
; rst_n      ; dac_data[12]     ; 10.564 ;    ;    ; 10.564 ;
; rst_n      ; dac_data[13]     ; 11.132 ;    ;    ; 11.132 ;
; rst_n      ; dac_data[14]     ; 10.910 ;    ;    ; 10.910 ;
; rst_n      ; dac_data[15]     ; 11.587 ;    ;    ; 11.587 ;
; rst_n      ; dac_data[16]     ; 10.668 ;    ;    ; 10.668 ;
; rst_n      ; dac_data[17]     ; 10.971 ;    ;    ; 10.971 ;
; rst_n      ; dac_data[18]     ; 12.151 ;    ;    ; 12.151 ;
; rst_n      ; dac_data[19]     ; 10.358 ;    ;    ; 10.358 ;
; rst_n      ; dac_data[20]     ; 10.646 ;    ;    ; 10.646 ;
; rst_n      ; dac_data[21]     ; 10.775 ;    ;    ; 10.775 ;
; rst_n      ; dac_data[22]     ; 10.855 ;    ;    ; 10.855 ;
; rst_n      ; dac_data[23]     ; 12.048 ;    ;    ; 12.048 ;
; rst_n      ; dac_data[24]     ; 10.074 ;    ;    ; 10.074 ;
; rst_n      ; dac_data[25]     ; 10.081 ;    ;    ; 10.081 ;
; rst_n      ; dac_data[26]     ; 10.867 ;    ;    ; 10.867 ;
; rst_n      ; dac_data[27]     ; 10.389 ;    ;    ; 10.389 ;
; rst_n      ; dac_data[28]     ; 11.184 ;    ;    ; 11.184 ;
; rst_n      ; dac_data[29]     ; 11.514 ;    ;    ; 11.514 ;
; rst_n      ; dac_data[30]     ; 11.105 ;    ;    ; 11.105 ;
; rst_n      ; dac_data[31]     ; 11.784 ;    ;    ; 11.784 ;
; rst_n      ; dac_nclr         ; 10.836 ;    ;    ; 10.836 ;
; rst_n      ; lvds_dac_ncs[0]  ; 10.165 ;    ;    ; 10.165 ;
; rst_n      ; lvds_dac_ncs[1]  ; 11.073 ;    ;    ; 11.073 ;
; rst_n      ; lvds_dac_ncs[2]  ; 9.948  ;    ;    ; 9.948  ;
; rst_n      ; lvds_dac_ncs[3]  ; 12.524 ;    ;    ; 12.524 ;
; rst_n      ; lvds_dac_ncs[4]  ; 9.954  ;    ;    ; 9.954  ;
; rst_n      ; lvds_dac_ncs[5]  ; 10.344 ;    ;    ; 10.344 ;
; rst_n      ; lvds_dac_ncs[6]  ; 9.877  ;    ;    ; 9.877  ;
; rst_n      ; lvds_dac_ncs[7]  ; 9.484  ;    ;    ; 9.484  ;
; rst_n      ; lvds_dac_ncs[8]  ; 9.337  ;    ;    ; 9.337  ;
; rst_n      ; lvds_dac_ncs[9]  ; 11.516 ;    ;    ; 11.516 ;
; rst_n      ; lvds_dac_ncs[10] ; 12.453 ;    ;    ; 12.453 ;
; rst_n      ; lvds_dac_ncs[11] ; 9.337  ;    ;    ; 9.337  ;
; ttl_nrx1   ; dac_data[0]      ; 11.167 ;    ;    ; 11.167 ;
; ttl_nrx1   ; dac_data[1]      ; 11.205 ;    ;    ; 11.205 ;
; ttl_nrx1   ; dac_data[2]      ; 11.570 ;    ;    ; 11.570 ;
; ttl_nrx1   ; dac_data[3]      ; 12.030 ;    ;    ; 12.030 ;
; ttl_nrx1   ; dac_data[4]      ; 10.672 ;    ;    ; 10.672 ;
; ttl_nrx1   ; dac_data[5]      ; 11.767 ;    ;    ; 11.767 ;
; ttl_nrx1   ; dac_data[6]      ; 11.236 ;    ;    ; 11.236 ;
; ttl_nrx1   ; dac_data[7]      ; 11.334 ;    ;    ; 11.334 ;
; ttl_nrx1   ; dac_data[8]      ; 10.528 ;    ;    ; 10.528 ;
; ttl_nrx1   ; dac_data[9]      ; 11.526 ;    ;    ; 11.526 ;
; ttl_nrx1   ; dac_data[10]     ; 11.661 ;    ;    ; 11.661 ;
; ttl_nrx1   ; dac_data[11]     ; 10.718 ;    ;    ; 10.718 ;
; ttl_nrx1   ; dac_data[12]     ; 11.344 ;    ;    ; 11.344 ;
; ttl_nrx1   ; dac_data[13]     ; 11.297 ;    ;    ; 11.297 ;
; ttl_nrx1   ; dac_data[14]     ; 11.697 ;    ;    ; 11.697 ;
; ttl_nrx1   ; dac_data[15]     ; 10.763 ;    ;    ; 10.763 ;
; ttl_nrx1   ; dac_data[16]     ; 11.069 ;    ;    ; 11.069 ;
; ttl_nrx1   ; dac_data[17]     ; 11.767 ;    ;    ; 11.767 ;
; ttl_nrx1   ; dac_data[18]     ; 11.325 ;    ;    ; 11.325 ;
; ttl_nrx1   ; dac_data[19]     ; 11.161 ;    ;    ; 11.161 ;
; ttl_nrx1   ; dac_data[20]     ; 11.035 ;    ;    ; 11.035 ;
; ttl_nrx1   ; dac_data[21]     ; 11.574 ;    ;    ; 11.574 ;
; ttl_nrx1   ; dac_data[22]     ; 11.646 ;    ;    ; 11.646 ;
; ttl_nrx1   ; dac_data[23]     ; 11.219 ;    ;    ; 11.219 ;
; ttl_nrx1   ; dac_data[24]     ; 10.461 ;    ;    ; 10.461 ;
; ttl_nrx1   ; dac_data[25]     ; 10.486 ;    ;    ; 10.486 ;
; ttl_nrx1   ; dac_data[26]     ; 11.040 ;    ;    ; 11.040 ;
; ttl_nrx1   ; dac_data[27]     ; 10.771 ;    ;    ; 10.771 ;
; ttl_nrx1   ; dac_data[28]     ; 11.560 ;    ;    ; 11.560 ;
; ttl_nrx1   ; dac_data[29]     ; 10.690 ;    ;    ; 10.690 ;
; ttl_nrx1   ; dac_data[30]     ; 11.503 ;    ;    ; 11.503 ;
; ttl_nrx1   ; dac_data[31]     ; 10.958 ;    ;    ; 10.958 ;
; ttl_nrx1   ; dac_nclr         ; 8.872  ;    ;    ; 8.872  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 10.521 ;    ;    ; 10.521 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 10.492 ;    ;    ; 10.492 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 11.129 ;    ;    ; 11.129 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.640 ;    ;    ; 10.640 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 11.131 ;    ;    ; 11.131 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 10.371 ;    ;    ; 10.371 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 11.210 ;    ;    ; 11.210 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 10.808 ;    ;    ; 10.808 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 11.569 ;    ;    ; 11.569 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 11.240 ;    ;    ; 11.240 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.570 ;    ;    ; 10.570 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.571 ;    ;    ; 11.571 ;
+------------+------------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.074 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                           ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 5.875 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.074     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                   ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 5.875     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4559865  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4559865  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 7442  ; 7442 ;
; Unconstrained Output Ports      ; 122   ; 122  ;
; Unconstrained Output Port Paths ; 460   ; 460  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Aug 21 12:30:04 2012
Info: Command: quartus_sta bias_card -c bias_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332104): Reading SDC File: 'bias_card.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 3.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.486         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     4.289         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):    10.565         0.000 pll0|altpll_component|pll|clk[3] 
Info (332146): Worst-case hold slack is 0.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.538         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.540         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.556         0.000 pll0|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[2] 
    Info (332119):    19.000         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):    20.000         0.000 inclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 431 megabytes
    Info: Processing ended: Tue Aug 21 12:30:08 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


