---
title: P1课下学习
date: 2021/10/24 00:28:45
math: true
cover: assets/20211024cover.jpg
tags:
- 北航计算机组成原理
- Verilog
- P1课下
categories:
- 北航计算机组成原理
---

# P1课下学习

*UPD: 2021/10/23*
~~最近看完了CLANNAD ~After Story，感觉挺好的，估计这篇文章也不会有人看，就放点CL我感觉好听的BGM上来吧（深受触动，还是得推一波...）~~
{% media audio %} 

- title: CLANNAD 
  list:
    - https://music.163.com/#/song?id=22707009  
    - https://music.163.com/#/song?id=22706999
    - https://music.163.com/#/song?id=22707020
    - https://music.163.com/#/song?id=22707010
    - https://music.163.com/#/song?id=608667
  {% endmedia %}

## 字符串自动机的简单做法

今天参考[roife.github.io](roife.github.io)上的做法，学习了Verilog字符串自动机的一点骚操作

对于后缀自动机，我们可以不去做状态转移，而是考虑建立一个字符缓冲区`reg [127:0] buffer`，每次读到的字符都存到缓冲区中，然后去时刻检查缓冲区的字符串后缀是否符合题意，这样复杂的状态机问题就被简化成了简单的字符串匹配问题了（~~之前的感觉都白学了...~~）

但是这个方法好像不是万能的，目前来看只能匹配定长的、不连续的字符串，下举两例说明：

1. 比如`[a-zA-Z]+[0-9]+`这样的不定长匹配就不行（因为你不知道输入究竟有多长）
2. 比如上次Pre课上的`cscore`匹配问题，如果输入是`cscorecscore`，是要一次匹配完的，这种就不行，因为buffer的后缀中会出现`recsc`这种情况，没办法跟`cscorerecscore`这种情况区分

把用缓冲区做的BlockChecker代码贴一下

```verilog
`timescale 1ns / 1ps
module BlockChecker(
    input clk,
    input reset,
    input [7:0] in,
    output reg result
    );

    function [7:0] lower;
    input [7:0] in;
        if(in >= "a" && in <= "z") lower = in;
        else if(in >= "A" && in <= "Z") lower[7:0] = in[7:0] + ("a" - "A");
        else lower = in;
    endfunction

    reg [127:0] buffer;
    reg [31:0] mismatch_cnt;
    reg fail;

    initial begin
        buffer = " ";
        mismatch_cnt = 0;
        fail = 0;
        result = 1;
    end

    always @(posedge clk or posedge reset) begin
        if(reset) begin
            buffer <= " ";
            result <= 1;
            fail <= 0;
            mismatch_cnt <= 0;
        end else begin
            buffer <= {buffer[119:0], lower(in)};
        end
    end

    always @(*) begin
        if(!fail) begin
            if(buffer[47:0] == " begin") mismatch_cnt = mismatch_cnt + 1;
            else if(buffer[55:8] == " begin" && buffer[7:0] != " ") mismatch_cnt = mismatch_cnt - 1;
            else if(buffer[31:0] == " end") mismatch_cnt = mismatch_cnt - 1;
            else if(buffer[39:8] == " end" && buffer[7:0] != " ") mismatch_cnt = mismatch_cnt + 1;
            else if(buffer[39:8] == " end" && buffer[7:0] == " " && $signed(mismatch_cnt) < 0) fail = 1;
            else mismatch_cnt = mismatch_cnt;
        end
    end

    always @(*) begin
        result = ~fail && (mismatch_cnt == 0);
    end
endmodule
```

## 字符串自动机的Testbench简单写法

每次写字符串自动机的testbench都得写成这样

```verilog
#2; reset = 0; in = "B";
#2; in = "e";
#2; in = "g";
#2; in = "I";
#2; in = "n";
#2; in = " ";
#2; in = " ";
#2; in = "e";
//...此处省略40+行
```

非常的讨厌，所以今天get到了简单用循环移位去做的简单写法（以BlockerChecker的Testbench为例）

```verilog
`timescale 1ns / 1ps
module BlockChecker_tb;

	// Inputs
	reg clk;
	reg reset;
	reg [7:0] in;

	// Outputs
	wire result;

	reg [0:1023] data;
	integer i = 0;
	
	// Instantiate the Unit Under Test (UUT)
	BlockChecker uut (
		.clk(clk), 
		.reset(reset), 
		.in(in), 
		.result(result)
	);

	always #1 clk = ~clk;

	initial begin
		// Initialize Inputs
		clk = 0;
		reset = 1;
		in = 0;
		data = "begin enDbegin xyzz eNd BeGin begin end endbegin end ";
		while(!data[0:7]) data = data << 8;
		#2;
		reset = 0;
		for(i = 0; i < 53; i=i+1) begin
			in[7:0] = data[0:7];
			data = data << 8;
			#2;
		end
		$finish;
	end
endmodule
```

可以看到，定义了一个`reg [0:1023] data`（**注意，这里一定是从小端开始，否则你读到`in`端口里面的数据就是反过来的ASCII码就不对了**），然后给`data`用一串优雅的字符串直接赋上初值，**由于我们赋值默认被挤到了最右端，所以用`while(!data[0:7]) data = data << 8;`一直移位，直到找到我们想要的数据为止**，然后用一个for循环，直接开始把值打到`in`端口里面去，非常的方便

## ISE和ISim的使用

由于Pre课下时，我~~机智的~~配好了VSCode环境，所以一直没用ISE写Verilog代码，但是在Pre上机时，我被机房的辣鸡机器坑了一下，于是了解了一下ISE和ISim的进阶用法（吐槽：为啥机房的VSCode没有Verilog插件！！！）

- 首先ISE自带的编辑器非常难用，可以考虑给他换成`Notepad++`（这个自带高亮），`VSCode`（机房的不一定带高亮插件）

- ISim第一次仿真结束后会提示你保存个什么东西，那个是波形配置文件，一定保存一下（~~我知道谁肯定都不想每次调一下信号的大小，再把临时变量一个个添加到观察窗口去~~）
- **ISim调试发现仿真波形的问题，不需要把ISim窗口关掉，然后再ISE里面改完重新编译，这样太慢了！！！**更机智的做法是直接再编辑器里面改好代码，**记得保存**，然后点击右上角的`Re-Launch`按钮就行了，重新加载的波形就是新代码的波形了，Testbench和模块本身都可以这样改，**总之打开ISim之后就别关掉就对了**

*TODO：打算明天继续了解的内容*

1. *Verilog的function，task，\$signed和\$unsigned，向量信号的赋值顺序*
2. *尝试找一找字符串自动机的写法套路*
3. *写自动评测机*



UPD：2021/10/24

---

{% media audio %} 

- title: 2021/10/24
  list:
    - https://music.163.com/#/song?id=29599062
  {% endmedia %}


## 向量赋值

**Verillog 还支持指定 bit 位后固定位宽的向量域选择访问。**

- **[bit+: width]** : 从起始 bit 位开始递增，位宽为 width
- **[bit-: width]** : 从起始 bit 位开始递减，位宽为 width

```verilog
//下面 2 种赋值是等效的
A = data1[31-: 8];
A = data1[31:24];
//下面 2 种赋值是等效的
B = data1[0+: 8];
B = data1[0:7];
```

## 字符串

字符串保存在 reg 类型的变量中，每个字符占用一个字节（8bit）。因此寄存器变量的宽度应该足够大，以保证不会溢出

字符串不能多行书写，即字符串中不能包含回车符。**如果寄存器变量的宽度大于字符串的大小，则使用 0 来填充==左边==的空余位；**如果寄存器变量的宽度小于字符串大小，则会截去字符串左边多余的数据。例如，为存储字符串 "run.runoob.com", 需要 14*8bit 的存储单元

```verilog
reg [0:14*8-1] str;
str = "run.runoob.com";
```

## 函数

函数的定义和使用类似于寄存器，如下所示

```verilog
function [7:0] lower(
    input [7:0] in;
)
    if(in >= "A" && in <= "Z") lower = in + "a" - "A";
    else lower = in;
endfunction
```

使用时直接用

```verilog
buffer[127:0] = {buffer[119:0], lower(in)};
```

## 多个模块利用for循环例化

不能直接在for循环里面连接模块，用下面的方法（`generate...end`）

```verilog
full_add uut0(.A(a[0]),
              .B(b[0]),
              .C(c[0]),
              .Cin(cin==1'b1 ? 1'b1 : 1'b0),
              .Cout(temp[0])
             );
genvar i;
generate
    for(i=1; i<8; i=i+1) begin: generate_adder		//for循环没有i++了，begin后面一定要加一个label
        full_add uut1(.A(a[i]),
                      .B(b[i]),
                      .C(c[i]),
                      .Cin(temp[i-1]),
                      .Cout(temp[i])
                     );
    end
endgenerate
assign cout = temp[7];
```



UPD：2021/10/27

---
{% media audio %} 

- title: 2021/10/27
  list:
    - https://music.163.com/#/song?id=27876224
    - https://music.163.com/#/song?id=27876225
{% endmedia %}

## ISE改默认编辑器为VSCode/Notepad++

今天上机意外发现机房的VSCode有Verilog插件，因此可以利用改配置的方法让ISE调用VSCode的编辑器，从而实现代码补全和语法高亮等功能

方法：

- `VSCode`：打开ISE，找到`Edit`>`Preference...`>`ISE General`>`Editors`改`Editor`为`Custom`，然后在后面的`Command Line syntax`中输入`"{G:\Program Files\Microsoft VS Code\Code.exe} -r . -r -g $1:$2"`（这里把花括号的内容替换成你的VSCode的安装位置即可）
- `Notepad++`：先安装，然后在上述位置输入`"{C:\Program Files\Notepad++\notepad++.exe} $1 -n$2"`即可

