100100001   // 0 mra $zero 	
000000001   // 1 addi 1 		
100100010   // 2 mar $mem 	
100000110   // 3 ld $t0  		
101100010   // 4 inc $mem        
100001000   // 5 ld $t1  		
101100010   // 6 inc $mem        
100001010   // 7 ld $t2  		
101100010   // 8 inc $mem        
100001100   // 9 ld $t3  		
100100001   // 10 mra $zero
000001010   // 11 addi 10 	
100100010   // 12 mar $mem
100100111   // 13 mra $t0  	
100101110   // 14 mar $t4  	
100001111   // 15 st $t4 		
101100010   // 16 inc $mem
100101001   // 17 mra $t1  	
100110000   // 18 mar $t5  	
100010001   // 19 st $t5 		
101100010   // 20 inc $mem
100101011   // 21 mra $t2  	
100110010   // 22 mar $t6  	
100010011   // 23 st $t6 		
101100010   // 24 inc $mem
100101101   // 25 mra $t3  	
100110100   // 26 mar $t7 		
100010101   // 27 st $t7  		
100100001   // 28 mra $zero  	
100100110   // 29 mar $t0  	
100101000   // 30 mar $t1  	
100111110   // 31 mar $t12  	
// FOR_LOOP
100110011   // 32 mra $t6			
110000001   // 33 sltr $zero		
001001011   // 34 blt NEGATIVE_CASE	
// POSITIVE_CASE
100100001   // 35 mra $zero	
100101010   // 36 mar $t2 	
// Y_SHIFT_LOOP_CHECK:
100101011   // 37 mra $t2 	
110011111   // 38 sltr $t12 	
001000011   // 39 blt Y_SHIFT_LOOP	
011000100   // 40 j END_Y_SHIFT_LOOP
// Y_SHIFT_LOOP
100110011   // 41 mra $t6 	
101100000   // 42 inc $zero 	
110100000   // 43 sra $zero 	
101100001   // 44 dec $zero 	
100110010   // 45 mar $t6 	
100110101   // 46 mra $t7 	
101100000   // 47 inc $zero 	
110100001   // 48 sro $zero 	
101100001   // 49 dec $zero 	
100110100   // 50 mar $t7 	
101101010   // 51 inc $t2 	
011000010   // 52 j Y_SHIFT_LOOP_CHECK
// END_Y_SHIFT_LOOP:
100110001   // 53 mra $t5 		
110010100   // 54 addr $t7		
100111000   // 55 mar $t9 		
100101111   // 56 mra $t4			
101010010   // 57 addrc $t6 		
100110110   // 58 mar $t8 		
101001111   // 59 fl $t4			
101010001   // 60 fl $t5 			
100110001   // 61 mra $t5			
101100000   // 62 inc $zero
110000000   // 63 addr $zero 		
101100001   // 64 dec $zero
100110000   // 65 mar $t5
100101111   // 66 mra $t4 		
101000000   // 67 addrc $zero 	
100101110   // 68 mar $t4 	
100100001   // 69 mra $zero 
000001100   // 70 addi 12
100100010   // 71 mar $mem	
100010010   // 72 ld $t6
101100010   // 73 inc $mem
100010100   // 74 ld $t7
100100001   // 75 mra $zero	
100101010   // 76 mar $t2 	
// X_SHIFT_LOOP_CHECK:
100101011   // 77 mra $t2 	
110011111   // 78 sltr $t12 	
001000110   // 79 blt X_SHIFT_LOOP	
011000111   // 80 j END_X_SHIFT_LOOP
// X_SHIFT_LOOP
100101111   // 81 mra $t4 	
101100000   // 82 inc $zero 	
110100000   // 83 sra $zero 	
101100001   // 84 dec $zero 	
100101110   // 85 mar $t4 	
100110001   // 86 mra $t5 	
101100000   // 87 inc $zero 	
110100001   // 88 sro $zero 	
101100001   // 89 dec $zero 	
100110000   // 90 mar $t5 	
101101010   // 91 inc $t2 	
011000101   // 92 j X_SHIFT_LOOP_CHECK 	
// END_X_SHIFT_LOOP
100110101   // 93 mra $t7 		
110010000   // 94 addr $t5 		
100111100   // 95 mar $t11 		
100110011   // 96 mra $t6 		
101001110   // 97 addrc $t4 		
100111010   // 98 mar $t10 		
100100001   // 99 mra $zero 		
000001011   // 100 addi 11 		
111111110   // 101 sub $t12		
100100010   // 102 mar $mem		
100100001   // 103 mra $zero	
100101110   // 104 mar $t4 	
000000001   // 105 addi 1 		
100110000   // 106 mar $t5 	
100100001   // 107 mra $zero 	
100101010   // 108 mar $t2 	
// T_SHIFT_LOOP_CHECK:
100101011   // 109 mra $t2 	
110000011   // 110 sltr $mem 	
001001001   // 111 blt T_SHIFT_LOOP	
011001010   // 112 j END_T_SHIFT_LOOP
// T_SHIFT_LOOP
100110001   // 113 mra $t5 	
010000001   // 114 slli 1 	
100110000   // 115 mar $t5 	
100101111   // 116 mra $t4 	
010100001   // 117 sllo 1		
100101110   // 118 mar $t4 	
101101010   // 119 inc $t2
011001000   // 120 j T_SHIFT_LOOP_CHECK 	
// END_T_SHIFT_LOOP
100101001   // 121 mra $t1 	
110010000   // 122 addr $t5 	
100101000   // 123 mar $t1		
100100111   // 124 mra $t0 	
101001110   // 125 addrc $t4 	
100100110   // 126 mar $t0 	
011010101   // 127 j UPDATE 		
// NEGATIVE_CASE
100100001   // 128 mra $zero	
100101010   // 129 mar $t2 	
101010011   // 130 fl $t6			
101010101   // 131 fl $t7 			
100110101   // 132 mra $t7			
101100000   // 133 inc $zero
110000000   // 134 addr $zero 		
101100001   // 135 dec $zero
100110100   // 136 mar $t7
100110011   // 137 mra $t6 		
101000000   // 138 addrc $zero 	
100110010   // 139 mar $t6 
// Y_SHIFT_LOOP_CHECK2:
100101011   // 140 mra $t2 	
110011111   // 141 sltr $t12 	
001001101   // 142 blt Y_SHIFT_LOOP2	
011001110   // 143 j END_Y_SHIFT_LOOP2
// Y_SHIFT_LOOP2
100110011   // 144 mra $t6 	
101100000   // 145 inc $zero 	
110100000   // 146 sra $zero 	
101100001   // 147 dec $zero 	
100110010   // 148 mar $t6 	
100110101   // 149 mra $t7 	
101100000   // 150 inc $zero 	
110100001   // 151 sro $zero 	
101100001   // 152 dec $zero 	
100110100   // 153 mar $t7 	
101101010   // 154 inc $t2 	
011001100   // 155 j Y_SHIFT_LOOP_CHECK2
// END_Y_SHIFT_LOOP2:
100110001   // 156 mra $t5 		
110010100   // 157 addr $t7		
100111000   // 158 mar $t9 		
100101111   // 159 mra $t4			
101010010   // 160 addrc $t6 		
100110110   // 161 mar $t8 		
100100001   // 162 mra $zero 
000001100   // 163 addi 12
100100010   // 164 mar $mem	
100010010   // 165 ld $t6
101100010   // 166 inc $mem
100010100   // 167 ld $t7
100100001   // 168 mra $zero	
100101010   // 169 mar $t2 	
// X_SHIFT_LOOP_CHECK2:
100101011   // 170 mra $t2 	
110011111   // 171 sltr $t12 	
001010000   // 172 blt X_SHIFT_LOOP2	
011010001   // 173 j END_X_SHIFT_LOOP2
// X_SHIFT_LOOP2
100101111   // 174 mra $t4 	
101100000   // 175 inc $zero 	
110100000   // 176 sra $zero 	
101100001   // 177 dec $zero 	
100101110   // 178 mar $t4 	
100110001   // 179 mra $t5 	
101100000   // 180 inc $zero 	
110100001   // 181 sro $zero 	
101100001   // 182 dec $zero 	
100110000   // 183 mar $t5 	
101101010   // 184 inc $t2 	
011001111   // 185 j X_SHIFT_LOOP_CHECK2	
// END_X_SHIFT_LOOP2
100110101   // 186 mra $t7 		
110010000   // 187 addr $t5 		
100111100   // 188 mar $t11 		
100110011   // 189 mra $t6 		
101001110   // 190 addrc $t4 		
100111010   // 191 mar $t10 		
100100001   // 192 mra $zero 		
000001011   // 193 addi 11 		
111111110   // 194 sub $t12		
100100010   // 195 mar $mem		
100100001   // 196 mra $zero	
100101110   // 197 mar $t4 	
000000001   // 198 addi 1 		
100110000   // 199 mar $t5 	
100100001   // 200 mra $zero 	
100101010   // 201 mar $t2 	
// T_SHIFT_LOOP_CHECK2:
100101011   // 202 mra $t2 	
110000011   // 203 sltr $mem 	
001010011   // 204 blt T_SHIFT_LOOP2	
011010100   // 205 j END_T_SHIFT_LOOP2
// T_SHIFT_LOOP2
100110001   // 206 mra $t5 	
010000001   // 207 slli 1 	
100110000   // 208 mar $t5 	
100101111   // 209 mra $t4 	
010100001   // 210 sllo 1		
100101110   // 211 mar $t4 	
101101010   // 212 inc $t2
011010010   // 213 j T_SHIFT_LOOP_CHECK2
// END_T_SHIFT_LOOP2
101001111   // 214 fl $t4
101010001   // 215 fl $t5
100110001   // 216 mra $t5			
101100000   // 217 inc $zero
110000000   // 218 addr $zero 		
101100001   // 219 dec $zero
100110000   // 220 mar $t5
100101111   // 221 mra $t4 		
101000000   // 222 addrc $zero 	
100101110   // 223 mar $t4 
100101001   // 224 mra $t1 	
110010000   // 225 addr $t5 	
100101000   // 226 mar $t1		
100100111   // 227 mra $t0 	
101001110   // 228 addrc $t4 	
100100110   // 229 mar $t0 	
// UPDATE
100100001   // 230 mra $zero
000001001   // 231 addi 9
100100010   // 232 mar $mem		
100110111   // 233 mra $t8 		
100101110   // 234 mar $t4			
101100010   // 235 inc $mem		
100010111   // 236 st $t8
100111001   // 237 mra $t9 		
100110000   // 238 mar $t5 	 	
101100010   // 239 inc $mem		
100011001   // 240 st $t9
100111011   // 241 mra $t10 		
100110010   // 242 mar $t6 		
101100010   // 243 inc $mem		
100011011   // 244 st $t10
100111101   // 245 mra $t11 		
100110100   // 246 mar $t7 		
101100010   // 247 inc $mem		
100011101   // 248 st $t11
// LOOP_DECIDE
101111110   // 249 inc $t12    
100111111   // 250 mra $t12    
001101100   // 251 slti 12     
001000000   // 252 blt FOR_LOOP    
// END
100100001   // 253 mra $zero   
000000101   // 254 addi 5
100100010   // 255 mar $mem
100001111   // 256 st $t4      
101100010   // 257 inc $mem    
100010001   // 258 st $t5      
101100010   // 259 inc $mem    
100000111   // 260 st $t0      
101100010   // 261 inc $mem    
100001001   // 262 st $t1      
111111111   // 263 sus 
