TimeQuest Timing Analyzer report for Calc
Sat Mar 28 17:04:22 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'my_clk'
 14. Slow 1200mV 85C Model Hold: 'my_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'my_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'my_clk'
 28. Slow 1200mV 0C Model Hold: 'my_clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'my_clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'my_clk'
 41. Fast 1200mV 0C Model Hold: 'my_clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'my_clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Calc                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Calc.out.sdc  ; OK     ; Sat Mar 28 17:04:20 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; my_clk     ; Base ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TCLK } ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.37 MHz ; 49.37 MHz       ; my_clk     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; my_clk ; 979.746 ; 0.000            ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; my_clk ; 0.371 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+---------+--------------------------------+
; Clock  ; Slack   ; End Point TNS                  ;
+--------+---------+--------------------------------+
; my_clk ; 499.674 ; 0.000                          ;
+--------+---------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_clk'                                                                                                                       ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 979.746 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 20.219     ;
; 979.920 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 20.043     ;
; 979.921 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 20.042     ;
; 980.149 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 19.814     ;
; 980.239 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 19.724     ;
; 980.448 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 19.520     ;
; 980.612 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 19.356     ;
; 980.837 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 19.128     ;
; 981.008 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 18.957     ;
; 981.234 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 18.731     ;
; 981.250 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 18.715     ;
; 981.408 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 18.555     ;
; 981.409 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 18.554     ;
; 981.548 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 18.417     ;
; 981.637 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 18.326     ;
; 981.727 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 18.236     ;
; 981.936 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 18.032     ;
; 981.992 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 17.972     ;
; 982.100 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 17.868     ;
; 982.325 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 17.640     ;
; 982.496 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 17.469     ;
; 982.738 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 17.227     ;
; 983.036 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 16.929     ;
; 983.310 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 16.654     ;
; 983.480 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 16.484     ;
; 984.077 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 15.888     ;
; 984.251 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 15.712     ;
; 984.252 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 15.711     ;
; 984.480 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 15.483     ;
; 984.570 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 15.393     ;
; 984.779 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 15.189     ;
; 984.798 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 15.166     ;
; 984.943 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 15.025     ;
; 985.168 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 14.797     ;
; 985.339 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 14.626     ;
; 985.429 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 14.535     ;
; 985.581 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 14.384     ;
; 985.879 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 14.086     ;
; 986.323 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 13.641     ;
; 986.452 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 13.513     ;
; 986.626 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 13.337     ;
; 986.627 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 13.336     ;
; 986.855 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 13.108     ;
; 986.917 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 13.047     ;
; 986.945 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 13.018     ;
; 987.154 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 12.814     ;
; 987.318 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 12.650     ;
; 987.461 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 12.503     ;
; 987.543 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 12.422     ;
; 987.641 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 12.323     ;
; 987.714 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 12.251     ;
; 987.956 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 12.009     ;
; 988.102 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 11.863     ;
; 988.254 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 11.711     ;
; 988.276 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 11.687     ;
; 988.277 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 11.686     ;
; 988.505 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 11.458     ;
; 988.595 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 11.368     ;
; 988.698 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 11.266     ;
; 988.804 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 11.164     ;
; 988.949 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 11.015     ;
; 988.968 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 11.000     ;
; 988.990 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 10.974     ;
; 989.193 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 10.772     ;
; 989.364 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 10.601     ;
; 989.606 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 10.359     ;
; 989.760 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 10.204     ;
; 989.904 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 10.061     ;
; 990.016 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 9.948      ;
; 990.038 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.930      ;
; 990.100 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.868      ;
; 990.202 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.766      ;
; 990.235 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 9.730      ;
; 990.264 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.704      ;
; 990.348 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 9.616      ;
; 990.409 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 9.554      ;
; 990.410 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 9.553      ;
; 990.478 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 9.486      ;
; 990.563 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.405      ;
; 990.638 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 9.325      ;
; 990.727 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.047     ; 9.241      ;
; 990.728 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.052     ; 9.235      ;
; 991.326 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 8.639      ;
; 991.495 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 8.470      ;
; 991.497 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 8.468      ;
; 991.545 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 8.419      ;
; 991.607 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 8.357      ;
; 991.666 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 8.298      ;
; 991.739 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 8.226      ;
; 991.792 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 8.172      ;
; 991.813 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 8.152      ;
; 992.037 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 7.928      ;
; 992.057 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 7.907      ;
; 992.070 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 7.894      ;
; 992.135 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 7.829      ;
; 992.230 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 7.735      ;
; 992.263 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 7.702      ;
; 992.325 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 7.640      ;
; 992.384 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.051     ; 7.580      ;
; 992.425 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.050     ; 7.540      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_clk'                                                                                                                       ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.371 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.477 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.697      ;
; 0.478 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.698      ;
; 0.487 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.706      ;
; 0.487 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.706      ;
; 0.519 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.738      ;
; 0.551 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.771      ;
; 0.555 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.775      ;
; 0.559 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.779      ;
; 0.562 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.783      ;
; 0.565 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.785      ;
; 0.565 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.784      ;
; 0.572 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.794      ;
; 0.883 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.099      ;
; 0.884 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.100      ;
; 0.969 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.182      ;
; 0.984 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 1.206      ;
; 0.997 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.213      ;
; 1.185 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.398      ;
; 1.225 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.077      ; 1.459      ;
; 1.269 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.060      ; 1.486      ;
; 1.272 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.485      ;
; 1.300 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.060      ; 1.517      ;
; 1.307 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.060      ; 1.524      ;
; 1.312 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.527      ;
; 1.331 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.064      ; 1.552      ;
; 1.382 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.064      ; 1.603      ;
; 1.397 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.064      ; 1.618      ;
; 1.448 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.674      ;
; 1.450 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.676      ;
; 1.489 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.060      ; 1.706      ;
; 1.618 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 1.841      ;
; 1.620 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 1.843      ;
; 1.623 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 1.846      ;
; 1.630 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.856      ;
; 1.636 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.862      ;
; 1.639 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.865      ;
; 1.641 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.867      ;
; 1.642 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.868      ;
; 1.643 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.869      ;
; 1.644 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.870      ;
; 1.646 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.872      ;
; 1.646 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.872      ;
; 1.654 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.060      ; 1.871      ;
; 1.662 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 1.897      ;
; 1.662 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 1.897      ;
; 1.663 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 1.898      ;
; 1.666 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 1.901      ;
; 1.706 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.926      ;
; 1.802 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.025      ;
; 1.814 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.037      ;
; 1.814 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.037      ;
; 1.844 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.073      ; 2.074      ;
; 1.850 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.069      ;
; 1.852 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.071      ;
; 1.859 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 2.094      ;
; 1.859 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 2.094      ;
; 1.871 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 2.106      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.872 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 2.095      ;
; 1.874 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.078      ; 2.109      ;
; 1.896 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 2.116      ;
; 1.897 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 2.117      ;
; 1.915 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.077      ; 2.149      ;
; 1.921 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 2.143      ;
; 1.921 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 2.143      ;
; 1.921 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 2.143      ;
; 1.921 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 2.143      ;
; 1.921 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.065      ; 2.143      ;
; 1.999 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.077      ; 2.233      ;
; 2.020 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 2.236      ;
; 2.022 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 2.237      ;
; 2.022 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 2.238      ;
; 2.025 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 2.241      ;
; 2.032 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.251      ;
; 2.038 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.257      ;
; 2.041 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.260      ;
; 2.043 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.262      ;
; 2.044 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.263      ;
; 2.045 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 2.264      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_clk'                                                                     ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.674 ; 499.858      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.835 ; 499.835      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~inputclkctrl|inclk[0]            ;
; 499.835 ; 499.835      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~input|o                          ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[7]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[8]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[9]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[10]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[11]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[8]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[9]|clk                   ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_DR|clk             ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_capture|clk        ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_idle|clk           ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_shift|clk          ;
; 499.836 ; 499.836      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_update|clk         ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[6]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.762  ; 2.263  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 20.315 ; 20.955 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 20.182 ; 20.588 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -1.364 ; -1.842 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -2.214 ; -2.690 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -1.295 ; -1.788 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 5.974 ; 5.987 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 5.777 ; 5.788 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 55.27 MHz ; 55.27 MHz       ; my_clk     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; my_clk ; 981.907 ; 0.000           ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; my_clk ; 0.337 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+---------+-------------------------------+
; Clock  ; Slack   ; End Point TNS                 ;
+--------+---------+-------------------------------+
; my_clk ; 499.694 ; 0.000                         ;
+--------+---------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_clk'                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 981.907 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 18.064     ;
; 982.027 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 17.943     ;
; 982.028 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 17.942     ;
; 982.226 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 17.744     ;
; 982.313 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 17.657     ;
; 982.522 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 17.453     ;
; 982.688 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 17.287     ;
; 982.868 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 17.103     ;
; 983.023 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 16.948     ;
; 983.217 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 16.754     ;
; 983.251 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 16.720     ;
; 983.337 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 16.633     ;
; 983.338 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 16.632     ;
; 983.478 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 16.493     ;
; 983.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 16.434     ;
; 983.623 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 16.347     ;
; 983.832 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 16.143     ;
; 983.890 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 16.080     ;
; 983.998 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 15.977     ;
; 984.178 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 15.793     ;
; 984.333 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 15.638     ;
; 984.561 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 15.410     ;
; 984.788 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 15.183     ;
; 985.084 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 14.886     ;
; 985.200 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 14.770     ;
; 985.750 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 14.221     ;
; 985.870 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 14.100     ;
; 985.871 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 14.099     ;
; 986.069 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 13.901     ;
; 986.156 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 13.814     ;
; 986.365 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 13.610     ;
; 986.394 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 13.576     ;
; 986.531 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 13.444     ;
; 986.711 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 13.260     ;
; 986.866 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 13.105     ;
; 986.997 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 12.973     ;
; 987.094 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 12.877     ;
; 987.321 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 12.650     ;
; 987.733 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 12.237     ;
; 987.876 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 12.095     ;
; 987.996 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.974     ;
; 987.997 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.973     ;
; 988.195 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.775     ;
; 988.282 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.688     ;
; 988.307 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.663     ;
; 988.491 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 11.484     ;
; 988.657 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 11.318     ;
; 988.765 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.205     ;
; 988.837 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 11.134     ;
; 988.927 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 11.043     ;
; 988.992 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 10.979     ;
; 989.220 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 10.751     ;
; 989.359 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 10.612     ;
; 989.447 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 10.524     ;
; 989.479 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 10.491     ;
; 989.480 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 10.490     ;
; 989.678 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 10.292     ;
; 989.765 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 10.205     ;
; 989.859 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 10.111     ;
; 989.974 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 10.001     ;
; 990.075 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 9.895      ;
; 990.140 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 9.835      ;
; 990.150 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 9.820      ;
; 990.320 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 9.651      ;
; 990.475 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 9.496      ;
; 990.703 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 9.268      ;
; 990.840 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 9.130      ;
; 990.930 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 9.041      ;
; 991.019 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.956      ;
; 991.053 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.917      ;
; 991.065 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.910      ;
; 991.190 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 8.781      ;
; 991.201 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.774      ;
; 991.231 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.744      ;
; 991.310 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.660      ;
; 991.311 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.659      ;
; 991.342 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.628      ;
; 991.437 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.538      ;
; 991.460 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.510      ;
; 991.509 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.461      ;
; 991.596 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 8.374      ;
; 991.619 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.040     ; 8.356      ;
; 992.151 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.820      ;
; 992.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.665      ;
; 992.322 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.649      ;
; 992.413 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.557      ;
; 992.431 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.539      ;
; 992.534 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.437      ;
; 992.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.434      ;
; 992.608 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.362      ;
; 992.641 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.330      ;
; 992.761 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.210      ;
; 992.831 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.139      ;
; 992.858 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.112      ;
; 992.966 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 7.004      ;
; 992.970 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 7.001      ;
; 993.054 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 6.917      ;
; 993.075 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 6.895      ;
; 993.114 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.044     ; 6.857      ;
; 993.162 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.045     ; 6.808      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_clk'                                                                                                                        ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.536      ;
; 0.338 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.537      ;
; 0.432 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.631      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.638      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.638      ;
; 0.472 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.671      ;
; 0.496 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.695      ;
; 0.500 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.700      ;
; 0.504 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.704      ;
; 0.508 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.706      ;
; 0.510 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.709      ;
; 0.513 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.715      ;
; 0.518 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 0.716      ;
; 0.809 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.005      ;
; 0.809 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.005      ;
; 0.888 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.049      ; 1.081      ;
; 0.902 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.057      ; 1.103      ;
; 0.916 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.112      ;
; 1.091 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.049      ; 1.284      ;
; 1.129 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.068      ; 1.341      ;
; 1.166 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.362      ;
; 1.172 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.049      ; 1.365      ;
; 1.193 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.389      ;
; 1.198 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.394      ;
; 1.199 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 1.394      ;
; 1.216 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.057      ; 1.417      ;
; 1.267 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.057      ; 1.468      ;
; 1.277 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.057      ; 1.478      ;
; 1.325 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.531      ;
; 1.327 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.533      ;
; 1.364 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.560      ;
; 1.475 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.678      ;
; 1.477 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.680      ;
; 1.480 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.683      ;
; 1.484 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.690      ;
; 1.490 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.696      ;
; 1.494 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.700      ;
; 1.497 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.703      ;
; 1.498 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.704      ;
; 1.499 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.705      ;
; 1.500 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.706      ;
; 1.501 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.707      ;
; 1.502 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.708      ;
; 1.510 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.706      ;
; 1.518 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.731      ;
; 1.518 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.731      ;
; 1.521 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.734      ;
; 1.524 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.737      ;
; 1.549 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.749      ;
; 1.638 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.841      ;
; 1.651 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.854      ;
; 1.651 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.854      ;
; 1.680 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.064      ; 1.888      ;
; 1.697 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.896      ;
; 1.698 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.911      ;
; 1.698 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.911      ;
; 1.699 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.898      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.704 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.907      ;
; 1.706 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.919      ;
; 1.710 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.069      ; 1.923      ;
; 1.711 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.068      ; 1.923      ;
; 1.724 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.924      ;
; 1.725 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.925      ;
; 1.748 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.950      ;
; 1.748 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.950      ;
; 1.748 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.950      ;
; 1.748 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.950      ;
; 1.748 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.950      ;
; 1.786 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.068      ; 1.998      ;
; 1.847 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 2.043      ;
; 1.849 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 2.045      ;
; 1.852 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 2.048      ;
; 1.856 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.055      ;
; 1.862 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 2.057      ;
; 1.862 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.061      ;
; 1.866 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.065      ;
; 1.869 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.068      ;
; 1.870 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.069      ;
; 1.871 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 2.070      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_clk'                                                                      ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[7]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[6]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[0]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[1]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[2]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[3]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[4]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[5]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[6]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[7]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_shift|clk          ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[8]|clk                   ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[9]|clk                   ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[10]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[11]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.855 ; 499.855      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.517  ; 1.896  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 18.152 ; 18.588 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 17.965 ; 18.331 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -1.164 ; -1.527 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.935 ; -2.312 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -1.105 ; -1.480 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 5.344 ; 5.337 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 5.156 ; 5.148 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; my_clk ; 988.546 ; 0.000           ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; my_clk ; 0.192 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+---------+-------------------------------+
; Clock  ; Slack   ; End Point TNS                 ;
+--------+---------+-------------------------------+
; my_clk ; 499.444 ; 0.000                         ;
+--------+---------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_clk'                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 988.546 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 11.434     ;
; 988.721 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 11.259     ;
; 988.722 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 11.258     ;
; 988.850 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 11.130     ;
; 988.860 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 11.120     ;
; 988.989 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 10.996     ;
; 989.055 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 10.930     ;
; 989.217 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.763     ;
; 989.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.661     ;
; 989.355 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.625     ;
; 989.452 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.528     ;
; 989.530 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.450     ;
; 989.531 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.449     ;
; 989.616 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.364     ;
; 989.659 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.321     ;
; 989.669 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 10.311     ;
; 989.798 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 10.187     ;
; 989.864 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 10.121     ;
; 989.869 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 10.110     ;
; 990.026 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 9.954      ;
; 990.128 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 9.852      ;
; 990.261 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 9.719      ;
; 990.425 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 9.555      ;
; 990.653 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 9.326      ;
; 990.678 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 9.301      ;
; 990.968 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 9.012      ;
; 991.143 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.837      ;
; 991.144 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.836      ;
; 991.272 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.708      ;
; 991.282 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.698      ;
; 991.411 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 8.574      ;
; 991.462 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 8.517      ;
; 991.477 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 8.508      ;
; 991.639 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.341      ;
; 991.741 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.239      ;
; 991.764 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 8.215      ;
; 991.874 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 8.106      ;
; 992.038 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.942      ;
; 992.291 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 7.688      ;
; 992.315 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.665      ;
; 992.490 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.490      ;
; 992.491 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.489      ;
; 992.573 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 7.406      ;
; 992.619 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.361      ;
; 992.629 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 7.351      ;
; 992.758 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 7.227      ;
; 992.824 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 7.161      ;
; 992.872 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 7.107      ;
; 992.986 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.994      ;
; 993.075 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 6.904      ;
; 993.088 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.892      ;
; 993.221 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.759      ;
; 993.228 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.752      ;
; 993.385 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.595      ;
; 993.403 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.577      ;
; 993.404 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.576      ;
; 993.532 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.448      ;
; 993.542 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.438      ;
; 993.638 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 6.341      ;
; 993.671 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 6.314      ;
; 993.681 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 6.298      ;
; 993.737 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 6.248      ;
; 993.747 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 6.232      ;
; 993.899 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 6.081      ;
; 994.001 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.979      ;
; 994.134 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.846      ;
; 994.179 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.806      ;
; 994.181 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.804      ;
; 994.186 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 5.793      ;
; 994.245 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.740      ;
; 994.247 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.738      ;
; 994.298 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.682      ;
; 994.365 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.615      ;
; 994.422 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 5.557      ;
; 994.433 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.552      ;
; 994.499 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.022     ; 5.486      ;
; 994.540 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.440      ;
; 994.541 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.439      ;
; 994.551 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 5.428      ;
; 994.556 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 5.423      ;
; 994.669 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.311      ;
; 994.679 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 5.301      ;
; 995.036 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.944      ;
; 995.042 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.937      ;
; 995.044 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.935      ;
; 995.071 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.909      ;
; 995.138 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.842      ;
; 995.245 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.735      ;
; 995.271 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.709      ;
; 995.294 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.685      ;
; 995.296 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.683      ;
; 995.335 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.644      ;
; 995.435 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.545      ;
; 995.479 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.501      ;
; 995.481 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.498      ;
; 995.481 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.499      ;
; 995.516 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.463      ;
; 995.533 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.028     ; 4.446      ;
; 995.552 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.428      ;
; 995.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.027     ; 4.406      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_clk'                                                                                                                        ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.313      ;
; 0.252 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.373      ;
; 0.254 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.375      ;
; 0.257 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.379      ;
; 0.266 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.387      ;
; 0.293 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.414      ;
; 0.297 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.428      ;
; 0.472 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.591      ;
; 0.472 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.591      ;
; 0.524 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.039      ; 0.647      ;
; 0.530 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.030      ; 0.644      ;
; 0.533 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.652      ;
; 0.650 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.030      ; 0.764      ;
; 0.657 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 0.792      ;
; 0.692 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.030      ; 0.806      ;
; 0.694 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 0.812      ;
; 0.696 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 0.814      ;
; 0.698 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.041      ; 0.823      ;
; 0.708 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 0.826      ;
; 0.711 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 0.829      ;
; 0.734 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.041      ; 0.859      ;
; 0.737 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.041      ; 0.862      ;
; 0.783 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 0.912      ;
; 0.784 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 0.913      ;
; 0.802 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 0.920      ;
; 0.854 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 0.981      ;
; 0.856 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 0.983      ;
; 0.857 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 0.984      ;
; 0.884 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.013      ;
; 0.889 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.018      ;
; 0.891 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.020      ;
; 0.894 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.023      ;
; 0.895 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 1.013      ;
; 0.895 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.024      ;
; 0.896 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.032      ;
; 0.896 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.032      ;
; 0.896 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.025      ;
; 0.897 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.026      ;
; 0.898 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.034      ;
; 0.899 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.028      ;
; 0.900 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.045      ; 1.029      ;
; 0.901 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.037      ;
; 0.909 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.031      ;
; 0.958 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.085      ;
; 0.965 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.092      ;
; 0.967 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.094      ;
; 0.992 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.047      ; 1.123      ;
; 1.003 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.139      ;
; 1.004 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.140      ;
; 1.010 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.131      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_idle    ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.043      ; 1.138      ;
; 1.011 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.147      ;
; 1.011 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.132      ;
; 1.014 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.052      ; 1.150      ;
; 1.016 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.138      ;
; 1.017 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.139      ;
; 1.026 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.042      ; 1.152      ;
; 1.026 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.042      ; 1.152      ;
; 1.026 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.042      ; 1.152      ;
; 1.026 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.042      ; 1.152      ;
; 1.026 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.042      ; 1.152      ;
; 1.057 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 1.192      ;
; 1.081 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.200      ;
; 1.083 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.202      ;
; 1.084 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.203      ;
; 1.088 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.034      ; 1.206      ;
; 1.103 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 1.238      ;
; 1.111 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.232      ;
; 1.116 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.237      ;
; 1.118 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.239      ;
; 1.118 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.051      ; 1.253      ;
; 1.121 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.242      ;
; 1.122 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 1.243      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_clk'                                                                      ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.444 ; 499.628      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.444 ; 499.628      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.444 ; 499.628      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.444 ; 499.628      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.621 ; 499.621      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~inputclkctrl|inclk[0]            ;
; 499.621 ; 499.621      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~input|o                          ;
; 499.624 ; 499.624      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_DR|clk             ;
; 499.624 ; 499.624      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_capture|clk        ;
; 499.624 ; 499.624      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_idle|clk           ;
; 499.624 ; 499.624      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_update|clk         ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[6]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[7]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[8]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[9]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[10]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[11]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[8]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[9]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[0]|clk                  ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 0.979  ; 1.633  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 11.367 ; 12.209 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 11.405 ; 11.899 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -0.755 ; -1.391 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.280 ; -1.867 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -0.710 ; -1.348 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 3.509 ; 3.570 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 3.391 ; 3.450 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; 979.746 ; 0.192 ; N/A      ; N/A     ; 499.444             ;
;  my_clk          ; 979.746 ; 0.192 ; N/A      ; N/A     ; 499.444             ;
; Design-wide TNS  ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  my_clk          ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.762  ; 2.263  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 20.315 ; 20.955 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 20.182 ; 20.588 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -0.755 ; -1.391 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.280 ; -1.867 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -0.710 ; -1.348 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 5.974 ; 5.987 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDO       ; my_clk     ; 3.391 ; 3.450 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TDO           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TMS                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TDI                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; my_clk     ; my_clk   ; 2854313  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; my_clk     ; my_clk   ; 2854313  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Mar 28 17:04:19 2015
Info: Command: quartus_sta Calc -c Calc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Info (332104): Reading SDC File: 'Calc.out.sdc'
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 979.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   979.746               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.371               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.674
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.674               0.000 my_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 981.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   981.907               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.694               0.000 my_clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 988.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   988.546               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.444               0.000 my_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 641 megabytes
    Info: Processing ended: Sat Mar 28 17:04:22 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


