n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 105.453;
av .compile_point_starttime_stamp "Wed Jun  5 19:50:23 2024";
av .compile_point_endtime_stamp "Wed Jun  5 19:52:08 2024";
av .compile_point_realtime_used 105.333;
