TimeQuest Timing Analyzer report for ultrasonic
Sat Jul 23 17:21:22 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'master_clock'
 12. Slow Model Setup: 'clock_divider:clock_divider_10MHz|clock_slow'
 13. Slow Model Hold: 'master_clock'
 14. Slow Model Hold: 'clock_divider:clock_divider_10MHz|clock_slow'
 15. Slow Model Minimum Pulse Width: 'master_clock'
 16. Slow Model Minimum Pulse Width: 'clock_divider:clock_divider_10MHz|clock_slow'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'master_clock'
 27. Fast Model Setup: 'clock_divider:clock_divider_10MHz|clock_slow'
 28. Fast Model Hold: 'master_clock'
 29. Fast Model Hold: 'clock_divider:clock_divider_10MHz|clock_slow'
 30. Fast Model Minimum Pulse Width: 'master_clock'
 31. Fast Model Minimum Pulse Width: 'clock_divider:clock_divider_10MHz|clock_slow'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ultrasonic                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; clock_divider:clock_divider_10MHz|clock_slow ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clock_divider_10MHz|clock_slow } ;
; master_clock                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { master_clock }                                 ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 199.88 MHz ; 199.88 MHz      ; master_clock                                 ;      ;
; 302.39 MHz ; 302.39 MHz      ; clock_divider:clock_divider_10MHz|clock_slow ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -4.003 ; -1229.179     ;
; clock_divider:clock_divider_10MHz|clock_slow ; -2.701 ; -839.776      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -2.538 ; -2.538        ;
; clock_divider:clock_divider_10MHz|clock_slow ; 0.499  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -1.941 ; -539.149      ;
; clock_divider:clock_divider_10MHz|clock_slow ; -0.742 ; -626.248      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'master_clock'                                                                                                  ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][6] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][0] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][1] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][2] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][3] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][4] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -4.003 ; transducer_counter[4] ; phase_shift_buffer[13][5] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 5.047      ;
; -3.934 ; transducer_counter[2] ; phase_shift_buffer[38][5] ; master_clock ; master_clock ; 1.000        ; 0.009      ; 4.983      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][6] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][0] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][1] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][2] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][3] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][4] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.917 ; transducer_counter[2] ; phase_shift_buffer[12][5] ; master_clock ; master_clock ; 1.000        ; -0.021     ; 4.936      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][6] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][0] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][1] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][2] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][3] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][4] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.899 ; transducer_counter[0] ; phase_shift_buffer[15][5] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.933      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][6]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][0]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][1]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][2]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][3]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][4]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.802 ; transducer_counter[4] ; phase_shift_buffer[4][5]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.843      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][6] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][0] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][1] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][2] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][3] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][4] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.797 ; transducer_counter[4] ; phase_shift_buffer[41][5] ; master_clock ; master_clock ; 1.000        ; -0.023     ; 4.814      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][6] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][0] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][1] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][2] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][3] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][4] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.794 ; transducer_counter[4] ; phase_shift_buffer[46][5] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.823      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][6] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][0] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][1] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][2] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][3] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][4] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.752 ; transducer_counter[4] ; phase_shift_buffer[32][5] ; master_clock ; master_clock ; 1.000        ; -0.029     ; 4.763      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][6] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][0] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][1] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][2] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][3] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][4] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.722 ; transducer_counter[0] ; phase_shift_buffer[13][5] ; master_clock ; master_clock ; 1.000        ; 0.004      ; 4.766      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][6]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][0]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][1]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][2]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][3]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][4]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.708 ; transducer_counter[2] ; phase_shift_buffer[4][5]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.749      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][6] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][0] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][1] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][2] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][3] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][4] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.693 ; transducer_counter[2] ; phase_shift_buffer[42][5] ; master_clock ; master_clock ; 1.000        ; -0.009     ; 4.724      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][6] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][0] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][1] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][2] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][3] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][4] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.689 ; transducer_counter[3] ; phase_shift_buffer[15][5] ; master_clock ; master_clock ; 1.000        ; -0.006     ; 4.723      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][6] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][0] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][1] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][2] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][3] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][4] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.688 ; transducer_counter[2] ; phase_shift_buffer[23][5] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.717      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][6] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][0] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][1] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][2] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][3] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][4] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[2] ; phase_shift_buffer[39][5] ; master_clock ; master_clock ; 1.000        ; 0.002      ; 4.728      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][6]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][0]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][1]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][2]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][3]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][4]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[0] ; phase_shift_buffer[4][5]  ; master_clock ; master_clock ; 1.000        ; 0.001      ; 4.727      ;
; -3.686 ; transducer_counter[3] ; phase_shift_buffer[46][6] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 4.715      ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                                                  ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                    ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.701 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.584      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.683 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.130     ; 3.593      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.447 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.141     ; 3.346      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.441 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.147     ; 3.334      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.435 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.148     ; 3.327      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.434 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.151     ; 3.323      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.424 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.142     ; 3.322      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.415 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.154     ; 3.301      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[0]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[1]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[2]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[3]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[4]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[5]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[6]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.413 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.159     ; 3.294      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.167     ; 3.272      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.394 ; apply_shift_all~reg0 ; phase_generator:transducers[33]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.137     ; 3.297      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.389 ; apply_shift_all~reg0 ; phase_generator:transducers[16]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.157     ; 3.272      ;
; -2.388 ; apply_shift_all~reg0 ; phase_generator:transducers[25]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.149     ; 3.279      ;
; -2.388 ; apply_shift_all~reg0 ; phase_generator:transducers[25]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.149     ; 3.279      ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'master_clock'                                                                                                                                                                             ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+
; -2.538 ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 2.733      ; 0.805      ;
; -2.038 ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; -0.500       ; 2.733      ; 0.805      ;
; 0.499  ; clock_divider:clock_divider_10MHz|counter[0] ; clock_divider:clock_divider_10MHz|counter[0] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; clock_divider:clock_divider_10MHz|counter[1] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[2] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; apply_shift_all~reg0                         ; apply_shift_all~reg0                         ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.805      ;
; 0.760  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[0] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.066      ;
; 0.763  ; clock_divider:clock_divider_10MHz|counter[0] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.069      ;
; 0.765  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.071      ;
; 1.098  ; spi_slave:spi|done_q                         ; SPI_data_done_d1                             ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.146      ; 1.550      ;
; 1.110  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.416      ;
; 1.180  ; clock_divider:clock_divider_10MHz|counter[1] ; clock_divider:clock_divider_10MHz|counter[2] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.486      ;
; 1.192  ; transducer_counter[4]                        ; transducer_counter[4]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.498      ;
; 1.215  ; transducer_counter[2]                        ; transducer_counter[2]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.521      ;
; 1.262  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[49][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.151      ; 1.719      ;
; 1.263  ; transducer_counter[5]                        ; transducer_counter[5]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.569      ;
; 1.265  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[49][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.151      ; 1.722      ;
; 1.268  ; transducer_counter[3]                        ; transducer_counter[3]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.574      ;
; 1.280  ; transducer_counter[0]                        ; transducer_counter[0]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.586      ;
; 1.281  ; transducer_counter[1]                        ; transducer_counter[1]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.587      ;
; 1.284  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[48][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.742      ;
; 1.287  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[2][0]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.745      ;
; 1.299  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[10][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.746      ;
; 1.299  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[26][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.746      ;
; 1.300  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[49][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.746      ;
; 1.300  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[49][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.746      ;
; 1.311  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[10][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.758      ;
; 1.311  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[26][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.758      ;
; 1.318  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[49][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.764      ;
; 1.334  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[23][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.780      ;
; 1.338  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[17][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 1.797      ;
; 1.338  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[17][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 1.797      ;
; 1.338  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[25][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.146      ; 1.790      ;
; 1.339  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[10][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.786      ;
; 1.339  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[26][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.786      ;
; 1.344  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[42][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.142      ; 1.792      ;
; 1.345  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[38][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.160      ; 1.811      ;
; 1.347  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[38][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.162      ; 1.815      ;
; 1.351  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[38][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.162      ; 1.819      ;
; 1.354  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[17][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 1.813      ;
; 1.364  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[38][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.162      ; 1.832      ;
; 1.366  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[7][3]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.158      ; 1.830      ;
; 1.377  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[12][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.130      ; 1.813      ;
; 1.381  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[18][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.132      ; 1.819      ;
; 1.385  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[24][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.133      ; 1.824      ;
; 1.387  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[18][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.132      ; 1.825      ;
; 1.397  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[41][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.128      ; 1.831      ;
; 1.399  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[23][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.845      ;
; 1.409  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[43][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.148      ; 1.863      ;
; 1.413  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[41][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.128      ; 1.847      ;
; 1.421  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[36][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.142      ; 1.869      ;
; 1.422  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[10][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.869      ;
; 1.422  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[26][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.869      ;
; 1.445  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[48][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.903      ;
; 1.446  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[2][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.904      ;
; 1.446  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[17][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 1.905      ;
; 1.454  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[2][3]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.912      ;
; 1.454  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[2][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.912      ;
; 1.454  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[36][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.142      ; 1.902      ;
; 1.454  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[48][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.912      ;
; 1.454  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[48][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.912      ;
; 1.455  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[2][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.913      ;
; 1.455  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[48][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.913      ;
; 1.458  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[23][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.140      ; 1.904      ;
; 1.463  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[2][2]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.921      ;
; 1.465  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[48][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.923      ;
; 1.468  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[43][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.148      ; 1.922      ;
; 1.476  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[25][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.146      ; 1.928      ;
; 1.480  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[2][1]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.938      ;
; 1.480  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[26][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.927      ;
; 1.480  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[48][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.152      ; 1.938      ;
; 1.482  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[10][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.929      ;
; 1.486  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[10][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.933      ;
; 1.487  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[26][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.141      ; 1.934      ;
; 1.500  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[41][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.128      ; 1.934      ;
; 1.515  ; clock_divider:clock_divider_10MHz|counter[0] ; clock_divider:clock_divider_10MHz|counter[2] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.821      ;
; 1.528  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[25][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.146      ; 1.980      ;
; 1.530  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[24][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.133      ; 1.969      ;
; 1.539  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[25][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.146      ; 1.991      ;
; 1.611  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[6][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 2.070      ;
; 1.624  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[6][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 2.083      ;
; 1.639  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[13][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.100      ;
; 1.647  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[6][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 2.106      ;
; 1.661  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[49][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.122      ;
; 1.662  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[38][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.162      ; 2.130      ;
; 1.664  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[20][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.165      ; 2.135      ;
; 1.665  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[38][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.162      ; 2.133      ;
; 1.667  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[22][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.128      ;
; 1.669  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[13][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.130      ;
; 1.671  ; transducer_counter[4]                        ; transducer_counter[5]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 1.977      ;
; 1.678  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[13][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.139      ;
; 1.681  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[21][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.160      ; 2.147      ;
; 1.684  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[37][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.163      ; 2.153      ;
; 1.686  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[22][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.147      ;
; 1.687  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[13][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.155      ; 2.148      ;
; 1.695  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[6][1]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 2.154      ;
; 1.696  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[18][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.132      ; 2.134      ;
; 1.696  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[34][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.166      ; 2.168      ;
; 1.697  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[6][2]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.153      ; 2.156      ;
; 1.700  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[1][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.135      ; 2.141      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                                                                                                        ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.499 ; spi_slave:spi|bit_ct_q[0]                  ; spi_slave:spi|bit_ct_q[0]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_slave:spi|bit_ct_q[1]                  ; spi_slave:spi|bit_ct_q[1]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_slave:spi|bit_ct_q[2]                  ; spi_slave:spi|bit_ct_q[2]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; spi_slave:spi|data_q[5]                    ; spi_slave:spi|dout_q[6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.039      ;
; 0.741 ; phase_generator:transducers[41]|counter[6] ; phase_generator:transducers[41]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; phase_generator:transducers[49]|counter[6] ; phase_generator:transducers[49]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; phase_generator:transducers[8]|counter[6]  ; phase_generator:transducers[8]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; phase_generator:transducers[18]|counter[6] ; phase_generator:transducers[18]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; phase_generator:transducers[19]|counter[6] ; phase_generator:transducers[19]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; phase_generator:transducers[46]|counter[6] ; phase_generator:transducers[46]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; phase_generator:transducers[31]|counter[6] ; phase_generator:transducers[31]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; phase_generator:transducers[14]|counter[6] ; phase_generator:transducers[14]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[16]|counter[6] ; phase_generator:transducers[16]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[18]|counter[6] ; phase_generator:transducers[18]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[31]|counter[6] ; phase_generator:transducers[31]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[43]|counter[6] ; phase_generator:transducers[43]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[45]|counter[6] ; phase_generator:transducers[45]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[16]|counter[6] ; phase_generator:transducers[16]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; phase_generator:transducers[43]|counter[6] ; phase_generator:transducers[43]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; spi_slave:spi|data_q[3]                    ; spi_slave:spi|dout_q[4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; phase_generator:transducers[8]|counter[6]  ; phase_generator:transducers[8]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; phase_generator:transducers[19]|counter[6] ; phase_generator:transducers[19]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; phase_generator:transducers[46]|counter[6] ; phase_generator:transducers[46]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; phase_generator:transducers[14]|counter[6] ; phase_generator:transducers[14]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; phase_generator:transducers[45]|counter[6] ; phase_generator:transducers[45]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; phase_generator:transducers[26]|counter[6] ; phase_generator:transducers[26]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; phase_generator:transducers[40]|counter[6] ; phase_generator:transducers[40]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; phase_generator:transducers[0]|counter[6]  ; phase_generator:transducers[0]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; phase_generator:transducers[23]|counter[6] ; phase_generator:transducers[23]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; phase_generator:transducers[6]|counter[6]  ; phase_generator:transducers[6]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; phase_generator:transducers[1]|counter[6]  ; phase_generator:transducers[1]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; phase_generator:transducers[9]|counter[6]  ; phase_generator:transducers[9]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; phase_generator:transducers[22]|counter[6] ; phase_generator:transducers[22]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; spi_slave:spi|data_q[3]                    ; spi_slave:spi|data_q[4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[0]|counter[6]  ; phase_generator:transducers[0]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[1]|counter[6]  ; phase_generator:transducers[1]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[7]|counter[6]  ; phase_generator:transducers[7]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[9]|counter[6]  ; phase_generator:transducers[9]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[11]|counter[6] ; phase_generator:transducers[11]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[15]|counter[6] ; phase_generator:transducers[15]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[22]|counter[6] ; phase_generator:transducers[22]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[23]|counter[6] ; phase_generator:transducers[23]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[26]|counter[6] ; phase_generator:transducers[26]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[27]|counter[6] ; phase_generator:transducers[27]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[40]|counter[6] ; phase_generator:transducers[40]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[47]|counter[6] ; phase_generator:transducers[47]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; phase_generator:transducers[11]|counter[6] ; phase_generator:transducers[11]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; phase_generator:transducers[2]|counter[6]  ; phase_generator:transducers[2]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; phase_generator:transducers[13]|counter[6] ; phase_generator:transducers[13]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; phase_generator:transducers[32]|counter[6] ; phase_generator:transducers[32]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; phase_generator:transducers[5]|counter[6]  ; phase_generator:transducers[5]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; phase_generator:transducers[10]|counter[6] ; phase_generator:transducers[10]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; phase_generator:transducers[21]|counter[6] ; phase_generator:transducers[21]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; phase_generator:transducers[29]|counter[6] ; phase_generator:transducers[29]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; phase_generator:transducers[42]|counter[6] ; phase_generator:transducers[42]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; spi_slave:spi|data_q[0]                    ; spi_slave:spi|data_q[1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; phase_generator:transducers[2]|counter[6]  ; phase_generator:transducers[2]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; phase_generator:transducers[13]|counter[6] ; phase_generator:transducers[13]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; phase_generator:transducers[32]|counter[6] ; phase_generator:transducers[32]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; spi_slave:spi|data_q[1]                    ; spi_slave:spi|data_q[2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; spi_slave:spi|data_q[0]                    ; spi_slave:spi|dout_q[1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.062      ;
; 0.758 ; spi_slave:spi|data_q[1]                    ; spi_slave:spi|dout_q[2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.064      ;
; 0.901 ; spi_slave:spi|data_q[2]                    ; spi_slave:spi|data_q[3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; spi_slave:spi|data_q[4]                    ; spi_slave:spi|dout_q[5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; spi_slave:spi|data_q[4]                    ; spi_slave:spi|data_q[5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; spi_slave:spi|data_q[2]                    ; spi_slave:spi|dout_q[3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.209      ;
; 0.920 ; phase_generator:transducers[48]|counter[6] ; phase_generator:transducers[48]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.226      ;
; 0.924 ; phase_generator:transducers[35]|counter[6] ; phase_generator:transducers[35]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.230      ;
; 0.930 ; phase_generator:transducers[4]|counter[6]  ; phase_generator:transducers[4]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.236      ;
; 0.930 ; phase_generator:transducers[30]|counter[6] ; phase_generator:transducers[30]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.236      ;
; 0.930 ; phase_generator:transducers[33]|counter[6] ; phase_generator:transducers[33]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.236      ;
; 0.930 ; phase_generator:transducers[38]|counter[6] ; phase_generator:transducers[38]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.236      ;
; 0.931 ; phase_generator:transducers[20]|counter[6] ; phase_generator:transducers[20]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.237      ;
; 0.931 ; phase_generator:transducers[36]|counter[6] ; phase_generator:transducers[36]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.237      ;
; 0.932 ; phase_generator:transducers[28]|counter[6] ; phase_generator:transducers[28]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.238      ;
; 0.933 ; phase_generator:transducers[39]|counter[6] ; phase_generator:transducers[39]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.239      ;
; 0.959 ; phase_generator:transducers[10]|counter[6] ; phase_generator:transducers[10]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 1.264      ;
; 0.962 ; phase_generator:transducers[34]|counter[6] ; phase_generator:transducers[34]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.268      ;
; 0.979 ; phase_generator:transducers[17]|counter[6] ; phase_generator:transducers[17]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.285      ;
; 1.039 ; phase_generator:transducers[7]|counter[6]  ; phase_generator:transducers[7]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 1.344      ;
; 1.040 ; phase_generator:transducers[27]|counter[6] ; phase_generator:transducers[27]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.001      ; 1.347      ;
; 1.040 ; phase_generator:transducers[29]|counter[6] ; phase_generator:transducers[29]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.002      ; 1.348      ;
; 1.043 ; phase_shift_buffer[25][6]                  ; phase_generator:transducers[25]|counter[6] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.203      ;
; 1.046 ; phase_shift_buffer[3][3]                   ; phase_generator:transducers[3]|counter[3]  ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.206      ;
; 1.046 ; phase_generator:transducers[15]|counter[6] ; phase_generator:transducers[15]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 1.351      ;
; 1.046 ; phase_generator:transducers[37]|counter[6] ; phase_generator:transducers[37]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.001      ; 1.353      ;
; 1.047 ; phase_shift_buffer[3][2]                   ; phase_generator:transducers[3]|counter[2]  ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.207      ;
; 1.048 ; phase_shift_buffer[6][1]                   ; phase_generator:transducers[6]|counter[1]  ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_shift_buffer[11][0]                  ; phase_generator:transducers[11]|counter[0] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_shift_buffer[11][4]                  ; phase_generator:transducers[11]|counter[4] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_shift_buffer[18][1]                  ; phase_generator:transducers[18]|counter[1] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_shift_buffer[21][0]                  ; phase_generator:transducers[21]|counter[0] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_shift_buffer[43][0]                  ; phase_generator:transducers[43]|counter[0] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.208      ;
; 1.048 ; phase_generator:transducers[41]|counter[6] ; phase_generator:transducers[41]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.002      ; 1.356      ;
; 1.049 ; phase_shift_buffer[12][2]                  ; phase_generator:transducers[12]|counter[2] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.209      ;
; 1.049 ; phase_shift_buffer[13][5]                  ; phase_generator:transducers[13]|counter[5] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.209      ;
; 1.049 ; phase_shift_buffer[23][6]                  ; phase_generator:transducers[23]|counter[6] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.209      ;
; 1.049 ; phase_shift_buffer[42][5]                  ; phase_generator:transducers[42]|counter[5] ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.209      ;
; 1.049 ; phase_generator:transducers[3]|counter[6]  ; phase_generator:transducers[3]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 1.355      ;
; 1.050 ; phase_shift_buffer[1][3]                   ; phase_generator:transducers[1]|counter[3]  ; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.146     ; 1.210      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'master_clock'                                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; master_clock ; Rise       ; master_clock                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; SPI_data_done_d1                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; SPI_data_done_d1                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; apply_shift_all~reg0                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; apply_shift_all~reg0                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][4]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][5]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][6]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[15][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[15][0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[15][1]                    ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|clock_out   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|clock_out   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|clock_out  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|counter[0] ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; 5.457 ; 5.457 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; 5.233 ; 5.233 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; 5.178 ; 5.178 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; 7.105 ; 7.105 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; -5.191 ; -5.191 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; -4.967 ; -4.967 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; -4.912 ; -4.912 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; -5.858 ; -5.858 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 7.538 ; 7.538 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 9.817 ; 9.817 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.062 ; 8.062 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.050 ; 8.050 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.232 ; 9.232 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.453 ; 8.453 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.188 ; 8.188 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.898 ; 8.898 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.780 ; 8.780 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.267 ; 8.267 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.735 ; 8.735 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.817 ; 9.817 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.248 ; 8.248 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.139 ; 8.139 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.000 ; 9.000 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.813 ; 9.813 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.324 ; 9.324 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.031 ; 9.031 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.541 ; 8.541 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.152 ; 8.152 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.660 ; 8.660 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.777 ; 8.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.122 ; 9.122 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.279 ; 8.279 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.786 ; 8.786 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.846 ; 7.846 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.895 ; 7.895 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.504 ; 7.504 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.218 ; 8.218 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.474 ; 7.474 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.211 ; 8.211 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.487 ; 7.487 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.244 ; 8.244 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.217 ; 8.217 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.632 ; 8.632 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.499 ; 7.499 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.857 ; 8.857 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.797 ; 7.797 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.684 ; 7.684 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.171 ; 8.171 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.462 ; 7.462 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.752 ; 7.752 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.864 ; 7.864 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.138 ; 8.138 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.679 ; 7.679 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.107 ; 8.107 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.254 ; 8.254 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.351 ; 7.351 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.749 ; 7.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.942 ; 7.942 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.220 ; 8.220 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.874 ; 7.874 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 8.028 ; 8.028 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 7.538 ; 7.538 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 7.351 ; 7.351 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.062 ; 8.062 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.050 ; 8.050 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.232 ; 9.232 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.453 ; 8.453 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.188 ; 8.188 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.898 ; 8.898 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.780 ; 8.780 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.267 ; 8.267 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.735 ; 8.735 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.817 ; 9.817 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.248 ; 8.248 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.139 ; 8.139 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.000 ; 9.000 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.813 ; 9.813 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.324 ; 9.324 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.031 ; 9.031 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.541 ; 8.541 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.152 ; 8.152 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.660 ; 8.660 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.777 ; 8.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.122 ; 9.122 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.279 ; 8.279 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.786 ; 8.786 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.846 ; 7.846 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.895 ; 7.895 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.504 ; 7.504 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.218 ; 8.218 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.474 ; 7.474 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.211 ; 8.211 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.487 ; 7.487 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.244 ; 8.244 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.217 ; 8.217 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.632 ; 8.632 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.499 ; 7.499 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.857 ; 8.857 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.797 ; 7.797 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.684 ; 7.684 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.171 ; 8.171 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.462 ; 7.462 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.752 ; 7.752 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.864 ; 7.864 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.138 ; 8.138 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.679 ; 7.679 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.107 ; 8.107 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.254 ; 8.254 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.351 ; 7.351 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.749 ; 7.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.942 ; 7.942 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.220 ; 8.220 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.874 ; 7.874 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 8.028 ; 8.028 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -0.716 ; -192.130      ;
; clock_divider:clock_divider_10MHz|clock_slow ; -0.438 ; -113.480      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -1.345 ; -1.345        ;
; clock_divider:clock_divider_10MHz|clock_slow ; 0.215  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; master_clock                                 ; -1.380 ; -363.380      ;
; clock_divider:clock_divider_10MHz|clock_slow ; -0.500 ; -422.000      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'master_clock'                                                                                                  ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][6] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][0] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][1] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][2] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][3] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][4] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.716 ; transducer_counter[0] ; phase_shift_buffer[15][5] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.745      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][6] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][0] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][1] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][2] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][3] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][4] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.692 ; transducer_counter[2] ; phase_shift_buffer[12][5] ; master_clock ; master_clock ; 1.000        ; -0.017     ; 1.707      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][6] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][0] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][1] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][2] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][3] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][4] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.675 ; transducer_counter[4] ; phase_shift_buffer[32][5] ; master_clock ; master_clock ; 1.000        ; -0.026     ; 1.681      ;
; -0.664 ; transducer_counter[2] ; phase_shift_buffer[38][5] ; master_clock ; master_clock ; 1.000        ; 0.010      ; 1.706      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][6]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][0]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][1]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][2]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][3]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][4]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[4][5]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][6] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][0] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][1] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][2] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][3] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][4] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[13][5] ; master_clock ; master_clock ; 1.000        ; 0.005      ; 1.695      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][6] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][0] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][1] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][2] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][3] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][4] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.658 ; transducer_counter[4] ; phase_shift_buffer[46][5] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.680      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][6] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][0] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][1] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][2] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][3] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][4] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; transducer_counter[4] ; phase_shift_buffer[14][5] ; master_clock ; master_clock ; 1.000        ; -0.014     ; 1.656      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][6] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][0] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][1] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][2] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][3] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][4] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[4] ; phase_shift_buffer[41][5] ; master_clock ; master_clock ; 1.000        ; -0.019     ; 1.647      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][6] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][0] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][1] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][2] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][3] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][4] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.634 ; transducer_counter[0] ; phase_shift_buffer[47][5] ; master_clock ; master_clock ; 1.000        ; -0.004     ; 1.662      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][6]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][0]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][1]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][2]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][3]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][4]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.631 ; transducer_counter[2] ; phase_shift_buffer[4][5]  ; master_clock ; master_clock ; 1.000        ; 0.002      ; 1.665      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][6] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][0] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][1] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][2] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][3] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][4] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.621 ; transducer_counter[2] ; phase_shift_buffer[39][5] ; master_clock ; master_clock ; 1.000        ; 0.003      ; 1.656      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][6] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][0] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][1] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][2] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][3] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][4] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.619 ; transducer_counter[2] ; phase_shift_buffer[23][5] ; master_clock ; master_clock ; 1.000        ; -0.007     ; 1.644      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][6] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][0] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][1] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][2] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][3] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][4] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[2] ; phase_shift_buffer[42][5] ; master_clock ; master_clock ; 1.000        ; -0.003     ; 1.647      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][6] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][0] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][1] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][2] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][3] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][4] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.618 ; transducer_counter[3] ; phase_shift_buffer[46][5] ; master_clock ; master_clock ; 1.000        ; -0.010     ; 1.640      ;
; -0.617 ; transducer_counter[1] ; phase_shift_buffer[49][1] ; master_clock ; master_clock ; 1.000        ; -0.011     ; 1.638      ;
+--------+-----------------------+---------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                                                  ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                    ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.438 ; apply_shift_all~reg0 ; phase_generator:transducers[10]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.210     ; 1.260      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.422 ; apply_shift_all~reg0 ; phase_generator:transducers[20]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.190     ; 1.264      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.399 ; apply_shift_all~reg0 ; phase_generator:transducers[41]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.223     ; 1.208      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.391 ; apply_shift_all~reg0 ; phase_generator:transducers[29]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.199     ; 1.224      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.390 ; apply_shift_all~reg0 ; phase_generator:transducers[35]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.216      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.386 ; apply_shift_all~reg0 ; phase_generator:transducers[27]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.212      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.384 ; apply_shift_all~reg0 ; phase_generator:transducers[47]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.208     ; 1.208      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.383 ; apply_shift_all~reg0 ; phase_generator:transducers[39]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.201     ; 1.214      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[0]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[1]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[2]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[3]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[4]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[5]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[4]|counter[6]  ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[26]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.215     ; 1.194      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.377 ; apply_shift_all~reg0 ; phase_generator:transducers[31]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.211     ; 1.198      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.375 ; apply_shift_all~reg0 ; phase_generator:transducers[14]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.217     ; 1.190      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[28]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[2] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[3] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[4] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[5] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.370 ; apply_shift_all~reg0 ; phase_generator:transducers[32]|counter[6] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.228     ; 1.174      ;
; -0.357 ; apply_shift_all~reg0 ; phase_generator:transducers[25]|counter[0] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.183      ;
; -0.357 ; apply_shift_all~reg0 ; phase_generator:transducers[25]|counter[1] ; master_clock ; clock_divider:clock_divider_10MHz|clock_slow ; 1.000        ; -0.206     ; 1.183      ;
+--------+----------------------+--------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'master_clock'                                                                                                                                                                             ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+
; -1.345 ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 1.419      ; 0.367      ;
; -0.845 ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; -0.500       ; 1.419      ; 0.367      ;
; 0.215  ; clock_divider:clock_divider_10MHz|counter[0] ; clock_divider:clock_divider_10MHz|counter[0] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:clock_divider_10MHz|counter[1] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[2] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; apply_shift_all~reg0                         ; apply_shift_all~reg0                         ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; spi_slave:spi|done_q                         ; SPI_data_done_d1                             ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.205      ; 0.577      ;
; 0.223  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[49][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.584      ;
; 0.224  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[49][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.585      ;
; 0.233  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[48][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.594      ;
; 0.236  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[2][0]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.597      ;
; 0.247  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[10][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.599      ;
; 0.247  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[26][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.599      ;
; 0.248  ; clock_divider:clock_divider_10MHz|counter[0] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[0] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[49][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.198      ; 0.601      ;
; 0.259  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[17][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.212      ; 0.623      ;
; 0.259  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[17][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.212      ; 0.623      ;
; 0.262  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[49][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.198      ; 0.612      ;
; 0.267  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[10][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.619      ;
; 0.267  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[17][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.212      ; 0.631      ;
; 0.268  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[38][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.220      ; 0.640      ;
; 0.269  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[26][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.621      ;
; 0.269  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[38][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.219      ; 0.640      ;
; 0.269  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[42][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.206      ; 0.627      ;
; 0.271  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[38][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.220      ; 0.643      ;
; 0.279  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[7][3]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.216      ; 0.647      ;
; 0.280  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[38][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.220      ; 0.652      ;
; 0.284  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[49][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.198      ; 0.634      ;
; 0.285  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[10][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.637      ;
; 0.285  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[26][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.637      ;
; 0.288  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[18][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.190      ; 0.630      ;
; 0.291  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[24][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.192      ; 0.635      ;
; 0.293  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[18][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.190      ; 0.635      ;
; 0.304  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[23][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.202      ; 0.658      ;
; 0.306  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[23][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.202      ; 0.660      ;
; 0.306  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[41][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.190      ; 0.648      ;
; 0.307  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[25][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.207      ; 0.666      ;
; 0.316  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[43][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.208      ; 0.676      ;
; 0.318  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[36][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.204      ; 0.674      ;
; 0.318  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[41][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.190      ; 0.660      ;
; 0.323  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[17][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.212      ; 0.687      ;
; 0.324  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[48][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.685      ;
; 0.326  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[2][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.687      ;
; 0.326  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[12][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.192      ; 0.670      ;
; 0.328  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[6][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.210      ; 0.690      ;
; 0.329  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[48][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.690      ;
; 0.329  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[48][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.690      ;
; 0.330  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[2][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.691      ;
; 0.330  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[2][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.691      ;
; 0.333  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[2][2]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.694      ;
; 0.333  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[2][3]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.694      ;
; 0.333  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[48][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.694      ;
; 0.336  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[48][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.697      ;
; 0.337  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[36][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.204      ; 0.693      ;
; 0.340  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[2][1]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.701      ;
; 0.340  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[48][1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.209      ; 0.701      ;
; 0.341  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[23][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.202      ; 0.695      ;
; 0.342  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[6][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.210      ; 0.704      ;
; 0.345  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[10][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.697      ;
; 0.345  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[26][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.697      ;
; 0.345  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[49][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.213      ; 0.710      ;
; 0.347  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[43][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.208      ; 0.707      ;
; 0.348  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[10][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.700      ;
; 0.348  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[26][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.700      ;
; 0.350  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[6][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.210      ; 0.712      ;
; 0.350  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[10][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.702      ;
; 0.350  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[25][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.207      ; 0.709      ;
; 0.350  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[26][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.200      ; 0.702      ;
; 0.352  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[38][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.220      ; 0.724      ;
; 0.353  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[37][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.219      ; 0.724      ;
; 0.356  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[13][6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.722      ;
; 0.358  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[22][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.724      ;
; 0.360  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[21][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.217      ; 0.729      ;
; 0.361  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[13][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.727      ;
; 0.362  ; spi_slave:spi|dout_q[1]                      ; phase_shift_buffer[6][1]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.210      ; 0.724      ;
; 0.364  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[5][2]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.730      ;
; 0.364  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[19][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.730      ;
; 0.365  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[22][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.731      ;
; 0.366  ; transducer_counter[4]                        ; transducer_counter[4]                        ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; spi_slave:spi|dout_q[3]                      ; phase_shift_buffer[33][3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.215      ; 0.733      ;
; 0.367  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[6][2]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.210      ; 0.729      ;
; 0.367  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[33][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.215      ; 0.734      ;
; 0.368  ; clock_divider:clock_divider_10MHz|counter[2] ; clock_divider:clock_divider_10MHz|counter[1] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; spi_slave:spi|dout_q[2]                      ; phase_shift_buffer[17][2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.212      ; 0.732      ;
; 0.368  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[34][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.224      ; 0.744      ;
; 0.369  ; clock_divider:clock_divider_10MHz|counter[1] ; clock_divider:clock_divider_10MHz|counter[2] ; master_clock                                 ; master_clock ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; spi_slave:spi|dout_q[6]                      ; phase_shift_buffer[3][6]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.221      ; 0.742      ;
; 0.369  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[13][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.735      ;
; 0.371  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[7][0]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.216      ; 0.739      ;
; 0.371  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[7][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.216      ; 0.739      ;
; 0.371  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[19][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.737      ;
; 0.372  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[5][4]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.738      ;
; 0.374  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[7][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.216      ; 0.742      ;
; 0.374  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[19][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.740      ;
; 0.375  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[5][5]                     ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.741      ;
; 0.375  ; spi_slave:spi|dout_q[5]                      ; phase_shift_buffer[13][5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.214      ; 0.741      ;
; 0.376  ; spi_slave:spi|dout_q[0]                      ; phase_shift_buffer[21][0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.217      ; 0.745      ;
; 0.376  ; spi_slave:spi|dout_q[4]                      ; phase_shift_buffer[37][4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; master_clock ; 0.000        ; 0.219      ; 0.747      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                                                                                                        ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; spi_slave:spi|bit_ct_q[0]                  ; spi_slave:spi|bit_ct_q[0]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_slave:spi|bit_ct_q[1]                  ; spi_slave:spi|bit_ct_q[1]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_slave:spi|bit_ct_q[2]                  ; spi_slave:spi|bit_ct_q[2]                  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; spi_slave:spi|data_q[5]                    ; spi_slave:spi|dout_q[6]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; phase_generator:transducers[41]|counter[6] ; phase_generator:transducers[41]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; phase_generator:transducers[49]|counter[6] ; phase_generator:transducers[49]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; phase_generator:transducers[14]|counter[6] ; phase_generator:transducers[14]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; phase_generator:transducers[45]|counter[6] ; phase_generator:transducers[45]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; spi_slave:spi|data_q[3]                    ; spi_slave:spi|dout_q[4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[6]|counter[6]  ; phase_generator:transducers[6]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[16]|counter[6] ; phase_generator:transducers[16]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[18]|counter[6] ; phase_generator:transducers[18]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[19]|counter[6] ; phase_generator:transducers[19]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[31]|counter[6] ; phase_generator:transducers[31]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[43]|counter[6] ; phase_generator:transducers[43]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; phase_generator:transducers[46]|counter[6] ; phase_generator:transducers[46]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; phase_generator:transducers[7]|counter[6]  ; phase_generator:transducers[7]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; phase_generator:transducers[8]|counter[6]  ; phase_generator:transducers[8]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; phase_generator:transducers[15]|counter[6] ; phase_generator:transducers[15]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; phase_generator:transducers[27]|counter[6] ; phase_generator:transducers[27]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; phase_generator:transducers[47]|counter[6] ; phase_generator:transducers[47]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; phase_generator:transducers[11]|counter[6] ; phase_generator:transducers[11]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; phase_generator:transducers[0]|counter[6]  ; phase_generator:transducers[0]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[1]|counter[6]  ; phase_generator:transducers[1]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[5]|counter[6]  ; phase_generator:transducers[5]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[9]|counter[6]  ; phase_generator:transducers[9]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[10]|counter[6] ; phase_generator:transducers[10]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[21]|counter[6] ; phase_generator:transducers[21]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[22]|counter[6] ; phase_generator:transducers[22]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[23]|counter[6] ; phase_generator:transducers[23]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[26]|counter[6] ; phase_generator:transducers[26]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[29]|counter[6] ; phase_generator:transducers[29]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[40]|counter[6] ; phase_generator:transducers[40]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; phase_generator:transducers[42]|counter[6] ; phase_generator:transducers[42]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; spi_slave:spi|data_q[3]                    ; spi_slave:spi|data_q[4]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; spi_slave:spi|data_q[0]                    ; spi_slave:spi|data_q[1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; spi_slave:spi|data_q[1]                    ; spi_slave:spi|data_q[2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; phase_generator:transducers[2]|counter[6]  ; phase_generator:transducers[2]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; phase_generator:transducers[13]|counter[6] ; phase_generator:transducers[13]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; phase_generator:transducers[32]|counter[6] ; phase_generator:transducers[32]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; spi_slave:spi|data_q[0]                    ; spi_slave:spi|dout_q[1]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; spi_slave:spi|data_q[1]                    ; spi_slave:spi|dout_q[2]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.400      ;
; 0.260 ; phase_generator:transducers[19]|counter[6] ; phase_generator:transducers[19]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; phase_generator:transducers[8]|counter[6]  ; phase_generator:transducers[8]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; phase_generator:transducers[18]|counter[6] ; phase_generator:transducers[18]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; phase_generator:transducers[46]|counter[6] ; phase_generator:transducers[46]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; phase_generator:transducers[31]|counter[6] ; phase_generator:transducers[31]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; phase_generator:transducers[16]|counter[6] ; phase_generator:transducers[16]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; phase_generator:transducers[43]|counter[6] ; phase_generator:transducers[43]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; phase_generator:transducers[0]|counter[6]  ; phase_generator:transducers[0]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; phase_generator:transducers[14]|counter[6] ; phase_generator:transducers[14]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; phase_generator:transducers[23]|counter[6] ; phase_generator:transducers[23]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; phase_generator:transducers[26]|counter[6] ; phase_generator:transducers[26]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; phase_generator:transducers[40]|counter[6] ; phase_generator:transducers[40]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; phase_generator:transducers[45]|counter[6] ; phase_generator:transducers[45]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; phase_generator:transducers[1]|counter[6]  ; phase_generator:transducers[1]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; phase_generator:transducers[9]|counter[6]  ; phase_generator:transducers[9]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; phase_generator:transducers[22]|counter[6] ; phase_generator:transducers[22]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; phase_generator:transducers[11]|counter[6] ; phase_generator:transducers[11]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.418      ;
; 0.267 ; phase_generator:transducers[2]|counter[6]  ; phase_generator:transducers[2]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.419      ;
; 0.267 ; phase_generator:transducers[13]|counter[6] ; phase_generator:transducers[13]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.419      ;
; 0.267 ; phase_generator:transducers[32]|counter[6] ; phase_generator:transducers[32]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.419      ;
; 0.291 ; phase_generator:transducers[48]|counter[6] ; phase_generator:transducers[48]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.443      ;
; 0.294 ; phase_generator:transducers[35]|counter[6] ; phase_generator:transducers[35]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.446      ;
; 0.297 ; phase_generator:transducers[4]|counter[6]  ; phase_generator:transducers[4]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.449      ;
; 0.297 ; phase_generator:transducers[30]|counter[6] ; phase_generator:transducers[30]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.449      ;
; 0.297 ; phase_generator:transducers[33]|counter[6] ; phase_generator:transducers[33]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.449      ;
; 0.297 ; phase_generator:transducers[38]|counter[6] ; phase_generator:transducers[38]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; phase_generator:transducers[20]|counter[6] ; phase_generator:transducers[20]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.450      ;
; 0.298 ; phase_generator:transducers[36]|counter[6] ; phase_generator:transducers[36]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; phase_generator:transducers[28]|counter[6] ; phase_generator:transducers[28]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; phase_generator:transducers[39]|counter[6] ; phase_generator:transducers[39]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.452      ;
; 0.312 ; phase_generator:transducers[34]|counter[6] ; phase_generator:transducers[34]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.464      ;
; 0.320 ; phase_generator:transducers[17]|counter[6] ; phase_generator:transducers[17]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.472      ;
; 0.323 ; phase_generator:transducers[3]|counter[6]  ; phase_generator:transducers[3]|counter[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.475      ;
; 0.326 ; spi_slave:spi|data_q[2]                    ; spi_slave:spi|data_q[3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; phase_generator:transducers[25]|counter[6] ; phase_generator:transducers[25]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; spi_slave:spi|data_q[4]                    ; spi_slave:spi|data_q[5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; spi_slave:spi|data_q[4]                    ; spi_slave:spi|dout_q[5]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; phase_generator:transducers[24]|counter[6] ; phase_generator:transducers[24]|counter[6] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; spi_slave:spi|mosi_q                       ; spi_slave:spi|data_q[0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 0.480      ;
; 0.329 ; spi_slave:spi|mosi_q                       ; spi_slave:spi|dout_q[0]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 0.480      ;
; 0.329 ; spi_slave:spi|data_q[2]                    ; spi_slave:spi|dout_q[3]                    ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; phase_generator:transducers[10]|counter[6] ; phase_generator:transducers[10]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 0.484      ;
; 0.340 ; phase_generator:transducers[7]|counter[6]  ; phase_generator:transducers[7]|clock_out   ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 0.491      ;
; 0.340 ; phase_generator:transducers[27]|counter[6] ; phase_generator:transducers[27]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; phase_generator:transducers[29]|counter[6] ; phase_generator:transducers[29]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; phase_generator:transducers[37]|counter[6] ; phase_generator:transducers[37]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.001      ; 0.495      ;
; 0.343 ; phase_generator:transducers[41]|counter[6] ; phase_generator:transducers[41]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.002      ; 0.497      ;
; 0.344 ; phase_generator:transducers[15]|counter[6] ; phase_generator:transducers[15]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; -0.001     ; 0.495      ;
; 0.347 ; phase_generator:transducers[24]|counter[6] ; phase_generator:transducers[24]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.499      ;
; 0.348 ; phase_generator:transducers[25]|counter[6] ; phase_generator:transducers[25]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; phase_generator:transducers[44]|counter[6] ; phase_generator:transducers[44]|clock_out  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.500      ;
; 0.353 ; phase_generator:transducers[2]|counter[0]  ; phase_generator:transducers[2]|counter[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[5]|counter[0]  ; phase_generator:transducers[5]|counter[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[13]|counter[1] ; phase_generator:transducers[13]|counter[1] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[17]|counter[0] ; phase_generator:transducers[17]|counter[0] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[29]|counter[0] ; phase_generator:transducers[29]|counter[0] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[29]|counter[1] ; phase_generator:transducers[29]|counter[1] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; phase_generator:transducers[34]|counter[0] ; phase_generator:transducers[34]|counter[0] ; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 0.000        ; 0.000      ; 0.505      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'master_clock'                                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; master_clock ; Rise       ; master_clock                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; SPI_data_done_d1                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; SPI_data_done_d1                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; apply_shift_all~reg0                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; apply_shift_all~reg0                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; clock_divider:clock_divider_10MHz|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[0][6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[0][6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[10][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[10][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[11][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[11][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[12][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[12][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[13][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[13][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[14][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[14][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[15][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; master_clock ; Rise       ; phase_shift_buffer[15][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; master_clock ; Rise       ; phase_shift_buffer[15][1]                    ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_divider:clock_divider_10MHz|clock_slow'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|clock_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[0]|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[10]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[11]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[12]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[13]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[14]|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|clock_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_divider:clock_divider_10MHz|clock_slow ; Rise       ; phase_generator:transducers[15]|counter[0] ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; 2.566 ; 2.566 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; 2.460 ; 2.460 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; 2.427 ; 2.427 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; 2.908 ; 2.908 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; -2.446 ; -2.446 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; -2.340 ; -2.340 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; -2.307 ; -2.307 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; -2.498 ; -2.498 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 3.382 ; 3.382 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 4.118 ; 4.118 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.519 ; 3.519 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.821 ; 3.821 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.584 ; 3.584 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.732 ; 3.732 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.676 ; 3.676 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.626 ; 3.626 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.763 ; 3.763 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 4.095 ; 4.095 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.607 ; 3.607 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.620 ; 3.620 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.835 ; 3.835 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 4.118 ; 4.118 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.921 ; 3.921 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.853 ; 3.853 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.749 ; 3.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.615 ; 3.615 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.736 ; 3.736 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.811 ; 3.811 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.917 ; 3.917 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.609 ; 3.609 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.814 ; 3.814 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.466 ; 3.466 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.495 ; 3.495 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.372 ; 3.372 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.576 ; 3.576 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.355 ; 3.355 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.566 ; 3.566 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.357 ; 3.357 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.590 ; 3.590 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.589 ; 3.589 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.722 ; 3.722 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.362 ; 3.362 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.777 ; 3.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.407 ; 3.407 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.336 ; 3.336 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.518 ; 3.518 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.348 ; 3.348 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.379 ; 3.379 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.427 ; 3.427 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.491 ; 3.491 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.325 ; 3.325 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.475 ; 3.475 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.558 ; 3.558 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.242 ; 3.242 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.366 ; 3.366 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.523 ; 3.523 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.578 ; 3.578 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.489 ; 3.489 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 3.683 ; 3.683 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 3.382 ; 3.382 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 3.242 ; 3.242 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.519 ; 3.519 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.821 ; 3.821 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.584 ; 3.584 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.732 ; 3.732 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.676 ; 3.676 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.626 ; 3.626 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.763 ; 3.763 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 4.095 ; 4.095 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.607 ; 3.607 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.620 ; 3.620 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.835 ; 3.835 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 4.118 ; 4.118 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.921 ; 3.921 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.853 ; 3.853 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.749 ; 3.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.615 ; 3.615 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.736 ; 3.736 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.811 ; 3.811 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.917 ; 3.917 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.609 ; 3.609 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.814 ; 3.814 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.466 ; 3.466 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.495 ; 3.495 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.372 ; 3.372 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.576 ; 3.576 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.355 ; 3.355 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.566 ; 3.566 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.357 ; 3.357 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.590 ; 3.590 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.589 ; 3.589 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.722 ; 3.722 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.362 ; 3.362 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.777 ; 3.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.407 ; 3.407 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.336 ; 3.336 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.518 ; 3.518 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.348 ; 3.348 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.379 ; 3.379 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.427 ; 3.427 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.491 ; 3.491 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.325 ; 3.325 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.475 ; 3.475 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.558 ; 3.558 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.242 ; 3.242 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.366 ; 3.366 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.523 ; 3.523 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.578 ; 3.578 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.489 ; 3.489 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 3.683 ; 3.683 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-----------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                              ; -4.003    ; -2.538 ; N/A      ; N/A     ; -1.941              ;
;  clock_divider:clock_divider_10MHz|clock_slow ; -2.701    ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  master_clock                                 ; -4.003    ; -2.538 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS                               ; -2068.955 ; -2.538 ; 0.0      ; 0.0     ; -1165.397           ;
;  clock_divider:clock_divider_10MHz|clock_slow ; -839.776  ; 0.000  ; N/A      ; N/A     ; -626.248            ;
;  master_clock                                 ; -1229.179 ; -2.538 ; N/A      ; N/A     ; -539.149            ;
+-----------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; 5.457 ; 5.457 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; 5.233 ; 5.233 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; 5.178 ; 5.178 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; 7.105 ; 7.105 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+
; SPI_cs    ; clock_divider:clock_divider_10MHz|clock_slow ; -2.446 ; -2.446 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_mosi  ; clock_divider:clock_divider_10MHz|clock_slow ; -2.340 ; -2.340 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; SPI_sclk  ; clock_divider:clock_divider_10MHz|clock_slow ; -2.307 ; -2.307 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; rst       ; master_clock                                 ; -2.498 ; -2.498 ; Rise       ; master_clock                                 ;
+-----------+----------------------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 7.538 ; 7.538 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 9.817 ; 9.817 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.062 ; 8.062 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.050 ; 8.050 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.232 ; 9.232 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.453 ; 8.453 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.188 ; 8.188 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.898 ; 8.898 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.780 ; 8.780 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.267 ; 8.267 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 8.735 ; 8.735 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 9.817 ; 9.817 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.248 ; 8.248 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.139 ; 8.139 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.000 ; 9.000 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.813 ; 9.813 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.324 ; 9.324 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.031 ; 9.031 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.541 ; 8.541 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.152 ; 8.152 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.660 ; 8.660 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.777 ; 8.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 9.122 ; 9.122 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.279 ; 8.279 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.786 ; 8.786 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.846 ; 7.846 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.895 ; 7.895 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.504 ; 7.504 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.218 ; 8.218 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.474 ; 7.474 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.211 ; 8.211 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.487 ; 7.487 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.244 ; 8.244 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.217 ; 8.217 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.632 ; 8.632 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.499 ; 7.499 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.857 ; 8.857 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.797 ; 7.797 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.684 ; 7.684 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.171 ; 8.171 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.462 ; 7.462 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.752 ; 7.752 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.864 ; 7.864 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.138 ; 8.138 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.679 ; 7.679 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.107 ; 8.107 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.254 ; 8.254 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.351 ; 7.351 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.749 ; 7.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.942 ; 7.942 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 8.220 ; 8.220 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 7.874 ; 7.874 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 8.028 ; 8.028 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port           ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; SPI_data_done       ; clock_divider:clock_divider_10MHz|clock_slow ; 3.382 ; 3.382 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; transducer_out[*]   ; clock_divider:clock_divider_10MHz|clock_slow ; 3.242 ; 3.242 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[0]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.519 ; 3.519 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[1]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[2]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.821 ; 3.821 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[3]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.584 ; 3.584 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[4]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.515 ; 3.515 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[5]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.732 ; 3.732 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[6]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.676 ; 3.676 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[7]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.626 ; 3.626 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[8]  ; clock_divider:clock_divider_10MHz|clock_slow ; 3.763 ; 3.763 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[9]  ; clock_divider:clock_divider_10MHz|clock_slow ; 4.095 ; 4.095 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[10] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.607 ; 3.607 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[11] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.620 ; 3.620 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[12] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.835 ; 3.835 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[13] ; clock_divider:clock_divider_10MHz|clock_slow ; 4.118 ; 4.118 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[14] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.921 ; 3.921 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[15] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.853 ; 3.853 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[16] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.749 ; 3.749 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[17] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.615 ; 3.615 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[18] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.736 ; 3.736 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[19] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.811 ; 3.811 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[20] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.917 ; 3.917 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[21] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.609 ; 3.609 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[22] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.814 ; 3.814 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[23] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.466 ; 3.466 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[24] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.495 ; 3.495 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[25] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.372 ; 3.372 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[26] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.576 ; 3.576 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[27] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.355 ; 3.355 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[28] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.566 ; 3.566 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[29] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.357 ; 3.357 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[30] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.590 ; 3.590 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[31] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.589 ; 3.589 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[32] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.722 ; 3.722 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[33] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.362 ; 3.362 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[34] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.777 ; 3.777 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[35] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.407 ; 3.407 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[36] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.336 ; 3.336 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[37] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.518 ; 3.518 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[38] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.348 ; 3.348 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[39] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.379 ; 3.379 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[40] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.427 ; 3.427 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[41] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.491 ; 3.491 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[42] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.325 ; 3.325 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[43] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.475 ; 3.475 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[44] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.558 ; 3.558 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[45] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.242 ; 3.242 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[46] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.366 ; 3.366 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[47] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.523 ; 3.523 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[48] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.578 ; 3.578 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
;  transducer_out[49] ; clock_divider:clock_divider_10MHz|clock_slow ; 3.489 ; 3.489 ; Rise       ; clock_divider:clock_divider_10MHz|clock_slow ;
; apply_shift_all     ; master_clock                                 ; 3.683 ; 3.683 ; Rise       ; master_clock                                 ;
+---------------------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 1898     ; 0        ; 0        ; 0        ;
; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 701      ; 0        ; 0        ; 0        ;
; clock_divider:clock_divider_10MHz|clock_slow ; master_clock                                 ; 709      ; 1        ; 0        ; 0        ;
; master_clock                                 ; master_clock                                 ; 2536     ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clock_divider:clock_divider_10MHz|clock_slow ; clock_divider:clock_divider_10MHz|clock_slow ; 1898     ; 0        ; 0        ; 0        ;
; master_clock                                 ; clock_divider:clock_divider_10MHz|clock_slow ; 701      ; 0        ; 0        ; 0        ;
; clock_divider:clock_divider_10MHz|clock_slow ; master_clock                                 ; 709      ; 1        ; 0        ; 0        ;
; master_clock                                 ; master_clock                                 ; 2536     ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 23 17:21:21 2022
Info: Command: quartus_sta ultrasonic -c ultrasonic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ultrasonic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name master_clock master_clock
    Info (332105): create_clock -period 1.000 -name clock_divider:clock_divider_10MHz|clock_slow clock_divider:clock_divider_10MHz|clock_slow
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.003     -1229.179 master_clock 
    Info (332119):    -2.701      -839.776 clock_divider:clock_divider_10MHz|clock_slow 
Info (332146): Worst-case hold slack is -2.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.538        -2.538 master_clock 
    Info (332119):     0.499         0.000 clock_divider:clock_divider_10MHz|clock_slow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -539.149 master_clock 
    Info (332119):    -0.742      -626.248 clock_divider:clock_divider_10MHz|clock_slow 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.716      -192.130 master_clock 
    Info (332119):    -0.438      -113.480 clock_divider:clock_divider_10MHz|clock_slow 
Info (332146): Worst-case hold slack is -1.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.345        -1.345 master_clock 
    Info (332119):     0.215         0.000 clock_divider:clock_divider_10MHz|clock_slow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -363.380 master_clock 
    Info (332119):    -0.500      -422.000 clock_divider:clock_divider_10MHz|clock_slow 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Sat Jul 23 17:21:22 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


