
Proyecto1_Digital2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000041c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003a8  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  0000041c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000041c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000044c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000088  00000000  00000000  0000048c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b14  00000000  00000000  00000514  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007f0  00000000  00000000  00001028  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000685  00000000  00000000  00001818  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000e8  00000000  00000000  00001ea0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000495  00000000  00000000  00001f88  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001e5  00000000  00000000  0000241d  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  00002602  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 4e 01 	call	0x29c	; 0x29c <main>
  88:	0c 94 d2 01 	jmp	0x3a4	; 0x3a4 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_Master_Init>:
 *  Author: yelen
 */ 

#include "I2C.h"

void I2C_Master_Init(unsigned long SCL_Clock, uint8_t prescaler){
  90:	0f 93       	push	r16
  92:	1f 93       	push	r17
  94:	cf 93       	push	r28
  96:	8b 01       	movw	r16, r22
  98:	9c 01       	movw	r18, r24
  9a:	c4 2f       	mov	r28, r20
	DDRC &= ~((1<<DDC4)|(1<<DDC5));		//Pines i2c como entradas SDA Y SCL
  9c:	87 b1       	in	r24, 0x07	; 7
  9e:	8f 7c       	andi	r24, 0xCF	; 207
  a0:	87 b9       	out	0x07, r24	; 7
	//Seleccionar el valor de los bits para el prescaler
	switch(prescaler){
  a2:	44 30       	cpi	r20, 0x04	; 4
  a4:	79 f0       	breq	.+30     	; 0xc4 <I2C_Master_Init+0x34>
  a6:	18 f4       	brcc	.+6      	; 0xae <I2C_Master_Init+0x1e>
  a8:	41 30       	cpi	r20, 0x01	; 1
  aa:	31 f0       	breq	.+12     	; 0xb8 <I2C_Master_Init+0x28>
  ac:	23 c0       	rjmp	.+70     	; 0xf4 <I2C_Master_Init+0x64>
  ae:	40 31       	cpi	r20, 0x10	; 16
  b0:	91 f0       	breq	.+36     	; 0xd6 <I2C_Master_Init+0x46>
  b2:	40 34       	cpi	r20, 0x40	; 64
  b4:	c9 f0       	breq	.+50     	; 0xe8 <I2C_Master_Init+0x58>
  b6:	1e c0       	rjmp	.+60     	; 0xf4 <I2C_Master_Init+0x64>
		case 1:
		TWSR &= ~((1<<TWPS0)|(1<<TWPS1));
  b8:	e9 eb       	ldi	r30, 0xB9	; 185
  ba:	f0 e0       	ldi	r31, 0x00	; 0
  bc:	80 81       	ld	r24, Z
  be:	8c 7f       	andi	r24, 0xFC	; 252
  c0:	80 83       	st	Z, r24
		break;
  c2:	1d c0       	rjmp	.+58     	; 0xfe <I2C_Master_Init+0x6e>
		case 4:
		TWSR &= ~((1<<TWPS1));
  c4:	e9 eb       	ldi	r30, 0xB9	; 185
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	80 81       	ld	r24, Z
  ca:	8d 7f       	andi	r24, 0xFD	; 253
  cc:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS0);
  ce:	80 81       	ld	r24, Z
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	80 83       	st	Z, r24
		break;
  d4:	14 c0       	rjmp	.+40     	; 0xfe <I2C_Master_Init+0x6e>
		case 16:
		TWSR &= ~((1<<TWPS0));
  d6:	e9 eb       	ldi	r30, 0xB9	; 185
  d8:	f0 e0       	ldi	r31, 0x00	; 0
  da:	80 81       	ld	r24, Z
  dc:	8e 7f       	andi	r24, 0xFE	; 254
  de:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS1);
  e0:	80 81       	ld	r24, Z
  e2:	82 60       	ori	r24, 0x02	; 2
  e4:	80 83       	st	Z, r24
		break;
  e6:	0b c0       	rjmp	.+22     	; 0xfe <I2C_Master_Init+0x6e>
		case 64:
		TWSR |= (1<<TWPS0)|(1<<TWPS1);
  e8:	e9 eb       	ldi	r30, 0xB9	; 185
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 81       	ld	r24, Z
  ee:	83 60       	ori	r24, 0x03	; 3
  f0:	80 83       	st	Z, r24
		break;
  f2:	05 c0       	rjmp	.+10     	; 0xfe <I2C_Master_Init+0x6e>
		default:
		TWSR &= ~((1<<TWPS0)|(1<<TWPS1));
  f4:	e9 eb       	ldi	r30, 0xB9	; 185
  f6:	f0 e0       	ldi	r31, 0x00	; 0
  f8:	80 81       	ld	r24, Z
  fa:	8c 7f       	andi	r24, 0xFC	; 252
  fc:	80 83       	st	Z, r24
		break;
	}
	TWBR = ((F_CPU/SCL_Clock)-16)/(2*prescaler);	//Calcular la velocidad
  fe:	60 e0       	ldi	r22, 0x00	; 0
 100:	74 e2       	ldi	r23, 0x24	; 36
 102:	84 ef       	ldi	r24, 0xF4	; 244
 104:	90 e0       	ldi	r25, 0x00	; 0
 106:	a9 01       	movw	r20, r18
 108:	98 01       	movw	r18, r16
 10a:	0e 94 b0 01 	call	0x360	; 0x360 <__udivmodsi4>
 10e:	ca 01       	movw	r24, r20
 110:	b9 01       	movw	r22, r18
 112:	60 51       	subi	r22, 0x10	; 16
 114:	71 09       	sbc	r23, r1
 116:	81 09       	sbc	r24, r1
 118:	91 09       	sbc	r25, r1
 11a:	4c 2f       	mov	r20, r28
 11c:	50 e0       	ldi	r21, 0x00	; 0
 11e:	9a 01       	movw	r18, r20
 120:	22 0f       	add	r18, r18
 122:	33 1f       	adc	r19, r19
 124:	03 2e       	mov	r0, r19
 126:	00 0c       	add	r0, r0
 128:	44 0b       	sbc	r20, r20
 12a:	55 0b       	sbc	r21, r21
 12c:	0e 94 b0 01 	call	0x360	; 0x360 <__udivmodsi4>
 130:	20 93 b8 00 	sts	0x00B8, r18	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>
	TWCR |= (1<<TWEN); //Activar comunicacion I2C
 134:	ec eb       	ldi	r30, 0xBC	; 188
 136:	f0 e0       	ldi	r31, 0x00	; 0
 138:	80 81       	ld	r24, Z
 13a:	84 60       	ori	r24, 0x04	; 4
 13c:	80 83       	st	Z, r24
}
 13e:	cf 91       	pop	r28
 140:	1f 91       	pop	r17
 142:	0f 91       	pop	r16
 144:	08 95       	ret

00000146 <I2C_Start>:

//Función de inicio de la comunicación I2C
uint8_t I2C_Start(void){
	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);	//Trabaja en modo master, bandera de interrupcion y condicion de inicio.
 146:	84 ea       	ldi	r24, 0xA4	; 164
 148:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	/*IMPORTANTE
		Lo normal con comunicacion I2C es que el maestro este polliando y al esclavo se utilice las interrupciones.
	*/
	while (!(TWCR&(1<<TWINT)));	//Esperamos que ocurra evento con la bandera de TWCR
 14c:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 150:	88 23       	and	r24, r24
 152:	e4 f7       	brge	.-8      	; 0x14c <I2C_Start+0x6>
	
	return ((TWSR & 0xF8)==0x08);	//Nos quedamos con los bits de estado
 154:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 158:	98 7f       	andi	r25, 0xF8	; 248
 15a:	81 e0       	ldi	r24, 0x01	; 1
 15c:	98 30       	cpi	r25, 0x08	; 8
 15e:	09 f0       	breq	.+2      	; 0x162 <I2C_Start+0x1c>
 160:	80 e0       	ldi	r24, 0x00	; 0
	/*Porque 0x08? Porque ese es el comando o el codigo de estado que indica que se envio al condicion de inicio.
	  Si se envio la condicion de inicio entonces esta funcion debe regresar un 1.
	*/
}
 162:	08 95       	ret

00000164 <I2C_repeatedStart>:

uint8_t I2C_repeatedStart(void){
	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);	//Trabaja en modo master, bandera de interrupcion y condicion de inicio.
 164:	84 ea       	ldi	r24, 0xA4	; 164
 166:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while (!(TWCR&(1<<TWINT)));	//Esperamos a que se encienda la bandera de TWCR
 16a:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 16e:	88 23       	and	r24, r24
 170:	e4 f7       	brge	.-8      	; 0x16a <I2C_repeatedStart+0x6>
	
	return ((TWSR & 0xF8)==0x10);	//Nos quedamos con los bits de estado
 172:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 176:	98 7f       	andi	r25, 0xF8	; 248
 178:	81 e0       	ldi	r24, 0x01	; 1
 17a:	90 31       	cpi	r25, 0x10	; 16
 17c:	09 f0       	breq	.+2      	; 0x180 <I2C_repeatedStart+0x1c>
 17e:	80 e0       	ldi	r24, 0x00	; 0
	/*Porque 0x10? Porque ese es el comando o el codigo de estado que indica que se envio al condicion de inicio.
	  Si se envio la condicion de inicio entonces esta funcion debe regresar un 1.
	*/
}
 180:	08 95       	ret

00000182 <I2C_Master_stop>:

void I2C_Master_stop(void){
	TWCR = (1<<TWINT)|(1<<TWSTO)|(1<<TWEN);	//Inicia la secuencia de parada
 182:	84 e9       	ldi	r24, 0x94	; 148
 184:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while (TWCR & (1<<TWSTO));	//Esperamos que el bit se limpie
 188:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 18c:	84 fd       	sbrc	r24, 4
 18e:	fc cf       	rjmp	.-8      	; 0x188 <I2C_Master_stop+0x6>
}
 190:	08 95       	ret

00000192 <I2C_Master_write>:

uint8_t I2C_Master_write(uint8_t dato){
	uint8_t estado;
	
	TWDR=dato;		//Cargo el dato
 192:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
	TWCR=(1<<TWEN)|(1<<TWINT);	//Inicia la secuencia de envio limpiando la bandera y habilitando la interface
 196:	84 e8       	ldi	r24, 0x84	; 132
 198:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while(!(TWCR&(1<<TWINT)));	//Esperamos al flag TWINT
 19c:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1a0:	88 23       	and	r24, r24
 1a2:	e4 f7       	brge	.-8      	; 0x19c <I2C_Master_write+0xa>
	estado = TWSR & 0xF8;		//Limpiamos para quedarnos unicamente con los bits de estados
 1a4:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1a8:	88 7f       	andi	r24, 0xF8	; 248
	//Verificar si se le envio una SLA+W con ACK o un dato con ACK
	//Verificar comandos en datasheet o en la presentacion de I2C
	if (estado == 0x18 || estado == 0x28){
 1aa:	88 31       	cpi	r24, 0x18	; 24
 1ac:	21 f0       	breq	.+8      	; 0x1b6 <I2C_Master_write+0x24>
 1ae:	88 32       	cpi	r24, 0x28	; 40
 1b0:	19 f4       	brne	.+6      	; 0x1b8 <I2C_Master_write+0x26>
		return 1;
 1b2:	81 e0       	ldi	r24, 0x01	; 1
 1b4:	08 95       	ret
 1b6:	81 e0       	ldi	r24, 0x01	; 1
		}else {
		return estado;
	}
}
 1b8:	08 95       	ret

000001ba <I2C_Master_read>:

uint8_t I2C_Master_read(uint8_t *buffer, uint8_t ack){
 1ba:	fc 01       	movw	r30, r24
	uint8_t estado;
	
	if (ack){
 1bc:	66 23       	and	r22, r22
 1be:	21 f0       	breq	.+8      	; 0x1c8 <I2C_Master_read+0xe>
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA);			//Habilitamos interface I2C con ack
 1c0:	84 ec       	ldi	r24, 0xC4	; 196
 1c2:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1c6:	03 c0       	rjmp	.+6      	; 0x1ce <I2C_Master_read+0x14>
		}else {
		TWCR = (1<<TWINT)|(1<<TWEN);		//Habilitamos interface I2C sin ack
 1c8:	84 e8       	ldi	r24, 0x84	; 132
 1ca:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	}
	//se utiliza el ack obligatoriamente si la interaccion con el slave va a ser mayor a 1 byte sino no es necesario.
	//(Se recomienda siempre usarla)
	
	while (!(TWCR&(1<<TWINT)));			//Esperar el flag
 1ce:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 1d2:	99 23       	and	r25, r25
 1d4:	e4 f7       	brge	.-8      	; 0x1ce <I2C_Master_read+0x14>
	
	estado = TWSR&0xF8;					//Nos quedamos con los bits de estado nuevamente
 1d6:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1da:	98 7f       	andi	r25, 0xF8	; 248
	//Verificar si se recibio el dato ya sea con ACK o sin ACK
	if (ack && estado != 0x50) return 0;
 1dc:	66 23       	and	r22, r22
 1de:	11 f0       	breq	.+4      	; 0x1e4 <I2C_Master_read+0x2a>
 1e0:	90 35       	cpi	r25, 0x50	; 80
 1e2:	49 f4       	brne	.+18     	; 0x1f6 <I2C_Master_read+0x3c>
	if (ack && estado != 0x58) return 0;
 1e4:	66 23       	and	r22, r22
 1e6:	11 f0       	breq	.+4      	; 0x1ec <I2C_Master_read+0x32>
 1e8:	98 35       	cpi	r25, 0x58	; 88
 1ea:	39 f4       	brne	.+14     	; 0x1fa <I2C_Master_read+0x40>
	
	*buffer = TWDR; //obtenemos los resultados en el registro de datos
 1ec:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 1f0:	80 83       	st	Z, r24
	return 1;
 1f2:	81 e0       	ldi	r24, 0x01	; 1
 1f4:	08 95       	ret
	
	while (!(TWCR&(1<<TWINT)));			//Esperar el flag
	
	estado = TWSR&0xF8;					//Nos quedamos con los bits de estado nuevamente
	//Verificar si se recibio el dato ya sea con ACK o sin ACK
	if (ack && estado != 0x50) return 0;
 1f6:	80 e0       	ldi	r24, 0x00	; 0
 1f8:	08 95       	ret
	if (ack && estado != 0x58) return 0;
 1fa:	80 e0       	ldi	r24, 0x00	; 0
	
	*buffer = TWDR; //obtenemos los resultados en el registro de datos
	return 1;
}
 1fc:	08 95       	ret

000001fe <setup>:
		_delay_ms(1000);
    }
}

void setup(){
	cli();
 1fe:	f8 94       	cli
	//SALIDAS
	DDRD |= (1<<DDD2)|(1<<DDD3)|(1<<DDD4)|(1<<DDD5)|(1<<DDD6)|(1<<DDD7);	//declarar el puerto D como salidas
 200:	8a b1       	in	r24, 0x0a	; 10
 202:	8c 6f       	ori	r24, 0xFC	; 252
 204:	8a b9       	out	0x0a, r24	; 10
	PORTD = 0x00;	//Estado inicial apagado
 206:	1b b8       	out	0x0b, r1	; 11
	
	
	//Declarar los bits 0 y 1 del puerto B como salida
	DDRB |= (1<<DDB0)|(1<<DDB1);
 208:	84 b1       	in	r24, 0x04	; 4
 20a:	83 60       	ori	r24, 0x03	; 3
 20c:	84 b9       	out	0x04, r24	; 4
	PORTB = 0x00;	//Inicialmente apagado
 20e:	15 b8       	out	0x05, r1	; 5
	
	I2C_Master_Init(100000,1);
 210:	41 e0       	ldi	r20, 0x01	; 1
 212:	60 ea       	ldi	r22, 0xA0	; 160
 214:	76 e8       	ldi	r23, 0x86	; 134
 216:	81 e0       	ldi	r24, 0x01	; 1
 218:	90 e0       	ldi	r25, 0x00	; 0
 21a:	0e 94 48 00 	call	0x90	; 0x90 <I2C_Master_Init>
	sei();
 21e:	78 94       	sei
 220:	08 95       	ret

00000222 <refreshPORT>:
}

void refreshPORT(uint8_t VALOR){
	// ---- PORTD bits PD2–PD7 ----
	PORTD &= ~((1<<PD2)|(1<<PD3)|(1<<PD4)|(1<<PD5)|(1<<PD6)|(1<<PD7)); // limpiar
 222:	9b b1       	in	r25, 0x0b	; 11
 224:	93 70       	andi	r25, 0x03	; 3
 226:	9b b9       	out	0x0b, r25	; 11

	if(VALOR & (1<<0)) PORTD |= (1<<PD2);
 228:	80 ff       	sbrs	r24, 0
 22a:	03 c0       	rjmp	.+6      	; 0x232 <refreshPORT+0x10>
 22c:	9b b1       	in	r25, 0x0b	; 11
 22e:	94 60       	ori	r25, 0x04	; 4
 230:	9b b9       	out	0x0b, r25	; 11
	if(VALOR & (1<<1)) PORTD |= (1<<PD3);
 232:	81 ff       	sbrs	r24, 1
 234:	03 c0       	rjmp	.+6      	; 0x23c <refreshPORT+0x1a>
 236:	9b b1       	in	r25, 0x0b	; 11
 238:	98 60       	ori	r25, 0x08	; 8
 23a:	9b b9       	out	0x0b, r25	; 11
	if(VALOR & (1<<2)) PORTD |= (1<<PD4);
 23c:	82 ff       	sbrs	r24, 2
 23e:	03 c0       	rjmp	.+6      	; 0x246 <refreshPORT+0x24>
 240:	9b b1       	in	r25, 0x0b	; 11
 242:	90 61       	ori	r25, 0x10	; 16
 244:	9b b9       	out	0x0b, r25	; 11
	if(VALOR & (1<<3)) PORTD |= (1<<PD5);
 246:	83 ff       	sbrs	r24, 3
 248:	03 c0       	rjmp	.+6      	; 0x250 <refreshPORT+0x2e>
 24a:	9b b1       	in	r25, 0x0b	; 11
 24c:	90 62       	ori	r25, 0x20	; 32
 24e:	9b b9       	out	0x0b, r25	; 11
	if(VALOR & (1<<4)) PORTD |= (1<<PD6);
 250:	84 ff       	sbrs	r24, 4
 252:	03 c0       	rjmp	.+6      	; 0x25a <refreshPORT+0x38>
 254:	9b b1       	in	r25, 0x0b	; 11
 256:	90 64       	ori	r25, 0x40	; 64
 258:	9b b9       	out	0x0b, r25	; 11
	if(VALOR & (1<<5)) PORTD |= (1<<PD7);
 25a:	85 ff       	sbrs	r24, 5
 25c:	03 c0       	rjmp	.+6      	; 0x264 <refreshPORT+0x42>
 25e:	9b b1       	in	r25, 0x0b	; 11
 260:	90 68       	ori	r25, 0x80	; 128
 262:	9b b9       	out	0x0b, r25	; 11

	// ---- PORTB bits PB0–PB1 ----
	PORTB &= ~((1<<PB0)|(1<<PB1)); // limpiar
 264:	95 b1       	in	r25, 0x05	; 5
 266:	9c 7f       	andi	r25, 0xFC	; 252
 268:	95 b9       	out	0x05, r25	; 5

	if(VALOR & (1<<6)) PORTB |= (1<<PB0);
 26a:	86 ff       	sbrs	r24, 6
 26c:	03 c0       	rjmp	.+6      	; 0x274 <refreshPORT+0x52>
 26e:	95 b1       	in	r25, 0x05	; 5
 270:	91 60       	ori	r25, 0x01	; 1
 272:	95 b9       	out	0x05, r25	; 5
	if(VALOR & (1<<7)) PORTB |= (1<<PB1);
 274:	88 23       	and	r24, r24
 276:	1c f4       	brge	.+6      	; 0x27e <refreshPORT+0x5c>
 278:	85 b1       	in	r24, 0x05	; 5
 27a:	82 60       	ori	r24, 0x02	; 2
 27c:	85 b9       	out	0x05, r24	; 5
 27e:	08 95       	ret

00000280 <refreshPORT2>:
}

void refreshPORT2(uint8_t VALOR){
	// ---- PORTB bits PB2–PB3 ----
	PORTB &= ~((1<<PB2)|(1<<PB3)); // limpiar
 280:	95 b1       	in	r25, 0x05	; 5
 282:	93 7f       	andi	r25, 0xF3	; 243
 284:	95 b9       	out	0x05, r25	; 5

	if(VALOR & (1<<0)) PORTB |= (1<<PB2);
 286:	80 ff       	sbrs	r24, 0
 288:	03 c0       	rjmp	.+6      	; 0x290 <refreshPORT2+0x10>
 28a:	95 b1       	in	r25, 0x05	; 5
 28c:	94 60       	ori	r25, 0x04	; 4
 28e:	95 b9       	out	0x05, r25	; 5
	if(VALOR & (1<<1)) PORTB |= (1<<PB3);
 290:	81 ff       	sbrs	r24, 1
 292:	03 c0       	rjmp	.+6      	; 0x29a <refreshPORT2+0x1a>
 294:	85 b1       	in	r24, 0x05	; 5
 296:	88 60       	ori	r24, 0x08	; 8
 298:	85 b9       	out	0x05, r24	; 5
 29a:	08 95       	ret

0000029c <main>:
void refreshPORT2(uint8_t VALOR);


int main(void)
{
   setup();
 29c:	0e 94 ff 00 	call	0x1fe	; 0x1fe <setup>
    while (1) 
    {
		//Preparar el slave 1
		if (!I2C_Start()) return 0;	// Iniciar el start, si no hay ningun problema, continua
 2a0:	0e 94 a3 00 	call	0x146	; 0x146 <I2C_Start>
 2a4:	88 23       	and	r24, r24
 2a6:	09 f4       	brne	.+2      	; 0x2aa <main+0xe>
 2a8:	58 c0       	rjmp	.+176    	; 0x35a <main+0xbe>
		
		if (!I2C_Master_write(slave1W))	//si no devuelve 1 para la comunicación
 2aa:	80 e6       	ldi	r24, 0x60	; 96
 2ac:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
 2b0:	81 11       	cpse	r24, r1
 2b2:	03 c0       	rjmp	.+6      	; 0x2ba <main+0x1e>
		{
			I2C_Master_stop();
 2b4:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 2b8:	50 c0       	rjmp	.+160    	; 0x35a <main+0xbe>
		}
		
		
		I2C_Master_write('R');	//Comando para prepararlo
 2ba:	82 e5       	ldi	r24, 0x52	; 82
 2bc:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
		
		if (!I2C_repeatedStart())	//si está en el repeate start 
 2c0:	0e 94 b2 00 	call	0x164	; 0x164 <I2C_repeatedStart>
 2c4:	81 11       	cpse	r24, r1
 2c6:	03 c0       	rjmp	.+6      	; 0x2ce <main+0x32>
		{	
			I2C_Master_stop();
 2c8:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 2cc:	46 c0       	rjmp	.+140    	; 0x35a <main+0xbe>
		}
			
		if (!I2C_Master_write(slave1R)){	//SI todo corre bien le escribo al esclavo 
 2ce:	81 e6       	ldi	r24, 0x61	; 97
 2d0:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
 2d4:	81 11       	cpse	r24, r1
 2d6:	03 c0       	rjmp	.+6      	; 0x2de <main+0x42>
			I2C_Master_stop();				// si no se da, paro la comunición
 2d8:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 2dc:	3e c0       	rjmp	.+124    	; 0x35a <main+0xbe>
		}
		
		I2C_Master_read(&bufferI2CS1,0);	//NACK
 2de:	60 e0       	ldi	r22, 0x00	; 0
 2e0:	81 e0       	ldi	r24, 0x01	; 1
 2e2:	91 e0       	ldi	r25, 0x01	; 1
 2e4:	0e 94 dd 00 	call	0x1ba	; 0x1ba <I2C_Master_read>
		I2C_Master_stop();
 2e8:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
		
		
		//LEER ESCLAVO 2
		if (!I2C_Start()) return 0;	// Iniciar el start, si no hay ningun problema, continua
 2ec:	0e 94 a3 00 	call	0x146	; 0x146 <I2C_Start>
 2f0:	88 23       	and	r24, r24
 2f2:	99 f1       	breq	.+102    	; 0x35a <main+0xbe>
		
		if (!I2C_Master_write(slave2W))	//si no devuelve 1 para la comunicación
 2f4:	80 e8       	ldi	r24, 0x80	; 128
 2f6:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
 2fa:	81 11       	cpse	r24, r1
 2fc:	03 c0       	rjmp	.+6      	; 0x304 <main+0x68>
		{
			I2C_Master_stop();
 2fe:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 302:	2b c0       	rjmp	.+86     	; 0x35a <main+0xbe>
		}
		
		
		I2C_Master_write('R');	//Comando para prepararlo
 304:	82 e5       	ldi	r24, 0x52	; 82
 306:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
		
		if (!I2C_repeatedStart())	//si está en el repeate start
 30a:	0e 94 b2 00 	call	0x164	; 0x164 <I2C_repeatedStart>
 30e:	81 11       	cpse	r24, r1
 310:	03 c0       	rjmp	.+6      	; 0x318 <main+0x7c>
		{
			I2C_Master_stop();
 312:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 316:	21 c0       	rjmp	.+66     	; 0x35a <main+0xbe>
		}
		
		if (!I2C_Master_write(slave2R)){	//SI todo corre bien le escribo al esclavo
 318:	81 e8       	ldi	r24, 0x81	; 129
 31a:	0e 94 c9 00 	call	0x192	; 0x192 <I2C_Master_write>
 31e:	81 11       	cpse	r24, r1
 320:	03 c0       	rjmp	.+6      	; 0x328 <main+0x8c>
			I2C_Master_stop();				// si no se da, paro la comunición
 322:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
			return 0;
 326:	19 c0       	rjmp	.+50     	; 0x35a <main+0xbe>
		}
		
		I2C_Master_read(&bufferI2CS2,0);	//NACK
 328:	60 e0       	ldi	r22, 0x00	; 0
 32a:	80 e0       	ldi	r24, 0x00	; 0
 32c:	91 e0       	ldi	r25, 0x01	; 1
 32e:	0e 94 dd 00 	call	0x1ba	; 0x1ba <I2C_Master_read>
		I2C_Master_stop();
 332:	0e 94 c1 00 	call	0x182	; 0x182 <I2C_Master_stop>
		
		
		refreshPORT(bufferI2CS1);
 336:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <bufferI2CS1>
 33a:	0e 94 11 01 	call	0x222	; 0x222 <refreshPORT>
		refreshPORT2(bufferI2CS2);
 33e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 342:	0e 94 40 01 	call	0x280	; 0x280 <refreshPORT2>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 346:	2f ef       	ldi	r18, 0xFF	; 255
 348:	83 ed       	ldi	r24, 0xD3	; 211
 34a:	90 e3       	ldi	r25, 0x30	; 48
 34c:	21 50       	subi	r18, 0x01	; 1
 34e:	80 40       	sbci	r24, 0x00	; 0
 350:	90 40       	sbci	r25, 0x00	; 0
 352:	e1 f7       	brne	.-8      	; 0x34c <main+0xb0>
 354:	00 c0       	rjmp	.+0      	; 0x356 <main+0xba>
 356:	00 00       	nop
 358:	a3 cf       	rjmp	.-186    	; 0x2a0 <main+0x4>
		_delay_ms(1000);
    }
}
 35a:	80 e0       	ldi	r24, 0x00	; 0
 35c:	90 e0       	ldi	r25, 0x00	; 0
 35e:	08 95       	ret

00000360 <__udivmodsi4>:
 360:	a1 e2       	ldi	r26, 0x21	; 33
 362:	1a 2e       	mov	r1, r26
 364:	aa 1b       	sub	r26, r26
 366:	bb 1b       	sub	r27, r27
 368:	fd 01       	movw	r30, r26
 36a:	0d c0       	rjmp	.+26     	; 0x386 <__udivmodsi4_ep>

0000036c <__udivmodsi4_loop>:
 36c:	aa 1f       	adc	r26, r26
 36e:	bb 1f       	adc	r27, r27
 370:	ee 1f       	adc	r30, r30
 372:	ff 1f       	adc	r31, r31
 374:	a2 17       	cp	r26, r18
 376:	b3 07       	cpc	r27, r19
 378:	e4 07       	cpc	r30, r20
 37a:	f5 07       	cpc	r31, r21
 37c:	20 f0       	brcs	.+8      	; 0x386 <__udivmodsi4_ep>
 37e:	a2 1b       	sub	r26, r18
 380:	b3 0b       	sbc	r27, r19
 382:	e4 0b       	sbc	r30, r20
 384:	f5 0b       	sbc	r31, r21

00000386 <__udivmodsi4_ep>:
 386:	66 1f       	adc	r22, r22
 388:	77 1f       	adc	r23, r23
 38a:	88 1f       	adc	r24, r24
 38c:	99 1f       	adc	r25, r25
 38e:	1a 94       	dec	r1
 390:	69 f7       	brne	.-38     	; 0x36c <__udivmodsi4_loop>
 392:	60 95       	com	r22
 394:	70 95       	com	r23
 396:	80 95       	com	r24
 398:	90 95       	com	r25
 39a:	9b 01       	movw	r18, r22
 39c:	ac 01       	movw	r20, r24
 39e:	bd 01       	movw	r22, r26
 3a0:	cf 01       	movw	r24, r30
 3a2:	08 95       	ret

000003a4 <_exit>:
 3a4:	f8 94       	cli

000003a6 <__stop_program>:
 3a6:	ff cf       	rjmp	.-2      	; 0x3a6 <__stop_program>
