TimeQuest Timing Analyzer report for Upsampling
Tue Dec 04 01:09:22 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Upsampling                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.01 MHz ; 126.01 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -6.936 ; -467.976      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -366.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.936 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.969      ;
; -6.873 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.906      ;
; -6.865 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.898      ;
; -6.802 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.835      ;
; -6.794 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.827      ;
; -6.731 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.764      ;
; -6.723 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.756      ;
; -6.719 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.752      ;
; -6.660 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.693      ;
; -6.652 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.685      ;
; -6.648 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.681      ;
; -6.640 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.673      ;
; -6.601 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.634      ;
; -6.589 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.622      ;
; -6.577 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.610      ;
; -6.572 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.605      ;
; -6.569 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.602      ;
; -6.544 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.577      ;
; -6.530 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.563      ;
; -6.506 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.539      ;
; -6.501 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.534      ;
; -6.498 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.531      ;
; -6.498 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.531      ;
; -6.473 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.506      ;
; -6.459 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.492      ;
; -6.435 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.468      ;
; -6.430 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.463      ;
; -6.427 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.460      ;
; -6.427 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.460      ;
; -6.402 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.435      ;
; -6.401 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.434      ;
; -6.388 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.421      ;
; -6.359 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.392      ;
; -6.358 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.391      ;
; -6.356 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.389      ;
; -6.356 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.389      ;
; -6.331 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.364      ;
; -6.330 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.363      ;
; -6.317 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.350      ;
; -6.302 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.334      ;
; -6.295 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.328      ;
; -6.288 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.321      ;
; -6.285 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.318      ;
; -6.278 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.311      ;
; -6.266 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.299      ;
; -6.260 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.293      ;
; -6.231 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.263      ;
; -6.226 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.259      ;
; -6.215 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.248      ;
; -6.214 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.247      ;
; -6.195 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.228      ;
; -6.182 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.215      ;
; -6.159 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.192      ;
; -6.155 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.188      ;
; -6.141 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.174      ;
; -6.135 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.168      ;
; -6.127 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.159      ;
; -6.111 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.144      ;
; -6.091 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.124      ;
; -6.088 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.121      ;
; -6.084 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.117      ;
; -6.083 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.116      ;
; -6.072 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.105      ;
; -6.062 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.095      ;
; -6.061 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.094      ;
; -6.056 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.088      ;
; -6.023 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.056      ;
; -6.020 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.053      ;
; -6.012 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.045      ;
; -6.007 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.040      ;
; -5.994 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.027      ;
; -5.991 ; Interpolador:Interpolador1|FF[8] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.023      ;
; -5.985 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.017      ;
; -5.984 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.017      ;
; -5.982 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 7.015      ;
; -5.966 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.999      ;
; -5.949 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.982      ;
; -5.943 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.976      ;
; -5.936 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.969      ;
; -5.920 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.953      ;
; -5.918 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.951      ;
; -5.916 ; Interpolador:Interpolador1|FF[8] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.948      ;
; -5.915 ; Interpolador:Interpolador1|FF[7] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.948      ;
; -5.914 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.947      ;
; -5.913 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.946      ;
; -5.908 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.941      ;
; -5.886 ; Interpolador:Interpolador1|EE[7] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.919      ;
; -5.886 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.919      ;
; -5.865 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.898      ;
; -5.842 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.875      ;
; -5.840 ; Interpolador:Interpolador1|FF[7] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.873      ;
; -5.840 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.873      ;
; -5.839 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.872      ;
; -5.837 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.870      ;
; -5.830 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.863      ;
; -5.811 ; Interpolador:Interpolador1|EE[7] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.844      ;
; -5.800 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.833      ;
; -5.780 ; Interpolador:Interpolador1|GG[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.814      ;
; -5.778 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.811      ;
; -5.771 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.804      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; estado_atual                                                                         ; estado_atual                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|processing                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; Passador:Passador1|saida5[6]                                                         ; Interpolador:Interpolador1|JJ[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Interpolador:Interpolador1|aux2[3]                                                   ; Interpolador:Interpolador1|aux3[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.522 ; Interpolador:Interpolador1|auxEndereco[0]                                            ; Interpolador:Interpolador1|endereco[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.526 ; Passador:Passador1|saida1[4]                                                         ; Passador:Passador1|saida2[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Interpolador:Interpolador1|aux2[0]                                                   ; Interpolador:Interpolador1|aux3[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Passador:Passador1|saida0[4]                                                         ; Passador:Passador1|saida1[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Interpolador:Interpolador1|auxEndereco[5]                                            ; Interpolador:Interpolador1|endereco[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Passador:Passador1|saida3[7]                                                         ; Passador:Passador1|saida4[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Interpolador:Interpolador1|aux2[2]                                                   ; Interpolador:Interpolador1|aux3[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; Interpolador:Interpolador1|auxEndereco[7]                                            ; Interpolador:Interpolador1|endereco[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; Passador:Passador1|saida3[6]                                                         ; Passador:Passador1|saida4[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Passador:Passador1|saida4[6]                                                         ; Passador:Passador1|saida5[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Interpolador:Interpolador1|auxEndereco[9]                                            ; Interpolador:Interpolador1|auxEndereco[9]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.572 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.627 ; Interpolador:Interpolador1|auxEndereco[1]                                            ; Interpolador:Interpolador1|endereco[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.641 ; Interpolador:Interpolador1|auxEndereco[4]                                            ; Interpolador:Interpolador1|endereco[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.643 ; Interpolador:Interpolador1|auxEndereco[2]                                            ; Interpolador:Interpolador1|endereco[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.654 ; Interpolador:Interpolador1|aux3[7]                                                   ; Interpolador:Interpolador1|amostraOUT2[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.658 ; Passador:Passador1|saida5[4]                                                         ; Interpolador:Interpolador1|JJ[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; Interpolador:Interpolador1|aux3[2]                                                   ; Interpolador:Interpolador1|amostraOUT2[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; Interpolador:Interpolador1|aux3[6]                                                   ; Interpolador:Interpolador1|amostraOUT2[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Passador:Passador1|saida0[0]                                                         ; Passador:Passador1|saida1[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Passador:Passador1|saida4[5]                                                         ; Passador:Passador1|saida5[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Interpolador:Interpolador1|aux3[3]                                                   ; Interpolador:Interpolador1|amostraOUT2[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Interpolador:Interpolador1|aux3[4]                                                   ; Interpolador:Interpolador1|amostraOUT2[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; Interpolador:Interpolador1|aux3[5]                                                   ; Interpolador:Interpolador1|amostraOUT2[5]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; Interpolador:Interpolador1|aux3[0]                                                   ; Interpolador:Interpolador1|amostraOUT2[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Interpolador:Interpolador1|aux3[1]                                                   ; Interpolador:Interpolador1|amostraOUT2[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.666 ; Passador:Passador1|saida5[7]                                                         ; Interpolador:Interpolador1|JJ[7]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.931      ;
; 0.668 ; Passador:Passador1|saida3[3]                                                         ; Passador:Passador1|saida4[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.670 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|inicioImagem                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; Passador:Passador1|saida2[7]                                                         ; Passador:Passador1|saida3[7]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.935      ;
; 0.671 ; Passador:Passador1|saida0[2]                                                         ; Passador:Passador1|saida1[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; Passador:Passador1|saida4[7]                                                         ; Passador:Passador1|saida5[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.675 ; Interpolador:Interpolador1|endereco[4]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.970      ;
; 0.675 ; Passador:Passador1|saida0[3]                                                         ; Passador:Passador1|saida1[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.678 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|valido                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.684 ; Interpolador:Interpolador1|endereco[7]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.979      ;
; 0.690 ; Interpolador:Interpolador1|endereco[5]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.985      ;
; 0.704 ; Passador:Passador1|saida2[5]                                                         ; Passador:Passador1|saida3[5]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.969      ;
; 0.708 ; Interpolador:Interpolador1|auxEndereco[8]                                            ; Interpolador:Interpolador1|endereco[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.793 ; Passador:Passador1|saida3[1]                                                         ; Interpolador:Interpolador1|HH[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.798 ; Interpolador:Interpolador1|auxEndereco[1]                                            ; Interpolador:Interpolador1|auxEndereco[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; Interpolador:Interpolador1|auxEndereco[5]                                            ; Interpolador:Interpolador1|auxEndereco[5]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; Passador:Passador1|saida2[2]                                                         ; Interpolador:Interpolador1|GG[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Interpolador:Interpolador1|auxEndereco[3]                                            ; Interpolador:Interpolador1|auxEndereco[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Interpolador:Interpolador1|auxEndereco[7]                                            ; Interpolador:Interpolador1|auxEndereco[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Passador:Passador1|saida3[7]                                                         ; Interpolador:Interpolador1|HH[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Passador:Passador1|saida0[7]                                                         ; Passador:Passador1|saida1[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Interpolador:Interpolador1|auxEndereco[8]                                            ; Interpolador:Interpolador1|auxEndereco[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Passador:Passador1|saida2[7]                                                         ; Interpolador:Interpolador1|GG[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Passador:Passador1|saida3[5]                                                         ; Interpolador:Interpolador1|HH[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; Passador:Passador1|saida3[5]                                                         ; Interpolador:Interpolador1|HH[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; Passador:Passador1|saida2[7]                                                         ; Interpolador:Interpolador1|GG[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; Passador:Passador1|saida3[4]                                                         ; Interpolador:Interpolador1|HH[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; Passador:Passador1|saida3[4]                                                         ; Interpolador:Interpolador1|HH[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.829 ; Passador:Passador1|saida0[5]                                                         ; Passador:Passador1|saida1[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.830 ; Interpolador:Interpolador1|auxEndereco[0]                                            ; Interpolador:Interpolador1|auxEndereco[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.837 ; Interpolador:Interpolador1|inicioImagem                                              ; estado_atual                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Interpolador:Interpolador1|aux2[5]                                                   ; Interpolador:Interpolador1|aux3[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Interpolador:Interpolador1|aux2[7]                                                   ; Interpolador:Interpolador1|aux3[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; Passador:Passador1|saida2[5]                                                         ; Interpolador:Interpolador1|GG[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; Interpolador:Interpolador1|auxEndereco[2]                                            ; Interpolador:Interpolador1|auxEndereco[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Interpolador:Interpolador1|auxEndereco[4]                                            ; Interpolador:Interpolador1|auxEndereco[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Passador:Passador1|saida2[5]                                                         ; Interpolador:Interpolador1|GG[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Passador:Passador1|saida1[6]                                                         ; Interpolador:Interpolador1|FF[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Passador:Passador1|saida3[2]                                                         ; Interpolador:Interpolador1|HH[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Interpolador:Interpolador1|auxEndereco[6]                                            ; Interpolador:Interpolador1|auxEndereco[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Passador:Passador1|saida3[2]                                                         ; Interpolador:Interpolador1|HH[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; Interpolador:Interpolador1|aux2[6]                                                   ; Interpolador:Interpolador1|aux3[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6] ; Passador:Passador1|saida0[6]                                                                                  ; clk          ; clk         ; 0.000        ; -0.039     ; 1.079      ;
; 0.852 ; Interpolador:Interpolador1|aux2[4]                                                   ; Interpolador:Interpolador1|aux3[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.856 ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[2] ; Passador:Passador1|saida0[2]                                                                                  ; clk          ; clk         ; 0.000        ; -0.039     ; 1.083      ;
; 0.863 ; Passador:Passador1|saida1[1]                                                         ; Interpolador:Interpolador1|FF[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.128      ;
; 0.864 ; Passador:Passador1|saida2[6]                                                         ; Passador:Passador1|saida3[6]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.129      ;
; 0.920 ; Interpolador:Interpolador1|endereco[0]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 0.922 ; Interpolador:Interpolador1|auxInicioImagem[8]                                        ; Interpolador:Interpolador1|auxInicioImagem[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.924 ; Interpolador:Interpolador1|endereco[1]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.219      ;
; 0.930 ; Interpolador:Interpolador1|endereco[2]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.225      ;
; 0.933 ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[4] ; Passador:Passador1|saida0[4]                                                                                  ; clk          ; clk         ; 0.000        ; -0.040     ; 1.159      ;
; 0.936 ; Passador:Passador1|saida2[4]                                                         ; Passador:Passador1|saida3[4]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.200      ;
; 0.937 ; Interpolador:Interpolador1|endereco[2]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.234      ;
; 0.938 ; Passador:Passador1|saida2[3]                                                         ; Passador:Passador1|saida3[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.200      ;
; 0.938 ; Passador:Passador1|saida4[3]                                                         ; Passador:Passador1|saida5[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.940 ; Interpolador:Interpolador1|endereco[5]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.237      ;
; 0.942 ; Interpolador:Interpolador1|endereco[4]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.239      ;
; 0.943 ; Interpolador:Interpolador1|endereco[7]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.240      ;
; 0.953 ; Interpolador:Interpolador1|endereco[9]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.252      ;
; 0.955 ; Interpolador:Interpolador1|endereco[8]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.250      ;
; 0.957 ; Interpolador:Interpolador1|endereco[6]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.256      ;
; 0.963 ; Interpolador:Interpolador1|endereco[8]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.260      ;
; 0.968 ; Interpolador:Interpolador1|aux1[11]                                                  ; Interpolador:Interpolador1|aux2[6]                                                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.231      ;
; 0.970 ; Interpolador:Interpolador1|aux1[6]                                                   ; Interpolador:Interpolador1|aux2[1]                                                                            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.234      ;
; 0.979 ; Interpolador:Interpolador1|endereco[3]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.278      ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[5]                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sampleIn[*]  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; 0.184 ; 0.184 ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; 0.108 ; 0.108 ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; 0.110 ; 0.110 ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; start        ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sampleIn[*]  ; clk        ; 0.161  ; 0.161  ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; -3.699 ; -3.699 ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; -3.687 ; -3.687 ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; 0.085  ; 0.085  ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; 0.161  ; 0.161  ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; -3.717 ; -3.717 ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; -3.431 ; -3.431 ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; -3.586 ; -3.586 ; Rise       ; clk             ;
; start        ; clk        ; -3.758 ; -3.758 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 7.214 ; 7.214 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 7.716 ; 7.716 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 7.688 ; 7.688 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 7.995 ; 7.995 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 7.985 ; 7.985 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 7.610 ; 7.610 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 7.492 ; 7.492 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 7.747 ; 7.747 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 7.257 ; 7.257 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 7.258 ; 7.258 ; Rise       ; clk             ;
; valido         ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 6.769 ; 6.769 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 6.726 ; 6.726 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 7.378 ; 7.378 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 7.383 ; 7.383 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 7.184 ; 7.184 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 7.498 ; 7.498 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 6.973 ; 6.973 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 6.444 ; 6.444 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 6.580 ; 6.580 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 6.438 ; 6.438 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 6.561 ; 6.561 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 6.901 ; 6.901 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
; valido         ; clk        ; 6.486 ; 6.486 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.371 ; -142.768      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -366.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.371 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.397      ;
; -2.342 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.368      ;
; -2.336 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.362      ;
; -2.307 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.333      ;
; -2.301 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.327      ;
; -2.281 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.307      ;
; -2.272 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.298      ;
; -2.266 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.292      ;
; -2.246 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.272      ;
; -2.238 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.264      ;
; -2.237 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.263      ;
; -2.231 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.257      ;
; -2.214 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.240      ;
; -2.211 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.237      ;
; -2.203 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.229      ;
; -2.203 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.229      ;
; -2.202 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.228      ;
; -2.187 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.213      ;
; -2.179 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.205      ;
; -2.176 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.202      ;
; -2.169 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.195      ;
; -2.168 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.194      ;
; -2.168 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.194      ;
; -2.152 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.178      ;
; -2.144 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.170      ;
; -2.141 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.167      ;
; -2.134 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.160      ;
; -2.133 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.159      ;
; -2.133 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.159      ;
; -2.129 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.155      ;
; -2.117 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.143      ;
; -2.109 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.135      ;
; -2.099 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.125      ;
; -2.099 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.125      ;
; -2.098 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.124      ;
; -2.098 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.124      ;
; -2.094 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.120      ;
; -2.082 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.108      ;
; -2.074 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.100      ;
; -2.070 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.096      ;
; -2.066 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.091      ;
; -2.064 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.090      ;
; -2.064 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.090      ;
; -2.063 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.089      ;
; -2.061 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.087      ;
; -2.047 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.073      ;
; -2.047 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.073      ;
; -2.032 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.058      ;
; -2.031 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.056      ;
; -2.029 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.055      ;
; -2.029 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.055      ;
; -2.022 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.048      ;
; -2.016 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.042      ;
; -2.012 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.038      ;
; -2.009 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.035      ;
; -1.998 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 3.024      ;
; -1.987 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.013      ;
; -1.984 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.009      ;
; -1.982 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.008      ;
; -1.981 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.007      ;
; -1.977 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.003      ;
; -1.973 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.999      ;
; -1.971 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.997      ;
; -1.969 ; Interpolador:Interpolador1|EE[1] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.995      ;
; -1.966 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.992      ;
; -1.949 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.974      ;
; -1.947 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.973      ;
; -1.942 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.968      ;
; -1.940 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.966      ;
; -1.938 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.964      ;
; -1.934 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.960      ;
; -1.931 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.957      ;
; -1.928 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.954      ;
; -1.915 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.941      ;
; -1.914 ; Interpolador:Interpolador1|EE[6] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.939      ;
; -1.912 ; Interpolador:Interpolador1|EE[4] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.938      ;
; -1.911 ; Interpolador:Interpolador1|FF[8] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.936      ;
; -1.908 ; Interpolador:Interpolador1|EE[0] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.934      ;
; -1.905 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.931      ;
; -1.904 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.930      ;
; -1.899 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.925      ;
; -1.897 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.923      ;
; -1.893 ; Interpolador:Interpolador1|GG[3] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.920      ;
; -1.893 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.919      ;
; -1.891 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.917      ;
; -1.877 ; Interpolador:Interpolador1|FF[7] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.903      ;
; -1.877 ; Interpolador:Interpolador1|EE[3] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.903      ;
; -1.873 ; Interpolador:Interpolador1|FF[8] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.898      ;
; -1.870 ; Interpolador:Interpolador1|FF[5] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.896      ;
; -1.867 ; Interpolador:Interpolador1|EE[7] ; Interpolador:Interpolador1|aux1[15] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.893      ;
; -1.865 ; Interpolador:Interpolador1|FF[1] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.891      ;
; -1.864 ; Interpolador:Interpolador1|EE[5] ; Interpolador:Interpolador1|aux1[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.890      ;
; -1.859 ; Interpolador:Interpolador1|FF[3] ; Interpolador:Interpolador1|aux1[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.885      ;
; -1.858 ; Interpolador:Interpolador1|GG[3] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.885      ;
; -1.856 ; Interpolador:Interpolador1|FF[6] ; Interpolador:Interpolador1|aux1[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.882      ;
; -1.841 ; Interpolador:Interpolador1|FF[4] ; Interpolador:Interpolador1|aux1[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.867      ;
; -1.841 ; Interpolador:Interpolador1|FF[2] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.867      ;
; -1.839 ; Interpolador:Interpolador1|FF[7] ; Interpolador:Interpolador1|aux1[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.865      ;
; -1.837 ; Interpolador:Interpolador1|FF[0] ; Interpolador:Interpolador1|aux1[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.863      ;
; -1.830 ; Interpolador:Interpolador1|EE[2] ; Interpolador:Interpolador1|aux1[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.856      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; estado_atual                                                                         ; estado_atual                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|processing                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Passador:Passador1|saida5[6]                                                         ; Interpolador:Interpolador1|JJ[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Interpolador:Interpolador1|aux2[3]                                                   ; Interpolador:Interpolador1|aux3[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; Interpolador:Interpolador1|auxEndereco[0]                                            ; Interpolador:Interpolador1|endereco[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Passador:Passador1|saida1[4]                                                         ; Passador:Passador1|saida2[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Passador:Passador1|saida0[4]                                                         ; Passador:Passador1|saida1[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Passador:Passador1|saida3[7]                                                         ; Passador:Passador1|saida4[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; Interpolador:Interpolador1|aux2[0]                                                   ; Interpolador:Interpolador1|aux3[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Interpolador:Interpolador1|auxEndereco[9]                                            ; Interpolador:Interpolador1|auxEndereco[9]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Passador:Passador1|saida3[6]                                                         ; Passador:Passador1|saida4[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Interpolador:Interpolador1|aux2[2]                                                   ; Interpolador:Interpolador1|aux3[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Interpolador:Interpolador1|auxEndereco[5]                                            ; Interpolador:Interpolador1|endereco[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Passador:Passador1|saida4[6]                                                         ; Passador:Passador1|saida5[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Interpolador:Interpolador1|auxEndereco[7]                                            ; Interpolador:Interpolador1|endereco[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.267 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.291 ; Interpolador:Interpolador1|endereco[4]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.486      ;
; 0.295 ; Interpolador:Interpolador1|endereco[7]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.490      ;
; 0.298 ; Interpolador:Interpolador1|endereco[5]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.493      ;
; 0.305 ; Interpolador:Interpolador1|aux3[7]                                                   ; Interpolador:Interpolador1|amostraOUT2[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.459      ;
; 0.313 ; Passador:Passador1|saida2[7]                                                         ; Passador:Passador1|saida3[7]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.464      ;
; 0.314 ; Passador:Passador1|saida5[7]                                                         ; Interpolador:Interpolador1|JJ[7]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.464      ;
; 0.317 ; Interpolador:Interpolador1|auxEndereco[1]                                            ; Interpolador:Interpolador1|endereco[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.320 ; Passador:Passador1|saida2[5]                                                         ; Passador:Passador1|saida3[5]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.322 ; Interpolador:Interpolador1|auxEndereco[8]                                            ; Interpolador:Interpolador1|endereco[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|inicioImagem                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Passador:Passador1|saida0[0]                                                         ; Passador:Passador1|saida1[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Passador:Passador1|saida5[4]                                                         ; Interpolador:Interpolador1|JJ[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Passador:Passador1|saida4[5]                                                         ; Passador:Passador1|saida5[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Interpolador:Interpolador1|aux3[2]                                                   ; Interpolador:Interpolador1|amostraOUT2[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Interpolador:Interpolador1|aux3[3]                                                   ; Interpolador:Interpolador1|amostraOUT2[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Interpolador:Interpolador1|aux3[6]                                                   ; Interpolador:Interpolador1|amostraOUT2[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Interpolador:Interpolador1|aux3[4]                                                   ; Interpolador:Interpolador1|amostraOUT2[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Interpolador:Interpolador1|aux3[5]                                                   ; Interpolador:Interpolador1|amostraOUT2[5]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Interpolador:Interpolador1|aux3[0]                                                   ; Interpolador:Interpolador1|amostraOUT2[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Interpolador:Interpolador1|aux3[1]                                                   ; Interpolador:Interpolador1|amostraOUT2[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Interpolador:Interpolador1|auxEndereco[4]                                            ; Interpolador:Interpolador1|endereco[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Passador:Passador1|saida3[3]                                                         ; Passador:Passador1|saida4[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Interpolador:Interpolador1|auxEndereco[2]                                            ; Interpolador:Interpolador1|endereco[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Passador:Passador1|saida0[2]                                                         ; Passador:Passador1|saida1[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; Passador:Passador1|saida4[7]                                                         ; Passador:Passador1|saida5[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; Passador:Passador1|saida0[3]                                                         ; Passador:Passador1|saida1[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; Interpolador:Interpolador1|processing                                                ; Interpolador:Interpolador1|valido                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.356 ; Passador:Passador1|saida3[1]                                                         ; Interpolador:Interpolador1|HH[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; Interpolador:Interpolador1|auxEndereco[1]                                            ; Interpolador:Interpolador1|auxEndereco[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Interpolador:Interpolador1|auxEndereco[3]                                            ; Interpolador:Interpolador1|auxEndereco[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Interpolador:Interpolador1|auxEndereco[5]                                            ; Interpolador:Interpolador1|auxEndereco[5]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Passador:Passador1|saida2[2]                                                         ; Interpolador:Interpolador1|GG[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Passador:Passador1|saida3[7]                                                         ; Interpolador:Interpolador1|HH[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Interpolador:Interpolador1|auxEndereco[7]                                            ; Interpolador:Interpolador1|auxEndereco[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Interpolador:Interpolador1|auxEndereco[8]                                            ; Interpolador:Interpolador1|auxEndereco[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Passador:Passador1|saida2[7]                                                         ; Interpolador:Interpolador1|GG[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Passador:Passador1|saida2[7]                                                         ; Interpolador:Interpolador1|GG[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Passador:Passador1|saida3[5]                                                         ; Interpolador:Interpolador1|HH[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Passador:Passador1|saida3[4]                                                         ; Interpolador:Interpolador1|HH[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Passador:Passador1|saida3[5]                                                         ; Interpolador:Interpolador1|HH[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Passador:Passador1|saida3[4]                                                         ; Interpolador:Interpolador1|HH[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Interpolador:Interpolador1|auxEndereco[0]                                            ; Interpolador:Interpolador1|auxEndereco[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; Interpolador:Interpolador1|aux2[7]                                                   ; Interpolador:Interpolador1|aux3[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Passador:Passador1|saida2[5]                                                         ; Interpolador:Interpolador1|GG[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Passador:Passador1|saida1[6]                                                         ; Interpolador:Interpolador1|FF[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Passador:Passador1|saida2[5]                                                         ; Interpolador:Interpolador1|GG[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Interpolador:Interpolador1|auxEndereco[2]                                            ; Interpolador:Interpolador1|auxEndereco[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Interpolador:Interpolador1|aux2[5]                                                   ; Interpolador:Interpolador1|aux3[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Interpolador:Interpolador1|auxEndereco[4]                                            ; Interpolador:Interpolador1|auxEndereco[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Interpolador:Interpolador1|auxEndereco[6]                                            ; Interpolador:Interpolador1|auxEndereco[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Interpolador:Interpolador1|inicioImagem                                              ; estado_atual                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Passador:Passador1|saida3[2]                                                         ; Interpolador:Interpolador1|HH[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Passador:Passador1|saida3[2]                                                         ; Interpolador:Interpolador1|HH[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Interpolador:Interpolador1|aux2[4]                                                   ; Interpolador:Interpolador1|aux3[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Interpolador:Interpolador1|aux2[6]                                                   ; Interpolador:Interpolador1|aux3[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; Interpolador:Interpolador1|aux2[10]                                                  ; Interpolador:Interpolador1|aux3[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.399 ; Passador:Passador1|saida0[7]                                                         ; Passador:Passador1|saida1[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.404 ; Interpolador:Interpolador1|endereco[0]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.599      ;
; 0.406 ; Interpolador:Interpolador1|endereco[5]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.604      ;
; 0.408 ; Interpolador:Interpolador1|endereco[4]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.606      ;
; 0.409 ; Interpolador:Interpolador1|endereco[7]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.607      ;
; 0.409 ; Interpolador:Interpolador1|endereco[1]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.604      ;
; 0.411 ; Passador:Passador1|saida0[5]                                                         ; Passador:Passador1|saida1[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; Interpolador:Interpolador1|endereco[2]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.607      ;
; 0.413 ; Interpolador:Interpolador1|endereco[2]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.611      ;
; 0.417 ; Passador:Passador1|saida1[1]                                                         ; Interpolador:Interpolador1|FF[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.568      ;
; 0.420 ; Passador:Passador1|saida2[6]                                                         ; Passador:Passador1|saida3[6]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.571      ;
; 0.423 ; Interpolador:Interpolador1|endereco[9]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.621      ;
; 0.423 ; Interpolador:Interpolador1|endereco[6]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.621      ;
; 0.425 ; Passador:Passador1|saida4[3]                                                         ; Passador:Passador1|saida5[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.577      ;
; 0.426 ; Passador:Passador1|saida2[4]                                                         ; Passador:Passador1|saida3[4]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.576      ;
; 0.427 ; Interpolador:Interpolador1|auxInicioImagem[8]                                        ; Interpolador:Interpolador1|auxInicioImagem[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; Interpolador:Interpolador1|endereco[8]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.623      ;
; 0.430 ; Interpolador:Interpolador1|endereco[8]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.628      ;
; 0.430 ; Passador:Passador1|saida2[3]                                                         ; Passador:Passador1|saida3[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.577      ;
; 0.438 ; Interpolador:Interpolador1|aux1[11]                                                  ; Interpolador:Interpolador1|aux2[6]                                                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.587      ;
; 0.440 ; Interpolador:Interpolador1|endereco[3]                                               ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.638      ;
; 0.440 ; Interpolador:Interpolador1|aux1[6]                                                   ; Interpolador:Interpolador1|aux2[1]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.591      ;
; 0.441 ; Passador:Passador1|saida3[3]                                                         ; Interpolador:Interpolador1|HH[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.595      ;
; 0.442 ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6] ; Passador:Passador1|saida0[6]                                                                                  ; clk          ; clk         ; 0.000        ; -0.042     ; 0.552      ;
; 0.442 ; Passador:Passador1|saida3[3]                                                         ; Interpolador:Interpolador1|HH[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.596      ;
+-------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; Memory:RegBank|altsyncram:altsyncram_component|altsyncram_e7a1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Interpolador:Interpolador1|EE[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Interpolador:Interpolador1|EE[5]                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sampleIn[*]  ; clk        ; 2.158  ; 2.158  ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; 2.139  ; 2.139  ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; 2.133  ; 2.133  ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; -0.182 ; -0.182 ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; -0.223 ; -0.223 ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; -0.225 ; -0.225 ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; 2.158  ; 2.158  ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; 2.011  ; 2.011  ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; 2.114  ; 2.114  ; Rise       ; clk             ;
; start        ; clk        ; 2.155  ; 2.155  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sampleIn[*]  ; clk        ; 0.364  ; 0.364  ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; 0.321  ; 0.321  ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; 0.362  ; 0.362  ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; 0.364  ; 0.364  ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
; start        ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; valido         ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 4.024 ; 4.024 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 3.577 ; 3.577 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; valido         ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.936   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -6.936   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -467.976 ; 0.0   ; 0.0      ; 0.0     ; -366.38             ;
;  clk             ; -467.976 ; 0.000 ; N/A      ; N/A     ; -366.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sampleIn[*]  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; 0.184 ; 0.184 ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; 0.108 ; 0.108 ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; 0.110 ; 0.110 ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; start        ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sampleIn[*]  ; clk        ; 0.364  ; 0.364  ; Rise       ; clk             ;
;  sampleIn[0] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  sampleIn[1] ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
;  sampleIn[2] ; clk        ; 0.321  ; 0.321  ; Rise       ; clk             ;
;  sampleIn[3] ; clk        ; 0.362  ; 0.362  ; Rise       ; clk             ;
;  sampleIn[4] ; clk        ; 0.364  ; 0.364  ; Rise       ; clk             ;
;  sampleIn[5] ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  sampleIn[6] ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  sampleIn[7] ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
; start        ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 7.214 ; 7.214 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 7.716 ; 7.716 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 7.688 ; 7.688 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 7.995 ; 7.995 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 7.678 ; 7.678 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 7.985 ; 7.985 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 7.610 ; 7.610 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 7.492 ; 7.492 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 7.747 ; 7.747 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 7.257 ; 7.257 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 7.258 ; 7.258 ; Rise       ; clk             ;
; valido         ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; newLine        ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
; sampleOut1[*]  ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  sampleOut1[0] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  sampleOut1[1] ; clk        ; 4.024 ; 4.024 ; Rise       ; clk             ;
;  sampleOut1[2] ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  sampleOut1[3] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  sampleOut1[4] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  sampleOut1[5] ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  sampleOut1[6] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  sampleOut1[7] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
; sampleOut2[*]  ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  sampleOut2[0] ; clk        ; 3.577 ; 3.577 ; Rise       ; clk             ;
;  sampleOut2[1] ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  sampleOut2[2] ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
;  sampleOut2[3] ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  sampleOut2[4] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  sampleOut2[5] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  sampleOut2[6] ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  sampleOut2[7] ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; valido         ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 101770   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 101770   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 04 01:09:21 2018
Info: Command: quartus_sta Upsampling -c Upsampling
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Upsampling.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.936
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.936      -467.976 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -366.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.371      -142.768 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -366.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4554 megabytes
    Info: Processing ended: Tue Dec 04 01:09:22 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


