Fitter report for zxgate
Fri Nov 20 11:55:29 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 20 11:55:29 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; zxgate                                          ;
; Top-level Entity Name              ; zx01xr                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,668 / 4,608 ( 58 % )                          ;
;     Total combinational functions  ; 2,654 / 4,608 ( 58 % )                          ;
;     Dedicated logic registers      ; 546 / 4,608 ( 12 % )                            ;
; Total registers                    ; 546                                             ;
; Total pins                         ; 37 / 89 ( 42 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 68,608 / 119,808 ( 57 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                             ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3266 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3266 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3263    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /ssd/altera/projects/zxgate/output_files/zxgate.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,668 / 4,608 ( 58 % )    ;
;     -- Combinational with no register       ; 2122                      ;
;     -- Register only                        ; 14                        ;
;     -- Combinational with a register        ; 532                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1880                      ;
;     -- 3 input functions                    ; 434                       ;
;     -- <=2 input functions                  ; 340                       ;
;     -- Register only                        ; 14                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2450                      ;
;     -- arithmetic mode                      ; 204                       ;
;                                             ;                           ;
; Total registers*                            ; 546 / 4,851 ( 11 % )      ;
;     -- Dedicated logic registers            ; 546 / 4,608 ( 12 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 193 / 288 ( 67 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 37 / 89 ( 42 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M4Ks                                        ; 18 / 26 ( 69 % )          ;
; Total block memory bits                     ; 68,608 / 119,808 ( 57 % ) ;
; Total block memory implementation bits      ; 82,944 / 119,808 ( 69 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 5 / 8 ( 63 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 19% / 20% / 18%           ;
; Peak interconnect usage (total/H/V)         ; 22% / 23% / 21%           ;
; Maximum fan-out                             ; 505                       ;
; Highest non-global fan-out                  ; 248                       ;
; Total fan-out                               ; 11671                     ;
; Average fan-out                             ; 3.56                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2668 / 4608 ( 58 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 2122                 ; 0                              ;
;     -- Register only                        ; 14                   ; 0                              ;
;     -- Combinational with a register        ; 532                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1880                 ; 0                              ;
;     -- 3 input functions                    ; 434                  ; 0                              ;
;     -- <=2 input functions                  ; 340                  ; 0                              ;
;     -- Register only                        ; 14                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2450                 ; 0                              ;
;     -- arithmetic mode                      ; 204                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 546                  ; 0                              ;
;     -- Dedicated logic registers            ; 546 / 4608 ( 12 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 193 / 288 ( 67 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 37                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 68608                ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                              ;
; M4K                                         ; 18 / 26 ( 69 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 5 / 10 ( 50 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11677                ; 0                              ;
;     -- Registered Connections               ; 4504                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 6                    ; 0                              ;
;     -- Output Ports                         ; 23                   ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk50    ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kbd_clk  ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; kbd_data ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n    ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usa_uk   ; 144   ; 2        ; 1            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; v_inv    ; 143   ; 2        ; 1            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; a[0]    ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[10]   ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[11]   ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[12]   ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[13]   ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[14]   ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[1]    ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[2]    ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[3]    ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[4]    ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[5]    ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[6]    ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[7]    ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[8]    ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a[9]    ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oe_n    ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ramcs_n ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgaB    ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgaG    ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgaHS   ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgaR    ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vgaVS   ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; we_n    ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; d[0] ; 60    ; 4        ; 14           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[1] ; 59    ; 4        ; 14           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[2] ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[3] ; 63    ; 4        ; 19           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[4] ; 64    ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[5] ; 65    ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[6] ; 67    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
; d[7] ; 69    ; 4        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:c_Z80|WR_n      ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 23 ( 70 % ) ; 3.3V          ; --           ;
; 3        ; 12 / 23 ( 52 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 24 ( 38 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk50                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; d[2]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; d[1]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; d[0]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; d[3]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; d[4]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; d[5]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; d[6]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; d[7]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; a[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; a[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; ramcs_n                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; oe_n                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; a[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; a[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; a[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; a[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; we_n                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; a[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; a[12]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; a[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; a[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; a[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; a[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; a[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; a[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; a[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; vgaB                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; vgaG                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; vgaR                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; vgaVS                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; vgaHS                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; kbd_data                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; kbd_clk                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; v_inv                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; usa_uk                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |zx01xr                                      ; 2668 (23)   ; 546 (7)                   ; 0 (0)         ; 68608       ; 18   ; 0            ; 0       ; 0         ; 37   ; 0            ; 2122 (15)    ; 14 (0)            ; 532 (15)         ; |zx01xr                                                                                                                               ; work         ;
;    |DBLSCAN:scan2x|                          ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 32 (32)          ; |zx01xr|DBLSCAN:scan2x                                                                                                                ; work         ;
;       |ramb4_s8_s8:u_ram_a|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_a                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_a|altsyncram:altsyncram_component                                                            ; work         ;
;             |altsyncram_d6n1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_a|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated                             ; work         ;
;                |altsyncram_1us1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_a|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated|altsyncram_1us1:altsyncram1 ; work         ;
;       |ramb4_s8_s8:u_ram_b|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_b                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_b|altsyncram:altsyncram_component                                                            ; work         ;
;             |altsyncram_d6n1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_b|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated                             ; work         ;
;                |altsyncram_1us1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zx01xr|DBLSCAN:scan2x|ramb4_s8_s8:u_ram_b|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated|altsyncram_1us1:altsyncram1 ; work         ;
;    |PS2_MatrixEncoder:c_PS2_MatrixEncoder|   ; 263 (263)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 2 (2)             ; 101 (101)        ; |zx01xr|PS2_MatrixEncoder:c_PS2_MatrixEncoder                                                                                         ; work         ;
;    |T80s:c_Z80|                              ; 2224 (18)   ; 357 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1867 (6)     ; 8 (0)             ; 349 (12)         ; |zx01xr|T80s:c_Z80                                                                                                                    ; work         ;
;       |T80:u0|                               ; 2206 (898)  ; 345 (217)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1861 (697)   ; 8 (8)             ; 337 (202)        ; |zx01xr|T80s:c_Z80|T80:u0                                                                                                             ; work         ;
;          |T80_ALU:alu|                       ; 512 (512)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 512 (512)    ; 0 (0)             ; 0 (0)            ; |zx01xr|T80s:c_Z80|T80:u0|T80_ALU:alu                                                                                                 ; work         ;
;          |T80_MCode:mcode|                   ; 530 (530)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 523 (523)    ; 0 (0)             ; 7 (7)            ; |zx01xr|T80s:c_Z80|T80:u0|T80_MCode:mcode                                                                                             ; work         ;
;          |T80_Reg:Regs|                      ; 273 (273)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (129)    ; 0 (0)             ; 144 (144)        ; |zx01xr|T80s:c_Z80|T80:u0|T80_Reg:Regs                                                                                                ; work         ;
;    |rom81:c_ROM81|                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |zx01xr|rom81:c_ROM81                                                                                                                 ; work         ;
;       |altsyncram:altsyncram_component|      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |zx01xr|rom81:c_ROM81|altsyncram:altsyncram_component                                                                                 ; work         ;
;          |altsyncram_qj91:auto_generated|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |zx01xr|rom81:c_ROM81|altsyncram:altsyncram_component|altsyncram_qj91:auto_generated                                                  ; work         ;
;    |top:c_top|                               ; 128 (0)     ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 1 (0)             ; 52 (0)           ; |zx01xr|top:c_top                                                                                                                     ; work         ;
;       |busses:c_busses|                      ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 8 (8)            ; |zx01xr|top:c_top|busses:c_busses                                                                                                     ; work         ;
;       |io81:c_io81|                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |zx01xr|top:c_top|io81:c_io81                                                                                                         ; work         ;
;       |modes97:c_modes97|                    ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 7 (7)            ; |zx01xr|top:c_top|modes97:c_modes97                                                                                                   ; work         ;
;       |res_clk:c_res_clk|                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |zx01xr|top:c_top|res_clk:c_res_clk                                                                                                   ; work         ;
;       |video81:c_video81|                    ; 41 (41)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 32 (32)          ; |zx01xr|top:c_top|video81:c_video81                                                                                                   ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; d[0]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[1]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[2]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[3]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[4]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[5]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[6]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d[7]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; oe_n     ; Output   ; --            ; --            ; --                    ; --  ;
; we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; ramcs_n  ; Output   ; --            ; --            ; --                    ; --  ;
; a[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; a[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; a[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; vgaR     ; Output   ; --            ; --            ; --                    ; --  ;
; vgaG     ; Output   ; --            ; --            ; --                    ; --  ;
; vgaB     ; Output   ; --            ; --            ; --                    ; --  ;
; vgaHS    ; Output   ; --            ; --            ; --                    ; --  ;
; vgaVS    ; Output   ; --            ; --            ; --                    ; --  ;
; clk50    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; usa_uk   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; v_inv    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; rst_n    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; kbd_clk  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; kbd_data ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; d[0]                                                         ;                   ;         ;
;      - d_mem_i[0]~4                                          ; 1                 ; 6       ;
;      - top:c_top|busses:c_busses|d_cpu_o[0]~18               ; 1                 ; 6       ;
; d[1]                                                         ;                   ;         ;
;      - d_mem_i[1]~6                                          ; 1                 ; 6       ;
;      - top:c_top|busses:c_busses|d_cpu_o[1]~26               ; 1                 ; 6       ;
; d[2]                                                         ;                   ;         ;
;      - d_mem_i[2]~8                                          ; 0                 ; 6       ;
;      - top:c_top|busses:c_busses|d_cpu_o[2]~8                ; 0                 ; 6       ;
; d[3]                                                         ;                   ;         ;
;      - d_mem_i[3]~10                                         ; 0                 ; 6       ;
;      - top:c_top|busses:c_busses|d_cpu_o[3]~42               ; 0                 ; 6       ;
; d[4]                                                         ;                   ;         ;
;      - d_mem_i[4]~12                                         ; 0                 ; 6       ;
;      - top:c_top|busses:c_busses|d_cpu_o[4]~34               ; 0                 ; 6       ;
; d[5]                                                         ;                   ;         ;
;      - d_mem_i[5]~14                                         ; 0                 ; 6       ;
; d[6]                                                         ;                   ;         ;
;      - d_mem_i[6]~0                                          ; 0                 ; 6       ;
; d[7]                                                         ;                   ;         ;
;      - d_mem_i[7]~16                                         ; 0                 ; 6       ;
; clk50                                                        ;                   ;         ;
; usa_uk                                                       ;                   ;         ;
;      - top:c_top|busses:c_busses|d_cpu_o[6]~1                ; 1                 ; 6       ;
; v_inv                                                        ;                   ;         ;
;      - top:c_top|busses:c_busses|d_cpu_o[4]~33               ; 0                 ; 6       ;
;      - v_inv~_wirecell                                       ; 0                 ; 6       ;
; rst_n                                                        ;                   ;         ;
;      - s_n_reset                                             ; 0                 ; 6       ;
; kbd_clk                                                      ;                   ;         ;
;      - PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Clk_r[0]~0  ; 0                 ; 6       ;
; kbd_data                                                     ;                   ;         ;
;      - PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Data_r[0]~0 ; 0                 ; 6       ;
+--------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; DBLSCAN:scan2x|ibank                                      ; LCFF_X26_Y7_N3     ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; DBLSCAN:scan2x|p_output_timing~0                          ; LCCOMB_X24_Y9_N24  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; DBLSCAN:scan2x|rising_h~1                                 ; LCCOMB_X26_Y7_N26  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; DBLSCAN:scan2x|vs_cnt[0]~4                                ; LCCOMB_X24_Y10_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal2~0                                                  ; LCCOMB_X27_Y7_N4   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal2~1                                                  ; LCCOMB_X26_Y7_N28  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[0][0]~92     ; LCCOMB_X21_Y4_N16  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[1][3]~91     ; LCCOMB_X21_Y4_N22  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[2][4]~94     ; LCCOMB_X21_Y4_N28  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[3][3]~93     ; LCCOMB_X21_Y4_N26  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[4][3]~95     ; LCCOMB_X21_Y4_N30  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[5][3]~96     ; LCCOMB_X24_Y4_N30  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[6][2]~89     ; LCCOMB_X21_Y4_N2   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[7][2]~90     ; LCCOMB_X21_Y4_N4   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[7]~0 ; LCCOMB_X26_Y4_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[7]~1    ; LCCOMB_X1_Y4_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|ACC[1]~11                               ; LCCOMB_X15_Y9_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|A[10]~28                                ; LCCOMB_X10_Y7_N16  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|A[12]                                   ; LCFF_X14_Y8_N5     ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|BusA[7]~1                               ; LCCOMB_X15_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|DO[6]~15                                ; LCCOMB_X15_Y9_N6   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|Equal5~1                                ; LCCOMB_X17_Y4_N0   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|F[5]~90                                 ; LCCOMB_X18_Y6_N4   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|F~75                                    ; LCCOMB_X8_Y4_N22   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|IR[3]~4                                 ; LCCOMB_X12_Y7_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|ISet[1]                                 ; LCFF_X17_Y7_N9     ; 80      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|I[7]~4                                  ; LCCOMB_X19_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|IntCycle~4                              ; LCCOMB_X20_Y7_N16  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|MCycle[2]~2                             ; LCCOMB_X20_Y7_N4   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|NMICycle                                ; LCFF_X21_Y7_N15    ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|PC[13]~24                               ; LCCOMB_X10_Y7_N6   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|Pre_XY_F_M[2]~1                         ; LCCOMB_X20_Y7_N20  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|R[6]~11                                 ; LCCOMB_X14_Y9_N24  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|R[6]~9                                  ; LCCOMB_X19_Y9_N26  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|SP[14]~9                                ; LCCOMB_X10_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|SP[4]~18                                ; LCCOMB_X10_Y8_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][7]~7              ; LCCOMB_X20_Y8_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][7]~6              ; LCCOMB_X20_Y8_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][7]~5              ; LCCOMB_X20_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][7]~8              ; LCCOMB_X20_Y8_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][7]~3              ; LCCOMB_X20_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][7]~0              ; LCCOMB_X20_Y8_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][7]~2              ; LCCOMB_X20_Y8_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][7]~4              ; LCCOMB_X20_Y8_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][0]~6              ; LCCOMB_X21_Y12_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][0]~5              ; LCCOMB_X21_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][0]~4              ; LCCOMB_X21_Y12_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][0]~7              ; LCCOMB_X21_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][0]~2              ; LCCOMB_X21_Y12_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][0]~0              ; LCCOMB_X21_Y12_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][0]~1              ; LCCOMB_X21_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][0]~3              ; LCCOMB_X21_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|TmpAddr[13]~28                          ; LCCOMB_X12_Y9_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|TmpAddr[7]~37                           ; LCCOMB_X12_Y9_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|XY_State[1]~2                           ; LCCOMB_X17_Y7_N16  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|T80:u0|process_5~0                             ; LCCOMB_X22_Y7_N20  ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:c_Z80|WR_n                                           ; LCFF_X24_Y7_N9     ; 11      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; Tick1us                                                   ; LCFF_X3_Y3_N1      ; 42      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk50                                                     ; PIN_17             ; 40      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; div50[2]                                                  ; LCFF_X27_Y7_N7     ; 5       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; div50[2]                                                  ; LCFF_X27_Y7_N7     ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                     ; PIN_139            ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; s_n_reset                                                 ; LCFF_X1_Y6_N1      ; 190     ; Async. clear              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; top:c_top|io81:c_io81|iord                                ; LCCOMB_X24_Y7_N14  ; 6       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; top:c_top|io81:c_io81|iowr                                ; LCCOMB_X24_Y7_N30  ; 2       ; Async. clear, Clock       ; no     ; --                   ; --               ; --                        ;
; top:c_top|io81:c_io81|vsync                               ; LCFF_X25_Y7_N15    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; top:c_top|io81:c_io81|vsync                               ; LCFF_X25_Y7_N15    ; 11      ; Async. clear              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; top:c_top|modes97:c_modes97|mode_romp[0]~0                ; LCCOMB_X25_Y7_N4   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; top:c_top|modes97:c_modes97|poke7                         ; LCCOMB_X25_Y7_N2   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; top:c_top|res_clk:c_res_clk|Equal0~0                      ; LCCOMB_X22_Y6_N18  ; 105     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; top:c_top|res_clk:c_res_clk|i_phi                         ; LCFF_X24_Y7_N13    ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; top:c_top|res_clk:c_res_clk|i_phi                         ; LCFF_X24_Y7_N13    ; 505     ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; top:c_top|res_clk:c_res_clk|timer[2]                      ; LCFF_X22_Y6_N13    ; 17      ; Async. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; top:c_top|video81:c_video81|line_cnt[4]~23                ; LCCOMB_X22_Y9_N2   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; top:c_top|video81:c_video81|process_1~3                   ; LCCOMB_X22_Y8_N22  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                         ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                              ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; clk50                             ; PIN_17          ; 40      ; Global Clock         ; GCLK2            ; --                        ;
; div50[2]                          ; LCFF_X27_Y7_N7  ; 14      ; Global Clock         ; GCLK4            ; --                        ;
; s_n_reset                         ; LCFF_X1_Y6_N1   ; 190     ; Global Clock         ; GCLK3            ; --                        ;
; top:c_top|io81:c_io81|vsync       ; LCFF_X25_Y7_N15 ; 11      ; Global Clock         ; GCLK7            ; --                        ;
; top:c_top|res_clk:c_res_clk|i_phi ; LCFF_X24_Y7_N13 ; 505     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; T80s:c_Z80|T80:u0|IR[1]                                                                       ; 248     ;
; T80s:c_Z80|T80:u0|IR[0]                                                                       ; 221     ;
; T80s:c_Z80|T80:u0|IR[2]                                                                       ; 199     ;
; T80s:c_Z80|T80:u0|IR[3]                                                                       ; 191     ;
; T80s:c_Z80|T80:u0|IR[6]                                                                       ; 153     ;
; T80s:c_Z80|T80:u0|IR[4]                                                                       ; 138     ;
; T80s:c_Z80|T80:u0|IR[7]                                                                       ; 121     ;
; T80s:c_Z80|T80:u0|IR[5]                                                                       ; 117     ;
; top:c_top|res_clk:c_res_clk|Equal0~0                                                          ; 105     ;
; T80s:c_Z80|T80:u0|MCycle[1]                                                                   ; 92      ;
; T80s:c_Z80|T80:u0|MCycle[2]                                                                   ; 90      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~0                                                    ; 86      ;
; T80s:c_Z80|T80:u0|MCycle[0]                                                                   ; 85      ;
; T80s:c_Z80|T80:u0|ISet[1]                                                                     ; 80      ;
; T80s:c_Z80|T80:u0|RegAddrA[0]~7                                                               ; 72      ;
; T80s:c_Z80|T80:u0|RegAddrA[1]~11                                                              ; 53      ;
; T80s:c_Z80|T80:u0|ALU_Op_r[0]                                                                 ; 49      ;
; T80s:c_Z80|T80:u0|ISet[0]                                                                     ; 49      ;
; T80s:c_Z80|T80:u0|RegAddrB[1]~1                                                               ; 48      ;
; T80s:c_Z80|T80:u0|RegAddrB[0]~0                                                               ; 48      ;
; T80s:c_Z80|T80:u0|RegAddrC[1]                                                                 ; 48      ;
; T80s:c_Z80|T80:u0|RegAddrC[0]                                                                 ; 48      ;
; T80s:c_Z80|T80:u0|ALU_Op_r[1]                                                                 ; 45      ;
; Tick1us                                                                                       ; 42      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[5]                                       ; 39      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Sample                                              ; 38      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~4                                                    ; 36      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[6]                                       ; 35      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux231~0                                                    ; 35      ;
; T80s:c_Z80|T80:u0|process_0~9                                                                 ; 34      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Equal7~9                                                ; 33      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Equal7~4                                                ; 33      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[0]                                          ; 32      ;
; T80s:c_Z80|T80:u0|RegAddrA[2]~14                                                              ; 32      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[2]                                          ; 31      ;
; T80s:c_Z80|T80:u0|RegDIL[7]~1                                                                 ; 31      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[4]                                          ; 30      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[1]                                          ; 30      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[3]                                          ; 30      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux59~0                                                     ; 30      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[6]                                          ; 29      ;
; T80s:c_Z80|DI_Reg[7]                                                                          ; 29      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux258~2                                                    ; 29      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~1                                                    ; 29      ;
; T80s:c_Z80|T80:u0|ALU_Op_r[2]                                                                 ; 28      ;
; T80s:c_Z80|T80:u0|Equal0~1                                                                    ; 28      ;
; T80s:c_Z80|T80:u0|A[10]~21                                                                    ; 27      ;
; T80s:c_Z80|T80:u0|TState[2]                                                                   ; 27      ;
; T80s:c_Z80|T80:u0|process_5~0                                                                 ; 26      ;
; T80s:c_Z80|T80:u0|TState[0]                                                                   ; 26      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[7]                                       ; 25      ;
; T80s:c_Z80|T80:u0|TState[1]                                                                   ; 25      ;
; Equal2~0                                                                                      ; 24      ;
; T80s:c_Z80|T80:u0|A[12]                                                                       ; 24      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~12                                           ; 23      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~3                                                    ; 23      ;
; T80s:c_Z80|T80:u0|A[11]                                                                       ; 23      ;
; T80s:c_Z80|T80:u0|A[10]                                                                       ; 23      ;
; T80s:c_Z80|T80:u0|A[9]                                                                        ; 23      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~6                                                    ; 22      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux100~2                                                    ; 22      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~23                                           ; 20      ;
; T80s:c_Z80|T80:u0|F[1]                                                                        ; 20      ;
; T80s:c_Z80|T80:u0|ALU_Op_r[3]                                                                 ; 20      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|process_0~0                                                     ; 19      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~8                                                    ; 19      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux253~13                                                   ; 18      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Clear                                            ; 17      ;
; T80s:c_Z80|T80:u0|RegDIL[7]~2                                                                 ; 17      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux271~8                                                    ; 17      ;
; T80s:c_Z80|T80:u0|BusA[7]                                                                     ; 17      ;
; T80s:c_Z80|T80:u0|BusA[5]                                                                     ; 17      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux8~4                                                          ; 17      ;
; top:c_top|res_clk:c_res_clk|timer[2]                                                          ; 17      ;
; T80s:c_Z80|T80:u0|RegAddrC[2]                                                                 ; 17      ;
; T80s:c_Z80|T80:u0|PC[13]~8                                                                    ; 17      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux45~2                                                     ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[8]~8                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[7]~7                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[6]~6                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[5]~5                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[4]~4                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[3]~3                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[2]~2                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[1]~1                                                        ; 17      ;
; top:c_top|busses:c_busses|a_mem_l[0]~0                                                        ; 17      ;
; T80s:c_Z80|T80:u0|F~75                                                                        ; 16      ;
; T80s:c_Z80|T80:u0|BusA[7]~0                                                                   ; 16      ;
; T80s:c_Z80|T80:u0|RegAddrB[2]~2                                                               ; 16      ;
; T80s:c_Z80|T80:u0|ACC[1]~2                                                                    ; 16      ;
; T80s:c_Z80|T80:u0|Equal57~1                                                                   ; 16      ;
; T80s:c_Z80|T80:u0|A[10]~28                                                                    ; 16      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux72~6                                                     ; 16      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux110~4                                                    ; 16      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[5]                                          ; 15      ;
; T80s:c_Z80|T80:u0|PC[13]~24                                                                   ; 15      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux8~5                                                          ; 15      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux252~0                                                    ; 15      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~105                                                         ; 15      ;
; T80s:c_Z80|T80:u0|BusB[7]~10                                                                  ; 14      ;
; T80s:c_Z80|T80:u0|Read_To_Reg_r[0]                                                            ; 14      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux7~3                                                          ; 14      ;
; T80s:c_Z80|T80:u0|process_0~13                                                                ; 14      ;
; T80s:c_Z80|T80:u0|A[10]~20                                                                    ; 14      ;
; T80s:c_Z80|T80:u0|F[0]                                                                        ; 14      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux110~6                                                    ; 14      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux110~5                                                    ; 14      ;
; T80s:c_Z80|T80:u0|PC[13]~96                                                                   ; 13      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[7]                                          ; 13      ;
; T80s:c_Z80|T80:u0|PC[13]~11                                                                   ; 13      ;
; T80s:c_Z80|T80:u0|BusA[6]                                                                     ; 13      ;
; T80s:c_Z80|T80:u0|A[10]~19                                                                    ; 13      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux217~0                                                    ; 13      ;
; T80s:c_Z80|T80:u0|Equal3~2                                                                    ; 13      ;
; top:c_top|busses:c_busses|n_ramcs~5                                                           ; 13      ;
; T80s:c_Z80|T80:u0|A[15]                                                                       ; 13      ;
; T80s:c_Z80|T80:u0|PC[13]~97                                                                   ; 12      ;
; Equal2~1                                                                                      ; 12      ;
; T80s:c_Z80|T80:u0|SP[4]~15                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|SP[4]~14                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|DO[6]~12                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|DO[6]~11                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|ACC[1]~5                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|ACC[1]~4                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|SP[14]~4                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|SP[14]~3                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|BusB[7]                                                                     ; 12      ;
; T80s:c_Z80|T80:u0|Save_ALU_r                                                                  ; 12      ;
; T80s:c_Z80|T80:u0|BusA[2]                                                                     ; 12      ;
; T80s:c_Z80|T80:u0|BusA[1]                                                                     ; 12      ;
; T80s:c_Z80|T80:u0|BusA[3]                                                                     ; 12      ;
; top:c_top|video81:c_video81|process_0~1                                                       ; 12      ;
; T80s:c_Z80|DI_Reg[4]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[3]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[2]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[1]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[0]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[5]                                                                          ; 12      ;
; T80s:c_Z80|DI_Reg[6]                                                                          ; 12      ;
; T80s:c_Z80|T80:u0|process_0~10                                                                ; 12      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux231~1                                                    ; 12      ;
; T80s:c_Z80|T80:u0|process_0~8                                                                 ; 12      ;
; T80s:c_Z80|T80:u0|IntCycle                                                                    ; 12      ;
; T80s:c_Z80|T80:u0|A[13]                                                                       ; 12      ;
; T80s:c_Z80|T80:u0|A[14]                                                                       ; 12      ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Received                                             ; 12      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux250~4                                                    ; 11      ;
; T80s:c_Z80|T80:u0|BusB[3]                                                                     ; 11      ;
; T80s:c_Z80|T80:u0|BusA[4]                                                                     ; 11      ;
; T80s:c_Z80|T80:u0|F[6]                                                                        ; 11      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~120                                                         ; 11      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux130~0                                                    ; 11      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Write~0                                                     ; 11      ;
; T80s:c_Z80|WR_n                                                                               ; 11      ;
; T80s:c_Z80|T80:u0|PC[13]~95                                                                   ; 10      ;
; DBLSCAN:scan2x|rising_h~1                                                                     ; 10      ;
; T80s:c_Z80|T80:u0|BusB[5]                                                                     ; 10      ;
; T80s:c_Z80|T80:u0|BusA[0]                                                                     ; 10      ;
; T80s:c_Z80|T80:u0|BusB[1]                                                                     ; 10      ;
; top:c_top|io81:c_io81|d_kbd_enable                                                            ; 10      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~199                                                         ; 10      ;
; T80s:c_Z80|T80:u0|XY_State[1]                                                                 ; 10      ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~4                                                    ; 10      ;
; T80s:c_Z80|T80:u0|NMICycle                                                                    ; 10      ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~102                                                         ; 10      ;
; T80s:c_Z80|T80:u0|Equal57~0                                                                   ; 10      ;
; T80s:c_Z80|T80:u0|A[0]                                                                        ; 10      ;
; T80s:c_Z80|T80:u0|BusB[7]~9                                                                   ; 9       ;
; top:c_top|video81:c_video81|video_read                                                        ; 9       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux245~6                                                    ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[3]                                       ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[1]                                       ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[0]                                       ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|process_4~0                                             ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[2]                                       ; 9       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Set                                              ; 9       ;
; DBLSCAN:scan2x|p_output_timing~0                                                              ; 9       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux264~2                                                    ; 9       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux265~1                                                    ; 9       ;
; T80s:c_Z80|T80:u0|F~37                                                                        ; 9       ;
; T80s:c_Z80|T80:u0|BusB[6]                                                                     ; 9       ;
; T80s:c_Z80|T80:u0|BusB[0]                                                                     ; 9       ;
; T80s:c_Z80|T80:u0|BusB[2]                                                                     ; 9       ;
; T80s:c_Z80|T80:u0|IR[3]~1                                                                     ; 9       ;
; T80s:c_Z80|T80:u0|ACC[3]                                                                      ; 9       ;
; T80s:c_Z80|T80:u0|A[1]~45                                                                     ; 9       ;
; T80s:c_Z80|T80:u0|ACC[5]                                                                      ; 9       ;
; T80s:c_Z80|T80:u0|A[10]~11                                                                    ; 9       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux294~0                                                    ; 9       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux126~0                                                    ; 9       ;
; top:c_top|video81:c_video81|video_mem~0                                                       ; 9       ;
; top:c_top|video81:c_video81|process_0~0                                                       ; 9       ;
; T80s:c_Z80|T80:u0|BusB[7]~8                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|A[1]~105                                                                    ; 8       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_ShiftReg[7]~1                                        ; 8       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix_Wr_Addr[7]~0                                     ; 8       ;
; top:c_top|video81:c_video81|chr_inv                                                           ; 8       ;
; T80s:c_Z80|T80:u0|BusA[7]~1                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|Mux97~0                                                                     ; 8       ;
; T80s:c_Z80|T80:u0|BusB[7]~7                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|BusB[7]~6                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|Mux85~0                                                                     ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~18                                           ; 8       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~79                                               ; 8       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|process_4~1                                             ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[4]~15                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[3]~13                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[2]~11                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[1]~9                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[0]~7                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[7]~18                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[6]~16                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[5]~14                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[4]~12                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[3]~10                                                                ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[2]~8                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[1]~6                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|PC[7]~47                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|R[6]~9                                                                      ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                  ; 8       ;
; T80s:c_Z80|T80:u0|RegWEL~4                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|RegDIL[0]~4                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|SP[4]~18                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[5]~5                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|DO[6]~15                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[6]~3                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|PC[13]~16                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|PC[13]~10                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|ACC[1]~11                                                                   ; 8       ;
; T80s:c_Z80|T80:u0|ACC[1]~8                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|TmpAddr[7]~37                                                               ; 8       ;
; T80s:c_Z80|T80:u0|SP[14]~9                                                                    ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][7]~8                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][7]~7                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][7]~6                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][7]~5                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][7]~4                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][7]~3                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][7]~2                                                  ; 8       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][7]~0                                                  ; 8       ;
; T80s:c_Z80|T80:u0|RegDIH[7]~1                                                                 ; 8       ;
; T80s:c_Z80|T80:u0|TmpAddr[13]~28                                                              ; 8       ;
; T80s:c_Z80|T80:u0|BusB[4]                                                                     ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux249~0                                                    ; 8       ;
; T80s:c_Z80|T80:u0|Save_Mux[0]~3                                                               ; 8       ;
; T80s:c_Z80|T80:u0|Save_Mux[0]~2                                                               ; 8       ;
; T80s:c_Z80|T80:u0|I[7]~4                                                                      ; 8       ;
; T80s:c_Z80|T80:u0|IR[3]~4                                                                     ; 8       ;
; top:c_top|video81:c_video81|fake_cpu                                                          ; 8       ;
; T80s:c_Z80|T80:u0|IR~2                                                                        ; 8       ;
; top:c_top|video81:c_video81|line_cnt[4]~23                                                    ; 8       ;
; rom81:c_ROM81|altsyncram:altsyncram_component|altsyncram_qj91:auto_generated|address_reg_a[0] ; 8       ;
; T80s:c_Z80|T80:u0|A[1]~46                                                                     ; 8       ;
; T80s:c_Z80|T80:u0|PC[0]                                                                       ; 8       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~149                                                         ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~7                                                    ; 8       ;
; T80s:c_Z80|T80:u0|A~26                                                                        ; 8       ;
; T80s:c_Z80|T80:u0|NextIs_XY_Fetch~1                                                           ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux198~0                                                    ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux241~1                                                    ; 8       ;
; T80s:c_Z80|T80:u0|F[2]                                                                        ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux43~0                                                     ; 8       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux229~12                                                   ; 8       ;
; T80s:c_Z80|T80:u0|Halt_FF                                                                     ; 8       ;
; top:c_top|video81:c_video81|LessThan1~0                                                       ; 8       ;
; top:c_top|video81:c_video81|process_1~3                                                       ; 7       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux287~3                                                    ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[0]                                           ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~80                                               ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~70                                               ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~61                                               ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~34                                               ; 7       ;
; T80s:c_Z80|T80:u0|PC[7]~48                                                                    ; 7       ;
; T80s:c_Z80|T80:u0|R[6]~11                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|BTR_r                                                                       ; 7       ;
; T80s:c_Z80|T80:u0|Equal56~1                                                                   ; 7       ;
; T80s:c_Z80|T80:u0|ACC[4]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|ACC[2]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|ACC[1]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|ACC[0]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux298~1                                                    ; 7       ;
; T80s:c_Z80|T80:u0|ACC[6]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|ACC[7]                                                                      ; 7       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~134                                                         ; 7       ;
; T80s:c_Z80|T80:u0|process_0~11                                                                ; 7       ;
; T80s:c_Z80|T80:u0|Equal3~1                                                                    ; 7       ;
; T80s:c_Z80|T80:u0|F[7]                                                                        ; 7       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~111                                                         ; 7       ;
; T80s:c_Z80|T80:u0|A[8]                                                                        ; 7       ;
; T80s:c_Z80|T80:u0|M1_n                                                                        ; 7       ;
; T80s:c_Z80|MREQ_n                                                                             ; 7       ;
; T80s:c_Z80|T80:u0|DO[4]~4                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[3]~6                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[1]~2                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[5]~5                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[0]~1                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[6]~0                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[7]~7                                                                     ; 7       ;
; T80s:c_Z80|T80:u0|DO[2]~3                                                                     ; 7       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[1]                                           ; 6       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[2]                                           ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux252~10                                                   ; 6       ;
; top:c_top|io81:c_io81|iord                                                                    ; 6       ;
; pixel~0                                                                                       ; 6       ;
; T80s:c_Z80|T80:u0|SP[4]~2                                                                     ; 6       ;
; T80s:c_Z80|T80:u0|Alternate                                                                   ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux272~9                                                    ; 6       ;
; T80s:c_Z80|T80:u0|RegAddrA~2                                                                  ; 6       ;
; T80s:c_Z80|T80:u0|Save_Mux[5]~9                                                               ; 6       ;
; T80s:c_Z80|T80:u0|F[4]                                                                        ; 6       ;
; T80s:c_Z80|T80:u0|XY_State~0                                                                  ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux59~1                                                     ; 6       ;
; div50[1]                                                                                      ; 6       ;
; top:c_top|io81:c_io81|vsync                                                                   ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux290~0                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~139                                                         ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux260~7                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~11                                           ; 6       ;
; T80s:c_Z80|T80:u0|XY_State[0]                                                                 ; 6       ;
; T80s:c_Z80|T80:u0|process_0~12                                                                ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux297~1                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux296~2                                                    ; 6       ;
; T80s:c_Z80|T80:u0|Equal4~1                                                                    ; 6       ;
; T80s:c_Z80|T80:u0|Equal4~0                                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux260~0                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~5                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux146~2                                                    ; 6       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~96                                                          ; 6       ;
; T80s:c_Z80|process_0~0                                                                        ; 6       ;
; top:c_top|io81:c_io81|i_nmi_enable                                                            ; 6       ;
; top:c_top|video81:c_video81|line_cnt[7]                                                       ; 6       ;
; top:c_top|video81:c_video81|line_cnt[6]                                                       ; 6       ;
; ~GND                                                                                          ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[3]~6                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[5][3]~96                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[4][3]~95                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[2][4]~94                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[3][3]~93                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[0][0]~92                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[1][3]~91                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[7][2]~90                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[6][2]~89                                         ; 5       ;
; T80s:c_Z80|T80:u0|I[7]~6                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux110~7                                                    ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[3]                                           ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux263~6                                                    ; 5       ;
; T80s:c_Z80|T80:u0|F[5]~55                                                                     ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~22                                                   ; 5       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~297                                                         ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~58                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~55                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~51                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~48                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~44                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~41                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~37                                               ; 5       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~33                                               ; 5       ;
; DBLSCAN:scan2x|ovs                                                                            ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux293~0                                                    ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~12                                           ; 5       ;
; T80s:c_Z80|T80:u0|SP[14]~1                                                                    ; 5       ;
; T80s:c_Z80|T80:u0|RegAddrA~4                                                                  ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux273~5                                                    ; 5       ;
; T80s:c_Z80|T80:u0|RegAddrA[1]~1                                                               ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux274~14                                                   ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux89~10                                                    ; 5       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~260                                                         ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux115~1                                                    ; 5       ;
; div50[0]                                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[12]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[12]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[11]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[11]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[10]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[10]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[9]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[9]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[8]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[8]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[7]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[7]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[6]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[6]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[5]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[5]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[4]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[4]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[3]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[3]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[2]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[2]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|PC[1]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[1]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|SP[0]                                                                       ; 5       ;
; T80s:c_Z80|T80:u0|IntCycle~4                                                                  ; 5       ;
; T80s:c_Z80|T80:u0|PC[13]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[13]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[14]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[14]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|PC[15]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|SP[15]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux261~6                                                    ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux209~3                                                    ; 5       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~132                                                         ; 5       ;
; T80s:c_Z80|T80:u0|Equal3~3                                                                    ; 5       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~125                                                         ; 5       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux22~0                                                     ; 5       ;
; DBLSCAN:scan2x|hpos_o[8]                                                                      ; 5       ;
; DBLSCAN:scan2x|hpos_o[7]                                                                      ; 5       ;
; DBLSCAN:scan2x|hpos_o[6]                                                                      ; 5       ;
; DBLSCAN:scan2x|hpos_o[5]                                                                      ; 5       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux12~1                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux10~1                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~419                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Inc_PC~4                                                    ; 4       ;
; T80s:c_Z80|T80:u0|process_0~24                                                                ; 4       ;
; T80s:c_Z80|T80:u0|ACC[1]~33                                                                   ; 4       ;
; T80s:c_Z80|T80:u0|I[7]~7                                                                      ; 4       ;
; T80s:c_Z80|T80:u0|F[5]~78                                                                     ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Data_s                                              ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Equal6~0                                                ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Equal8~1                                                ; 4       ;
; T80s:c_Z80|T80:u0|ALU_Op_r~1                                                                  ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~315                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~14                                           ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux247~10                                                   ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[5][3]~59                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[4][3]~56                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[2][4]~52                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[3][3]~49                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[0][0]~45                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[1][3]~42                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[7][2]~38                                         ; 4       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix[6][2]~35                                         ; 4       ;
; DBLSCAN:scan2x|ovs_t1                                                                         ; 4       ;
; DBLSCAN:scan2x|ohs                                                                            ; 4       ;
; T80s:c_Z80|T80:u0|DO[6]~10                                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][7]~1                                                  ; 4       ;
; T80s:c_Z80|T80:u0|RegWEH~0                                                                    ; 4       ;
; T80s:c_Z80|T80:u0|RegAddrA~6                                                                  ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux231~2                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux274~1                                                    ; 4       ;
; T80s:c_Z80|T80:u0|Read_To_Reg_r[1]                                                            ; 4       ;
; T80s:c_Z80|T80:u0|Read_To_Reg_r[2]                                                            ; 4       ;
; T80s:c_Z80|T80:u0|Read_To_Reg_r[3]                                                            ; 4       ;
; T80s:c_Z80|T80:u0|RegWEL~0                                                                    ; 4       ;
; T80s:c_Z80|T80:u0|process_0~16                                                                ; 4       ;
; T80s:c_Z80|T80:u0|Arith16_r                                                                   ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux8~6                                                          ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~256                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~255                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux21~2                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~249                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[7]~5                                                      ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~246                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~240                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux199~0                                                    ; 4       ;
; top:c_top|res_clk:c_res_clk|timer[1]                                                          ; 4       ;
; top:c_top|res_clk:c_res_clk|timer[0]                                                          ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux35~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux36~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux37~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux38~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux39~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux40~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux41~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux42~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux43~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux44~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux45~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux46~4                                                        ; 4       ;
; d_mem_i[6]~2                                                                                  ; 4       ;
; d_mem_i[6]~0                                                                                  ; 4       ;
; T80s:c_Z80|T80:u0|process_7~1                                                                 ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux295~3                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux298~5                                                    ; 4       ;
; top:c_top|modes97:c_modes97|mode_romp[0]~0                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux34~4                                                        ; 4       ;
; top:c_top|modes97:c_modes97|poke7                                                             ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux33~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~177                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~144                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux32~4                                                        ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux295~2                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~138                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux75~5                                                     ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~137                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~10                                           ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~135                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_Addr_To~2                                               ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux287~2                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux241~2                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~124                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux80~0                                                     ; 4       ;
; T80s:c_Z80|T80:u0|Equal3~0                                                                    ; 4       ;
; top:c_top|res_clk:c_res_clk|i_phi                                                             ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux292~0                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~118                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~115                                                         ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux241~0                                                    ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~97                                                          ; 4       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux87~0                                                     ; 4       ;
; T80s:c_Z80|process_0~1                                                                        ; 4       ;
; T80s:c_Z80|T80:u0|A[1]                                                                        ; 4       ;
; top:c_top|video81:c_video81|faking                                                            ; 4       ;
; top:c_top|video81:c_video81|row_count[0]                                                      ; 4       ;
; DBLSCAN:scan2x|hpos_o[4]                                                                      ; 4       ;
; DBLSCAN:scan2x|hpos_o[3]                                                                      ; 4       ;
; DBLSCAN:scan2x|hpos_o[2]                                                                      ; 4       ;
; DBLSCAN:scan2x|hpos_o[1]                                                                      ; 4       ;
; DBLSCAN:scan2x|hpos_o[0]                                                                      ; 4       ;
; T80s:c_Z80|T80:u0|NMI_s                                                                       ; 4       ;
; div50[2]                                                                                      ; 4       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux13~1                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux9~1                                                          ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux15~1                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux14~1                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux11~1                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux100~3                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~438                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~433                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux69~9                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux215~4                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~420                                                         ; 3       ;
; T80s:c_Z80|T80:u0|F~98                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|process_1~11                                                                ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux285~4                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~412                                                         ; 3       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Bit_Cnt[0]~0                                         ; 3       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Clk_r[0]                                            ; 3       ;
; cnt[0]                                                                                        ; 3       ;
; cnt[1]                                                                                        ; 3       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|RX_Release                                              ; 3       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Equal10~2                                               ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux47~0                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~358                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux259~15                                                   ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux122~4                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux64~5                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~331                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux12~0                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~311                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~296                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux152~0                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~289                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~287                                                         ; 3       ;
; T80s:c_Z80|T80:u0|Pre_XY_F_M[2]~1                                                             ; 3       ;
; DBLSCAN:scan2x|vs_cnt[0]                                                                      ; 3       ;
; DBLSCAN:scan2x|ohs_t1                                                                         ; 3       ;
; DBLSCAN:scan2x|ibank                                                                          ; 3       ;
; top:c_top|modes97:c_modes97|mode_reset                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~273                                                         ; 3       ;
; T80s:c_Z80|T80:u0|RegWEL~3                                                                    ; 3       ;
; T80s:c_Z80|T80:u0|RegWEL~1                                                                    ; 3       ;
; T80s:c_Z80|T80:u0|RegDIL[7]~0                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux15~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux14~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux13~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux12~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux11~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux10~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux9~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux8~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux7~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux6~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux5~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux4~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux3~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux2~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux1~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux0~4                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux212~6                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux275~0                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux272~0                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux274~4                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux89~12                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux286~0                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux102~2                                                    ; 3       ;
; T80s:c_Z80|T80:u0|process_0~18                                                                ; 3       ;
; T80s:c_Z80|T80:u0|process_0~15                                                                ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~254                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~253                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux22~1                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~252                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~247                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux28~3                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[1]~14                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[3]~12                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[4]~10                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[5]~8                                                      ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[6]~4                                                      ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|LessThan0~2                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|LessThan3~1                                                     ; 3       ;
; T80s:c_Z80|T80:u0|IntE_FF2                                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|DAA_Q[2]~1                                                      ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~245                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~238                                                         ; 3       ;
; d_mem_i[7]~16                                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|MCycle[2]~2                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|Pre_XY_F_M[0]                                                               ; 3       ;
; T80s:c_Z80|T80:u0|process_7~2                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux290~2                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux116~1                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux116~0                                                    ; 3       ;
; T80s:c_Z80|IORQ_n                                                                             ; 3       ;
; T80s:c_Z80|T80:u0|TState[1]~3                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|Auto_Wait_t1                                                                ; 3       ;
; DBLSCAN:scan2x|vs_cnt[2]                                                                      ; 3       ;
; DBLSCAN:scan2x|obank_t1                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[4]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[3]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[2]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[1]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[0]                                                                        ; 3       ;
; d_mem_i[5]~14                                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|R[7]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][4]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][3]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][2]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][1]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|A[1]~43                                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux47~4                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[3][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[0][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[1][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[2][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[7][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[4][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[6][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsL[5][0]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|IncDecZ                                                                     ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][5]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[5]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[6]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~198                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~189                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~178                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~163                                                         ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~161                                                         ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[0]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[1]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[2]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[3]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[4]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[5]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[6]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[7]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[8]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[9]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[10]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[11]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[12]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[13]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[14]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[3][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[0][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[1][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[2][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[7][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[4][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[6][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|RegsH[5][7]                                                    ; 3       ;
; T80s:c_Z80|T80:u0|A[10]~17                                                                    ; 3       ;
; T80s:c_Z80|T80:u0|TmpAddr[15]                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux259~13                                                   ; 3       ;
; T80s:c_Z80|T80:u0|process_1~8                                                                 ; 3       ;
; T80s:c_Z80|T80:u0|XY_Ind                                                                      ; 3       ;
; T80s:c_Z80|T80:u0|RegAddrA~0                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|IStatus[1]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|IStatus[0]                                                                  ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux103~7                                                    ; 3       ;
; T80s:c_Z80|T80:u0|I[7]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux262~5                                                    ; 3       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux262~1                                                    ; 3       ;
; T80s:c_Z80|T80:u0|A[6]                                                                        ; 3       ;
; top:c_top|video81:c_video81|row_count[1]                                                      ; 3       ;
; top:c_top|busses:c_busses|n_ramcs~4                                                           ; 3       ;
; top:c_top|busses:c_busses|n_ramcs~2                                                           ; 3       ;
; top:c_top|modes97:c_modes97|mode_ram[1]                                                       ; 3       ;
; T80s:c_Z80|RD_n                                                                               ; 3       ;
; T80s:c_Z80|T80:u0|DO[7]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|DO[3]                                                                       ; 3       ;
; DBLSCAN:scan2x|hpos_i[8]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[7]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[6]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[5]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[4]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[3]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[2]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[1]                                                                      ; 3       ;
; DBLSCAN:scan2x|hpos_i[0]                                                                      ; 3       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Add1~2                                                          ; 3       ;
; T80s:c_Z80|T80:u0|DO[5]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|DO[4]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|R[6]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|R[5]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|R[4]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|R[3]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|R[2]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|R[1]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|DO[2]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|R[0]                                                                        ; 3       ;
; T80s:c_Z80|T80:u0|DO[0]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|DO[1]                                                                       ; 3       ;
; T80s:c_Z80|T80:u0|DO[6]                                                                       ; 3       ;
; v_inv                                                                                         ; 2       ;
; d[4]~4                                                                                        ; 2       ;
; d[3]~3                                                                                        ; 2       ;
; d[2]~2                                                                                        ; 2       ;
; d[1]~1                                                                                        ; 2       ;
; d[0]~0                                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|process_1~13                                                                ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~429                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux212~10                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~425                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~423                                                         ; 2       ;
; T80s:c_Z80|T80:u0|DO[6]~30                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~418                                                         ; 2       ;
; T80s:c_Z80|T80:u0|process_1~12                                                                ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux258~3                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~417                                                         ; 2       ;
; T80s:c_Z80|T80:u0|ISet[1]~8                                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux288~2                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux295~4                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~415                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~411                                                         ; 2       ;
; T80s:c_Z80|T80:u0|A[10]~103                                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux75~17                                                    ; 2       ;
; T80s:c_Z80|T80:u0|A[10]~102                                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux271~9                                                    ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Data_r[0]                                           ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[0]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[1]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[2]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[3]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[4]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[5]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[6]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[7]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[8]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[9]                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[10]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[11]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[12]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[13]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[14]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[15]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[16]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[17]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[18]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[19]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[20]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[21]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[22]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[23]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[24]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[25]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[26]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[27]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[28]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[29]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[30]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Cnt[31]                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Clk_State                                           ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|PS2_Clk_r[1]                                            ; 2       ;
; T80s:c_Z80|T80:u0|F[5]~90                                                                     ; 2       ;
; T80s:c_Z80|T80:u0|F[5]~84                                                                     ; 2       ;
; T80s:c_Z80|T80:u0|F[5]~79                                                                     ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux1~8                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux7~6                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux7~3                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux7~2                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux7~0                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux6~3                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux5~8                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux5~5                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux2~7                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux1~0                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux3~3                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux4~4                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux0~9                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux5~0                                                  ; 2       ;
; DBLSCAN:scan2x|vs_cnt[0]~4                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~399                                                         ; 2       ;
; T80s:c_Z80|T80:u0|F[3]                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|F[5]                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux69~8                                                     ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux123~2                                                    ; 2       ;
; T80s:c_Z80|T80:u0|F~69                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|F~68                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|F~56                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux281~9                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~21                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~16                                                   ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~380                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~379                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~8                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~372                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux254~0                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux98~0                                                     ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux283~4                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~348                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~340                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~317                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~316                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~302                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux251~5                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~294                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~291                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~290                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~13                                           ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux218~0                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~284                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~282                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~279                                                         ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux9~3                                                  ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux11~3                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux12~3                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~54                                               ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~47                                               ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~40                                               ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Mux10~3                                                 ; 2       ;
; PS2_MatrixEncoder:c_PS2_MatrixEncoder|Matrix~32                                               ; 2       ;
; T80s:c_Z80|T80:u0|IntE_FF1~2                                                                  ; 2       ;
; top:c_top|io81:c_io81|iowr                                                                    ; 2       ;
; DBLSCAN:scan2x|p_output_timing~1                                                              ; 2       ;
; DBLSCAN:scan2x|vs_cnt[1]                                                                      ; 2       ;
; DBLSCAN:scan2x|rising_h~0                                                                     ; 2       ;
; DBLSCAN:scan2x|obank                                                                          ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux19~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux20~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux21~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux22~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux23~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux24~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux25~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux26~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux27~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux7~6                                                          ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux28~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux35~5                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux35~0                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux29~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux30~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux31~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|PC~39                                                                       ; 2       ;
; T80s:c_Z80|T80:u0|No_BTR~0                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux37~5                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux18~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux33~0                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux17~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|process_0~20                                                                ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux74~3                                                     ; 2       ;
; T80s:c_Z80|T80:u0|PC[13]~9                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|ACC[1]~3                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~270                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux80~3                                                     ; 2       ;
; T80s:c_Z80|T80:u0|SP[14]~8                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|Mux82~0                                                                     ; 2       ;
; T80s:c_Z80|T80:u0|T80_Reg:Regs|Mux16~4                                                        ; 2       ;
; T80s:c_Z80|T80:u0|process_3~0                                                                 ; 2       ;
; T80s:c_Z80|T80:u0|RegAddrA~9                                                                  ; 2       ;
; T80s:c_Z80|T80:u0|RegAddrA~5                                                                  ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux272~8                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux272~6                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux273~1                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux272~1                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~269                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~266                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux89~8                                                     ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~265                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~264                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux89~6                                                     ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Q_t~263                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|Mux271~4                                                    ; 2       ;
; T80s:c_Z80|T80:u0|TmpAddr[13]~27                                                              ; 2       ;
; T80s:c_Z80|T80:u0|XY_State[1]~2                                                               ; 2       ;
; T80s:c_Z80|T80:u0|Equal5~1                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|T80_MCode:mcode|IMode[1]~4                                                  ; 2       ;
; T80s:c_Z80|T80:u0|Equal5~0                                                                    ; 2       ;
; T80s:c_Z80|T80:u0|F~49                                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux24~22                                                        ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Equal3~0                                                        ; 2       ;
; T80s:c_Z80|T80:u0|process_0~14                                                                ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux28~7                                                         ; 2       ;
; T80s:c_Z80|T80:u0|T80_ALU:alu|Mux24~4                                                         ; 2       ;
+-----------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                     ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                ; Location                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; DBLSCAN:scan2x|ramb4_s8_s8:u_ram_a|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated|altsyncram_1us1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 512                         ; 3                           ; 512                         ; 3                           ; 1536                ; 1    ; None                               ; M4K_X23_Y9                                                                                                                                                                                         ; Don't care           ; Don't care      ; Don't care      ;
; DBLSCAN:scan2x|ramb4_s8_s8:u_ram_b|altsyncram:altsyncram_component|altsyncram_d6n1:auto_generated|altsyncram_1us1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 512                         ; 3                           ; 512                         ; 3                           ; 1536                ; 1    ; None                               ; M4K_X23_Y10                                                                                                                                                                                        ; Don't care           ; Don't care      ; Don't care      ;
; rom81:c_ROM81|altsyncram:altsyncram_component|altsyncram_qj91:auto_generated|ALTSYNCRAM                                                  ; AUTO ; ROM            ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; /home/jjm/sz81-2.1.7/data/zx81.hex ; M4K_X23_Y8, M4K_X23_Y12, M4K_X23_Y7, M4K_X23_Y6, M4K_X11_Y7, M4K_X23_Y13, M4K_X23_Y3, M4K_X23_Y4, M4K_X11_Y8, M4K_X11_Y4, M4K_X23_Y11, M4K_X11_Y10, M4K_X11_Y3, M4K_X11_Y5, M4K_X23_Y5, M4K_X11_Y6 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 4,181 / 15,666 ( 27 % ) ;
; C16 interconnects           ; 11 / 812 ( 1 % )        ;
; C4 interconnects            ; 2,124 / 11,424 ( 19 % ) ;
; Direct links                ; 451 / 15,666 ( 3 % )    ;
; Global clocks               ; 5 / 8 ( 63 % )          ;
; Local interconnects         ; 1,507 / 4,608 ( 33 % )  ;
; R24 interconnects           ; 41 / 652 ( 6 % )        ;
; R4 interconnects            ; 2,680 / 13,328 ( 20 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.82) ; Number of LABs  (Total = 193) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 9                             ;
; 13                                          ; 19                            ;
; 14                                          ; 11                            ;
; 15                                          ; 43                            ;
; 16                                          ; 84                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.20) ; Number of LABs  (Total = 193) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 57                            ;
; 1 Clock                            ; 99                            ;
; 1 Clock enable                     ; 39                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 30                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.63) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 27                            ;
; 16                                           ; 59                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 9                             ;
; 20                                           ; 7                             ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 10                            ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.21) ; Number of LABs  (Total = 193) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 5                             ;
; 3                                               ; 6                             ;
; 4                                               ; 12                            ;
; 5                                               ; 17                            ;
; 6                                               ; 29                            ;
; 7                                               ; 25                            ;
; 8                                               ; 14                            ;
; 9                                               ; 19                            ;
; 10                                              ; 17                            ;
; 11                                              ; 7                             ;
; 12                                              ; 10                            ;
; 13                                              ; 7                             ;
; 14                                              ; 1                             ;
; 15                                              ; 3                             ;
; 16                                              ; 10                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.03) ; Number of LABs  (Total = 193) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 12                            ;
; 16                                           ; 16                            ;
; 17                                           ; 13                            ;
; 18                                           ; 12                            ;
; 19                                           ; 9                             ;
; 20                                           ; 11                            ;
; 21                                           ; 6                             ;
; 22                                           ; 11                            ;
; 23                                           ; 11                            ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 12                            ;
; 28                                           ; 2                             ;
; 29                                           ; 4                             ;
; 30                                           ; 0                             ;
; 31                                           ; 3                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "zxgate"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'zxgate.sdc'
Warning (332060): Node: T80s:c_Z80|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk50
    Info (332111):  140.000        clock
    Info (332111):  280.000          phi
Info (176353): Automatically promoted node clk50 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node top:c_top|res_clk:c_res_clk|i_phi 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node T80s:c_Z80|WR_n
        Info (176357): Destination node T80s:c_Z80|RD_n
        Info (176357): Destination node T80s:c_Z80|IORQ_n
        Info (176357): Destination node top:c_top|res_clk:c_res_clk|i_phi~0
Info (176353): Automatically promoted node div50[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node div50[2]
        Info (176357): Destination node div50~1
        Info (176357): Destination node div50~2
        Info (176357): Destination node Equal2~1
Info (176353): Automatically promoted node s_n_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top:c_top|io81:c_io81|vsync 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top:c_top|video81:c_video81|hsync2
        Info (176357): Destination node top:c_top|io81:c_io81|vsync~0
        Info (176357): Destination node pixel~0
        Info (176357): Destination node DBLSCAN:scan2x|ovs
        Info (176357): Destination node DBLSCAN:scan2x|vsync_in_t1
        Info (176357): Destination node DBLSCAN:scan2x|ibank~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic replication
Info (128003): Physical synthesis algorithm logic replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.60 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 31 output pins without output pin load capacitance assignment
    Info (306007): Pin "d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oe_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ramcs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgaR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgaG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgaB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgaHS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vgaVS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file /ssd/altera/projects/zxgate/output_files/zxgate.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 675 megabytes
    Info: Processing ended: Fri Nov 20 11:55:29 2015
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /ssd/altera/projects/zxgate/output_files/zxgate.fit.smsg.


