**赋值：**
- wire连续赋值，reg过程赋值
- wire、reg定义时赋值（连续赋值）
- assign连续性赋值
- 阻塞赋值：顺序执行，`=`
- 非阻塞赋值：并行执行，`<=`
- 连续性赋值总是处于激活状态，任何操作数的改变都会影响表达式的结果；过程赋值只有在语句执行的时候，才会起作用。这是连续性赋值与过程性赋值的区别。


**基数格式：** 十进制d、十六进制h、二进制b、八进制o


- 位宽：数据占用的二进制位数
- 基数格式：数值的进制表示方式
- 4'b9：四位二进制数1001


时序控制：
- 时延：常规、内嵌
- 事件：使用`@`，边沿触发、
边沿触发：
1.一般事件控制
- always @(clk)只要时钟信号变化
- always @(posedge clk)上升沿
- always @(negedge clk)下降沿
2.敏感列表
- always @(posedge clk, negedge rstn)多个信号用`,`或`or`连接


复位：同步复位、异步复位
- 同步：在时钟有效边沿执行
- 异步：立刻执行复位信号（要加进敏感列表）


模块例化：命名端口连接、顺序端口连接（不建议）
```
full_adder1 u_adder0 (
	.Ai(a[0]);
	.Bi();//无输入称为悬空（不建议）
	.Ci(1'b0)//input不建议悬空，建议输入常量
)
```



过程结构：`initial`、`always`
1.initial：在0时刻执行，多个initial语句的执行顺序不确定，可以延迟，只执行一次
2.always：逻辑并发执行，但顺序不确定，不断执行
3.过程性语句如`if`、`case`、`for`必须在过程块中使用
- 若要在过程块外用if-else语句可以用条件表达式`A?B:C`代替



参数传递
```verilog
module 模块名 #(参数列表) (端口列表); 
	// 模块内容 
endmodule 
	// 实例化时传递参数 
模块名 #( 
	.参数名1(值1), 
	.参数名2(值2) 
) 实例名 ( 
	.端口名1(信号1), 
	.端口名2(信号2) 
);
```


变量的递增循环：
- 无符号整数（如`reg`类型）溢出会导致归零，实现循环。
- 有符号整数会变成负数
- 如果希望变量在溢出前进行下一轮循环，可以使用`a=(a==max)?0:a+1`


与外部连接的输入输出信号应该用`wire`类型