<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:09:39.939</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0149165</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>테스트 회로 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>TEST CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2025.05.09</openDate><openNumber>10-2025-0064142</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 테스트 회로는 제1 영역에 배치되는 금속 패턴, 제1 영역에 인접한 제2 영역에 배치되고, 각각이 테스트 게이트 신호를 출력하는 복수의 테스트 스테이지들을 포함하는 테스트 게이트 구동부 및 금속 패턴과 평면 상에서 중첩하고, 복수의 테스트 스테이지들에 각각 연결되어 테스트 게이트 신호를 인가받으며, 각각이 제1 금속 배선 및 제1 금속 배선과 직렬로 연결된 제2 금속 배선을 포함하는 복수의 테스트 게이트 배선들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 영역에 배치되는 금속 패턴;상기 제1 영역에 인접한 제2 영역에 배치되고, 각각이 테스트 게이트 신호를 출력하는 복수의 테스트 스테이지들을 포함하는 테스트 게이트 구동부; 및상기 금속 패턴과 평면 상에서 중첩하고, 상기 복수의 테스트 스테이지들에 각각 연결되어 상기 테스트 게이트 신호를 인가받으며, 각각이 제1 금속 배선 및 상기 제1 금속 배선과 직렬로 연결된 제2 금속 배선을 포함하는 복수의 테스트 게이트 배선들을 포함하는 테스트 회로.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제2 금속 배선의 저항은 상기 제1 금속 배선의 저항보다 큰 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 금속 배선은 저저항 금속 물질을 포함하는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 제2 금속 배선은 금속 산화물 반도체를 포함하는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제1 금속 배선은 상기 복수의 테스트 스테이지들 각각에 직접 연결되는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제2 금속 배선은 N형 불순물이 도핑된 금속 산화물 반도체를 포함하는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 금속 배선은 상기 제2 금속 배선과 콘택홀을 통해 연결되는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 제1 금속 배선은 상기 제2 금속 배선과 제1 방향으로 인접하고, 상기 금속 패턴과 중첩하는 상기 제1 금속 배선의 부분의 상기 제1 방향과 교차하는 제2 방향으로의 제1 폭은 상기 제2 금속 배선의 상기 제2 방향으로의 제2 폭과 동일한 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서, 상기 금속 패턴과 중첩하는 상기 제1 금속 배선의 부분의 상기 제1 방향으로의 제1 길이는 상기 제2 금속 배선의 상기 제1 방향으로의 제2 길이와 상이한 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서, 상기 금속 패턴과 중첩하는 상기 제1 금속 배선의 부분의 상기 제1 방향으로의 제1 길이는 상기 제2 금속 배선의 상기 제1 방향으로의 제2 길이보다 긴 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서, 상기 금속 패턴과 중첩하는 상기 제1 금속 배선의 부분의 상기 제1 방향으로의 제1 길이는 상기 제2 금속 배선의 상기 제1 방향으로의 제2 길이보다 짧은 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 금속 패턴은 서로 연결되고, 상기 복수의 테스트 게이트 배선들과 각각 평면 상에서 중첩하는 복수의 서브 패턴들을 포함하는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서, 상기 금속 패턴은 서로 연결되고, 상기 복수의 테스트 게이트 배선들과 각각 평면 상에서 중첩하며, 제1 방향을 따라 배열되는 복수의 서브 패턴들을 포함하고, 상기 복수의 서브 패턴들 각각에는 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 개구부들이 정의되는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>14. 제1 영역에 배치되는 금속 패턴;상기 제1 영역에 인접한 제2 영역에 배치되고, 각각이 테스트 게이트 신호를 출력하는 복수의 테스트 스테이지들을 포함하는 테스트 게이트 구동부; 및상기 금속 패턴과 평면 상에서 중첩하고, 상기 복수의 테스트 스테이지들에 각각 연결되어 상기 테스트 게이트 신호를 인가받으며, 각각이 평면 상에서 지그 재그 형상을 갖는 복수의 테스트 게이트 배선들을 포함하는 테스트 회로.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 금속 패턴은 서로 연결되고, 상기 복수의 테스트 게이트 배선들과 각각 평면 상에서 중첩하는 복수의 서브 패턴들을 포함하는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서, 상기 금속 패턴은 서로 연결되고, 상기 복수의 테스트 게이트 배선들과 각각 평면 상에서 중첩하며, 제1 방향을 따라 배열되는 복수의 서브 패턴들을 포함하고, 상기 복수의 서브 패턴들 각각에는 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 개구부들이 정의되는 것을 특징으로 하는 테스트 회로.</claim></claimInfo><claimInfo><claim>17. 복수의 화소들이 배치된 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸고, 적어도 하나의 제1 테스트 영역을 포함하는 비표시 영역을 포함하는 표시 패널;상기 비표시 영역에 배치되고, 상기 복수의 화소들에 게이트 신호를 인가하는 게이트 구동부;상기 제1 테스트 영역에 배치되고, 상기 제1 테스트 영역의 제1 영역에 배치되는 제1 금속 패턴; 상기 제1 영역에 인접한 제2 영역에 배치되고, 각각이 제1 테스트 게이트 신호를 출력하는 복수의 테스트 스테이지들을 포함하는 제1 테스트 게이트 구동부; 및 상기 제1 금속 패턴과 평면 상에서 중첩하고, 상기 제1 테스트 게이트 구동부의 상기 복수의 테스트 스테이지들에 각각 연결되어 상기 제1 테스트 게이트 신호를 인가받으며, 각각이 제1 금속 배선 및 상기 제1 금속 배선과 직렬로 연결된 제2 금속 배선을 포함하는 복수의 테스트 게이트 배선들을 포함하는 제1 테스트 회로를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 제1 금속 배선은 상기 복수의 테스트 스테이지들 각각에 직접 연결되고, 상기 제2 금속 배선은 금속 산화물 반도체를 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서, 상기 제1 금속 배선은 상기 제2 금속 배선과 콘택홀을 통해 연결되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제17 항에 있어서, 상기 비표시 영역에 위치하고, 제3 영역을 포함하는 적어도 하나의 제2 테스트 영역에 배치되고, 상기 제3 영역에 배치되는 제2 금속 패턴; 상기 제3 영역에 인접한 제4 영역에 배치되고, 각각이 제2 테스트 게이트 신호를 출력하는 복수의 테스트 스테이지들을 포함하는 제2 테스트 게이트 구동부; 및 상기 제2 금속 패턴과 평면 상에서 중첩하고, 상기 제2 테스트 게이트 구동부의 상기 복수의 테스트 스테이지들에 각각 연결되어 상기 제2 테스트 게이트 신호를 인가받으며, 각각이 평면 상에서 지그 재그 형상을 갖는 복수의 테스트 게이트 배선들을 포함하는 제2 테스트 회로를 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Eok Su</engName><name>김억수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KOO So Young</engName><name>구소영</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KEUM Jong Do</engName><name>금종도</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Hyung Jun</engName><name>김형준</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK Geun Chul</engName><name>박근철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.01</receiptDate><receiptNumber>1-1-2023-1206298-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0836684-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230149165.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938f458fcc1ada6988220aff835a71286bf2066b81adad9d76790d866b763470ae2514f50970ad0e944a91e44febeb6489ab62a0fdd47b16eb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf27df225b53af5c9d8edeab6abea1acab4e1bc3b915df4c8e2f38f8c2ecc971923d30813f60a8db077bca07cffdaaada09cc7395a93b79162</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2023.01.01 ~ 2023.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>산업기술혁신사업 / 전자부품산업핵심기술개발사업 / 전자부품산업핵심기술개발사업</rndProjectName><rndSpecialInstituteName>한국산업기술평가관리원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이기술개발</rndTaskName><rndTaskNumber>1415185391</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>