TimeQuest Timing Analyzer report for Mips
Wed Sep 10 17:20:11 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clk'
 23. Fast Model Hold: 'Clk'
 24. Fast Model Minimum Pulse Width: 'Clk'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Mips                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896I8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Mips.sdc      ; OK     ; Wed Sep 10 17:20:10 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.68 MHz ; 47.68 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 19.025 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 16.933 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.025 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 21.049     ;
; 19.025 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 21.045     ;
; 19.032 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 21.029     ;
; 19.172 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.902     ;
; 19.172 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.898     ;
; 19.179 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.882     ;
; 19.215 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.859     ;
; 19.279 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.795     ;
; 19.279 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.791     ;
; 19.286 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.775     ;
; 19.287 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.787     ;
; 19.287 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.783     ;
; 19.294 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.767     ;
; 19.303 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.771     ;
; 19.303 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.767     ;
; 19.310 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.751     ;
; 19.354 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.720     ;
; 19.354 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.716     ;
; 19.361 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.700     ;
; 19.362 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.712     ;
; 19.460 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.572     ;
; 19.469 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.605     ;
; 19.477 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.597     ;
; 19.484 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.590     ;
; 19.484 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.586     ;
; 19.491 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.570     ;
; 19.493 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.581     ;
; 19.529 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.545     ;
; 19.544 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.530     ;
; 19.607 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.425     ;
; 19.620 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.454     ;
; 19.620 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.450     ;
; 19.626 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.435     ;
; 19.627 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.434     ;
; 19.635 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.439     ;
; 19.635 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.435     ;
; 19.642 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.419     ;
; 19.665 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.409     ;
; 19.665 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.405     ;
; 19.672 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.032      ; 20.400     ;
; 19.672 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.028      ; 20.396     ;
; 19.672 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.389     ;
; 19.674 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.400     ;
; 19.676 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.398     ;
; 19.679 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.019      ; 20.380     ;
; 19.714 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.318     ;
; 19.722 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.310     ;
; 19.738 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.294     ;
; 19.773 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.288     ;
; 19.783 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.291     ;
; 19.789 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.243     ;
; 19.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.283     ;
; 19.807 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.267     ;
; 19.810 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.264     ;
; 19.825 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.249     ;
; 19.849 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.212     ;
; 19.855 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.219     ;
; 19.858 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.216     ;
; 19.862 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.032      ; 20.210     ;
; 19.868 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                     ; Clk          ; Clk         ; 40.000       ; 0.002      ; 20.174     ;
; 19.880 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.181     ;
; 19.888 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.173     ;
; 19.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.174     ;
; 19.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.170     ;
; 19.904 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.157     ;
; 19.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.154     ;
; 19.919 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 20.113     ;
; 19.955 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.106     ;
; 19.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                     ; Clk          ; Clk         ; 40.000       ; 0.002      ; 20.060     ;
; 19.988 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.086     ;
; 19.992 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.082     ;
; 19.992 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.078     ;
; 19.996 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.065     ;
; 19.999 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.062     ;
; 20.042 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.032     ;
; 20.042 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.028     ;
; 20.049 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 20.012     ;
; 20.055 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 20.019     ;
; 20.055 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 20.015     ;
; 20.055 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 19.977     ;
; 20.062 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.999     ;
; 20.070 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 19.962     ;
; 20.085 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]              ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 20.005     ;
; 20.085 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.976     ;
; 20.090 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.984     ;
; 20.100 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.008     ; 19.932     ;
; 20.103 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.958     ;
; 20.107 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                     ; Clk          ; Clk         ; 40.000       ; -0.010     ; 19.923     ;
; 20.111 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.950     ;
; 20.117 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.957     ;
; 20.117 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                     ; Clk          ; Clk         ; 40.000       ; 0.030      ; 19.953     ;
; 20.124 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.937     ;
; 20.124 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.950     ;
; 20.127 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.934     ;
; 20.139 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.935     ;
; 20.163 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                     ; Clk          ; Clk         ; 40.000       ; 0.002      ; 19.879     ;
; 20.169 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.905     ;
; 20.176 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                     ; Clk          ; Clk         ; 40.000       ; 0.032      ; 19.896     ;
; 20.178 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                     ; Clk          ; Clk         ; 40.000       ; 0.021      ; 19.883     ;
; 20.182 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                     ; Clk          ; Clk         ; 40.000       ; 0.034      ; 19.892     ;
+--------+-----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.782 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.904 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.909 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[13]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.921 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.923 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.930 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.940 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.941 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.943 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.946 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.947 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.981 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7  ; Clk          ; Clk         ; 0.000        ; 0.087      ; 1.335      ;
; 1.069 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.074 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.088 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.157 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.177 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.202 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.208 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.213 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.218 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.223 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.227 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|register_rtl_0_bypass[1]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.236 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.240 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.249 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]    ; ID_Registers:ID_Registers|register_rtl_0_bypass[5]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.257 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.563      ;
; 1.257 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.563      ;
; 1.270 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.576      ;
; 1.271 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.347 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.653      ;
; 1.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0 ; Clk          ; Clk         ; 0.000        ; 0.090      ; 1.714      ;
; 1.375 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.734      ;
; 1.389 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.692      ;
; 1.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.748      ;
; 1.403 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.097      ; 1.767      ;
; 1.412 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.718      ;
; 1.447 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                          ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.751      ;
; 1.467 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.771      ;
; 1.467 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.771      ;
; 1.476 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.780      ;
; 1.476 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.780      ;
; 1.480 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.784      ;
; 1.500 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.806      ;
; 1.500 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.806      ;
; 1.504 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.505 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.510 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.813      ;
; 1.518 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.821      ;
; 1.518 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.821      ;
; 1.523 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.827      ;
; 1.526 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.526 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                  ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.830      ;
; 1.554 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.860      ;
; 1.555 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                ; Clk          ; Clk         ; 0.000        ; -0.004     ; 1.857      ;
; 1.584 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|register_rtl_0_bypass[3]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.585 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.610 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.916      ;
; 1.613 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.918      ;
; 1.638 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.004     ; 1.940      ;
; 1.643 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.003      ; 1.952      ;
; 1.645 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]                                                                ; Clk          ; Clk         ; 0.000        ; -0.006     ; 1.945      ;
; 1.652 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]                                                               ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.924      ;
; 1.662 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[31]                                                                ; Clk          ; Clk         ; 0.000        ; -0.007     ; 1.961      ;
; 1.665 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.006      ; 1.977      ;
; 1.670 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                       ; Clk          ; Clk         ; 0.000        ; -0.005     ; 1.971      ;
; 1.672 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                               ; Clk          ; Clk         ; 0.000        ; -0.012     ; 1.966      ;
; 1.684 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.008     ; 1.982      ;
; 1.686 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                               ; Clk          ; Clk         ; 0.000        ; -0.008     ; 1.984      ;
; 1.687 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; Clk          ; Clk         ; 0.000        ; 0.004      ; 1.997      ;
; 1.736 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.042      ;
; 1.759 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.065      ;
; 1.770 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg4 ; Clk          ; Clk         ; 0.000        ; 0.088      ; 2.125      ;
; 1.772 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg1 ; Clk          ; Clk         ; 0.000        ; 0.101      ; 2.140      ;
; 1.774 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg2 ; Clk          ; Clk         ; 0.000        ; 0.088      ; 2.129      ;
; 1.785 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1]                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.091      ;
; 1.796 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clk          ; Clk         ; 0.000        ; 0.004      ; 2.106      ;
; 1.802 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg6  ; Clk          ; Clk         ; 0.000        ; 0.089      ; 2.158      ;
; 1.802 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.001      ; 2.109      ;
; 1.803 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clk          ; Clk         ; 0.000        ; 0.001      ; 2.110      ;
; 1.804 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clk          ; Clk         ; 0.000        ; 0.003      ; 2.113      ;
; 1.808 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg5 ; Clk          ; Clk         ; 0.000        ; 0.094      ; 2.169      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 18.508 ; 18.508 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 13.646 ; 13.646 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 18.508 ; 18.508 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.525 ; 18.525 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 14.675 ; 14.675 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 15.990 ; 15.990 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 19.507 ; 19.507 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 16.376 ; 16.376 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 16.280 ; 16.280 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 18.428 ; 18.428 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.058 ; 17.058 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 18.433 ; 18.433 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 17.519 ; 17.519 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 16.821 ; 16.821 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 16.574 ; 16.574 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 16.850 ; 16.850 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 15.693 ; 15.693 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.111 ; 16.111 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 19.507 ; 19.507 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 17.860 ; 17.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 18.198 ; 18.198 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 18.222 ; 18.222 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.706 ; 16.706 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 17.817 ; 17.817 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 17.599 ; 17.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.823 ; 17.823 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 17.836 ; 17.836 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 18.203 ; 18.203 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 17.706 ; 17.706 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 17.809 ; 17.809 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 17.944 ; 17.944 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 17.979 ; 17.979 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 16.951 ; 16.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 18.039 ; 18.039 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 16.091 ; 16.091 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.200 ; 16.200 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.193 ; 17.193 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.238 ; 17.238 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 32.333 ; 32.333 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 26.800 ; 26.800 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 26.441 ; 26.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 26.932 ; 26.932 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 26.694 ; 26.694 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 27.337 ; 27.337 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 27.601 ; 27.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 27.147 ; 27.147 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 27.037 ; 27.037 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 25.892 ; 25.892 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 24.809 ; 24.809 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 26.406 ; 26.406 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 26.798 ; 26.798 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.910 ; 25.910 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 29.668 ; 29.668 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 30.567 ; 30.567 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 28.483 ; 28.483 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 27.689 ; 27.689 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 26.983 ; 26.983 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 30.146 ; 30.146 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 31.160 ; 31.160 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 28.789 ; 28.789 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 30.910 ; 30.910 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 30.275 ; 30.275 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 31.358 ; 31.358 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 31.859 ; 31.859 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 31.502 ; 31.502 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 32.333 ; 32.333 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 31.249 ; 31.249 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 31.991 ; 31.991 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 32.095 ; 32.095 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 31.666 ; 31.666 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 31.797 ; 31.797 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 13.438 ; 13.438 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.668 ; 10.668 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.036 ; 11.036 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 9.931  ; 9.931  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.205 ; 11.205 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.821  ; 9.821  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.858  ; 9.858  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.732 ; 10.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.953 ; 11.953 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 12.394 ; 12.394 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 11.811 ; 11.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 11.935 ; 11.935 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.059 ; 12.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.999 ; 10.999 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.049 ; 11.049 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.209 ; 11.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.780 ; 10.780 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.929 ; 11.929 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.571 ; 10.571 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 13.438 ; 13.438 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.299 ; 11.299 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.390 ; 10.390 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.928 ; 10.928 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.114 ; 11.114 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.135 ; 13.135 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.087 ; 11.087 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.043 ; 11.043 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 12.586 ; 12.586 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 11.118 ; 11.118 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.444 ; 11.444 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 9.976  ; 9.976  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 13.044 ; 13.044 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 12.987 ; 12.987 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.301 ; 11.301 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.929 ; 12.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 10.121 ; 10.121 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 13.135 ; 13.135 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.745 ; 10.745 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 12.591 ; 12.591 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.947 ; 12.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.667 ; 10.667 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.065 ; 11.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.590 ; 11.590 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.017 ; 10.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.449 ; 12.449 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 13.636 ; 13.636 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 15.035 ; 15.035 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 15.035 ; 15.035 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.811 ; 14.811 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.811 ; 14.811 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.680 ; 13.680 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 15.577 ; 15.577 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 18.348 ; 18.348 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 15.853 ; 15.853 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 18.348 ; 18.348 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 21.159 ; 21.159 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 21.199 ; 21.199 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.352  ; 7.352  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 8.085  ; 8.085  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.278  ; 8.278  ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.801  ; 7.801  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.247  ; 8.247  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 11.141 ; 11.141 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.838 ; 10.838 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.814 ; 11.814 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.794 ; 12.794 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.388 ; 12.388 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 10.152 ; 10.152 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.149 ; 10.149 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.311  ; 7.311  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 9.956  ; 9.956  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 10.864 ; 10.864 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 14.447 ; 14.447 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.444 ; 13.444 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.068 ; 12.068 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 12.533 ; 12.533 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 12.347 ; 12.347 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 10.235 ; 10.235 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 14.407 ; 14.407 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 12.583 ; 12.583 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 10.698 ; 10.698 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 14.447 ; 14.447 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 12.603 ; 12.603 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 12.360 ; 12.360 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 12.551 ; 12.551 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 11.852 ; 11.852 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 12.801 ; 12.801 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 31.528 ; 31.528 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 27.638 ; 27.638 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 29.605 ; 29.605 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 28.084 ; 28.084 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 29.284 ; 29.284 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 28.807 ; 28.807 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 30.943 ; 30.943 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 29.201 ; 29.201 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 28.556 ; 28.556 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 30.738 ; 30.738 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 31.528 ; 31.528 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 29.475 ; 29.475 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 29.070 ; 29.070 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 30.728 ; 30.728 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 31.468 ; 31.468 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 30.933 ; 30.933 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 29.174 ; 29.174 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 29.274 ; 29.274 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 29.073 ; 29.073 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 29.228 ; 29.228 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 29.284 ; 29.284 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 29.063 ; 29.063 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 21.458 ; 21.458 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 21.458 ; 21.458 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 30.899 ; 30.899 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 30.230 ; 30.230 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 30.200 ; 30.200 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 28.729 ; 28.729 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 28.838 ; 28.838 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 29.334 ; 29.334 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 30.011 ; 30.011 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 27.749 ; 27.749 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 28.453 ; 28.453 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 30.246 ; 30.246 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 29.173 ; 29.173 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 28.200 ; 28.200 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 28.406 ; 28.406 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 29.837 ; 29.837 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 30.283 ; 30.283 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 29.286 ; 29.286 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 27.675 ; 27.675 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 28.077 ; 28.077 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 30.899 ; 30.899 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 27.726 ; 27.726 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 28.386 ; 28.386 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 28.168 ; 28.168 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 28.986 ; 28.986 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 29.902 ; 29.902 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 28.114 ; 28.114 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 30.058 ; 30.058 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 27.088 ; 27.088 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 30.415 ; 30.415 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 29.282 ; 29.282 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 28.486 ; 28.486 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 27.668 ; 27.668 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 29.838 ; 29.838 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 29.607 ; 29.607 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 28.366 ; 28.366 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.094 ; 17.094 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 10.641 ; 10.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.136 ; 12.136 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 13.126 ; 13.126 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.662 ; 13.662 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 13.009 ; 13.009 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.882 ; 13.882 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 14.208 ; 14.208 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 13.982 ; 13.982 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.216 ; 13.216 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 14.640 ; 14.640 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.050 ; 14.050 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.581 ; 15.581 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 13.984 ; 13.984 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.311 ; 14.311 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 16.230 ; 16.230 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 15.910 ; 15.910 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 17.091 ; 17.091 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 15.005 ; 15.005 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 15.145 ; 15.145 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 17.094 ; 17.094 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 15.404 ; 15.404 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 14.975 ; 14.975 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.691 ; 14.691 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 15.450 ; 15.450 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 15.130 ; 15.130 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.468 ; 14.468 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.728 ; 15.728 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.938 ; 15.938 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 12.571 ; 12.571 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 12.350 ; 12.350 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 12.571 ; 12.571 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 22.532 ; 22.532 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 19.988 ; 19.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 18.841 ; 18.841 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 21.857 ; 21.857 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 21.056 ; 21.056 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 21.697 ; 21.697 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 19.600 ; 19.600 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 22.294 ; 22.294 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 22.341 ; 22.341 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 21.290 ; 21.290 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.400 ; 19.400 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 21.908 ; 21.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 17.930 ; 17.930 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 19.195 ; 19.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 19.268 ; 19.268 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 20.683 ; 20.683 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 22.091 ; 22.091 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.589 ; 19.589 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 21.349 ; 21.349 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 22.039 ; 22.039 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 21.498 ; 21.498 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 22.440 ; 22.440 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 19.477 ; 19.477 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 21.247 ; 21.247 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 22.532 ; 22.532 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 21.427 ; 21.427 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 20.933 ; 20.933 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.634 ; 20.634 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 19.132 ; 19.132 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 19.882 ; 19.882 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 21.284 ; 21.284 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 21.432 ; 21.432 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.928 ; 18.928 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.523 ; 12.523 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 12.973 ; 12.973 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.659  ; 9.659  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.537 ; 10.537 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.173 ; 12.173 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.061 ; 12.061 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.477 ; 11.477 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.405 ; 11.405 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 11.675 ; 11.675 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.485 ; 12.485 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 9.961  ; 9.961  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 9.967  ; 9.967  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.196 ; 11.196 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 10.130 ; 10.130 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.577 ; 11.577 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.844 ; 11.844 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.576 ; 11.576 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.035 ; 12.035 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.907 ; 11.907 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.928 ; 11.928 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 10.936 ; 10.936 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 10.658 ; 10.658 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.606 ; 13.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 11.445 ; 11.445 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.700 ; 10.700 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.367 ; 12.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.062 ; 10.062 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.697 ; 11.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.886 ; 12.886 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 11.418 ; 11.418 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 10.487 ; 10.487 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.841 ; 10.841 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.965 ; 10.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.666 ; 13.666 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 11.435 ; 11.435 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.660 ; 10.660 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.425 ; 12.425 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.357 ; 12.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.965 ; 11.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.954 ; 12.954 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.737 ; 11.737 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 11.463 ; 11.463 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.002 ; 13.002 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.858 ; 11.858 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.871 ; 10.871 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.534 ; 12.534 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 14.128 ; 14.128 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.728 ; 12.728 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.741 ; 12.741 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.223 ; 12.223 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 14.946 ; 14.946 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 13.571 ; 13.571 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.486 ; 12.486 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.305 ; 15.305 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.700 ; 12.700 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.175 ; 12.175 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.941 ; 12.941 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 13.587 ; 13.587 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 13.061 ; 13.061 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.091 ; 13.091 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.651 ; 12.651 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.741 ; 12.741 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.614 ; 13.614 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 12.248 ; 12.248 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 12.944 ; 12.944 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.426 ; 13.426 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.775 ; 12.775 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 12.650 ; 12.650 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 13.775 ; 13.775 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 12.405 ; 12.405 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.608 ; 13.608 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 14.086 ; 14.086 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 15.265 ; 15.265 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 15.874 ; 15.874 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 15.874 ; 15.874 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 13.755 ; 13.755 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 38.010 ; 38.010 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 26.081 ; 26.081 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 21.179 ; 21.179 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 11.940 ; 11.940 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 13.281 ; 13.281 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 11.940 ; 11.940 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 11.552 ; 11.552 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 11.326 ; 11.326 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 13.789 ; 13.789 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 11.326 ; 11.326 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 13.105 ; 13.105 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 12.493 ; 12.493 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 10.628 ; 10.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 10.628 ; 10.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 10.653 ; 10.653 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 12.800 ; 12.800 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 12.777 ; 12.777 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 12.592 ; 12.592 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 13.241 ; 13.241 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 11.750 ; 11.750 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 11.041 ; 11.041 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 12.877 ; 12.877 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 10.878 ; 10.878 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 12.790 ; 12.790 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 12.789 ; 12.789 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 13.360 ; 13.360 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 13.214 ; 13.214 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 11.944 ; 11.944 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 13.052 ; 13.052 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 12.878 ; 12.878 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 13.253 ; 13.253 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 13.287 ; 13.287 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 13.343 ; 13.343 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 12.629 ; 12.629 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 12.880 ; 12.880 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 12.946 ; 12.946 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 13.331 ; 13.331 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 12.865 ; 12.865 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 12.920 ; 12.920 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 12.374 ; 12.374 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 12.059 ; 12.059 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 11.296 ; 11.296 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 12.183 ; 12.183 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 12.615 ; 12.615 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 11.507 ; 11.507 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 14.072 ; 14.072 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 14.548 ; 14.548 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 14.074 ; 14.074 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 14.112 ; 14.112 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 14.708 ; 14.708 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 14.561 ; 14.561 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 14.770 ; 14.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 14.187 ; 14.187 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 11.507 ; 11.507 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 13.774 ; 13.774 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 13.445 ; 13.445 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 12.298 ; 12.298 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 17.604 ; 17.604 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 16.794 ; 16.794 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 16.028 ; 16.028 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 14.041 ; 14.041 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 15.419 ; 15.419 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 14.131 ; 14.131 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 14.872 ; 14.872 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 13.963 ; 13.963 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 14.820 ; 14.820 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 13.155 ; 13.155 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 14.045 ; 14.045 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 15.039 ; 15.039 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 13.980 ; 13.980 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 15.871 ; 15.871 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 14.959 ; 14.959 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 15.812 ; 15.812 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 15.095 ; 15.095 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 14.425 ; 14.425 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 13.658 ; 13.658 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 9.821  ; 9.821  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.668 ; 10.668 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.036 ; 11.036 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 9.931  ; 9.931  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.205 ; 11.205 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.821  ; 9.821  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.858  ; 9.858  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.732 ; 10.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.953 ; 11.953 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 12.394 ; 12.394 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 11.811 ; 11.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 11.935 ; 11.935 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.059 ; 12.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.999 ; 10.999 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.049 ; 11.049 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.209 ; 11.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.780 ; 10.780 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.929 ; 11.929 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.571 ; 10.571 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 13.438 ; 13.438 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.299 ; 11.299 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.390 ; 10.390 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.928 ; 10.928 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.114 ; 11.114 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 9.976  ; 9.976  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.087 ; 11.087 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.043 ; 11.043 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 12.586 ; 12.586 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 11.118 ; 11.118 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.444 ; 11.444 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 9.976  ; 9.976  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 13.044 ; 13.044 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 12.987 ; 12.987 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.301 ; 11.301 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.929 ; 12.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 10.121 ; 10.121 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 13.135 ; 13.135 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.745 ; 10.745 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 12.591 ; 12.591 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.947 ; 12.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.667 ; 10.667 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.065 ; 11.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.590 ; 11.590 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.017 ; 10.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.449 ; 12.449 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 13.271 ; 13.271 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 11.915 ; 11.915 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 12.067 ; 12.067 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 11.915 ; 11.915 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 10.788 ; 10.788 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 11.628 ; 11.628 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 10.788 ; 10.788 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 12.290 ; 12.290 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 12.637 ; 12.637 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 12.637 ; 12.637 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 12.993 ; 12.993 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 14.776 ; 14.776 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 14.816 ; 14.816 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 7.311  ; 7.311  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.352  ; 7.352  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 8.085  ; 8.085  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.278  ; 8.278  ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.801  ; 7.801  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.247  ; 8.247  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 11.141 ; 11.141 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.838 ; 10.838 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.814 ; 11.814 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.794 ; 12.794 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.388 ; 12.388 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 10.152 ; 10.152 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.149 ; 10.149 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.311  ; 7.311  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 9.956  ; 9.956  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 10.864 ; 10.864 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 10.235 ; 10.235 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.444 ; 13.444 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.068 ; 12.068 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 12.533 ; 12.533 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 12.347 ; 12.347 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 10.235 ; 10.235 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 14.407 ; 14.407 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 12.583 ; 12.583 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 10.698 ; 10.698 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 14.447 ; 14.447 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 12.603 ; 12.603 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 12.360 ; 12.360 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 12.551 ; 12.551 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 11.852 ; 11.852 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 12.801 ; 12.801 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 11.330 ; 11.330 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 12.314 ; 12.314 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 12.295 ; 12.295 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 11.801 ; 11.801 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 12.769 ; 12.769 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 15.105 ; 15.105 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 12.838 ; 12.838 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 14.789 ; 14.789 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 13.450 ; 13.450 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 13.409 ; 13.409 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 14.779 ; 14.779 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 15.006 ; 15.006 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 15.095 ; 15.095 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 12.187 ; 12.187 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 11.791 ; 11.791 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 11.793 ; 11.793 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 13.447 ; 13.447 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 11.801 ; 11.801 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 11.783 ; 11.783 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 14.301 ; 14.301 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 14.301 ; 14.301 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 11.872 ; 11.872 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 12.399 ; 12.399 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 12.369 ; 12.369 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 14.010 ; 14.010 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 13.208 ; 13.208 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 13.306 ; 13.306 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 14.059 ; 14.059 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 11.872 ; 11.872 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 12.471 ; 12.471 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.361 ; 15.361 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 13.103 ; 13.103 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 13.323 ; 13.323 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.717 ; 14.717 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 14.299 ; 14.299 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 14.029 ; 14.029 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 12.402 ; 12.402 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 13.408 ; 13.408 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 15.936 ; 15.936 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 12.159 ; 12.159 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 13.767 ; 13.767 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 14.313 ; 14.313 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 15.519 ; 15.519 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 12.146 ; 12.146 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 15.599 ; 15.599 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 12.293 ; 12.293 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 15.967 ; 15.967 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 13.332 ; 13.332 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 12.663 ; 12.663 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 11.950 ; 11.950 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 14.568 ; 14.568 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 14.788 ; 14.788 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 15.120 ; 15.120 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 10.641 ; 10.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 10.641 ; 10.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.136 ; 12.136 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 12.192 ; 12.192 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 12.728 ; 12.728 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 12.321 ; 12.321 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 12.765 ; 12.765 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 12.564 ; 12.564 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 12.299 ; 12.299 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 11.000 ; 11.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 12.539 ; 12.539 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 12.323 ; 12.323 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 12.166 ; 12.166 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 11.486 ; 11.486 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 13.584 ; 13.584 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 11.857 ; 11.857 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 11.948 ; 11.948 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.857 ; 13.857 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 13.450 ; 13.450 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 14.533 ; 14.533 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 12.365 ; 12.365 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 12.429 ; 12.429 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 14.306 ; 14.306 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 11.480 ; 11.480 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 11.589 ; 11.589 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 11.834 ; 11.834 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 11.299 ; 11.299 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 10.982 ; 10.982 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 11.846 ; 11.846 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 12.262 ; 12.262 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 12.350 ; 12.350 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 12.571 ; 12.571 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 13.571 ; 13.571 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 13.367 ; 13.367 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 14.615 ; 14.615 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 13.830 ; 13.830 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 15.718 ; 15.718 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 13.581 ; 13.581 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 15.440 ; 15.440 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 16.145 ; 16.145 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 14.014 ; 14.014 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 12.151 ; 12.151 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 14.455 ; 14.455 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 11.611 ; 11.611 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 12.506 ; 12.506 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 13.571 ; 13.571 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 15.837 ; 15.837 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 12.362 ; 12.362 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 13.840 ; 13.840 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 13.960 ; 13.960 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 16.181 ; 16.181 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 11.709 ; 11.709 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 15.550 ; 15.550 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 14.330 ; 14.330 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 14.202 ; 14.202 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 15.273 ; 15.273 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 13.262 ; 13.262 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 12.124 ; 12.124 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 10.934 ; 10.934 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 14.560 ; 14.560 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 13.199 ; 13.199 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 9.659  ; 9.659  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.523 ; 12.523 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 12.973 ; 12.973 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.659  ; 9.659  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.537 ; 10.537 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.173 ; 12.173 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.061 ; 12.061 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.477 ; 11.477 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.405 ; 11.405 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 11.675 ; 11.675 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.485 ; 12.485 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 9.961  ; 9.961  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 9.967  ; 9.967  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.196 ; 11.196 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 10.130 ; 10.130 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.577 ; 11.577 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.844 ; 11.844 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.576 ; 11.576 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.035 ; 12.035 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.907 ; 11.907 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.928 ; 11.928 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 10.062 ; 10.062 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 10.936 ; 10.936 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 10.658 ; 10.658 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.606 ; 13.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 11.445 ; 11.445 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.700 ; 10.700 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.367 ; 12.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.062 ; 10.062 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.697 ; 11.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.886 ; 12.886 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 11.418 ; 11.418 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 10.487 ; 10.487 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.841 ; 10.841 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.965 ; 10.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.666 ; 13.666 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 11.435 ; 11.435 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.660 ; 10.660 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.425 ; 12.425 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.357 ; 12.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.965 ; 11.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.954 ; 12.954 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.737 ; 11.737 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 11.463 ; 11.463 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.002 ; 13.002 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.858 ; 11.858 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.871 ; 10.871 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 9.922  ; 9.922  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.961 ; 11.961 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 9.922  ; 9.922  ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.025 ; 11.025 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.248 ; 12.248 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 11.393 ; 11.393 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 11.398 ; 11.398 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 11.660 ; 11.660 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 12.110 ; 12.110 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.759 ; 12.759 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.453 ; 13.453 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 11.700 ; 11.700 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 11.154 ; 11.154 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.271 ; 11.271 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 12.023 ; 12.023 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.147 ; 12.147 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 11.726 ; 11.726 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.669 ; 11.669 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 11.750 ; 11.750 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.764 ; 12.764 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 11.511 ; 11.511 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 10.566 ; 10.566 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 11.851 ; 11.851 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 10.492 ; 10.492 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.827 ; 11.827 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.629 ; 12.629 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 11.325 ; 11.325 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 12.872 ; 12.872 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.020 ; 12.020 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 13.740 ; 13.740 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 13.029 ; 13.029 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.990 ; 13.990 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 15.032 ; 15.032 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 14.121 ; 14.121 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 14.796 ; 14.796 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 34.179 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 17.873 ; 0.000                 ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 34.179 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.882      ;
; 34.215 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.785      ;
; 34.215 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.785      ;
; 34.215 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.785      ;
; 34.215 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.785      ;
; 34.261 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.738      ;
; 34.261 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.738      ;
; 34.261 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.738      ;
; 34.261 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.738      ;
; 34.284 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.777      ;
; 34.302 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.758      ;
; 34.302 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.758      ;
; 34.306 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.755      ;
; 34.320 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.680      ;
; 34.320 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.680      ;
; 34.320 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.680      ;
; 34.320 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.680      ;
; 34.322 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.710      ;
; 34.337 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.724      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.338 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.661      ;
; 34.358 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.613      ;
; 34.358 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.613      ;
; 34.358 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.613      ;
; 34.358 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.613      ;
; 34.366 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.633      ;
; 34.366 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.633      ;
; 34.366 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.633      ;
; 34.366 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.633      ;
; 34.373 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.627      ;
; 34.373 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.627      ;
; 34.373 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.627      ;
; 34.373 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.001      ; 5.627      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.384 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.614      ;
; 34.404 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.566      ;
; 34.404 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.566      ;
; 34.404 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.566      ;
; 34.404 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.566      ;
; 34.406 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.626      ;
; 34.406 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.654      ;
; 34.411 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.650      ;
; 34.419 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.580      ;
; 34.419 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.580      ;
; 34.419 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.580      ;
; 34.419 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.580      ;
; 34.420 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.640      ;
; 34.429 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.631      ;
; 34.429 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; Clk          ; Clk         ; 40.000       ; 0.061      ; 5.631      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.529      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.557      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.529      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.529      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.529      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.557      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.557      ;
; 34.442 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.557      ;
; 34.449 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                       ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.583      ;
; 34.456 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.543      ;
; 34.456 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.543      ;
; 34.456 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.543      ;
; 34.456 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.000      ; 5.543      ;
; 34.464 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.062      ; 5.597      ;
; 34.465 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                       ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.567      ;
; 34.466 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                       ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.566      ;
; 34.467 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                        ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.565      ;
; 34.477 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                       ; Clk          ; Clk         ; 40.000       ; -0.004     ; 5.549      ;
; 34.478 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                       ; Clk          ; Clk         ; 40.000       ; 0.002      ; 5.554      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.482      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.510      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.482      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.482      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                 ; Clk          ; Clk         ; 40.000       ; -0.060     ; 5.482      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.510      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.510      ;
; 34.488 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.510      ;
; 34.501 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.470      ;
; 34.501 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.470      ;
; 34.501 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.470      ;
; 34.501 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.470      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.469      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.496      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.469      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.469      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                       ; Clk          ; Clk         ; 40.000       ; -0.059     ; 5.469      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.496      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.496      ;
; 34.502 ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:register_rtl_1|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.496      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.242 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.248 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.437      ;
; 0.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[13]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.326 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.327 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.329 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.330 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.332 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.356 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.360 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.551      ;
; 0.360 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.363 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg0   ; Clk          ; Clk         ; 0.000        ; 0.059      ; 0.561      ;
; 0.378 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg0   ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.563      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg2   ; Clk          ; Clk         ; 0.000        ; 0.062      ; 0.579      ;
; 0.388 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.398 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.399 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|register_rtl_0_bypass[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.399 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.407 ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.407 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.410 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]    ; ID_Registers:ID_Registers|register_rtl_0_bypass[5]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.556      ;
; 0.413 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.562      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.562      ;
; 0.418 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.565      ;
; 0.420 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.566      ;
; 0.422 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.568      ;
; 0.423 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.571      ;
; 0.426 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                                                                           ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.572      ;
; 0.426 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.571      ;
; 0.430 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.575      ;
; 0.430 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.575      ;
; 0.432 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.578      ;
; 0.432 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.578      ;
; 0.441 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.442 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.447 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.448 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[4]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.453 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.453 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.462 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.469 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.003      ; 0.620      ;
; 0.476 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.621      ;
; 0.483 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg4  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg1  ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.685      ;
; 0.485 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.674      ;
; 0.489 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 0.000        ; -0.004     ; 0.633      ;
; 0.489 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.493 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|register_rtl_0_bypass[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.494 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.642      ;
; 0.498 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg5  ; Clk          ; Clk         ; 0.000        ; 0.059      ; 0.692      ;
; 0.498 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.003      ; 0.649      ;
; 0.502 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.505 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_datain_reg6   ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.505 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.507 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                        ; Clk          ; Clk         ; 0.000        ; -0.005     ; 0.650      ;
; 0.508 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.510 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.512 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.513 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 0.000        ; -0.007     ; 0.654      ;
; 0.515 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0           ; Clk          ; Clk         ; 0.000        ; 0.062      ; 0.712      ;
; 0.516 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.007     ; 0.657      ;
; 0.519 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_address_reg8 ; Clk          ; Clk         ; 0.000        ; 0.053      ; 0.707      ;
; 0.519 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clk          ; Clk         ; 0.000        ; -0.005     ; 0.662      ;
; 0.521 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.522 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.003      ; 0.674      ;
; 0.524 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.526 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.006      ; 0.680      ;
; 0.528 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[10]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.676      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 6.822  ; 6.822  ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 5.392  ; 5.392  ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 6.822  ; 6.822  ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 6.885  ; 6.885  ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 6.072  ; 6.072  ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 6.072  ; 6.072  ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 5.644  ; 5.644  ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.743  ; 5.743  ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 5.895  ; 5.895  ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 7.146  ; 7.146  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 6.164  ; 6.164  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 6.237  ; 6.237  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 6.674  ; 6.674  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 6.476  ; 6.476  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 6.842  ; 6.842  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 6.572  ; 6.572  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 6.209  ; 6.209  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 6.271  ; 6.271  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 6.358  ; 6.358  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.982  ; 5.982  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 6.156  ; 6.156  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 7.146  ; 7.146  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 6.723  ; 6.723  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 6.808  ; 6.808  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 6.805  ; 6.805  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 6.327  ; 6.327  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 6.728  ; 6.728  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 6.588  ; 6.588  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 6.636  ; 6.636  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 6.650  ; 6.650  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 6.880  ; 6.880  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 6.729  ; 6.729  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 6.694  ; 6.694  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 6.746  ; 6.746  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 6.706  ; 6.706  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 6.454  ; 6.454  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 6.419  ; 6.419  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 6.801  ; 6.801  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 6.124  ; 6.124  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 6.200  ; 6.200  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.438  ; 6.438  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 6.525  ; 6.525  ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 10.038 ; 10.038 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 9.380  ; 9.380  ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 8.303  ; 8.303  ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 8.219  ; 8.219  ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 8.783  ; 8.783  ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 8.428  ; 8.428  ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 8.823  ; 8.823  ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 8.853  ; 8.853  ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 8.803  ; 8.803  ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 8.629  ; 8.629  ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 8.489  ; 8.489  ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 8.782  ; 8.782  ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 8.559  ; 8.559  ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 8.608  ; 8.608  ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 9.691  ; 9.691  ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 10.038 ; 10.038 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 9.100  ; 9.100  ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 9.179  ; 9.179  ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 8.777  ; 8.777  ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 9.181  ; 9.181  ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 9.614  ; 9.614  ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 8.789  ; 8.789  ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 9.564  ; 9.564  ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 9.557  ; 9.557  ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 9.364  ; 9.364  ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 9.873  ; 9.873  ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 9.432  ; 9.432  ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 9.880  ; 9.880  ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 9.573  ; 9.573  ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 9.691  ; 9.691  ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 9.795  ; 9.795  ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 9.445  ; 9.445  ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 9.835  ; 9.835  ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 5.356  ; 5.356  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.586  ; 4.586  ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.510  ; 4.510  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.622  ; 4.622  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.476  ; 4.476  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.386  ; 4.386  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.814  ; 4.814  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.320  ; 4.320  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.562  ; 4.562  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.351  ; 4.351  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.564  ; 4.564  ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.964  ; 4.964  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.973  ; 4.973  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.857  ; 4.857  ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.992  ; 4.992  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.950  ; 4.950  ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.759  ; 4.759  ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.556  ; 4.556  ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.568  ; 4.568  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.559  ; 4.559  ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.729  ; 4.729  ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.797  ; 4.797  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.977  ; 4.977  ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.533  ; 4.533  ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 5.356  ; 5.356  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.603  ; 4.603  ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.482  ; 4.482  ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.721  ; 4.721  ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.694  ; 4.694  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.901  ; 4.901  ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.832  ; 4.832  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 5.148  ; 5.148  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.799  ; 4.799  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 5.416  ; 5.416  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.780  ; 4.780  ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.577  ; 4.577  ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.102  ; 5.102  ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.003  ; 5.003  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.610  ; 4.610  ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 5.222  ; 5.222  ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.739  ; 4.739  ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.676  ; 4.676  ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.390  ; 4.390  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 5.252  ; 5.252  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.194  ; 5.194  ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.848  ; 4.848  ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.787  ; 4.787  ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.775  ; 4.775  ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.701  ; 4.701  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.765  ; 4.765  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 5.217  ; 5.217  ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.326  ; 4.326  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.841  ; 4.841  ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.764  ; 4.764  ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.942  ; 4.942  ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.416  ; 5.416  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.610  ; 4.610  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.949  ; 4.949  ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.226  ; 5.226  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.501  ; 4.501  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.569  ; 4.569  ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.584  ; 4.584  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.781  ; 4.781  ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.247  ; 4.247  ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.782  ; 4.782  ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 5.097  ; 5.097  ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 5.382  ; 5.382  ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.781  ; 5.781  ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.781  ; 5.781  ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.619  ; 5.619  ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 5.791  ; 5.791  ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.791  ; 5.791  ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 5.461  ; 5.461  ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 6.227  ; 6.227  ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.982  ; 5.982  ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 6.889  ; 6.889  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 6.134  ; 6.134  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 6.889  ; 6.889  ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 7.511  ; 7.511  ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 7.551  ; 7.551  ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 5.291  ; 5.291  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.399  ; 3.399  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.446  ; 3.446  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.662  ; 3.662  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.777  ; 3.777  ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.618  ; 3.618  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.714  ; 3.714  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 4.663  ; 4.663  ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.439  ; 4.439  ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.054  ; 5.054  ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.291  ; 5.291  ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.999  ; 4.999  ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.926  ; 4.926  ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.054  ; 5.054  ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.281  ; 5.281  ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.167  ; 5.167  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.108  ; 5.108  ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.338  ; 4.338  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.259  ; 4.259  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.376  ; 3.376  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 4.333  ; 4.333  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.539  ; 4.539  ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 5.791  ; 5.791  ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.249  ; 5.249  ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 5.492  ; 5.492  ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 4.965  ; 4.965  ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 4.906  ; 4.906  ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.071  ; 5.071  ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.066  ; 5.066  ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.393  ; 4.393  ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.381  ; 4.381  ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.751  ; 5.751  ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.101  ; 5.101  ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.541  ; 4.541  ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.664  ; 4.664  ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.791  ; 5.791  ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.121  ; 5.121  ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.076  ; 5.076  ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 5.247  ; 5.247  ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 4.906  ; 4.906  ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 4.882  ; 4.882  ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 5.068  ; 5.068  ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 4.966  ; 4.966  ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 4.872  ; 4.872  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 10.631 ; 10.631 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 9.472  ; 9.472  ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 10.098 ; 10.098 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 9.560  ; 9.560  ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 9.953  ; 9.953  ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 9.824  ; 9.824  ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 10.448 ; 10.448 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 10.060 ; 10.060 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 9.657  ; 9.657  ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 10.308 ; 10.308 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 10.631 ; 10.631 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 10.105 ; 10.105 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 9.759  ; 9.759  ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 10.298 ; 10.298 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 10.571 ; 10.571 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 10.438 ; 10.438 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 9.911  ; 9.911  ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 9.943  ; 9.943  ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 10.030 ; 10.030 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 9.815  ; 9.815  ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 9.953  ; 9.953  ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 10.020 ; 10.020 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 7.922  ; 7.922  ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 7.922  ; 7.922  ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 10.456 ; 10.456 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 10.418 ; 10.418 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 10.388 ; 10.388 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 9.788  ; 9.788  ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 9.811  ; 9.811  ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 10.110 ; 10.110 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 10.183 ; 10.183 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 9.580  ; 9.580  ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 9.821  ; 9.821  ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 10.301 ; 10.301 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 9.983  ; 9.983  ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 9.634  ; 9.634  ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 9.732  ; 9.732  ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 10.180 ; 10.180 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 10.242 ; 10.242 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 9.979  ; 9.979  ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 9.583  ; 9.583  ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 9.507  ; 9.507  ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 10.456 ; 10.456 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 9.618  ; 9.618  ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 9.603  ; 9.603  ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 9.737  ; 9.737  ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 9.888  ; 9.888  ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 10.190 ; 10.190 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 9.608  ; 9.608  ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 10.206 ; 10.206 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 9.382  ; 9.382  ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 10.367 ; 10.367 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 10.111 ; 10.111 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 9.652  ; 9.652  ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 9.482  ; 9.482  ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 10.237 ; 10.237 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 9.724  ; 9.724  ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 6.676  ; 6.676  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.641  ; 4.641  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.654  ; 4.654  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 4.842  ; 4.842  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.096  ; 5.096  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.292  ; 5.292  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.095  ; 5.095  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.463  ; 5.463  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.388  ; 5.388  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.397  ; 5.397  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.302  ; 5.302  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.189  ; 5.189  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.552  ; 5.552  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.723  ; 5.723  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.567  ; 5.567  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.396  ; 5.396  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 6.108  ; 6.108  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.663  ; 5.663  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.777  ; 5.777  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 6.314  ; 6.314  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 6.077  ; 6.077  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 6.676  ; 6.676  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.960  ; 5.960  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 6.075  ; 6.075  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 6.473  ; 6.473  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.964  ; 5.964  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 6.010  ; 6.010  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 5.932  ; 5.932  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 6.141  ; 6.141  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.964  ; 5.964  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 5.852  ; 5.852  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 6.179  ; 6.179  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 6.268  ; 6.268  ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 5.267  ; 5.267  ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.066  ; 5.066  ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 5.267  ; 5.267  ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 4.966  ; 4.966  ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 8.078  ; 8.078  ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 7.629  ; 7.629  ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 6.877  ; 6.877  ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 7.797  ; 7.797  ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 7.370  ; 7.370  ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 7.868  ; 7.868  ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 7.297  ; 7.297  ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 7.892  ; 7.892  ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 7.932  ; 7.932  ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 7.770  ; 7.770  ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 7.134  ; 7.134  ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 7.887  ; 7.887  ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 6.579  ; 6.579  ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 7.077  ; 7.077  ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 7.120  ; 7.120  ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 7.351  ; 7.351  ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 7.812  ; 7.812  ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 7.211  ; 7.211  ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 7.772  ; 7.772  ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 7.852  ; 7.852  ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 7.515  ; 7.515  ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 8.055  ; 8.055  ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 7.377  ; 7.377  ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 7.869  ; 7.869  ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 8.078  ; 8.078  ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 7.729  ; 7.729  ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 7.558  ; 7.558  ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 7.592  ; 7.592  ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 7.035  ; 7.035  ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 7.231  ; 7.231  ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 7.679  ; 7.679  ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 7.972  ; 7.972  ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 6.954  ; 6.954  ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 5.386  ; 5.386  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.077  ; 5.077  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.086  ; 5.086  ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.948  ; 4.948  ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 5.231  ; 5.231  ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.176  ; 4.176  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.533  ; 4.533  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.838  ; 4.838  ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.970  ; 4.970  ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.757  ; 4.757  ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.758  ; 4.758  ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 5.059  ; 5.059  ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.783  ; 4.783  ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 5.386  ; 5.386  ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.744  ; 4.744  ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.282  ; 5.282  ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.859  ; 4.859  ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.047  ; 5.047  ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.349  ; 4.349  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.582  ; 4.582  ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.405  ; 4.405  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.779  ; 4.779  ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.488  ; 4.488  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.238  ; 5.238  ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.583  ; 4.583  ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.517  ; 4.517  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.308  ; 4.308  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.034  ; 5.034  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 5.103  ; 5.103  ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.818  ; 4.818  ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.874  ; 4.874  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.937  ; 4.937  ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.678  ; 4.678  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 5.625  ; 5.625  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.587  ; 4.587  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.519  ; 4.519  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.677  ; 4.677  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.662  ; 4.662  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.588  ; 5.588  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.790  ; 4.790  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.852  ; 4.852  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.641  ; 4.641  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.078  ; 5.078  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.873  ; 4.873  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.022  ; 5.022  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.367  ; 4.367  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.953  ; 4.953  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.787  ; 4.787  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.902  ; 4.902  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.750  ; 4.750  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.098  ; 5.098  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.875  ; 4.875  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.962  ; 4.962  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.304  ; 5.304  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.835  ; 4.835  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.637  ; 4.637  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.908  ; 4.908  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.990  ; 4.990  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.625  ; 5.625  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 4.937  ; 4.937  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.168  ; 5.168  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.833  ; 4.833  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.407  ; 5.407  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.060  ; 5.060  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.715  ; 4.715  ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 5.648  ; 5.648  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.597  ; 4.597  ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.519  ; 4.519  ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.667  ; 4.667  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.652  ; 4.652  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.472  ; 5.472  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.648  ; 5.648  ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.780  ; 4.780  ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.852  ; 4.852  ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.601  ; 4.601  ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.088  ; 5.088  ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.873  ; 4.873  ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.012  ; 5.012  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.357  ; 4.357  ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.953  ; 4.953  ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.787  ; 4.787  ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.912  ; 4.912  ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.750  ; 4.750  ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.148  ; 5.148  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.915  ; 4.915  ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.962  ; 4.962  ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.354  ; 5.354  ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.887  ; 4.887  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.627  ; 4.627  ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.908  ; 4.908  ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.990  ; 4.990  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.625  ; 5.625  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 4.937  ; 4.937  ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.168  ; 5.168  ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.833  ; 4.833  ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.467  ; 5.467  ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080  ; 5.080  ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.745  ; 4.745  ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 5.993  ; 5.993  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 5.111  ; 5.111  ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.887  ; 4.887  ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 5.214  ; 5.214  ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 5.399  ; 5.399  ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.177  ; 5.177  ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 5.178  ; 5.178  ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.049  ; 5.049  ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.886  ; 5.886  ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.517  ; 5.517  ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 5.049  ; 5.049  ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.920  ; 5.920  ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 5.144  ; 5.144  ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.876  ; 4.876  ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 5.337  ; 5.337  ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.587  ; 5.587  ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 5.253  ; 5.253  ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 5.283  ; 5.283  ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 5.207  ; 5.207  ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 5.232  ; 5.232  ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.608  ; 5.608  ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 5.037  ; 5.037  ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.182  ; 5.182  ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.374  ; 5.374  ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 5.134  ; 5.134  ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 5.135  ; 5.135  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 5.551  ; 5.551  ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 5.143  ; 5.143  ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.535  ; 5.535  ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.796  ; 4.796  ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 5.580  ; 5.580  ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.993  ; 5.993  ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 5.947  ; 5.947  ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 6.165  ; 6.165  ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 6.165  ; 6.165  ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.317  ; 5.317  ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.054  ; 5.054  ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.291  ; 5.291  ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 11.758 ; 11.758 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 8.973  ; 8.973  ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 7.531  ; 7.531  ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.277 ; 5.277 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.599 ; 4.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.187 ; 5.187 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.343 ; 5.343 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 4.728 ; 4.728 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 4.698 ; 4.698 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.165 ; 5.165 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.590 ; 4.590 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 5.324 ; 5.324 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.358 ; 5.358 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 5.255 ; 5.255 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.294 ; 5.294 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.370 ; 5.370 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.003 ; 5.003 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.218 ; 5.218 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 4.950 ; 4.950 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.200 ; 5.200 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.743 ; 5.743 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.737 ; 5.737 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.788 ; 5.788 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.446 ; 5.446 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.327 ; 5.327 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 6.527 ; 6.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.464 ; 5.464 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.969 ; 5.969 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.432 ; 5.432 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.853 ; 5.853 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.737 ; 5.737 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.413 ; 5.413 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.401 ; 5.401 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 6.093 ; 6.093 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.863 ; 5.863 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 6.021 ; 6.021 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 5.821 ; 5.821 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.561 ; 5.561 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.320 ; 4.320 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.622 ; 4.622 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.476 ; 4.476 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.320 ; 4.320 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.562 ; 4.562 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.564 ; 4.564 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.973 ; 4.973 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.857 ; 4.857 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.950 ; 4.950 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.759 ; 4.759 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.556 ; 4.556 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.977 ; 4.977 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.603 ; 4.603 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.482 ; 4.482 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.694 ; 4.694 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.832 ; 4.832 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.003 ; 5.003 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 5.222 ; 5.222 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.739 ; 4.739 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.390 ; 4.390 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.194 ; 5.194 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.775 ; 4.775 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 5.217 ; 5.217 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.326 ; 4.326 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.949 ; 4.949 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.226 ; 5.226 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.501 ; 4.501 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.569 ; 4.569 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.584 ; 4.584 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.782 ; 4.782 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.048 ; 5.048 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.169 ; 5.169 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.342 ; 5.342 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.586 ; 5.586 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.376 ; 3.376 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.399 ; 3.399 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.662 ; 3.662 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.777 ; 3.777 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.714 ; 3.714 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 4.663 ; 4.663 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.439 ; 4.439 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.926 ; 4.926 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.281 ; 5.281 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.338 ; 4.338 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.376 ; 3.376 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 4.333 ; 4.333 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.249 ; 5.249 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 5.492 ; 5.492 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.071 ; 5.071 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.751 ; 5.751 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.541 ; 4.541 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.791 ; 5.791 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 4.882 ; 4.882 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.073 ; 5.073 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.790 ; 5.790 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.899 ; 5.899 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.429 ; 5.429 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.705 ; 5.705 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.839 ; 5.839 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.780 ; 5.780 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 4.984 ; 4.984 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.769 ; 5.769 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.769 ; 5.769 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 5.186 ; 5.186 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.479 ; 5.479 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.526 ; 5.526 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 4.938 ; 4.938 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 5.446 ; 5.446 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.670 ; 5.670 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.558 ; 5.558 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.189 ; 5.189 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 6.029 ; 6.029 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.884 ; 5.884 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 6.057 ; 6.057 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.424 ; 5.424 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 5.815 ; 5.815 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.654 ; 4.654 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 4.842 ; 4.842 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.010 ; 5.010 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.130 ; 5.130 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 4.869 ; 4.869 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 4.857 ; 4.857 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 4.837 ; 4.837 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 4.696 ; 4.696 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.400 ; 5.400 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 5.442 ; 5.442 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.172 ; 5.172 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 4.983 ; 4.983 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.773 ; 4.773 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 4.714 ; 4.714 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.734 ; 4.734 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.561 ; 4.561 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.535 ; 4.535 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.503 ; 4.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.415 ; 5.415 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.539 ; 5.539 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.011 ; 6.011 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.331 ; 5.331 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.806 ; 5.806 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 6.087 ; 6.087 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.708 ; 5.708 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 4.503 ; 4.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.937 ; 5.937 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.055 ; 5.055 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.650 ; 5.650 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.476 ; 5.476 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 6.169 ; 6.169 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.003 ; 6.003 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.859 ; 5.859 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.431 ; 5.431 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 4.967 ; 4.967 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.645 ; 4.645 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.800 ; 5.800 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.176 ; 4.176 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.077 ; 5.077 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 5.231 ; 5.231 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.176 ; 4.176 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.970 ; 4.970 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.757 ; 4.757 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.758 ; 4.758 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.783 ; 4.783 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 5.386 ; 5.386 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.744 ; 4.744 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.282 ; 5.282 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.047 ; 5.047 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.349 ; 4.349 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.582 ; 4.582 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.405 ; 4.405 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.488 ; 4.488 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.238 ; 5.238 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.308 ; 4.308 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.818 ; 4.818 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.678 ; 4.678 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.662 ; 4.662 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.588 ; 5.588 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.790 ; 4.790 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.962 ; 4.962 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.304 ; 5.304 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.835 ; 4.835 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.407 ; 5.407 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.601 ; 4.601 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.088 ; 5.088 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.012 ; 5.012 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.962 ; 4.962 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.627 ; 4.627 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.467 ; 5.467 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.407 ; 4.407 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.407 ; 4.407 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.694 ; 4.694 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.882 ; 4.882 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.783 ; 4.783 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.829 ; 4.829 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.139 ; 5.139 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.870 ; 4.870 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.989 ; 4.989 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.319 ; 5.319 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.810 ; 4.810 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.495 ; 4.495 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.478 ; 4.478 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.563 ; 5.563 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 5.333 ; 5.333 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.843 ; 4.843 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.678 ; 5.678 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 4.843 ; 4.843 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.912 ; 5.912 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.483 ; 5.483 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 19.025 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
;  Clk             ; 19.025 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 18.508 ; 18.508 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 13.646 ; 13.646 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 18.508 ; 18.508 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.525 ; 18.525 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 14.675 ; 14.675 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 15.990 ; 15.990 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 19.507 ; 19.507 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 16.376 ; 16.376 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 16.280 ; 16.280 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 18.428 ; 18.428 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.058 ; 17.058 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 18.433 ; 18.433 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 17.519 ; 17.519 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 16.821 ; 16.821 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 16.574 ; 16.574 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 16.850 ; 16.850 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 15.693 ; 15.693 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 16.111 ; 16.111 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 19.507 ; 19.507 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 17.860 ; 17.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 18.198 ; 18.198 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 18.222 ; 18.222 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.706 ; 16.706 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 17.817 ; 17.817 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 17.599 ; 17.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 17.823 ; 17.823 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 17.836 ; 17.836 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 18.203 ; 18.203 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 17.706 ; 17.706 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 17.809 ; 17.809 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 17.944 ; 17.944 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 17.979 ; 17.979 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 16.951 ; 16.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 18.039 ; 18.039 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 16.091 ; 16.091 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 16.200 ; 16.200 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.193 ; 17.193 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 17.238 ; 17.238 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 32.333 ; 32.333 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 26.800 ; 26.800 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 26.441 ; 26.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 26.932 ; 26.932 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 26.694 ; 26.694 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 27.337 ; 27.337 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 27.601 ; 27.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 27.147 ; 27.147 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 27.037 ; 27.037 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 25.892 ; 25.892 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 24.809 ; 24.809 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 26.406 ; 26.406 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 26.798 ; 26.798 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.910 ; 25.910 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 29.668 ; 29.668 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 30.567 ; 30.567 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 28.483 ; 28.483 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 27.689 ; 27.689 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 26.983 ; 26.983 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 30.146 ; 30.146 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 31.160 ; 31.160 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 28.789 ; 28.789 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 30.910 ; 30.910 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 30.275 ; 30.275 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 31.358 ; 31.358 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 31.859 ; 31.859 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 31.502 ; 31.502 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 32.333 ; 32.333 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 31.249 ; 31.249 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 31.991 ; 31.991 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 32.095 ; 32.095 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 31.666 ; 31.666 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 31.797 ; 31.797 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 13.438 ; 13.438 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 10.668 ; 10.668 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.036 ; 11.036 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 9.931  ; 9.931  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 11.205 ; 11.205 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 9.821  ; 9.821  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.858  ; 9.858  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.732 ; 10.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 11.953 ; 11.953 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.979 ; 11.979 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 12.394 ; 12.394 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 11.811 ; 11.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 11.935 ; 11.935 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 12.059 ; 12.059 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.999 ; 10.999 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.049 ; 11.049 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.209 ; 11.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.780 ; 10.780 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.929 ; 11.929 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 10.571 ; 10.571 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 13.438 ; 13.438 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.299 ; 11.299 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.390 ; 10.390 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.928 ; 10.928 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 11.114 ; 11.114 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.135 ; 13.135 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.087 ; 11.087 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.043 ; 11.043 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 12.586 ; 12.586 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 11.118 ; 11.118 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.444 ; 11.444 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.596 ; 11.596 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 9.976  ; 9.976  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 13.044 ; 13.044 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 12.987 ; 12.987 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 11.384 ; 11.384 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.301 ; 11.301 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 12.929 ; 12.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 10.121 ; 10.121 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.449 ; 11.449 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 13.135 ; 13.135 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.745 ; 10.745 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 12.591 ; 12.591 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.947 ; 12.947 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.667 ; 10.667 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.065 ; 11.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.590 ; 11.590 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.017 ; 10.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 12.449 ; 12.449 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 13.636 ; 13.636 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 15.035 ; 15.035 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 15.035 ; 15.035 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 14.223 ; 14.223 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.811 ; 14.811 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.811 ; 14.811 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.680 ; 13.680 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 15.577 ; 15.577 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 18.348 ; 18.348 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 15.853 ; 15.853 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 18.348 ; 18.348 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 21.159 ; 21.159 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 21.199 ; 21.199 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 7.352  ; 7.352  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 8.085  ; 8.085  ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 8.278  ; 8.278  ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 7.801  ; 7.801  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 8.247  ; 8.247  ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 11.141 ; 11.141 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 10.838 ; 10.838 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 11.814 ; 11.814 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 12.794 ; 12.794 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.388 ; 12.388 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.106 ; 12.106 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 10.152 ; 10.152 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.149 ; 10.149 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 7.311  ; 7.311  ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 9.956  ; 9.956  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 10.864 ; 10.864 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 14.447 ; 14.447 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 13.444 ; 13.444 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 13.869 ; 13.869 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 12.068 ; 12.068 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 12.533 ; 12.533 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 12.347 ; 12.347 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 10.284 ; 10.284 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 10.235 ; 10.235 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 14.407 ; 14.407 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 12.583 ; 12.583 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 10.698 ; 10.698 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 14.447 ; 14.447 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 12.603 ; 12.603 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 12.360 ; 12.360 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 12.551 ; 12.551 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 11.494 ; 11.494 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 11.852 ; 11.852 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 12.801 ; 12.801 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 31.528 ; 31.528 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 27.638 ; 27.638 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 29.605 ; 29.605 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 28.084 ; 28.084 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 29.284 ; 29.284 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 28.807 ; 28.807 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 30.943 ; 30.943 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 29.201 ; 29.201 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 28.556 ; 28.556 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 30.738 ; 30.738 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 31.528 ; 31.528 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 29.475 ; 29.475 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 29.070 ; 29.070 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 30.728 ; 30.728 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 31.468 ; 31.468 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 30.933 ; 30.933 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 29.174 ; 29.174 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 29.274 ; 29.274 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 29.073 ; 29.073 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 29.228 ; 29.228 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 29.284 ; 29.284 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 29.063 ; 29.063 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 21.458 ; 21.458 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 21.458 ; 21.458 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 30.899 ; 30.899 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 30.230 ; 30.230 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 30.200 ; 30.200 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 28.729 ; 28.729 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 28.838 ; 28.838 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 29.334 ; 29.334 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 30.011 ; 30.011 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 27.749 ; 27.749 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 28.453 ; 28.453 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 30.246 ; 30.246 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 29.173 ; 29.173 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 28.200 ; 28.200 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 28.406 ; 28.406 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 29.837 ; 29.837 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 30.283 ; 30.283 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 29.286 ; 29.286 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 27.675 ; 27.675 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 28.077 ; 28.077 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 30.899 ; 30.899 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 27.726 ; 27.726 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 28.386 ; 28.386 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 28.168 ; 28.168 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 28.986 ; 28.986 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 29.902 ; 29.902 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 28.114 ; 28.114 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 30.058 ; 30.058 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 27.088 ; 27.088 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 30.415 ; 30.415 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 29.282 ; 29.282 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 28.486 ; 28.486 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 27.668 ; 27.668 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 29.838 ; 29.838 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 29.607 ; 29.607 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 28.366 ; 28.366 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.094 ; 17.094 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 10.641 ; 10.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.136 ; 12.136 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 13.126 ; 13.126 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.662 ; 13.662 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 13.009 ; 13.009 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.882 ; 13.882 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 14.208 ; 14.208 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 13.982 ; 13.982 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 13.216 ; 13.216 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 12.956 ; 12.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 14.640 ; 14.640 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.050 ; 14.050 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.581 ; 15.581 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 13.984 ; 13.984 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.311 ; 14.311 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 16.230 ; 16.230 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 15.910 ; 15.910 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 17.091 ; 17.091 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 15.005 ; 15.005 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 15.145 ; 15.145 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 17.094 ; 17.094 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 15.404 ; 15.404 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 14.975 ; 14.975 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.691 ; 14.691 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 15.450 ; 15.450 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 15.130 ; 15.130 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.468 ; 14.468 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.728 ; 15.728 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.938 ; 15.938 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 12.571 ; 12.571 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 12.350 ; 12.350 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 12.571 ; 12.571 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 11.554 ; 11.554 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 22.532 ; 22.532 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 19.988 ; 19.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 18.841 ; 18.841 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 21.857 ; 21.857 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 21.056 ; 21.056 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 21.697 ; 21.697 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 19.600 ; 19.600 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 22.294 ; 22.294 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 22.341 ; 22.341 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 21.290 ; 21.290 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.400 ; 19.400 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 21.908 ; 21.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 17.930 ; 17.930 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 19.195 ; 19.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 19.268 ; 19.268 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 20.683 ; 20.683 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 22.091 ; 22.091 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.589 ; 19.589 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 21.349 ; 21.349 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 22.039 ; 22.039 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 21.498 ; 21.498 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 22.440 ; 22.440 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 19.477 ; 19.477 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 21.247 ; 21.247 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 22.532 ; 22.532 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 21.427 ; 21.427 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 20.933 ; 20.933 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.634 ; 20.634 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 19.132 ; 19.132 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 19.882 ; 19.882 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 21.284 ; 21.284 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 21.432 ; 21.432 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.928 ; 18.928 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.523 ; 12.523 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 12.973 ; 12.973 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.659  ; 9.659  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.537 ; 10.537 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.173 ; 12.173 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.061 ; 12.061 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 12.312 ; 12.312 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.477 ; 11.477 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 13.184 ; 13.184 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.405 ; 11.405 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 11.675 ; 11.675 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 12.485 ; 12.485 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 9.961  ; 9.961  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 9.967  ; 9.967  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.196 ; 11.196 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 10.130 ; 10.130 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 11.577 ; 11.577 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 10.228 ; 10.228 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.844 ; 11.844 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 11.576 ; 11.576 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 12.035 ; 12.035 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.907 ; 11.907 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.928 ; 11.928 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 10.936 ; 10.936 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 10.658 ; 10.658 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.606 ; 13.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 11.445 ; 11.445 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.700 ; 10.700 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 12.367 ; 12.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.062 ; 10.062 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 11.697 ; 11.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.886 ; 12.886 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 11.418 ; 11.418 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 10.487 ; 10.487 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 10.841 ; 10.841 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 10.965 ; 10.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 10.648 ; 10.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.354 ; 13.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.666 ; 13.666 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 11.435 ; 11.435 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 12.195 ; 12.195 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.660 ; 10.660 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.425 ; 12.425 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 12.357 ; 12.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.052 ; 10.052 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.473 ; 11.473 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.965 ; 11.965 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 12.954 ; 12.954 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 11.737 ; 11.737 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 11.517 ; 11.517 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 11.463 ; 11.463 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 12.179 ; 12.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 12.526 ; 12.526 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.182 ; 11.182 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.002 ; 13.002 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 11.858 ; 11.858 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 10.871 ; 10.871 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.534 ; 12.534 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 14.128 ; 14.128 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.728 ; 12.728 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.741 ; 12.741 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.223 ; 12.223 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 14.946 ; 14.946 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 13.571 ; 13.571 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.486 ; 12.486 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.305 ; 15.305 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 12.700 ; 12.700 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.175 ; 12.175 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 12.941 ; 12.941 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 13.587 ; 13.587 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 13.061 ; 13.061 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.091 ; 13.091 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 12.651 ; 12.651 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.741 ; 12.741 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.614 ; 13.614 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 12.248 ; 12.248 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 12.944 ; 12.944 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.426 ; 13.426 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.775 ; 12.775 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 12.650 ; 12.650 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 13.775 ; 13.775 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 12.405 ; 12.405 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.608 ; 13.608 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.835 ; 11.835 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 14.086 ; 14.086 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 15.265 ; 15.265 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 15.874 ; 15.874 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 15.874 ; 15.874 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 13.755 ; 13.755 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 38.010 ; 38.010 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 26.081 ; 26.081 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 21.179 ; 21.179 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                   ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.277 ; 5.277 ; Rise       ; Clk             ;
;  ALU_Control_EX[3]             ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.547 ; 4.547 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.599 ; 4.599 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.187 ; 5.187 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.343 ; 5.343 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 4.728 ; 4.728 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 4.698 ; 4.698 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.165 ; 5.165 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.590 ; 4.590 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 5.324 ; 5.324 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.358 ; 5.358 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.244 ; 5.244 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 5.255 ; 5.255 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.294 ; 5.294 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.370 ; 5.370 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.003 ; 5.003 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.218 ; 5.218 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 4.950 ; 4.950 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.200 ; 5.200 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.743 ; 5.743 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.737 ; 5.737 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.788 ; 5.788 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.446 ; 5.446 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.327 ; 5.327 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 6.527 ; 6.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.464 ; 5.464 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.969 ; 5.969 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.432 ; 5.432 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.853 ; 5.853 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.737 ; 5.737 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.413 ; 5.413 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.401 ; 5.401 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 6.093 ; 6.093 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.863 ; 5.863 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 6.021 ; 6.021 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 5.821 ; 5.821 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.561 ; 5.561 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.320 ; 4.320 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.622 ; 4.622 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.476 ; 4.476 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.320 ; 4.320 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.562 ; 4.562 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.564 ; 4.564 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.973 ; 4.973 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.857 ; 4.857 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.950 ; 4.950 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.759 ; 4.759 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.556 ; 4.556 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.977 ; 4.977 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.603 ; 4.603 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.482 ; 4.482 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.694 ; 4.694 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.832 ; 4.832 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.003 ; 5.003 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 5.222 ; 5.222 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.739 ; 4.739 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.390 ; 4.390 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 5.194 ; 5.194 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.775 ; 4.775 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.701 ; 4.701 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 5.217 ; 5.217 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.326 ; 4.326 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.610 ; 4.610 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.949 ; 4.949 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.226 ; 5.226 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.501 ; 4.501 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.569 ; 4.569 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.584 ; 4.584 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.247 ; 4.247 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.782 ; 4.782 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 5.097 ; 5.097 ; Rise       ; Clk             ;
; Branch_ID                      ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
; Forward_C                      ; Clk        ; 5.048 ; 5.048 ; Rise       ; Clk             ;
; Forward_D                      ; Clk        ; 5.169 ; 5.169 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 5.224 ; 5.224 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.342 ; 5.342 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.586 ; 5.586 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 3.376 ; 3.376 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 3.399 ; 3.399 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 3.662 ; 3.662 ; Rise       ; Clk             ;
;  Instruction_EX[3]             ; Clk        ; 3.777 ; 3.777 ; Rise       ; Clk             ;
;  Instruction_EX[4]             ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 3.714 ; 3.714 ; Rise       ; Clk             ;
;  Instruction_EX[11]            ; Clk        ; 4.663 ; 4.663 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 4.439 ; 4.439 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.999 ; 4.999 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 4.926 ; 4.926 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.281 ; 5.281 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Instruction_EX[23]            ; Clk        ; 4.338 ; 4.338 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.259 ; 4.259 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 3.376 ; 3.376 ; Rise       ; Clk             ;
;  Instruction_EX[28]            ; Clk        ; 4.333 ; 4.333 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
; Instruction_ID[*]              ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  Instruction_ID[0]             ; Clk        ; 5.249 ; 5.249 ; Rise       ; Clk             ;
;  Instruction_ID[1]             ; Clk        ; 5.492 ; 5.492 ; Rise       ; Clk             ;
;  Instruction_ID[2]             ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Instruction_ID[3]             ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  Instruction_ID[4]             ; Clk        ; 5.071 ; 5.071 ; Rise       ; Clk             ;
;  Instruction_ID[5]             ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Instruction_ID[11]            ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Instruction_ID[12]            ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  Instruction_ID[13]            ; Clk        ; 5.751 ; 5.751 ; Rise       ; Clk             ;
;  Instruction_ID[14]            ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  Instruction_ID[16]            ; Clk        ; 4.541 ; 4.541 ; Rise       ; Clk             ;
;  Instruction_ID[17]            ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  Instruction_ID[18]            ; Clk        ; 5.791 ; 5.791 ; Rise       ; Clk             ;
;  Instruction_ID[19]            ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
;  Instruction_ID[21]            ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Instruction_ID[22]            ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Instruction_ID[23]            ; Clk        ; 4.906 ; 4.906 ; Rise       ; Clk             ;
;  Instruction_ID[26]            ; Clk        ; 4.882 ; 4.882 ; Rise       ; Clk             ;
;  Instruction_ID[27]            ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  Instruction_ID[28]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_ID[31]            ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.073 ; 5.073 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Instruction_IF[3]             ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
;  Instruction_IF[4]             ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.790 ; 5.790 ; Rise       ; Clk             ;
;  Instruction_IF[11]            ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.899 ; 5.899 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.429 ; 5.429 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 5.206 ; 5.206 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.705 ; 5.705 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.839 ; 5.839 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.780 ; 5.780 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 4.984 ; 4.984 ; Rise       ; Clk             ;
;  Instruction_IF[23]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  Instruction_IF[28]            ; Clk        ; 4.918 ; 4.918 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 5.001 ; 5.001 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.769 ; 5.769 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.769 ; 5.769 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                 ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                 ; Clk        ; 5.186 ; 5.186 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.479 ; 5.479 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.420 ; 5.420 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.526 ; 5.526 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 4.938 ; 4.938 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.874 ; 5.874 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 5.446 ; 5.446 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.670 ; 5.670 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.558 ; 5.558 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.189 ; 5.189 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 6.029 ; 6.029 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.884 ; 5.884 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.939 ; 5.939 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 6.057 ; 6.057 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.424 ; 5.424 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
; PCSrc_ID                       ; Clk        ; 5.815 ; 5.815 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]               ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]               ; Clk        ; 4.654 ; 4.654 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 4.842 ; 4.842 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.010 ; 5.010 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.130 ; 5.130 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 4.869 ; 4.869 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 4.857 ; 4.857 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 4.837 ; 4.837 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 4.696 ; 4.696 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.400 ; 5.400 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 5.442 ; 5.442 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.172 ; 5.172 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.728 ; 5.728 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 4.983 ; 4.983 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.065 ; 5.065 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.773 ; 4.773 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 4.714 ; 4.714 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.734 ; 4.734 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.561 ; 4.561 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.535 ; 4.535 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]           ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]          ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]          ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]          ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.503 ; 4.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.415 ; 5.415 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.539 ; 5.539 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.011 ; 6.011 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.331 ; 5.331 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.806 ; 5.806 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 6.087 ; 6.087 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 5.020 ; 5.020 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.708 ; 5.708 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 4.503 ; 4.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.937 ; 5.937 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.055 ; 5.055 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.650 ; 5.650 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.476 ; 5.476 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 6.169 ; 6.169 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.003 ; 6.003 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.859 ; 5.859 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.431 ; 5.431 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 4.967 ; 4.967 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.645 ; 4.645 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.800 ; 5.800 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.118 ; 5.118 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.176 ; 4.176 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.077 ; 5.077 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.948 ; 4.948 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 5.231 ; 5.231 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.176 ; 4.176 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.970 ; 4.970 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.757 ; 4.757 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.758 ; 4.758 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.783 ; 4.783 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 5.386 ; 5.386 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.744 ; 4.744 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.282 ; 5.282 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.859 ; 4.859 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 5.047 ; 5.047 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.349 ; 4.349 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.582 ; 4.582 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.405 ; 4.405 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.779 ; 4.779 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.488 ; 4.488 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 5.238 ; 5.238 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 4.308 ; 4.308 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 5.034 ; 5.034 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.818 ; 4.818 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.678 ; 4.678 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 4.662 ; 4.662 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.588 ; 5.588 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.790 ; 4.790 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.367 ; 4.367 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 5.098 ; 5.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.962 ; 4.962 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.304 ; 5.304 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.835 ; 4.835 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.407 ; 5.407 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.060 ; 5.060 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 4.652 ; 4.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.601 ; 4.601 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.088 ; 5.088 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.012 ; 5.012 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.357 ; 4.357 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.750 ; 4.750 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.915 ; 4.915 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.962 ; 4.962 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.887 ; 4.887 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.627 ; 4.627 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.625 ; 5.625 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 4.937 ; 4.937 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.467 ; 5.467 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.407 ; 4.407 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.407 ; 4.407 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.694 ; 4.694 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.882 ; 4.882 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.783 ; 4.783 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.829 ; 4.829 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.139 ; 5.139 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.870 ; 4.870 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.989 ; 4.989 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.319 ; 5.319 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.810 ; 4.810 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.495 ; 4.495 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.478 ; 4.478 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.567 ; 4.567 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.563 ; 5.563 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 5.333 ; 5.333 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.843 ; 4.843 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.678 ; 5.678 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 4.843 ; 4.843 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.054 ; 5.054 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.912 ; 5.912 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.483 ; 5.483 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1429162  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1429162  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 478   ; 478   ;
; Unconstrained Output Port Paths ; 17132 ; 17132 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Sep 10 17:20:08 2014
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'Mips.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 19.025
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.025         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 34.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    34.179         0.000 Clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Wed Sep 10 17:20:11 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


