# Netlist Viewer TCL File
set_family -name SmartFusion2
top_module -name Top_SEND
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/Rx_async.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/fifo_256x8.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/Clock_gen.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/Tx_async.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/coreuart_pkg.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/CoreUART.vhd}
addfile -view RTL -lib COREUART_LIB -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0_0/rtl/vhdl/core/components.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/COREUART_C0/COREUART_C0.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/hdl/DFF_Debouncing_Button.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/hdl/clock_enable_debouncing_button.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/hdl/Debouncing_Button_VHDL.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/hdl/GPIO_Demo.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/Actel/SgCore/OSC/2.0.101/osc_comps.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/OSC_C0/OSC_C0_0/OSC_C0_OSC_C0_0_OSC.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/OSC_C0/OSC_C0.vhd}
addfile -view RTL -lib work -type VHDL -mode vhdl_2008 -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/component/work/Top_SEND/Top_SEND.vhd}
addfile -view HIER -lib work -type VLOG -mode system_verilog -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/synthesis/Top_SEND.vm}
addfile -view FLAT -lib work -type AFL -mode NONE -name {D:/ESPE/TESIS/SW_LIBERO/PROGRAMAS/Prueba06_UART/designer/Top_SEND/COMPILE/Top_SEND.afl}