# DDR4 SDRAM - Understanding the Basics
## Introduction   
DDR4 SDRAM是我们在ASIC和FPGA项目中经常会用到的器件。 在本文中，我们将探讨如下与DDR4 SDRAM相关的基础知识。  
- DDR4 SDRAM的内部结构   
- 进行基本操作时（如 READ & WRITE），DDR4 SDRAM内部是如何工作的。  
- SDRAM作为子系统如何应用于更高级的系统中。比如，ASIC/FPGA怎样才能与DDR4 SDRAM存储器通信。  
## Physical Structure   
在开始了解DDR4 SDRAM之前，我们最好认识一些关键的IO接口，并搞清楚它们的具体功能。之后我们会以此为起点，一直介绍到基本的存储单元如何组成一个dram存储器。  
### Top Level   
如您所料，DRAM 具有时钟、复位、片选、地址和数据等IO接口。下表提供了有关每一种IO接口的更多详细信息。需要注意的是，这不是一个完整的 IO 列表，这里只列出了基本的 IO。我们需要花一点时间仔细阅读每个 IO 的作用，尤其是双功能地址输入。   
![*Figure 1: Top Level*](.\pic\1\ddr4-basics-top-level.png)     

|Symbol|Type|Function|
| ---- | ---- |--------|
| RESET_n | Input |DRAM只能在此信号为高时才能正常工作|
| CS_n | Input |The memory looks at all the other inputs only if this is LOW.|
| CKE | Input |时钟使能。 此信号为高时，激活内部时钟信号和设备输入缓冲器和输出驱动器。|
| CK_t/CK_c | Input |差分时钟输入。 所有地址和控制信号都在 CK_t 的上升沿和 CK_n 的下降沿交叉处采样。|
| DQ/DQS | Inout |数据总线和数据选通信号。 数据就是通过这一组信号写入和读出。 选通信号本质上是一个数据有效位。|
| RAS_n/A16 CAS_n/A15 WE_n/A14 | Input |这些是双功能输入。 当 ACT_n和 CS_n为低电平时，这些信号被做为行地址位。 当 ACT_n为高电平时，它们被做为命令信号以指示READ、WRITE或其他命令。|
| ACT_n | Input |激活命令输入|
| BG0-1 BA0-1 | Input |Bank Group, Bank Address|
| A0-13 | Input | 输入地址                                                     |

### BankGroup, Bank, Row, Column  
上图显示了DRAM的外观。 如果深入到内部，就可以看到内存的组织结构---内存以bank和bank group的形式组织在一起。
![*Figure 2: BankGroup & Bank*](.\pic\1\ddr4-basics-banks.png)
**Figure 2: BankGroup & Bank**   

要从内存中做读操作，你需要提供一个地址；而如果要进行写入操作，除了地址之外，还需要提供数据。由用户提供的地址通常被称为逻辑地址(logical address）。逻辑地址在送往DRAM之前需要先被转换为物理地址(physical address)。 物理地址通常由如下几个字段组成：  
- Bank Group
- Bank
- Row
- Column

这几个字段可以描述一次读操作或者写操作所访问的memory上的具体位置。

继续向更深一层看下去，我们就要看一看每个bank内部的结构。

- Memory Arrays
- Row Decoder
- Column Decoder
- Sense Amplifiers

![Figure 3: Row & Column Decoding](.\pic\1\ddr4-basics-row-col.png)

**Figure 3: Row & Column Decoding**

一旦确定了具体的Bank Group和Bank，地址中的行部分字段就会激活存储器阵列中的某一行。存储器阵列中的一行被称为一个word line，激活它会将数据从存储器阵列读取到一个称为Sense Amplifiers电路中。然后，用列地址读出之前加载到Sense Amplifiers中一行的某一列的数据，一个列数据称为bit line。

列数据的宽度是有固定标准的，要么4 位、要么8 位或者要么16位宽，DRAM根据此列数据宽度，将dram分为x4、x8或x16三种。另外需要注意的是，DQ数据总线的宽度与列宽相同。因此，为简化起见，你可以说dram根据DQ总线的宽度分为x4、x8或x16三类。

*旁注：x16设备只有2个bank group，而x4和x8有4个bank group，如图2所示 。*    

--------

 打个比方:   

一颗DRAM芯片相当于一座装满文件柜的建筑。

Bank Group：相当于具体文件所在的楼层。

Bank Address：相当于具体文件所在楼层的某一个文件柜。  

Row Address ：相当于文件所在文件的具体某一个抽屉，而将数据读入Sense Amplifiers的过程相当于打开/拉出文件抽屉 。

Col Address：  抽屉中的具体文件编号。

----------

在最低级别，位本质上是一个存储电荷的电容器和一个充当开关的晶体管。

![Figure 4: Bit Level](.\pic\1\ddr4-basics-transistor.png)

**Figure 4: Bit Level**

由于电容器存储的电量会随时间减少，因此除非定期刷新电容器，否则存储的信息最终会消失。 这就是DRAM中的“D”的来源，指的是数据是动态(Dynamic)刷新的，而不像SRAM数据是静态(static)存储的。

## DRAM Sizing & Addressing  

每个DRAM的存储空间是由标准的，这在JEDEC规范中有所规定。 JEDEC是决定DDR存储器设计和路线图的标准委员会。 下图来自DDR4 JEDEC 规范 (JESD79-4B) 的第 2.7 节。

![Figure 5: Addressing](.\pic\1\ddr4-basics-addressing.png)  **Figure 5: Addressing**   

### DRAM Size Calculation

```
/* 4Gb x4 Device */
Number of Row Address bits: A0-A15 = 16 bits
    Total number of row = 2^16 = 64K
Number of Column Address bits: A0-A9 = 10 bits
    Number of columns per row = 1K
Width of each column = 4 bits
Number of Bank Groups = 4
Number of Banks = 4

Total DRAM Capacity = 
    Num.Rows x 
    Num.Columns x Width.of.Column x 
    Num.BankGroups x Num.Banks

Total DRAM Capacity = 
    64K x 1K x 4 x 4 x 4 = 4Gb
    
/* 4Gb x8 Device */
Number of Row Address bits: A0-A154 = 15 bits
    Total number of row = 2^15 = 32K
Number of Column Address bits: A0-A9 = 10 bits
    Number of columns per row = 1K
Width of each column = 8 bits
Number of Bank Groups = 4
Number of Banks = 4

Total DRAM Capacity = 
    Num.Rows x 
    Num.Columns x Width.of.Column x 
    Num.BankGroups x Num.Banks
    
Total DRAM Capacity =
    32K x 1K x 8 x 4 x 4 = 4Gb
```

### DRAM Page Size

在上表中，提到了页大小(page size)。页大小本质上是每行的位数。或者换句话说，它是当一行被激活时加载到Sense Amplifiers中的位数。由于列地址为10位宽，因此每行中有数据线位宽为1Kb。因此，对于x4设备，位数为1K x 4 = 4K 位（或512B）。同样，对于x8设备，它是1KB，对于x16，它是每页2KB。 

### Rank (Depth Cascading)  

在处理DRAM时，你会遇到诸如单rank、双rank或四个rank之类的术语。 Rank是最高的逻辑单位，通常用于增加系统的内存容量。

假设你需要16Gb的内存。基于市场上不同的dram种类产品以及不同种类的dram的价格，你可以灵活选择，比如：

你可以选择一个16Gb内存芯片，在这种情况下，您将其称为单rank系统，因为您只需要1个芯片选择信号 (CS_n) 来读取内存的所有内容 。

或者你可以选择将2个单独的8Gb分立器件焊接在PCB上(比如2x8Gb的dram碰巧比1x16Gb的dram便宜)。在这种情况下，2个dram将连接到同一组地址和数据总线，但您将需要2个片选信号来分别寻址每个设备。由于您需要两个片选信号，因此这种设置称为双rank(Dual-Rank)。

*旁注：你可能会遇到的另一种 DRAM品种是“双芯片封装(DDP)"。 在这种情况下，您将在板上焊接一个DRAM芯片，但在封装内部，它将有2个芯片的堆栈。 每个芯片将再次共享地址和数据线，但将具有单独的芯片选择，使其成为双rank设备。*

![*Figure 6: Rank*](.\pic\1\ddr4-basics-rank.png)

**Figure 6: Rank**

### Width Cascading   
另一个例子：假设你需要一个8Gb的内存，而你的芯片的接口是x8。然后，您可以选择一个8Gbx8设备或两个4Gbx4设备，并在PCB上以“宽度级联”方式将它们连接起来。通过宽度级联，两个DRAM都连接到相同的片选、地址和命令总线，但使用数据总线的不同部分（DQ和DQS）。在下图中，第一个x4DRAM连接到DQ[3:0]，第二个连接到DQ[7:4]。

![*Figure 7: DRAMs Width Cascading*](.\pic\1\ddr4-basics-width-cascade.png)

**Figure 7: DRAMs Width Cascading**

## Accessing Memory  

- 对DDR4 SDRAM的读写操作是以burst方式进行的。 每次读写操作的范围是从读写命令给定的地址位置开始的一组连续地址的数据。这一组数据的长度在ddr4中可以是连续的8个地址数据，也可以是截短模式(chopped mode)的4个连续地址数据。
- 读取和写入操作都是2步的过程。这两个命令都是以ACTIVATE命令开始(ACT_n和CS_n在一个时钟周期内为低电平)，然后是RD或WR命令。
- ACTIVATE命令的地址字段用于选择要激活的Bank Group、Bank和Row(x4/8中的BG0-BG1和x16中的BG0选择bankgroup；BA0-BA1选择bank；A0-A17选择行）。此步骤也称为RAS-行地址选通。
- 读或写命令的地址字段用于选择burst操作的起始列位置。此步骤也称为CAS-列地址选通。
- 每个bank只有一组Sense Amps。在可以执行对同一个bank中不同行的读/写之前，必须使用PRECHARGE命令关闭已经激活的当前打开的行。PRECHARGE相当于关闭柜子中的当前文件抽屉，它会使Sense Amps中的数据写回该行。
- 可以使用RDA命令(自动预充电读取: Read-Auto Precharge)和WRA命令(自动预充电写入: Write-Auto Precharge)，而不是单独发出PRECHARGE命令来关闭当前行。这些命令告诉DRAM在读或写操作完成后自动precharge激活的行。由于列地址仅使用地址位A0-A9，因此在CAS期间使用未使用的地址位A10来标志是否进行Auto-Precharge。 

### Command Truth Table  

我们经常提到一些叫做“命令”的东西——ACTIVATE命令、PRECHARGE命令、READ命令、WRITE命令。但是在本文的第一张图片中，DRAM没有“命令”输入。那么这些命令是如何发出的呢？其实DRAM根据下面的真值表将 ACT_n、RAS_n、CAS_n和WE_n等输入信号解码为命令。    

**Partial Command Truth-Table**

| Function | Shortcode | CS_n | ACT_n | RAS_n/A16 | CAS_n/A15 | WE_n/A4 | A10/AP               |
| -------- | --------- | ---- | ----- | --------- | --------- | ------- | -------------------- |
| Refresh  | REF       | L    | H     | L         | L         | H       | H or L|
| Single Bank Precharge | PRE | L | H | L | H | L | L |
| Bank Activate | ACT | L | L | Row Address | Row Address | Row Address | Row Address |
| Write | WR | L | H | H | L | L | L |
| Write with Auto-Precharge | WRA | L | H | H | L | L | H |
| Read | RD | L | H | H | L | H | L |
| Read with Auto-Precharge | RDA | L | H | H | L | H | H |

上表只是DRAM命令的一个子集。JEDEC规范JESD79-4B的第4.1节规定了整个DDR4命令真值表。 

### Read   

![*Figure 8: READ Operation*](.\pic\1\ddr4-basics-read-timing.png)

**Figure 8: READ Operation**  

图8显示了突发长度为8(BL8)的READ操作的时序图。第一步是ACT命令。此时地址总线上的值表示行地址。在第二步中，发出RDA（自动预充电读取）。此时地址总线上的值为列地址。RDA命令告诉DRAM在读取完成后自动对存储体进行预充电。

### Write  

![*Figure 9: WRITE Operation*](.\pic\1\ddr4-basics-write-timing.png)

**Figure 9: WRITE Operation**

图9显示了WRITE操作的时序图。第一步激活一行。然后发出2个WRITE命令。第一个针对COL，第二个针对COL+8。第二个写入操作在它之前不需要ACT，因为我们打算写入的行已经在Sense Amps中处于活动状态。另请注意，第一个命令是一个普通的WR，因此这会使该行保持活动状态。第二个命令是WRA，它在写入完成后关闭该行。 

*旁注：在这里有些内容没有太多解释。A16、A15和A14不是唯一具有双重功能的地址位。比如自动预充电命令通过A10发出，如果在模式寄存器中启用，则通过A12选择BurstChop4(BC4)或BurstLength8(BL8)模式。*

### DRAM sub-system   

既然我们已经对DRAM进行了足够长的讨论，现在是时候讨论ASIC系统或FPGA系统需要做什么设计，以便与DRAM进行通信。这称为DRAM子系统（DRAM sub-system），它由3个组件组成：

1. DRAM memory本身
2. DDR PHY
3. DDR Controller

![*Figure 10: DRAM Sub-System*](.\pic\1\ddr4-basics-sub-system.png)

**Figure 10: DRAM Sub-System**

上图中有很多细节，所以让我们仔细解释一下：

1. DRAM焊接在板上。PHY和控制器以及用户逻辑通常是同一个FPGA或ASIC的一部分。

2. 用户逻辑和控制器之间的接口可以是用户定义的，不需要是标准的。

3. 当用户逻辑向控制器发出读或写请求时，它会发出一个逻辑地址。

4. 然后控制器将此逻辑地址转换为物理地址并向PHY发出命令。控制器和PHY通过称为DFI接口的标准接口相互通信。

5. 然后PHY执行所有较低级别的信令并驱动到DRAM的物理接口。JEDEC标准JESD79-49B规范中规定了PHY和存储器之间的这种接口。 

## In a Nutshell  

让我们总结一下：

1. DRAM被组织为Bank Group、Bank、Row和Columns。
2. 用户发出的地址称为逻辑地址，它在呈现给内存之前由DRAM控制器转换为物理地址。
3. DDR4 DRAM根据DQ数据总线的宽度分为x4、x8或x16。您可以深度级联或宽度级联DRAM以达到所需的大小。
4. 读取和写入操作是一个2步过程。第1步激活一行，第2步读取或写入内存。
5. DRAM子系统由存储器、PHY层和控制器组成。
