<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_uart.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_uart.v</a>
time_elapsed: 0.012s
ram usage: 9668 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e uart <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_uart.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_uart.v</a>
proc %uart.always.294.0 (i1$ %reset, i1$ %rxclk, i1$ %uld_rx_data, i1$ %rx_enable, i1$ %rx_in) -&gt; (i8$ %rx_reg, i8$ %rx_data, i4$ %rx_sample_cnt, i4$ %rx_cnt, i1$ %rx_frame_err, i1$ %rx_over_run, i1$ %rx_empty, i1$ %rx_d1, i1$ %rx_d2, i1$ %rx_busy) {
0:
    br %init
init:
    %rxclk1 = prb i1$ %rxclk
    %reset1 = prb i1$ %reset
    wait %check, %rxclk, %reset
check:
    %rxclk2 = prb i1$ %rxclk
    %1 = const i1 0
    %2 = eq i1 %rxclk1, %1
    %3 = neq i1 %rxclk2, %1
    %posedge = and i1 %2, %3
    %reset2 = prb i1$ %reset
    %4 = const i1 0
    %5 = eq i1 %reset1, %4
    %6 = neq i1 %reset2, %4
    %posedge1 = and i1 %5, %6
    %event_or = or i1 %posedge, %posedge1
    br %event_or, %init, %event
event:
    %reset3 = prb i1$ %reset
    br %reset3, %if_false, %if_true
if_true:
    %7 = const i32 0
    %8 = exts i8, i32 %7, 0, 8
    %9 = const time 0s 1d
    drv i8$ %rx_reg, %8, %9
    %10 = const i32 0
    %11 = exts i8, i32 %10, 0, 8
    %12 = const time 0s 1d
    drv i8$ %rx_data, %11, %12
    %13 = const i32 0
    %14 = exts i4, i32 %13, 0, 4
    %15 = const time 0s 1d
    drv i4$ %rx_sample_cnt, %14, %15
    %16 = const i32 0
    %17 = exts i4, i32 %16, 0, 4
    %18 = const time 0s 1d
    drv i4$ %rx_cnt, %17, %18
    %19 = const i32 0
    %20 = exts i1, i32 %19, 0, 1
    %21 = const time 0s 1d
    drv i1$ %rx_frame_err, %20, %21
    %22 = const i32 0
    %23 = exts i1, i32 %22, 0, 1
    %24 = const time 0s 1d
    drv i1$ %rx_over_run, %23, %24
    %25 = const i32 1
    %26 = exts i1, i32 %25, 0, 1
    %27 = const time 0s 1d
    drv i1$ %rx_empty, %26, %27
    %28 = const i32 1
    %29 = exts i1, i32 %28, 0, 1
    %30 = const time 0s 1d
    drv i1$ %rx_d1, %29, %30
    %31 = const i32 1
    %32 = exts i1, i32 %31, 0, 1
    %33 = const time 0s 1d
    drv i1$ %rx_d2, %32, %33
    %34 = const i32 0
    %35 = exts i1, i32 %34, 0, 1
    %36 = const time 0s 1d
    drv i1$ %rx_busy, %35, %36
    br %if_exit
if_false:
    %rx_in1 = prb i1$ %rx_in
    %37 = const time 0s 1d
    drv i1$ %rx_d1, %rx_in1, %37
    %rx_d11 = prb i1$ %rx_d1
    %38 = const time 0s 1d
    drv i1$ %rx_d2, %rx_d11, %38
    %uld_rx_data1 = prb i1$ %uld_rx_data
    br %uld_rx_data1, %if_false1, %if_true1
if_exit:
    br %0
if_true1:
    %rx_reg1 = prb i8$ %rx_reg
    %39 = const time 0s 1d
    drv i8$ %rx_data, %rx_reg1, %39
    %40 = const i32 1
    %41 = exts i1, i32 %40, 0, 1
    %42 = const time 0s 1d
    drv i1$ %rx_empty, %41, %42
    br %if_exit1
if_false1:
    br %if_exit1
if_exit1:
    %rx_enable1 = prb i1$ %rx_enable
    br %rx_enable1, %if_false2, %if_true2
if_true2:
    %rx_busy1 = prb i1$ %rx_busy
    %43 = not i1 %rx_busy1
    %rx_d21 = prb i1$ %rx_d2
    %44 = not i1 %rx_d21
    %45 = and i1 %43, %44
    br %45, %if_false3, %if_true3
if_false2:
    br %if_exit2
if_exit2:
    %rx_enable2 = prb i1$ %rx_enable
    %46 = not i1 %rx_enable2
    br %46, %if_false4, %if_true4
if_true3:
    %47 = const i32 1
    %48 = exts i1, i32 %47, 0, 1
    %49 = const time 0s 1d
    drv i1$ %rx_busy, %48, %49
    %50 = const i32 1
    %51 = exts i4, i32 %50, 0, 4
    %52 = const time 0s 1d
    drv i4$ %rx_sample_cnt, %51, %52
    %53 = const i32 0
    %54 = exts i4, i32 %53, 0, 4
    %55 = const time 0s 1d
    drv i4$ %rx_cnt, %54, %55
    br %if_exit3
if_false3:
    br %if_exit3
if_exit3:
    %rx_busy2 = prb i1$ %rx_busy
    br %rx_busy2, %if_false5, %if_true5
if_true5:
    %56 = const i32 0
    %rx_sample_cnt1 = prb i4$ %rx_sample_cnt
    %57 = inss i32 %56, i4 %rx_sample_cnt1, 0, 4
    %58 = const i32 1
    %59 = add i32 %57, %58
    %60 = exts i4, i32 %59, 0, 4
    %61 = const time 0s 1d
    drv i4$ %rx_sample_cnt, %60, %61
    %62 = const i32 0
    %rx_sample_cnt2 = prb i4$ %rx_sample_cnt
    %63 = inss i32 %62, i4 %rx_sample_cnt2, 0, 4
    %64 = const i32 7
    %65 = eq i32 %63, %64
    br %65, %if_false6, %if_true6
if_false5:
    br %if_exit4
if_exit4:
    br %if_exit2
if_true6:
    %66 = const i32 0
    %rx_d22 = prb i1$ %rx_d2
    %67 = inss i32 %66, i1 %rx_d22, 0, 1
    %68 = const i32 1
    %69 = eq i32 %67, %68
    %70 = const i32 0
    %rx_cnt1 = prb i4$ %rx_cnt
    %71 = inss i32 %70, i4 %rx_cnt1, 0, 4
    %72 = const i32 0
    %73 = eq i32 %71, %72
    %74 = and i1 %69, %73
    br %74, %if_false7, %if_true7
if_false6:
    br %if_exit5
if_exit5:
    br %if_exit4
if_true7:
    %75 = const i32 0
    %76 = exts i1, i32 %75, 0, 1
    %77 = const time 0s 1d
    drv i1$ %rx_busy, %76, %77
    br %if_exit6
if_false7:
    %78 = const i32 0
    %rx_cnt2 = prb i4$ %rx_cnt
    %79 = inss i32 %78, i4 %rx_cnt2, 0, 4
    %80 = const i32 1
    %81 = add i32 %79, %80
    %82 = exts i4, i32 %81, 0, 4
    %83 = const time 0s 1d
    drv i4$ %rx_cnt, %82, %83
    %84 = const i32 0
    %rx_cnt3 = prb i4$ %rx_cnt
    %85 = inss i32 %84, i4 %rx_cnt3, 0, 4
    %86 = const i32 0
    %87 = ugt i32 %85, %86
    %88 = const i32 0
    %rx_cnt4 = prb i4$ %rx_cnt
    %89 = inss i32 %88, i4 %rx_cnt4, 0, 4
    %90 = const i32 9
    %91 = ult i32 %89, %90
    %92 = and i1 %87, %91
    br %92, %if_false8, %if_true8
if_exit6:
    br %if_exit5
if_true8:
    %93 = const i32 0
    %rx_cnt5 = prb i4$ %rx_cnt
    %94 = inss i32 %93, i4 %rx_cnt5, 0, 4
    %95 = const i32 1
    %96 = sub i32 %94, %95
    %97 = const i8 0
    %98 = sig i8 %97
    %99 = shr i8$ %rx_reg, i8$ %98, i32 %96
    %100 = exts i1$, i8$ %99, 0, 1
    %rx_d23 = prb i1$ %rx_d2
    %101 = const time 0s 1d
    drv i1$ %100, %rx_d23, %101
    br %if_exit7
if_false8:
    br %if_exit7
if_exit7:
    %102 = const i32 0
    %rx_cnt6 = prb i4$ %rx_cnt
    %103 = inss i32 %102, i4 %rx_cnt6, 0, 4
    %104 = const i32 9
    %105 = eq i32 %103, %104
    br %105, %if_false9, %if_true9
if_true9:
    %106 = const i32 0
    %107 = exts i1, i32 %106, 0, 1
    %108 = const time 0s 1d
    drv i1$ %rx_busy, %107, %108
    %109 = const i32 0
    %rx_d24 = prb i1$ %rx_d2
    %110 = inss i32 %109, i1 %rx_d24, 0, 1
    %111 = const i32 0
    %112 = eq i32 %110, %111
    br %112, %if_false10, %if_true10
if_false9:
    br %if_exit8
if_exit8:
    br %if_exit6
if_true10:
    %113 = const i32 1
    %114 = exts i1, i32 %113, 0, 1
    %115 = const time 0s 1d
    drv i1$ %rx_frame_err, %114, %115
    br %if_exit9
if_false10:
    %116 = const i32 0
    %117 = exts i1, i32 %116, 0, 1
    %118 = const time 0s 1d
    drv i1$ %rx_empty, %117, %118
    %119 = const i32 0
    %120 = exts i1, i32 %119, 0, 1
    %121 = const time 0s 1d
    drv i1$ %rx_frame_err, %120, %121
    %rx_empty1 = prb i1$ %rx_empty
    %122 = const i32 0
    %123 = const i32 1
    %124 = [i32 %123, %122]
    %125 = mux [2 x i32] %124, i1 %rx_empty1
    %126 = exts i1, i32 %125, 0, 1
    %127 = const time 0s 1d
    drv i1$ %rx_over_run, %126, %127
    br %if_exit9
if_exit9:
    br %if_exit8
if_true4:
    %128 = const i32 0
    %129 = exts i1, i32 %128, 0, 1
    %130 = const time 0s 1d
    drv i1$ %rx_busy, %129, %130
    br %if_exit10
if_false4:
    br %if_exit10
if_exit10:
    br %if_exit
}

proc %uart.always.295.0 (i1$ %reset, i1$ %txclk, i1$ %ld_tx_data, i8$ %tx_data, i1$ %tx_enable) -&gt; (i8$ %tx_reg, i1$ %tx_empty, i1$ %tx_over_run, i4$ %tx_cnt, i1$ %tx_out) {
0:
    br %init
init:
    %txclk1 = prb i1$ %txclk
    %reset1 = prb i1$ %reset
    wait %check, %txclk, %reset
check:
    %txclk2 = prb i1$ %txclk
    %1 = const i1 0
    %2 = eq i1 %txclk1, %1
    %3 = neq i1 %txclk2, %1
    %posedge = and i1 %2, %3
    %reset2 = prb i1$ %reset
    %4 = const i1 0
    %5 = eq i1 %reset1, %4
    %6 = neq i1 %reset2, %4
    %posedge1 = and i1 %5, %6
    %event_or = or i1 %posedge, %posedge1
    br %event_or, %init, %event
event:
    %reset3 = prb i1$ %reset
    br %reset3, %if_false, %if_true
if_true:
    %7 = const i32 0
    %8 = exts i8, i32 %7, 0, 8
    %9 = const time 0s 1d
    drv i8$ %tx_reg, %8, %9
    %10 = const i32 1
    %11 = exts i1, i32 %10, 0, 1
    %12 = const time 0s 1d
    drv i1$ %tx_empty, %11, %12
    %13 = const i32 0
    %14 = exts i1, i32 %13, 0, 1
    %15 = const time 0s 1d
    drv i1$ %tx_over_run, %14, %15
    %16 = const i32 1
    %17 = exts i1, i32 %16, 0, 1
    %18 = const time 0s 1d
    drv i1$ %tx_out, %17, %18
    %19 = const i32 0
    %20 = exts i4, i32 %19, 0, 4
    %21 = const time 0s 1d
    drv i4$ %tx_cnt, %20, %21
    br %if_exit
if_false:
    %ld_tx_data1 = prb i1$ %ld_tx_data
    br %ld_tx_data1, %if_false1, %if_true1
if_exit:
    br %0
if_true1:
    %tx_empty1 = prb i1$ %tx_empty
    %22 = not i1 %tx_empty1
    br %22, %if_false2, %if_true2
if_false1:
    br %if_exit1
if_exit1:
    %tx_enable1 = prb i1$ %tx_enable
    %tx_empty2 = prb i1$ %tx_empty
    %23 = not i1 %tx_empty2
    %24 = and i1 %tx_enable1, %23
    br %24, %if_false3, %if_true3
if_true2:
    %25 = const i32 0
    %26 = exts i1, i32 %25, 0, 1
    %27 = const time 0s 1d
    drv i1$ %tx_over_run, %26, %27
    br %if_exit2
if_false2:
    %tx_data1 = prb i8$ %tx_data
    %28 = const time 0s 1d
    drv i8$ %tx_reg, %tx_data1, %28
    %29 = const i32 0
    %30 = exts i1, i32 %29, 0, 1
    %31 = const time 0s 1d
    drv i1$ %tx_empty, %30, %31
    br %if_exit2
if_exit2:
    br %if_exit1
if_true3:
    %32 = const i32 0
    %tx_cnt1 = prb i4$ %tx_cnt
    %33 = inss i32 %32, i4 %tx_cnt1, 0, 4
    %34 = const i32 1
    %35 = add i32 %33, %34
    %36 = exts i4, i32 %35, 0, 4
    %37 = const time 0s 1d
    drv i4$ %tx_cnt, %36, %37
    %38 = const i32 0
    %tx_cnt2 = prb i4$ %tx_cnt
    %39 = inss i32 %38, i4 %tx_cnt2, 0, 4
    %40 = const i32 0
    %41 = eq i32 %39, %40
    br %41, %if_false4, %if_true4
if_false3:
    br %if_exit3
if_exit3:
    %tx_enable2 = prb i1$ %tx_enable
    %42 = not i1 %tx_enable2
    br %42, %if_false5, %if_true5
if_true4:
    %43 = const i32 0
    %44 = exts i1, i32 %43, 0, 1
    %45 = const time 0s 1d
    drv i1$ %tx_out, %44, %45
    br %if_exit4
if_false4:
    br %if_exit4
if_exit4:
    %46 = const i32 0
    %tx_cnt3 = prb i4$ %tx_cnt
    %47 = inss i32 %46, i4 %tx_cnt3, 0, 4
    %48 = const i32 0
    %49 = ugt i32 %47, %48
    %50 = const i32 0
    %tx_cnt4 = prb i4$ %tx_cnt
    %51 = inss i32 %50, i4 %tx_cnt4, 0, 4
    %52 = const i32 9
    %53 = ult i32 %51, %52
    %54 = and i1 %49, %53
    br %54, %if_false6, %if_true6
if_true6:
    %tx_reg1 = prb i8$ %tx_reg
    %55 = const i32 0
    %tx_cnt5 = prb i4$ %tx_cnt
    %56 = inss i32 %55, i4 %tx_cnt5, 0, 4
    %57 = const i32 1
    %58 = sub i32 %56, %57
    %59 = const i8 0
    %60 = shr i8 %tx_reg1, i8 %59, i32 %58
    %61 = exts i1, i8 %60, 0, 1
    %62 = const time 0s 1d
    drv i1$ %tx_out, %61, %62
    br %if_exit5
if_false6:
    br %if_exit5
if_exit5:
    %63 = const i32 0
    %tx_cnt6 = prb i4$ %tx_cnt
    %64 = inss i32 %63, i4 %tx_cnt6, 0, 4
    %65 = const i32 9
    %66 = eq i32 %64, %65
    br %66, %if_false7, %if_true7
if_true7:
    %67 = const i32 1
    %68 = exts i1, i32 %67, 0, 1
    %69 = const time 0s 1d
    drv i1$ %tx_out, %68, %69
    %70 = const i32 0
    %71 = exts i4, i32 %70, 0, 4
    %72 = const time 0s 1d
    drv i4$ %tx_cnt, %71, %72
    %73 = const i32 1
    %74 = exts i1, i32 %73, 0, 1
    %75 = const time 0s 1d
    drv i1$ %tx_empty, %74, %75
    br %if_exit6
if_false7:
    br %if_exit6
if_exit6:
    br %if_exit3
if_true5:
    %76 = const i32 0
    %77 = exts i4, i32 %76, 0, 4
    %78 = const time 0s 1d
    drv i4$ %tx_cnt, %77, %78
    br %if_exit7
if_false5:
    br %if_exit7
if_exit7:
    br %if_exit
}

entity @uart (i1$ %reset, i1$ %txclk, i1$ %ld_tx_data, i8$ %tx_data, i1$ %tx_enable, i1$ %rxclk, i1$ %uld_rx_data, i1$ %rx_enable, i1$ %rx_in) -&gt; (i1$ %tx_out, i1$ %tx_empty, i8$ %rx_data, i1$ %rx_empty) {
    %0 = const i8 0
    %tx_reg = sig i8 %0
    %1 = const i1 0
    %tx_empty1 = sig i1 %1
    %2 = const i1 0
    %tx_over_run = sig i1 %2
    %3 = const i4 0
    %tx_cnt = sig i4 %3
    %4 = const i1 0
    %tx_out1 = sig i1 %4
    %5 = const i8 0
    %rx_reg = sig i8 %5
    %6 = const i8 0
    %rx_data1 = sig i8 %6
    %7 = const i4 0
    %rx_sample_cnt = sig i4 %7
    %8 = const i4 0
    %rx_cnt = sig i4 %8
    %9 = const i1 0
    %rx_frame_err = sig i1 %9
    %10 = const i1 0
    %rx_over_run = sig i1 %10
    %11 = const i1 0
    %rx_empty1 = sig i1 %11
    %12 = const i1 0
    %rx_d1 = sig i1 %12
    %13 = const i1 0
    %rx_d2 = sig i1 %13
    %14 = const i1 0
    %rx_busy = sig i1 %14
    inst %uart.always.294.0 (i1$ %reset, i1$ %rxclk, i1$ %uld_rx_data, i1$ %rx_enable, i1$ %rx_in) -&gt; (i8$ %rx_reg, i8$ %rx_data1, i4$ %rx_sample_cnt, i4$ %rx_cnt, i1$ %rx_frame_err, i1$ %rx_over_run, i1$ %rx_empty1, i1$ %rx_d1, i1$ %rx_d2, i1$ %rx_busy)
    inst %uart.always.295.0 (i1$ %reset, i1$ %txclk, i1$ %ld_tx_data, i8$ %tx_data, i1$ %tx_enable) -&gt; (i8$ %tx_reg, i1$ %tx_empty1, i1$ %tx_over_run, i4$ %tx_cnt, i1$ %tx_out1)
    %15 = const i1 0
    %16 = const time 0s
    drv i1$ %tx_out, %15, %16
    %17 = const i1 0
    %18 = const time 0s
    drv i1$ %tx_empty, %17, %18
    %19 = const i8 0
    %20 = const time 0s
    drv i8$ %rx_data, %19, %20
    %21 = const i1 0
    %22 = const time 0s
    drv i1$ %rx_empty, %21, %22
}

</pre>
</body>