Fitter report for ex11
Thu Jun 22 10:52:01 2006
Version 5.1 Build 176 10/26/2005 Service Pack 0.15 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-----------------------+-------------------------------------------------+
; Fitter Status         ; Successful - Thu Jun 22 10:52:01 2006           ;
; Quartus II Version    ; 5.1 Build 176 10/26/2005 SP 0.15 SJ Web Edition ;
; Revision Name         ; ex11                                            ;
; Top-level Entity Name ; ex11                                            ;
; Family                ; Cyclone                                         ;
; Device                ; EP1C12F256C7                                    ;
; Timing Models         ; Final                                           ;
; Total logic elements  ; 910 / 12,060 ( 8 % )                            ;
; Total pins            ; 7 / 185 ( 4 % )                                 ;
; Total virtual pins    ; 0                                               ;
; Total memory bits     ; 4,096 / 239,616 ( 2 % )                         ;
; Total PLLs            ; 0 / 2 ( 0 % )                                   ;
+-----------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                        ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                               ; Setting                        ; Default Value                  ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                               ; EP1C12F256C7                   ;                                ;
; SignalProbe signals routed during normal compilation ; Off                            ; Off                            ;
; Use smart compilation                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                     ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                          ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                             ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                 ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                          ; Off                            ; Off                            ;
; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/FPGA_course/ex11/ex11.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/FPGA_course/ex11/ex11.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 910 / 12,060 ( 8 % )                                                                                                                    ;
;     -- Combinational with no register       ; 531                                                                                                                                     ;
;     -- Register only                        ; 151                                                                                                                                     ;
;     -- Combinational with a register        ; 228                                                                                                                                     ;
;                                             ;                                                                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                                                                         ;
;     -- 4 input functions                    ; 366                                                                                                                                     ;
;     -- 3 input functions                    ; 269                                                                                                                                     ;
;     -- 2 input functions                    ; 118                                                                                                                                     ;
;     -- 1 input functions                    ; 75                                                                                                                                      ;
;     -- 0 input functions                    ; 82                                                                                                                                      ;
;                                             ;                                                                                                                                         ;
; Logic elements by mode                      ;                                                                                                                                         ;
;     -- normal mode                          ; 677                                                                                                                                     ;
;     -- arithmetic mode                      ; 233                                                                                                                                     ;
;     -- qfbk mode                            ; 4                                                                                                                                       ;
;     -- register cascade mode                ; 0                                                                                                                                       ;
;     -- synchronous clear/load mode          ; 188                                                                                                                                     ;
;     -- asynchronous clear/load mode         ; 105                                                                                                                                     ;
;                                             ;                                                                                                                                         ;
; Total LABs                                  ; 110 / 1,206 ( 9 % )                                                                                                                     ;
; Logic elements in carry chains              ; 252                                                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                                       ;
; Virtual pins                                ; 0                                                                                                                                       ;
; I/O pins                                    ; 7 / 185 ( 4 % )                                                                                                                         ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )                                                                                                                           ;
; Global signals                              ; 8                                                                                                                                       ;
; M4Ks                                        ; 2 / 52 ( 4 % )                                                                                                                          ;
; Total memory bits                           ; 4,096 / 239,616 ( 2 % )                                                                                                                 ;
; Total RAM block bits                        ; 9,216 / 239,616 ( 4 % )                                                                                                                 ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                                           ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                                                                                         ;
; Maximum fan-out node                        ; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[0]  ;
; Maximum fan-out                             ; 259                                                                                                                                     ;
; Highest non-global fan-out signal           ; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[13] ;
; Highest non-global fan-out                  ; 42                                                                                                                                      ;
; Total fan-out                               ; 3443                                                                                                                                    ;
; Average fan-out                             ; 3.72                                                                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; 12_288MHz ; B12   ; 2        ; 48           ; 27           ; 1           ; 213                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DOUT      ; F13   ; 3        ; 53           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1   ; T15   ; 4        ; 52           ; 0            ; 1           ; 20                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                     ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; BCKIN  ; F16   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DIN    ; E16   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; LRCIN  ; F15   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; RESETn ; F14   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
; 3        ; 5 / 45 ( 11 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 224        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 261        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 259        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 257        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 255        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 248        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 244        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 241        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 225        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 221        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; 12_288MHz                                 ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 205        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 203        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 201        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 197        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 258        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 254        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 249        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 243        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 234        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 228        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 199        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 198        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 10         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 6          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 250        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 242        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 235        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 227        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 194        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 190        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 189        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 16         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 11         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 253        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 252        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 247        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 239        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 211        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 231        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 210        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 191        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 188        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 187        ; 3        ; DIN                                       ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 18         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 5          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 8          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 185        ; 3        ; DOUT                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 184        ; 3        ; RESETn                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 186        ; 3        ; LRCIN                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 183        ; 3        ; BCKIN                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 181        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 180        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 168        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 169        ; 3        ; #altera_reserved_tdi                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H15      ; 166        ; 3        ; #altera_reserved_tdo                      ; output ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #altera_reserved_tck                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J15      ; 165        ; 3        ; #altera_reserved_tms                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J16      ; 161        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 120        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 100        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 121        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 122        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M13      ; 141        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 142        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 144        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 145        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 107        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 110        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 118        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 119        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 131        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 140        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 135        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 136        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 106        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 111        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 113        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 123        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 128        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 132        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 133        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 87         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 103        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 112        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 126        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 127        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 130        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 134        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 104        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                    ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ex11                                                                  ; 910 (5)     ; 379          ; 4096        ; 7    ; 0            ; 531 (5)      ; 151 (0)           ; 228 (0)          ; 252 (0)         ; 4 (2)      ; |ex11                                                                                                                                                                                  ;
;    |FIR_core:inst|                                                     ; 631 (84)    ; 160          ; 4096        ; 0    ; 0            ; 471 (10)     ; 30 (23)           ; 130 (51)         ; 239 (55)        ; 0 (0)      ; |ex11|FIR_core:inst                                                                                                                                                                    ;
;       |CYCLONE_RAM:Altera_ram|                                         ; 64 (0)      ; 43           ; 2048        ; 0    ; 0            ; 21 (0)       ; 3 (0)             ; 40 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram                                                                                                                                             ;
;          |altsyncram:altsyncram_component|                             ; 64 (0)      ; 43           ; 2048        ; 0    ; 0            ; 21 (0)       ; 3 (0)             ; 40 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component                                                                                                             ;
;             |altsyncram_9n51:auto_generated|                           ; 64 (0)      ; 43           ; 2048        ; 0    ; 0            ; 21 (0)       ; 3 (0)             ; 40 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated                                                                              ;
;                |altsyncram_3ib2:altsyncram1|                           ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1                                                  ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 64 (46)     ; 43           ; 0           ; 0    ; 0            ; 21 (12)      ; 3 (3)             ; 40 (31)          ; 17 (12)         ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 18 (18)     ; 9            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;
;       |CYCLONE_ROM:Altera_rom|                                         ; 66 (0)      ; 43           ; 2048        ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 39 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom                                                                                                                                             ;
;          |altsyncram:altsyncram_component|                             ; 66 (0)      ; 43           ; 2048        ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 39 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component                                                                                                             ;
;             |altsyncram_r621:auto_generated|                           ; 66 (0)      ; 43           ; 2048        ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 39 (0)           ; 17 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated                                                                              ;
;                |altsyncram_otd2:altsyncram1|                           ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1                                                  ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 66 (45)     ; 43           ; 0           ; 0    ; 0            ; 23 (11)      ; 4 (4)             ; 39 (30)          ; 17 (12)         ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 21 (21)     ; 9            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex11|FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;
;       |lpm_mult:mult_rtl_0|                                            ; 417 (0)     ; 0            ; 0           ; 0    ; 0            ; 417 (0)      ; 0 (0)             ; 0 (0)            ; 150 (0)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0                                                                                                                                                ;
;          |multcore:mult_core|                                          ; 417 (6)     ; 0            ; 0           ; 0    ; 0            ; 417 (6)      ; 0 (0)             ; 0 (0)            ; 150 (0)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core                                                                                                                             ;
;             |mpar_add:padder|                                          ; 155 (4)     ; 0            ; 0           ; 0    ; 0            ; 155 (4)      ; 0 (0)             ; 0 (0)            ; 150 (0)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder                                                                                                             ;
;                |lpm_add_sub:adder[0]|                                  ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                        ;
;                   |addcore:adder|                                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                          ;
;                      |a_csnbuffer:result_node|                         ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                  ;
;                |lpm_add_sub:adder[1]|                                  ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                        ;
;                   |addcore:adder|                                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                          ;
;                      |a_csnbuffer:result_node|                         ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                  ;
;                |lpm_add_sub:adder[2]|                                  ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                        ;
;                   |addcore:adder|                                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                          ;
;                      |a_csnbuffer:result_node|                         ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                  ;
;                |lpm_add_sub:adder[3]|                                  ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                        ;
;                   |addcore:adder|                                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                          ;
;                      |a_csnbuffer:result_node|                         ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                  ;
;                |lpm_add_sub:booth_adder_right|                         ; 1 (0)       ; 0            ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right                                                                               ;
;                   |addcore:adder|                                      ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:booth_adder_right|addcore:adder                                                                 ;
;                |mpar_add:sub_par_add|                                  ; 70 (0)      ; 0            ; 0           ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                        ;
;                   |lpm_add_sub:adder[0]|                               ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                   ;
;                      |addcore:adder|                                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                     ;
;                         |a_csnbuffer:result_node|                      ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                             ;
;                   |lpm_add_sub:adder[1]|                               ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                   ;
;                      |addcore:adder|                                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                     ;
;                         |a_csnbuffer:result_node|                      ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                             ;
;                   |mpar_add:sub_par_add|                               ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                   ;
;                      |lpm_add_sub:adder[0]|                            ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                              ;
;                         |addcore:adder|                                ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                ;
;                            |a_csnbuffer:result_node|                   ; 26 (26)     ; 0            ; 0           ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node        ;
;             |mul_lfrg:$00031|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00031                                                                                                             ;
;             |mul_lfrg:$00035|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00035                                                                                                             ;
;             |mul_lfrg:$00037|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00037                                                                                                             ;
;             |mul_lfrg:$00039|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00039                                                                                                             ;
;             |mul_lfrg:$00041|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00041                                                                                                             ;
;             |mul_lfrg:$00043|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00043                                                                                                             ;
;             |mul_lfrg:$00045|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00045                                                                                                             ;
;             |mul_lfrg:$00047|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00047                                                                                                             ;
;             |mul_lfrg:$00049|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00049                                                                                                             ;
;             |mul_lfrg:$00051|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00051                                                                                                             ;
;             |mul_lfrg:$00053|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00053                                                                                                             ;
;             |mul_lfrg:$00055|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00055                                                                                                             ;
;             |mul_lfrg:$00057|                                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00057                                                                                                             ;
;             |mul_lfrg:$00059|                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00059                                                                                                             ;
;             |mul_lfrg:$00061|                                          ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:$00061                                                                                                             ;
;             |mul_lfrg:mul_lfrg_first_mod|                              ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                                                                                 ;
;             |mul_lfrg:mul_lfrg_mid_mod[1]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[1]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[2]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[2]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[3]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[3]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[4]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[4]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[5]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[5]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[6]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[6]                                                                                                ;
;             |mul_lfrg:mul_lfrg_mid_mod[7]|                             ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|FIR_core:inst|lpm_mult:mult_rtl_0|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[7]                                                                                                ;
;    |PCM3006:inst6|                                                     ; 146 (146)   ; 137          ; 0           ; 0    ; 0            ; 9 (9)        ; 103 (103)         ; 34 (34)          ; 8 (8)           ; 1 (1)      ; |ex11|PCM3006:inst6                                                                                                                                                                    ;
;    |sld_hub:sld_hub_inst|                                              ; 128 (31)    ; 82           ; 0           ; 0    ; 0            ; 46 (24)      ; 18 (0)            ; 64 (7)           ; 5 (0)           ; 1 (0)      ; |ex11|sld_hub:sld_hub_inst                                                                                                                                                             ;
;       |lpm_decode:instruction_decoder|                                 ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                              ;
;          |decode_9ie:auto_generated|                                   ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated                                                                                                    ;
;       |lpm_shiftreg:jtag_ir_register|                                  ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                               ;
;       |sld_dffex:BROADCAST|                                            ; 2 (2)       ; 1            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                         ;
;       |sld_dffex:IRF_ENA_0|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                         ;
;       |sld_dffex:IRF_ENA|                                              ; 2 (2)       ; 2            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                           ;
;       |sld_dffex:IRSR|                                                 ; 10 (10)     ; 7            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 1 (1)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                              ;
;       |sld_dffex:RESET|                                                ; 2 (2)       ; 1            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                             ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                       ; 6 (6)       ; 5            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                    ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                       ; 6 (6)       ; 5            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                    ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                           ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                           ;
;       |sld_jtag_state_machine:jtag_state_machine|                      ; 21 (21)     ; 19           ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                   ;
;       |sld_rom_sr:HUB_INFO_REG|                                        ; 22 (22)     ; 9            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex11|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                     ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; 12_288MHz ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SWITCH1   ; Input    ; ON            ; ON            ; --                    ; --  ;
; DOUT      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIN       ; Output   ; --            ; --            ; --                    ; --  ;
; BCKIN     ; Output   ; --            ; --            ; --                    ; --  ;
; LRCIN     ; Output   ; --            ; --            ; --                    ; --  ;
; RESETn    ; Output   ; --            ; --            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; 12_288MHz                                                                                                                                           ;                   ;         ;
;      - PCM3006:inst6|LRCOUT_INT                                                                                                                     ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[31]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[30]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[15]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[15]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|READY                                                                                                                          ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[14]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[29]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[0]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[1]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[3]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[4]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[5]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[6]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[31]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|LAST                                                                                                                           ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[1]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[2]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[3]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[0]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[4]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[5]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[6]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[7]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|COEF_INDEX[8]                                                                                                                  ; 0                 ; OFF     ;
;      - FIR_core:inst|RUNNING                                                                                                                        ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[14]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[13]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[28]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|ram_block3a0 ; 0                 ; OFF     ;
;      - FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|ram_block3a0 ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[30]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[13]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[12]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[27]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[0]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[0]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[1]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[2]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[3]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[4]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[5]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|H_INDEX[6]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[29]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[12]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[11]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[26]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[16]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[1]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[28]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[11]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[10]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[25]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[15]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[0]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[1]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[2]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[3]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[4]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[5]                                                                                                                 ; 0                 ; OFF     ;
;      - FIR_core:inst|START_INDEX[6]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[17]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[2]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[27]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[10]                                                                                                                 ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[9]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[24]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[14]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[18]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[3]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[15]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[14]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[13]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[26]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[9]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[8]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[23]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[13]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[19]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[4]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[31]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[30]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[29]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[25]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[8]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[7]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[22]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[12]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[20]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[5]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[28]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[24]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[7]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[6]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[21]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[11]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[21]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[6]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[27]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[23]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[6]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[5]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[20]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[10]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[22]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[7]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[26]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[12]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[22]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[5]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[4]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[19]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[9]                                                                                                                     ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[23]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[8]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[25]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[11]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[21]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[4]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[3]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[18]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[8]                                                                                                                     ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[24]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[9]                                                                                                                    ; 0                 ; OFF     ;
;      - PCM3006:inst6|LEFT_OUT[10]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[20]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[3]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[2]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[17]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[7]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[19]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[2]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[1]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[16]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[6]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[18]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[1]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[0]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[15]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[5]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[17]                                                                                                                       ; 0                 ; OFF     ;
;      - FIR_core:inst|SAMPLE_OUT[0]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[15]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[14]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[4]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[16]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[15]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[14]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[13]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[3]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[15]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[14]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[13]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[12]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[2]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[14]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[13]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[12]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[11]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[1]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[13]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[12]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[11]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[10]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTIN[0]                                                                                                                     ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[12]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[11]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[10]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[9]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[11]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[10]                                                                                                                  ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[9]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[8]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[10]                                                                                                                       ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[9]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[8]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[7]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[9]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[8]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[7]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[6]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[8]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[7]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[6]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[5]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[7]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[6]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[5]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[4]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[6]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[5]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[4]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[3]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[5]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[4]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[3]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[2]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[4]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[3]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[2]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[1]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[3]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[2]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[1]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[0]                                                                                                                    ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[2]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[1]                                                                                                                   ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[0]                                                                                                                        ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[1]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|RIGHT_OUT[0]                                                                                                                   ; 0                 ; OFF     ;
;      - FIR_core:inst|ACCU[0]                                                                                                                        ; 0                 ; OFF     ;
;      - PCM3006:inst6|NEW_SAMPLE                                                                                                                     ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[2]                                                                                                                       ; 0                 ; OFF     ;
; SWITCH1                                                                                                                                             ;                   ;         ;
;      - FIR_core:inst|RUNNING                                                                                                                        ; 0                 ; ON      ;
;      - FIR_core:inst|LAST                                                                                                                           ; 0                 ; ON      ;
;      - FIR_core:inst|READY                                                                                                                          ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[0]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[1]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[2]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[3]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[4]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[5]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[6]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[7]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|COEF_INDEX[8]                                                                                                                  ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[0]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[1]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[2]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[3]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[4]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[5]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|H_INDEX[6]                                                                                                                     ; 0                 ; ON      ;
;      - FIR_core:inst|START_INDEX[8]~0                                                                                                               ; 0                 ; ON      ;
; DOUT                                                                                                                                                ;                   ;         ;
;      - PCM3006:inst6|SHIFTIN[0]                                                                                                                     ; 1                 ; ON      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                 ; Location       ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+
; 12_288MHz                                                                                                                                                                                            ; PIN_B12        ; 213     ; Clock                                 ; yes    ; Global clock         ; GCLK7            ;
; FIR_core:inst|ACCU[16]~534                                                                                                                                                                           ; LC_X21_Y15_N2  ; 34      ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~11                                                        ; LC_X29_Y17_N8  ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12                                                            ; LC_X29_Y17_N0  ; 7       ; Sync. load                            ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                             ; LC_X30_Y16_N3  ; 4       ; Async. clear                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~12                                                            ; LC_X29_Y17_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~1357                                              ; LC_X31_Y18_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~0                                                                  ; LC_X31_Y17_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~898      ; LC_X29_Y17_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~252 ; LC_X27_Y18_N6  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~253 ; LC_X29_Y17_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~11                                                        ; LC_X29_Y15_N6  ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12                                                            ; LC_X28_Y15_N8  ; 7       ; Sync. load                            ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                             ; LC_X29_Y16_N6  ; 4       ; Async. clear                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~24                                                            ; LC_X27_Y17_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~1357                                              ; LC_X26_Y15_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|rtl~0                                                                  ; LC_X27_Y14_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~1442     ; LC_X27_Y17_N5  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~244 ; LC_X28_Y18_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~245 ; LC_X28_Y18_N9  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|H_WE~0                                                                                                                                                                                 ; LC_X21_Y15_N0  ; 35      ; Sync. clear, Write enable             ; no     ; --                   ; --               ;
; FIR_core:inst|LAST                                                                                                                                                                                   ; LC_X23_Y13_N5  ; 35      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; FIR_core:inst|READY                                                                                                                                                                                  ; LC_X23_Y13_N8  ; 33      ; Clock enable                          ; no     ; --                   ; --               ;
; FIR_core:inst|START_INDEX[8]~0                                                                                                                                                                       ; LC_X23_Y13_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; PCM3006:inst6|NEGEDGE_BCK                                                                                                                                                                            ; LC_X28_Y12_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ;
; PCM3006:inst6|POSEDGE_BCK                                                                                                                                                                            ; LC_X28_Y12_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ;
; PCM3006:inst6|SAMPLE_OUT~0                                                                                                                                                                           ; LC_X21_Y15_N3  ; 32      ; Clock enable                          ; no     ; --                   ; --               ;
; SWITCH1                                                                                                                                                                                              ; PIN_T15        ; 20      ; Async. clear                          ; yes    ; Global clock         ; GCLK5            ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                         ; JTAG_X1_Y13_N1 ; 170     ; Clock                                 ; yes    ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                         ; JTAG_X1_Y13_N1 ; 22      ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                                                                                                                                                     ; LC_X27_Y13_N6  ; 39      ; Async. clear                          ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                ; LC_X29_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                                ; LC_X29_Y15_N1  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~112                                                                                                                                                               ; LC_X29_Y15_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~113                                                                                                                                                               ; LC_X28_Y15_N9  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                               ; LC_X30_Y16_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA~24                                                                                                                                                                     ; LC_X29_Y15_N9  ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~78                                                                                                                                                                         ; LC_X28_Y16_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                            ; LC_X29_Y15_N7  ; 31      ; Async. clear                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~587                                                                                                                                                         ; LC_X29_Y15_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                                   ; LC_X30_Y17_N7  ; 11      ; Async. clear                          ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                                                   ; LC_X30_Y17_N4  ; 8       ; Async. clear                          ; yes    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                                                                                                                                                   ; LC_X30_Y15_N4  ; 11      ; Async. clear                          ; yes    ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3]                                                                                                                                                   ; LC_X28_Y15_N0  ; 8       ; Async. clear                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                              ; LC_X28_Y13_N5  ; 15      ; Async. clear                          ; yes    ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                             ; LC_X27_Y13_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                             ; LC_X28_Y13_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                              ; LC_X29_Y14_N0  ; 34      ; Sync. load                            ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                              ; LC_X28_Y13_N0  ; 19      ; Async. clear                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[1]~839                                                                                                                                          ; LC_X29_Y16_N7  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~277                                                                                                                                     ; LC_X29_Y18_N9  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~278                                                                                                                                     ; LC_X29_Y18_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; 12_288MHz                                                               ; PIN_B12        ; 213     ; Global clock         ; GCLK7            ;
; SWITCH1                                                                 ; PIN_T15        ; 20      ; Global clock         ; GCLK5            ;
; altera_internal_jtag~TCKUTAP                                            ; JTAG_X1_Y13_N1 ; 170     ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|CLRN_SIGNAL                                        ; LC_X27_Y13_N6  ; 39      ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                      ; LC_X30_Y17_N7  ; 11      ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                      ; LC_X30_Y17_N4  ; 8       ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                      ; LC_X30_Y15_N4  ; 11      ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] ; LC_X28_Y13_N5  ; 15      ; Global clock         ; GCLK0            ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[13]                 ; 42      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[3]                  ; 41      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[5]                  ; 41      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[7]                  ; 41      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[9]                  ; 41      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[11]                 ; 41      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[1]                  ; 40      ;
; FIR_core:inst|H_WE~0                                                                                                                                    ; 35      ;
; FIR_core:inst|LAST                                                                                                                                      ; 35      ;
; FIR_core:inst|ACCU[16]~534                                                                                                                              ; 34      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                 ; 34      ;
; FIR_core:inst|READY                                                                                                                                     ; 33      ;
; PCM3006:inst6|POSEDGE_BCK                                                                                                                               ; 32      ;
; PCM3006:inst6|SAMPLE_OUT~0                                                                                                                              ; 32      ;
; PCM3006:inst6|NEGEDGE_BCK                                                                                                                               ; 32      ;
; rtl~228                                                                                                                                                 ; 32      ;
; rtl~227                                                                                                                                                 ; 32      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                               ; 31      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[15]                 ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                            ; 22      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[14]                 ; 21      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[4]                  ; 21      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[8]                  ; 21      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[12]                 ; 21      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[2]                  ; 20      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[6]                  ; 20      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[10]                 ; 20      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|q_a[0]                  ; 19      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                 ; 19      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                ; 17      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1                ; 17      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[15]                 ; 17      ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~1357 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~1357 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[1]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[2]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[3]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[14]                 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[13]                 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[4]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[5]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[6]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[7]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[12]                 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[8]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[11]                 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[9]                  ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[10]                 ; 16      ;
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|q_a[0]                  ; 16      ;
; sld_hub:sld_hub_inst|sld_dffex:BROADCAST|Q[0]                                                                                                           ; 16      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+-------------+
; Name                                                                                                                                       ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                               ; Location    ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+-------------+
; FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|altsyncram_3ib2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                                              ; M4K_X33_Y19 ;
; FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|altsyncram_otd2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; C:/altera/FPGA_course/ex11/Data/bandcut_4k_6k.hex ; M4K_X19_Y15 ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 718 / 30,600 ( 2 % )   ;
; Direct links               ; 169 / 43,552 ( < 1 % ) ;
; Global clocks              ; 8 / 8 ( 100 % )        ;
; LAB clocks                 ; 36 / 312 ( 12 % )      ;
; LUT chains                 ; 32 / 10,854 ( < 1 % )  ;
; Local interconnects        ; 1,295 / 43,552 ( 3 % ) ;
; M4K buffers                ; 64 / 1,872 ( 3 % )     ;
; R4s                        ; 759 / 28,560 ( 3 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.27) ; Number of LABs  (Total = 110) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 13                            ;
; 2                                          ; 1                             ;
; 3                                          ; 2                             ;
; 4                                          ; 4                             ;
; 5                                          ; 1                             ;
; 6                                          ; 3                             ;
; 7                                          ; 2                             ;
; 8                                          ; 2                             ;
; 9                                          ; 0                             ;
; 10                                         ; 82                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.27) ; Number of LABs  (Total = 110) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 61                            ;
; 1 Clock enable                     ; 25                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 17                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.31) ; Number of LABs  (Total = 110) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 13                            ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 0                             ;
; 10                                          ; 80                            ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.10) ; Number of LABs  (Total = 110) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 4                             ;
; 3                                               ; 3                             ;
; 4                                               ; 4                             ;
; 5                                               ; 10                            ;
; 6                                               ; 23                            ;
; 7                                               ; 11                            ;
; 8                                               ; 7                             ;
; 9                                               ; 9                             ;
; 10                                              ; 22                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.22) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 13                            ;
; 11                                           ; 12                            ;
; 12                                           ; 6                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 3                             ;
; 17                                           ; 5                             ;
; 18                                           ; 5                             ;
; 19                                           ; 2                             ;
; 20                                           ; 5                             ;
; 21                                           ; 7                             ;
; 22                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                 ;
+-----------------------------------------------------------------------------+-------------------------+
; Name                                                                        ; Value                   ;
+-----------------------------------------------------------------------------+-------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                            ; ff                      ;
; Mid Wire Use - Fit Attempt 1                                                ; 5                       ;
; Mid Slack - Fit Attempt 1                                                   ; 496576                  ;
; Internal Atom Count - Fit Attempt 1                                         ; 911                     ;
; LE/ALM Count - Fit Attempt 1                                                ; 911                     ;
; LAB Count - Fit Attempt 1                                                   ; 111                     ;
; Outputs per Lab - Fit Attempt 1                                             ; 6.045                   ;
; Inputs per LAB - Fit Attempt 1                                              ; 10.279                  ;
; Global Inputs per LAB - Fit Attempt 1                                       ; 0.757                   ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1    ; 0:111                   ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                             ; 0:64;1:22;2:25          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                        ; 0:57;1:20;2:30;3:4      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                       ; 0:57;1:20;2:30;3:4      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                 ; 0:57;1:13;2:24;3:14;4:3 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                  ; 0:57;1:13;2:24;3:14;4:3 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1        ; 0:93;1:16;2:2           ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1          ; 0:111                   ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1 ; 0:64;1:42;2:5           ;
; LAB Constraint 'global control signals' - Fit Attempt 1                     ; 0:50;1:38;2:22;3:1      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                 ; 0:50;1:29;2:32          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1            ; 0:111                   ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                            ; 0:50;1:44;2:17          ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                          ; 0:89;1:22               ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                        ; 0:32;1:79               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                   ; 0:90;1:21               ;
; LEs in Chains - Fit Attempt 1                                               ; 252                     ;
; LEs in Long Chains - Fit Attempt 1                                          ; 182                     ;
; LABs with Chains - Fit Attempt 1                                            ; 32                      ;
; LABs with Multiple Chains - Fit Attempt 1                                   ; 0                       ;
; Time - Fit Attempt 1                                                        ; 0                       ;
; Time in tsm_tan.dll - Fit Attempt 1                                         ; 0.110                   ;
+-----------------------------------------------------------------------------+-------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 2      ;
; Early Slack - Fit Attempt 1         ; 494849 ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 3      ;
; Mid Slack - Fit Attempt 1           ; 496042 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 3      ;
; Late Slack - Fit Attempt 1          ; 496042 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.370  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.783  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 496114 ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Peak Regional Wire - Fit Attempt 1  ; 15     ;
; Mid Slack - Fit Attempt 1           ; 494955 ;
; Late Slack - Fit Attempt 1          ; 494955 ;
; Late Slack - Fit Attempt 1          ; 494955 ;
; Late Wire Use - Fit Attempt 1       ; 3      ;
; Time - Fit Attempt 1                ; 3      ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.010  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.473  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 176 10/26/2005 Service Pack 0.15 SJ Web Edition
    Info: Processing started: Thu Jun 22 10:51:38 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ex11 -c ex11
Info: Selected device EP1C12F256C7 for design "ex11"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C7 is compatible
    Info: Device EP1C6F256I7 is compatible
    Info: Device EP1C12F256I7 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "12_288MHz" to use Global clock
Info: Pin "12_288MHz" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted signal "sld_hub:sld_hub_inst|CLRN_SIGNAL" to use Global clock
Info: Automatically promoted some destinations of signal "SWITCH1" to use Global clock
    Info: Destination "FIR_core:inst|START_INDEX[8]~0" may be non-global or may not use global clock
Info: Pin "SWITCH1" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~967" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~968" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~970" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~971" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_ROM:Altera_rom|altsyncram:altsyncram_component|altsyncram_r621:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]" to use Global clock
    Info: Destination "FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process1~1" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~12" may be non-global or may not use global clock
    Info: Destination "FIR_core:inst|CYCLONE_RAM:Altera_ram|altsyncram:altsyncram_component|altsyncram_9n51:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "50MHz"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[0]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[1]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[2]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[3]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[4]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[5]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[6]"
    Warning: Ignored I/O standard assignment to node "DIPSWITCH[7]"
    Warning: Ignored I/O standard assignment to node "LED[1]"
    Warning: Ignored I/O standard assignment to node "SWITCH2"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "50MHz" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DIPSWITCH[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SWITCH2" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to register delay of 3.727 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X27_Y15; Fanout = 4; REG Node = 'sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[1]'
    Info: 2: + IC(0.620 ns) + CELL(0.258 ns) = 0.878 ns; Loc. = LAB_X26_Y15; Fanout = 2; COMB Node = 'sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[2]~61'
    Info: 3: + IC(1.138 ns) + CELL(0.390 ns) = 2.406 ns; Loc. = LAB_X29_Y14; Fanout = 1; COMB Node = 'sld_hub:sld_hub_inst|hub_tdo~970'
    Info: 4: + IC(0.329 ns) + CELL(0.258 ns) = 2.993 ns; Loc. = LAB_X29_Y14; Fanout = 1; COMB Node = 'sld_hub:sld_hub_inst|hub_tdo~972'
    Info: 5: + IC(0.197 ns) + CELL(0.537 ns) = 3.727 ns; Loc. = LAB_X29_Y14; Fanout = 1; REG Node = 'sld_hub:sld_hub_inst|hub_tdo'
    Info: Total cell delay = 1.443 ns ( 38.72 % )
    Info: Total interconnect delay = 2.284 ns ( 61.28 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources. Peak interconnect usage is 14%
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node sld_hub:sld_hub_inst|CLRN_SIGNAL uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3] -- routed using non-global resources
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RESETn has VCC driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 25 warnings
    Info: Processing ended: Thu Jun 22 10:52:01 2006
    Info: Elapsed time: 00:00:23


