<!DOCTYPE html>
<html>
<head>
    <title>全文阅读--XML全文阅读--中国知网</title>
    <link rel="icon" href="/kxreader/favicon.ico" />
    <link rel="shortcut Icon" href="/kxreader/favicon.ico" />
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="keywords" content="文献 XML KBASE CNKI 中国知网" />
    <meta name="description" content="XML文献检索" />
    <link href="/kxreader/Content/css/detail?v=qX2z2KjRAEyQiNfAbKtl7dLnsqFoQ5Jdw3TZfDf0n1k1" rel="stylesheet"/>

    <script type="text/javascript">
        var APPPATH = '/kxreader';
    </script>
</head>

<body>
    
<script type="text/javascript" src="//login.cnki.net/TopLogin/api/loginapi/get?type=top&amp;localCSS=&amp;returnurl=%2f%2fkns.cnki.net%2f%2fKXReader%2fDetail%3fTIMESTAMP%3d637133853692287500%26DBCODE%3dCJFD%26TABLEName%3dCJFDLAST2019%26FileName%3dWXYJ201908016%26RESULT%3d1%26SIGN%3dN%252fRtFzIaRDbYE78%252fxHubkjvc3VE%253d"></script>

<div id="headerBox" class="header">
    <div class="topbar">
        <div class="textalign">
            <a href="/kxreader/Detail?dbcode=CJFD&amp;filename=WXYJ201908016&amp;align=md">
                <i class="icon-cen active" title="居中对齐"></i>
            </a>
            <a href="/kxreader/Detail?dbcode=CJFD&amp;filename=WXYJ201908016&amp;align=lt">
                <i class="icon-left " title="左对齐"></i>
            </a>
        </div>
        <h6 class="free-tip"><i class="icon"></i>HTML阅读开放试用阶段，欢迎体验！</h6>
    </div>
</div>

    



<div class="btn-link" style="display: none"><a target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201908016&amp;v=MTMxNDVMRzRIOWpNcDQ5RVlvUUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KTWpYU1o=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">知网节</a></div>

    <div class="main">

        

    <div class="sidebar-a">
        <!--sidebar start-->
        <div class="sidenav">
            <div class="arrow"><span></span></div>
            <!--sidebar_list start-->
            <dl class="sidenav-list">
                    <dt class="tit">目录结构</dt>
                            <dd class="guide">
                                    <p><a href="#17" data-title="1 &lt;b&gt;引言&lt;/b&gt; ">1 <b>引言</b></a><i></i></p>
                                                            </dd>
                            <dd class="guide">
                                    <p><a href="#22" data-title="2 &lt;b&gt;高性能&lt;/b&gt;SIMT&lt;b&gt;处理器结构&lt;/b&gt; ">2 <b>高性能</b>SIMT<b>处理器结构</b></a><i></i></p>
                                                            </dd>
                            <dd class="guide">
                                    <p><a href="#26" data-title="3 &lt;b&gt;存储管理单元的硬件设计&lt;/b&gt; ">3 <b>存储管理单元的硬件设计</b></a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#27" data-title="3.1 &lt;b&gt;硬件设计框图&lt;/b&gt;">3.1 <b>硬件设计框图</b></a></li>
                                                <li><a href="#30" data-title="3.2 &lt;b&gt;模块功能描述&lt;/b&gt;">3.2 <b>模块功能描述</b></a></li>
                                    </ul>
                            </dd>
                            <dd class="guide">
                                    <p><a href="#54" data-title="4 &lt;b&gt;仿真验证&lt;/b&gt; ">4 <b>仿真验证</b></a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#55" data-title="4.1 &lt;b&gt;验证平台&lt;/b&gt;">4.1 <b>验证平台</b></a></li>
                                                <li><a href="#59" data-title="4.2 &lt;b&gt;结果分析&lt;/b&gt;">4.2 <b>结果分析</b></a></li>
                                    </ul>
                            </dd>
                            <dd class="guide">
                                    <p><a href="#63" data-title="5 &lt;b&gt;结束语&lt;/b&gt; ">5 <b>结束语</b></a><i></i></p>
                                                            </dd>
                            <dd class="guide">
                                    <p><a href="#" data-title="文内图表 ">文内图表</a><i></i></p>
                                                                    <ul class="contentbox">
                                                <li><a href="#24" data-title="&lt;b&gt;图&lt;/b&gt;1 SIMT&lt;b&gt;处理器结构框图&lt;/b&gt;"><b>图</b>1 SIMT<b>处理器结构框图</b></a></li>
                                                <li><a href="#29" data-title="&lt;b&gt;图&lt;/b&gt;2 &lt;b&gt;存储管理单元结构框图&lt;/b&gt;"><b>图</b>2 <b>存储管理单元结构框图</b></a></li>
                                                <li><a href="#33" data-title="&lt;b&gt;图&lt;/b&gt;3 &lt;b&gt;存储控制器结构框图&lt;/b&gt;"><b>图</b>3 <b>存储控制器结构框图</b></a></li>
                                                <li><a href="#35" data-title="&lt;b&gt;图&lt;/b&gt;4 &lt;b&gt;地址缓存模块结构&lt;/b&gt;"><b>图</b>4 <b>地址缓存模块结构</b></a></li>
                                                <li><a href="#37" data-title="&lt;b&gt;图&lt;/b&gt;5 &lt;b&gt;请求发送模块结构图&lt;/b&gt;"><b>图</b>5 <b>请求发送模块结构图</b></a></li>
                                                <li><a href="#39" data-title="&lt;b&gt;图&lt;/b&gt;6 &lt;b&gt;数据接收模块结构图&lt;/b&gt;"><b>图</b>6 <b>数据接收模块结构图</b></a></li>
                                                <li><a href="#57" data-title="&lt;b&gt;图&lt;/b&gt;7 &lt;b&gt;验证平台结构图&lt;/b&gt;"><b>图</b>7 <b>验证平台结构图</b></a></li>
                                                <li><a href="#61" data-title="&lt;b&gt;图&lt;/b&gt;8 &lt;b&gt;存储系统波形图&lt;/b&gt;"><b>图</b>8 <b>存储系统波形图</b></a></li>
                                    </ul>
                            </dd>
                                    <dd class="guide">
                                        <h6>
                                            <p><a href="#a_bibliography">参考文献</a> </p>
                                        </h6>
                                    </dd>

            </dl>
        </div>
        <!--sidebar end-->
        &nbsp;
        <!--此处有一空格符 勿删-->
    </div>

                <div class="sidebar-b three-collumn" style="width:0;">
            <div class="refer" style="width: 0;">
                <div class="arrow off" title="参考文献"><span></span></div>
                <div class="js-scrollbox" >
                    
                    <div class="subbox active">
                        <h4>
                            <span class="tit">参考文献</span>
                            <a class="close" href="javascript:void(0)">x</a>
                        </h4>
                        <div class="side-scroller">
                            <ul class="refer-list">
                                <li id="3">


                                    <a id="bibliography_1" title=" 于洋.GPGPU下机器学习相关算法的高性能实现与研究[D].天津:天津大学, 2014." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1016187071.nh&amp;v=MTQzMDY0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVkYyNkdMS3dHZEhMcnBFYlBJUUtESDg0dlI=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[1]</b>
                                         于洋.GPGPU下机器学习相关算法的高性能实现与研究[D].天津:天津大学, 2014.
                                    </a>
                                </li>
                                <li id="5">


                                    <a id="bibliography_2" title=" 蒲林, 李涛, 易学渊, 等.多态并行处理器中的SIMD控制器设计与实现[J].电子技术应用, 2013, 39 (11) :53-55." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=DZJY201311027&amp;v=MjMzMDg2ajU0TzN6cXFCdEdGckNVUkxPZVplVnVGeW5uVkwvSklUZkJkN0c0SDlMTnJvOUhZNFFLREg4NHZSNFQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[2]</b>
                                         蒲林, 李涛, 易学渊, 等.多态并行处理器中的SIMD控制器设计与实现[J].电子技术应用, 2013, 39 (11) :53-55.
                                    </a>
                                </li>
                                <li id="7">


                                    <a id="bibliography_3" title=" 徐元旭.SIMT线程调度模型分析及优化[D].哈尔滨:哈尔滨工业大学, 2013." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1014002643.nh&amp;v=MDkxMzFJckpFYlBJUUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVkYyNkdyTzRITmY=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[3]</b>
                                         徐元旭.SIMT线程调度模型分析及优化[D].哈尔滨:哈尔滨工业大学, 2013.
                                    </a>
                                </li>
                                <li id="9">


                                    <a id="bibliography_4" title=" 郇丹丹.高性能存储系统研究[D].北京:中国科学院计算技术研究所, 2006." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CDFD&amp;filename=2006108358.nh&amp;v=MDk3NjllVnVGeW5uVkwvSlYxMjdHTEs0RnRMSnA1RWJQSVFLREg4NHZSNFQ2ajU0TzN6cXFCdEdGckNVUkxPZVo=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[4]</b>
                                         郇丹丹.高性能存储系统研究[D].北京:中国科学院计算技术研究所, 2006.
                                    </a>
                                </li>
                                <li id="11">


                                    <a id="bibliography_5" title=" 韩伟.图形处理芯片的研究与设计验证[D].上海:上海交通大学, 2008." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=2008054978.nh&amp;v=MjkwNzVxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVjEyN0ZyTzlHdGpMcDVFYlBJUUtESDg0dlI0VDZqNTRPM3o=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[5]</b>
                                         韩伟.图形处理芯片的研究与设计验证[D].上海:上海交通大学, 2008.
                                    </a>
                                </li>
                                <li id="13">


                                    <a id="bibliography_6" title=" 徐元旭, 张超, 杨兵, 等.一种易实现的SIMT调度模型分析[J].微电子学与计算机, 2014, 31 (01) :25-28." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201401007&amp;v=MDc4OTVxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KTWpYU1pMRzRIOVhNcm85Rlk0UUtESDg0dlI0VDZqNTRPM3o=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[6]</b>
                                         徐元旭, 张超, 杨兵, 等.一种易实现的SIMT调度模型分析[J].微电子学与计算机, 2014, 31 (01) :25-28.
                                    </a>
                                </li>
                                <li id="15">


                                    <a id="bibliography_7" title=" 盛春伟.基于SPARCV8的Cache子系统优化设计技术研究[D].哈尔滨:哈尔滨工业大学, 2011." target="_blank"
                                       href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1015025970.nh&amp;v=MDQwODIyNkc3TzZHOWpMcjVFYlBJUUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVkY=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                        <b>[7]</b>
                                         盛春伟.基于SPARCV8的Cache子系统优化设计技术研究[D].哈尔滨:哈尔滨工业大学, 2011.
                                    </a>
                                </li>
                            </ul>
                            <div style='display: none;' class="zqscroller" >
                                <h4 class="">附加材料</h4>
                                <ul></ul>
                            </div>
                        </div>
                    </div>
                </div>
            </div>
            &nbsp;
            <!--此处有一空格符 勿删-->
        </div>

        
    <div class="content">



        <!--tips start-->
                            <div class="tips">
                    <a href="http://navi.cnki.net/KNavi/JournalDetail?pcode=CJFD&amp;pykm=WXYJ" target="_blank">微电子学与计算机</a>
                2019,36(08),72-76             </div>
        <!--tips end-->
            <div class="top-title">
                <h1 class="title">
                    <span class="vm"><b>面向机器学习的高性能SIMT处理器存储系统设计与实现</b></span>
                                    </h1>

            </div>
                        <h2>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E5%AD%99%E5%93%B2&amp;code=42231782&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">孙哲</a>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E6%9D%8E%E6%B6%9B&amp;code=29357507&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">李涛</a>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E9%82%A2%E7%AB%8B%E5%86%AC&amp;code=39111518&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">邢立冬</a>
                                <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=au&amp;skey=%E8%AE%B8%E6%99%93%E7%87%95&amp;code=42231781&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">许晓燕</a>
                </h2>
                    <h2>
                    <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=in&amp;skey=%E8%A5%BF%E5%AE%89%E9%82%AE%E7%94%B5%E5%A4%A7%E5%AD%A6%E7%94%B5%E5%AD%90%E5%B7%A5%E7%A8%8B%E5%AD%A6%E9%99%A2&amp;code=1698419&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">西安邮电大学电子工程学院</a>
            </h2>

        
<div class="link">
    <a id="aexport" class="icon icon-output"  onclick="" href="javascript:void(0);"><i></i>导出/参考文献</a>
    
    <span class="shareBoard" onmouseover="$('#sharedet').show();$('#this').addClass('shareBoardCUR')" onmouseout="$('#sharedet').hide();$('#this').removeClass('shareBoardCUR')">
        <a class="icon icon-share" href="#"><i></i>分享<em></em></a>
        <ul class="shareHide" id="sharedet" style="display: none;">
            <li><a title="复制链接" class="copy" onclick="" href="#"><i></i>复制链接</a></li>
            <li><a title="分享到新浪微博" class="xl" onclick="" href="javascript:common.ShareAction('xl');"><i></i>新浪微博</a></li>
            <li>
                <a title="分享到微信" class="wx" onclick="" href="#"><i></i>微信扫一扫</a>
                <div class="qrcode"><img src='' alt='' /></div>
            </li>
        </ul>

    </span>
    
    <a id="RefTrack" title="创建引文跟踪" class="icon icon-track" onclick="" href="javascript:void(0);"> <i></i>创建引文跟踪 </a>
    <a id="ashoucang" title="收藏" class="icon icon-favor" onclick="" href="javascript:void(0);"><i></i>收藏</a>
    <a class="icon icon-print" onclick="window.print();" href="javascript:void(0);"><i></i>打印</a>
    
    <!--版本切换 end-->
</div>
                            <div class="data" id="a_abstract">
                <span class="keys">摘<span style="font-family: 'Times New Roman';">&nbsp;&nbsp;&nbsp;&nbsp;</span>要：</span>
                <p>针对自主研发的高性能SIMT处理器中多线程运算时并行数据的快速存取问题, 设计了一种适用于SIMT架构的存储系统, 其主要包含存储控制器、数据缓存 (cache) 和指令缓存等设备.该设计使用可综合的Verilog HDL语言实现其硬件电路, 同时搭建基于FPGA的验证平台对存储系统进行功能验证.在Xilinx公司的FPGA芯片xcvu440-flga-2892-2-e上综合最大时钟频率可达到285 MHz.通过各方面验证, 表明所设计的存储系统满足系统要求.</p>
            </div>
                    <div class="data" id="a_keywords">
                <span class="keys">关键词：</span>
                <p>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=SIMT&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">SIMT;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=%E5%A4%9A%E7%BA%BF%E7%A8%8B&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">多线程;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=cache&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">cache;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=FPGA&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">FPGA;</a>
                </p>
            </div>
        
        <!--brief start-->
        
            <div class="brief">
                    <p>
                            <b>作者简介：</b>
                                                        <span>
                                    孙哲, 男, (1994-) , 硕士研究生.研究方向为集成电路系统设计.E-mail:317848410@qq.com.;
                                </span>
                                <span>
                                    李涛, 男, (1954-) , 教授.研究方向为计算机体系结构、计算机图形学.;
                                </span>
                                <span>
                                    邢立冬, 男, (1980-) , 博士.研究方向为集成电路系统设计.;
                                </span>
                                <span>
                                    许晓燕, 女, (1993-) , 硕士.研究方向为电路与系统.;
                                </span>
                    </p>
                                    <p><b>收稿日期：</b>2018-11-07</p>

                    <p>

                            <b>基金：</b>
                                                        <span>陕西省重点研发计划 (2017ZDXM-GY-005);</span>
                                <span>西安市科技局项目 (201805040YD18CG24 (5) );</span>
                    </p>
            </div>
                    <h1><b>Design and implementation of high performance SIMT processor storage system for machine learning</b></h1>
                    <h2>
                    <span>SUN Zhe</span>
                    <span>LI Tao</span>
                    <span>XING Li-dong</span>
                    <span>XU Xiao-yan</span>
            </h2>
                    <h2>
                    <span>School of Electornic Engineering, Xi′an University of Posts and Telecommunications</span>
            </h2>
                            <div class="data" id="a_abstractEN">
                <span class="keys">Abstract：</span>
                <p>Aiming at the problem of fast access of parallel data in multi-thread operation in self-developed high performance SIMT processor, a storage system suitable for SIMT architecture is designed, which mainly includes storage controller, data cache and instruction cache. This design uses Verilog HDL language which can be integrated to realize its hardware circuit, and meanwhile builds a verification platform based on FPGA to perform functional verification of the storage system. The integrated maximum clock frequency can reach 285 MHz on Xilinx's FPGA chip xcvu440-flga-2892-2-e. The verification of all aspects shows that the designed storage system meets the system requirements.</p>
            </div>
                    <div class="data" id="a_keywordsEN">
                <span class="keys">Keyword：</span>
                <p>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=SIMT&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">SIMT;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=multi-thread&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">multi-thread;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=cache&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">cache;</a>
                        <a href="/kcms/detail/knetsearch.aspx?dbcode=CJFD&amp;sfield=kw&amp;skey=FPGA&amp;code=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" target="_blank">FPGA;</a>
                </p>
            </div>
                    <div class="brief">
                
                    <p>
                                            </p>
                                    <p><b>Received：</b> 2018-11-07</p>
                                    <p>
                                            </p>
            </div>


        <!--brief start-->
                        <h3 id="17" name="17" class="anchor-tag">1 <b>引言</b></h3>
                <div class="p1">
                    <p id="18">随着科学技术的不断进步, 人工智能技术已经与人们的生活紧密结合在了一起, 而机器学习是实现人工智能的一种关键技术.机器学习是计算机通过对现有数据的不断学习并且自我完善的一个过程, 其中会涉及到对大量数据的采集、运算, 普通的处理器已经不能很好的满足机器学习算法<citation id="65" type="reference"><link href="3" rel="bibliography" /><sup>[<a class="sup">1</a>]</sup></citation>.在传统的CPU中通过单指令多数据<citation id="66" type="reference"><link href="5" rel="bibliography" /><sup>[<a class="sup">2</a>]</sup></citation> (Single Instruction Multiple Data, SIMD) 来处理矢量数据, SIMD是一种采用一个控制器来控制多个处理器同时对每一个数据向量分别执行相同的操作从而实现空间上的并行性的技术.SIMD架构处理器特点是在编程方面简单易懂, 执行效率高, 但其无法并行的处理有条件跳转函数.然而这个问题在单指令多线程<citation id="67" type="reference"><link href="7" rel="bibliography" /><sup>[<a class="sup">3</a>]</sup></citation> (Single Instruction Multiple Threads, SIMT) 体系结构中可以得到很好的处理.</p>
                </div>
                <div class="p1">
                    <p id="19">SIMT是相对于CPU中SIMD的概念来的.其优点在于开发者无需将数据凑成合适的矢量长度, 并且允许每个线程可以有不同的分支, 进行不同的操作, 这一点可以很好地解决在SIMD中无法并行处理的条件跳转指令.SIMD与SIMT最大不同点是, 就寄存器而言, SIMD的各个向量数据在物理上位于同一空间可以自由通信, 而SIMT则无法做到.因为SIMT允许单个指令的多数据分开寻址, 进而导致每个线程的寄存器仅对本线程开放, 线程间无法相互自由通信, 但可以通过共享存储实现.在SIMT处理器中, 实现多线程<citation id="68" type="reference"><link href="9" rel="bibliography" /><sup>[<a class="sup">4</a>]</sup></citation>运算时并行数据的快速存取问题尤为重要, 其性能的优劣直接制约了后续模块获取结果的速度.</p>
                </div>
                <div class="p1">
                    <p id="20">本文讨论设计的是应用于机器学习的自主研发SIMT处理器, 它采用了与一般的CPU和GPU<citation id="69" type="reference"><link href="11" rel="bibliography" /><sup>[<a class="sup">5</a>]</sup></citation>不同的体系结构, 本处理器的高性能来自于其高效的信号流处理管线, 以及类似于GPU的存储体系.</p>
                </div>
                <div class="p1">
                    <p id="21">本文重点讨论的是自主研发SIMT处理器中的存储系统的硬件设计与验证.</p>
                </div>
                <h3 id="22" name="22" class="anchor-tag">2 <b>高性能</b>SIMT<b>处理器结构</b></h3>
                <div class="p1">
                    <p id="23">高性能SIMT处理器由1个向量处理单元 (Vector processing unit, VPU) , 8个运算处理单元 (Processing element, PE) , 1个存储管理单元 (Memory management unit, MMU) 等组成.其系统结构如图1所示, VPU负责对整个处理器的取指、译码、执行、线程调度进行控制, PE主要负责对指令集中的数据运算操作进行支持.MMU负责对处理器运行所需的指令和数据进行存取.</p>
                </div>
                <div class="area_img" id="24">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_024.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图1 SIMT处理器结构框图" src="Detail/GetImg?filename=images/WXYJ201908016_024.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>1 SIMT<b>处理器结构框图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_024.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="25">在该SIMT处理器中, 包含8个计算内核, 每个核都可以执行一个线程, 也就是说处理器可以同步执行8个线程, 其中每个线程都会使用各自的数据执行相同的指令, 并且每个线程都有真假, 真线程执行, 假线程不执行.在线程调度过程中, 线程块中的线程重新组合形成一组warp, warp就是SIMT处理器在硬件中调度执行线程的基本单位<citation id="70" type="reference"><link href="13" rel="bibliography" /><sup>[<a class="sup">6</a>]</sup></citation>.在本处理器中, 最多支持8个warp的调度执行, 而每个warp最多包含8个线程.当warp中的线程等待存储器数据访问时, 该warp将进入等待区等候, 同时切换下一个warp继续执行, 上一个warp请求的数据成功取回时才会被再次激活.这样的调度处理很好的掩盖了处理器的访存延时.</p>
                </div>
                <h3 id="26" name="26" class="anchor-tag">3 <b>存储管理单元的硬件设计</b></h3>
                <h4 class="anchor-tag" id="27" name="27">3.1 <b>硬件设计框图</b></h4>
                <div class="p1">
                    <p id="28">存储管理单元主要由1个指令缓存 (ICAC-HE) , 1个数据缓存 (DCACHE) , 1个共享存储 (S_MEM) 和1个存储控制器 (MEM_CTRL) 组成.其结构如图2所示.</p>
                </div>
                <div class="area_img" id="29">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_029.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图2 存储管理单元结构框图" src="Detail/GetImg?filename=images/WXYJ201908016_029.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>2 <b>存储管理单元结构框图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_029.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <h4 class="anchor-tag" id="30" name="30">3.2 <b>模块功能描述</b></h4>
                <h4 class="anchor-tag" id="31" name="31">3.2.1 存储控制器</h4>
                <div class="p1">
                    <p id="32">存储控制器是存储控制器系统的核心部件.它记录最多64个未执行完的取数指令 (load) 或存数指令 (store) 操作.虽然同时存在多个load和store操作, 但在存储控制队列中按照它们在处理器中的调度顺序排列.由于同时多线程产生的多个读写请求有真有假, 并且针对某些特定的程序, 多个线程可能请求访问相同的地址.为了避免大量重复的请求相同的地址, 因此需要根据线程真假情况、存取地址的相关性, 进行分类缓存, 根据分类的情况, 将请求按指定的顺序送往不同的地方.其整体结构如图3所示.</p>
                </div>
                <div class="area_img" id="33">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_033.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图3 存储控制器结构框图" src="Detail/GetImg?filename=images/WXYJ201908016_033.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>3 <b>存储控制器结构框图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_033.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="34">地址预处理中包含8个相同的缓存模块, 每个缓存模块对应一个warp, 负责接收并缓存来自处理器的读写请求, 对于同一个warp中的相同地址的请求进行合并, 最后根据warp号码选择将请求缓存至对应的缓存模块中.</p>
                </div>
                <div class="area_img" id="35">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_035.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图4 地址缓存模块结构" src="Detail/GetImg?filename=images/WXYJ201908016_035.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>4 <b>地址缓存模块结构</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_035.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="36">地址缓存模块如图4所示, 其中包含三个深度为8的缓存, 分别为ADDR_BUF (地址缓存) 、WDATA_BUF (写数据缓存) 和PE_EN_BUF (使能缓存) .地址缓存和写数据缓存都为32位, 用来缓存读写请求的地址以及写请求对应的写数据.使能缓存为10位, 其中高两位用来标记对应地址的范围, 寻址范围在0～16 k时, 其值为2’b10, 属于SRAM, 寻址范围在16 k～256 M时, 其值为2’b01, 属于DCACHE;寻址范围大于256 M时, 其值为2’b11, 属于DDR.低8位用来标记当前地址属于哪些pe, 比如当pe0和pe3请求的地址相同时, 低8位设置为8’b00001001.使能缓存的初始值根据pe号码分别为8’b00000001, 8’b00000010, ……, 8’b10000000.所有缓存共用同一个写指针wptr, 通过比较读写请求的地址与已缓存的所有地址, 都不相等时写指针加1, 否则不变, 同时更新相应的使能缓存状态, 新的使能值为之前值与当前值的按位或.写数据缓存和地址缓存共用一个读指针rptr_a, 使能缓存用读指针rptr_p.rptr_a和rptr_p由请求发送模块产生.</p>
                </div>
                <div class="area_img" id="37">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_037.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图5 请求发送模块结构图" src="Detail/GetImg?filename=images/WXYJ201908016_037.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>5 <b>请求发送模块结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_037.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="38">请求发送模块负责将地址预处理模块缓存的读写请求按顺序下发至DCACHE、SRAM或DDR.如图5所示为发送请求结构图.其中WARP_BUF是按照warp请求的先后对warp号码进行排队, 深度为8, 宽度为4.其中低三位为warp号码, 最高位表示该warp对应的读操作或写操作.当接收到finish信号时, 写指针wptr_w加1, 表示一个warp中的所有请求接收完成.根据warp_num, 判断对应的地址预处理模块中的缓存是否为空, 如果不空, 则将对应的读写请求按照其地址范围发往DCACHE、SRAM或者DDR.当前warp中的所有请求处理完成时, rw_done信号拉高, 表示该warp的所有请求处理完成, WARP_BUF对应的读指针加1.rptr_a0～rptr_a7分别为地址预处理模块中8个地址缓存的读指针, 在根据warp_num成功选择并发送一个请求后, 判断对应模块中的缓存是否为空, 如果不空, 则对应读指针加1.</p>
                </div>
                <div class="area_img" id="39">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_039.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图6 数据接收模块结构图" src="Detail/GetImg?filename=images/WXYJ201908016_039.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>6 <b>数据接收模块结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_039.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="40">数据接收模块主要负责将处理器从上级存储中读取的数据进行缓存, 并将数据依次发送至处理器运算单元中.如图6所示为接收数据结构图.SRAM_BUF、DCACHE_BUF、DDR_BUF为数据缓存, 分别缓存从SRAM、DCACHE、DDR中读取的数据.在数据读取成功时, 判断此数据属于DCACHE、 SRAM还是DDR, 并将数据缓存到对应的BUF中.当前warp的所有请求发送完成后, 将数据按照请求的顺序发往处理器运算单元处.并输出对应的warp号码, pe使能, 以及读写完成信号.</p>
                </div>
                <h4 class="anchor-tag" id="41" name="41">3.2.2 指令CACHE</h4>
                <div class="p1">
                    <p id="42">指令cache<citation id="71" type="reference"><link href="15" rel="bibliography" /><sup>[<a class="sup">7</a>]</sup></citation>主要作用是提供处理器操作所需要的指令.该cache选择16路组相联的方式, 容量大小为8k字, 行大小为128个字, 采用lru替换算法.指令cache可以分为指令cache的存储体以及指令cache的控制器两部分, 存储体用来存储可提供处理器运行的指令以及标志位, 控制器则对整个cache进行控制.</p>
                </div>
                <div class="p1">
                    <p id="43">Cache存储矩阵包含16块指令存储体和16块指令标记 (tag) 存储体, 每一块都具有相同的结构, 分别对应16路中的每一路.其中指令存储体每块大小为2KB (分成4行, 每行有512个字节) , 总共为32KB.指令tag存储体每块分成4行, 每行有22位.访问地址为32位, 其中低9位表示行内偏移, 9-10位表示索引位, 选择对应行, 高21位表示tag标志位.</p>
                </div>
                <div class="p1">
                    <p id="44">Cache控制器采用三级流水线设计, 第一级流水线对地址进行解码, 根据解码地址将16路中对应行的tag和指令取出.第二级流水线通过比较tag位判断是否命中, 若命中, 将命中路数传至第三级流水线;若缺失, 向总线发送缺失请求, 暂停流水线, 等待cache填充.三级流水线主要根据命中情况选择将对应的指令输出至处理器.</p>
                </div>
                <h4 class="anchor-tag" id="45" name="45">3.2.3 数据CACHE</h4>
                <div class="p1">
                    <p id="46">数据cache<citation id="72" type="reference"><link href="15" rel="bibliography" /><sup>[<a class="sup">7</a>]</sup></citation>为一块只读的cache, 主要负责缓存处理器操作所需要的数据.该cache选择4路组相联的方式, 容量大小为32KB, 行大小为8个字, 采用lru、伪lru和lfu三种可配置式替换算法.其结构同样分为存储体和控制器两部分.</p>
                </div>
                <div class="p1">
                    <p id="47">数据cache的存储体与指令cache存储体类似, 由于采用4路组相联, 将存储矩阵设计为4块数据存储体和4块数据tag存储体, 并且各自拥有相同的结构.其中, 数据存储体每块大小为8KB (分成256行, 每行有32个字节) , 总共32KB.数据tag存储体每块分成256行, 每行有19位.访问地址为32位, 其中低5位表示行内偏移, 5～12位表示索引位, 选择对应行, 高19位表示tag标志位.</p>
                </div>
                <div class="p1">
                    <p id="48">控制器模块主要使用状态机完成, 命中时读取数据只需一个时钟, 该状态机有3个状态, 具体如下所示.</p>
                </div>
                <div class="p1">
                    <p id="49">IDLE:初始态.在该状态中进行cache的读命中判断, 如果命中, 则将对应的命中数据下发, 否则跳转至MISS状态.</p>
                </div>
                <div class="p1">
                    <p id="50">MISS:读缺失态.在本状态中, 更新替换算法, 同时向上级存储发出访存请求, 待总线应答后, 跳转至REPL状态.</p>
                </div>
                <div class="p1">
                    <p id="51">REPL:重装状态.该状态负责cache行的重新填装, 将上级存储返回的数据写入cache数据存储体, 并将处理器需要的数据下发, 然后返回初始态.</p>
                </div>
                <h4 class="anchor-tag" id="52" name="52">3.2.4 共享存储</h4>
                <div class="p1">
                    <p id="53">共享存储由普通可读可写RAM构成, 空间大小为4096*4Bytes.其主要负责64个线程的共享数据的保存和加载.由于本文所设计的处理器是基于SIMT架构的, 其各个线程间无法直接交换数据, 所以通过共享存储实现各个线程之间数据的交互, 并且共享存储的实现还可减少公用数据的传输或下发.</p>
                </div>
                <h3 id="54" name="54" class="anchor-tag">4 <b>仿真验证</b></h3>
                <h4 class="anchor-tag" id="55" name="55">4.1 <b>验证平台</b></h4>
                <div class="p1">
                    <p id="56">将本设计中的存储系统、另外的处理器控制系统、运算处理单元整合为完整的SIMT处理器, 然后使用基于FPGA的验证平台验证模块功能的正确性.FPGA采用Xilinx的Virtex UltraScale XCVU- 440, 互联总线采用2v2的AXI4总线, DW为异步转换核, 主要负责匹配DDR与处理器的速度.</p>
                </div>
                <div class="area_img" id="57">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_057.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图7 验证平台结构图" src="Detail/GetImg?filename=images/WXYJ201908016_057.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>7 <b>验证平台结构图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_057.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="58">在该验证平台中, 首先通过PC机将待测程序和待测数据写入DDR中, 并将处理器所需的初始配置信息发送至处理器的配置寄存器中.然后通过FPGA开发板上的按键启动处理器, 程序运行完成后将数据写回至DDR中, 通过PC机读取DDR中的数据检验结果是否正确.</p>
                </div>
                <h4 class="anchor-tag" id="59" name="59">4.2 <b>结果分析</b></h4>
                <div class="p1">
                    <p id="60">通过Vivado工具中的chipscope抓取测试程序验证过程中存储系统模块的部分波形, 如图8所示, 可以看到指令数据读取正确, 并且处理器运算结果也成功回写.</p>
                </div>
                <div class="area_img" id="61">
                                <a class="zoom-in" href="Detail/GetImg?filename=images/WXYJ201908016_061.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">
                                    <img alt="图8 存储系统波形图" src="Detail/GetImg?filename=images/WXYJ201908016_061.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
                                </a>
                                <p class="img_tit"><b>图</b>8 <b>存储系统波形图</b>  <a class="btn-zoomin" href="Detail/GetImg?filename=images/WXYJ201908016_061.jpg&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!"></a><a class="downimg">&nbsp;&nbsp;下载原图</a></p>
                            <p class="img_tit"></p>

                </div>
                <div class="p1">
                    <p id="62">在验证过程中所需的测试程序与测试数据均根据SIMT处理器指令集手动编写, 有卷积、矩阵乘、解线性方程、bresenham画线等十几个测试程序.经过一系列充分的测试, 该设计的硬件电路满足处理器所需功能且满足时序要求, 所有的测试程序均可正确执行.</p>
                </div>
                <h3 id="63" name="63" class="anchor-tag">5 <b>结束语</b></h3>
                <div class="p1">
                    <p id="64">本文完成了应用于机器学习的SIMT处理器存储系统的硬件电路设计, 同时通过搭建基于FPGA的验证平台, 对整个电路的功能进行了全面的功能验证, 并且在FPGA上综合频率达285MHz.验证结果表明, 本文所讨论的存储系统满足设计需求, 具有较高的性能.</p>
                </div>

        <!--brief end-->
        
        <!--conten left  end-->
        <!--增强附件-->
        

        <!--reference start-->
            <div class="reference anchor-tag" id="a_bibliography">
                    <h3>参考文献</h3>
                                        <p id="3">
                            <a id="bibliography_1" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1016187071.nh&amp;v=MDcwNjhaZVZ1RnlublZML0pWRjI2R0xLd0dkSExycEViUElRS0RIODR2UjRUNmo1NE8zenFxQnRHRnJDVVJMT2U=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[1]</b> 于洋.GPGPU下机器学习相关算法的高性能实现与研究[D].天津:天津大学, 2014.
                            </a>
                        </p>
                        <p id="5">
                            <a id="bibliography_2" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=DZJY201311027&amp;v=MTYwMjU3RzRIOUxOcm85SFk0UUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KSVRmQmQ=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[2]</b> 蒲林, 李涛, 易学渊, 等.多态并行处理器中的SIMD控制器设计与实现[J].电子技术应用, 2013, 39 (11) :53-55.
                            </a>
                        </p>
                        <p id="7">
                            <a id="bibliography_3" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1014002643.nh&amp;v=MDY4Nzh0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVkYyNkdyTzRITmZJckpFYlBJUUtESDg0dlI0VDZqNTRPM3pxcUI=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[3]</b> 徐元旭.SIMT线程调度模型分析及优化[D].哈尔滨:哈尔滨工业大学, 2013.
                            </a>
                        </p>
                        <p id="9">
                            <a id="bibliography_4" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CDFD&amp;filename=2006108358.nh&amp;v=MTI0OTJwNUViUElRS0RIODR2UjRUNmo1NE8zenFxQnRHRnJDVVJMT2VaZVZ1RnlublZML0pWMTI3R0xLNEZ0TEo=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[4]</b> 郇丹丹.高性能存储系统研究[D].北京:中国科学院计算技术研究所, 2006.
                            </a>
                        </p>
                        <p id="11">
                            <a id="bibliography_5" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=2008054978.nh&amp;v=MTYyNTN5bm5WTC9KVjEyN0ZyTzlHdGpMcDVFYlBJUUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUY=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[5]</b> 韩伟.图形处理芯片的研究与设计验证[D].上海:上海交通大学, 2008.
                            </a>
                        </p>
                        <p id="13">
                            <a id="bibliography_6" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201401007&amp;v=Mjg2NTE0TzN6cXFCdEdGckNVUkxPZVplVnVGeW5uVkwvSk1qWFNaTEc0SDlYTXJvOUZZNFFLREg4NHZSNFQ2ajU=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[6]</b> 徐元旭, 张超, 杨兵, 等.一种易实现的SIMT调度模型分析[J].微电子学与计算机, 2014, 31 (01) :25-28.
                            </a>
                        </p>
                        <p id="15">
                            <a id="bibliography_7" target="_blank" href="/kcms/detail/detail.aspx?dbcode=CMFD&amp;filename=1015025970.nh&amp;v=MDgwMTh0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KVkYyNkc3TzZHOWpMcjVFYlBJUUtESDg0dlI0VDZqNTRPM3pxcUI=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">

                                <b>[7]</b> 盛春伟.基于SPARCV8的Cache子系统优化设计技术研究[D].哈尔滨:哈尔滨工业大学, 2011.
                            </a>
                        </p>
            </div>
        <!--reference end-->
        <!--footnote start-->
        <!--footnote end-->



    </div>

        <input id="fileid" type="hidden" value="WXYJ201908016" />
        <input id="dpi" type="hidden" value="800" />
    </div>

<script>
var _hmt = _hmt || [];
(function() {
  var hm = document.createElement("script");
  hm.src = "https://hm.baidu.com/hm.js?6e967eb120601ea41b9d312166416aa6";
  var s = document.getElementsByTagName("script")[0];
  s.parentNode.insertBefore(hm, s);
})();
</script>

    


<input id="hid_uid" name="hid_uid" type="hidden" value="WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!" />
<input id="hid_kLogin_headerUrl" name="hid_kLogin_headerUrl" type="hidden" value="/KLogin/Request/GetKHeader.ashx%3Fcallback%3D%3F" />
<input id="hid_kLogin_footerUrl" name="hid_kLogin_footerUrl" type="hidden" value="/KLogin/Request/GetKFooter.ashx%3Fcallback%3D%3F" />
<div class="btn-link" style="display: none"><a target="_blank" href="/kcms/detail/detail.aspx?dbcode=CJFD&amp;filename=WXYJ201908016&amp;v=MTMxNDVMRzRIOWpNcDQ5RVlvUUtESDg0dlI0VDZqNTRPM3pxcUJ0R0ZyQ1VSTE9lWmVWdUZ5bm5WTC9KTWpYU1o=&amp;uid=WEEvREcwSlJHSldRa1Fhb09jT0lPUUo3bEY4T2FiTmZaMW5CaDlzTGhwUT0=$9A4hF_YAuvQ5obgVAqNKPCYcEjKensW4IQMovwHtwkF4VYPoHbKxJw!!">知网节</a></div>
<div class="popflow" id="popupTips" style="display: none;">
    <div class="popflowArr"></div>
    <div class="popflowCot">
        <div class="hd"><a href="javascript:void(0);" onclick="$('#popupTips').hide();$('#popupmsg').html('')" class="close">X</a></div>
        <div class="bd">
            <p class="mes" id="popupmsg" name="popupmsg"></p>
          
        </div>
    </div>
</div>
<input type="hidden" id="myexport" value="//kns.cnki.net" />

<input type="hidden" id="KPCAPIPATH" value="//ishufang.cnki.net" />
<input type="hidden" id="CitedTimes" value="" />
<div class="link" id="GLSearch" style="display: none;">
    <i class="icon-trangle"></i>
    <div class="inner">
        <a class="icon" id="copytext">复制</a>
        <a class="icon" target="_blank" onclick="searchCRFD(this)">工具书搜索</a>
    </div>
</div>




<input id="hidVirtualPath" name="hidVirtualPath" type="hidden" value="/kxreader" />
<script src="/kxreader/bundles/detail?v=-ULdk-c6FkZHtJA2KAXPgHnyA8mtgyPnBde_C2VZ2BY1"></script>

<script src="/kxreader/Scripts/layer.min.js" type="text/javascript"></script>

<div id="footerBox" class="rootw footer">
</div>
<script>
    if (typeof FlushLogin == 'function') {
        FlushLogin();
    }
    modifyEcpHeader(true);
</script>

<!--图片放大功能 start-->
<script src="/kxreader/bundles/imagebox?v=W4phPu9SNkGcuPeJclikuVE3PpRyIW_gnfjm_19nynI1"></script>

<script type="text/javascript">
    $(function () {
        var j = $.noConflict();
        j(function () {
            j(".zoom-in,.btn-zoomin").imgbox({
                'alignment': 'center',
                'allowMultiple': false,
                'overlayShow': true
            });
        })
    });
</script>
<!--图片放大功能 end-->
<div class="fixedbar">
    <div class="backtop hiddenV" id="backtop">
        <a id="backTopSide" href="javascript:scroll(0,0);" title=""></a>
    </div>
</div>
<script type="text/javascript" src="/kxreader/Scripts/MathJax-2.6-latest/MathJax.js?config=MML_HTMLorMML-full"></script>

</body>
</html>
