#ifndef _ALPS_B_CLOCK_REG_H_
#define _ALPS_B_CLOCK_REG_H_

#include "alps_hardware.h"

#define REG_CLKGEN_SEL_300M       	(REL_REGBASE_CLKGEN + 0x0)
#define REG_CLKGEN_SEL_400M       	(REL_REGBASE_CLKGEN + 0x4)
#define REG_CLKGEN_READY_50M      	(REL_REGBASE_CLKGEN + 0x8)
#define REG_CLKGEN_READY_PLL      	(REL_REGBASE_CLKGEN + 0xC)
#define REG_CLKGEN_DIV_AHB        	(REL_REGBASE_CLKGEN + 0x10)
#define REG_CLKGEN_DIV_CPU        	(REL_REGBASE_CLKGEN + 0x14)
#define REG_CLKGEN_DIV_CAN_0      	(REL_REGBASE_CLKGEN + 0x18)
#define REG_CLKGEN_DIV_CAN_1      	(REL_REGBASE_CLKGEN + 0x1C)
#define REG_CLKGEN_ENA_FLASH_CTRL 	(REL_REGBASE_CLKGEN + 0x20)
#define REG_CLKGEN_ENA_BB         	(REL_REGBASE_CLKGEN + 0x24)
#define REG_CLKGEN_ENA_UART_0     	(REL_REGBASE_CLKGEN + 0x28)
#define REG_CLKGEN_ENA_UART_1     	(REL_REGBASE_CLKGEN + 0x2C)
#define REG_CLKGEN_ENA_I2C        	(REL_REGBASE_CLKGEN + 0x30)
#define REG_CLKGEN_ENA_SPI_M0     	(REL_REGBASE_CLKGEN + 0x34)
#define REG_CLKGEN_ENA_SPI_M1     	(REL_REGBASE_CLKGEN + 0x38)
#define REG_CLKGEN_ENA_SPI_S      	(REL_REGBASE_CLKGEN + 0x3C)
#define REG_CLKGEN_ENA_QSPI       	(REL_REGBASE_CLKGEN + 0x40)
#define REG_CLKGEN_ENA_GPIO       	(REL_REGBASE_CLKGEN + 0x44)
#define REG_CLKGEN_ENA_CAN_0      	(REL_REGBASE_CLKGEN + 0x48)
#define REG_CLKGEN_ENA_CAN_1      	(REL_REGBASE_CLKGEN + 0x4C)
#define REG_CLKGEN_ENA_DAC_OUT    	(REL_REGBASE_CLKGEN + 0x50)
#define REG_CLKGEN_ENA_GPIO_OUT   	(REL_REGBASE_CLKGEN + 0x54)
#define REG_CLKGEN_DIV_APB        	(REL_REGBASE_CLKGEN + 0x8C)
#define REG_CLKGEN_DIV_APB_REF      	(REL_REGBASE_CLKGEN + 0x90)
#define REG_CLKGEN_ENA_ROM   		(REL_REGBASE_CLKGEN + 0x94)
#define REG_CLKGEN_ENA_RAM   		(REL_REGBASE_CLKGEN + 0x98)
#define REG_CLKGEN_ENA_CRC   		(REL_REGBASE_CLKGEN + 0x9C)
#define REG_CLKGEN_ENA_TIMER   		(REL_REGBASE_CLKGEN + 0xA4)
#define REG_CLKGEN_ENA_DMU   		(REL_REGBASE_CLKGEN + 0xAC)
#define REG_CLKGEN_DIV_MEM        	(REL_REGBASE_CLKGEN + 0xB4)
#define REG_CLKGEN_ENA_PWM  	 	(REL_REGBASE_CLKGEN + 0xBC)

#define REG_CLKGEN_RSTN_FLASH_CTRL	(REL_REGBASE_CLKGEN + 0x58)
#define REG_CLKGEN_RSTN_BB        	(REL_REGBASE_CLKGEN + 0x5C)
#define REG_CLKGEN_RSTN_UART_0    	(REL_REGBASE_CLKGEN + 0x60)
#define REG_CLKGEN_RSTN_UART_1    	(REL_REGBASE_CLKGEN + 0x64)
#define REG_CLKGEN_RSTN_I2C       	(REL_REGBASE_CLKGEN + 0x68)
#define REG_CLKGEN_RSTN_SPI_M0    	(REL_REGBASE_CLKGEN + 0x6C)
#define REG_CLKGEN_RSTN_SPI_M1    	(REL_REGBASE_CLKGEN + 0x70)
#define REG_CLKGEN_RSTN_SPI_S     	(REL_REGBASE_CLKGEN + 0x74)
#define REG_CLKGEN_RSTN_QSPI      	(REL_REGBASE_CLKGEN + 0x78)
#define REG_CLKGEN_RSTN_GPIO      	(REL_REGBASE_CLKGEN + 0x7C)
#define REG_CLKGEN_RSTN_CAN_0     	(REL_REGBASE_CLKGEN + 0x80)
#define REG_CLKGEN_RSTN_CAN_1     	(REL_REGBASE_CLKGEN + 0x84)
#define REG_CLKGEN_RSTN_DMA     	(REL_REGBASE_CLKGEN + 0x88)
#define REG_CLKGEN_RSTN_CRC     	(REL_REGBASE_CLKGEN + 0xA0)
#define REG_CLKGEN_RSTN_TIMER    	(REL_REGBASE_CLKGEN + 0xA8)
#define REG_CLKGEN_RSTN_DMU    		(REL_REGBASE_CLKGEN + 0xB0)
#define REG_CLKGEN_RSTN_PWM    		(REL_REGBASE_CLKGEN + 0xB8)
#endif
