|follower
clk => clk.IN1
RST_n => rst_n.ACLR
RST_n => rst_ff_n.ACLR
next_ch => next_ch_FF1.DATAIN
led[0] <= led[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[1] <= led[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[2] <= led[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[3] <= led[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[4] <= led[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[5] <= led[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[6] <= led[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led[7] <= led[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
a2d_SS_n <= A2D_intf:iA2D.a2d_SS_n
SCLK <= A2D_intf:iA2D.SCLK
MISO => MISO.IN1
MOSI <= A2D_intf:iA2D.MOSI
rev_rht <= <GND>
rev_lft <= <GND>
fwd_rht <= <GND>
fwd_lft <= <GND>
IR_in_en <= IR_enables.DB_MAX_OUTPUT_PORT_TYPE
IR_mid_en <= Decoder3.DB_MAX_OUTPUT_PORT_TYPE
IR_out_en <= Decoder3.DB_MAX_OUTPUT_PORT_TYPE
in_transit <= <GND>
OK2Move => ~NO_FANOUT~
buzz <= <GND>
buzz_n <= <GND>
BC => ~NO_FANOUT~
TX <= <GND>
RX => ~NO_FANOUT~


|follower|A2D_intf:iA2D
clk => clk.IN1
rst_n => rst_n.IN1
strt_cnv => strt_cnv.IN1
cnv_cmplt <= SPI_mstr16:iSPI.done
chnnl[0] => cmd[11].IN1
chnnl[1] => cmd[12].IN1
chnnl[2] => cmd[13].IN1
res[0] <= SPI_mstr16:iSPI.rd_data
res[1] <= SPI_mstr16:iSPI.rd_data
res[2] <= SPI_mstr16:iSPI.rd_data
res[3] <= SPI_mstr16:iSPI.rd_data
res[4] <= SPI_mstr16:iSPI.rd_data
res[5] <= SPI_mstr16:iSPI.rd_data
res[6] <= SPI_mstr16:iSPI.rd_data
res[7] <= SPI_mstr16:iSPI.rd_data
res[8] <= SPI_mstr16:iSPI.rd_data
res[9] <= SPI_mstr16:iSPI.rd_data
res[10] <= SPI_mstr16:iSPI.rd_data
res[11] <= SPI_mstr16:iSPI.rd_data
a2d_SS_n <= SPI_mstr16:iSPI.SS_n
SCLK <= SPI_mstr16:iSPI.SCLK
MOSI <= SPI_mstr16:iSPI.MOSI
MISO => MISO.IN1


|follower|A2D_intf:iA2D|SPI_mstr16:iSPI
clk => firstTime.CLK
clk => finished.CLK
clk => shift_reg_tx[0].CLK
clk => shift_reg_tx[1].CLK
clk => shift_reg_tx[2].CLK
clk => shift_reg_tx[3].CLK
clk => shift_reg_tx[4].CLK
clk => shift_reg_tx[5].CLK
clk => shift_reg_tx[6].CLK
clk => shift_reg_tx[7].CLK
clk => shift_reg_tx[8].CLK
clk => shift_reg_tx[9].CLK
clk => shift_reg_tx[10].CLK
clk => shift_reg_tx[11].CLK
clk => shift_reg_tx[12].CLK
clk => shift_reg_tx[13].CLK
clk => shift_reg_tx[14].CLK
clk => shift_reg_tx[15].CLK
clk => rd_data[0]~reg0.CLK
clk => rd_data[1]~reg0.CLK
clk => rd_data[2]~reg0.CLK
clk => rd_data[3]~reg0.CLK
clk => rd_data[4]~reg0.CLK
clk => rd_data[5]~reg0.CLK
clk => rd_data[6]~reg0.CLK
clk => rd_data[7]~reg0.CLK
clk => rd_data[8]~reg0.CLK
clk => rd_data[9]~reg0.CLK
clk => rd_data[10]~reg0.CLK
clk => rd_data[11]~reg0.CLK
clk => rd_data[12]~reg0.CLK
clk => rd_data[13]~reg0.CLK
clk => rd_data[14]~reg0.CLK
clk => rd_data[15]~reg0.CLK
clk => bit_count[0].CLK
clk => bit_count[1].CLK
clk => bit_count[2].CLK
clk => bit_count[3].CLK
clk => bit_count[4].CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
clk => count[3].CLK
clk => count[4].CLK
clk => state~1.DATAIN
rst_n => rd_data[0]~reg0.ACLR
rst_n => rd_data[1]~reg0.ACLR
rst_n => rd_data[2]~reg0.ACLR
rst_n => rd_data[3]~reg0.ACLR
rst_n => rd_data[4]~reg0.ACLR
rst_n => rd_data[5]~reg0.ACLR
rst_n => rd_data[6]~reg0.ACLR
rst_n => rd_data[7]~reg0.ACLR
rst_n => rd_data[8]~reg0.ACLR
rst_n => rd_data[9]~reg0.ACLR
rst_n => rd_data[10]~reg0.ACLR
rst_n => rd_data[11]~reg0.ACLR
rst_n => rd_data[12]~reg0.ACLR
rst_n => rd_data[13]~reg0.ACLR
rst_n => rd_data[14]~reg0.ACLR
rst_n => rd_data[15]~reg0.ACLR
rst_n => shift_reg_tx[0].ACLR
rst_n => shift_reg_tx[1].ACLR
rst_n => shift_reg_tx[2].ACLR
rst_n => shift_reg_tx[3].ACLR
rst_n => shift_reg_tx[4].ACLR
rst_n => shift_reg_tx[5].ACLR
rst_n => shift_reg_tx[6].ACLR
rst_n => shift_reg_tx[7].ACLR
rst_n => shift_reg_tx[8].ACLR
rst_n => shift_reg_tx[9].ACLR
rst_n => shift_reg_tx[10].ACLR
rst_n => shift_reg_tx[11].ACLR
rst_n => shift_reg_tx[12].ACLR
rst_n => shift_reg_tx[13].ACLR
rst_n => shift_reg_tx[14].ACLR
rst_n => shift_reg_tx[15].ACLR
rst_n => firstTime.PRESET
rst_n => finished.ACLR
rst_n => state~3.DATAIN
MISO => rd_data[0]~reg0.DATAIN
wrt => initialize.DATAA
wrt => set_firstTime.DATAA
wrt => SS_n.DATAA
cmd[0] => shift_reg_tx.DATAB
cmd[1] => shift_reg_tx.DATAB
cmd[2] => shift_reg_tx.DATAB
cmd[3] => shift_reg_tx.DATAB
cmd[4] => shift_reg_tx.DATAB
cmd[5] => shift_reg_tx.DATAB
cmd[6] => shift_reg_tx.DATAB
cmd[7] => shift_reg_tx.DATAB
cmd[8] => shift_reg_tx.DATAB
cmd[9] => shift_reg_tx.DATAB
cmd[10] => shift_reg_tx.DATAB
cmd[11] => shift_reg_tx.DATAB
cmd[12] => shift_reg_tx.DATAB
cmd[13] => shift_reg_tx.DATAB
cmd[14] => shift_reg_tx.DATAB
cmd[15] => shift_reg_tx.DATAB
rd_data[0] <= rd_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[1] <= rd_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[2] <= rd_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[3] <= rd_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[4] <= rd_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[5] <= rd_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[6] <= rd_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[7] <= rd_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[8] <= rd_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[9] <= rd_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[10] <= rd_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[11] <= rd_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[12] <= rd_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[13] <= rd_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[14] <= rd_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[15] <= rd_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SS_n <= Selector4.DB_MAX_OUTPUT_PORT_TYPE
SCLK <= count[4].DB_MAX_OUTPUT_PORT_TYPE
MOSI <= MOSI.DB_MAX_OUTPUT_PORT_TYPE
done <= done.DB_MAX_OUTPUT_PORT_TYPE


