module exp5(
	input clk,
	input [1:0]RA,
	input wr,
	input rd,
	input [1:0]M,
	input clr,
	input [7:0] DATA_INPUT,
//	output reg[7:0] R0,
//	output reg[7:0] R1,
//	output reg[7:0] R2,
//	output reg[7:0] R3,
	output reg [7:0] R[3],
	output reg[7:0] PC
);
	always@(negedge clk or posedge clr)
	begin
		if(clr)
		begin
			PC<=8'h00;
		end
		else if(!clk)
		begin
			case(M)
				2'b00:PC<=PC+1;
				2'b01:PC<=PC-1;
				2'b10:PC<=DATA_INPUT;
				default:PC<=PC+1;
			endcase
//			case(RA)
//				2'b00:
		end
	end
endmodule
