// dWD_Mem, dADR_Mem, cMW_Mem, dWD_Reg, dADR_Reg, cMW_Reg
00000000_00000000_0_00000000_00000000_0 // Instr cache miss
00000000_00000000_0_00000000_00000000_0 // Instr cache miss
00000000_00000000_0_00000000_00000000_0 // Instr cache miss
00000000_00000000_0_00000000_00000000_0
00000000_00000000_0_00000000_00000000_0 
00000000_00000000_0_00000000_00000000_0 
00000000_00000200_0_00000000_00000000_0 // Data cache miss, Instr cache miss
00000000_00000200_0_00000000_00000000_0 // Data cache miss, Instr cache miss
00000000_00000200_0_00000000_00000000_0 // Data cache miss, Instr cache miss
00000000_00000200_0_00000000_00000000_0
00000000_00000204_0_0000000f_00000010_1 
00000000_00000208_0_00000001_00000011_1 
00000000_00000008_0_ffffffff_00000012_1 
00000000_00000000_0_00000008_00000013_1 // Instr cache miss, Bubbles due to IM miss
00000000_00000000_0_00000000_00000000_0 // Instr cache miss, Bubbles due to IM miss
00000000_00000000_0_00000000_00000000_0 // Instr cache miss, Bubbles due to IM miss
00000001_00000002_0_00000000_00000000_0
00000008_0000000C_0_00000002_00000011_1 
00000002_0000020C_1_0000000C_00000013_1 
00000002_00000000_0_0000020C_00000011_0 
00000000_00000000_0_00000000_00000014_1 // Bubbles due to IM miss
00000000_00000000_0_00000000_00000000_0 // Bubbles due to IM miss
00000000_00000000_0_00000000_00000000_0 // Bubbles due to IM miss
00000000_00000000_0_00000000_00000000_0 
00000000_00000000_0_00000000_00000000_0 //reg=beq
00000002_00000004_0_00000000_00000000_0 
0000000C_00000010_0_00000004_00000011_1 
00000004_00000210_1_00000010_00000013_1 // Data cache miss
00000004_00000210_1_00000000_00000000_0 // Data cache miss
00000004_00000210_1_00000000_00000000_0 // Data cache miss
00000004_00000210_1_00000000_00000000_0 
00000004_00000000_0_00000210_00000011_0 
00000000_00000000_0_00000000_00000014_1 
00000000_00000000_0_00000000_00000000_0 
00000000_00000000_0_00000000_00000000_0 //reg=beq
00000004_00000008_0_00000000_00000000_0 
00000010_00000014_0_00000008_00000011_1 
00000008_00000214_1_00000014_00000013_1 
00000008_00000000_0_00000214_00000011_0 
00000000_00000000_0_00000000_00000014_1 
00000000_00000000_0_00000000_00000000_0 
00000000_00000000_0_00000000_00000000_0 //reg=beq
00000008_00000010_0_00000000_00000000_0 
00000014_00000018_0_00000010_00000011_1 
00000010_00000218_1_00000018_00000013_1 
00000010_00000001_0_00000218_00000011_0 
00000000_00000000_0_00000001_00000014_1 
00000000_00000001_0_00000000_00000000_0 
00000000_00000000_0_00000001_00000000_0 //reg=beq(NO)
00000000_00000000_0_00000000_00000000_0 //reg=jump
00000018_00000008_0_00000000_00000000_0 
00000010_00000020_0_00000008_00000013_1 
00000008_0000000C_0_00000020_00000011_1 
00000020_0000020C_1_0000000C_00000013_1 
00000020_00000001_0_0000020C_00000011_0 
00000000_00000000_0_00000001_00000014_1 
00000000_00000001_0_00000000_00000000_0 
00000000_00000000_0_00000001_00000000_0 //reg=beq(NO)
00000000_00000000_0_00000000_00000000_0 //reg=jump
0000000c_00000008_0_00000000_00000000_0 
00000020_00000040_0_00000008_00000013_1 
00000008_0000000C_0_00000040_00000011_1 
00000040_0000020C_1_0000000C_00000013_1 
00000040_00000001_0_0000020C_00000011_0 
00000000_00000000_0_00000001_00000014_1 
00000000_00000001_0_00000000_00000000_0 
00000000_00000000_0_00000001_00000000_0 //reg=beq(NO)
00000000_00000000_0_00000000_00000000_0 //reg=jump