module adr(
            input fetch,
            input[12:0] ir_addr,
            input[12:0] pc_addr,
            output[12:0] addr);
addr, fetch, ir_addr, pc_addr);
  
  assign addr = fetch ? pc_addr : ir_addr;
  
endmodule