+ 每芯片的价格 = 每晶圆的价格 / (每晶圆的芯片数 * 成品率)
+ 每晶圆的芯片数 = 晶圆面积 / 芯片面积
+ 成品率 = 1 / (1 + (单位面积的瑕疵数 * 芯片面积 / 2))^2
+ 1GHz = 10^9Hz, 1ps = 10^(-12)s
+ 改进后的执行时间 = 受改进影响的执行时间 / 改进量 + 不受影响的执行时间
+ MIPS = 指令数 / (执行时间 * 10^6)
+ 分支和跳转指令中的立即数是字（都是用PC+4参与运算），读写指令中的立即数是字节
+ 分支指令中的立即数为有符号数，因此范围为正负2^15 words，操作数先符号位扩展到30位，再左移两位，再与PC+4相加，得到一个32位数
+ 跳转指令的操作数是无符号数，直接左移两位然后与PC+4的高4位合并成32位
+ 大端法：低地址→高地址（高位→低位），即按照我们平时的表示方法
+ P71寄存器名称对应号表
+ 原子操作，参见第二章note和课后某道习题
+ P133 IEEE浮点数分析表
+ 第三章看以下ch3里的几张图
+ 浮点数加法步骤：将指数拉成一样的（小阶向大阶看齐，即指数较小的拉成与较大的相同的）；相加；将答案转成标准形式；舍入；
+ 多周期看一下ch4 multi里的几张图
+ P174 图4-12的ALUOp和funct码对应表记一下
+ 单周期中的重要控制信号P176
+ 流水线三大冒险：结构冒险、数据冒险、控制冒险
+ 流水线控制信号在ID级产生，冒险检测单元工作在ID级，旁路检测工作在EX和MEM级
+ P209 最下面的旁路信号表记一下
+ 判断旁路时永远先判断EX级旁路再判断MEM级旁路
+ 旋转延时（rotational latency）：平均旋转延时 = 0.5 / 转速
+ 计算cache性能例题P271， P278
+ AMAT = 命中时间 + 缺失率 * 缺失代价； 可用性 = MTTF / (MTTF + MTTR)
+ 汉明码例题P286
+ cache中tag和index相同则命中，但是index必须不变，如果同一个index的tag发生变化，则会被覆盖
+ cache访问时间是 缺失时间（如果缺失）+ 访问时间


# 课后题答案疑问
+ 2.9， 答非所问
+ 2.10，前面少了一步，A[1] = &A
+ 2.19，第一问，答案只左移4位（已解决，题目是4），但应该44 mod 32 = 12位；第二问，进行符号扩展（已解决，是0扩展）；
+ 2.20，可以只用五步
+ 2.26，第三题5*N + 2，slt和beq最后还要执行
+ 2.28，算出来1+15*10+2=153
+ 2.29，MemArray[i]
+ 2.35，为什么能最后不用jr $ra?
+ 2.36，我觉得一个都不知道，因为func里可能还调用了其他东西，所以这些都可能改变
+ 2.47，后两题算的和答案都不一样
+ 4.1.1， RFWr为1，MemWr为0，RegMux为0
+ 4.1.3，RFWr算output port？为什么sign-extend不算output没有用到的功能单元？
+ 4.2.2&4.2.3，为什么RF不需要增加一个input和一个output读取Rd的内容，为什么不需要增加一个ALUMux选择rt和rd的内容？
+ 4.8.6，beq为什么在多周期有四个周期？应该是没有MEM和WB
+ 4.15，为啥预测错误插入三个nop
+ 5.4.1，不知道啥意思
+ 5.5.2，为什么不是空间局限性？