============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Nov 23 2019  01:36:21 pm
  Module:                 dsc_serial_mul_DATA_WIDTH8_NUM_INPUTS4
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

               Instance                 Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------------------
dsc_serial_mul_DATA_WIDTH8_NUM_INPUTS4    463       1780         0        1780    <none> (D) 
  stoch2bin                               159        717         0         717    <none> (D) 
    inc_add_34_25_1                        31        145         0         145    <none> (D) 
  genblk1[3].genblk1.sng                   76        266         0         266    <none> (D) 
    ctr                                    43        194         0         194    <none> (D) 
  genblk1[2].genblk1.sng                   75        263         0         263    <none> (D) 
    ctr                                    42        192         0         192    <none> (D) 
  genblk1[1].genblk1.sng                   75        263         0         263    <none> (D) 
    ctr                                    42        192         0         192    <none> (D) 
  genblk1[0].genblk1.sng                   75        263         0         263    <none> (D) 
    ctr                                    42        192         0         192    <none> (D) 

 (D) = wireload is default in technology library
