TimeQuest Timing Analyzer report for RESDMAC
Wed Dec 28 22:14:01 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'SCLK'
 11. Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 12. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 13. Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 14. Slow Model Setup: 'LLW'
 15. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 16. Slow Model Setup: 'LHW'
 17. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 18. Slow Model Setup: 'ADDR[2]'
 19. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 20. Slow Model Hold: 'SCLK'
 21. Slow Model Hold: 'ADDR[2]'
 22. Slow Model Hold: 'LHW'
 23. Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 24. Slow Model Hold: 'LLW'
 25. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 26. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 27. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 28. Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 29. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 30. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 31. Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 32. Slow Model Recovery: 'SCLK'
 33. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 34. Slow Model Recovery: 'ADDR[2]'
 35. Slow Model Removal: 'ADDR[2]'
 36. Slow Model Removal: 'SCLK'
 37. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 38. Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 39. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 40. Slow Model Minimum Pulse Width: 'SCLK'
 41. Slow Model Minimum Pulse Width: 'ADDR[2]'
 42. Slow Model Minimum Pulse Width: 'LHW'
 43. Slow Model Minimum Pulse Width: 'LLW'
 44. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
 45. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
 46. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 47. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
 48. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
 49. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
 50. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 51. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 52. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 53. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
 54. Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast Model Setup Summary
 66. Fast Model Hold Summary
 67. Fast Model Recovery Summary
 68. Fast Model Removal Summary
 69. Fast Model Minimum Pulse Width Summary
 70. Fast Model Setup: 'SCLK'
 71. Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 72. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 73. Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 74. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 75. Fast Model Setup: 'LLW'
 76. Fast Model Setup: 'ADDR[2]'
 77. Fast Model Setup: 'LHW'
 78. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 79. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 80. Fast Model Hold: 'SCLK'
 81. Fast Model Hold: 'ADDR[2]'
 82. Fast Model Hold: 'LHW'
 83. Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 84. Fast Model Hold: 'LLW'
 85. Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 86. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 87. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 88. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 89. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 90. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 91. Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 92. Fast Model Recovery: 'SCLK'
 93. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 94. Fast Model Recovery: 'ADDR[2]'
 95. Fast Model Removal: 'ADDR[2]'
 96. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 97. Fast Model Removal: 'SCLK'
 98. Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 99. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
100. Fast Model Minimum Pulse Width: 'SCLK'
101. Fast Model Minimum Pulse Width: 'ADDR[2]'
102. Fast Model Minimum Pulse Width: 'LHW'
103. Fast Model Minimum Pulse Width: 'LLW'
104. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
105. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
106. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
107. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
108. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
109. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
110. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
111. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
112. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
113. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
114. Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
115. Setup Times
116. Hold Times
117. Clock to Output Times
118. Minimum Clock to Output Times
119. Propagation Delay
120. Minimum Propagation Delay
121. Output Enable Times
122. Minimum Output Enable Times
123. Output Disable Times
124. Minimum Output Disable Times
125. Multicorner Timing Analysis Summary
126. Setup Times
127. Hold Times
128. Clock to Output Times
129. Minimum Clock to Output Times
130. Progagation Delay
131. Minimum Progagation Delay
132. Setup Transfers
133. Hold Transfers
134. Recovery Transfers
135. Removal Transfers
136. Report TCCS
137. Report RSKM
138. Unconstrained Paths
139. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; ADDR[2]                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADDR[2] }                                                               ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|DECFIFO }                                               ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNI }                                                 ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNO }                                                 ;
; CPU_SM:u_CPU_SM|PAS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PAS }                                                   ;
; CPU_SM:u_CPU_SM|PDS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PDS }                                                   ;
; LHW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LHW }                                                                   ;
; LLW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LLW }                                                                   ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] } ;
; SCLK                                                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                                                  ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|INCBO_o }                                             ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|nLS2CPU }                                             ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RDFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RIFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|STATE[0] }                                            ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                   ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
; 72.36 MHz   ; 72.36 MHz       ; SCLK                      ;                                                               ;
; 350.14 MHz  ; 350.14 MHz      ; CPU_SM:u_CPU_SM|DECFIFO   ;                                                               ;
; 503.02 MHz  ; 360.1 MHz       ; ADDR[2]                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 666.22 MHz  ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNI     ; limit due to high minimum pulse width violation (tch)         ;
; 693.48 MHz  ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNO     ; limit due to high minimum pulse width violation (tch)         ;
; 1201.92 MHz ; 402.58 MHz      ; SCSI_SM:u_SCSI_SM|INCBO_o ; limit due to high minimum pulse width violation (tch)         ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -9.664 ; -277.585      ;
; CPU_SM:u_CPU_SM|PAS       ; -4.739 ; -124.679      ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.224 ; -3.224        ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -2.880 ; -12.964       ;
; LLW                       ; -2.649 ; -243.001      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -1.910 ; -13.369       ;
; LHW                       ; -0.514 ; -4.649        ;
; CPU_SM:u_CPU_SM|INCNI     ; -0.501 ; -0.577        ;
; ADDR[2]                   ; -0.494 ; -0.494        ;
; CPU_SM:u_CPU_SM|INCNO     ; -0.442 ; -0.859        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -3.998 ; -31.013       ;
; ADDR[2]                   ; -2.960 ; -2.960        ;
; LHW                       ; -1.787 ; -113.686      ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.884 ; -0.884        ;
; LLW                       ; -0.554 ; -7.105        ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.499  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.499  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.499  ; 0.000         ;
; CPU_SM:u_CPU_SM|PAS       ; 0.876  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.030  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -3.680 ; -3.680        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -2.603 ; -2.603        ;
; SCLK                                                                  ; -2.203 ; -13.432       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.690 ; -0.690        ;
; ADDR[2]                                                               ; -0.246 ; -0.246        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.521 ; -0.631        ;
; SCLK                                                                  ; -0.099 ; -0.396        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.924  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 2.837  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 4.414  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.941 ; -86.529       ;
; ADDR[2]                                                               ; -1.777 ; -18.101       ;
; LHW                                                                   ; -0.742 ; -189.952      ;
; LLW                                                                   ; -0.742 ; -189.952      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.742 ; -47.488       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.742 ; -23.744       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.742 ; -11.872       ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.742 ; -7.420        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.742 ; -4.452        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.742 ; -4.452        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.742 ; -2.968        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.742 ; -1.484        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.742 ; -1.484        ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCLK'                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.664 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.237     ; 8.467      ;
; -9.633 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.846     ; 7.827      ;
; -9.518 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.724     ; 7.834      ;
; -9.487 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.333     ; 7.194      ;
; -9.335 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.718     ; 7.657      ;
; -9.304 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.327     ; 7.017      ;
; -8.845 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.724     ; 7.161      ;
; -8.814 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.333     ; 6.521      ;
; -8.532 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.411     ; 7.161      ;
; -8.482 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.724     ; 6.798      ;
; -8.451 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.333     ; 6.158      ;
; -8.417 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 0.500        ; -2.547     ; 6.410      ;
; -8.340 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.481      ; 9.861      ;
; -8.232 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 0.500        ; -3.034     ; 5.738      ;
; -8.207 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.487      ; 9.734      ;
; -8.170 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.481      ; 9.691      ;
; -8.150 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.487      ; 9.677      ;
; -8.124 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -2.716     ; 6.448      ;
; -8.093 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -3.325     ; 5.808      ;
; -8.068 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.487      ; 9.595      ;
; -7.954 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.898     ; 6.096      ;
; -7.925 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.718     ; 6.247      ;
; -7.894 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.327     ; 5.607      ;
; -7.892 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.932      ;
; -7.874 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 8.920      ;
; -7.858 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 8.892      ;
; -7.839 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 0.500        ; -3.034     ; 5.345      ;
; -7.826 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 8.860      ;
; -7.808 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.898     ; 5.950      ;
; -7.794 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]      ; SCLK        ; 1.000        ; -2.730     ; 6.104      ;
; -7.790 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.730     ; 6.100      ;
; -7.763 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]      ; SCLK        ; 1.000        ; -3.339     ; 5.464      ;
; -7.759 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -3.339     ; 5.460      ;
; -7.727 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.477      ; 9.244      ;
; -7.710 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.750      ;
; -7.710 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -2.736     ; 6.014      ;
; -7.693 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 8.739      ;
; -7.679 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -3.345     ; 5.374      ;
; -7.668 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.708      ;
; -7.629 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.669      ;
; -7.628 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.668      ;
; -7.606 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.646      ;
; -7.521 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 8.555      ;
; -7.426 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -2.890     ; 5.576      ;
; -7.392 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 8.428      ;
; -7.388 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.428      ;
; -7.351 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 8.385      ;
; -7.331 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.371      ;
; -7.258 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]      ; SCLK        ; 1.000        ; -2.736     ; 5.562      ;
; -7.249 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.289      ;
; -7.227 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.345     ; 4.922      ;
; -7.224 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -2.892     ; 5.372      ;
; -7.215 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 8.261      ;
; -7.208 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o   ; ADDR[2]      ; SCLK        ; 0.500        ; -2.512     ; 5.236      ;
; -7.182 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -2.910     ; 5.312      ;
; -7.149 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.010     ; 8.179      ;
; -7.149 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.343     ; 4.846      ;
; -7.103 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 8.137      ;
; -7.088 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 8.127      ;
; -7.078 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.008      ; 8.126      ;
; -7.035 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|DACK_o   ; SCLK         ; SCLK        ; 1.000        ; -2.504     ; 5.571      ;
; -7.023 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.063      ;
; -7.003 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.010     ; 8.033      ;
; -6.913 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.953      ;
; -6.910 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 7.944      ;
; -6.873 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 7.912      ;
; -6.839 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 0.500        ; -3.034     ; 4.345      ;
; -6.836 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 7.881      ;
; -6.834 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; SCLK         ; SCLK        ; 1.000        ; -0.012     ; 7.862      ;
; -6.802 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|S2F_o    ; SCLK         ; SCLK        ; 1.000        ; -3.019     ; 4.823      ;
; -6.791 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -2.734     ; 5.097      ;
; -6.713 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 1.000        ; -3.027     ; 4.726      ;
; -6.689 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|CPU2S_o  ; SCLK         ; SCLK        ; 1.000        ; -3.033     ; 4.696      ;
; -6.671 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 7.716      ;
; -6.621 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 7.659      ;
; -6.598 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|WE_o     ; SCLK         ; SCLK        ; 1.000        ; -3.024     ; 4.614      ;
; -6.573 ; SCSI_SM:u_SCSI_SM|STATE[1]                                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; SCLK         ; SCLK        ; 1.000        ; -3.027     ; 4.586      ;
; -6.546 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; 0.015      ; 7.601      ;
; -6.513 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PLLW       ; SCLK         ; SCLK        ; 1.000        ; -0.010     ; 7.543      ;
; -6.500 ; SCSI_SM:u_SCSI_SM|STATE[1]                                      ; SCSI_SM:u_SCSI_SM|DACK_o   ; SCLK         ; SCLK        ; 1.000        ; -2.504     ; 5.036      ;
; -6.495 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.008      ; 7.543      ;
; -6.452 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|INCNO      ; SCLK         ; SCLK        ; 1.000        ; 0.017      ; 7.509      ;
; -6.449 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 7.495      ;
; -6.428 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|F2CPUH     ; SCLK         ; SCLK        ; 1.000        ; -0.012     ; 7.456      ;
; -6.421 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|RE_o     ; SCLK         ; SCLK        ; 1.000        ; -2.531     ; 4.930      ;
; -6.416 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|CPU2S_o  ; SCLK         ; SCLK        ; 1.000        ; -3.033     ; 4.423      ;
; -6.415 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.455      ;
; -6.410 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 0.500        ; 0.470      ; 7.420      ;
; -6.389 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.494      ; 7.923      ;
; -6.389 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|F2CPUH     ; SCLK         ; SCLK        ; 1.000        ; -0.018     ; 7.411      ;
; -6.383 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.002      ; 7.425      ;
; -6.381 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|F2CPUH     ; SCLK         ; SCLK        ; 1.000        ; -0.012     ; 7.409      ;
; -6.378 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.002      ; 7.420      ;
; -6.378 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; SCLK         ; SCLK        ; 1.000        ; -3.027     ; 4.391      ;
; -6.377 ; CPU_SM:u_CPU_SM|DREQ_                                           ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.479      ; 7.896      ;
; -6.377 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STOPFLUSH  ; SCLK         ; SCLK        ; 1.000        ; -0.022     ; 7.395      ;
; -6.376 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; 0.009      ; 7.425      ;
; -6.375 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|INCNO      ; SCLK         ; SCLK        ; 1.000        ; 0.017      ; 7.432      ;
; -6.360 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|S2F_o    ; SCLK         ; SCLK        ; 1.000        ; -3.019     ; 4.381      ;
; -6.359 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|WE_o     ; SCLK         ; SCLK        ; 1.000        ; -3.024     ; 4.375      ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -4.739 ; fifo:int_fifo|BUFFER[2][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.348     ; 5.431      ;
; -4.707 ; fifo:int_fifo|BUFFER[0][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 4.086      ;
; -4.671 ; fifo:int_fifo|BUFFER[2][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.683     ; 4.028      ;
; -4.662 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.572      ; 6.274      ;
; -4.595 ; fifo:int_fifo|BUFFER[5][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.969      ;
; -4.489 ; fifo:int_fifo|BUFFER[4][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.868      ;
; -4.457 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.671     ; 3.826      ;
; -4.447 ; fifo:int_fifo|BUFFER[0][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.821      ;
; -4.440 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.572      ; 6.052      ;
; -4.391 ; fifo:int_fifo|BUFFER[2][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.684     ; 3.747      ;
; -4.381 ; fifo:int_fifo|BUFFER[0][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.687     ; 3.734      ;
; -4.349 ; fifo:int_fifo|BUFFER[4][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.681     ; 3.708      ;
; -4.320 ; fifo:int_fifo|BUFFER[5][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.665     ; 3.695      ;
; -4.311 ; fifo:int_fifo|BUFFER[1][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.690      ;
; -4.301 ; fifo:int_fifo|BUFFER[3][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.653     ; 3.688      ;
; -4.295 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.653     ; 3.682      ;
; -4.281 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.667     ; 3.654      ;
; -4.248 ; fifo:int_fifo|BUFFER[5][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.627      ;
; -4.232 ; fifo:int_fifo|BUFFER[3][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.653     ; 3.619      ;
; -4.225 ; fifo:int_fifo|BUFFER[3][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.359     ; 4.906      ;
; -4.223 ; fifo:int_fifo|BUFFER[0][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.681     ; 3.582      ;
; -4.212 ; fifo:int_fifo|BUFFER[3][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.641     ; 3.611      ;
; -4.185 ; fifo:int_fifo|BUFFER[4][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.668     ; 3.557      ;
; -4.165 ; fifo:int_fifo|BUFFER[1][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.682     ; 3.523      ;
; -4.161 ; fifo:int_fifo|BUFFER[2][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.662     ; 3.539      ;
; -4.128 ; fifo:int_fifo|BUFFER[1][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.502      ;
; -4.126 ; fifo:int_fifo|BUFFER[0][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.681     ; 3.485      ;
; -4.116 ; fifo:int_fifo|BUFFER[3][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.658     ; 3.498      ;
; -4.113 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.659     ; 3.494      ;
; -4.098 ; fifo:int_fifo|BUFFER[5][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.681     ; 3.457      ;
; -4.098 ; fifo:int_fifo|BUFFER[1][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.681     ; 3.457      ;
; -4.087 ; fifo:int_fifo|BUFFER[5][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.660     ; 3.467      ;
; -4.086 ; fifo:int_fifo|BUFFER[4][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.686     ; 3.440      ;
; -4.082 ; fifo:int_fifo|BUFFER[0][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.660     ; 3.462      ;
; -4.070 ; fifo:int_fifo|BUFFER[0][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.348     ; 4.762      ;
; -4.069 ; fifo:int_fifo|BUFFER[3][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.653     ; 3.456      ;
; -4.054 ; fifo:int_fifo|BUFFER[0][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.665     ; 3.429      ;
; -4.013 ; fifo:int_fifo|BUFFER[2][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.392      ;
; -4.005 ; fifo:int_fifo|BUFFER[4][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.379      ;
; -3.998 ; fifo:int_fifo|BUFFER[4][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.680     ; 3.358      ;
; -3.996 ; fifo:int_fifo|BUFFER[6][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.664     ; 3.372      ;
; -3.994 ; fifo:int_fifo|BUFFER[2][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.676     ; 3.358      ;
; -3.993 ; fifo:int_fifo|BUFFER[2][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.372      ;
; -3.986 ; fifo:int_fifo|BUFFER[6][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.360      ;
; -3.970 ; fifo:int_fifo|BUFFER[2][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.667     ; 3.343      ;
; -3.952 ; fifo:int_fifo|BUFFER[6][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 3.326      ;
; -3.945 ; fifo:int_fifo|BUFFER[2][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.661     ; 3.324      ;
; -3.941 ; fifo:int_fifo|BUFFER[4][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.668     ; 3.313      ;
; -3.935 ; fifo:int_fifo|BUFFER[5][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.668     ; 3.307      ;
; -3.928 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.569      ; 5.537      ;
; -3.926 ; fifo:int_fifo|BUFFER[0][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.682     ; 3.284      ;
; -3.916 ; fifo:int_fifo|BUFFER[4][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.362     ; 4.594      ;
; -3.914 ; fifo:int_fifo|BUFFER[2][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.689     ; 3.265      ;
; -3.911 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.572      ; 5.523      ;
; -3.891 ; fifo:int_fifo|BUFFER[2][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.649     ; 3.282      ;
; -3.882 ; fifo:int_fifo|BUFFER[5][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.648     ; 3.274      ;
; -3.868 ; fifo:int_fifo|BUFFER[5][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.673     ; 3.235      ;
; -3.867 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.569      ; 5.476      ;
; -3.860 ; fifo:int_fifo|BUFFER[5][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.680     ; 3.220      ;
; -3.846 ; fifo:int_fifo|BUFFER[3][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.676     ; 3.210      ;
; -3.841 ; fifo:int_fifo|BUFFER[5][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.686     ; 3.195      ;
; -3.810 ; fifo:int_fifo|BUFFER[2][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.671     ; 3.179      ;
; -3.801 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.689     ; 3.152      ;
; -3.785 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.665     ; 3.160      ;
; -3.783 ; fifo:int_fifo|BUFFER[5][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.660     ; 3.163      ;
; -3.782 ; fifo:int_fifo|BUFFER[3][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.689     ; 3.133      ;
; -3.778 ; fifo:int_fifo|BUFFER[5][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.660     ; 3.158      ;
; -3.771 ; fifo:int_fifo|BUFFER[6][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.662     ; 3.149      ;
; -3.766 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.569      ; 5.375      ;
; -3.745 ; fifo:int_fifo|BUFFER[0][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.461     ; 4.324      ;
; -3.741 ; fifo:int_fifo|BUFFER[2][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.671     ; 3.110      ;
; -3.711 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.569      ; 5.320      ;
; -3.700 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.350     ; 4.390      ;
; -3.696 ; fifo:int_fifo|BUFFER[5][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.668     ; 3.068      ;
; -3.686 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.564      ; 5.290      ;
; -3.678 ; fifo:int_fifo|BUFFER[2][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.343     ; 4.375      ;
; -3.674 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.572      ; 5.286      ;
; -3.670 ; fifo:int_fifo|BUFFER[4][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.686     ; 3.024      ;
; -3.669 ; fifo:int_fifo|BUFFER[3][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.671     ; 3.038      ;
; -3.669 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.570      ; 5.279      ;
; -3.653 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.564      ; 5.257      ;
; -3.648 ; fifo:int_fifo|BUFFER[2][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.683     ; 3.005      ;
; -3.638 ; fifo:int_fifo|BUFFER[4][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.648     ; 3.030      ;
; -3.634 ; fifo:int_fifo|BUFFER[4][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.673     ; 3.001      ;
; -3.630 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.570      ; 5.240      ;
; -3.620 ; fifo:int_fifo|BUFFER[4][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.660     ; 3.000      ;
; -3.618 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.586      ; 5.244      ;
; -3.612 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.545      ; 5.197      ;
; -3.607 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.586      ; 5.233      ;
; -3.605 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.545      ; 5.190      ;
; -3.604 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.577      ; 5.221      ;
; -3.604 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.582      ; 5.226      ;
; -3.597 ; fifo:int_fifo|BUFFER[3][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.671     ; 2.966      ;
; -3.572 ; fifo:int_fifo|BUFFER[3][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.341     ; 4.271      ;
; -3.567 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.570      ; 5.177      ;
; -3.559 ; fifo:int_fifo|BUFFER[6][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.666     ; 2.933      ;
; -3.553 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.672     ; 2.921      ;
; -3.548 ; fifo:int_fifo|BUFFER[6][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -1.672     ; 2.916      ;
; -3.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.582      ; 5.169      ;
; -3.546 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.565      ; 5.151      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.224 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -3.459     ; 0.805      ;
; -2.083 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 1.995      ; 4.618      ;
; -1.583 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 1.995      ; 4.618      ;
; 0.168  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.695      ; 1.567      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.880 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.347     ; 2.573      ;
; -2.745 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.347     ; 2.438      ;
; -2.697 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.347     ; 2.390      ;
; -2.432 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.347     ; 2.125      ;
; -2.210 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.347     ; 1.903      ;
; -1.856 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.896      ;
; -1.690 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.730      ;
; -1.607 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.647      ;
; -1.594 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.634      ;
; -1.459 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.499      ;
; -1.407 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.447      ;
; -1.291 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.331      ;
; -1.255 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.295      ;
; -1.223 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.263      ;
; -1.216 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.256      ;
; -1.166 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.206      ;
; -1.103 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.143      ;
; -1.100 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.140      ;
; -1.003 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.043      ;
; -0.779 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 1.819      ;
; -0.695 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.007      ; 3.546      ;
; -0.205 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.007      ; 3.056      ;
; -0.195 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.007      ; 3.546      ;
; -0.043 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.007      ; 2.894      ;
; 0.073  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.007      ; 2.778      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 0.295  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.007      ; 3.056      ;
; 0.457  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.007      ; 2.894      ;
; 0.573  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.007      ; 2.778      ;
; 1.118  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.007      ; 1.733      ;
; 1.618  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.007      ; 1.733      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LLW'                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -2.649 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][7]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 5.104      ;
; -2.648 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][7]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 5.103      ;
; -2.625 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[3][7]  ; SCLK                ; LLW         ; 1.000        ; 1.456      ; 5.121      ;
; -2.623 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[3][11] ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 5.014      ;
; -2.623 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][7]  ; SCLK                ; LLW         ; 1.000        ; 1.456      ; 5.119      ;
; -2.608 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 5.001      ;
; -2.589 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.996      ;
; -2.464 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.871      ;
; -2.399 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.778      ;
; -2.394 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.773      ;
; -2.391 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 1.337      ; 4.768      ;
; -2.348 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.741      ;
; -2.340 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.733      ;
; -2.337 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 4.728      ;
; -2.333 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.726      ;
; -2.321 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.714      ;
; -2.318 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 4.709      ;
; -2.290 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][14] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.683      ;
; -2.289 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.682      ;
; -2.289 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][15] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.682      ;
; -2.288 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.695      ;
; -2.285 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][15] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.678      ;
; -2.283 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][14] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.690      ;
; -2.283 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][14] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.690      ;
; -2.277 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][14] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.684      ;
; -2.271 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][14] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.664      ;
; -2.254 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][7]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.723      ;
; -2.254 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][7]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.723      ;
; -2.233 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.640      ;
; -2.233 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][15] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.640      ;
; -2.232 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][0]  ; SCLK                ; LLW         ; 1.000        ; 1.434      ; 4.706      ;
; -2.231 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][0]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.700      ;
; -2.229 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][0]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.698      ;
; -2.221 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.628      ;
; -2.215 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][7]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.670      ;
; -2.214 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][7]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.669      ;
; -2.212 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][5]  ; SCLK                ; LLW         ; 1.000        ; 1.428      ; 4.680      ;
; -2.205 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.584      ;
; -2.204 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.583      ;
; -2.196 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.575      ;
; -2.195 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.574      ;
; -2.193 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 1.337      ; 4.570      ;
; -2.191 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][5]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.660      ;
; -2.191 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][7]  ; SCLK                ; LLW         ; 1.000        ; 1.456      ; 4.687      ;
; -2.190 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][5]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.659      ;
; -2.189 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][11] ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 4.580      ;
; -2.189 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][7]  ; SCLK                ; LLW         ; 1.000        ; 1.456      ; 4.685      ;
; -2.186 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[6][11] ; SCLK                ; LLW         ; 1.000        ; 1.348      ; 4.574      ;
; -2.174 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.567      ;
; -2.173 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.143      ; 3.856      ;
; -2.155 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.562      ;
; -2.150 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.543      ;
; -2.149 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.542      ;
; -2.142 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 4.533      ;
; -2.141 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.534      ;
; -2.140 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.533      ;
; -2.132 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[1][4]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.587      ;
; -2.131 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.524      ;
; -2.131 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.148      ; 3.819      ;
; -2.130 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.523      ;
; -2.130 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.143      ; 3.813      ;
; -2.128 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.143      ; 3.811      ;
; -2.127 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 1.351      ; 4.518      ;
; -2.126 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][1]  ; SCLK                ; LLW         ; 1.000        ; 1.414      ; 4.580      ;
; -2.124 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.517      ;
; -2.123 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][15] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.516      ;
; -2.123 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.516      ;
; -2.116 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.523      ;
; -2.100 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][5]  ; SCLK                ; LLW         ; 1.000        ; 1.414      ; 4.554      ;
; -2.099 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[7][6]  ; SCLK                ; LLW         ; 1.000        ; 1.442      ; 4.581      ;
; -2.093 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][6]  ; SCLK                ; LLW         ; 1.000        ; 1.456      ; 4.589      ;
; -2.084 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[1][2]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.539      ;
; -2.083 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[1][1]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.538      ;
; -2.083 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][1]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.538      ;
; -2.082 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][2]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.537      ;
; -2.079 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.486      ;
; -2.079 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[1][5]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.534      ;
; -2.079 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[4][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.109      ; 3.728      ;
; -2.078 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][5]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.533      ;
; -2.078 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.109      ; 3.727      ;
; -2.072 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.451      ;
; -2.071 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][0]  ; SCLK                ; LLW         ; 1.000        ; 1.420      ; 4.531      ;
; -2.070 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[1][0]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.525      ;
; -2.068 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[0][0]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.523      ;
; -2.062 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][12] ; SCLK                ; LLW         ; 1.000        ; 1.339      ; 4.441      ;
; -2.055 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 1.414      ; 4.509      ;
; -2.055 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[3][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.150      ; 3.745      ;
; -2.053 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][0]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.508      ;
; -2.053 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][0]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.508      ;
; -2.053 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.150      ; 3.743      ;
; -2.052 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][11] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.445      ;
; -2.050 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6] ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 1.170      ; 3.760      ;
; -2.046 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[4][12] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.439      ;
; -2.046 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[5][12] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.439      ;
; -2.044 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.451      ;
; -2.041 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][4]  ; SCLK                ; LLW         ; 1.000        ; 1.429      ; 4.510      ;
; -2.030 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 1.367      ; 4.437      ;
; -2.018 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.411      ;
; -2.014 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][5]  ; SCLK                ; LLW         ; 1.000        ; 1.415      ; 4.469      ;
; -2.011 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][12] ; SCLK                ; LLW         ; 1.000        ; 1.353      ; 4.404      ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.910 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.056     ; 2.394      ;
; -1.809 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.069     ; 2.280      ;
; -1.807 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.069     ; 2.278      ;
; -1.806 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.069     ; 2.277      ;
; -1.712 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.061     ; 2.191      ;
; -1.709 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.061     ; 2.188      ;
; -1.708 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.061     ; 2.187      ;
; -1.698 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.064     ; 2.174      ;
; -1.521 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.078     ; 1.983      ;
; -1.518 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.078     ; 1.980      ;
; -1.515 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.078     ; 1.977      ;
; -1.483 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.075     ; 1.948      ;
; -1.382 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.070     ; 1.852      ;
; -1.379 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.070     ; 1.849      ;
; -1.376 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.070     ; 1.846      ;
; -1.296 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.067     ; 1.769      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LHW'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.514 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][27] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 4.224      ;
; -0.512 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][27] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 4.222      ;
; -0.335 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][21] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 4.024      ;
; -0.326 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][20] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 4.008      ;
; -0.324 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][19] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 4.014      ;
; -0.322 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][19] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 4.011      ;
; -0.321 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][19] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 4.010      ;
; -0.312 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][17] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 4.001      ;
; -0.310 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][17] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.999      ;
; -0.304 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][27] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 4.016      ;
; -0.301 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][27] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 4.013      ;
; -0.268 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][23] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.950      ;
; -0.197 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][19] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.879      ;
; -0.155 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][17] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.837      ;
; -0.148 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][21] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.837      ;
; 0.004  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][21] ; SCLK         ; LHW         ; 1.000        ; 2.640      ; 3.676      ;
; 0.024  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][18] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.665      ;
; 0.025  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][18] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.664      ;
; 0.061  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][20] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 3.629      ;
; 0.068  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][23] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.621      ;
; 0.068  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][23] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.621      ;
; 0.082  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][18] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.607      ;
; 0.082  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][18] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.607      ;
; 0.082  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][19] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.607      ;
; 0.082  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][19] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.607      ;
; 0.092  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][22] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.597      ;
; 0.093  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][20] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.596      ;
; 0.093  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][20] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.596      ;
; 0.094  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][22] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.595      ;
; 0.112  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][17] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.577      ;
; 0.137  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][18] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 3.553      ;
; 0.183  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][20] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.506      ;
; 0.184  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][20] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.505      ;
; 0.211  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][17] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 3.479      ;
; 0.218  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][21] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.464      ;
; 0.231  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][18] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.451      ;
; 0.239  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][22] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.443      ;
; 0.243  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][23] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.446      ;
; 0.247  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][23] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.442      ;
; 0.269  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][26] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.440      ;
; 0.269  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][27] ; SCLK         ; LHW         ; 1.000        ; 2.655      ; 3.426      ;
; 0.271  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][26] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.438      ;
; 0.272  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][17] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.417      ;
; 0.336  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][31] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.373      ;
; 0.337  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][31] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.372      ;
; 0.343  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][16] ; SCLK         ; LHW         ; 1.000        ; 2.642      ; 3.339      ;
; 0.354  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][30] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.356      ;
; 0.354  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][16] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.330      ;
; 0.355  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][30] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.355      ;
; 0.363  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.326      ;
; 0.378  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][28] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.331      ;
; 0.381  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][28] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.328      ;
; 0.404  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][25] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.305      ;
; 0.404  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][25] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.305      ;
; 0.405  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][18] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.279      ;
; 0.405  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][21] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.284      ;
; 0.406  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][30] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.303      ;
; 0.406  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][21] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.283      ;
; 0.408  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][18] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.276      ;
; 0.409  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][30] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 3.300      ;
; 0.416  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][22] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.273      ;
; 0.417  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][22] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.272      ;
; 0.424  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][21] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 3.266      ;
; 0.426  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][17] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.258      ;
; 0.426  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][17] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.258      ;
; 0.448  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][20] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.236      ;
; 0.449  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][20] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 3.235      ;
; 0.462  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][23] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 3.228      ;
; 0.468  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][27] ; SCLK         ; LHW         ; 1.000        ; 2.667      ; 3.239      ;
; 0.521  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][30] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 3.191      ;
; 0.522  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][30] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 3.190      ;
; 0.538  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][16] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 3.151      ;
; 0.592  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][22] ; SCLK         ; LHW         ; 1.000        ; 2.652      ; 3.100      ;
; 0.592  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][22] ; SCLK         ; LHW         ; 1.000        ; 2.652      ; 3.100      ;
; 0.623  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][31] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.087      ;
; 0.624  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][31] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.086      ;
; 0.682  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][26] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.028      ;
; 0.684  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][26] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.026      ;
; 0.707  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][28] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 3.005      ;
; 0.708  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][24] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.002      ;
; 0.709  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][28] ; SCLK         ; LHW         ; 1.000        ; 2.672      ; 3.003      ;
; 0.710  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][24] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 2.999      ;
; 0.710  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][29] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 3.000      ;
; 0.711  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][24] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 2.999      ;
; 0.711  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][29] ; SCLK         ; LHW         ; 1.000        ; 2.670      ; 2.999      ;
; 0.712  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][24] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 2.997      ;
; 0.719  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][16] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 2.970      ;
; 0.720  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][16] ; SCLK         ; LHW         ; 1.000        ; 2.649      ; 2.969      ;
; 0.729  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][16] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 2.961      ;
; 0.733  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][26] ; SCLK         ; LHW         ; 1.000        ; 2.679      ; 2.986      ;
; 0.737  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][29] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 2.972      ;
; 0.737  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][29] ; SCLK         ; LHW         ; 1.000        ; 2.669      ; 2.972      ;
; 0.748  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][30] ; SCLK         ; LHW         ; 1.000        ; 2.679      ; 2.971      ;
; 0.753  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][24] ; SCLK         ; LHW         ; 1.000        ; 2.667      ; 2.954      ;
; 0.761  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][25] ; SCLK         ; LHW         ; 1.000        ; 2.676      ; 2.955      ;
; 0.762  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][19] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 2.922      ;
; 0.765  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][19] ; SCLK         ; LHW         ; 1.000        ; 2.644      ; 2.919      ;
; 0.765  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][22] ; SCLK         ; LHW         ; 1.000        ; 2.650      ; 2.925      ;
; 0.773  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][23] ; SCLK         ; LHW         ; 1.000        ; 2.652      ; 2.919      ;
; 0.776  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][23] ; SCLK         ; LHW         ; 1.000        ; 2.652      ; 2.916      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.501 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.541      ;
; -0.076 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.116      ;
; -0.071 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.111      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ADDR[2]'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.494 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 0.017      ; 1.051      ;
; 0.197  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 2.268      ; 3.111      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.805      ;
; 0.548  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 2.268      ; 2.760      ;
; 1.376  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 5.454      ; 4.618      ;
; 1.876  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 5.454      ; 4.618      ;
; 3.627  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 4.154      ; 1.567      ;
; 3.694  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 3.459      ; 0.805      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.442 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.482      ;
; -0.417 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.457      ;
; -0.038 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.078      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.998 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.756      ; 2.368      ;
; -3.967 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.756      ; 2.399      ;
; -3.498 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.756      ; 2.368      ;
; -3.467 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.756      ; 2.399      ;
; -3.351 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.756      ; 3.015      ;
; -2.942 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.756      ; 3.424      ;
; -2.851 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.756      ; 3.015      ;
; -2.543 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 2.738      ; 0.805      ;
; -2.442 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.756      ; 3.424      ;
; -2.254 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.144      ; 1.500      ;
; -2.043 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 2.738      ; 0.805      ;
; -2.003 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 4.391      ; 2.694      ;
; -1.992 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 4.391      ; 2.705      ;
; -1.928 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.144      ; 1.826      ;
; -1.754 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.144      ; 1.500      ;
; -1.428 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.144      ; 1.826      ;
; -1.389 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.303      ; 2.524      ;
; -1.305 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.729      ; 2.034      ;
; -1.115 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.252      ; 2.747      ;
; -1.100 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.747      ; 2.257      ;
; -1.035 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 2.726      ; 2.301      ;
; -0.952 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.729      ; 2.387      ;
; -0.889 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.303      ; 2.524      ;
; -0.833 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.742      ; 2.519      ;
; -0.805 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.729      ; 2.034      ;
; -0.783 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.729      ; 2.556      ;
; -0.615 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.252      ; 2.747      ;
; -0.608 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 2.721      ; 2.723      ;
; -0.600 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.747      ; 2.257      ;
; -0.545 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 2.729      ; 2.794      ;
; -0.535 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 2.726      ; 2.301      ;
; -0.482 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 3.965      ; 3.789      ;
; -0.469 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 3.965      ; 3.802      ;
; -0.452 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.729      ; 2.387      ;
; -0.333 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.742      ; 2.519      ;
; -0.283 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.729      ; 2.556      ;
; -0.259 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.252      ; 3.603      ;
; -0.166 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.027      ; 3.167      ;
; -0.108 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 2.721      ; 2.723      ;
; -0.106 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.732      ; 3.236      ;
; -0.045 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 2.729      ; 2.794      ;
; 0.104  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.027      ; 3.437      ;
; 0.110  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.225      ; 3.945      ;
; 0.206  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 3.528      ;
; 0.219  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 3.541      ;
; 0.241  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.252      ; 3.603      ;
; 0.271  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.380      ; 1.957      ;
; 0.279  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 3.601      ;
; 0.284  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.027      ; 3.617      ;
; 0.290  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 3.612      ;
; 0.317  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.732      ; 3.659      ;
; 0.394  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.732      ; 3.236      ;
; 0.473  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.723      ; 3.806      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.592  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 3.914      ;
; 0.610  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.225      ; 3.945      ;
; 0.700  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.563      ; 2.569      ;
; 0.724  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.887      ; 2.917      ;
; 0.725  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.016      ; 4.047      ;
; 0.798  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 3.027      ; 4.131      ;
; 0.817  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.732      ; 3.659      ;
; 0.965  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.271      ;
; 0.966  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.749      ; 5.021      ;
; 0.973  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.723      ; 3.806      ;
; 0.979  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.749      ; 5.034      ;
; 1.004  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.737      ; 4.351      ;
; 1.062  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.296      ; 2.664      ;
; 1.130  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.245      ; 2.681      ;
; 1.203  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.509      ;
; 1.276  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.582      ;
; 1.370  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.749      ; 5.425      ;
; 1.381  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.749      ; 5.436      ;
; 1.504  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.737      ; 4.351      ;
; 1.517  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 2.003      ; 3.826      ;
; 1.725  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.420      ; 3.451      ;
; 1.975  ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.281      ;
; 2.019  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.418      ; 3.743      ;
; 2.059  ; CPU_SM:u_CPU_SM|PLHW                                                  ; LHW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.011      ; 1.876      ;
; 2.084  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.461      ; 3.851      ;
; 2.110  ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.002      ; 2.418      ;
; 2.123  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.429      ; 3.858      ;
; 2.141  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.447      ;
; 2.161  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.438      ; 3.905      ;
; 2.182  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.488      ;
; 2.228  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PLHW                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.713      ; 3.247      ;
; 2.255  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.561      ;
; 2.269  ; CPU_SM:u_CPU_SM|PLLW                                                  ; LLW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.005      ; 2.080      ;
; 2.316  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.723      ; 3.345      ;
; 2.320  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|BREQ                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.731      ; 3.357      ;
; 2.324  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.630      ;
; 2.336  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.952      ; 4.594      ;
; 2.339  ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.645      ;
; 2.346  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.711      ; 3.363      ;
; 2.364  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.308      ; 3.978      ;
; 2.397  ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.703      ;
; 2.416  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.447      ; 4.169      ;
; 2.481  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STATE[0]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.436      ; 4.223      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.960 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 3.459      ; 0.805      ;
; -2.893 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 4.154      ; 1.567      ;
; -1.142 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 5.454      ; 4.618      ;
; -0.642 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 5.454      ; 4.618      ;
; 0.186  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 2.268      ; 2.760      ;
; 0.499  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.805      ;
; 0.537  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 2.268      ; 3.111      ;
; 1.228  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 0.017      ; 1.051      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LHW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.536      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.625 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.698      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.481 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.017      ; 2.842      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 2.961      ;
; -1.365 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.028      ; 2.969      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 2.966      ;
; -1.248 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][25] ; SCLK                  ; LHW         ; 0.000        ; 2.655      ; 1.713      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.123      ;
; -1.212 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][24] ; SCLK                  ; LHW         ; 0.000        ; 2.655      ; 1.749      ;
; -1.199 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.028      ; 3.135      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.004      ; 3.128      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.168      ;
; -1.105 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][30] ; SCLK                  ; LHW         ; 0.000        ; 2.655      ; 1.856      ;
; -1.093 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][29] ; SCLK                  ; LHW         ; 0.000        ; 2.655      ; 1.868      ;
; -1.090 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][28] ; SCLK                  ; LHW         ; 0.000        ; 2.655      ; 1.871      ;
; -1.059 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.025      ; 3.272      ;
; -1.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.002      ; 3.273      ;
; -1.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.022      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.011      ; 3.313      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.004 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.032      ; 3.334      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -1.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.034      ; 3.340      ;
; -0.995 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.006      ; 3.317      ;
; -0.995 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.006      ; 3.317      ;
; -0.995 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.006      ; 3.317      ;
; -0.995 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.006      ; 3.317      ;
; -0.995 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.006      ; 3.317      ;
; -0.989 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.038      ; 3.355      ;
; -0.987 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.012      ; 3.331      ;
; -0.966 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 4.028      ; 3.368      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.884 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.007      ; 1.733      ;
; -0.384 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.007      ; 1.733      ;
; 0.161  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.007      ; 2.778      ;
; 0.277  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.007      ; 2.894      ;
; 0.439  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.007      ; 3.056      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.661  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.007      ; 2.778      ;
; 0.777  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.007      ; 2.894      ;
; 0.929  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.007      ; 3.546      ;
; 0.939  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.007      ; 3.056      ;
; 1.239  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.545      ;
; 1.374  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.680      ;
; 1.385  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.691      ;
; 1.429  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.007      ; 3.546      ;
; 1.571  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.877      ;
; 1.572  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.878      ;
; 1.579  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.885      ;
; 1.661  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.967      ;
; 1.795  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.101      ;
; 1.851  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.157      ;
; 1.992  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.298      ;
; 2.100  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.406      ;
; 2.559  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.865      ;
; 2.944  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.347     ; 1.903      ;
; 2.955  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.347     ; 1.914      ;
; 3.166  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.347     ; 2.125      ;
; 3.276  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.347     ; 2.235      ;
; 3.431  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.347     ; 2.390      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LLW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.529      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.388 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.695      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.893      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 2.887      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.920      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.920      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.920      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.920      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.920      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 2.929      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 2.938      ;
; -0.040 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 2.969      ;
; -0.040 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 2.969      ;
; -0.040 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 2.969      ;
; -0.040 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 2.969      ;
; -0.040 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 2.969      ;
; -0.039 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 2.966      ;
; -0.039 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 2.966      ;
; -0.039 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 2.966      ;
; -0.039 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 2.966      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; -0.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.049      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.085      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.085      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.085      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.085      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.085      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.012  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.777      ; 3.095      ;
; 0.018  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.776      ; 3.100      ;
; 0.029  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.782      ; 3.117      ;
; 0.053  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.780      ; 3.139      ;
; 0.053  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.780      ; 3.139      ;
; 0.067  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.804      ; 3.177      ;
; 0.067  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.804      ; 3.177      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.763      ; 3.145      ;
; 0.076  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.758      ; 3.140      ;
; 0.122  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 3.131      ;
; 0.122  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 3.131      ;
; 0.122  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 3.131      ;
; 0.122  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 3.131      ;
; 0.122  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.703      ; 3.131      ;
; 0.123  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 3.128      ;
; 0.123  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 3.128      ;
; 0.123  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 3.128      ;
; 0.123  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.699      ; 3.128      ;
; 0.125  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.715      ; 3.146      ;
; 0.125  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.715      ; 3.146      ;
; 0.125  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.715      ; 3.146      ;
; 0.125  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.715      ; 3.146      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.805 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.111      ;
; 0.810 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.116      ;
; 1.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.541      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.772 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.078      ;
; 1.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.457      ;
; 1.176 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.482      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.566 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.695      ; 1.567      ;
; 2.317 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 1.995      ; 4.618      ;
; 2.817 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 1.995      ; 4.618      ;
; 3.958 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -3.459     ; 0.805      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 0.876 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 1.746      ;
; 1.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 1.905      ;
; 1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 1.907      ;
; 1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 1.907      ;
; 1.411 ; fifo:int_fifo|BUFFER[3][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.351     ; 1.366      ;
; 1.496 ; fifo:int_fifo|BUFFER[7][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.365      ;
; 1.510 ; fifo:int_fifo|BUFFER[2][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.379      ;
; 1.580 ; fifo:int_fifo|BUFFER[3][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.351     ; 1.535      ;
; 1.617 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 2.509      ;
; 1.617 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 2.509      ;
; 1.618 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 2.510      ;
; 1.642 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.353     ; 1.595      ;
; 1.670 ; fifo:int_fifo|BUFFER[7][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.539      ;
; 1.671 ; fifo:int_fifo|BUFFER[7][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.540      ;
; 1.672 ; fifo:int_fifo|BUFFER[7][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.541      ;
; 1.674 ; fifo:int_fifo|BUFFER[7][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.543      ;
; 1.685 ; fifo:int_fifo|BUFFER[7][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.554      ;
; 1.765 ; fifo:int_fifo|BUFFER[3][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.432     ; 1.639      ;
; 1.772 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 2.642      ;
; 1.773 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 2.643      ;
; 1.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 2.632      ;
; 1.797 ; fifo:int_fifo|BUFFER[3][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.666      ;
; 1.863 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 2.739      ;
; 1.923 ; fifo:int_fifo|BUFFER[7][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 1.792      ;
; 1.923 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 1.864      ;
; 1.957 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 2.808      ;
; 2.025 ; fifo:int_fifo|BUFFER[1][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.451     ; 1.880      ;
; 2.080 ; fifo:int_fifo|BUFFER[3][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.346     ; 2.040      ;
; 2.106 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.572      ; 2.984      ;
; 2.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.577      ; 2.992      ;
; 2.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.572      ; 2.987      ;
; 2.111 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.577      ; 2.994      ;
; 2.113 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 2.989      ;
; 2.118 ; fifo:int_fifo|BUFFER[3][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.334     ; 2.090      ;
; 2.134 ; fifo:int_fifo|BUFFER[7][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 2.075      ;
; 2.142 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.017      ;
; 2.143 ; fifo:int_fifo|BUFFER[1][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.362     ; 2.087      ;
; 2.143 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.018      ;
; 2.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.577      ; 3.027      ;
; 2.179 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.054      ;
; 2.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.055      ;
; 2.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.074      ;
; 2.246 ; fifo:int_fifo|BUFFER[1][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.410     ; 2.142      ;
; 2.253 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.362     ; 2.197      ;
; 2.256 ; fifo:int_fifo|BUFFER[1][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.451     ; 2.111      ;
; 2.266 ; fifo:int_fifo|BUFFER[1][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.451     ; 2.121      ;
; 2.268 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.451     ; 2.123      ;
; 2.276 ; fifo:int_fifo|BUFFER[3][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.341     ; 2.241      ;
; 2.288 ; fifo:int_fifo|BUFFER[7][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.362     ; 2.232      ;
; 2.324 ; fifo:int_fifo|BUFFER[0][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.351     ; 2.279      ;
; 2.339 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 3.231      ;
; 2.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 3.233      ;
; 2.348 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.236      ;
; 2.396 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 3.266      ;
; 2.403 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.291      ;
; 2.438 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.326      ;
; 2.452 ; fifo:int_fifo|BUFFER[1][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.357     ; 2.401      ;
; 2.501 ; fifo:int_fifo|BUFFER[5][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.348     ; 2.459      ;
; 2.502 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.377      ;
; 2.510 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.385      ;
; 2.519 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.407      ;
; 2.542 ; fifo:int_fifo|BUFFER[5][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 2.411      ;
; 2.554 ; fifo:int_fifo|BUFFER[1][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 2.495      ;
; 2.627 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.478      ;
; 2.631 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.482      ;
; 2.645 ; fifo:int_fifo|BUFFER[7][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.357     ; 2.594      ;
; 2.667 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.518      ;
; 2.680 ; fifo:int_fifo|BUFFER[6][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.432     ; 2.554      ;
; 2.693 ; fifo:int_fifo|BUFFER[7][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.348     ; 2.651      ;
; 2.729 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.586      ; 3.621      ;
; 2.755 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.606      ;
; 2.787 ; fifo:int_fifo|BUFFER[4][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 2.656      ;
; 2.789 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.640      ;
; 2.789 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.640      ;
; 2.789 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.640      ;
; 2.789 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.640      ;
; 2.793 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.681      ;
; 2.794 ; fifo:int_fifo|BUFFER[1][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 2.735      ;
; 2.796 ; fifo:int_fifo|BUFFER[0][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.432     ; 2.670      ;
; 2.803 ; fifo:int_fifo|BUFFER[4][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.437     ; 2.672      ;
; 2.830 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.569      ; 3.705      ;
; 2.833 ; fifo:int_fifo|BUFFER[5][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 2.774      ;
; 2.844 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.572      ; 3.722      ;
; 2.848 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.724      ;
; 2.872 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.565      ; 3.743      ;
; 2.873 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.582      ; 3.761      ;
; 2.878 ; fifo:int_fifo|BUFFER[4][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.418     ; 2.766      ;
; 2.883 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.545      ; 3.734      ;
; 2.888 ; fifo:int_fifo|BUFFER[7][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.656     ; 1.538      ;
; 2.897 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.773      ;
; 2.898 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.774      ;
; 2.901 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.777      ;
; 2.908 ; fifo:int_fifo|BUFFER[7][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.678     ; 1.536      ;
; 2.910 ; fifo:int_fifo|BUFFER[7][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.678     ; 1.538      ;
; 2.911 ; fifo:int_fifo|BUFFER[7][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.678     ; 1.539      ;
; 2.913 ; fifo:int_fifo|BUFFER[7][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.678     ; 1.541      ;
; 2.918 ; fifo:int_fifo|BUFFER[7][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -1.678     ; 1.546      ;
; 2.923 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.564      ; 3.793      ;
; 2.931 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.807      ;
; 2.934 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.570      ; 3.810      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 2.030 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.067     ; 1.769      ;
; 2.110 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.070     ; 1.846      ;
; 2.113 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.070     ; 1.849      ;
; 2.116 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.070     ; 1.852      ;
; 2.217 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.075     ; 1.948      ;
; 2.249 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.078     ; 1.977      ;
; 2.252 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.078     ; 1.980      ;
; 2.255 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.078     ; 1.983      ;
; 2.432 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.064     ; 2.174      ;
; 2.442 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.061     ; 2.187      ;
; 2.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.061     ; 2.188      ;
; 2.446 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.061     ; 2.191      ;
; 2.540 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.069     ; 2.277      ;
; 2.541 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.069     ; 2.278      ;
; 2.543 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.069     ; 2.280      ;
; 2.644 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.056     ; 2.394      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.680 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -1.563     ; 3.157      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.603 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 2.323      ; 5.466      ;
; -2.103 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 2.323      ; 5.466      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.203 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; 0.009      ; 2.752      ;
; -2.203 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; 0.009      ; 2.752      ;
; -1.810 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; 0.016      ; 2.366      ;
; -1.810 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; 0.016      ; 2.366      ;
; -1.802 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; 0.010      ; 2.352      ;
; -1.802 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; 0.010      ; 2.352      ;
; -1.802 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; 0.010      ; 2.352      ;
; 0.833  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 3.036      ; 2.743      ;
; 0.833  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 3.036      ; 2.743      ;
; 0.833  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 3.036      ; 2.743      ;
; 0.833  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 3.036      ; 2.743      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; -0.690 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 1.365      ; 2.899      ;
; -0.190 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 1.365      ; 2.899      ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ADDR[2]'                                                                                                                                             ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 5.998      ; 6.784      ;
; 0.254  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 5.998      ; 6.784      ;
; 0.289  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 4.275      ; 4.526      ;
; 0.289  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 4.275      ; 4.526      ;
; 0.789  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 4.275      ; 4.526      ;
; 0.789  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 4.275      ; 4.526      ;
; 1.255  ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 3.345      ; 3.130      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.521 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 3.345      ; 3.130      ;
; -0.055 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 4.275      ; 4.526      ;
; -0.055 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 4.275      ; 4.526      ;
; 0.445  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 4.275      ; 4.526      ;
; 0.445  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 4.275      ; 4.526      ;
; 0.480  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 5.998      ; 6.784      ;
; 0.980  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 5.998      ; 6.784      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCLK'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.099 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 3.036      ; 2.743      ;
; -0.099 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 3.036      ; 2.743      ;
; -0.099 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 3.036      ; 2.743      ;
; -0.099 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 3.036      ; 2.743      ;
; 2.536  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; 0.010      ; 2.352      ;
; 2.536  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; 0.010      ; 2.352      ;
; 2.536  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; 0.010      ; 2.352      ;
; 2.544  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; 0.016      ; 2.366      ;
; 2.544  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; 0.016      ; 2.366      ;
; 2.937  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; 0.009      ; 2.752      ;
; 2.937  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; 0.009      ; 2.752      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.924 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 1.365      ; 2.899      ;
; 1.424 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 1.365      ; 2.899      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 2.837 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 2.323      ; 5.466      ;
; 3.337 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 2.323      ; 5.466      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 4.414 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -1.563     ; 3.157      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datad                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datad                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 5.669  ; 5.669  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -0.876 ; -0.876 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 4.561  ; 4.561  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 5.394  ; 5.394  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 4.337  ; 4.337  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 5.669  ; 5.669  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.113  ; 3.113  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 3.113  ; 3.113  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -1.189 ; -1.189 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 1.027  ; 1.027  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.731  ; 0.731  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 5.423  ; 5.423  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.779  ; 2.779  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 3.928  ; 3.928  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 5.423  ; 5.423  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 5.849  ; 5.849  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 5.297  ; 5.297  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 4.909  ; 4.909  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 5.849  ; 5.849  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 4.657  ; 4.657  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 5.424  ; 5.424  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 5.151  ; 5.151  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 5.357  ; 5.357  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 4.892  ; 4.892  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 5.154  ; 5.154  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 5.824  ; 5.824  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 4.782  ; 4.782  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 5.169  ; 5.169  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 4.797  ; 4.797  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 5.228  ; 5.228  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 5.155  ; 5.155  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 5.609  ; 5.609  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 5.685  ; 5.685  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 5.258  ; 5.258  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 4.817  ; 4.817  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 4.489  ; 4.489  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 4.986  ; 4.986  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 5.240  ; 5.240  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 4.530  ; 4.530  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 4.368  ; 4.368  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 4.744  ; 4.744  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 4.786  ; 4.786  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 5.685  ; 5.685  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 5.394  ; 5.394  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 5.179  ; 5.179  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.157  ; 5.157  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 5.059  ; 5.059  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 4.817  ; 4.817  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 4.792  ; 4.792  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 6.281  ; 6.281  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 5.924  ; 5.924  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 4.684  ; 4.684  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 5.785  ; 5.785  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 4.598  ; 4.598  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 5.435  ; 5.435  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 5.797  ; 5.797  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 5.197  ; 5.197  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 6.281  ; 6.281  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 7.994  ; 7.994  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.506  ; 7.506  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 6.896  ; 6.896  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 7.141  ; 7.141  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 7.959  ; 7.959  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 7.994  ; 7.994  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 7.179  ; 7.179  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 7.148  ; 7.148  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 7.010  ; 7.010  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.397  ; 6.397  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 7.532  ; 7.532  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 6.559  ; 6.559  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 6.974  ; 6.974  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 6.823  ; 6.823  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 6.660  ; 6.660  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 5.855  ; 5.855  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 5.971  ; 5.971  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 7.346  ; 7.346  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 7.346  ; 7.346  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 5.587  ; 5.587  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 6.531  ; 6.531  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 6.055  ; 6.055  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 7.016  ; 7.016  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 6.404  ; 6.404  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 6.080  ; 6.080  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 6.955  ; 6.955  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 5.209  ; 5.209  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 5.209  ; 5.209  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 7.279  ; 7.279  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.261  ; 6.261  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 4.970  ; 4.970  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.295  ; 5.295  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.395  ; 0.395  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 1.171  ; 1.171  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 11.132 ; 11.132 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 11.132 ; 11.132 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 10.646 ; 10.646 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 12.236 ; 12.236 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.890  ; 6.890  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 1.276  ; 1.276  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 5.352  ; 5.352  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 5.352  ; 5.352  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 4.604  ; 4.604  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 5.829  ; 5.829  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 9.128  ; 9.128  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.583  ; 2.583  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.020  ; 8.020  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.853  ; 8.853  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.796  ; 7.796  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 9.128  ; 9.128  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.572  ; 6.572  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.572  ; 6.572  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.486  ; 4.486  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.190  ; 4.190  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.252  ; 6.252  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.956  ; 5.956  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.212  ; 5.212  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.252  ; 6.252  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.914  ; 4.914  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.769  ; 5.769  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.988  ; 5.988  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.735  ; 5.735  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.237  ; 6.237  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.142  ; 1.142  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 1.142  ; 1.142  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -4.295 ; -4.295 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -5.128 ; -5.128 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -4.071 ; -4.071 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -5.403 ; -5.403 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -2.423 ; -2.423 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -2.423 ; -2.423 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 1.471  ; 1.471  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.761 ; -0.761 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; -0.465 ; -0.465 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -2.513 ; -2.513 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -2.513 ; -2.513 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -3.662 ; -3.662 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -5.157 ; -5.157 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -4.391 ; -4.391 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -5.031 ; -5.031 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -4.643 ; -4.643 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -5.583 ; -5.583 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -4.391 ; -4.391 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -5.158 ; -5.158 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -4.885 ; -4.885 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -5.091 ; -5.091 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -4.626 ; -4.626 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -4.888 ; -4.888 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -5.558 ; -5.558 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -4.516 ; -4.516 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -4.903 ; -4.903 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -4.531 ; -4.531 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -4.962 ; -4.962 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -4.889 ; -4.889 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -5.343 ; -5.343 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -2.855 ; -2.855 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -4.445 ; -4.445 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -3.813 ; -3.813 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -3.839 ; -3.839 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -3.631 ; -3.631 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -4.199 ; -4.199 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -3.009 ; -3.009 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -3.429 ; -3.429 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -3.434 ; -3.434 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -3.282 ; -3.282 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -3.841 ; -3.841 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -4.264 ; -4.264 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -2.855 ; -2.855 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -3.445 ; -3.445 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -3.676 ; -3.676 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -3.066 ; -3.066 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -3.280 ; -3.280 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -2.245 ; -2.245 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -4.066 ; -4.066 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -2.840 ; -2.840 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -4.295 ; -4.295 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -2.245 ; -2.245 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -3.723 ; -3.723 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -3.556 ; -3.556 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -2.502 ; -2.502 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -3.926 ; -3.926 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -4.904 ; -4.904 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -6.307 ; -6.307 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -4.904 ; -4.904 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -5.196 ; -5.196 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -5.786 ; -5.786 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -5.999 ; -5.999 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -6.541 ; -6.541 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -5.593 ; -5.593 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -5.850 ; -5.850 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -5.548 ; -5.548 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -6.119 ; -6.119 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -5.336 ; -5.336 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -6.137 ; -6.137 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -5.243 ; -5.243 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -5.283 ; -5.283 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -5.171 ; -5.171 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -4.973 ; -4.973 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -3.512 ; -3.512 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -5.096 ; -5.096 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -3.595 ; -3.595 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -4.586 ; -4.586 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -3.512 ; -3.512 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -4.498 ; -4.498 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -4.900 ; -4.900 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -4.525 ; -4.525 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -5.336 ; -5.336 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -4.943 ; -4.943 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -4.943 ; -4.943 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -3.405 ; -3.405 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -5.614 ; -5.614 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -4.704 ; -4.704 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -5.029 ; -5.029 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.129 ; -0.129 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; -0.035 ; -0.035 ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -4.684 ; -4.684 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -5.889 ; -5.889 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -4.684 ; -4.684 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -4.737 ; -4.737 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -5.915 ; -5.915 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.002 ; -0.002 ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -4.338 ; -4.338 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -5.086 ; -5.086 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -4.338 ; -4.338 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -5.563 ; -5.563 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.317 ; -2.317 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.317 ; -2.317 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -7.754 ; -7.754 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -8.587 ; -8.587 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -7.530 ; -7.530 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -8.862 ; -8.862 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -6.306 ; -6.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -6.306 ; -6.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -4.220 ; -4.220 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.924 ; -3.924 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.648 ; -4.648 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.690 ; -5.690 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.946 ; -4.946 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.986 ; -5.986 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.648 ; -4.648 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.503 ; -5.503 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.722 ; -5.722 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.469 ; -5.469 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.971 ; -5.971 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.185 ; 17.185 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 17.540 ; 17.540 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.362 ; 16.362 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.639 ; 16.639 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 19.232 ; 19.232 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 19.635 ; 19.635 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.590 ; 17.590 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 17.726 ; 17.726 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 17.726 ; 17.726 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 16.286 ; 16.286 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 17.548 ; 17.548 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 15.921 ; 15.921 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 17.425 ; 17.425 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 17.591 ; 17.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 16.509 ; 16.509 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 17.246 ; 17.246 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.185 ; 17.185 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 17.540 ; 17.540 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.362 ; 16.362 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.639 ; 16.639 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 19.232 ; 19.232 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 19.635 ; 19.635 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.590 ; 17.590 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.666 ; 10.666 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.792 ; 10.792 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.533 ; 11.533 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 11.933 ; 11.933 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 13.262 ; 13.262 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.275 ; 13.275 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.788 ; 18.788 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.852 ; 17.852 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.846 ; 16.846 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.747 ; 18.747 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.805 ; 16.805 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.788 ; 18.788 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.975 ; 17.975 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.916 ; 17.916 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.850 ; 16.850 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.929 ; 14.929 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.144 ; 12.144 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.084 ; 11.084 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.392 ; 12.392 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.627 ; 11.627 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.857 ; 10.857 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.877 ; 11.877 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.670 ; 10.670 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.227 ; 11.227 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.993 ; 12.993 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.442 ; 11.442 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.695 ; 10.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.218 ; 12.218 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.358 ; 11.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.469 ; 10.469 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.998 ; 11.998 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.450 ; 12.450 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.776 ; 12.776 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.673 ; 11.673 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.929 ; 14.929 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.959 ; 12.959 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.888 ; 12.888 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.956 ; 12.956 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.865 ; 11.865 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.911 ; 10.911 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.629 ; 12.629 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.390 ; 11.390 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.586 ; 10.586 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.772 ; 12.772 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.219 ; 12.219 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.343 ; 11.343 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.078 ; 12.078 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.249 ; 13.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.453 ; 13.453 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.605 ; 12.605 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.182 ; 11.182 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.453 ; 13.453 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.589 ; 12.589 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.855 ; 12.855 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.793 ; 12.793 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.764 ; 11.764 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.677 ; 11.677 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 18.854 ; 18.854 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 18.854 ; 18.854 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 17.633 ; 17.633 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 18.645 ; 18.645 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 17.796 ; 17.796 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 18.011 ; 18.011 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 18.749 ; 18.749 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 18.497 ; 18.497 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 17.475 ; 17.475 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 18.505 ; 18.505 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 17.033 ; 17.033 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 15.780 ; 15.780 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 18.397 ; 18.397 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 16.042 ; 16.042 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 18.505 ; 18.505 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 17.304 ; 17.304 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 16.726 ; 16.726 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 15.661 ; 15.661 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 15.259 ; 15.259 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 11.028 ; 11.028 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 10.576 ; 10.576 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 10.467 ; 10.467 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 11.391 ; 11.391 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 11.044 ; 11.044 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 13.527 ; 13.527 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 13.930 ; 13.930 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 14.483 ; 14.483 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 12.298 ; 12.298 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 11.735 ; 11.735 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 12.030 ; 12.030 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.943 ; 10.943 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 11.846 ; 11.846 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 11.133 ; 11.133 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 10.749 ; 10.749 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 10.671 ; 10.671 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 13.594 ; 13.594 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.217 ; 12.217 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 14.769 ; 14.769 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 13.002 ; 13.002 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 13.067 ; 13.067 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 13.098 ; 13.098 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 12.401 ; 12.401 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 10.963 ; 10.963 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 13.473 ; 13.473 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 14.257 ; 14.257 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 14.209 ; 14.209 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 14.224 ; 14.224 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 14.422 ; 14.422 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 14.235 ; 14.235 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.292 ; 13.292 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 15.259 ; 15.259 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 16.027 ; 16.027 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 16.027 ; 16.027 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 14.570 ; 14.570 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 15.832 ; 15.832 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 14.205 ; 14.205 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 16.026 ; 16.026 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 15.882 ; 15.882 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 14.793 ; 14.793 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 15.530 ; 15.530 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.184  ; 9.184  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 10.035 ; 10.035 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.063  ; 9.063  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.590  ; 8.590  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 9.950  ; 9.950  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.896 ; 10.896 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.893  ; 9.893  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.132 ; 11.132 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.143 ; 11.143 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.274  ; 7.274  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 8.048  ; 8.048  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.267 ; 14.267 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.267 ; 14.267 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.827 ; 12.827 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.089 ; 14.089 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.462 ; 12.462 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.048 ; 14.048 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.132 ; 14.132 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.050 ; 13.050 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.787 ; 13.787 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.477  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.477  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.431  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.087 ; 12.087 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.980  ; 9.980  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.495 ; 10.495 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.526 ; 10.526 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.332 ; 10.332 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.459  ; 9.459  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.581  ; 9.581  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.197  ; 9.197  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.198 ; 10.198 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.655  ; 9.655  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.830 ; 10.830 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.358 ; 10.358 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.693 ; 11.693 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.544 ; 10.544 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.067 ; 10.067 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.202  ; 9.202  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.087 ; 12.087 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.477  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.477  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.431  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.223  ; 9.223  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.223  ; 9.223  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.177  ; 9.177  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                              ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 10.335 ; 10.335 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 10.820 ; 10.820 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 11.481 ; 11.481 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 11.101 ; 11.101 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 10.335 ; 10.335 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 12.875 ; 12.875 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 13.278 ; 13.278 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.831 ; 13.831 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.590 ; 17.590 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 15.921 ; 15.921 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 16.745 ; 16.745 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 16.286 ; 16.286 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 16.565 ; 16.565 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 15.921 ; 15.921 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 16.854 ; 16.854 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 17.591 ; 17.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 16.430 ; 16.430 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 17.246 ; 17.246 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 10.335 ; 10.335 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 10.883 ; 10.883 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 11.481 ; 11.481 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 11.101 ; 11.101 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 10.335 ; 10.335 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 12.930 ; 12.930 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 13.333 ; 13.333 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.886 ; 13.886 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 14.756 ; 14.756 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.666 ; 10.666 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.792 ; 10.792 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.533 ; 11.533 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 11.933 ; 11.933 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 13.262 ; 13.262 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.275 ; 13.275 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 12.810 ; 12.810 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.321 ; 14.321 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.229 ; 13.229 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 15.487 ; 15.487 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 12.810 ; 12.810 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.717 ; 13.717 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.846 ; 13.846 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.523 ; 14.523 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.457 ; 13.457 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.257 ; 10.257 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.144 ; 12.144 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.084 ; 11.084 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.392 ; 12.392 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.627 ; 11.627 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.857 ; 10.857 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.877 ; 11.877 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.670 ; 10.670 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.227 ; 11.227 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.993 ; 12.993 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.442 ; 11.442 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.695 ; 10.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.218 ; 12.218 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.358 ; 11.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.469 ; 10.469 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.998 ; 11.998 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.450 ; 12.450 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.967 ; 11.967 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.922 ; 10.922 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.662 ; 12.662 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.368 ; 11.368 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.261 ; 12.261 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.075 ; 11.075 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.305 ; 11.305 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.257 ; 10.257 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.205 ; 12.205 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.367 ; 10.367 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.527 ; 10.527 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.073 ; 11.073 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.339 ; 10.339 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.607 ; 10.607 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.685 ; 10.685 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.336 ; 11.336 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.182 ; 11.182 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.605 ; 12.605 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.182 ; 11.182 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.453 ; 13.453 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.589 ; 12.589 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.855 ; 12.855 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.793 ; 12.793 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.764 ; 11.764 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.677 ; 11.677 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 14.663 ; 14.663 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 15.839 ; 15.839 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 15.618 ; 15.618 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 15.673 ; 15.673 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 14.663 ; 14.663 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 15.686 ; 15.686 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 15.722 ; 15.722 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 16.284 ; 16.284 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 15.585 ; 15.585 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 12.760 ; 12.760 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 14.065 ; 14.065 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 12.760 ; 12.760 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 15.795 ; 15.795 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 12.784 ; 12.784 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 16.096 ; 16.096 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 13.970 ; 13.970 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 14.590 ; 14.590 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 12.895 ; 12.895 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 9.613  ; 9.613  ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 10.434 ; 10.434 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 9.770  ; 9.770  ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 10.446 ; 10.446 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 10.167 ; 10.167 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 10.156 ; 10.156 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 10.154 ; 10.154 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 11.212 ; 11.212 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 11.770 ; 11.770 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 10.586 ; 10.586 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 10.935 ; 10.935 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 11.027 ; 11.027 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.085 ; 10.085 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 10.822 ; 10.822 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 11.075 ; 11.075 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 10.689 ; 10.689 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 10.446 ; 10.446 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 10.280 ; 10.280 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 9.613  ; 9.613  ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 10.323 ; 10.323 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 9.740  ; 9.740  ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 10.055 ; 10.055 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 9.905  ; 9.905  ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 11.343 ; 11.343 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 10.298 ; 10.298 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 10.259 ; 10.259 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 9.810  ; 9.810  ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 9.875  ; 9.875  ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 10.310 ; 10.310 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 9.693  ; 9.693  ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 10.283 ; 10.283 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 9.873  ; 9.873  ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 10.651 ; 10.651 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 9.750  ; 9.750  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 10.425 ; 10.425 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 9.750  ; 9.750  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 10.953 ; 10.953 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 10.232 ; 10.232 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 11.293 ; 11.293 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 11.864 ; 11.864 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 10.095 ; 10.095 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 10.254 ; 10.254 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.184  ; 9.184  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 10.035 ; 10.035 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.063  ; 9.063  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.590  ; 8.590  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 9.950  ; 9.950  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.896 ; 10.896 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.893  ; 9.893  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.132 ; 11.132 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.143 ; 11.143 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.274  ; 7.274  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 8.048  ; 8.048  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 10.995 ; 10.995 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.981 ; 12.981 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 11.155 ; 11.155 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.801 ; 12.801 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 10.995 ; 10.995 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.090 ; 13.090 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.427 ; 13.427 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.666 ; 12.666 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 11.916 ; 11.916 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.431  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.477  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.431  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.197  ; 9.197  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.980  ; 9.980  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.495 ; 10.495 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.526 ; 10.526 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.332 ; 10.332 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.459  ; 9.459  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.581  ; 9.581  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.197  ; 9.197  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.198 ; 10.198 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.655  ; 9.655  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.830 ; 10.830 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.358 ; 10.358 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.693 ; 11.693 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.544 ; 10.544 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.067 ; 10.067 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.202  ; 9.202  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.087 ; 12.087 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.431  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.477  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.431  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.177  ; 9.177  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.223  ; 9.223  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.177  ; 9.177  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 15.623 ; 17.290 ; 17.290 ; 15.623 ;
; ADDR[3]    ; DATA[1]     ; 17.645 ; 17.645 ; 17.645 ; 17.645 ;
; ADDR[3]    ; DATA[2]     ; 16.467 ; 15.841 ; 15.841 ; 16.467 ;
; ADDR[3]    ; DATA[4]     ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; ADDR[3]    ; DATA[5]     ; 17.670 ; 19.337 ; 19.337 ; 17.670 ;
; ADDR[3]    ; DATA[6]     ; 18.073 ; 19.740 ; 19.740 ; 18.073 ;
; ADDR[3]    ; DATA[7]     ; 18.626 ; 20.293 ; 20.293 ; 18.626 ;
; ADDR[3]    ; DATA[8]     ; 17.695 ;        ;        ; 17.695 ;
; ADDR[3]    ; PD_PORT[0]  ; 15.901 ; 15.901 ; 15.901 ; 15.901 ;
; ADDR[3]    ; PD_PORT[1]  ; 14.405 ; 14.405 ; 14.405 ; 14.405 ;
; ADDR[3]    ; PD_PORT[2]  ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; ADDR[3]    ; PD_PORT[3]  ; 17.414 ; 17.414 ; 17.414 ; 17.414 ;
; ADDR[3]    ; PD_PORT[4]  ; 14.857 ; 14.857 ; 14.857 ; 14.857 ;
; ADDR[3]    ; PD_PORT[5]  ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; ADDR[3]    ; PD_PORT[6]  ; 16.802 ; 16.802 ; 16.802 ; 16.802 ;
; ADDR[3]    ; PD_PORT[7]  ; 14.501 ; 14.501 ; 14.501 ; 14.501 ;
; ADDR[4]    ; DATA[0]     ; 19.009 ;        ;        ; 19.009 ;
; ADDR[4]    ; DATA[1]     ; 19.364 ; 19.364 ; 19.364 ; 19.364 ;
; ADDR[4]    ; DATA[2]     ;        ; 18.648 ; 18.648 ;        ;
; ADDR[4]    ; DATA[4]     ; 18.463 ; 18.463 ; 18.463 ; 18.463 ;
; ADDR[4]    ; DATA[5]     ; 21.056 ;        ;        ; 21.056 ;
; ADDR[4]    ; DATA[6]     ; 21.459 ;        ;        ; 21.459 ;
; ADDR[4]    ; DATA[7]     ; 22.012 ;        ;        ; 22.012 ;
; ADDR[4]    ; DATA[8]     ;        ; 19.414 ; 19.414 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.952 ; 17.272 ; 17.272 ; 17.952 ;
; ADDR[5]    ; DATA[1]     ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; ADDR[5]    ; DATA[2]     ; 17.490 ; 17.129 ; 17.129 ; 17.490 ;
; ADDR[5]    ; DATA[4]     ; 17.406 ; 17.406 ; 17.406 ; 17.406 ;
; ADDR[5]    ; DATA[5]     ; 19.999 ; 19.319 ; 19.319 ; 19.999 ;
; ADDR[5]    ; DATA[6]     ; 20.402 ; 19.722 ; 19.722 ; 20.402 ;
; ADDR[5]    ; DATA[7]     ; 20.955 ; 20.275 ; 20.275 ; 20.955 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.357 ; 18.357 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.284 ; 18.596 ; 18.596 ; 19.284 ;
; ADDR[6]    ; DATA[1]     ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; ADDR[6]    ; DATA[2]     ; 18.814 ; 18.461 ; 18.461 ; 18.814 ;
; ADDR[6]    ; DATA[4]     ; 18.738 ; 18.738 ; 18.738 ; 18.738 ;
; ADDR[6]    ; DATA[5]     ; 21.331 ; 20.643 ; 20.643 ; 21.331 ;
; ADDR[6]    ; DATA[6]     ; 21.734 ; 21.046 ; 21.046 ; 21.734 ;
; ADDR[6]    ; DATA[7]     ; 22.287 ; 21.599 ; 21.599 ; 22.287 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.689 ; 19.689 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.462 ;        ;        ; 16.462 ;
; DATA[1]    ; PD_PORT[1]  ; 14.450 ;        ;        ; 14.450 ;
; DATA[2]    ; PD_PORT[2]  ; 17.727 ;        ;        ; 17.727 ;
; DATA[3]    ; PD_PORT[3]  ; 17.882 ;        ;        ; 17.882 ;
; DATA[4]    ; PD_PORT[4]  ; 15.724 ;        ;        ; 15.724 ;
; DATA[5]    ; PD_PORT[5]  ; 14.951 ;        ;        ; 14.951 ;
; DATA[6]    ; PD_PORT[6]  ; 16.133 ;        ;        ; 16.133 ;
; DATA[7]    ; PD_PORT[7]  ; 15.133 ;        ;        ; 15.133 ;
; INTA       ; _INT        ;        ; 8.609  ; 8.609  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 15.275 ;        ;        ; 15.275 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.628 ;        ;        ; 13.628 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.382 ;        ;        ; 15.382 ;
; PD_PORT[3] ; PD_PORT[3]  ; 13.871 ;        ;        ; 13.871 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.448 ;        ;        ; 15.448 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.622 ;        ;        ; 15.622 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.399 ;        ;        ; 14.399 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.377 ;        ;        ; 14.377 ;
; R_W        ; DATA[0]     ; 11.240 ; 17.104 ; 17.104 ; 11.240 ;
; R_W        ; DATA[1]     ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; R_W        ; DATA[2]     ; 16.281 ; 11.458 ; 11.458 ; 16.281 ;
; R_W        ; DATA[4]     ; 16.558 ; 16.558 ; 16.558 ; 16.558 ;
; R_W        ; DATA[5]     ; 13.287 ; 19.151 ; 19.151 ; 13.287 ;
; R_W        ; DATA[6]     ; 13.690 ; 19.554 ; 19.554 ; 13.690 ;
; R_W        ; DATA[7]     ; 14.243 ; 20.107 ; 20.107 ; 14.243 ;
; R_W        ; DATA[8]     ; 17.509 ;        ;        ; 17.509 ;
; R_W        ; _LED_RD     ;        ; 13.418 ; 13.418 ;        ;
; R_W        ; _LED_WR     ; 13.429 ;        ;        ; 13.429 ;
; _AS        ; DATA[0]     ; 14.642 ; 13.954 ; 13.954 ; 14.642 ;
; _AS        ; DATA[1]     ; 14.997 ; 14.997 ; 14.997 ; 14.997 ;
; _AS        ; DATA[2]     ; 14.172 ; 13.819 ; 13.819 ; 14.172 ;
; _AS        ; DATA[4]     ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; _AS        ; DATA[5]     ; 16.689 ; 16.001 ; 16.001 ; 16.689 ;
; _AS        ; DATA[6]     ; 17.092 ; 16.404 ; 16.404 ; 17.092 ;
; _AS        ; DATA[7]     ; 17.645 ; 16.957 ; 16.957 ; 17.645 ;
; _AS        ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; _AS        ; _LED_RD     ; 14.525 ;        ;        ; 14.525 ;
; _AS        ; _LED_WR     ; 14.535 ;        ;        ; 14.535 ;
; _CS        ; DATA[0]     ; 14.346 ; 13.658 ; 13.658 ; 14.346 ;
; _CS        ; DATA[1]     ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; _CS        ; DATA[2]     ; 13.876 ; 13.523 ; 13.523 ; 13.876 ;
; _CS        ; DATA[4]     ; 13.800 ; 13.800 ; 13.800 ; 13.800 ;
; _CS        ; DATA[5]     ; 16.393 ; 15.705 ; 15.705 ; 16.393 ;
; _CS        ; DATA[6]     ; 16.796 ; 16.108 ; 16.108 ; 16.796 ;
; _CS        ; DATA[7]     ; 17.349 ; 16.661 ; 16.661 ; 17.349 ;
; _CS        ; DATA[8]     ;        ; 14.751 ; 14.751 ;        ;
; _CS        ; _LED_RD     ; 8.911  ;        ;        ; 8.911  ;
; _CS        ; _LED_WR     ; 8.921  ;        ;        ; 8.921  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 15.623 ; 17.290 ; 17.290 ; 15.623 ;
; ADDR[3]    ; DATA[1]     ; 16.221 ; 17.645 ; 17.645 ; 16.221 ;
; ADDR[3]    ; DATA[2]     ; 16.467 ; 14.624 ; 14.624 ; 16.467 ;
; ADDR[3]    ; DATA[4]     ; 15.075 ; 16.744 ; 16.744 ; 15.075 ;
; ADDR[3]    ; DATA[5]     ; 17.670 ; 19.337 ; 19.337 ; 17.670 ;
; ADDR[3]    ; DATA[6]     ; 18.073 ; 19.740 ; 19.740 ; 18.073 ;
; ADDR[3]    ; DATA[7]     ; 18.626 ; 20.293 ; 20.293 ; 18.626 ;
; ADDR[3]    ; DATA[8]     ; 17.695 ;        ;        ; 17.695 ;
; ADDR[3]    ; PD_PORT[0]  ; 15.901 ; 15.901 ; 15.901 ; 15.901 ;
; ADDR[3]    ; PD_PORT[1]  ; 14.405 ; 14.405 ; 14.405 ; 14.405 ;
; ADDR[3]    ; PD_PORT[2]  ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; ADDR[3]    ; PD_PORT[3]  ; 17.414 ; 17.414 ; 17.414 ; 17.414 ;
; ADDR[3]    ; PD_PORT[4]  ; 14.857 ; 14.857 ; 14.857 ; 14.857 ;
; ADDR[3]    ; PD_PORT[5]  ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; ADDR[3]    ; PD_PORT[6]  ; 16.802 ; 16.802 ; 16.802 ; 16.802 ;
; ADDR[3]    ; PD_PORT[7]  ; 14.501 ; 14.501 ; 14.501 ; 14.501 ;
; ADDR[4]    ; DATA[0]     ; 18.430 ;        ;        ; 18.430 ;
; ADDR[4]    ; DATA[1]     ; 19.028 ; 19.364 ; 19.364 ; 19.028 ;
; ADDR[4]    ; DATA[2]     ;        ; 16.777 ; 16.777 ;        ;
; ADDR[4]    ; DATA[4]     ; 17.882 ; 18.463 ; 18.463 ; 17.882 ;
; ADDR[4]    ; DATA[5]     ; 20.477 ;        ;        ; 20.477 ;
; ADDR[4]    ; DATA[6]     ; 20.880 ;        ;        ; 20.880 ;
; ADDR[4]    ; DATA[7]     ; 21.433 ;        ;        ; 21.433 ;
; ADDR[4]    ; DATA[8]     ;        ; 19.414 ; 19.414 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.952 ; 17.272 ; 17.272 ; 17.952 ;
; ADDR[5]    ; DATA[1]     ; 18.307 ; 17.870 ; 17.870 ; 18.307 ;
; ADDR[5]    ; DATA[2]     ; 17.490 ; 15.720 ; 15.720 ; 17.490 ;
; ADDR[5]    ; DATA[4]     ; 17.406 ; 16.724 ; 16.724 ; 17.406 ;
; ADDR[5]    ; DATA[5]     ; 19.999 ; 19.319 ; 19.319 ; 19.999 ;
; ADDR[5]    ; DATA[6]     ; 20.402 ; 19.722 ; 19.722 ; 20.402 ;
; ADDR[5]    ; DATA[7]     ; 20.955 ; 20.275 ; 20.275 ; 20.955 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.357 ; 18.357 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.284 ; 18.596 ; 18.596 ; 19.284 ;
; ADDR[6]    ; DATA[1]     ; 19.639 ; 19.194 ; 19.194 ; 19.639 ;
; ADDR[6]    ; DATA[2]     ; 18.814 ; 17.052 ; 17.052 ; 18.814 ;
; ADDR[6]    ; DATA[4]     ; 18.738 ; 18.048 ; 18.048 ; 18.738 ;
; ADDR[6]    ; DATA[5]     ; 21.331 ; 20.643 ; 20.643 ; 21.331 ;
; ADDR[6]    ; DATA[6]     ; 21.734 ; 21.046 ; 21.046 ; 21.734 ;
; ADDR[6]    ; DATA[7]     ; 22.287 ; 21.599 ; 21.599 ; 22.287 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.689 ; 19.689 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.462 ;        ;        ; 16.462 ;
; DATA[1]    ; PD_PORT[1]  ; 14.450 ;        ;        ; 14.450 ;
; DATA[2]    ; PD_PORT[2]  ; 17.727 ;        ;        ; 17.727 ;
; DATA[3]    ; PD_PORT[3]  ; 17.882 ;        ;        ; 17.882 ;
; DATA[4]    ; PD_PORT[4]  ; 15.724 ;        ;        ; 15.724 ;
; DATA[5]    ; PD_PORT[5]  ; 14.951 ;        ;        ; 14.951 ;
; DATA[6]    ; PD_PORT[6]  ; 16.133 ;        ;        ; 16.133 ;
; DATA[7]    ; PD_PORT[7]  ; 15.133 ;        ;        ; 15.133 ;
; INTA       ; _INT        ;        ; 8.609  ; 8.609  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 15.275 ;        ;        ; 15.275 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.628 ;        ;        ; 13.628 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.382 ;        ;        ; 15.382 ;
; PD_PORT[3] ; PD_PORT[3]  ; 13.871 ;        ;        ; 13.871 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.448 ;        ;        ; 15.448 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.622 ;        ;        ; 15.622 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.399 ;        ;        ; 14.399 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.377 ;        ;        ; 14.377 ;
; R_W        ; DATA[0]     ; 11.240 ; 17.104 ; 17.104 ; 11.240 ;
; R_W        ; DATA[1]     ; 11.838 ; 17.459 ; 17.459 ; 11.838 ;
; R_W        ; DATA[2]     ; 15.588 ; 11.458 ; 11.458 ; 15.588 ;
; R_W        ; DATA[4]     ; 10.692 ; 16.558 ; 16.558 ; 10.692 ;
; R_W        ; DATA[5]     ; 13.287 ; 19.151 ; 19.151 ; 13.287 ;
; R_W        ; DATA[6]     ; 13.690 ; 19.554 ; 19.554 ; 13.690 ;
; R_W        ; DATA[7]     ; 14.243 ; 20.107 ; 20.107 ; 14.243 ;
; R_W        ; DATA[8]     ; 17.509 ;        ;        ; 17.509 ;
; R_W        ; _LED_RD     ;        ; 13.418 ; 13.418 ;        ;
; R_W        ; _LED_WR     ; 13.429 ;        ;        ; 13.429 ;
; _AS        ; DATA[0]     ; 14.642 ; 13.954 ; 13.954 ; 14.642 ;
; _AS        ; DATA[1]     ; 14.997 ; 14.552 ; 14.552 ; 14.997 ;
; _AS        ; DATA[2]     ; 14.172 ; 12.410 ; 12.410 ; 14.172 ;
; _AS        ; DATA[4]     ; 14.096 ; 13.406 ; 13.406 ; 14.096 ;
; _AS        ; DATA[5]     ; 16.689 ; 16.001 ; 16.001 ; 16.689 ;
; _AS        ; DATA[6]     ; 17.092 ; 16.404 ; 16.404 ; 17.092 ;
; _AS        ; DATA[7]     ; 17.645 ; 16.957 ; 16.957 ; 17.645 ;
; _AS        ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; _AS        ; _LED_RD     ; 14.525 ;        ;        ; 14.525 ;
; _AS        ; _LED_WR     ; 14.535 ;        ;        ; 14.535 ;
; _CS        ; DATA[0]     ; 14.346 ; 13.658 ; 13.658 ; 14.346 ;
; _CS        ; DATA[1]     ; 14.701 ; 14.256 ; 14.256 ; 14.701 ;
; _CS        ; DATA[2]     ; 13.876 ; 12.114 ; 12.114 ; 13.876 ;
; _CS        ; DATA[4]     ; 13.800 ; 13.110 ; 13.110 ; 13.800 ;
; _CS        ; DATA[5]     ; 16.393 ; 15.705 ; 15.705 ; 16.393 ;
; _CS        ; DATA[6]     ; 16.796 ; 16.108 ; 16.108 ; 16.796 ;
; _CS        ; DATA[7]     ; 17.349 ; 16.661 ; 16.661 ; 17.349 ;
; _CS        ; DATA[8]     ;        ; 14.751 ; 14.751 ;        ;
; _CS        ; _LED_RD     ; 8.911  ;        ;        ; 8.911  ;
; _CS        ; _LED_WR     ; 8.921  ;        ;        ; 8.921  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.158 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.711 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 15.105 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 15.118 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.573 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 15.128 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.563 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 15.131 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.568 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 15.121 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.178 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.158 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 13.590 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 13.590 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.568 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.709 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 13.858 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 13.538 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 13.538 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 16.339 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 14.209 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 16.343 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 14.209 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 16.353 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 13.873 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 16.737 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 13.873 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 11.309 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 12.074 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 12.862 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 12.074 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 13.256 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 12.074 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 13.269 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 11.724 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 13.279 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 11.714 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 13.282 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 11.719 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 13.272 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 11.329 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.309 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.741 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 11.741 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 11.719 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 12.860 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 14.074 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.009 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 14.074 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 11.689 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 14.074 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 11.689 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 14.490 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 12.360 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 14.494 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 12.360 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 14.504 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.024 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 14.888 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.024 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 10.140 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 11.295 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 10.185 ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 11.305 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.185 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 11.315 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.305 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.140 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 10.607 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.121  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 8.753  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 8.763  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.121  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.158 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.711 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 15.105 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 15.118 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.573 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 15.128 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.563 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 15.131 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.568 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 15.121 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.178 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.158 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 13.590 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 13.590 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.568 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.709 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 13.858 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 13.538 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.923 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 13.538 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 16.339 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 14.209 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 16.343 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 14.209 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 16.353 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 13.873 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 16.737 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 13.873 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.367  ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 10.132 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.920 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 10.132 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 11.314 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 10.132 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 11.327 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 9.782  ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 11.337 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 9.772  ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 11.340 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 9.777  ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 11.330 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 9.387  ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 9.367  ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 9.799  ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 9.799  ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 9.777  ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 10.918 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 12.132 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 10.067 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 12.132 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 9.747  ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 12.132 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 9.747  ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.548 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 10.418 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.552 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 10.418 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.562 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 10.082 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.946 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 10.082 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.208  ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.363 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.253  ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.373 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 9.253  ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.383 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 10.373 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 9.208  ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 9.675  ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.121  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 8.753  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 8.763  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.121  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.158    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.711    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 15.105    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 15.118    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.573    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 15.128    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.563    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 15.131    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.568    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 15.121    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.178    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.158    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 13.590    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 13.590    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.568    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.709    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 13.858    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 13.538    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 13.538    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 16.339    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 14.209    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 16.343    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 14.209    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 16.353    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 13.873    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 16.737    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 13.873    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 11.309    ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 12.074    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 12.862    ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 12.074    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 13.256    ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 12.074    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 13.269    ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 11.724    ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 13.279    ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 11.714    ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 13.282    ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 11.719    ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 13.272    ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 11.329    ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.309    ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.741    ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 11.741    ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 11.719    ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 12.860    ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 14.074    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.009    ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 14.074    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 11.689    ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 14.074    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 11.689    ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 14.490    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 12.360    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 14.494    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 12.360    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 14.504    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.024    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 14.888    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.024    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 10.140    ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 11.295    ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 10.185    ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 11.305    ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.185    ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 11.315    ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.305    ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.140    ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 10.607    ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.121     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 8.753     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 8.763     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.121     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.158    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.711    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 15.105    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 15.118    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.573    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 15.128    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.563    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 15.131    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.568    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 15.121    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.178    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.158    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 13.590    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 13.590    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.568    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.709    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 13.858    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 13.538    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.923    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 13.538    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 16.339    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 14.209    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 16.343    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 14.209    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 16.353    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 13.873    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 16.737    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 13.873    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.367     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 10.132    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.920    ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 10.132    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 11.314    ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 10.132    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 11.327    ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 9.782     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 11.337    ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 9.772     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 11.340    ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 9.777     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 11.330    ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 9.387     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 9.367     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 9.799     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 9.799     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 9.777     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 10.918    ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 12.132    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 10.067    ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 12.132    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 9.747     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 12.132    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 9.747     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.548    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 10.418    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.552    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 10.418    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.562    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 10.082    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.946    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 10.082    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.208     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.363    ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.253     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.373    ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 9.253     ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.383    ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 10.373    ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 9.208     ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 9.675     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.121     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 8.753     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 8.763     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.121     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -2.426 ; -57.835       ;
; CPU_SM:u_CPU_SM|PAS       ; -0.798 ; -16.166       ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.684 ; -0.684        ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.471 ; -2.042        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.447 ; -2.941        ;
; LLW                       ; -0.441 ; -27.701       ;
; ADDR[2]                   ; 0.148  ; 0.000         ;
; LHW                       ; 0.368  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.488  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.501  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -1.723 ; -21.550       ;
; ADDR[2]                   ; -1.177 ; -1.412        ;
; LHW                       ; -0.676 ; -48.783       ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.466 ; -0.832        ;
; LLW                       ; -0.271 ; -6.023        ;
; CPU_SM:u_CPU_SM|PAS       ; 0.024  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.172  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.215  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.215  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 1.116  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.886 ; -0.886        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.790 ; -0.790        ;
; SCLK                                                                  ; -0.537 ; -3.117        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.086  ; 0.000         ;
; ADDR[2]                                                               ; 0.274  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.039 ; -0.078        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.294  ; 0.000         ;
; SCLK                                                                  ; 0.613  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.170  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1.766  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.380 ; -58.380       ;
; ADDR[2]                                                               ; -1.222 ; -12.222       ;
; LHW                                                                   ; -0.500 ; -128.000      ;
; LLW                                                                   ; -0.500 ; -128.000      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.500 ; -32.000       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.500 ; -16.000       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.500 ; -8.000        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.500 ; -5.000        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.500 ; -3.000        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.500 ; -3.000        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.500 ; -2.000        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.500 ; -1.000        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCLK'                                                                                                                                                   ;
+--------+-----------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.426 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.934     ; 2.524      ;
; -2.390 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.734     ; 2.688      ;
; -2.306 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK     ; ADDR[2]      ; SCLK        ; 0.500        ; -0.856     ; 1.982      ;
; -2.160 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.904     ; 2.288      ;
; -2.124 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.704     ; 2.452      ;
; -2.115 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.030     ; 3.117      ;
; -2.115 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.900     ; 2.247      ;
; -2.105 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]  ; ADDR[2]      ; SCLK        ; 0.500        ; -0.826     ; 1.811      ;
; -2.078 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.034     ; 3.076      ;
; -2.069 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.904     ; 2.197      ;
; -2.068 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.802     ; 2.298      ;
; -2.034 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.700     ; 2.366      ;
; -2.033 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.704     ; 2.361      ;
; -2.028 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.030     ; 3.030      ;
; -2.016 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]  ; ADDR[2]      ; SCLK        ; 0.500        ; -0.826     ; 1.722      ;
; -2.014 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.034     ; 3.012      ;
; -2.009 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.030     ; 3.011      ;
; -1.992 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o  ; ADDR[2]      ; SCLK        ; 0.500        ; -0.826     ; 1.698      ;
; -1.969 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.040     ; 2.961      ;
; -1.898 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.904     ; 2.026      ;
; -1.862 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[4]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.704     ; 2.190      ;
; -1.837 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.865      ;
; -1.836 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 0.500        ; -0.046     ; 2.322      ;
; -1.825 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.857      ;
; -1.816 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.848      ;
; -1.809 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.837      ;
; -1.790 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 0.500        ; -0.046     ; 2.276      ;
; -1.787 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.819      ;
; -1.778 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.772     ; 2.038      ;
; -1.768 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.800      ;
; -1.759 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.795      ;
; -1.753 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]  ; ADDR[2]      ; SCLK        ; 0.500        ; -0.826     ; 1.459      ;
; -1.741 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.773      ;
; -1.737 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.900     ; 1.869      ;
; -1.721 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.749      ;
; -1.716 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.752      ;
; -1.707 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 2.217      ;
; -1.701 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.700     ; 2.033      ;
; -1.691 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.727      ;
; -1.683 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.896     ; 1.819      ;
; -1.681 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS       ; ADDR[2]      ; SCLK        ; 1.000        ; -0.910     ; 1.803      ;
; -1.679 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; -0.010     ; 2.701      ;
; -1.675 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 1.000        ; -0.006     ; 2.697      ;
; -1.671 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.703      ;
; -1.663 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.910     ; 1.785      ;
; -1.657 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.685      ;
; -1.655 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 2.171      ;
; -1.652 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.684      ;
; -1.652 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.772     ; 1.912      ;
; -1.647 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.696     ; 1.983      ;
; -1.630 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|PAS       ; ADDR[2]      ; SCLK        ; 1.000        ; -0.710     ; 1.952      ;
; -1.627 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.710     ; 1.949      ;
; -1.621 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH ; ADDR[2]      ; SCLK        ; 1.000        ; -0.917     ; 1.736      ;
; -1.611 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 0.500        ; -0.012     ; 2.131      ;
; -1.610 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.642      ;
; -1.589 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.617      ;
; -1.585 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STOPFLUSH ; ADDR[2]      ; SCLK        ; 1.000        ; -0.717     ; 1.900      ;
; -1.581 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BREQ      ; SCLK         ; SCLK        ; 1.000        ; 0.008      ; 2.621      ;
; -1.565 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|STATE[2]  ; SCLK         ; SCLK        ; 0.500        ; -0.012     ; 2.085      ;
; -1.562 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL    ; ADDR[2]      ; SCLK        ; 1.000        ; -0.915     ; 1.679      ;
; -1.553 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STATE[3]  ; SCLK         ; SCLK        ; 1.000        ; -0.010     ; 2.575      ;
; -1.548 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STOPFLUSH ; SCLK         ; SCLK        ; 1.000        ; -0.013     ; 2.567      ;
; -1.548 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH    ; ADDR[2]      ; SCLK        ; 1.000        ; -0.917     ; 1.663      ;
; -1.546 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.020     ; 2.558      ;
; -1.542 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.570      ;
; -1.534 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BREQ      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.764     ; 1.802      ;
; -1.525 ; SCSI_SM:u_SCSI_SM|STATE[2]                                      ; SCSI_SM:u_SCSI_SM|DACK_o  ; SCLK         ; SCLK        ; 1.000        ; -0.796     ; 1.761      ;
; -1.515 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS       ; SCLK         ; SCLK        ; 1.000        ; -0.005     ; 2.542      ;
; -1.511 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.543      ;
; -1.501 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH ; ADDR[2]      ; SCLK        ; 1.000        ; -0.785     ; 1.748      ;
; -1.494 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.768     ; 1.758      ;
; -1.489 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PDS       ; SCLK         ; SCLK        ; 1.000        ; -0.005     ; 2.516      ;
; -1.481 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS       ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.512      ;
; -1.466 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 1.982      ;
; -1.466 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|INCNO     ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 1.998      ;
; -1.454 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|INCNO     ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 1.986      ;
; -1.444 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUH    ; ADDR[2]      ; SCLK        ; 1.000        ; -0.717     ; 1.759      ;
; -1.435 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BREQ      ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 2.465      ;
; -1.433 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS       ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.464      ;
; -1.430 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ      ; ADDR[2]      ; SCLK        ; 0.500        ; -0.818     ; 1.144      ;
; -1.422 ; CPU_SM:u_CPU_SM|DREQ_                                           ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.038     ; 2.416      ;
; -1.420 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|STATE[4]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 1.936      ;
; -1.413 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STOPFLUSH ; ADDR[2]      ; SCLK        ; 0.500        ; -0.839     ; 1.106      ;
; -1.403 ; SCSI_SM:u_SCSI_SM|STATE[1]                                      ; SCSI_SM:u_SCSI_SM|DACK_o  ; SCLK         ; SCLK        ; 1.000        ; -0.796     ; 1.639      ;
; -1.402 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|STOPFLUSH ; SCLK         ; SCLK        ; 1.000        ; -0.023     ; 2.411      ;
; -1.387 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|RE_o    ; SCLK         ; SCLK        ; 1.000        ; -0.852     ; 1.567      ;
; -1.387 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 1.903      ;
; -1.379 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|STATE[1]  ; SCLK         ; SCLK        ; 0.500        ; -0.016     ; 1.895      ;
; -1.376 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|INCNO     ; SCLK         ; SCLK        ; 1.000        ; 0.016      ; 2.424      ;
; -1.366 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BREQ      ; SCLK         ; SCLK        ; 1.000        ; 0.008      ; 2.406      ;
; -1.362 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|F2CPUH    ; SCLK         ; SCLK        ; 0.500        ; -0.029     ; 1.865      ;
; -1.361 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|INCNO     ; SCLK         ; SCLK        ; 1.000        ; 0.016      ; 2.409      ;
; -1.355 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 1.884      ;
; -1.350 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|F2CPUH    ; SCLK         ; SCLK        ; 0.500        ; -0.029     ; 1.853      ;
; -1.349 ; CPU_SM:u_CPU_SM|DMAENA                                          ; CPU_SM:u_CPU_SM|BGACK     ; SCLK         ; SCLK        ; 1.000        ; -0.038     ; 2.343      ;
; -1.345 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BREQ      ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.381      ;
; -1.343 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 1.872      ;
; -1.339 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|DACK_o  ; SCLK         ; SCLK        ; 1.000        ; -0.796     ; 1.575      ;
+--------+-----------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -0.798 ; fifo:int_fifo|BUFFER[2][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.551     ; 1.279      ;
; -0.797 ; fifo:int_fifo|BUFFER[0][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.292      ;
; -0.771 ; fifo:int_fifo|BUFFER[5][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.546     ; 1.257      ;
; -0.763 ; fifo:int_fifo|BUFFER[2][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.124     ; 1.671      ;
; -0.755 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 1.247      ;
; -0.740 ; fifo:int_fifo|BUFFER[4][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.536     ; 1.236      ;
; -0.735 ; fifo:int_fifo|BUFFER[2][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.547     ; 1.220      ;
; -0.732 ; fifo:int_fifo|BUFFER[0][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.547     ; 1.217      ;
; -0.717 ; fifo:int_fifo|BUFFER[5][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.536     ; 1.213      ;
; -0.716 ; fifo:int_fifo|BUFFER[4][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.544     ; 1.204      ;
; -0.711 ; fifo:int_fifo|BUFFER[0][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.555     ; 1.188      ;
; -0.691 ; fifo:int_fifo|BUFFER[0][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.549     ; 1.174      ;
; -0.691 ; fifo:int_fifo|BUFFER[2][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.538     ; 1.185      ;
; -0.689 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.531     ; 1.190      ;
; -0.686 ; fifo:int_fifo|BUFFER[5][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.544     ; 1.174      ;
; -0.681 ; fifo:int_fifo|BUFFER[3][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.534     ; 1.179      ;
; -0.679 ; fifo:int_fifo|BUFFER[1][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.174      ;
; -0.668 ; fifo:int_fifo|BUFFER[3][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.534     ; 1.166      ;
; -0.667 ; fifo:int_fifo|BUFFER[5][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.546     ; 1.153      ;
; -0.664 ; fifo:int_fifo|BUFFER[0][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.549     ; 1.147      ;
; -0.661 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.534     ; 1.159      ;
; -0.658 ; fifo:int_fifo|BUFFER[1][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.547     ; 1.143      ;
; -0.657 ; fifo:int_fifo|BUFFER[3][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.523     ; 1.166      ;
; -0.640 ; fifo:int_fifo|BUFFER[4][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.546     ; 1.126      ;
; -0.637 ; fifo:int_fifo|BUFFER[1][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.545     ; 1.124      ;
; -0.635 ; fifo:int_fifo|BUFFER[4][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.130      ;
; -0.635 ; fifo:int_fifo|BUFFER[0][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.545     ; 1.122      ;
; -0.629 ; fifo:int_fifo|BUFFER[2][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 1.113      ;
; -0.625 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.528     ; 1.129      ;
; -0.624 ; fifo:int_fifo|BUFFER[1][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.549     ; 1.107      ;
; -0.617 ; fifo:int_fifo|BUFFER[3][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 1.109      ;
; -0.617 ; fifo:int_fifo|BUFFER[3][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.130     ; 1.519      ;
; -0.616 ; fifo:int_fifo|BUFFER[0][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.124     ; 1.524      ;
; -0.612 ; fifo:int_fifo|BUFFER[0][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.547     ; 1.097      ;
; -0.606 ; fifo:int_fifo|BUFFER[5][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.101      ;
; -0.603 ; fifo:int_fifo|BUFFER[4][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.554     ; 1.081      ;
; -0.591 ; fifo:int_fifo|BUFFER[4][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 1.075      ;
; -0.589 ; fifo:int_fifo|BUFFER[5][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 1.081      ;
; -0.588 ; fifo:int_fifo|BUFFER[3][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.534     ; 1.086      ;
; -0.587 ; fifo:int_fifo|BUFFER[2][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.557     ; 1.062      ;
; -0.586 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.557     ; 1.061      ;
; -0.584 ; fifo:int_fifo|BUFFER[2][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.542     ; 1.074      ;
; -0.582 ; fifo:int_fifo|BUFFER[2][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.544     ; 1.070      ;
; -0.582 ; fifo:int_fifo|BUFFER[0][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 1.073      ;
; -0.581 ; fifo:int_fifo|BUFFER[6][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.539     ; 1.074      ;
; -0.579 ; fifo:int_fifo|BUFFER[2][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.542     ; 1.069      ;
; -0.577 ; fifo:int_fifo|BUFFER[5][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.554     ; 1.055      ;
; -0.575 ; fifo:int_fifo|BUFFER[2][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.542     ; 1.065      ;
; -0.572 ; fifo:int_fifo|BUFFER[6][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.535     ; 1.069      ;
; -0.565 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.546     ; 1.051      ;
; -0.563 ; fifo:int_fifo|BUFFER[4][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.058      ;
; -0.556 ; fifo:int_fifo|BUFFER[2][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.531     ; 1.057      ;
; -0.553 ; fifo:int_fifo|BUFFER[6][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.535     ; 1.050      ;
; -0.553 ; fifo:int_fifo|BUFFER[5][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.529     ; 1.056      ;
; -0.550 ; fifo:int_fifo|BUFFER[5][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 1.041      ;
; -0.547 ; fifo:int_fifo|BUFFER[3][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.557     ; 1.022      ;
; -0.542 ; fifo:int_fifo|BUFFER[0][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.154     ; 1.420      ;
; -0.540 ; fifo:int_fifo|BUFFER[2][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.551     ; 1.021      ;
; -0.539 ; fifo:int_fifo|BUFFER[5][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 1.023      ;
; -0.537 ; fifo:int_fifo|BUFFER[6][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.532     ; 1.037      ;
; -0.537 ; fifo:int_fifo|BUFFER[5][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.537     ; 1.032      ;
; -0.531 ; fifo:int_fifo|BUFFER[3][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.544     ; 1.019      ;
; -0.529 ; fifo:int_fifo|BUFFER[4][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 1.020      ;
; -0.528 ; fifo:int_fifo|BUFFER[4][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.529     ; 1.031      ;
; -0.517 ; fifo:int_fifo|BUFFER[4][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.133     ; 1.416      ;
; -0.516 ; fifo:int_fifo|BUFFER[2][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 1.008      ;
; -0.512 ; fifo:int_fifo|BUFFER[2][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 1.004      ;
; -0.511 ; fifo:int_fifo|BUFFER[6][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.128     ; 1.415      ;
; -0.504 ; fifo:int_fifo|BUFFER[5][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.996      ;
; -0.503 ; fifo:int_fifo|BUFFER[2][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 0.987      ;
; -0.502 ; fifo:int_fifo|BUFFER[5][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.994      ;
; -0.491 ; fifo:int_fifo|BUFFER[5][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 0.975      ;
; -0.488 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.436      ; 1.956      ;
; -0.486 ; fifo:int_fifo|BUFFER[4][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.554     ; 0.964      ;
; -0.483 ; fifo:int_fifo|BUFFER[4][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.975      ;
; -0.481 ; fifo:int_fifo|BUFFER[4][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.973      ;
; -0.477 ; fifo:int_fifo|BUFFER[4][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.969      ;
; -0.475 ; fifo:int_fifo|BUFFER[0][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.555     ; 0.952      ;
; -0.473 ; fifo:int_fifo|BUFFER[3][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.965      ;
; -0.473 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.436      ; 1.941      ;
; -0.472 ; fifo:int_fifo|BUFFER[2][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.542     ; 0.962      ;
; -0.469 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 0.960      ;
; -0.468 ; fifo:int_fifo|BUFFER[0][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 0.959      ;
; -0.468 ; fifo:int_fifo|BUFFER[3][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.960      ;
; -0.468 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.119     ; 1.381      ;
; -0.467 ; fifo:int_fifo|BUFFER[0][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.542     ; 0.957      ;
; -0.466 ; fifo:int_fifo|BUFFER[0][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 0.957      ;
; -0.464 ; fifo:int_fifo|BUFFER[6][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.548     ; 0.948      ;
; -0.461 ; fifo:int_fifo|BUFFER[0][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 0.952      ;
; -0.460 ; fifo:int_fifo|BUFFER[4][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.952      ;
; -0.458 ; fifo:int_fifo|BUFFER[5][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.554     ; 0.936      ;
; -0.454 ; fifo:int_fifo|BUFFER[2][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.118     ; 1.368      ;
; -0.449 ; fifo:int_fifo|BUFFER[0][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.530     ; 0.951      ;
; -0.447 ; fifo:int_fifo|BUFFER[5][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.127     ; 1.352      ;
; -0.441 ; fifo:int_fifo|BUFFER[6][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.541     ; 0.932      ;
; -0.435 ; fifo:int_fifo|BUFFER[5][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.540     ; 0.927      ;
; -0.434 ; fifo:int_fifo|BUFFER[6][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.543     ; 0.923      ;
; -0.433 ; fifo:int_fifo|BUFFER[6][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.524     ; 0.941      ;
; -0.429 ; fifo:int_fifo|BUFFER[3][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.110     ; 1.351      ;
; -0.419 ; fifo:int_fifo|BUFFER[6][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.092     ; 1.359      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.684 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -1.349     ; 0.367      ;
; -0.439 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 0.771      ; 1.742      ;
; 0.061  ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.771      ; 1.742      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
; 0.708  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.215      ; 0.539      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.471 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.656     ; 0.847      ;
; -0.449 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.656     ; 0.825      ;
; -0.430 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.656     ; 0.806      ;
; -0.377 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.656     ; 0.753      ;
; -0.315 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.656     ; 0.691      ;
; 0.082  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.950      ;
; 0.133  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.899      ;
; 0.149  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.883      ;
; 0.156  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.876      ;
; 0.197  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.835      ;
; 0.211  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.821      ;
; 0.237  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.795      ;
; 0.237  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.795      ;
; 0.261  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.771      ;
; 0.270  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.762      ;
; 0.296  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.736      ;
; 0.300  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.776      ; 1.149      ;
; 0.310  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.722      ;
; 0.320  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.712      ;
; 0.332  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.700      ;
; 0.368  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.664      ;
; 0.462  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.776      ; 0.987      ;
; 0.497  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.776      ; 0.952      ;
; 0.547  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.776      ; 0.902      ;
; 0.665  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.800  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.776      ; 1.149      ;
; 0.846  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.776      ; 0.603      ;
; 0.962  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.776      ; 0.987      ;
; 0.997  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.776      ; 0.952      ;
; 1.047  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.776      ; 0.902      ;
; 1.346  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.776      ; 0.603      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.447 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.153     ; 0.826      ;
; -0.414 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.779      ;
; -0.411 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.776      ;
; -0.407 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.772      ;
; -0.382 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.159     ; 0.755      ;
; -0.379 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.159     ; 0.752      ;
; -0.379 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.159     ; 0.752      ;
; -0.373 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.161     ; 0.744      ;
; -0.324 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.175     ; 0.681      ;
; -0.320 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.175     ; 0.677      ;
; -0.317 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.175     ; 0.674      ;
; -0.301 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.172     ; 0.661      ;
; -0.283 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.648      ;
; -0.280 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.645      ;
; -0.278 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.167     ; 0.643      ;
; -0.236 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.164     ; 0.604      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LLW'                                                                                                                                                              ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -0.441 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.356      ; 1.329      ;
; -0.434 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.316      ;
; -0.432 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.314      ;
; -0.401 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.283      ;
; -0.378 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.260      ;
; -0.377 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.259      ;
; -0.373 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.372      ; 1.277      ;
; -0.369 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.310      ; 1.211      ;
; -0.368 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[4][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.310      ; 1.210      ;
; -0.355 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[3][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.347      ; 1.234      ;
; -0.353 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.347      ; 1.232      ;
; -0.351 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.233      ;
; -0.351 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.233      ;
; -0.350 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.232      ;
; -0.348 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.649      ;
; -0.348 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.649      ;
; -0.348 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.230      ;
; -0.347 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.648      ;
; -0.347 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.648      ;
; -0.346 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 0.261      ; 1.639      ;
; -0.345 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 0.261      ; 1.638      ;
; -0.343 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.644      ;
; -0.342 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.643      ;
; -0.337 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.204      ;
; -0.336 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[5][7]  ; SCLK                ; LLW         ; 1.000        ; 0.273      ; 1.641      ;
; -0.336 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.203      ;
; -0.335 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[4][7]  ; SCLK                ; LLW         ; 1.000        ; 0.273      ; 1.640      ;
; -0.326 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][11] ; SCLK                ; LLW         ; 1.000        ; 0.275      ; 1.633      ;
; -0.322 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][7]  ; SCLK                ; LLW         ; 1.000        ; 0.310      ; 1.664      ;
; -0.320 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[7][7]  ; SCLK                ; LLW         ; 1.000        ; 0.310      ; 1.662      ;
; -0.313 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][2]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.619      ;
; -0.312 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][5]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.618      ;
; -0.311 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][2]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.617      ;
; -0.311 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][0]  ; SCLK                ; LLW         ; 1.000        ; 0.280      ; 1.623      ;
; -0.311 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][5]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.617      ;
; -0.311 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.193      ;
; -0.308 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][1]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.614      ;
; -0.308 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][1]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.614      ;
; -0.306 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.621      ;
; -0.304 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][0]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.610      ;
; -0.302 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[0][0]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.608      ;
; -0.300 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[4][11] ; SCLK                ; LLW         ; 1.000        ; 0.292      ; 1.624      ;
; -0.295 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[0][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.147      ;
; -0.293 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.312      ; 1.137      ;
; -0.292 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[0][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.144      ;
; -0.292 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[4][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.159      ;
; -0.291 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.158      ;
; -0.290 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.312      ; 1.134      ;
; -0.290 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[2][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.142      ;
; -0.289 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[0][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.141      ;
; -0.286 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[2][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.138      ;
; -0.286 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.168      ;
; -0.285 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[0][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.137      ;
; -0.282 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.149      ;
; -0.281 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.312      ; 1.125      ;
; -0.280 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[4][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.147      ;
; -0.278 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.336      ; 1.146      ;
; -0.276 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.143      ;
; -0.275 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.157      ;
; -0.275 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.354      ; 1.161      ;
; -0.275 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.336      ; 1.143      ;
; -0.273 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[2][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.348      ; 1.153      ;
; -0.272 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.336      ; 1.140      ;
; -0.271 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][0]  ; SCLK                ; LLW         ; 1.000        ; 0.294      ; 1.597      ;
; -0.269 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.570      ;
; -0.266 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.148      ;
; -0.265 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][12] ; SCLK                ; LLW         ; 1.000        ; 0.269      ; 1.566      ;
; -0.265 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[1][5]  ; SCLK                ; LLW         ; 1.000        ; 0.288      ; 1.585      ;
; -0.264 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][5]  ; SCLK                ; LLW         ; 1.000        ; 0.288      ; 1.584      ;
; -0.264 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[1][0]  ; SCLK                ; LLW         ; 1.000        ; 0.288      ; 1.584      ;
; -0.264 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[6][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.328      ; 1.124      ;
; -0.262 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][0]  ; SCLK                ; LLW         ; 1.000        ; 0.288      ; 1.582      ;
; -0.261 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[2][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.320      ; 1.113      ;
; -0.261 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.328      ; 1.121      ;
; -0.261 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[4][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.128      ;
; -0.260 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.142      ;
; -0.260 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.127      ;
; -0.255 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[4][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.329      ; 1.116      ;
; -0.255 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.350      ; 1.137      ;
; -0.252 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.567      ;
; -0.252 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.119      ;
; -0.251 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[4][12] ; SCLK                ; LLW         ; 1.000        ; 0.278      ; 1.561      ;
; -0.251 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[5][12] ; SCLK                ; LLW         ; 1.000        ; 0.278      ; 1.561      ;
; -0.251 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.348      ; 1.131      ;
; -0.250 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 0.275      ; 1.557      ;
; -0.246 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.561      ;
; -0.246 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.336      ; 1.114      ;
; -0.245 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[4][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.335      ; 1.112      ;
; -0.244 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 0.275      ; 1.551      ;
; -0.243 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[0][12] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.558      ;
; -0.243 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.325      ; 1.100      ;
; -0.243 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.325      ; 1.100      ;
; -0.242 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.557      ;
; -0.241 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.556      ;
; -0.241 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.556      ;
; -0.241 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][12] ; SCLK                ; LLW         ; 1.000        ; 0.275      ; 1.548      ;
; -0.240 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.555      ;
; -0.239 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][4]  ; SCLK                ; LLW         ; 1.000        ; 0.274      ; 1.545      ;
; -0.238 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.553      ;
; -0.237 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 0.283      ; 1.552      ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ADDR[2]'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.148 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 0.008      ; 0.392      ;
; 0.665 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.367      ;
; 0.910 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 2.120      ; 1.742      ;
; 0.948 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.996      ; 1.080      ;
; 1.047 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.996      ; 0.981      ;
; 1.410 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 2.120      ; 1.742      ;
; 2.014 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 1.349      ; 0.367      ;
; 2.057 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 1.564      ; 0.539      ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LHW'                                                                                                             ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][27] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.357      ;
; 0.369 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][27] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.356      ;
; 0.386 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][27] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.341      ;
; 0.389 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][21] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.327      ;
; 0.390 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][27] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.337      ;
; 0.393 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][20] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.317      ;
; 0.398 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][19] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.319      ;
; 0.399 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][19] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.318      ;
; 0.400 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][19] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.318      ;
; 0.401 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][17] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.316      ;
; 0.404 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][17] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.313      ;
; 0.411 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][23] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.299      ;
; 0.461 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][19] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.249      ;
; 0.470 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][21] ; SCLK         ; LHW         ; 1.000        ; 0.676      ; 1.238      ;
; 0.484 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][17] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.226      ;
; 0.488 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][21] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.228      ;
; 0.495 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][18] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.222      ;
; 0.498 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][18] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.219      ;
; 0.511 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][23] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.205      ;
; 0.511 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][23] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.205      ;
; 0.516 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][20] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.202      ;
; 0.516 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][18] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.200      ;
; 0.517 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][18] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.199      ;
; 0.521 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][19] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.195      ;
; 0.522 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][22] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.194      ;
; 0.523 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][19] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.193      ;
; 0.526 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][22] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.190      ;
; 0.527 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][20] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.189      ;
; 0.527 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][20] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.189      ;
; 0.536 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][17] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.180      ;
; 0.539 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][26] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.185      ;
; 0.540 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][26] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.184      ;
; 0.553 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][18] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.165      ;
; 0.573 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][16] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.137      ;
; 0.575 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][30] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.150      ;
; 0.575 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][31] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.149      ;
; 0.577 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][30] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.148      ;
; 0.578 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][31] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.146      ;
; 0.585 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][20] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.132      ;
; 0.586 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][20] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.131      ;
; 0.590 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][21] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.120      ;
; 0.592 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][16] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.121      ;
; 0.593 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.123      ;
; 0.598 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][17] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.120      ;
; 0.598 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][18] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.112      ;
; 0.599 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][28] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.125      ;
; 0.601 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][22] ; SCLK         ; LHW         ; 1.000        ; 0.678      ; 1.109      ;
; 0.603 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][28] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.121      ;
; 0.604 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][18] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.109      ;
; 0.604 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][23] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.113      ;
; 0.606 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][21] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.111      ;
; 0.607 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][21] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.110      ;
; 0.608 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][23] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.109      ;
; 0.609 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][18] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.104      ;
; 0.610 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][22] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.107      ;
; 0.611 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][27] ; SCLK         ; LHW         ; 1.000        ; 0.679      ; 1.100      ;
; 0.612 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][30] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.112      ;
; 0.612 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][22] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.105      ;
; 0.613 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][25] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.111      ;
; 0.613 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][25] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.111      ;
; 0.617 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][30] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.107      ;
; 0.617 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][21] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.101      ;
; 0.619 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][17] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.094      ;
; 0.619 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][17] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.094      ;
; 0.625 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][17] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.091      ;
; 0.630 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][23] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.088      ;
; 0.632 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][31] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.093      ;
; 0.632 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][20] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.081      ;
; 0.633 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][31] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.092      ;
; 0.633 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][20] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 1.080      ;
; 0.636 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][27] ; SCLK         ; LHW         ; 1.000        ; 0.691      ; 1.087      ;
; 0.650 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][29] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.075      ;
; 0.651 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][29] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.074      ;
; 0.665 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][26] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.060      ;
; 0.667 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][26] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.058      ;
; 0.668 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][30] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.059      ;
; 0.669 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][30] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.058      ;
; 0.681 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][24] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.044      ;
; 0.682 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][28] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.045      ;
; 0.684 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][28] ; SCLK         ; LHW         ; 1.000        ; 0.695      ; 1.043      ;
; 0.686 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][24] ; SCLK         ; LHW         ; 1.000        ; 0.693      ; 1.039      ;
; 0.687 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][16] ; SCLK         ; LHW         ; 1.000        ; 0.684      ; 1.029      ;
; 0.689 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][16] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.028      ;
; 0.694 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][24] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.030      ;
; 0.694 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][16] ; SCLK         ; LHW         ; 1.000        ; 0.685      ; 1.023      ;
; 0.695 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][26] ; SCLK         ; LHW         ; 1.000        ; 0.702      ; 1.039      ;
; 0.695 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][24] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.029      ;
; 0.698 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][16] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 1.020      ;
; 0.704 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][29] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.020      ;
; 0.705 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][29] ; SCLK         ; LHW         ; 1.000        ; 0.692      ; 1.019      ;
; 0.705 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][30] ; SCLK         ; LHW         ; 1.000        ; 0.702      ; 1.029      ;
; 0.713 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][22] ; SCLK         ; LHW         ; 1.000        ; 0.687      ; 1.006      ;
; 0.713 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][22] ; SCLK         ; LHW         ; 1.000        ; 0.687      ; 1.006      ;
; 0.715 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][25] ; SCLK         ; LHW         ; 1.000        ; 0.699      ; 1.016      ;
; 0.716 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][23] ; SCLK         ; LHW         ; 1.000        ; 0.687      ; 1.003      ;
; 0.718 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][24] ; SCLK         ; LHW         ; 1.000        ; 0.691      ; 1.005      ;
; 0.719 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][19] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 0.994      ;
; 0.720 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][22] ; SCLK         ; LHW         ; 1.000        ; 0.686      ; 0.998      ;
; 0.720 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][23] ; SCLK         ; LHW         ; 1.000        ; 0.687      ; 0.999      ;
; 0.721 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][19] ; SCLK         ; LHW         ; 1.000        ; 0.681      ; 0.992      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.488 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.544      ;
; 0.605 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.427      ;
; 0.610 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.422      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.501 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.531      ;
; 0.520 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.512      ;
; 0.628 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.723 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.212      ; 0.782      ;
; -1.722 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.212      ; 0.783      ;
; -1.539 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.212      ; 0.966      ;
; -1.433 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.212      ; 1.072      ;
; -1.350 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.424      ; 0.367      ;
; -1.223 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.212      ; 0.782      ;
; -1.222 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.212      ; 0.783      ;
; -1.080 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.308      ; 0.521      ;
; -1.039 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.212      ; 0.966      ;
; -1.001 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.308      ; 0.600      ;
; -0.990 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.715      ;
; -0.953 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.429      ; 0.769      ;
; -0.946 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.659      ; 0.865      ;
; -0.942 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.659      ; 0.869      ;
; -0.933 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.212      ; 1.072      ;
; -0.912 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.793      ;
; -0.893 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 1.412      ; 0.812      ;
; -0.876 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.428      ; 0.845      ;
; -0.853 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.404      ; 0.844      ;
; -0.850 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.424      ; 0.367      ;
; -0.826 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.879      ;
; -0.802 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.416      ; 0.907      ;
; -0.703 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 1.412      ; 1.002      ;
; -0.636 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.414      ; 1.071      ;
; -0.580 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.308      ; 0.521      ;
; -0.573 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.414      ; 1.134      ;
; -0.544 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.416      ; 1.165      ;
; -0.534 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 1.184      ; 0.943      ;
; -0.501 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.308      ; 0.600      ;
; -0.490 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.715      ;
; -0.477 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.406      ; 1.222      ;
; -0.453 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.429      ; 0.769      ;
; -0.445 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.509      ; 1.216      ;
; -0.437 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.509      ; 1.224      ;
; -0.412 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.793      ;
; -0.394 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.360      ; 1.259      ;
; -0.393 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 1.412      ; 0.812      ;
; -0.376 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.428      ; 0.845      ;
; -0.353 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.404      ; 0.844      ;
; -0.353 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.876      ; 0.675      ;
; -0.342 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.420      ; 1.371      ;
; -0.326 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.879      ;
; -0.302 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.416      ; 0.907      ;
; -0.203 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 1.412      ; 1.002      ;
; -0.136 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.414      ; 1.071      ;
; -0.074 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.863      ; 0.941      ;
; -0.073 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.414      ; 1.134      ;
; -0.044 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.416      ; 1.165      ;
; -0.041 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.729      ; 0.840      ;
; -0.034 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 1.184      ; 0.943      ;
; 0.023  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.406      ; 1.222      ;
; 0.027  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.436      ; 1.615      ;
; 0.035  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.436      ; 1.623      ;
; 0.039  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.800      ; 0.991      ;
; 0.093  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.640      ; 0.885      ;
; 0.101  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.628      ; 0.881      ;
; 0.103  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.436      ; 1.691      ;
; 0.106  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.360      ; 1.259      ;
; 0.107  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.436      ; 1.695      ;
; 0.115  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.800      ; 1.067      ;
; 0.150  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.849      ; 1.151      ;
; 0.158  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.420      ; 1.371      ;
; 0.192  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.800      ; 1.144      ;
; 0.196  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.135      ;
; 0.204  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.143      ;
; 0.209  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.148      ;
; 0.213  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.152      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.847      ; 1.219      ;
; 0.223  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.868      ; 1.243      ;
; 0.245  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.848      ; 1.245      ;
; 0.272  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PLHW                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.629      ; 1.053      ;
; 0.272  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.856      ; 1.280      ;
; 0.310  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.627      ; 1.089      ;
; 0.314  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.466      ;
; 0.328  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|BREQ                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.648      ; 1.128      ;
; 0.331  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.644      ; 1.127      ;
; 0.337  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.800      ; 1.289      ;
; 0.351  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.290      ;
; 0.355  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.632      ; 1.139      ;
; 0.359  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.787      ; 1.298      ;
; 0.373  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STATE[0]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.864      ; 1.390      ;
; 0.384  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.713      ; 1.249      ;
; 0.401  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.553      ;
; 0.432  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.873      ; 1.457      ;
; 0.433  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUH                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.847      ; 1.432      ;
; 0.435  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.634      ; 1.221      ;
; 0.479  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.627      ; 1.258      ;
; 0.519  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.640      ; 1.311      ;
; 0.530  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.633      ; 1.315      ;
; 0.533  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|F2CPUH                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.627      ; 1.312      ;
; 0.547  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|F2CPUL                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.629      ; 1.328      ;
; 0.548  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.644      ; 1.344      ;
; 0.552  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.644      ; 1.348      ;
; 0.557  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.641      ; 1.350      ;
; 0.565  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.860      ; 1.577      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.177 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 1.564      ; 0.539      ;
; -1.134 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 1.349      ; 0.367      ;
; -0.530 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 2.120      ; 1.742      ;
; -0.167 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.996      ; 0.981      ;
; -0.068 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.996      ; 1.080      ;
; -0.030 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 2.120      ; 1.742      ;
; 0.215  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.732  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 0.008      ; 0.392      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LHW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.676 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 0.969      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.601 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.044      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.558 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.493      ; 1.087      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.116      ;
; -0.543 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.503      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.532 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.112      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.165      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.161      ;
; -0.465 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.503      ; 1.190      ;
; -0.459 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.501      ; 1.194      ;
; -0.449 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.490      ; 1.193      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.495      ; 1.210      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.495      ; 1.210      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.495      ; 1.210      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.495      ; 1.210      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.495      ; 1.210      ;
; -0.436 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.498      ; 1.214      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.435 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.216      ;
; -0.429 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.500      ; 1.223      ;
; -0.428 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.513      ; 1.237      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.421 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.509      ; 1.240      ;
; -0.412 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.503      ; 1.243      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.408 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.492      ; 1.236      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.404 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.507      ; 1.255      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.498      ; 1.263      ;
; -0.384 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.501      ; 1.269      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.268      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.268      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.499      ; 1.268      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.466 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.776      ; 0.603      ;
; -0.167 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.776      ; 0.902      ;
; -0.117 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.776      ; 0.952      ;
; -0.082 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.776      ; 0.987      ;
; 0.034  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.776      ; 0.603      ;
; 0.080  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.776      ; 1.149      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.333  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.776      ; 0.902      ;
; 0.383  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.776      ; 0.952      ;
; 0.399  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.551      ;
; 0.418  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.776      ; 0.987      ;
; 0.437  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.589      ;
; 0.441  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.593      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.661      ;
; 0.533  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.685      ;
; 0.556  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.708      ;
; 0.569  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.721      ;
; 0.580  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.776      ; 1.149      ;
; 0.636  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.788      ;
; 0.652  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.804      ;
; 0.788  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.940      ;
; 1.152  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.656     ; 0.648      ;
; 1.195  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.656     ; 0.691      ;
; 1.241  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.656     ; 0.737      ;
; 1.257  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.656     ; 0.753      ;
; 1.329  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.656     ; 0.825      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LLW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 0.969      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.020      ;
; -0.153 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.087      ;
; -0.153 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.087      ;
; -0.153 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.087      ;
; -0.153 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.087      ;
; -0.153 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.087      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.094      ;
; -0.140 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.100      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.104      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.096      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.112      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.112      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.112      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.112      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.121      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.121      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.121      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.121      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.121      ;
; -0.101 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.139      ;
; -0.101 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.139      ;
; -0.101 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.139      ;
; -0.101 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.139      ;
; -0.101 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.139      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.094 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.146      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.073 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.066      ; 1.145      ;
; -0.066 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.161      ;
; -0.066 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.161      ;
; -0.066 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.161      ;
; -0.066 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.075      ; 1.161      ;
; -0.065 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.175      ;
; -0.046 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.094      ; 1.200      ;
; -0.034 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.196      ;
; -0.034 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.196      ;
; -0.034 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.196      ;
; -0.034 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.196      ;
; -0.034 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.078      ; 1.196      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.092      ; 1.216      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.092      ; 1.216      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.212      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.212      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.212      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.212      ;
; -0.028 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.212      ;
; -0.027 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.086      ; 1.211      ;
; -0.027 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.086      ; 1.211      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.023 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.217      ;
; -0.022 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.088      ; 1.218      ;
; -0.016 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.074      ; 1.210      ;
; -0.016 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.074      ; 1.210      ;
; -0.016 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.074      ; 1.210      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 0.024 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 0.611      ;
; 0.063 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 0.644      ;
; 0.063 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 0.644      ;
; 0.064 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 0.645      ;
; 0.276 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 0.857      ;
; 0.278 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 0.859      ;
; 0.316 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 0.903      ;
; 0.356 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 0.959      ;
; 0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 0.960      ;
; 0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 0.960      ;
; 0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 0.954      ;
; 0.389 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 0.976      ;
; 0.438 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.005      ;
; 0.466 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.064      ;
; 0.488 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.436      ; 1.076      ;
; 0.488 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.075      ;
; 0.491 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.436      ; 1.079      ;
; 0.498 ; fifo:int_fifo|BUFFER[3][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.121     ; 0.529      ;
; 0.502 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.096      ;
; 0.505 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.099      ;
; 0.508 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.102      ;
; 0.513 ; fifo:int_fifo|BUFFER[7][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.529      ;
; 0.514 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.105      ;
; 0.514 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.105      ;
; 0.514 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.105      ;
; 0.514 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.105      ;
; 0.514 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.105      ;
; 0.521 ; fifo:int_fifo|BUFFER[2][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.537      ;
; 0.521 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.119      ;
; 0.524 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.115      ;
; 0.525 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 1.128      ;
; 0.527 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 1.130      ;
; 0.531 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.129      ;
; 0.547 ; fifo:int_fifo|BUFFER[3][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.121     ; 0.578      ;
; 0.564 ; fifo:int_fifo|BUFFER[7][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.580      ;
; 0.564 ; fifo:int_fifo|BUFFER[7][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.580      ;
; 0.564 ; fifo:int_fifo|BUFFER[7][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.580      ;
; 0.566 ; fifo:int_fifo|BUFFER[7][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.582      ;
; 0.569 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.136      ;
; 0.570 ; fifo:int_fifo|BUFFER[7][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.586      ;
; 0.573 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.140      ;
; 0.576 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 0.606      ;
; 0.578 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 1.181      ;
; 0.578 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.145      ;
; 0.584 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.182      ;
; 0.592 ; fifo:int_fifo|BUFFER[3][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.608      ;
; 0.600 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.198      ;
; 0.602 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.200      ;
; 0.605 ; fifo:int_fifo|BUFFER[3][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 0.629      ;
; 0.614 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.205      ;
; 0.620 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.207      ;
; 0.631 ; fifo:int_fifo|BUFFER[7][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.136     ; 0.647      ;
; 0.640 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.207      ;
; 0.650 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.244      ;
; 0.654 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.130     ; 0.676      ;
; 0.662 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 1.265      ;
; 0.673 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.240      ;
; 0.682 ; fifo:int_fifo|BUFFER[1][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.150     ; 0.684      ;
; 0.687 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.281      ;
; 0.690 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 1.271      ;
; 0.693 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.436      ; 1.281      ;
; 0.695 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.286      ;
; 0.705 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 1.286      ;
; 0.707 ; fifo:int_fifo|BUFFER[3][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.109     ; 0.750      ;
; 0.709 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.307      ;
; 0.711 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 1.292      ;
; 0.713 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 1.311      ;
; 0.715 ; fifo:int_fifo|BUFFER[3][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.116     ; 0.751      ;
; 0.715 ; fifo:int_fifo|BUFFER[7][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.130     ; 0.737      ;
; 0.726 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.320      ;
; 0.726 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.317      ;
; 0.731 ; fifo:int_fifo|BUFFER[1][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.133     ; 0.750      ;
; 0.738 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.305      ;
; 0.744 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 1.347      ;
; 0.746 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.436      ; 1.334      ;
; 0.747 ; fifo:int_fifo|BUFFER[1][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.114     ; 0.785      ;
; 0.749 ; fifo:int_fifo|BUFFER[3][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.110     ; 0.791      ;
; 0.757 ; fifo:int_fifo|BUFFER[1][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.150     ; 0.759      ;
; 0.758 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.325      ;
; 0.759 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.415      ; 1.326      ;
; 0.760 ; fifo:int_fifo|BUFFER[1][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.150     ; 0.762      ;
; 0.760 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 1.341      ;
; 0.761 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.436      ; 1.349      ;
; 0.762 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.150     ; 0.764      ;
; 0.768 ; fifo:int_fifo|BUFFER[0][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.121     ; 0.799      ;
; 0.769 ; fifo:int_fifo|BUFFER[7][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.133     ; 0.788      ;
; 0.772 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.363      ;
; 0.777 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.442      ; 1.371      ;
; 0.781 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.133     ; 0.800      ;
; 0.785 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.372      ;
; 0.785 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.372      ;
; 0.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.374      ;
; 0.787 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.374      ;
; 0.788 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.375      ;
; 0.788 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.429      ; 1.369      ;
; 0.788 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.375      ;
; 0.790 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.377      ;
; 0.791 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 1.378      ;
; 0.795 ; fifo:int_fifo|BUFFER[1][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.130     ; 0.817      ;
; 0.797 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 1.388      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.172 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.215      ; 0.539      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.819 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.771      ; 1.742      ;
; 1.319 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 0.771      ; 1.742      ;
; 1.564 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -1.349     ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.270 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.422      ;
; 0.275 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.427      ;
; 0.392 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.544      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.404      ;
; 0.360 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.512      ;
; 0.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.531      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.116 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.164     ; 0.604      ;
; 1.158 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.643      ;
; 1.160 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.645      ;
; 1.163 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.648      ;
; 1.181 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.172     ; 0.661      ;
; 1.197 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.175     ; 0.674      ;
; 1.200 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.175     ; 0.677      ;
; 1.204 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.175     ; 0.681      ;
; 1.253 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.161     ; 0.744      ;
; 1.259 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.159     ; 0.752      ;
; 1.259 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.159     ; 0.752      ;
; 1.262 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.159     ; 0.755      ;
; 1.287 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.772      ;
; 1.291 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.776      ;
; 1.294 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.167     ; 0.779      ;
; 1.327 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.153     ; 0.826      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.886 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -0.729     ; 1.189      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.790 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 0.843      ; 2.165      ;
; -0.290 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 0.843      ; 2.165      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.537 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; 0.007      ; 1.076      ;
; -0.537 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; 0.007      ; 1.076      ;
; -0.414 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; 0.015      ; 0.961      ;
; -0.414 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; 0.015      ; 0.961      ;
; -0.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; 0.011      ; 0.948      ;
; -0.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; 0.011      ; 0.948      ;
; -0.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; 0.011      ; 0.948      ;
; 0.267  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 0.807      ; 1.072      ;
; 0.267  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 0.807      ; 1.072      ;
; 0.267  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 0.807      ; 1.072      ;
; 0.267  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 0.807      ; 1.072      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                            ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.086 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 0.553      ; 1.140      ;
; 0.586 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 0.553      ; 1.140      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ADDR[2]'                                                                                                                                            ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.274 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 2.307      ; 2.565      ;
; 0.419 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.772      ; 1.885      ;
; 0.419 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.772      ; 1.885      ;
; 0.698 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 0.917      ; 1.251      ;
; 0.774 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 2.307      ; 2.565      ;
; 0.919 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.772      ; 1.885      ;
; 0.919 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.772      ; 1.885      ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.772      ; 1.885      ;
; -0.039 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.772      ; 1.885      ;
; 0.106  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 2.307      ; 2.565      ;
; 0.182  ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 0.917      ; 1.251      ;
; 0.461  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.772      ; 1.885      ;
; 0.461  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.772      ; 1.885      ;
; 0.606  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 2.307      ; 2.565      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.294 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 0.553      ; 1.140      ;
; 0.794 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 0.553      ; 1.140      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCLK'                                                                                                           ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.613 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 0.807      ; 1.072      ;
; 0.613 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 0.807      ; 1.072      ;
; 0.613 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 0.807      ; 1.072      ;
; 0.613 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 0.807      ; 1.072      ;
; 1.285 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; 0.011      ; 0.948      ;
; 1.285 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; 0.011      ; 0.948      ;
; 1.285 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; 0.011      ; 0.948      ;
; 1.294 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; 0.015      ; 0.961      ;
; 1.294 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; 0.015      ; 0.961      ;
; 1.417 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; 0.007      ; 1.076      ;
; 1.417 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; 0.007      ; 1.076      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 1.170 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 0.843      ; 2.165      ;
; 1.670 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 0.843      ; 2.165      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.766 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -0.729     ; 1.189      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|dataa                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datad                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datad                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 2.650  ; 2.650  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -0.410 ; -0.410 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 2.480  ; 2.480  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 2.564  ; 2.564  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 2.151  ; 2.151  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 2.650  ; 2.650  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 1.826  ; 1.826  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 1.826  ; 1.826  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -0.545 ; -0.545 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 0.147  ; 0.147  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.087  ; 0.087  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.671  ; 2.671  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 1.737  ; 1.737  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 2.094  ; 2.094  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 2.671  ; 2.671  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 2.815  ; 2.815  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 2.527  ; 2.527  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 2.406  ; 2.406  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 2.815  ; 2.815  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 2.365  ; 2.365  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 2.578  ; 2.578  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 2.518  ; 2.518  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 2.540  ; 2.540  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 2.377  ; 2.377  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 2.466  ; 2.466  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 2.742  ; 2.742  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 2.312  ; 2.312  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 2.491  ; 2.491  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 2.326  ; 2.326  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 2.478  ; 2.478  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 2.487  ; 2.487  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 2.584  ; 2.584  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 2.716  ; 2.716  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 2.563  ; 2.563  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 2.321  ; 2.321  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 2.319  ; 2.319  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 2.417  ; 2.417  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 2.569  ; 2.569  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 2.250  ; 2.250  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 2.262  ; 2.262  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 2.361  ; 2.361  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 2.431  ; 2.431  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 2.716  ; 2.716  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 2.557  ; 2.557  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 2.468  ; 2.468  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 2.449  ; 2.449  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 2.478  ; 2.478  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 2.352  ; 2.352  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 2.332  ; 2.332  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 2.838  ; 2.838  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 2.741  ; 2.741  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 2.270  ; 2.270  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 2.694  ; 2.694  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 2.231  ; 2.231  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 2.584  ; 2.584  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 2.745  ; 2.745  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 2.459  ; 2.459  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 2.838  ; 2.838  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 3.423  ; 3.423  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 3.304  ; 3.304  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 3.043  ; 3.043  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 3.205  ; 3.205  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 3.396  ; 3.396  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 3.423  ; 3.423  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 3.133  ; 3.133  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 3.135  ; 3.135  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 3.094  ; 3.094  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 2.855  ; 2.855  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 3.270  ; 3.270  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 2.939  ; 2.939  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 3.070  ; 3.070  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 2.983  ; 2.983  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 2.996  ; 2.996  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 2.636  ; 2.636  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 2.713  ; 2.713  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 3.388  ; 3.388  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 3.388  ; 3.388  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 2.792  ; 2.792  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 3.024  ; 3.024  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 2.720  ; 2.720  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 3.089  ; 3.089  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 2.998  ; 2.998  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 2.771  ; 2.771  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 3.049  ; 3.049  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 2.360  ; 2.360  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 2.360  ; 2.360  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 3.147  ; 3.147  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 2.674  ; 2.674  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 2.323  ; 2.323  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 2.331  ; 2.331  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.186 ; -0.186 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.003  ; 0.003  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 4.311  ; 4.311  ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 4.311  ; 4.311  ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 4.038  ; 4.038  ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 4.773  ; 4.773  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 3.068  ; 3.068  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.315  ; 0.315  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 2.411  ; 2.411  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 2.411  ; 2.411  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 2.109  ; 2.109  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 2.640  ; 2.640  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.999  ; 3.999  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.939  ; 0.939  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.829  ; 3.829  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.913  ; 3.913  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.500  ; 3.500  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.999  ; 3.999  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.175  ; 3.175  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.175  ; 3.175  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.496  ; 1.496  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.436  ; 1.436  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.825  ; 2.825  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.744  ; 2.744  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.432  ; 2.432  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.825  ; 2.825  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.361  ; 2.361  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.649  ; 2.649  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.754  ; 2.754  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.614  ; 2.614  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.790  ; 2.790  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 0.530  ; 0.530  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 0.530  ; 0.530  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -2.360 ; -2.360 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -2.444 ; -2.444 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -2.031 ; -2.031 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -2.530 ; -2.530 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.630 ; -1.630 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.630 ; -1.630 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 0.674  ; 0.674  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.027 ; -0.027 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.033  ; 0.033  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.617 ; -1.617 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.617 ; -1.617 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -1.974 ; -1.974 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -2.551 ; -2.551 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -2.192 ; -2.192 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -2.407 ; -2.407 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -2.286 ; -2.286 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.695 ; -2.695 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -2.245 ; -2.245 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -2.458 ; -2.458 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -2.398 ; -2.398 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -2.420 ; -2.420 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -2.257 ; -2.257 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.346 ; -2.346 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -2.622 ; -2.622 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -2.192 ; -2.192 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -2.371 ; -2.371 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -2.206 ; -2.206 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -2.358 ; -2.358 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -2.367 ; -2.367 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -2.464 ; -2.464 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.716 ; -1.716 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.226 ; -2.226 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -1.977 ; -1.977 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.085 ; -2.085 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -1.974 ; -1.974 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.209 ; -2.209 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -1.716 ; -1.716 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -1.944 ; -1.944 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -1.932 ; -1.932 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -1.897 ; -1.897 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -2.156 ; -2.156 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -1.725 ; -1.725 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -1.904 ; -1.904 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -1.982 ; -1.982 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -1.772 ; -1.772 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -1.846 ; -1.846 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -1.464 ; -1.464 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -2.111 ; -2.111 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -1.651 ; -1.651 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -2.192 ; -2.192 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -1.464 ; -1.464 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -2.039 ; -2.039 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -1.935 ; -1.935 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -1.566 ; -1.566 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -2.038 ; -2.038 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.843 ; -2.843 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.491 ; -2.491 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -2.658 ; -2.658 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.781 ; -2.781 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.821 ; -2.821 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.586 ; -2.586 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.656 ; -2.656 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.515 ; -2.515 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -2.797 ; -2.797 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.467 ; -2.467 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.720 ; -2.720 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.420 ; -2.420 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -2.439 ; -2.439 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.383 ; -2.383 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.369 ; -2.369 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -1.906 ; -1.906 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.468 ; -2.468 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -2.042 ; -2.042 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -2.310 ; -2.310 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -1.906 ; -1.906 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -2.240 ; -2.240 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -2.363 ; -2.363 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -2.222 ; -2.222 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -2.511 ; -2.511 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.240 ; -2.240 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.240 ; -2.240 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -1.906 ; -1.906 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.427 ; -2.427 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -2.203 ; -2.203 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.211 ; -2.211 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.306  ; 0.306  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.363  ; 0.363  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.091 ; -2.091 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.502 ; -2.502 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.091 ; -2.091 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.175 ; -2.175 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.617 ; -2.617 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.213  ; 0.213  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -1.989 ; -1.989 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.291 ; -2.291 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -1.989 ; -1.989 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.520 ; -2.520 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.819 ; -0.819 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.819 ; -0.819 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.709 ; -3.709 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.793 ; -3.793 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.380 ; -3.380 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.879 ; -3.879 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.055 ; -3.055 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.055 ; -3.055 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.376 ; -1.376 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.316 ; -1.316 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.241 ; -2.241 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.624 ; -2.624 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.312 ; -2.312 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.705 ; -2.705 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.241 ; -2.241 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.529 ; -2.529 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.634 ; -2.634 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.494 ; -2.494 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.670 ; -2.670 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 8.240 ; 8.240 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 7.243 ; 7.243 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 7.385 ; 7.385 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 7.006 ; 7.006 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 7.092 ; 7.092 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 7.887 ; 7.887 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 8.051 ; 8.051 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 8.240 ; 8.240 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.296 ; 7.296 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.517 ; 6.517 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.517 ; 6.517 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 6.044 ; 6.044 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 6.443 ; 6.443 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 5.928 ; 5.928 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.411 ; 6.411 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.475 ; 6.475 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.143 ; 6.143 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 6.337 ; 6.337 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 8.240 ; 8.240 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 7.243 ; 7.243 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 7.385 ; 7.385 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 7.006 ; 7.006 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 7.092 ; 7.092 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 7.887 ; 7.887 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 8.051 ; 8.051 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 8.240 ; 8.240 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.296 ; 7.296 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.384 ; 4.384 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.352 ; 4.352 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.571 ; 4.571 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.670 ; 4.670 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.159 ; 5.159 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.162 ; 5.162 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.554 ; 6.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.341 ; 6.341 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.901 ; 5.901 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.466 ; 6.466 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.875 ; 5.875 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.554 ; 6.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.285 ; 6.285 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.228 ; 6.228 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.911 ; 5.911 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.634 ; 5.634 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.790 ; 4.790 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.453 ; 4.453 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.868 ; 4.868 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.653 ; 4.653 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.398 ; 4.398 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.702 ; 4.702 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.393 ; 4.393 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.588 ; 4.588 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.034 ; 5.034 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.583 ; 4.583 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.456 ; 4.456 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.812 ; 4.812 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.585 ; 4.585 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.310 ; 4.310 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.784 ; 4.784 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.912 ; 4.912 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.018 ; 5.018 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.630 ; 4.630 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.634 ; 5.634 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.115 ; 5.115 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.998 ; 4.998 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.039 ; 5.039 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.662 ; 4.662 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.386 ; 4.386 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.940 ; 4.940 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.536 ; 4.536 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.275 ; 4.275 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.945 ; 4.945 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.762 ; 4.762 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.498 ; 4.498 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.743 ; 4.743 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.064 ; 5.064 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.125 ; 5.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.908 ; 4.908 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.460 ; 4.460 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.125 ; 5.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.929 ; 4.929 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.968 ; 4.968 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.980 ; 4.980 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.684 ; 4.684 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.593 ; 4.593 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 6.840 ; 6.840 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 6.840 ; 6.840 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 6.386 ; 6.386 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 6.722 ; 6.722 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 6.445 ; 6.445 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 6.519 ; 6.519 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 6.777 ; 6.777 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 6.689 ; 6.689 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 6.393 ; 6.393 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 6.688 ; 6.688 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 6.227 ; 6.227 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 5.808 ; 5.808 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 6.596 ; 6.596 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 5.950 ; 5.950 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 6.688 ; 6.688 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 6.337 ; 6.337 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 6.270 ; 6.270 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 5.842 ; 5.842 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 5.932 ; 5.932 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 4.631 ; 4.631 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.494 ; 4.494 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.463 ; 4.463 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.742 ; 4.742 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.636 ; 4.636 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 5.424 ; 5.424 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 5.588 ; 5.588 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.777 ; 5.777 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.988 ; 4.988 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.826 ; 4.826 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 5.016 ; 5.016 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.554 ; 4.554 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.906 ; 4.906 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.676 ; 4.676 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.550 ; 4.550 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.552 ; 4.552 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 5.546 ; 5.546 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 5.113 ; 5.113 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 5.841 ; 5.841 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 5.409 ; 5.409 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 5.288 ; 5.288 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 5.395 ; 5.395 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 5.102 ; 5.102 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.677 ; 4.677 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 5.467 ; 5.467 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 5.670 ; 5.670 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 5.623 ; 5.623 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 5.661 ; 5.661 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 5.711 ; 5.711 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 5.631 ; 5.631 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 5.353 ; 5.353 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 5.932 ; 5.932 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 6.125 ; 6.125 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 6.125 ; 6.125 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 5.649 ; 5.649 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 6.048 ; 6.048 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 5.533 ; 5.533 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 6.097 ; 6.097 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 6.080 ; 6.080 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 5.748 ; 5.748 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 5.942 ; 5.942 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.057 ; 4.057 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 4.261 ; 4.261 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.001 ; 4.001 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.855 ; 3.855 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.049 ; 4.049 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.277 ; 4.277 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.162 ; 4.162 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.513 ; 4.513 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.234 ; 3.234 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.700 ; 3.700 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.168 ; 5.168 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.168 ; 5.168 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.695 ; 4.695 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.094 ; 5.094 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.579 ; 4.579 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.094 ; 5.094 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.126 ; 5.126 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.794 ; 4.794 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.988 ; 4.988 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.238 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.238 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.212 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.742 ; 4.742 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.133 ; 4.133 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.321 ; 4.321 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.410 ; 4.410 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.250 ; 4.250 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.036 ; 4.036 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.046 ; 4.046 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.922 ; 3.922 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.251 ; 4.251 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.050 ; 4.050 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.372 ; 4.372 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.202 ; 4.202 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.606 ; 4.606 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.273 ; 4.273 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.116 ; 4.116 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.860 ; 3.860 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.742 ; 4.742 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.238 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.238 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.212 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.601 ; 3.601 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.601 ; 3.601 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.575 ; 3.575 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.246 ; 4.246 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.427 ; 4.427 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.277 ; 4.277 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.890 ; 4.890 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 5.054 ; 5.054 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 5.243 ; 5.243 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.296 ; 7.296 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 5.928 ; 5.928 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.236 ; 6.236 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 6.044 ; 6.044 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 6.167 ; 6.167 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 5.928 ; 5.928 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.245 ; 6.245 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.475 ; 6.475 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.112 ; 6.112 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 6.337 ; 6.337 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.246 ; 4.246 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.427 ; 4.427 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.277 ; 4.277 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.890 ; 4.890 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 5.054 ; 5.054 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 5.243 ; 5.243 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 5.580 ; 5.580 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.384 ; 4.384 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.352 ; 4.352 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.571 ; 4.571 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.670 ; 4.670 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.159 ; 5.159 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.162 ; 5.162 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.772 ; 4.772 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.162 ; 5.162 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.890 ; 4.890 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.608 ; 5.608 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.772 ; 4.772 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.932 ; 4.932 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.998 ; 4.998 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.328 ; 5.328 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.999 ; 4.999 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.183 ; 4.183 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.790 ; 4.790 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.453 ; 4.453 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.868 ; 4.868 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.653 ; 4.653 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.398 ; 4.398 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.702 ; 4.702 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.393 ; 4.393 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.588 ; 4.588 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.034 ; 5.034 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.583 ; 4.583 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.456 ; 4.456 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.812 ; 4.812 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.585 ; 4.585 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.310 ; 4.310 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.784 ; 4.784 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.912 ; 4.912 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.768 ; 4.768 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.416 ; 4.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.917 ; 4.917 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.627 ; 4.627 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.747 ; 4.747 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.477 ; 4.477 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.491 ; 4.491 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.183 ; 4.183 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.792 ; 4.792 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.232 ; 4.232 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.249 ; 4.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.465 ; 4.465 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.192 ; 4.192 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.291 ; 4.291 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.297 ; 4.297 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.574 ; 4.574 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.460 ; 4.460 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.908 ; 4.908 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.460 ; 4.460 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.125 ; 5.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.929 ; 4.929 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.968 ; 4.968 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.980 ; 4.980 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.684 ; 4.684 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.593 ; 4.593 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.536 ; 5.536 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.948 ; 5.948 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 5.833 ; 5.833 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 5.883 ; 5.883 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 5.536 ; 5.536 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 5.880 ; 5.880 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 5.910 ; 5.910 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 6.145 ; 6.145 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 5.866 ; 5.866 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 4.958 ; 4.958 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.409 ; 5.409 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 4.958 ; 4.958 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 5.910 ; 5.910 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 4.999 ; 4.999 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 5.975 ; 5.975 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 5.372 ; 5.372 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 5.541 ; 5.541 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 5.032 ; 5.032 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.180 ; 4.180 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 4.459 ; 4.459 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.251 ; 4.251 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.461 ; 4.461 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.375 ; 4.375 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.365 ; 4.365 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 4.353 ; 4.353 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 4.783 ; 4.783 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 4.979 ; 4.979 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.455 ; 4.455 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.592 ; 4.592 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.724 ; 4.724 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.299 ; 4.299 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.624 ; 4.624 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.665 ; 4.665 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.538 ; 4.538 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.475 ; 4.475 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.411 ; 4.411 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.191 ; 4.191 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.392 ; 4.392 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.320 ; 4.320 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.343 ; 4.343 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.330 ; 4.330 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.778 ; 4.778 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.475 ; 4.475 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.371 ; 4.371 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.252 ; 4.252 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.245 ; 4.245 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.404 ; 4.404 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.180 ; 4.180 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.377 ; 4.377 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.241 ; 4.241 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.541 ; 4.541 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.199 ; 4.199 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.411 ; 4.411 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.199 ; 4.199 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.557 ; 4.557 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.334 ; 4.334 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.704 ; 4.704 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.887 ; 4.887 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.317 ; 4.317 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.376 ; 4.376 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.057 ; 4.057 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 4.261 ; 4.261 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.001 ; 4.001 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.855 ; 3.855 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.049 ; 4.049 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.277 ; 4.277 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.162 ; 4.162 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.513 ; 4.513 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.234 ; 3.234 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.700 ; 3.700 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.175 ; 4.175 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.778 ; 4.778 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.201 ; 4.201 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.709 ; 4.709 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.175 ; 4.175 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.787 ; 4.787 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.981 ; 4.981 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.654 ; 4.654 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.478 ; 4.478 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.212 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.238 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.212 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.860 ; 3.860 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.133 ; 4.133 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.321 ; 4.321 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.410 ; 4.410 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.250 ; 4.250 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.036 ; 4.036 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.046 ; 4.046 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.922 ; 3.922 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.251 ; 4.251 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.050 ; 4.050 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.372 ; 4.372 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.202 ; 4.202 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.606 ; 4.606 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.273 ; 4.273 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.116 ; 4.116 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.860 ; 3.860 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.742 ; 4.742 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.212 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.238 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.212 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.575 ; 3.575 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.601 ; 3.601 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.575 ; 3.575 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 6.750 ; 7.459 ; 7.459 ; 6.750 ;
; ADDR[3]    ; DATA[1]     ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; ADDR[3]    ; DATA[2]     ; 7.222 ; 6.781 ; 6.781 ; 7.222 ;
; ADDR[3]    ; DATA[4]     ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; ADDR[3]    ; DATA[5]     ; 7.394 ; 8.103 ; 8.103 ; 7.394 ;
; ADDR[3]    ; DATA[6]     ; 7.558 ; 8.267 ; 8.267 ; 7.558 ;
; ADDR[3]    ; DATA[7]     ; 7.747 ; 8.456 ; 8.456 ; 7.747 ;
; ADDR[3]    ; DATA[8]     ; 7.512 ;       ;       ; 7.512 ;
; ADDR[3]    ; PD_PORT[0]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; ADDR[3]    ; PD_PORT[1]  ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; ADDR[3]    ; PD_PORT[2]  ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; ADDR[3]    ; PD_PORT[3]  ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; ADDR[3]    ; PD_PORT[4]  ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; ADDR[3]    ; PD_PORT[5]  ; 6.818 ; 6.818 ; 6.818 ; 6.818 ;
; ADDR[3]    ; PD_PORT[6]  ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; ADDR[3]    ; PD_PORT[7]  ; 6.372 ; 6.372 ; 6.372 ; 6.372 ;
; ADDR[4]    ; DATA[0]     ; 7.831 ;       ;       ; 7.831 ;
; ADDR[4]    ; DATA[1]     ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.635 ; 7.635 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.680 ; 7.680 ; 7.680 ; 7.680 ;
; ADDR[4]    ; DATA[5]     ; 8.475 ;       ;       ; 8.475 ;
; ADDR[4]    ; DATA[6]     ; 8.639 ;       ;       ; 8.639 ;
; ADDR[4]    ; DATA[7]     ; 8.828 ;       ;       ; 8.828 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.884 ; 7.884 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.418 ; 7.194 ; 7.194 ; 7.418 ;
; ADDR[5]    ; DATA[1]     ; 7.560 ; 7.560 ; 7.560 ; 7.560 ;
; ADDR[5]    ; DATA[2]     ; 7.225 ; 7.181 ; 7.181 ; 7.225 ;
; ADDR[5]    ; DATA[4]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; ADDR[5]    ; DATA[5]     ; 8.062 ; 7.838 ; 7.838 ; 8.062 ;
; ADDR[5]    ; DATA[6]     ; 8.226 ; 8.002 ; 8.002 ; 8.226 ;
; ADDR[5]    ; DATA[7]     ; 8.415 ; 8.191 ; 8.191 ; 8.415 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.471 ; 7.471 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.917 ; 7.683 ; 7.683 ; 7.917 ;
; ADDR[6]    ; DATA[1]     ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; ADDR[6]    ; DATA[2]     ; 7.714 ; 7.680 ; 7.680 ; 7.714 ;
; ADDR[6]    ; DATA[4]     ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; ADDR[6]    ; DATA[5]     ; 8.561 ; 8.327 ; 8.327 ; 8.561 ;
; ADDR[6]    ; DATA[6]     ; 8.725 ; 8.491 ; 8.491 ; 8.725 ;
; ADDR[6]    ; DATA[7]     ; 8.914 ; 8.680 ; 8.680 ; 8.914 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.970 ; 7.970 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.955 ;       ;       ; 6.955 ;
; DATA[1]    ; PD_PORT[1]  ; 6.272 ;       ;       ; 6.272 ;
; DATA[2]    ; PD_PORT[2]  ; 7.342 ;       ;       ; 7.342 ;
; DATA[3]    ; PD_PORT[3]  ; 7.422 ;       ;       ; 7.422 ;
; DATA[4]    ; PD_PORT[4]  ; 6.788 ;       ;       ; 6.788 ;
; DATA[5]    ; PD_PORT[5]  ; 6.493 ;       ;       ; 6.493 ;
; DATA[6]    ; PD_PORT[6]  ; 6.844 ;       ;       ; 6.844 ;
; DATA[7]    ; PD_PORT[7]  ; 6.557 ;       ;       ; 6.557 ;
; INTA       ; _INT        ;       ; 3.446 ; 3.446 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.610 ;       ;       ; 6.610 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.987 ;       ;       ; 5.987 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.632 ;       ;       ; 6.632 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.105 ;       ;       ; 6.105 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.647 ;       ;       ; 6.647 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.730 ;       ;       ; 6.730 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.244 ;       ;       ; 6.244 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.314 ;       ;       ; 6.314 ;
; R_W        ; DATA[0]     ; 4.356 ; 7.335 ; 7.335 ; 4.356 ;
; R_W        ; DATA[1]     ; 7.477 ; 7.477 ; 7.477 ; 7.477 ;
; R_W        ; DATA[2]     ; 7.098 ; 4.387 ; 4.387 ; 7.098 ;
; R_W        ; DATA[4]     ; 7.184 ; 7.184 ; 7.184 ; 7.184 ;
; R_W        ; DATA[5]     ; 5.000 ; 7.979 ; 7.979 ; 5.000 ;
; R_W        ; DATA[6]     ; 5.164 ; 8.143 ; 8.143 ; 5.164 ;
; R_W        ; DATA[7]     ; 5.353 ; 8.332 ; 8.332 ; 5.353 ;
; R_W        ; DATA[8]     ; 7.388 ;       ;       ; 7.388 ;
; R_W        ; _LED_RD     ;       ; 6.053 ; 6.053 ;       ;
; R_W        ; _LED_WR     ; 6.060 ;       ;       ; 6.060 ;
; _AS        ; DATA[0]     ; 5.414 ; 5.180 ; 5.180 ; 5.414 ;
; _AS        ; DATA[1]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; _AS        ; DATA[2]     ; 5.211 ; 5.177 ; 5.177 ; 5.211 ;
; _AS        ; DATA[4]     ; 5.263 ; 5.263 ; 5.263 ; 5.263 ;
; _AS        ; DATA[5]     ; 6.058 ; 5.824 ; 5.824 ; 6.058 ;
; _AS        ; DATA[6]     ; 6.222 ; 5.988 ; 5.988 ; 6.222 ;
; _AS        ; DATA[7]     ; 6.411 ; 6.177 ; 6.177 ; 6.411 ;
; _AS        ; DATA[8]     ;       ; 5.467 ; 5.467 ;       ;
; _AS        ; _LED_RD     ; 6.347 ;       ;       ; 6.347 ;
; _AS        ; _LED_WR     ; 6.351 ;       ;       ; 6.351 ;
; _CS        ; DATA[0]     ; 5.354 ; 5.120 ; 5.120 ; 5.354 ;
; _CS        ; DATA[1]     ; 5.496 ; 5.496 ; 5.496 ; 5.496 ;
; _CS        ; DATA[2]     ; 5.151 ; 5.117 ; 5.117 ; 5.151 ;
; _CS        ; DATA[4]     ; 5.203 ; 5.203 ; 5.203 ; 5.203 ;
; _CS        ; DATA[5]     ; 5.998 ; 5.764 ; 5.764 ; 5.998 ;
; _CS        ; DATA[6]     ; 6.162 ; 5.928 ; 5.928 ; 6.162 ;
; _CS        ; DATA[7]     ; 6.351 ; 6.117 ; 6.117 ; 6.351 ;
; _CS        ; DATA[8]     ;       ; 5.407 ; 5.407 ;       ;
; _CS        ; _LED_RD     ; 3.594 ;       ;       ; 3.594 ;
; _CS        ; _LED_WR     ; 3.598 ;       ;       ; 3.598 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 6.750 ; 7.459 ; 7.459 ; 6.750 ;
; ADDR[3]    ; DATA[1]     ; 6.931 ; 7.601 ; 7.601 ; 6.931 ;
; ADDR[3]    ; DATA[2]     ; 7.222 ; 6.413 ; 6.413 ; 7.222 ;
; ADDR[3]    ; DATA[4]     ; 6.574 ; 7.308 ; 7.308 ; 6.574 ;
; ADDR[3]    ; DATA[5]     ; 7.394 ; 8.103 ; 8.103 ; 7.394 ;
; ADDR[3]    ; DATA[6]     ; 7.558 ; 8.267 ; 8.267 ; 7.558 ;
; ADDR[3]    ; DATA[7]     ; 7.747 ; 8.456 ; 8.456 ; 7.747 ;
; ADDR[3]    ; DATA[8]     ; 7.512 ;       ;       ; 7.512 ;
; ADDR[3]    ; PD_PORT[0]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; ADDR[3]    ; PD_PORT[1]  ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; ADDR[3]    ; PD_PORT[2]  ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; ADDR[3]    ; PD_PORT[3]  ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; ADDR[3]    ; PD_PORT[4]  ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; ADDR[3]    ; PD_PORT[5]  ; 6.818 ; 6.818 ; 6.818 ; 6.818 ;
; ADDR[3]    ; PD_PORT[6]  ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; ADDR[3]    ; PD_PORT[7]  ; 6.372 ; 6.372 ; 6.372 ; 6.372 ;
; ADDR[4]    ; DATA[0]     ; 7.604 ;       ;       ; 7.604 ;
; ADDR[4]    ; DATA[1]     ; 7.785 ; 7.973 ; 7.973 ; 7.785 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.110 ; 7.110 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.428 ; 7.680 ; 7.680 ; 7.428 ;
; ADDR[4]    ; DATA[5]     ; 8.248 ;       ;       ; 8.248 ;
; ADDR[4]    ; DATA[6]     ; 8.412 ;       ;       ; 8.412 ;
; ADDR[4]    ; DATA[7]     ; 8.601 ;       ;       ; 8.601 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.884 ; 7.884 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.418 ; 7.194 ; 7.194 ; 7.418 ;
; ADDR[5]    ; DATA[1]     ; 7.560 ; 7.375 ; 7.375 ; 7.560 ;
; ADDR[5]    ; DATA[2]     ; 7.225 ; 6.697 ; 6.697 ; 7.225 ;
; ADDR[5]    ; DATA[4]     ; 7.267 ; 7.018 ; 7.018 ; 7.267 ;
; ADDR[5]    ; DATA[5]     ; 8.062 ; 7.838 ; 7.838 ; 8.062 ;
; ADDR[5]    ; DATA[6]     ; 8.226 ; 8.002 ; 8.002 ; 8.226 ;
; ADDR[5]    ; DATA[7]     ; 8.415 ; 8.191 ; 8.191 ; 8.415 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.471 ; 7.471 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.917 ; 7.683 ; 7.683 ; 7.917 ;
; ADDR[6]    ; DATA[1]     ; 8.059 ; 7.864 ; 7.864 ; 8.059 ;
; ADDR[6]    ; DATA[2]     ; 7.714 ; 7.196 ; 7.196 ; 7.714 ;
; ADDR[6]    ; DATA[4]     ; 7.766 ; 7.507 ; 7.507 ; 7.766 ;
; ADDR[6]    ; DATA[5]     ; 8.561 ; 8.327 ; 8.327 ; 8.561 ;
; ADDR[6]    ; DATA[6]     ; 8.725 ; 8.491 ; 8.491 ; 8.725 ;
; ADDR[6]    ; DATA[7]     ; 8.914 ; 8.680 ; 8.680 ; 8.914 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.970 ; 7.970 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.955 ;       ;       ; 6.955 ;
; DATA[1]    ; PD_PORT[1]  ; 6.272 ;       ;       ; 6.272 ;
; DATA[2]    ; PD_PORT[2]  ; 7.342 ;       ;       ; 7.342 ;
; DATA[3]    ; PD_PORT[3]  ; 7.422 ;       ;       ; 7.422 ;
; DATA[4]    ; PD_PORT[4]  ; 6.788 ;       ;       ; 6.788 ;
; DATA[5]    ; PD_PORT[5]  ; 6.493 ;       ;       ; 6.493 ;
; DATA[6]    ; PD_PORT[6]  ; 6.844 ;       ;       ; 6.844 ;
; DATA[7]    ; PD_PORT[7]  ; 6.557 ;       ;       ; 6.557 ;
; INTA       ; _INT        ;       ; 3.446 ; 3.446 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.610 ;       ;       ; 6.610 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.987 ;       ;       ; 5.987 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.632 ;       ;       ; 6.632 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.105 ;       ;       ; 6.105 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.647 ;       ;       ; 6.647 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.730 ;       ;       ; 6.730 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.244 ;       ;       ; 6.244 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.314 ;       ;       ; 6.314 ;
; R_W        ; DATA[0]     ; 4.356 ; 7.335 ; 7.335 ; 4.356 ;
; R_W        ; DATA[1]     ; 4.537 ; 7.477 ; 7.477 ; 4.537 ;
; R_W        ; DATA[2]     ; 6.717 ; 4.387 ; 4.387 ; 6.717 ;
; R_W        ; DATA[4]     ; 4.180 ; 7.184 ; 7.184 ; 4.180 ;
; R_W        ; DATA[5]     ; 5.000 ; 7.979 ; 7.979 ; 5.000 ;
; R_W        ; DATA[6]     ; 5.164 ; 8.143 ; 8.143 ; 5.164 ;
; R_W        ; DATA[7]     ; 5.353 ; 8.332 ; 8.332 ; 5.353 ;
; R_W        ; DATA[8]     ; 7.388 ;       ;       ; 7.388 ;
; R_W        ; _LED_RD     ;       ; 6.053 ; 6.053 ;       ;
; R_W        ; _LED_WR     ; 6.060 ;       ;       ; 6.060 ;
; _AS        ; DATA[0]     ; 5.414 ; 5.180 ; 5.180 ; 5.414 ;
; _AS        ; DATA[1]     ; 5.556 ; 5.361 ; 5.361 ; 5.556 ;
; _AS        ; DATA[2]     ; 5.211 ; 4.693 ; 4.693 ; 5.211 ;
; _AS        ; DATA[4]     ; 5.263 ; 5.004 ; 5.004 ; 5.263 ;
; _AS        ; DATA[5]     ; 6.058 ; 5.824 ; 5.824 ; 6.058 ;
; _AS        ; DATA[6]     ; 6.222 ; 5.988 ; 5.988 ; 6.222 ;
; _AS        ; DATA[7]     ; 6.411 ; 6.177 ; 6.177 ; 6.411 ;
; _AS        ; DATA[8]     ;       ; 5.467 ; 5.467 ;       ;
; _AS        ; _LED_RD     ; 6.347 ;       ;       ; 6.347 ;
; _AS        ; _LED_WR     ; 6.351 ;       ;       ; 6.351 ;
; _CS        ; DATA[0]     ; 5.354 ; 5.120 ; 5.120 ; 5.354 ;
; _CS        ; DATA[1]     ; 5.496 ; 5.301 ; 5.301 ; 5.496 ;
; _CS        ; DATA[2]     ; 5.151 ; 4.633 ; 4.633 ; 5.151 ;
; _CS        ; DATA[4]     ; 5.203 ; 4.944 ; 4.944 ; 5.203 ;
; _CS        ; DATA[5]     ; 5.998 ; 5.764 ; 5.764 ; 5.998 ;
; _CS        ; DATA[6]     ; 6.162 ; 5.928 ; 5.928 ; 6.162 ;
; _CS        ; DATA[7]     ; 6.351 ; 6.117 ; 6.117 ; 6.351 ;
; _CS        ; DATA[8]     ;       ; 5.407 ; 5.407 ;       ;
; _CS        ; _LED_RD     ; 3.594 ;       ;       ; 3.594 ;
; _CS        ; _LED_WR     ; 3.598 ;       ;       ; 3.598 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.157 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.660 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.786 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.799 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.310 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.809 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.300 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.815 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.302 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.805 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.177 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.157 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.312 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 5.312 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.302 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.657 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.364 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.286 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.286 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 6.196 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.471 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 6.204 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.471 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 6.214 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.380 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 6.333 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.380 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.559 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.816 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 5.062 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.816 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 5.188 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.816 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 5.201 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.712 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 5.211 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.702 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 5.217 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.704 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 5.207 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.579 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.559 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.714 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.714 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.704 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 5.059 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.468 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.766 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.468 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.688 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.468 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.688 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.598 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.873 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.606 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.873 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.616 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.782 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.735 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.782 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.316 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.688 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.338 ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.698 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.338 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.708 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.698 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.316 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.490 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.543 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.778 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.788 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.543 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.157 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.660 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.786 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.414 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.799 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.310 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.809 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.300 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.815 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.302 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.805 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.177 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.157 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.312 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 5.312 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.302 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.657 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.364 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.286 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 6.066 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.286 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 6.196 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.471 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 6.204 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.471 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 6.214 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.380 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 6.333 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.380 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.097 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.354 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.600 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.354 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.726 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.354 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.739 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.250 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.749 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.240 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.755 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.242 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.745 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.117 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.097 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.252 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.252 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.242 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.597 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.006 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.304 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.006 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.226 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.006 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.226 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.136 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.411 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.144 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.411 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.154 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.320 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.273 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.320 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.017 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.389 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.039 ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.399 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.039 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.409 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.399 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.017 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.191 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.543 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.778 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.788 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.543 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.157     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.660     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.786     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.799     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.310     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.809     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.300     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.815     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.302     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.805     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.177     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.157     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.312     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 5.312     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.302     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.657     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.364     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.286     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.286     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 6.196     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.471     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 6.204     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.471     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 6.214     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.380     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 6.333     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.380     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.559     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.816     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 5.062     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.816     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 5.188     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.816     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 5.201     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.712     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 5.211     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.702     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 5.217     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.704     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 5.207     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.579     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.559     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.714     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.714     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.704     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 5.059     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.468     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.766     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.468     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.688     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.468     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.688     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.598     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.873     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.606     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.873     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.616     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.782     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.735     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.782     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.316     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.688     ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.338     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.698     ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.338     ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.708     ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.698     ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.316     ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.490     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.543     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.778     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.788     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.543     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.157     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.660     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.786     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.414     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.799     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.310     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.809     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.300     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.815     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.302     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.805     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.177     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.157     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.312     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 5.312     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.302     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.657     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.364     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.286     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 6.066     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.286     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 6.196     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.471     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 6.204     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.471     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 6.214     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.380     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 6.333     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.380     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.097     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.354     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.600     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.354     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.726     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.354     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.739     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.250     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.749     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.240     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.755     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.242     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.745     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.117     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.097     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.252     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.252     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.242     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.597     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.006     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.304     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.006     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.226     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.006     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.226     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.136     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.411     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.144     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.411     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.154     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.320     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.273     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.320     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.017     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.389     ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.039     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.399     ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.039     ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.409     ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.399     ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.017     ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.191     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.543     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.778     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.788     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.543     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                     ;
+------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -9.664   ; -3.998   ; -3.680   ; -0.521  ; -1.941              ;
;  ADDR[2]                                                               ; -0.494   ; -2.960   ; -0.246   ; -0.521  ; -1.777              ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -2.880   ; -0.884   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.501   ; 0.215    ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.442   ; 0.215    ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -4.739   ; 0.024    ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A      ; N/A      ; N/A     ; -0.742              ;
;  LHW                                                                   ; -0.514   ; -1.787   ; N/A      ; N/A     ; -0.742              ;
;  LLW                                                                   ; -2.649   ; -0.554   ; N/A      ; N/A     ; -0.742              ;
;  SCLK                                                                  ; -9.664   ; -3.998   ; -2.203   ; -0.099  ; -1.941              ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -3.224   ; 0.172    ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A      ; -0.690   ; 0.294   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A      ; -3.680   ; 1.766   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A      ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -1.910   ; 1.116    ; N/A      ; N/A     ; -0.742              ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A      ; -2.603   ; 1.170   ; -0.742              ;
; Design-wide TNS                                                        ; -681.401 ; -155.648 ; -20.651  ; -1.027  ; -592.866            ;
;  ADDR[2]                                                               ; -0.494   ; -2.960   ; -0.246   ; -0.631  ; -18.101             ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -12.964  ; -0.884   ; N/A      ; N/A     ; -7.420              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.577   ; 0.000    ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.859   ; 0.000    ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -124.679 ; 0.000    ; N/A      ; N/A     ; -47.488             ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A      ; N/A      ; N/A     ; -23.744             ;
;  LHW                                                                   ; -4.649   ; -113.686 ; N/A      ; N/A     ; -189.952            ;
;  LLW                                                                   ; -243.001 ; -7.105   ; N/A      ; N/A     ; -189.952            ;
;  SCLK                                                                  ; -277.585 ; -31.013  ; -13.432  ; -0.396  ; -86.529             ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -3.224   ; 0.000    ; N/A      ; N/A     ; -2.968              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A      ; -0.690   ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A      ; -3.680   ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A      ; N/A      ; N/A     ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -13.369  ; 0.000    ; N/A      ; N/A     ; -11.872             ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A      ; -2.603   ; 0.000   ; -1.484              ;
+------------------------------------------------------------------------+----------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 5.669  ; 5.669  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -0.410 ; -0.410 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 4.561  ; 4.561  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 5.394  ; 5.394  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 4.337  ; 4.337  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 5.669  ; 5.669  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.113  ; 3.113  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 3.113  ; 3.113  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -0.545 ; -0.545 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 1.027  ; 1.027  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.731  ; 0.731  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 5.423  ; 5.423  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.779  ; 2.779  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 3.928  ; 3.928  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 5.423  ; 5.423  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 5.849  ; 5.849  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 5.297  ; 5.297  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 4.909  ; 4.909  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 5.849  ; 5.849  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 4.657  ; 4.657  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 5.424  ; 5.424  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 5.151  ; 5.151  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 5.357  ; 5.357  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 4.892  ; 4.892  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 5.154  ; 5.154  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 5.824  ; 5.824  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 4.782  ; 4.782  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 5.169  ; 5.169  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 4.797  ; 4.797  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 5.228  ; 5.228  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 5.155  ; 5.155  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 5.609  ; 5.609  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 5.685  ; 5.685  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 5.258  ; 5.258  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 4.817  ; 4.817  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 4.489  ; 4.489  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 4.986  ; 4.986  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 5.240  ; 5.240  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 4.530  ; 4.530  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 4.368  ; 4.368  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 4.744  ; 4.744  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 4.786  ; 4.786  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 5.685  ; 5.685  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 5.394  ; 5.394  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 5.179  ; 5.179  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.157  ; 5.157  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 5.059  ; 5.059  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 4.817  ; 4.817  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 4.792  ; 4.792  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 6.281  ; 6.281  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 5.924  ; 5.924  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 4.684  ; 4.684  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 5.785  ; 5.785  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 4.598  ; 4.598  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 5.435  ; 5.435  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 5.797  ; 5.797  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 5.197  ; 5.197  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 6.281  ; 6.281  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 7.994  ; 7.994  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.506  ; 7.506  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 6.896  ; 6.896  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 7.141  ; 7.141  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 7.959  ; 7.959  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 7.994  ; 7.994  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 7.179  ; 7.179  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 7.148  ; 7.148  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 7.010  ; 7.010  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.397  ; 6.397  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 7.532  ; 7.532  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 6.559  ; 6.559  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 6.974  ; 6.974  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 6.823  ; 6.823  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 6.660  ; 6.660  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 5.855  ; 5.855  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 5.971  ; 5.971  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 7.346  ; 7.346  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 7.346  ; 7.346  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 5.587  ; 5.587  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 6.531  ; 6.531  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 6.055  ; 6.055  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 7.016  ; 7.016  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 6.404  ; 6.404  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 6.080  ; 6.080  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 6.955  ; 6.955  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 5.209  ; 5.209  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 5.209  ; 5.209  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 7.279  ; 7.279  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.261  ; 6.261  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 4.970  ; 4.970  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.295  ; 5.295  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.395  ; 0.395  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 1.171  ; 1.171  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 11.132 ; 11.132 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 11.132 ; 11.132 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 10.646 ; 10.646 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 12.236 ; 12.236 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.890  ; 6.890  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 1.276  ; 1.276  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 5.352  ; 5.352  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 5.352  ; 5.352  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 4.604  ; 4.604  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 5.829  ; 5.829  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 9.128  ; 9.128  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.583  ; 2.583  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.020  ; 8.020  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.853  ; 8.853  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.796  ; 7.796  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 9.128  ; 9.128  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.572  ; 6.572  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.572  ; 6.572  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.486  ; 4.486  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.190  ; 4.190  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.252  ; 6.252  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.956  ; 5.956  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.212  ; 5.212  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.252  ; 6.252  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.914  ; 4.914  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.769  ; 5.769  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.988  ; 5.988  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.735  ; 5.735  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.237  ; 6.237  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.142  ; 1.142  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 1.142  ; 1.142  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -2.360 ; -2.360 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -2.444 ; -2.444 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -2.031 ; -2.031 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -2.530 ; -2.530 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.630 ; -1.630 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.630 ; -1.630 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 1.471  ; 1.471  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.027 ; -0.027 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.033  ; 0.033  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.617 ; -1.617 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.617 ; -1.617 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -1.974 ; -1.974 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -2.551 ; -2.551 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -2.192 ; -2.192 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -2.407 ; -2.407 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -2.286 ; -2.286 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.695 ; -2.695 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -2.245 ; -2.245 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -2.458 ; -2.458 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -2.398 ; -2.398 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -2.420 ; -2.420 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -2.257 ; -2.257 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.346 ; -2.346 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -2.622 ; -2.622 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -2.192 ; -2.192 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -2.371 ; -2.371 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -2.206 ; -2.206 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -2.358 ; -2.358 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -2.367 ; -2.367 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -2.464 ; -2.464 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.716 ; -1.716 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.226 ; -2.226 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -1.977 ; -1.977 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.085 ; -2.085 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -1.974 ; -1.974 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.209 ; -2.209 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -1.716 ; -1.716 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -1.944 ; -1.944 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -1.932 ; -1.932 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -1.897 ; -1.897 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -2.156 ; -2.156 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -1.725 ; -1.725 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -1.904 ; -1.904 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -1.982 ; -1.982 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -1.772 ; -1.772 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -1.846 ; -1.846 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -1.464 ; -1.464 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -2.111 ; -2.111 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -1.651 ; -1.651 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -2.192 ; -2.192 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -1.464 ; -1.464 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -2.039 ; -2.039 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -1.935 ; -1.935 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -1.566 ; -1.566 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -2.038 ; -2.038 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.843 ; -2.843 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.491 ; -2.491 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -2.658 ; -2.658 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.781 ; -2.781 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.821 ; -2.821 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.586 ; -2.586 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.656 ; -2.656 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.515 ; -2.515 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -2.797 ; -2.797 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.467 ; -2.467 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.720 ; -2.720 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.420 ; -2.420 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -2.439 ; -2.439 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.383 ; -2.383 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.369 ; -2.369 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -1.906 ; -1.906 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.468 ; -2.468 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -2.042 ; -2.042 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -2.310 ; -2.310 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -1.906 ; -1.906 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -2.240 ; -2.240 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -2.363 ; -2.363 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -2.222 ; -2.222 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -2.511 ; -2.511 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.240 ; -2.240 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.240 ; -2.240 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -1.906 ; -1.906 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.427 ; -2.427 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -2.203 ; -2.203 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.211 ; -2.211 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.306  ; 0.306  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.363  ; 0.363  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.091 ; -2.091 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.502 ; -2.502 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.091 ; -2.091 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.175 ; -2.175 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.617 ; -2.617 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.213  ; 0.213  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -1.989 ; -1.989 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.291 ; -2.291 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -1.989 ; -1.989 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.520 ; -2.520 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.819 ; -0.819 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.819 ; -0.819 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.709 ; -3.709 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.793 ; -3.793 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.380 ; -3.380 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.879 ; -3.879 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.055 ; -3.055 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.055 ; -3.055 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.376 ; -1.376 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.316 ; -1.316 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.241 ; -2.241 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.624 ; -2.624 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.312 ; -2.312 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.705 ; -2.705 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.241 ; -2.241 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.529 ; -2.529 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.634 ; -2.634 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.494 ; -2.494 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.670 ; -2.670 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.185 ; 17.185 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 17.540 ; 17.540 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.362 ; 16.362 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.639 ; 16.639 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 19.232 ; 19.232 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 19.635 ; 19.635 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.590 ; 17.590 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 17.726 ; 17.726 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 17.726 ; 17.726 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 16.286 ; 16.286 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 17.548 ; 17.548 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 15.921 ; 15.921 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 17.425 ; 17.425 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 17.591 ; 17.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 16.509 ; 16.509 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 17.246 ; 17.246 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.185 ; 17.185 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 17.540 ; 17.540 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.362 ; 16.362 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.639 ; 16.639 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 19.232 ; 19.232 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 19.635 ; 19.635 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 20.188 ; 20.188 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.590 ; 17.590 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.666 ; 10.666 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.792 ; 10.792 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.533 ; 11.533 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 11.933 ; 11.933 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 13.262 ; 13.262 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.275 ; 13.275 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.788 ; 18.788 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.852 ; 17.852 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.846 ; 16.846 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.747 ; 18.747 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.805 ; 16.805 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.788 ; 18.788 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.975 ; 17.975 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.916 ; 17.916 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 16.850 ; 16.850 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.929 ; 14.929 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.144 ; 12.144 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.084 ; 11.084 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.392 ; 12.392 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.627 ; 11.627 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.857 ; 10.857 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.877 ; 11.877 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.670 ; 10.670 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.227 ; 11.227 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.993 ; 12.993 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.442 ; 11.442 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.695 ; 10.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.218 ; 12.218 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.358 ; 11.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.469 ; 10.469 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.998 ; 11.998 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.450 ; 12.450 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.776 ; 12.776 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.673 ; 11.673 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.929 ; 14.929 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.959 ; 12.959 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.888 ; 12.888 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.956 ; 12.956 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.865 ; 11.865 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.911 ; 10.911 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.629 ; 12.629 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.390 ; 11.390 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.586 ; 10.586 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.772 ; 12.772 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.219 ; 12.219 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.343 ; 11.343 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.078 ; 12.078 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.249 ; 13.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.453 ; 13.453 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.605 ; 12.605 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.182 ; 11.182 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.453 ; 13.453 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.589 ; 12.589 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.855 ; 12.855 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.793 ; 12.793 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.764 ; 11.764 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.677 ; 11.677 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 18.854 ; 18.854 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 18.854 ; 18.854 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 17.633 ; 17.633 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 18.645 ; 18.645 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 17.796 ; 17.796 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 18.011 ; 18.011 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 18.749 ; 18.749 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 18.497 ; 18.497 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 17.475 ; 17.475 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 18.505 ; 18.505 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 17.033 ; 17.033 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 15.780 ; 15.780 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 18.397 ; 18.397 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 16.042 ; 16.042 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 18.505 ; 18.505 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 17.304 ; 17.304 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 16.726 ; 16.726 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 15.661 ; 15.661 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 15.259 ; 15.259 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 11.028 ; 11.028 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 10.576 ; 10.576 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 10.467 ; 10.467 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 11.391 ; 11.391 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 11.044 ; 11.044 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 13.527 ; 13.527 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 13.930 ; 13.930 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 14.483 ; 14.483 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 12.298 ; 12.298 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 11.735 ; 11.735 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 12.030 ; 12.030 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.943 ; 10.943 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 11.846 ; 11.846 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 11.133 ; 11.133 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 10.749 ; 10.749 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 10.671 ; 10.671 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 13.594 ; 13.594 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.217 ; 12.217 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 14.769 ; 14.769 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 13.002 ; 13.002 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 13.067 ; 13.067 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 13.098 ; 13.098 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 12.401 ; 12.401 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 10.963 ; 10.963 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 13.473 ; 13.473 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 14.257 ; 14.257 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 14.209 ; 14.209 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 14.224 ; 14.224 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 14.422 ; 14.422 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 14.235 ; 14.235 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.292 ; 13.292 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 15.259 ; 15.259 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 16.027 ; 16.027 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 16.027 ; 16.027 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 14.570 ; 14.570 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 15.832 ; 15.832 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 14.205 ; 14.205 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 16.026 ; 16.026 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 15.882 ; 15.882 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 14.793 ; 14.793 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 15.530 ; 15.530 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.184  ; 9.184  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 10.035 ; 10.035 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.063  ; 9.063  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.590  ; 8.590  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 9.950  ; 9.950  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.896 ; 10.896 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.893  ; 9.893  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.357  ; 9.357  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.132 ; 11.132 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.143 ; 11.143 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.274  ; 7.274  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 8.048  ; 8.048  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.267 ; 14.267 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.267 ; 14.267 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.827 ; 12.827 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.089 ; 14.089 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 12.462 ; 12.462 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.048 ; 14.048 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.132 ; 14.132 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.050 ; 13.050 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.787 ; 13.787 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.477  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.477  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 8.431  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.087 ; 12.087 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.980  ; 9.980  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.495 ; 10.495 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.526 ; 10.526 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.332 ; 10.332 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.459  ; 9.459  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.581  ; 9.581  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.197  ; 9.197  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.198 ; 10.198 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.655  ; 9.655  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.830 ; 10.830 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.358 ; 10.358 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.693 ; 11.693 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.544 ; 10.544 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.067 ; 10.067 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.202  ; 9.202  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.087 ; 12.087 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.477  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.477  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.431  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.223  ; 9.223  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.223  ; 9.223  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 9.177  ; 9.177  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.246 ; 4.246 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.427 ; 4.427 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.277 ; 4.277 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.890 ; 4.890 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 5.054 ; 5.054 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 5.243 ; 5.243 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.296 ; 7.296 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 5.928 ; 5.928 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.236 ; 6.236 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 6.044 ; 6.044 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 6.167 ; 6.167 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 5.928 ; 5.928 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.245 ; 6.245 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.475 ; 6.475 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.112 ; 6.112 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 6.337 ; 6.337 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.246 ; 4.246 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.427 ; 4.427 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.277 ; 4.277 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.070 ; 4.070 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.890 ; 4.890 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 5.054 ; 5.054 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 5.243 ; 5.243 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 5.580 ; 5.580 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.384 ; 4.384 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.352 ; 4.352 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.571 ; 4.571 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.670 ; 4.670 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.159 ; 5.159 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.162 ; 5.162 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.772 ; 4.772 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.162 ; 5.162 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.890 ; 4.890 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.608 ; 5.608 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.772 ; 4.772 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.932 ; 4.932 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.998 ; 4.998 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.328 ; 5.328 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 4.999 ; 4.999 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.183 ; 4.183 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.790 ; 4.790 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.453 ; 4.453 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.868 ; 4.868 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.653 ; 4.653 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.398 ; 4.398 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.702 ; 4.702 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.393 ; 4.393 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.588 ; 4.588 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.034 ; 5.034 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.583 ; 4.583 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.456 ; 4.456 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.812 ; 4.812 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.585 ; 4.585 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.310 ; 4.310 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.784 ; 4.784 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.912 ; 4.912 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.768 ; 4.768 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.416 ; 4.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.917 ; 4.917 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.627 ; 4.627 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.747 ; 4.747 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.477 ; 4.477 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.491 ; 4.491 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.183 ; 4.183 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.792 ; 4.792 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.232 ; 4.232 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.249 ; 4.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.465 ; 4.465 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.192 ; 4.192 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.291 ; 4.291 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.297 ; 4.297 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.574 ; 4.574 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.460 ; 4.460 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.908 ; 4.908 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.460 ; 4.460 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.125 ; 5.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.929 ; 4.929 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.968 ; 4.968 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.980 ; 4.980 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.684 ; 4.684 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.593 ; 4.593 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.536 ; 5.536 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.948 ; 5.948 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 5.833 ; 5.833 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 5.883 ; 5.883 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 5.536 ; 5.536 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 5.880 ; 5.880 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 5.910 ; 5.910 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 6.145 ; 6.145 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 5.866 ; 5.866 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 4.958 ; 4.958 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.409 ; 5.409 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 4.958 ; 4.958 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 5.910 ; 5.910 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 4.999 ; 4.999 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 5.975 ; 5.975 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 5.372 ; 5.372 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 5.541 ; 5.541 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 5.032 ; 5.032 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.180 ; 4.180 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 4.459 ; 4.459 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.251 ; 4.251 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.461 ; 4.461 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.375 ; 4.375 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.365 ; 4.365 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 4.353 ; 4.353 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 4.783 ; 4.783 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 4.979 ; 4.979 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.455 ; 4.455 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.592 ; 4.592 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.724 ; 4.724 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.299 ; 4.299 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.624 ; 4.624 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.665 ; 4.665 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.538 ; 4.538 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.475 ; 4.475 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.411 ; 4.411 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.191 ; 4.191 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.392 ; 4.392 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.320 ; 4.320 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.343 ; 4.343 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.330 ; 4.330 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.778 ; 4.778 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.475 ; 4.475 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.371 ; 4.371 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.252 ; 4.252 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.245 ; 4.245 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.404 ; 4.404 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.180 ; 4.180 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.377 ; 4.377 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.241 ; 4.241 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.541 ; 4.541 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.199 ; 4.199 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.411 ; 4.411 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.199 ; 4.199 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.557 ; 4.557 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.334 ; 4.334 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.704 ; 4.704 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.887 ; 4.887 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.317 ; 4.317 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.376 ; 4.376 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.057 ; 4.057 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 4.261 ; 4.261 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.001 ; 4.001 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.855 ; 3.855 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.049 ; 4.049 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.277 ; 4.277 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.162 ; 4.162 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.965 ; 3.965 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.513 ; 4.513 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.234 ; 3.234 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.700 ; 3.700 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.175 ; 4.175 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.778 ; 4.778 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.201 ; 4.201 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.709 ; 4.709 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.175 ; 4.175 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.787 ; 4.787 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.981 ; 4.981 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.654 ; 4.654 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.478 ; 4.478 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.212 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.238 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.212 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.860 ; 3.860 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.133 ; 4.133 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.321 ; 4.321 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.410 ; 4.410 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.250 ; 4.250 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.036 ; 4.036 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.046 ; 4.046 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.922 ; 3.922 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.251 ; 4.251 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.050 ; 4.050 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.372 ; 4.372 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.202 ; 4.202 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.606 ; 4.606 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.273 ; 4.273 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.116 ; 4.116 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.860 ; 3.860 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.742 ; 4.742 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.212 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.238 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.212 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.575 ; 3.575 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.601 ; 3.601 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.575 ; 3.575 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 15.623 ; 17.290 ; 17.290 ; 15.623 ;
; ADDR[3]    ; DATA[1]     ; 17.645 ; 17.645 ; 17.645 ; 17.645 ;
; ADDR[3]    ; DATA[2]     ; 16.467 ; 15.841 ; 15.841 ; 16.467 ;
; ADDR[3]    ; DATA[4]     ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; ADDR[3]    ; DATA[5]     ; 17.670 ; 19.337 ; 19.337 ; 17.670 ;
; ADDR[3]    ; DATA[6]     ; 18.073 ; 19.740 ; 19.740 ; 18.073 ;
; ADDR[3]    ; DATA[7]     ; 18.626 ; 20.293 ; 20.293 ; 18.626 ;
; ADDR[3]    ; DATA[8]     ; 17.695 ;        ;        ; 17.695 ;
; ADDR[3]    ; PD_PORT[0]  ; 15.901 ; 15.901 ; 15.901 ; 15.901 ;
; ADDR[3]    ; PD_PORT[1]  ; 14.405 ; 14.405 ; 14.405 ; 14.405 ;
; ADDR[3]    ; PD_PORT[2]  ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; ADDR[3]    ; PD_PORT[3]  ; 17.414 ; 17.414 ; 17.414 ; 17.414 ;
; ADDR[3]    ; PD_PORT[4]  ; 14.857 ; 14.857 ; 14.857 ; 14.857 ;
; ADDR[3]    ; PD_PORT[5]  ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; ADDR[3]    ; PD_PORT[6]  ; 16.802 ; 16.802 ; 16.802 ; 16.802 ;
; ADDR[3]    ; PD_PORT[7]  ; 14.501 ; 14.501 ; 14.501 ; 14.501 ;
; ADDR[4]    ; DATA[0]     ; 19.009 ;        ;        ; 19.009 ;
; ADDR[4]    ; DATA[1]     ; 19.364 ; 19.364 ; 19.364 ; 19.364 ;
; ADDR[4]    ; DATA[2]     ;        ; 18.648 ; 18.648 ;        ;
; ADDR[4]    ; DATA[4]     ; 18.463 ; 18.463 ; 18.463 ; 18.463 ;
; ADDR[4]    ; DATA[5]     ; 21.056 ;        ;        ; 21.056 ;
; ADDR[4]    ; DATA[6]     ; 21.459 ;        ;        ; 21.459 ;
; ADDR[4]    ; DATA[7]     ; 22.012 ;        ;        ; 22.012 ;
; ADDR[4]    ; DATA[8]     ;        ; 19.414 ; 19.414 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.952 ; 17.272 ; 17.272 ; 17.952 ;
; ADDR[5]    ; DATA[1]     ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; ADDR[5]    ; DATA[2]     ; 17.490 ; 17.129 ; 17.129 ; 17.490 ;
; ADDR[5]    ; DATA[4]     ; 17.406 ; 17.406 ; 17.406 ; 17.406 ;
; ADDR[5]    ; DATA[5]     ; 19.999 ; 19.319 ; 19.319 ; 19.999 ;
; ADDR[5]    ; DATA[6]     ; 20.402 ; 19.722 ; 19.722 ; 20.402 ;
; ADDR[5]    ; DATA[7]     ; 20.955 ; 20.275 ; 20.275 ; 20.955 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.357 ; 18.357 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.284 ; 18.596 ; 18.596 ; 19.284 ;
; ADDR[6]    ; DATA[1]     ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; ADDR[6]    ; DATA[2]     ; 18.814 ; 18.461 ; 18.461 ; 18.814 ;
; ADDR[6]    ; DATA[4]     ; 18.738 ; 18.738 ; 18.738 ; 18.738 ;
; ADDR[6]    ; DATA[5]     ; 21.331 ; 20.643 ; 20.643 ; 21.331 ;
; ADDR[6]    ; DATA[6]     ; 21.734 ; 21.046 ; 21.046 ; 21.734 ;
; ADDR[6]    ; DATA[7]     ; 22.287 ; 21.599 ; 21.599 ; 22.287 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.689 ; 19.689 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.462 ;        ;        ; 16.462 ;
; DATA[1]    ; PD_PORT[1]  ; 14.450 ;        ;        ; 14.450 ;
; DATA[2]    ; PD_PORT[2]  ; 17.727 ;        ;        ; 17.727 ;
; DATA[3]    ; PD_PORT[3]  ; 17.882 ;        ;        ; 17.882 ;
; DATA[4]    ; PD_PORT[4]  ; 15.724 ;        ;        ; 15.724 ;
; DATA[5]    ; PD_PORT[5]  ; 14.951 ;        ;        ; 14.951 ;
; DATA[6]    ; PD_PORT[6]  ; 16.133 ;        ;        ; 16.133 ;
; DATA[7]    ; PD_PORT[7]  ; 15.133 ;        ;        ; 15.133 ;
; INTA       ; _INT        ;        ; 8.609  ; 8.609  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 15.275 ;        ;        ; 15.275 ;
; PD_PORT[1] ; PD_PORT[1]  ; 13.628 ;        ;        ; 13.628 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.382 ;        ;        ; 15.382 ;
; PD_PORT[3] ; PD_PORT[3]  ; 13.871 ;        ;        ; 13.871 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.448 ;        ;        ; 15.448 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.622 ;        ;        ; 15.622 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.399 ;        ;        ; 14.399 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.377 ;        ;        ; 14.377 ;
; R_W        ; DATA[0]     ; 11.240 ; 17.104 ; 17.104 ; 11.240 ;
; R_W        ; DATA[1]     ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; R_W        ; DATA[2]     ; 16.281 ; 11.458 ; 11.458 ; 16.281 ;
; R_W        ; DATA[4]     ; 16.558 ; 16.558 ; 16.558 ; 16.558 ;
; R_W        ; DATA[5]     ; 13.287 ; 19.151 ; 19.151 ; 13.287 ;
; R_W        ; DATA[6]     ; 13.690 ; 19.554 ; 19.554 ; 13.690 ;
; R_W        ; DATA[7]     ; 14.243 ; 20.107 ; 20.107 ; 14.243 ;
; R_W        ; DATA[8]     ; 17.509 ;        ;        ; 17.509 ;
; R_W        ; _LED_RD     ;        ; 13.418 ; 13.418 ;        ;
; R_W        ; _LED_WR     ; 13.429 ;        ;        ; 13.429 ;
; _AS        ; DATA[0]     ; 14.642 ; 13.954 ; 13.954 ; 14.642 ;
; _AS        ; DATA[1]     ; 14.997 ; 14.997 ; 14.997 ; 14.997 ;
; _AS        ; DATA[2]     ; 14.172 ; 13.819 ; 13.819 ; 14.172 ;
; _AS        ; DATA[4]     ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; _AS        ; DATA[5]     ; 16.689 ; 16.001 ; 16.001 ; 16.689 ;
; _AS        ; DATA[6]     ; 17.092 ; 16.404 ; 16.404 ; 17.092 ;
; _AS        ; DATA[7]     ; 17.645 ; 16.957 ; 16.957 ; 17.645 ;
; _AS        ; DATA[8]     ;        ; 15.047 ; 15.047 ;        ;
; _AS        ; _LED_RD     ; 14.525 ;        ;        ; 14.525 ;
; _AS        ; _LED_WR     ; 14.535 ;        ;        ; 14.535 ;
; _CS        ; DATA[0]     ; 14.346 ; 13.658 ; 13.658 ; 14.346 ;
; _CS        ; DATA[1]     ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; _CS        ; DATA[2]     ; 13.876 ; 13.523 ; 13.523 ; 13.876 ;
; _CS        ; DATA[4]     ; 13.800 ; 13.800 ; 13.800 ; 13.800 ;
; _CS        ; DATA[5]     ; 16.393 ; 15.705 ; 15.705 ; 16.393 ;
; _CS        ; DATA[6]     ; 16.796 ; 16.108 ; 16.108 ; 16.796 ;
; _CS        ; DATA[7]     ; 17.349 ; 16.661 ; 16.661 ; 17.349 ;
; _CS        ; DATA[8]     ;        ; 14.751 ; 14.751 ;        ;
; _CS        ; _LED_RD     ; 8.911  ;        ;        ; 8.911  ;
; _CS        ; _LED_WR     ; 8.921  ;        ;        ; 8.921  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 6.750 ; 7.459 ; 7.459 ; 6.750 ;
; ADDR[3]    ; DATA[1]     ; 6.931 ; 7.601 ; 7.601 ; 6.931 ;
; ADDR[3]    ; DATA[2]     ; 7.222 ; 6.413 ; 6.413 ; 7.222 ;
; ADDR[3]    ; DATA[4]     ; 6.574 ; 7.308 ; 7.308 ; 6.574 ;
; ADDR[3]    ; DATA[5]     ; 7.394 ; 8.103 ; 8.103 ; 7.394 ;
; ADDR[3]    ; DATA[6]     ; 7.558 ; 8.267 ; 8.267 ; 7.558 ;
; ADDR[3]    ; DATA[7]     ; 7.747 ; 8.456 ; 8.456 ; 7.747 ;
; ADDR[3]    ; DATA[8]     ; 7.512 ;       ;       ; 7.512 ;
; ADDR[3]    ; PD_PORT[0]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; ADDR[3]    ; PD_PORT[1]  ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; ADDR[3]    ; PD_PORT[2]  ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; ADDR[3]    ; PD_PORT[3]  ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; ADDR[3]    ; PD_PORT[4]  ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; ADDR[3]    ; PD_PORT[5]  ; 6.818 ; 6.818 ; 6.818 ; 6.818 ;
; ADDR[3]    ; PD_PORT[6]  ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; ADDR[3]    ; PD_PORT[7]  ; 6.372 ; 6.372 ; 6.372 ; 6.372 ;
; ADDR[4]    ; DATA[0]     ; 7.604 ;       ;       ; 7.604 ;
; ADDR[4]    ; DATA[1]     ; 7.785 ; 7.973 ; 7.973 ; 7.785 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.110 ; 7.110 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.428 ; 7.680 ; 7.680 ; 7.428 ;
; ADDR[4]    ; DATA[5]     ; 8.248 ;       ;       ; 8.248 ;
; ADDR[4]    ; DATA[6]     ; 8.412 ;       ;       ; 8.412 ;
; ADDR[4]    ; DATA[7]     ; 8.601 ;       ;       ; 8.601 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.884 ; 7.884 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.418 ; 7.194 ; 7.194 ; 7.418 ;
; ADDR[5]    ; DATA[1]     ; 7.560 ; 7.375 ; 7.375 ; 7.560 ;
; ADDR[5]    ; DATA[2]     ; 7.225 ; 6.697 ; 6.697 ; 7.225 ;
; ADDR[5]    ; DATA[4]     ; 7.267 ; 7.018 ; 7.018 ; 7.267 ;
; ADDR[5]    ; DATA[5]     ; 8.062 ; 7.838 ; 7.838 ; 8.062 ;
; ADDR[5]    ; DATA[6]     ; 8.226 ; 8.002 ; 8.002 ; 8.226 ;
; ADDR[5]    ; DATA[7]     ; 8.415 ; 8.191 ; 8.191 ; 8.415 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.471 ; 7.471 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.917 ; 7.683 ; 7.683 ; 7.917 ;
; ADDR[6]    ; DATA[1]     ; 8.059 ; 7.864 ; 7.864 ; 8.059 ;
; ADDR[6]    ; DATA[2]     ; 7.714 ; 7.196 ; 7.196 ; 7.714 ;
; ADDR[6]    ; DATA[4]     ; 7.766 ; 7.507 ; 7.507 ; 7.766 ;
; ADDR[6]    ; DATA[5]     ; 8.561 ; 8.327 ; 8.327 ; 8.561 ;
; ADDR[6]    ; DATA[6]     ; 8.725 ; 8.491 ; 8.491 ; 8.725 ;
; ADDR[6]    ; DATA[7]     ; 8.914 ; 8.680 ; 8.680 ; 8.914 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.970 ; 7.970 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.955 ;       ;       ; 6.955 ;
; DATA[1]    ; PD_PORT[1]  ; 6.272 ;       ;       ; 6.272 ;
; DATA[2]    ; PD_PORT[2]  ; 7.342 ;       ;       ; 7.342 ;
; DATA[3]    ; PD_PORT[3]  ; 7.422 ;       ;       ; 7.422 ;
; DATA[4]    ; PD_PORT[4]  ; 6.788 ;       ;       ; 6.788 ;
; DATA[5]    ; PD_PORT[5]  ; 6.493 ;       ;       ; 6.493 ;
; DATA[6]    ; PD_PORT[6]  ; 6.844 ;       ;       ; 6.844 ;
; DATA[7]    ; PD_PORT[7]  ; 6.557 ;       ;       ; 6.557 ;
; INTA       ; _INT        ;       ; 3.446 ; 3.446 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.610 ;       ;       ; 6.610 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.987 ;       ;       ; 5.987 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.632 ;       ;       ; 6.632 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.105 ;       ;       ; 6.105 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.647 ;       ;       ; 6.647 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.730 ;       ;       ; 6.730 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.244 ;       ;       ; 6.244 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.314 ;       ;       ; 6.314 ;
; R_W        ; DATA[0]     ; 4.356 ; 7.335 ; 7.335 ; 4.356 ;
; R_W        ; DATA[1]     ; 4.537 ; 7.477 ; 7.477 ; 4.537 ;
; R_W        ; DATA[2]     ; 6.717 ; 4.387 ; 4.387 ; 6.717 ;
; R_W        ; DATA[4]     ; 4.180 ; 7.184 ; 7.184 ; 4.180 ;
; R_W        ; DATA[5]     ; 5.000 ; 7.979 ; 7.979 ; 5.000 ;
; R_W        ; DATA[6]     ; 5.164 ; 8.143 ; 8.143 ; 5.164 ;
; R_W        ; DATA[7]     ; 5.353 ; 8.332 ; 8.332 ; 5.353 ;
; R_W        ; DATA[8]     ; 7.388 ;       ;       ; 7.388 ;
; R_W        ; _LED_RD     ;       ; 6.053 ; 6.053 ;       ;
; R_W        ; _LED_WR     ; 6.060 ;       ;       ; 6.060 ;
; _AS        ; DATA[0]     ; 5.414 ; 5.180 ; 5.180 ; 5.414 ;
; _AS        ; DATA[1]     ; 5.556 ; 5.361 ; 5.361 ; 5.556 ;
; _AS        ; DATA[2]     ; 5.211 ; 4.693 ; 4.693 ; 5.211 ;
; _AS        ; DATA[4]     ; 5.263 ; 5.004 ; 5.004 ; 5.263 ;
; _AS        ; DATA[5]     ; 6.058 ; 5.824 ; 5.824 ; 6.058 ;
; _AS        ; DATA[6]     ; 6.222 ; 5.988 ; 5.988 ; 6.222 ;
; _AS        ; DATA[7]     ; 6.411 ; 6.177 ; 6.177 ; 6.411 ;
; _AS        ; DATA[8]     ;       ; 5.467 ; 5.467 ;       ;
; _AS        ; _LED_RD     ; 6.347 ;       ;       ; 6.347 ;
; _AS        ; _LED_WR     ; 6.351 ;       ;       ; 6.351 ;
; _CS        ; DATA[0]     ; 5.354 ; 5.120 ; 5.120 ; 5.354 ;
; _CS        ; DATA[1]     ; 5.496 ; 5.301 ; 5.301 ; 5.496 ;
; _CS        ; DATA[2]     ; 5.151 ; 4.633 ; 4.633 ; 5.151 ;
; _CS        ; DATA[4]     ; 5.203 ; 4.944 ; 4.944 ; 5.203 ;
; _CS        ; DATA[5]     ; 5.998 ; 5.764 ; 5.764 ; 5.998 ;
; _CS        ; DATA[6]     ; 6.162 ; 5.928 ; 5.928 ; 6.162 ;
; _CS        ; DATA[7]     ; 6.351 ; 6.117 ; 6.117 ; 6.351 ;
; _CS        ; DATA[8]     ;       ; 5.407 ; 5.407 ;       ;
; _CS        ; _LED_RD     ; 3.594 ;       ;       ; 3.594 ;
; _CS        ; _LED_WR     ; 3.598 ;       ;       ; 3.598 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 40       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 182      ; 28       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 118      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2005     ; 132      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 186      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 46       ; 46       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 40       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 182      ; 28       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 118      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2005     ; 132      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 186      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 46       ; 46       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                          ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                           ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 56    ; 56   ;
; Unconstrained Input Port Paths  ; 768   ; 768  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 667   ; 667  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 28 22:13:59 2022
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RESDMAC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|DECFIFO CPU_SM:u_CPU_SM|DECFIFO
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|STATE[0] SCSI_SM:u_SCSI_SM|STATE[0]
    Info (332105): create_clock -period 1.000 -name ADDR[2] ADDR[2]
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|INCBO_o SCSI_SM:u_SCSI_SM|INCBO_o
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RDFIFO_d SCSI_SM:u_SCSI_SM|RDFIFO_d
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PAS CPU_SM:u_CPU_SM|PAS
    Info (332105): create_clock -period 1.000 -name LHW LHW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNI CPU_SM:u_CPU_SM|INCNI
    Info (332105): create_clock -period 1.000 -name LLW LLW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PDS CPU_SM:u_CPU_SM|PDS
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RIFIFO_d SCSI_SM:u_SCSI_SM|RIFIFO_d
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNO CPU_SM:u_CPU_SM|INCNO
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|nLS2CPU SCSI_SM:u_SCSI_SM|nLS2CPU
    Info (332105): create_clock -period 1.000 -name registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.664
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.664      -277.585 SCLK 
    Info (332119):    -4.739      -124.679 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -3.224        -3.224 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -2.880       -12.964 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -2.649      -243.001 LLW 
    Info (332119):    -1.910       -13.369 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.514        -4.649 LHW 
    Info (332119):    -0.501        -0.577 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.494        -0.494 ADDR[2] 
    Info (332119):    -0.442        -0.859 CPU_SM:u_CPU_SM|INCNO 
Info (332146): Worst-case hold slack is -3.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.998       -31.013 SCLK 
    Info (332119):    -2.960        -2.960 ADDR[2] 
    Info (332119):    -1.787      -113.686 LHW 
    Info (332119):    -0.884        -0.884 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.554        -7.105 LLW 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     0.499         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.876         0.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     2.030         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
Info (332146): Worst-case recovery slack is -3.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.680        -3.680 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -2.603        -2.603 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -2.203       -13.432 SCLK 
    Info (332119):    -0.690        -0.690 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.246        -0.246 ADDR[2] 
Info (332146): Worst-case removal slack is -0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.521        -0.631 ADDR[2] 
    Info (332119):    -0.099        -0.396 SCLK 
    Info (332119):     0.924         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     2.837         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     4.414         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -86.529 SCLK 
    Info (332119):    -1.777       -18.101 ADDR[2] 
    Info (332119):    -0.742      -189.952 LHW 
    Info (332119):    -0.742      -189.952 LLW 
    Info (332119):    -0.742       -47.488 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.742       -23.744 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.742       -11.872 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.742        -7.420 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.742        -2.968 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.742        -1.484 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.426       -57.835 SCLK 
    Info (332119):    -0.798       -16.166 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.684        -0.684 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.471        -2.042 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.447        -2.941 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.441       -27.701 LLW 
    Info (332119):     0.148         0.000 ADDR[2] 
    Info (332119):     0.368         0.000 LHW 
    Info (332119):     0.488         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.501         0.000 CPU_SM:u_CPU_SM|INCNO 
Info (332146): Worst-case hold slack is -1.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.723       -21.550 SCLK 
    Info (332119):    -1.177        -1.412 ADDR[2] 
    Info (332119):    -0.676       -48.783 LHW 
    Info (332119):    -0.466        -0.832 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.271        -6.023 LLW 
    Info (332119):     0.024         0.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     0.172         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     1.116         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
Info (332146): Worst-case recovery slack is -0.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.886        -0.886 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.790        -0.790 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -0.537        -3.117 SCLK 
    Info (332119):     0.086         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.274         0.000 ADDR[2] 
Info (332146): Worst-case removal slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.078 ADDR[2] 
    Info (332119):     0.294         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.613         0.000 SCLK 
    Info (332119):     1.170         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     1.766         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -58.380 SCLK 
    Info (332119):    -1.222       -12.222 ADDR[2] 
    Info (332119):    -0.500      -128.000 LHW 
    Info (332119):    -0.500      -128.000 LLW 
    Info (332119):    -0.500       -32.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.500       -16.000 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.500        -8.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.500        -5.000 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.500        -2.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.500        -1.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Wed Dec 28 22:14:01 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


