[Inputs]
in
ena
clk
rst
[Outputs]
out
[BiDir]
[ATTRIBUTES]
VeriModel dffe

