# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 1
attribute \dynports 1
attribute \src "dut.sv:1.1-36.10"
module \simple_memory
  parameter \WIDTH 8
  parameter \DEPTH 16
  parameter \ADDR_WIDTH 4
  wire width 8 $0\data_out[7:0]
  attribute \src "dut.sv:9.34-9.38"
  wire width 4 input 4 \addr
  attribute \src "dut.sv:6.34-6.37"
  wire input 1 \clk
  attribute \src "dut.sv:10.34-10.41"
  wire width 8 input 5 \data_in
  attribute \src "dut.sv:11.34-11.42"
  wire width 8 output 6 \data_out
  attribute \src "dut.sv:18.13-18.14"
  wire width 32 \i
  wire width 8 \memrd_memory_DATA
  wire width 8 \memrd_memory_DATA_1
  attribute \src "dut.sv:7.34-7.37"
  wire input 2 \rst
  attribute \src "dut.sv:8.34-8.36"
  wire input 3 \we
  attribute \src "dut.sv:15.21-15.27"
  memory width 8 size 16 \memory
  attribute \src "dut.sv:28.17-28.29"
  cell $memrd \memrd_memory
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\memory"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA \memrd_memory_DATA
    connect \EN 1'1
  end
  attribute \src "dut.sv:32.32-32.36"
  cell $memrd \memrd_memory_1
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\memory"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA \memrd_memory_DATA_1
    connect \EN 1'1
  end
  attribute \always_ff 1
  attribute \src "dut.sv:19.5-34.8"
  process $proc$dut.sv:19$1
    assign $0\data_out[7:0] \data_out
    attribute \src "dut.sv:32.9-36.12"
    switch \rst
      attribute \src "dut.sv:32.13-32.16"
      case 1'1
        assign $0\data_out[7:0] 8'00000000
      attribute \src "dut.sv:34.13-34.17"
      case 
        assign $0\data_out[7:0] \memrd_memory_DATA_1
        attribute \src "dut.sv:27.13-29.16"
        switch \we
          attribute \src "dut.sv:27.13-29.16"
          case 1'1
            assign \memrd_memory_DATA \data_in
          attribute \src "dut.sv:27.13-29.16"
          case 
        end
    end
    sync posedge \clk
      update \data_out $0\data_out[7:0]
  end
end
