<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1713811827" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/ecen5593_startercode_ca_top.dcp">
  <File Type="PA-TCL" Name="Zybo_Z7_top.tcl"/>
  <File Type="REPORTS-TCL" Name="Zybo_Z7_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="Zybo_Z7_top.vds"/>
  <File Type="RDS-UTIL" Name="Zybo_Z7_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Zybo_Z7_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Zybo_Z7_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/common/d_ff_rst_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/common/d_ff_rst_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/common/d_ff_rst_we_stall_clr_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/common/d_ff_rst_we_stall_clr_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/common/d_ff_rst_we_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/common/d_ff_rst_we_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_codasip_startup_ctrl_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_codasip_startup_ctrl_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_dec_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_dec_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_ex_memory_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_ex_memory_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_ex_output_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_ex_output_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_ex_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_ex_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_fe_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_fe_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_id_output_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_id_output_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_id_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_id_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_if_output_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_if_output_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_main_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_main_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_me_memory_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_me_memory_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_me_output_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_me_output_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_me_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_me_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_pipe_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_pipe_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_pipeline_control_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_pipeline_control_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_reset_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_reset_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_rf_xpr_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_rf_xpr_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_core_wb_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_core_wb_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_if_code_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_if_code_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_ldst_t.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_ldst_t.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ecen5593_startercode_ca_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/verilog/ecen5593_startercode_ca_top.v"/>
        <Attr Name="ImportTime" Val="1709069924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/ahb3lite_pkg/rtl/verilog/ahb3lite_pkg.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/ahb3lite_pkg/rtl/verilog/ahb3lite_pkg.sv"/>
        <Attr Name="ImportTime" Val="1710880491"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/ahb3lite_memory/rtl/verilog/ahb3lite_sram1rw.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/ahb3lite_memory/rtl/verilog/ahb3lite_sram1rw.sv"/>
        <Attr Name="ImportTime" Val="1710880514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w_altera.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w_altera.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w_easic_n3x.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w_easic_n3x.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w_easic_n3xs.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w_easic_n3xs.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w_generic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w_generic.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/third-party/memory/rtl/verilog/rl_ram_1r1w_lattice.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/memory/rtl/verilog/rl_ram_1r1w_lattice.sv"/>
        <Attr Name="ImportTime" Val="1710881483"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Zybo_Z7_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mem/my_program.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/RTL/sd_reader.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/FPGA-SDcard-Reader/RTL/sd_reader.v"/>
        <Attr Name="ImportTime" Val="1713296889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/RTL/sdcmd_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/FPGA-SDcard-Reader/RTL/sdcmd_ctrl.v"/>
        <Attr Name="ImportTime" Val="1713296889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/RTL/sd_file_reader.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../third-party/FPGA-SDcard-Reader/RTL/sd_file_reader.v"/>
        <Attr Name="ImportTime" Val="1713296889"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Zybo_Z7_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Downloads/Zybo-Z7-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../Downloads/Zybo-Z7-Master.xdc"/>
        <Attr Name="ImportTime" Val="1709231563"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/ecen5593_startercode_ca_top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
