Pontifícia Universidade Católica de Minas Gerais
Ciência da Computação
Arquitetura de Computadores I

Resumo Artigo Científico

Aluno (a):  Thais Mairink
Matricula: 441710

Título:  Verilog HDL vs. VHDL - For the First Time User
Autor:  Bill Fuchs
Data:  Outubro 1995


Resumo:


	No artigo “Verilog HDL vs VHDL”, o autor propõe uma discussão das vantagens que o
Verilog HDL possui em relação ao VHDL, assim como as comparações entre as duas linguagens. 
O artigo também relata um pouco da origem das referidas linguagens, e expõe alguns depoimentos 
de usuários sobre as linguagens, com a finalidade de mostrar ao usuário de “primeira viagem” 
alguns itens de cada linguagem, com o funcionamento e facilidades das mesmas.
	Ao desenvolver a discussão sobre cada uma das linguagens, o autor coloca o que cada uma
tem de vantagem e desvantagem, além de expor fatores que indicam o “porque” de usar tal linguagem.
	Segundo o artigo, o VHDL foi desenvolvido para documentar o comportamento digital do hardware. 
Quanto ao Verilog HDL, ele vem do mundo comercial, apesar de também ter sido desenvolvido para descrever 
digitalmente sistemas de hardware, o Verilog HDL é uma linguagem voltada mais para o designer.
	As duas linguagens tem diferentes forças técnicas que significativamente diferencia o 
seu foco de mercado. As duas também tem um apelo totalmente diferente para diversos setores do 
mercado, por exemplo, o VHDL vem de uma esfera mais acadêmica de influência, já o Verilog HDL 
vem da indústria e, portanto mais adequada para projetos.
	Enfim, o VHDL foi desenvolvido para proporcionar uma linguagem de modelagem consistente
para a documentação de projetos digitais de hardware e nunca foi destinada a ser usada para fazer 
o projeto real. O VHDL não oferece qualquer vantagem que iria melhorar a qualidade do designer,
isto essencialmente enfraquece a força básica do VHDL, a produtividade.
	O Veriog HDL tem sido desenvolvido e continuará a evoluir para abordar a necessidade e 
aplicações comerciais da comunidade de designer, que fez dela a linguagem mais bem sucedida em 
uso hoje. Quase todos os principais computadores usam Verilog HDL com sua linguagem de modelagem, 
ou seja, a Verilog HDL é, por enquanto, a solução dominante nesse segmento.



Referências:
 
Bill Fuchs / President & CEO - Simucad / Chairman BoD - OVI
Quotations - Copyright - E.E. Times, Rorschach Testing 273 Engineers with the 
Verilog-VHDL Contest, October 1995, Author - John Cooley
