Chiplet芯粒
通过快速发展的片间互连技 术和封装技术，摩尔定律从 单独的晶体管缩放（摩尔定 律1.0）演变为系统级缩放 （业界戏称为摩尔定律2.0）
发展这样一种协议，芯片之间的互连仍保持较高带宽

教材前七章在《集电（1）》中已经讲过……

![[Pasted image 20230919104410.png]]
最新的结构：不用这种结构，而是存算一体之类……

![[Pasted image 20230919104657.png]]
4bit宽的

镜像加法器：上下对称，好处是串联的晶体管会少一些
![[Pasted image 20230919105732.png]]
传输门加法器：我了个大草
![[Pasted image 20230919105851.png]]
“有兴趣的话自己分析”
好处是可以把面积做的比较小；进位输出与和输出得到形式相似，故延时应接近

逐位进位加法器
![[Pasted image 20230919110123.png]]
n-1为进位信号输出延时+（最末）1位**和信号**输出延时

进位传播：A和B中只要存在1，它就将把这一位全加器上的进位输入传递下去，弗论这进位输入是0还是1
![[Pasted image 20230919110622.png]]
进位取消：同理
这样和 与 进位 都可用中间信号来表示，更为简洁了
![[Pasted image 20230919110855.png]]

注意动态实现输入和输出都是进位信号的**反**
用RC网络研究其延时
![[Pasted image 20230919111518.png]]
插入缓冲反相器控制延时（使N^2不会控制在过大的水平）并保证驱动能力

动态功耗 P=C×V^2×f，f是节点电平**真正翻转的次数**
C可理解为与晶体管的总尺寸（总数目）成比例，故而从定性上理解，面积增加则功耗增加

进位旁路加法器
![[Pasted image 20230919112211.png]]

![[Pasted image 20230919112404.png]]
怀疑该曼彻斯特链的P需用异或方式而非与方式表达，如此P和G不带来冲突
![[Pasted image 20230919113117.png]]
建立延时：由A和B的0~3bit产生G和P的延时
为什么关键路径在中间几级走下边？
——当中间某一级因走进位传播这条路径而产生进位信号时，就不需要等前面若干级传过来的进位信号了，即路径起点不再是0~3bit区域而是该中间级的区域
![[Pasted image 20230919113651.png]]


![[Pasted image 20230919113823.png]]
两个独立电路分别提前算出有/无进位传播的计算结果，当前一级进位信号真正到来时才作选择
（参见数设书等）
![[Pasted image 20230919114215.png]]
“等”
假设各**单元**延时都是1个单位
![[Pasted image 20230919114439.png]]
那后级可以位数更多一些，并不影响总延时
由此得到平方根进位版本
![[Pasted image 20230919114544.png]]
副作用：多路选择器的位宽度不统一了（尽管级数有可能会变少）
![[Pasted image 20230919114759.png]]

超前进位加法器
![[Pasted image 20230919115122.png]]
依次逐位写成递归迭代形式
![[Pasted image 20230919115248.png]]
![[Pasted image 20230919115559.png]]
串联下，延时和级数的平方成正比（参见RC网络……），故N太大时不行
考虑其他的办法实现N比较大时的“快速加法器”

![[Pasted image 20230919120512.png]]
![[Pasted image 20230919120919.png]]![[Pasted image 20230919120934.png]]
![[Pasted image 20230919120951.png]]

其他树形结构（没看明白）：
![[Pasted image 20230919121407.png]]
![[Pasted image 20230919121426.png]]
![[Pasted image 20230919121454.png]]
