Serial Communication Interface (SCI) - 직렬통신 인터페이스
Local Interconnect Network (LIN) Module - 로컬 상호연결 네트워크

LIN은 지능형 디바이스를 연결하기 위한 저가형 임베디드 네트워킹 표준으로서 자동차업계에서
가장 보편적으로 사용되는 모듈이래요~

28.1 소개 및 기능

SCI / LIN 모듈은 SCI 또는 LIN으로 작동하도록 프로그래밍 할 수 있습니다.
이 모듈의 핵심은 SCI입니다.
SCI의 하드웨어 특징은 LIN 호환성을 위해 보강되어있습니다.
SCI 모듈은 표준 nonreturn에서 zero 형식을 구현하는 범용 비동기 수신기/송신기입니다.
SCI는 예를 들어 RS-232 포트 또는 K 라인을 통해 통신하는 데 사용할 수 있습니다.

LIN 표준은 SCI (UART) 직렬 데이터 링크 형식을 기반으로 합니다.
통신 개념은 임의의 네트워크 노드 간의 멀티 캐스트 전송을위한 메시지 식별을 가진
단일 마스터 / 다중 슬레이브입니다.
이 챕터전체는  SCI / LIN 모듈의기능을  SCI 모드 기능으로 참조합니다.
섹션 28.2는 SCI 기능에 대해 설명하고 섹션 28.3은 LIN 기능에 대해 설명합니다.
레지스터는 LIN 및 SCI에 공통적이지만 레지스터 설명에는
여러 모드의 레지스터 / 비트 사용을 식별하는 메모가 있습니다.

28.1.1 SCI 기능

다음은 SCI 모듈의 기능입니다.

* 표준 범용 비동기 송수신기 (UART) 통신
* 전이중 또는 반이중 작동 지원
* 표준 NRZ (nonreturn to zero) 형식
* 호환 모드에서 이중 버퍼링 된 수신 및 전송 기능
* 개별적으로 활성화 된 두 개의 인터럽트 라인을 지원합니다 (레벨 0 및 레벨 1).
* 다음을 기준으로 문자 당 3 ~ 13 비트의 구성 가능한 프레임 형식 :
- 1에서 8 비트까지 프로그래밍 할 수있는 데이터 워드 길이
- 주소 비트 모드의 추가 주소 비트
- 0 또는 1 패리티 비트, 홀수 또는 짝수 패리티에 대해 패리티 프로그래밍 가능
- 1 또는 2 스톱 비트에 대해 정지 프로그래밍 가능
* 비동기 또는 동시동기성 통신 모드
* 두 개의 다중 프로세서 통신 형식으로 두 개 이상의 장치 간 통신 가능
* 절전 모드는 다중 프로세서 통신 중에 CPU 리소스를 비운 다음 수신 메시지를 받기 위해 깨어 나면 사용할 수 있습니다
* 24 비트 프로그래밍 가능 보드 속도는 2^24 개의 다른 보드 속도를 지원하여 고정밀 보드 속도 선택 기능을 제공합니다.
* 100MHz 주변 장치 클럭에서 3.125Mbits / s는 달성 가능한 최대 보드 율입니다
* 데이터 전송 및 수신을 위해 직접 메모리 액세스 (DMA)를 사용할 수있는 기능
* 5 개의 오류 플래그와 7 개의 상태 플래그가 SCI 이벤트에 대한 자세한 정보를 제공합니다.
* 두 개의 외부 핀 : LINRX 및 LINTX
* 다중 버퍼링 된 수신 및 전송 장치


NOTE: 참고 : SCI / LIN 모듈은 UART 하드웨어 흐름 제어를 지원하지 않습니다.
이 기능은 범용 I / O 핀을 사용하여 소프트웨어로 구현 될 수 있습니다.
[UART 범용 비동기화 송수신기(Universal asynchronous receiver/transmitter):
병렬데이터의 형태를 직렬방식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어의 일종이다.] 


28.1.2 LIN 기능

다음은 LIN 모듈의 기능입니다.

* LIN 1.3, 2.0 및 2.1 프로토콜과의 호환성
* 최대 20Kbits / s의 구성 가능한 전송 속도
* 두 개의 외부 핀 : LINRX 및 LINTX.
* 다중 버퍼링 된 수신 및 전송 장치
* 메시지 필터링을위한 식별 마스크
* 자동 마스터 헤더 생성
- 프로그램 가능한 동기화 브레이크 필드
- 동기화 필드
- 식별자 필드
* 슬레이브 자동 동기화
- 동기화 중단 감지
- 선택적 보드 속도 업데이트
- 동기화 확인
* 7 개의 소수 비트가있는 2^31 개의 프로그래밍 가능 전송 속도
* 트랜시버에서 LINRX 우세한 레벨에서 웨이크 업
* 자동 웨이크 업 지원
- 웨이크 업 신호 생성
- 웨이크 업 신호의 만료 시간
* 자동 버스 유휴 감지
* 오류 감지
- 비트 오류
- 버스 오류
- 응답 없음 오류
- 체크섬 오류
- 동기화 필드 오류
- 패리티 오류
* 송수신 데이터에 직접 메모리 액세스 (DMA)를 사용할 수있는 기능.
* 우선 순위 인코딩이 2 인 인터럽트 회선 :
- 수신
- 전송
- ID, 오류 및 상태
* LIN 2.0 체크섬 지원
* 프레임 처리를위한 향상된 동기화 기 Finite State Machine (FSM) 지원
* 확장 된 프레임 처리 개선
* 향상된 보오율 생성기
* wakeup 업데이트 / 수면 모드로 이동

28.1.3 블록 다이어그램

SCI / LIN 모듈은 LIN 프로토콜을 지원하기 위해 하위 블록이 추가 된 핵심 SCI 블록을 포함합니다.

SCI 모듈의 세 가지 주요 구성 요소는 다음과 같습니다.
* 송신기
* 보드 클럭 생성기
* 수신기

송신기 (TX)에는 이중 버퍼링을 수행하는 두 개의 주요 레지스터가 있습니다.
* 송신기 데이터 버퍼 레지스터 (SCITD)에는 CPU가 로드 한 데이터가 전송을 위해 시프트 레지스터로 전송됩니다.
* 트랜스미터 시프트 레지스터 (SCITXSHF)는 데이터 버퍼 (SCITD)에서 데이터를로드하고 
  한 번에 한 비트 씩 LINTX 핀으로 데이터를 시프트합니다.

보드 클럭 생성기

프로그래밍 가능한 보드 생성기는 VBUSP CLK에서 스케일 된 보드 클럭을 생성합니다.

수신기 (RX)에는 이중 버퍼링을 수행하는 두 개의 주요 레지스터가 있습니다.
* 수신기 시프트 레지스터 (SCIRXSHF)는 한 번에 1 비트 씩 LINRX 핀에서 데이터를 시프트하고
  완료 데이터를 수신 데이터 버퍼로 전송합니다.
* 수신기 데이터 버퍼 레지스터 (SCIRD)는 수신 시프트 레지스터에서 전송 된 수신 데이터를 포함합니다

SCI 수신기 및 송신기는 이중 버퍼링되며 각자 고유의 인 에이블 및 인터럽트 비트를 갖는다.
수신기 및 송신기는 전이중 모드에서 각각 독립적으로 또는 동시에 동작 될 수있다.
데이터 무결성을 보장하기 위해 SCI는 수신 한 데이터에서 중단, 패리티, 오버런 및 프레이밍 오류를 확인합니다.
비트 전송률 (보드)은 24 비트 보드 선택 레지스터를 통해 1,600 만 가지 이상의 서로 다른 속도로 프로그래밍 할 수 있습니다.
그림 28-1은 상세한 SCI 블록 다이어그램을 보여줍니다.
SCI / LIN 모듈은 오류 검출기 (패리티 계산기, 체크섬 계산기 및 비트 모니터), 마스크 필터, 동기화 장치 및 다중 버퍼 수신기 및 송신기가 추가 된 독립형 SCI를 기반으로합니다.
SCI 인터페이스, DMA 제어 서브 블록 및 보드 생성기는 LIN 호환성을위한 하드웨어 향상의 일부로 수정됩니다.
그림 28-2는 SCI / LIN 블록 다이어그램을 보여줍니다.

28.2 SCI

28.2.1 SCI 통신 형식

SCI 모듈은 많은 애플리케이션의 요구 사항을 충족하도록 구성 할 수 있습니다. 
통신 형식은 특정 애플리케이션에 따라 다르므로 SCI / LIN의 많은 속성은 사용자가 구성 할 수 있습니다.

아래 목록은 이러한 구성 옵션을 설명합니다.

* SCI 프레임 형식
* SCI 타이밍 모드
* SCI 보드율(보드란? 정보 전송 속도 단위)
* SCI 다중 프로세서 모드

28.2.1.1 SCI 프레임 형식

SCI는 프로그램 가능한 프레임 형식을 사용합니다. 모든 프레임은 다음과 같이 구성됩니다.

* 하나의 시작 비트
* 1 ~ 8 데이터 비트
* 0 또는 1 주소 비트
* 0 또는 1 패리티 비트
* 1 또는 2 스톱 비트

송신기와 수신기의 프레임 형식은 SCIGCR1 레지스터의 비트를 통해 프로그래밍 할 수 있습니다.
송수신 데이터는 모두 NRZ (Non Return to Zero) 형식이며 이는 전송 및 수신 회선이 유휴 상태 일 때 로직이 하이임을 의미합니다.
(유휴상태는 데이터 송수신이 이루어지지않는 기간에도 양자의 동기를 유지하기 위한 상태)

각 프레임 전송은 시작 비트로 시작하며,이 비트에서 송신기는 SCI 라인을 로우 (로직 로우)로 풀링한다.
시작 비트 다음에, 프레임 데이터가 보내지고 최하위 비트 우선 (LSB)이 수신됩니다.
SCI가 주소 - 비트 모드로 구성되었지만 SCI가 유휴 라인 모드로 구성되어있는 경우
어떤 프레임에도 존재하지 않으면 각 프레임에 주소 비트가 있습니다.
주소 비트가 있거나없는 프레임의 형식은 그림 28-3에 나와 있습니다.
PARITY ENA 비트가 설정되면 모든 프레임에 패리티 비트가 있습니다.
패리티 비트의 값은 프레임의 1 비트 수와 홀수 또는 짝수 패리티가 PARITY ENA 비트를 통해 선택되었는지 여부에 따라 다릅니다.
그림 28-3의 두 예제 모두 패리티를 사용할 수 있습니다.
모든 프레임은 하나의 스톱 비트를 포함하며 항상 하이 레벨입니다.
각 프레임의 끝에있는 이 상위 레벨은 통신 장치 간의 동기화를 보장하기 위해 프레임의 끝을 표시하는 데 사용됩니다.
SCIGCR1 레지스터의 STOP 비트가 설정되면 2 개의 스톱 비트가 전송됩니다.
그림 28-3에 표시된 예는 프레임 당 하나의 정지 비트를 사용합니다.


28.2.1.2 SCI 타이밍 모드

SCI는 SCIGCR1 레지스터의 TIMING MODE 비트를 사용하여
비동기 또는 동기 타이밍을 사용하도록 구성 할 수 있습니다.

28.2.1.2.1 비동기 타이밍 모드

비동기 타이밍 모드는 표준 범용 비동기 송수신기 (UART) 프로토콜을 사용하는 장치와 
인터페이스하기 위해 수신 및 전송 데이터 회선만을 사용합니다.
비동기 타이밍 모드에서 프레임의 각 비트는 16 SCI 보드 클럭 기간의 지속 시간을가집니다.
따라서 각 비트는 16 개의 샘플로 구성됩니다 (각 클록주기마다 하나씩).
SCI가 비동기 모드를 사용할 때 모든 통신 장치의 보드율은 가능한 한 일치해야합니다.
서로 다른 전송 속도로 통신하는 장치에서 수신 오류가 발생합니다.
비동기 타이밍 모드의 수신기의 경우, LINRX 핀의 하강 에지 이후 
첫 번째 4 개 샘플이 로직 레벨 0 인 경우 SCI는 유효한 시작 비트를 감지한다.

LINRX에서 하강 에지가 감지 되 자마자 SCI는 프레임이 수신 중이며
자신을 버스에 동기화한다고 가정합니다.
시작 비트 SCI가 유효한 시작 비트를 탐지하기 위해 적어도 
네 연속 SCI 보드 클럭주기 동안 LINRX 라인이 낮을 것으로 잡음을 해석하는 것을 방지합니다.

이 조건이 충족되지 않으면 버스가 유휴 상태로 간주됩니다.
유효한 시작 비트가 감지되면 SCI는 7 번째, 8 번째 및 9 번째 SCI 보드 클럭 기간 동안 
LINRX 라인 값을 샘플링하여 각 비트의 값을 결정한다.

SCI 수신기 시프트 레지스터에 저장된 값을 결정하기 위해
이 세 샘플의 다수결이 사용됩니다.
SCI는 비트의 중간에서 샘플링함으로써 전파 지연 및 상승 및 하강 시간과 
데이터 라인 노이즈로 인한 오류를 줄입니다.

그림 28-4는 수신기가 비동기 타이밍 모드에서 시작 비트와 데이터 비트를 샘플링하는 방법을 보여줍니다.

송신기는 16 SCI 보드 클럭 기간 동안 각 비트를 전송합니다.

비트에 대한 첫 번째 클럭주기 동안 송신기는 해당 비트의 값을 LINTX 핀으로 이동시킵니다.

그러면 송신기는 16 SCI 보드 클럭주기 동안 LINTX에서 현재 비트 값을 유지합니다.


28.2.1.2.2  동시동기식 모드 타이밍 모드


isosynchronous 타이밍 모드에서 프레임의 각 비트는 
정확히 1 보드 클럭주기의 지속 시간을 가지므로 단일 샘플로 구성됩니다.

이 타이밍 구성에서 송신기와 수신기는 다른 SCI와의 통신을 동기화하기 위해 SCICLK 핀을 사용해야한다.

이 모드는 SCICLK 핀을 사용할 수 없기 때문에 이 장치에서 지원되지 않습니다.


28.2.1.3 SCI 보드율


SCI / LIN은 주변 VCLK와 이 레지스터의 프리스케일러 P 및 M에 의해
 결정되는 내부적으로 생성 된 직렬 클록을 갖는다.

SCI는 BRSR 레지스터의 24 비트 정수 프리스케일러 P 값을 사용하여 필요한 보드 율을 선택합니다.

  추가 4 비트는 부분(아주작은)디바이더 M은 보드 속도 선택을 개선합니다.


28.2.1.3.1 초 분주 분할기, SCI 비동기식 모드


초 분주 분할기는 SCI 비동기 모드 (유휴 라인 및 주소 비트 모드)에서 사용할 수 있습니다.
4 비트 분수 디바이더 M (BRSR [27:24])을 기반으로하여, 
슈퍼 분수 디바이더는 추가 3 비트 변조 값을 사용합니다 (표 28-2 참조).

테이블에 1이있는 비트는 Tbit에 추가 된 VCLK 기간을 갖습니다.

  문자 길이가 10보다 큰 경우 변조 표는 표 28-2에 표시된 것처럼 원래 표의 롤오버 버전입니다 (표 28-1).

보드 레이트는 BRSR [30:28] 값에 따라 "d"분수로 평균화하는 데이터 필드에 따라 달라집니다
0 <d <1의 범위에있다.
  "U"값 (BRSR [30:28])을 기반으로 한 간단한 평균 "d"계산은 그림 28-5를 참조하십시오.
순간 비트 시간은 다음과 같이 TVCLK로 표시됩니다


28.2.1.4 SCI 다중 프로세서 통신 모드


일부 어플리케이션에서 SCI는 둘 이상의 직렬 통신 장치에 연결될 수 있습니다.

이러한 멀티 프로세서 구성에서
여러 프레임의 데이터가 연결된 모든 장치 또는 개별 장치로 전송 될 수 있습니다.
개별 장치로 전송되는 데이터의 경우 수신 장치는 언제 주소가 지정되는지 결정해야합니다.
메시지가 메시지를위한 것이 아닌 경우 장치는 다음 데이터를 무시할 수 있습니다.
두 장치 만 SCI 네트워크를 구성 할 때 주소 지정이 필요하지 않으므로 다중 프로세서 통신 체계가 필요하지 않습니다.
SCI는 COMM MODE 비트를 사용하여 선택할 수있는 두 개의 다중 프로세서 통신 모드를 지원합니다.

*유휴 회선 모드
* 주소 비트 모드

SCI가 멀티 프로세서 환경에서 사용되지 않으면 소프트웨어는 
모든 프레임을 데이터 프레임으로 간주 할 수 있습니다.

이 경우 유휴 라인과 주소 비트 모드 사이의 유일한 차이점은
주소 비트 프로토콜과 함께 전송 된 각 프레임에 여분의 비트 (주소 비트)가 있다는 것입니다.

SCI는 전송 및 수신 핀을 통해 동시에 데이터를 송수신 할 수있는 전이중 통신을 허용합니다.
그러나 SCI가 사용하는 프로토콜은 한 번에 하나의 장치 만 동일한 버스 회선에서 
데이터를 전송한다고 가정한고 하면 SCI는 중재를하지 않습니다.


28.2.1.4.1 유휴 라인 다중 프로세서 모드


유휴 라인 멀티 프로세서 모드에서 유휴 기간 (10 또는 그 이상의 유휴 비트)이
선행 된 프레임은 주소 프레임입니다.
10 유휴 비트보다 적은 프레임이 데이터 프레임입니다.
그림 28-6은 유휴선 모드의 여러 블록과 프레임의 형식을 보여줍니다.

유휴선 모드를 사용하여 주소 프레임을 전송하는 방법에는 두 가지가 있습니다.

방법 1 : 소프트웨어에서 의도적으로 유휴 기간을 마지막 데이터 프레임 전송 사이에 두십시오.
	이전 블록 및 새 블록의 주소 프레임사이에..
방법 2 : 자동으로 이전 블록의 마지막 데이터 프레임과 새 블록의 주소 프레임 사이에
	유휴 기간을 보내도록 SCI를 구성합니다.

방법 1은 소프트웨어의 지연 루프에 의해서만 달성되지만 
방법 2는 다음과 같은 방식으로 송신 버퍼와 TXWAKE 비트를 사용하여 구현할 수 있습니다.

1 단계 : TXWAKE 비트에 1을 쓴다.
2 단계 : 더미 데이터 값을 SCITD 레지스터에 쓴다. 
	이는 SCI가 휴지 기간을 전송기 시프트 레지스터가 비어있는 즉시.
3 단계 : SCI가 TXWAKE 플래그를 지울 때까지 기다린다.
4 단계 : 주소 값을 SCITD에 씁니다.

3 단계에서 알 수 있듯이 소프트웨어는 SCI가 TXWAKE 비트를 지울 때까지 기다려야한다.
그러나 SCI는 TXRDY를 설정하는 동시에(즉,SCITD에서 SCITXSHF로 데이터를 전송함)
TXWAKE 비트를 지 웁니다 

따라서 TXINTENA(transmit intterrupt enable) 비트가 설정되면 
SCITD(sci transmit data register)에서 SCITXSHF(수신시프트 레지스터) 로의 데이터 전송은
SCI가 TXWAKE 비트를 지우는 동시에 인터럽트를 발생시킨다.

이 인터럽트 방법을 사용하면 소프트웨어가 SCI가
이를 지우기 위해 TXWAKE 비트를 폴링 할 필요가 없다.

유휴 라인 멀티 프로세서 통신이 사용되는 경우,
소프트웨어는 주소 (위에서 언급 한 방법 중 하나를 사용) 전에 유휴 시간이
10 비트를 초과하는지 확인해야하며 소프트웨어는 전송할 데이터 프레임이
전송기에 빠르게 기록되도록해야합니다 프레임 사이의 10 비트 기간의 지연없이.
이러한 조건을 준수하지 않으면 
전송을 수신하는 다른 장치에서 데이터 해석 오류가 발생합니다.


28.2.1.4.2 주소 비트 멀티 프로세서 모드


주소 비트 프로토콜에서 각 프레임에는 
주소 비트라는 데이터 필드 바로 다음에 추가 비트가 있습니다.
주소 비트가 1로 설정된 프레임은 주소 프레임입니다. 
어드레스 비트가 0으로 설정된 프레임은 데이터 프레임이다.

유휴 기간 타이밍은 이 모드와 관련이 없습니다.

그림 28-7은 주소 비트 모드를 사용하는 여러 블록 및 프레임의 형식을 보여줍니다.

어드레스 비트 모드가 사용될 때,
TXWAKE 비트의 값은 어드레스 비트로서 전송 된 값이다.

주소 프레임을 보내려면 소프트웨어가 TXWAKE 비트를 설정해야합니다.
이 비트는 SCITD의 내용이 TXWAKE 레지스터에서 시프트됨에 따라 지워지므로
송신 된 모든 프레임은 TXWAKE 비트가 1로 기록 될 때를 제외하고는 데이터이다.

주소 프레임이 주소 비트 모드로 전송되기 전에 SCITD에 더미 쓰기가 필요하지 않습니다.
TXWAKE 비트가 1로 기록 된 후 SCITD에 쓰여진 첫 번째 바이트는 
주소 비트 모드가 사용될 때 주소 비트가 설정된 상태로 전송됩니다.



28.2.1.5 SCI 다중 버퍼 모드



인터럽트 모드 또는 DMA 모드에서 데이터를 수신 또는 전송할 때
CPU로드를 줄이기 위해 SCI / LIN 모듈에는 8 개의 개별 수신 및 송신 버퍼가 있습니다.
멀티 버퍼 모드는 MBUF MODE 비트를 설정하여 활성화됩니다.

멀티 버퍼 3 비트 카운터는 SCIRXSHF 레지스터에서
RDy 수신 버퍼로 전송 된 데이터 바이트를 카운트하고
TDy 송신 버퍼 레지스터는 SCITXSHF 레지스터에서 카운트합니다.
3 비트 비교 레지스터는 수신되거나 전송 될 것으로 예상되는 데이터 바이트 수를 포함합니다.
SCIFORMAT 레지스터의 LENGTH 값은 예상 길이를 나타내고 3 비트 비교 레지스터를로드하는 데 사용됩니다.

수신 인터럽트 (RX 인터럽트, SCIINTVECT0 및 SCIINTVECT1 레지스터 참조), SCIFLR 레지스터에 설정된 수신 준비 RXRDY 플래그 및 DMA 요청 (RXDMA)은
프레임에 대한 응답 수신 오류가없는 경우 응답 (예 : 프레임 오류 및 오버런 오류).
응답을 전송 한 후 전송 인터럽트 (TX 인터럽트) 및 전송 준비 플래그 (SCIFLR 레지스터의 TXRDY 플래그) 및 DMA 요청 (TXDMA)이 발생할 수 있습니다.

그림 28-8과 그림 28-9는 수신 및 전송 다중 버퍼 기능 블록 다이어그램을 보여줍니다.



28.2.2 SCI 인터럽트



SCI / LIN 모듈에는 벡터 인터럽트 관리 프로그램 (VIM) 모듈에 레벨 0과 레벨 1의 두 개의 인터럽트 라인이 있습니다 (그림 28-10 참조).

두 개의 오프셋 레지스터 SCIINTVECT0 및 SCIINTVECT1은 각 우선 순위 인코더에 따라 인터럽트를 트리거 한 플래그를 결정합니다.

각 인터럽트 조건에는 SCISETINT 및 SCICLRINT 레지스터의 인터럽트를 각각 활성화 / 비활성화하는 비트가 있습니다.


각 인터럽트에는 인터럽트 레벨 0 (INT0) 또는 인터럽트 레벨 1 (INT1)로 설정할 수있는 비트가 있습니다.

기본적으로 인터럽트는 인터럽트 수준 0에 있습니다. SCISETINTLVL은 주어진 인터럽트를 level1로 설정합니다.

SCICLEARINTLVL은 주어진 인터럽트 레벨을 디폴트 레벨 0으로 리셋합니다.

인터럽트 벡터 레지스터 SCIINTVECT0 및 SCIINTVECT1은 보류중인 인터럽트 라인 INT0 또는 INT1의 벡터를 반환합니다.

둘 이상의 인터럽트가 보류중인 경우 인터럽트 벡터 레지스터가 가장 높은 우선 순위의 인터럽트입니다.


28.2.2.1 송신 인터럽트


전송 인터럽트 기능을 사용하려면 SET TX INT 비트를 활성화하고 SET TX DMA 비트를 해제해야합니다.

송신 준비 (TXRDY) 플래그는 SCI가 SCITD의 내용을 시프트 레지스터 SCITXSHF로 전송할 때 설정된다.
TXRDY 플래그는 SCITD가 더 많은 데이터를로드 할 준비가되었음을 나타냅니다.
또한 SCITD와 SCITXSHF 레지스터가 모두 비어 있으면 SCI는 TX EMPTY 비트를 설정합니다.

SET TX INT 비트가 설정되면 TXRDY 플래그가 하이가되면 송신 인터럽트가 생성됩니다.

전송 인터럽트는 전송 DMA 요청과 달리 SET TX INT 비트를 설정 한 직후에 생성되지 않습니다.

전송 인터럽트는 SCITD에서 SCITXSHF 로의 첫 번째 전송 이후에만 생성됩니다.
즉, 인터럽트가 발생하기 전에 첫 번째 데이터가 SCITD에 쓰여 져야합니다.

추가 데이터를 전송하려면 전송 인터럽트 서비스 루틴에서 SCITD에 데이터를 쓸 수 있습니다.
SCITD 레지스터에 데이터를 쓰면 TXRDY 비트가 해제됩니다.
이 데이터가 SCITXSHF 레지스터로 이동되면 TXRDY 비트가 다시 설정됩니다.
CLR TX INT 비트를 설정하여 인터럽트 요청을 일시 중단 할 수 있습니다.

그러나 SET TX INT 비트가 다시 1로 설정되면 TXRDY 인터럽트가 다시 표시됩니다.
전송 인터럽트 요청은 다음 일련의 값이 SCITD에 쓰여질 때까지 TXENA 비트를 통한 송신기 비활성화,
소프트웨어 리셋 SWnRST 또는 장치 하드웨어 리셋에 의해 제거 될 수 있습니다.


28.2.2.2 수신 인터럽트



수신 준비 (RXRDY) 플래그는 SCI가 새로 수신 된 데이터를 SCIRXSHF에서 SCIRD로 전송할 때 설정됩니다.
따라서 RXRDY 플래그는 SCI에 읽을 새 데이터가 있음을 나타냅니다.
수신 인터럽트는 SET RX INT 비트에 의해 활성화된다.

SCI가 RXRDY 플래그를 설정할 때 SET RX INT가 설정되면 수신 인터럽트가 생성됩니다.

수신 된 데이터는 인터럽트 서비스 루틴에서 읽을 수 있습니다.
SCI와 DMA 컨트롤러가있는 장치에서 SET RX DMA ALL 및 SET RX DMA 비트는 반드시
인터럽트 기능을 선택하도록 해제되었습니다.

28.2.2.3 웨이크 업 인터럽트

SCI는 RX 라인의 버스 동작이 파워 다운 모드가되는 것을 막는 경우 WAKEUP 플래그를 설정한다.
입력 또는 RX 회선 활동으로 인해 절전 모드가 종료됩니다. 활성화 된 경우 (SET WAKEUP INT),
WAKEUP 플래그가 설정되면 웨이크 업 인터럽트가 트리거됩니다

28.2.2.4 오류 인터럽트

다음 오류 검출은 SCI 모듈에 의해 인터럽트와 함께 지원됩니다 :

* 패리티 오류 (PE)
* 프레임 오류 (FE)
* 브레이크 감지 오류 (BRKDT)
* 오버런 오류 (OE)
* 비트 오류 (BE)

이러한 모든 오류 (PE, FE, BRKDT, OE, BE)에 플래그가 지정되면 플래그가 설정된 오류에 대한 인터럽트가 활성화됩니다.

메시지가 프레임의 끝까지 감지되지 않으면 송신기와 수신자 모두에 대해 메시지가 유효합니다.

이들 각 플래그는 수신자 상태 (SCIFLR) 레지스터에 있습니다.

SCI / LIN 모듈에는 16 개의 인터럽트 소스가 있으며, SCI 모드에서는 8 개의 인터럽트가 지원됩니다 (표 28-4 참조).



28.2.3 SCI DMA 인터페이스

수신 (RXDMA 요청) 및 전송 (TXDMA 요청)에 대한 DMA 요청은 SCI / LIN 모듈에서 사용할 수 있습니다.
DMA는 멀티 버퍼 모드 비트 (MBUF MODE)의 활성화 여부에 따라 전송됩니다.
DMA 모듈 구성 참조

28.2.3.1 DMA 요청 수신

이 DMA 기능은 각각 SET RX DMA / CLR RX DMA 비트를 사용하여 CPU에 의해 활성화 / 비활성화됩니다.
DMA가 활성화 된 다중 버퍼링 SCI 모드에서 수신자는 수신 된 각 문자에 대해 RDy 버퍼를로드합니다.
RX DMA 요청은 프로그래밍 된 문자 수 (LENGTH)의 마지막 문자가 수신되고 해당 RDy 버퍼에 성공적으로 복사되면 트리거됩니다.

다중 버퍼 옵션이 비활성화 된 경우 예상되는 모든 응답 데이터 필드가 수신 될 때까지 DMA 요청이 바이트 단위로 생성됩니다.
다중 프로세서 모드에서 SCI는 주소 프레임에 대한 수신자 인터럽트와 데이터 프레임에 대한 DMA 요청 또는 둘 모두에 대한 DMA 요청을 생성 할 수 있습니다.
이것은 SET RX DMA ALL 비트에 의해 제어됩니다.

SLEEP 비트가 설정된 다중 프로세서 모드에서는 수신 된 데이터 프레임에 대해 DMA가 생성되지 않습니다.
소프트웨어는 데이터 프레임을 수신하기 전에 SLEEP 비트를 지워야합니다.

28.2.3.2 전송 DMA 요청

DMA 기능은 각각 SET TX DMA / CLR TX DMA 비트를 사용하여 CPU에 의해 활성화 / 비활성화됩니다.
다중 버퍼 SCI 모드에서 TXRDY 비트가 설정되거나 프로그래밍 된 문자 수 (LENGTH)
(LINTD0 및 LINTD1 레지스터의 송신 버퍼 TDy에 저장된 최대 8 데이터 바이트)가 전송 된 후 DMA 요청이 생성됩니다 
다음 송신을 위해 송신 버퍼를 재로드하기 위해서이다.
다중 버퍼 옵션이 비활성화되면 모든 바이트가 전송 될 때까지 바이트 단위로 DMA 요청이 생성됩니다.



28.2.4 SCI 구성



SCI가 데이터를 보내거나 받기 전에 레지스터가 올바르게 구성되어야합니다.
파워 업 또는 시스템 레벨 리셋시 SCI 레지스터의 각 비트는 기본 상태로 설정된다.
레지스터는 RESET 비트가 1로 설정된 후에만 쓸 수 있습니다.
특히 중요한 것은 SWnRST 비트입니다.
이 액티브 로우 비트는 0으로 초기화되고 SCI가 1로 프로그래밍 될 때까지 리셋 상태를 유지한다.
따라서 모든 SCI 구성은 SWnRST 비트에 1이 쓰여지기 전에 완료되어야한다.
다음 목록은 소프트웨어가 데이터를 전송하거나 수신하기 전에 수행해야하는 구성 단계를 자세히 설명합니다.
SCnRST가 SCI가 구성되는 전체 시간 동안 낮게 유지되는 한, 레지스터가 프로그래밍되는 순서는 중요하지 않다.

* RESET 비트를 설정하여 SCI를 활성화한다.
* SCI를 구성하기 전에 SWnRST를 0으로 클리어하십시오.
SCIGCR1을 프로그래밍하여 원하는 프레임 포맷을 선택하십시오.
* RX FUNC 및 TX FUNC 비트를 설정하여 SCI 기능을위한 LINRX 및 LINTX 핀을 구성하십시오.
* BRSR을 프로그래밍하여 통신에 사용할 전송 속도를 선택합니다.
* CLOCK 비트를 프로그래밍하여 내부 클럭을 선택하십시오.
* CONT 비트를 설정하여 SCI가 현재 수신 또는 수신 될 때까지 에뮬레이션 중단 점에 대해 정지하지 않도록합니다.
전송이 완료되었습니다 (이 비트는 에뮬레이션 환경에서만 사용됨).
* 송신기를 수신기에 내부적으로 연결하려면 LOOP BACK 비트를 설정합니다 (이 기능은
자체 테스트).
* 데이터를 수신 할 경우 수신기 활성화 RXENA 비트를 선택합니다.
* 데이터를 전송할 경우 전송 가능 TXENA 비트를 선택하십시오.
* SCI가 구성된 후 SWnRST를 1로 설정하십시오.
* 수신 또는 전송 데이터를 수행하십시오 (섹션 28.2.4.1 및 섹션 28.2.4.2 참조).



28.2.4.1 데이터 수신



RX FUNC 비트와 RXENA 비트가 1로 설정되면 SCI 수신기는 메시지를 수신 할 수 있습니다.
RX FUNC 비트가 설정되지 않으면 LINRX 핀은 SCI 펑크 션 핀이 아닌 범용 I / O 핀으로 동작한다.

SCI 모듈은 다음 모드 중 하나에서 데이터를 수신 할 수 있습니다.

* 단일 버퍼 (정상) 모드
* 다중 버퍼 모드
유효한 유휴 기간이 감지되면 데이터는 LINRX 핀에 도착하면 자동으로 수신됩니다.


28.2.4.1.1 단일 버퍼 모드에서 데이터 수신

싱글 버퍼 모드는 MBUF MODE 비트가 0 일 때 선택됩니다.
이 모드에서 SCI는 새로 수신 된 데이터를 SCIRXSHF에서 SCIRD로 전송할 때
RXRDY 비트를 설정합니다.
SCIRD의 새로운 데이터가 읽혀지면 SCI는 RXRDY 비트를 지 웁니다.

또한 데이터가 SCIRXSHF에서 SCIRD로 전송 될 때 SCI는 FE,OE 또는 PE로 전송할 수 있습니다.

이러한 오류 조건은 구성 가능한 인터럽트 기능으로 지원됩니다.
웨이크 업 및 브레이크 감지 상태 비트는 이러한 오류 중 하나가 발생해도 설정되지만
새 데이터가 SCIRD에로드되는 것과 동시에 발생하는 것은 아닙니다.

다음 방법으로 데이터를 수신 할 수 있습니다.

1. 폴링 수신 준비 플래그
2. 수신 인터럽트
3. DMA

폴링 방식에서 소프트웨어는 RXRDY 비트를 폴링하고 RXRDY가 하이로 설정되면 SCIRD 레지스터에서 데이터를 읽을 수 있습니다.
폴링 모드를 선택하면 CPU가 불필요하게 오버로드됩니다.

이를 피하기 위해 인터럽트 또는 DMA 방법을 사용할 수 있습니다.
인터럽트 방법을 사용하려면 SET RX INT 비트를 설정하고 DMA SET RX DMA 비트를 사용해야합니다.
RXRDY가 설정된 순간에 인터럽트 또는 DMA 요청이 생성됩니다.



시작!!!
28.2.4.1.2 다중 버퍼 모드에서 데이터 수신

멀티 버퍼 모드는 MBUF MODE 비트가 1 일 때 선택됩니다.

이 모드에서 SCI는 프로그램 된 수의 데이터가 수신 버퍼, 즉 전체 프레임에서 수신 될 때 RXRDY 비트를 설정합니다.

오류 상태 감지 로직은 전체 프레임을 모니터링한다는 점을 제외하면 단일 버퍼 모드와 동일합니다.

 단일 버퍼 모드와 마찬가지로 인터럽트, DMA 또는 폴링 방법을 사용하여 데이터를 읽을 수 있습니다.

 수신 된 데이터는 바이트 수를 기준으로 LINRD0 및 LINRD1 레지스터에서 읽어야합니다.

 LENGTH가 4보다 작거나 같으면 LINRD0 레지스터에 읽기가 "RXRDY"플래그를 지 웁니다.

 LENGTH가 4보다 크면 LINRD1 레지스터에 읽기가 "RXRDY"플래그를 지 웁니다.

28.2.4.2 데이터 전송

SCI 송신기는 TX FUNC 비트와 TXENA 비트가 1로 설정된 경우에 활성화됩니다.

 TX FUNC 비트가 설정되지 않으면 LINTX 핀은 SCI 기능 핀이 아닌 범용 I / O 핀으로 기능한다.

 TXENA가 1로 설정되기 전에 SCITD에 기록 된 값은 전송되지 않습니다.

 이 두 제어 비트는 SCI 송신기가 수신기와 독립적으로 비활성 상태로 유지되도록 해준다.

SCI 모듈은 다음 모드 중 하나에서 데이터를 전송할 수 있습니다 :

* 단일 버퍼 (정상) 모드
* 멀티 버퍼링 또는 버퍼링 된 SCI 모드.

28.2.4.2.1 단일 버퍼 모드에서 데이터 전송

싱글 버퍼 모드는 MBUF MODE 비트가 0 일 때 선택됩니다.

 이 모드에서 SCI는 SCITD에 쓰여질 데이터를 기다리고 SCITXSHF로 전송 한 다음 전송합니다.

 TXRDY 및 TX EMPTY 플래그는 전송 버퍼의 상태를 나타냅니다.

즉, 송신기가 데이터가 SCITD에 기록 될 준비가되면 TXRDY 비트가 설정됩니다.

 또한 SCITD 및 SCITXSHF가 비어 있으면 TX EMPTY 비트도 설정됩니다.

다음 방법으로 데이터를 전송할 수 있습니다.

1. 폴링 송신 준비 플래그
2. 수신 인터럽트
3. DMA

폴링 방식에서 소프트웨어는 TXRDY 비트가 SCITD 레지스터에 데이터를 쓰기 전에 하이로 폴링 할 수 있습니다.

CPU가이 폴링 메소드를 수행하여 불필요하게 오버로드됩니다.

 이를 피하기 위해 인터럽트 또는 DMA 방법을 사용할 수 있습니다.

 인터럽트 방법을 사용하려면 SET TX INT 비트를 설정하고 DMA SET TX DMA 비트를 사용해야합니다.

 TXRDY가 설정된 순간에 인터럽트 또는 DMA 요청이 생성됩니다.

 SCI가 모든 보류중인 프레임의 전송을 완료하면 SCITXSHF 레지스터와 SCITD는 비어 있고 TXRDY 비트가 설정되고 활성화 된 경우 인터럽트 / DMA 요청이 생성됩니다.

 모든 데이터가 전송되었으므로 인터럽트 / DMA 요청이 중지되어야합니다.

 이는 전송 인터럽트 (CLR TX INT) / DMA 요청 (CLR TX DMA 비트)을 비활성화하거나 송신기를 비활성화 (TXENA 비트 지우기)하여 수행 할 수 있습니다.

참고 : TXRDY 플래그는 SCIINTVECT0 또는 SCIINTVECT1 레지스터에서 해당 인터럽트 오프셋을 읽음으로써 지울 수 없습니다.

28.2.4.2.2 다중 버퍼 모드에서 데이터 전송

멀티 버퍼 모드는 MBUF MODE 비트가 1 일 때 선택됩니다.

 단일 버퍼 모드와 마찬가지로 소프트웨어는 폴링, 인터럽트 또는 DMA 방법을 사용하여 전송할 데이터를 쓸 수 있습니다.
 
전송할 데이터는 바이트 수에 따라 LINTD0 및 LINTD1 레지스터에 기록되어야합니다.

 SCI는 LINTD0 레지스터의 Byte 0 (TD0)에 데이터가 쓰여질 때까지 대기하고 프로그래밍 된 바이트 수를 SCITXSHF로 전송하여 하나씩 자동 전송합니다.











