TimeQuest Timing Analyzer report for Outs_16_Ports
Wed Mar 24 09:36:36 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'clock'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Minimum Pulse Width: 'clock'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Clock Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Outs_16_Ports                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -129.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_06[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_06[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_06[1]~reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.554  ; 8.554  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.616  ; 8.616  ; Rise       ; clock           ;
;  address[2] ; clock      ; 6.971  ; 6.971  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.657  ; 8.657  ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  address[5] ; clock      ; 10.220 ; 10.220 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.491  ; 7.491  ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.129  ; 6.129  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 6.050  ; 6.050  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 5.438  ; 5.438  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.950  ; 4.950  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.635  ; 4.635  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 6.050  ; 6.050  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.911  ; 4.911  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 5.131  ; 5.131  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.796  ; 4.796  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 5.143  ; 5.143  ; Rise       ; clock           ;
; write       ; clock      ; 5.886  ; 5.886  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -2.697 ; -2.697 ; Rise       ; clock           ;
;  address[0] ; clock      ; -4.567 ; -4.567 ; Rise       ; clock           ;
;  address[1] ; clock      ; -5.194 ; -5.194 ; Rise       ; clock           ;
;  address[2] ; clock      ; -4.298 ; -4.298 ; Rise       ; clock           ;
;  address[3] ; clock      ; -5.250 ; -5.250 ; Rise       ; clock           ;
;  address[4] ; clock      ; -6.926 ; -6.926 ; Rise       ; clock           ;
;  address[5] ; clock      ; -6.788 ; -6.788 ; Rise       ; clock           ;
;  address[6] ; clock      ; -4.576 ; -4.576 ; Rise       ; clock           ;
;  address[7] ; clock      ; -2.697 ; -2.697 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -3.221 ; -3.221 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -3.533 ; -3.533 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -3.237 ; -3.237 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -3.961 ; -3.961 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -3.369 ; -3.369 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -3.221 ; -3.221 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -3.536 ; -3.536 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -3.901 ; -3.901 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -3.244 ; -3.244 ; Rise       ; clock           ;
; write       ; clock      ; -2.454 ; -2.454 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.150 ; 6.150 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.153 ; 6.153 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 6.278 ; 6.278 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.260 ; 6.260 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 6.504 ; 6.504 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.220 ; 6.220 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.263 ; 6.263 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.504 ; 6.504 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 6.309 ; 6.309 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.279 ; 6.279 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.466 ; 6.466 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 6.036 ; 6.036 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.054 ; 6.054 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.242 ; 6.242 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.151 ; 6.151 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 5.998 ; 5.998 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 5.742 ; 5.742 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 6.922 ; 6.922 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.240 ; 6.240 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.922 ; 6.922 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 6.679 ; 6.679 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.714 ; 6.714 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.271 ; 6.271 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.058 ; 6.058 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.283 ; 6.283 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.374 ; 6.374 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.270 ; 6.270 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.048 ; 6.048 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.035 ; 6.035 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.097 ; 6.097 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 6.008 ; 6.008 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 5.989 ; 5.989 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 5.748 ; 5.748 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.583 ; 6.583 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.493 ; 6.493 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.277 ; 6.277 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.281 ; 6.281 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.310 ; 6.310 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.508 ; 6.508 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.583 ; 6.583 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.017 ; 6.017 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.223 ; 6.223 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.007 ; 6.007 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.454 ; 6.454 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.244 ; 6.244 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.455 ; 6.455 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.247 ; 6.247 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.074 ; 6.074 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 6.150 ; 6.150 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.150 ; 6.150 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.153 ; 6.153 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 6.278 ; 6.278 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.260 ; 6.260 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.220 ; 6.220 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.263 ; 6.263 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.504 ; 6.504 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 6.309 ; 6.309 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.279 ; 6.279 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.466 ; 6.466 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 6.036 ; 6.036 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.054 ; 6.054 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.242 ; 6.242 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.151 ; 6.151 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 5.998 ; 5.998 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 5.742 ; 5.742 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.240 ; 6.240 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.922 ; 6.922 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 6.679 ; 6.679 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.714 ; 6.714 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.271 ; 6.271 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.058 ; 6.058 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.283 ; 6.283 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.374 ; 6.374 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.270 ; 6.270 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.048 ; 6.048 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.035 ; 6.035 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.097 ; 6.097 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 6.008 ; 6.008 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 5.989 ; 5.989 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 5.748 ; 5.748 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.493 ; 6.493 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.277 ; 6.277 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.281 ; 6.281 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.310 ; 6.310 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.508 ; 6.508 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.583 ; 6.583 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.007 ; 6.007 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.017 ; 6.017 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.223 ; 6.223 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.007 ; 6.007 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.454 ; 6.454 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.244 ; 6.244 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.455 ; 6.455 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.247 ; 6.247 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.074 ; 6.074 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -129.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_00[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_00[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_01[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_01[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_02[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_02[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_03[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_03[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_04[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_04[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_05[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_05[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_06[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; port_Out_06[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; port_Out_06[1]~reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.235 ; 5.235 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  address[1] ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  address[2] ; clock      ; 3.629 ; 3.629 ; Rise       ; clock           ;
;  address[3] ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.235 ; 5.235 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.183 ; 5.183 ; Rise       ; clock           ;
;  address[6] ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  address[7] ; clock      ; 2.686 ; 2.686 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 3.239 ; 3.239 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.749 ; 2.749 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.560 ; 2.560 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.239 ; 3.239 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.679 ; 2.679 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.791 ; 2.791 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.624 ; 2.624 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.817 ; 2.817 ; Rise       ; clock           ;
; write       ; clock      ; 2.564 ; 2.564 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.074 ; -1.074 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.509 ; -2.509 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.792 ; -2.792 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.402 ; -2.402 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.798 ; -2.798 ; Rise       ; clock           ;
;  address[4] ; clock      ; -3.623 ; -3.623 ; Rise       ; clock           ;
;  address[5] ; clock      ; -3.571 ; -3.571 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.495 ; -2.495 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.074 ; -1.074 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.951 ; -1.951 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.842 ; -1.842 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -2.181 ; -2.181 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.950 ; -1.950 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -2.212 ; -2.212 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.839 ; -1.839 ; Rise       ; clock           ;
; write       ; clock      ; -0.952 ; -0.952 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.535 ; 3.535 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.544 ; 3.544 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.568 ; 3.568 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.398 ; 3.398 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.438 ; 3.438 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.486 ; 3.486 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.472 ; 3.472 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 3.543 ; 3.543 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 3.570 ; 3.570 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.527 ; 3.527 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 3.357 ; 3.357 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.331 ; 3.331 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.272 ; 3.272 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.321 ; 3.321 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.367 ; 3.367 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 3.342 ; 3.342 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.505 ; 3.505 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.562 ; 3.562 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.506 ; 3.506 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.371 ; 3.371 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 3.228 ; 3.228 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.388 ; 3.388 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.203 ; 3.203 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 3.844 ; 3.844 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.844 ; 3.844 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.495 ; 3.495 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.514 ; 3.514 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.628 ; 3.628 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.414 ; 3.414 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.500 ; 3.500 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 3.368 ; 3.368 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.451 ; 3.451 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 3.338 ; 3.338 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.335 ; 3.335 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.523 ; 3.523 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.522 ; 3.522 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.492 ; 3.492 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.483 ; 3.483 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 3.496 ; 3.496 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 3.559 ; 3.559 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.389 ; 3.389 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 3.508 ; 3.508 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.387 ; 3.387 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.559 ; 3.559 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 3.584 ; 3.584 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 3.420 ; 3.420 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.584 ; 3.584 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.439 ; 3.439 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.535 ; 3.535 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.544 ; 3.544 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.568 ; 3.568 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.398 ; 3.398 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.438 ; 3.438 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.486 ; 3.486 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.472 ; 3.472 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 3.543 ; 3.543 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 3.570 ; 3.570 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.527 ; 3.527 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 3.357 ; 3.357 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.331 ; 3.331 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.272 ; 3.272 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.321 ; 3.321 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.367 ; 3.367 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 3.342 ; 3.342 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.505 ; 3.505 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.562 ; 3.562 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.506 ; 3.506 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 3.203 ; 3.203 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.371 ; 3.371 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 3.228 ; 3.228 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.388 ; 3.388 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.203 ; 3.203 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.844 ; 3.844 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.495 ; 3.495 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.514 ; 3.514 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.628 ; 3.628 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.414 ; 3.414 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.500 ; 3.500 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 3.368 ; 3.368 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.451 ; 3.451 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 3.338 ; 3.338 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.335 ; 3.335 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.523 ; 3.523 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.522 ; 3.522 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.492 ; 3.492 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.483 ; 3.483 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 3.496 ; 3.496 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 3.387 ; 3.387 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.389 ; 3.389 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 3.508 ; 3.508 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.387 ; 3.387 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.559 ; 3.559 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 3.420 ; 3.420 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.584 ; 3.584 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.439 ; 3.439 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -129.38             ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -129.380            ;
+------------------+-------+------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.554  ; 8.554  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.616  ; 8.616  ; Rise       ; clock           ;
;  address[2] ; clock      ; 6.971  ; 6.971  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.657  ; 8.657  ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  address[5] ; clock      ; 10.220 ; 10.220 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.491  ; 7.491  ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.129  ; 6.129  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 6.050  ; 6.050  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 5.438  ; 5.438  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.950  ; 4.950  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.635  ; 4.635  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 6.050  ; 6.050  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.911  ; 4.911  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 5.131  ; 5.131  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.796  ; 4.796  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 5.143  ; 5.143  ; Rise       ; clock           ;
; write       ; clock      ; 5.886  ; 5.886  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.074 ; -1.074 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.509 ; -2.509 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.792 ; -2.792 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.402 ; -2.402 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.798 ; -2.798 ; Rise       ; clock           ;
;  address[4] ; clock      ; -3.623 ; -3.623 ; Rise       ; clock           ;
;  address[5] ; clock      ; -3.571 ; -3.571 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.495 ; -2.495 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.074 ; -1.074 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.951 ; -1.951 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.842 ; -1.842 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -2.181 ; -2.181 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.915 ; -1.915 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.950 ; -1.950 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -2.212 ; -2.212 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.839 ; -1.839 ; Rise       ; clock           ;
; write       ; clock      ; -0.952 ; -0.952 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.150 ; 6.150 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.153 ; 6.153 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 6.278 ; 6.278 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.260 ; 6.260 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 6.504 ; 6.504 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.220 ; 6.220 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.263 ; 6.263 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.504 ; 6.504 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 6.309 ; 6.309 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.279 ; 6.279 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.466 ; 6.466 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.356 ; 6.356 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 6.036 ; 6.036 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.068 ; 6.068 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 5.749 ; 5.749 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.054 ; 6.054 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.242 ; 6.242 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.151 ; 6.151 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.229 ; 6.229 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 5.998 ; 5.998 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 5.950 ; 5.950 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 5.742 ; 5.742 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 5.698 ; 5.698 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 6.922 ; 6.922 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.240 ; 6.240 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.922 ; 6.922 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 6.679 ; 6.679 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.052 ; 6.052 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.714 ; 6.714 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.517 ; 6.517 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.271 ; 6.271 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.058 ; 6.058 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.283 ; 6.283 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.547 ; 6.547 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.374 ; 6.374 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.270 ; 6.270 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.048 ; 6.048 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.035 ; 6.035 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.097 ; 6.097 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 6.008 ; 6.008 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 5.989 ; 5.989 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.109 ; 6.109 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 5.748 ; 5.748 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.583 ; 6.583 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.493 ; 6.493 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.277 ; 6.277 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.281 ; 6.281 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.310 ; 6.310 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.508 ; 6.508 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.583 ; 6.583 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.017 ; 6.017 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.223 ; 6.223 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.007 ; 6.007 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.454 ; 6.454 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.244 ; 6.244 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.455 ; 6.455 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.247 ; 6.247 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.074 ; 6.074 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_Out_00[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.643 ; 3.643 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.535 ; 3.535 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.544 ; 3.544 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.568 ; 3.568 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.379 ; 3.379 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.735 ; 3.735 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.398 ; 3.398 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.438 ; 3.438 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.486 ; 3.486 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.472 ; 3.472 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.556 ; 3.556 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 3.543 ; 3.543 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 3.570 ; 3.570 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.527 ; 3.527 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.548 ; 3.548 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 3.357 ; 3.357 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.511 ; 3.511 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.331 ; 3.331 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.272 ; 3.272 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.321 ; 3.321 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.367 ; 3.367 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 3.342 ; 3.342 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.505 ; 3.505 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.562 ; 3.562 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.549 ; 3.549 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.506 ; 3.506 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.462 ; 3.462 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 3.203 ; 3.203 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.343 ; 3.343 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.371 ; 3.371 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.311 ; 3.311 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 3.228 ; 3.228 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.388 ; 3.388 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.203 ; 3.203 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.494 ; 3.494 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.844 ; 3.844 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.495 ; 3.495 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.730 ; 3.730 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.514 ; 3.514 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.628 ; 3.628 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.531 ; 3.531 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.521 ; 3.521 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.646 ; 3.646 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.414 ; 3.414 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.500 ; 3.500 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 3.368 ; 3.368 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.451 ; 3.451 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 3.338 ; 3.338 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.335 ; 3.335 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.198 ; 3.198 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.456 ; 3.456 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.233 ; 3.233 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.412 ; 3.412 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.614 ; 3.614 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.411 ; 3.411 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.523 ; 3.523 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.522 ; 3.522 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.542 ; 3.542 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.419 ; 3.419 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.400 ; 3.400 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.492 ; 3.492 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.499 ; 3.499 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.483 ; 3.483 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 3.496 ; 3.496 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 3.387 ; 3.387 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.551 ; 3.551 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 3.507 ; 3.507 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.532 ; 3.532 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.389 ; 3.389 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 3.508 ; 3.508 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.387 ; 3.387 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.559 ; 3.559 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 3.420 ; 3.420 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.445 ; 3.445 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.584 ; 3.584 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.429 ; 3.429 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.439 ; 3.439 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.526 ; 3.526 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 1408  ; 1408 ;
; Unconstrained Output Ports      ; 128   ; 128  ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 24 09:36:30 2021
Info: Command: quartus_sta Outs_16_Ports -c Outs_16_Ports
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Outs_16_Ports.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -129.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -129.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Wed Mar 24 09:36:36 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


