#Substrate Graph
# noVertices
30
# noArcs
136
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 1246 1246 1
2 1253 1253 1
3 985 985 1
4 1371 1371 1
5 1609 1609 1
6 500 500 1
7 600 600 0
8 823 823 1
9 299 299 0
10 1316 1316 1
11 336 336 0
12 150 150 0
13 437 437 1
14 1572 1572 1
15 37 37 0
16 37 37 0
17 299 299 0
18 299 299 0
19 150 150 0
20 1085 1085 1
21 1222 1222 1
22 150 150 0
23 1060 1060 1
24 960 960 1
25 150 150 0
26 237 237 0
27 1296 1296 1
28 150 150 0
29 125 125 0
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 5 7 75
5 0 7 75
1 2 4 218
2 1 4 218
1 9 1 112
9 1 1 112
1 24 1 218
24 1 1 218
1 14 4 218
14 1 4 218
1 21 3 218
21 1 3 218
1 3 7 187
3 1 7 187
2 3 4 187
3 2 4 187
2 7 1 150
7 2 1 150
2 12 1 75
12 2 1 75
2 23 6 187
23 2 6 187
2 5 4 218
5 2 4 218
2 4 4 218
4 2 4 218
3 4 3 187
4 3 3 187
3 6 4 125
6 3 4 125
3 11 6 112
11 3 6 112
3 14 3 187
14 3 3 187
4 5 3 218
5 4 3 218
4 13 1 125
13 4 1 125
4 14 5 218
14 4 5 218
4 10 4 218
10 4 4 218
4 8 8 187
8 4 8 187
5 6 1 125
6 5 1 125
5 11 1 112
11 5 1 112
5 9 6 112
9 5 6 112
5 14 6 250
14 5 6 250
5 27 4 218
27 5 4 218
5 10 3 281
10 5 3 281
6 10 3 125
10 6 3 125
6 27 3 125
27 6 3 125
7 8 3 150
8 7 3 150
7 20 1 150
20 7 1 150
7 21 4 150
21 7 4 150
8 19 1 75
19 8 1 75
8 26 45 112
26 8 45 112
8 23 1 187
23 8 1 187
8 17 3 112
17 8 3 112
9 18 1 75
18 9 1 75
10 14 3 250
14 10 3 250
10 15 1 37
15 10 1 37
10 16 1 37
16 10 1 37
10 29 6 75
29 10 6 75
10 27 1 218
27 10 1 218
10 25 5 75
25 10 5 75
11 27 5 112
27 11 5 112
12 14 4 75
14 12 4 75
13 17 1 112
17 13 1 112
13 23 7 125
23 13 7 125
13 19 3 75
19 13 3 75
14 20 6 187
20 14 6 187
14 23 5 187
23 14 5 187
17 26 5 75
26 17 5 75
18 24 1 112
24 18 1 112
18 21 4 112
21 18 4 112
20 21 5 187
21 20 5 187
20 23 3 187
23 20 3 187
20 24 1 187
24 20 1 187
20 27 4 187
27 20 4 187
21 22 1 75
22 21 1 75
21 23 4 187
23 21 4 187
21 27 1 218
27 21 1 218
21 28 2 75
28 21 2 75
22 24 4 75
24 22 4 75
24 25 5 75
25 24 5 75
24 27 3 218
27 24 3 218
24 28 5 75
28 24 5 75
26 29 45 50
29 26 45 50
