---
title: "01 Verilog HDL数字集成电路设计方法概述"
date: 2022-11-02T23:03:28+08:00
draft: false
weight: 1
---

- `Verilog HDL`在数字集成电路设计流程中的作用

 ![image-20221102230421512](C:\Users\杨云召\AppData\Roaming\Typora\typora-user-images\image-20221102230421512.png)

- `IP`核实具有知识产权核的集成电路芯核的总称，是经过反复验证的、具有特定功能的宏模块，且该模块与芯片制造工艺无关，可以移植到不同的半导体工艺中。

- 半导体`IP`（`Intellectual Property`）指在集成电路设计中，经过验证的、可重复使用且具备特定功能的集成电路模块，通常由第三方开发。`IP`内核可以许可给另一方，也可以由一个单独方拥有和使用。`IP`能帮助降低芯片开发的难度、缩短芯片的开发周期并提升芯片性能，是集成电路产业链上游关键环节，主要客户是设计厂商。

  
