TimeQuest Timing Analyzer report for smart_farm
Mon Jun 03 23:05:02 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; smart_farm                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; smart_farm.sdc ; OK     ; Mon Jun 03 23:05:01 2024 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 139.9 MHz ; 139.9 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.852 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.683 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.852 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.082      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 12.857 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 7.077      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.010 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.924      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.011 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.923      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.019 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.915      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.026 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.908      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.034 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.900      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
; 13.109 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.825      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.IDLE           ; Controller:u_Controller|c_state.IDLE           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|runnig_time[2]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|c_state.RUNNING        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.RUNNING_2      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.LIGHT_READ_2   ; Controller:u_Controller|c_state.LIGHT_READ_2   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.SETTING        ; Controller:u_Controller|c_state.SETTING        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.LIGHT_READ     ; Controller:u_Controller|c_state.LIGHT_READ     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Controller:u_Controller|c_state.SETTING_2      ; Controller:u_Controller|c_state.SETTING_2      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; Controller:u_Controller|runnig_time[0]         ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.373 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.376 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.377 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; Controller:u_Controller|led_out[6]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.377 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; Controller:u_Controller|led_out[5]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.377 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; Controller:u_Controller|led_out[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.378 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.379 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; Controller:u_Controller|led_out[4]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; Controller:u_Controller|led_out[2]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; Controller:u_Controller|led_out[0]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.381 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.602      ;
; 0.383 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.602      ;
; 0.383 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.388 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.606      ;
; 0.390 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.391 ; Controller:u_Controller|sec_counter[25]        ; Controller:u_Controller|sec_counter[25]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.392 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.392 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.394 ; byte2ascill:u_byte2ascill|c_state.S4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.397 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.615      ;
; 0.399 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.400 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.618      ;
; 0.401 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.619      ;
; 0.404 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.622      ;
; 0.405 ; spi_master_adc:u_spi_master_adc|cnt[4]         ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.624      ;
; 0.413 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.632      ;
; 0.413 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.632      ;
; 0.415 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.634      ;
; 0.415 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.634      ;
; 0.415 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.634      ;
; 0.429 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.647      ;
; 0.432 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.650      ;
; 0.473 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; Controller:u_Controller|led_out[7]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.692      ;
; 0.477 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.695      ;
; 0.479 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; Controller:u_Controller|led_out[3]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.524 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.528 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.746      ;
; 0.529 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.748      ;
; 0.529 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.748      ;
; 0.529 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.748      ;
; 0.534 ; d_start                                        ; d2_start                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.752      ;
; 0.545 ; Controller:u_Controller|c_state.FND1           ; Controller:u_Controller|morning_signal         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.763      ;
; 0.555 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; Controller:u_Controller|sec_counter[13]        ; Controller:u_Controller|sec_counter[13]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.S4           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; Controller:u_Controller|sec_counter[3]         ; Controller:u_Controller|sec_counter[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; Controller:u_Controller|sec_counter[19]        ; Controller:u_Controller|sec_counter[19]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; Controller:u_Controller|sec_counter[15]        ; Controller:u_Controller|sec_counter[15]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; Controller:u_Controller|sec_counter[1]         ; Controller:u_Controller|sec_counter[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; Controller:u_Controller|sec_counter[5]         ; Controller:u_Controller|sec_counter[5]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; Controller:u_Controller|sec_counter[14]        ; Controller:u_Controller|sec_counter[14]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; Controller:u_Controller|sec_counter[17]        ; Controller:u_Controller|sec_counter[17]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[0]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[1]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[2]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[3]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[4]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[5]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[6]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[7]             ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|after_signal           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.FND1           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.FND2           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.IDLE           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.LIGHT_READ     ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.LIGHT_READ_2   ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|morning_signal         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[0]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[10]        ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[11]        ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[12]        ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[1]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[2]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[3]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[4]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[5]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[6]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[7]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[8]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[9]         ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_start                                       ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_start                                        ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; 9.687 ; 9.871        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|Day_done               ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.DONE           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING_2      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.SETTING        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.SETTING_2      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|motor_signal           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[0]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[1]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[2]         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[13]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[14]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[15]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[16]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[17]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[18]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[19]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[20]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[21]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[22]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[23]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[24]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[25]        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S4           ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; bt_setting     ; clk        ; 1.985 ; 2.430 ; Rise       ; clk             ;
; bt_start       ; clk        ; 2.009 ; 2.463 ; Rise       ; clk             ;
; push_spi_start ; clk        ; 2.020 ; 2.467 ; Rise       ; clk             ;
; sdata          ; clk        ; 1.953 ; 2.421 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; bt_setting     ; clk        ; -1.589 ; -2.031 ; Rise       ; clk             ;
; bt_start       ; clk        ; -1.613 ; -2.064 ; Rise       ; clk             ;
; push_spi_start ; clk        ; -1.624 ; -2.067 ; Rise       ; clk             ;
; sdata          ; clk        ; -1.574 ; -2.030 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 8.019 ; 7.988 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 6.608 ; 6.528 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 6.424 ; 6.349 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 6.201 ; 6.107 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 5.910 ; 5.842 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 6.442 ; 6.367 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 6.221 ; 6.127 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 6.608 ; 6.528 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 6.742 ; 6.664 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 6.742 ; 6.664 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 6.112 ; 6.152 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 6.715 ; 6.631 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 6.426 ; 6.351 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 6.705 ; 6.621 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 6.826 ; 6.907 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 7.300 ; 7.427 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 5.948 ; 5.990 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 5.960 ; 6.001 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 7.300 ; 7.427 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 5.932 ; 5.973 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 6.221 ; 6.276 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 6.220 ; 6.264 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 6.516 ; 6.579 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 6.315 ; 6.388 ; Rise       ; clk             ;
; motor_signal ; clk        ; 6.826 ; 6.907 ; Rise       ; clk             ;
; sclk         ; clk        ; 7.050 ; 7.034 ; Rise       ; clk             ;
; txd          ; clk        ; 6.375 ; 6.451 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 7.799 ; 7.771 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 5.699 ; 5.712 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 5.913 ; 5.945 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 5.699 ; 5.713 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 5.775 ; 5.712 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 5.932 ; 5.963 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 5.719 ; 5.733 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 6.091 ; 6.117 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 6.220 ; 6.249 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 6.220 ; 6.249 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 5.915 ; 5.944 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 6.391 ; 6.421 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 6.391 ; 6.421 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 5.942 ; 5.944 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 6.193 ; 6.216 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 5.915 ; 5.947 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 6.183 ; 6.206 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 6.665 ; 6.742 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 5.805 ; 5.843 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 5.819 ; 5.860 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 5.831 ; 5.870 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 7.166 ; 7.292 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 5.805 ; 5.843 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 6.082 ; 6.135 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 6.081 ; 6.124 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 6.366 ; 6.426 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 6.174 ; 6.243 ; Rise       ; clk             ;
; motor_signal ; clk        ; 6.665 ; 6.742 ; Rise       ; clk             ;
; sclk         ; clk        ; 6.869 ; 6.856 ; Rise       ; clk             ;
; txd          ; clk        ; 6.231 ; 6.304 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.13 MHz ; 154.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.512 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.680 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.512 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.429      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.514 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.427      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.639 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.302      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.653 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.288      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.654 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.287      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.664 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.277      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.671 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.270      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
; 13.732 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.054     ; 6.209      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; byte2ascill:u_byte2ascill|c_state.W4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Controller:u_Controller|c_state.SETTING        ; Controller:u_Controller|c_state.SETTING        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Controller:u_Controller|c_state.SETTING_2      ; Controller:u_Controller|c_state.SETTING_2      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|c_state.IDLE           ; Controller:u_Controller|c_state.IDLE           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|runnig_time[2]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|c_state.RUNNING        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.RUNNING_2      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|c_state.LIGHT_READ_2   ; Controller:u_Controller|c_state.LIGHT_READ_2   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Controller:u_Controller|c_state.LIGHT_READ     ; Controller:u_Controller|c_state.LIGHT_READ     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; Controller:u_Controller|runnig_time[0]         ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.337 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; Controller:u_Controller|led_out[6]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; Controller:u_Controller|led_out[5]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; Controller:u_Controller|led_out[1]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.337 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.338 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; Controller:u_Controller|led_out[4]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; Controller:u_Controller|led_out[2]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; Controller:u_Controller|led_out[0]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.341 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.345 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.347 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; Controller:u_Controller|sec_counter[25]        ; Controller:u_Controller|sec_counter[25]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.349 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.349 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.349 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.352 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.551      ;
; 0.355 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; byte2ascill:u_byte2ascill|c_state.S4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.364 ; spi_master_adc:u_spi_master_adc|cnt[4]         ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.367 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.565      ;
; 0.375 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.376 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.575      ;
; 0.377 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.576      ;
; 0.378 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.577      ;
; 0.378 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.577      ;
; 0.390 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.588      ;
; 0.393 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.591      ;
; 0.421 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; Controller:u_Controller|led_out[7]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.619      ;
; 0.423 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.622      ;
; 0.427 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; Controller:u_Controller|led_out[3]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.625      ;
; 0.432 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.462 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.661      ;
; 0.462 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.661      ;
; 0.463 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.662      ;
; 0.469 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.667      ;
; 0.472 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.670      ;
; 0.479 ; d_start                                        ; d2_start                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.677      ;
; 0.490 ; Controller:u_Controller|c_state.FND1           ; Controller:u_Controller|morning_signal         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.688      ;
; 0.499 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.S4           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; Controller:u_Controller|sec_counter[13]        ; Controller:u_Controller|sec_counter[13]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; Controller:u_Controller|sec_counter[3]         ; Controller:u_Controller|sec_counter[3]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; Controller:u_Controller|sec_counter[15]        ; Controller:u_Controller|sec_counter[15]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; Controller:u_Controller|sec_counter[19]        ; Controller:u_Controller|sec_counter[19]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; Controller:u_Controller|sec_counter[1]         ; Controller:u_Controller|sec_counter[1]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; Controller:u_Controller|sec_counter[14]        ; Controller:u_Controller|sec_counter[14]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; Controller:u_Controller|sec_counter[17]        ; Controller:u_Controller|sec_counter[17]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; Controller:u_Controller|sec_counter[5]         ; Controller:u_Controller|sec_counter[5]         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; Controller:u_Controller|sec_counter[23]        ; Controller:u_Controller|sec_counter[23]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[0]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[1]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[2]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[3]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[4]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[5]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[6]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[7]             ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[0]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[10]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[11]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[12]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[13]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[14]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[15]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[16]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[17]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[18]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[19]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[1]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[20]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[21]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[22]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[23]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[24]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[25]        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[2]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[3]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[4]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[5]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[6]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[7]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[8]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[9]         ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|Day_done               ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.DONE           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING_2      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.SETTING        ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.SETTING_2      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|motor_signal           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[0]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[1]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[2]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S4           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W4           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_setting                                     ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_setting                                      ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; 9.684 ; 9.868        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; bt_setting     ; clk        ; 1.704 ; 2.080 ; Rise       ; clk             ;
; bt_start       ; clk        ; 1.735 ; 2.110 ; Rise       ; clk             ;
; push_spi_start ; clk        ; 1.737 ; 2.115 ; Rise       ; clk             ;
; sdata          ; clk        ; 1.673 ; 2.051 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; bt_setting     ; clk        ; -1.355 ; -1.727 ; Rise       ; clk             ;
; bt_start       ; clk        ; -1.387 ; -1.758 ; Rise       ; clk             ;
; push_spi_start ; clk        ; -1.388 ; -1.762 ; Rise       ; clk             ;
; sdata          ; clk        ; -1.340 ; -1.708 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 7.424 ; 7.563 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 6.177 ; 6.168 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 6.031 ; 6.005 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 5.816 ; 5.782 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 5.578 ; 5.540 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 6.051 ; 6.021 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 5.836 ; 5.802 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 6.177 ; 6.168 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 6.300 ; 6.295 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 6.300 ; 6.295 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 6.438 ; 6.464 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 6.438 ; 6.464 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 6.438 ; 6.464 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 5.798 ; 5.772 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 6.274 ; 6.265 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 6.037 ; 6.011 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 6.264 ; 6.255 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 6.487 ; 6.478 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 7.015 ; 7.089 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 5.665 ; 5.649 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 5.670 ; 5.664 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 7.015 ; 7.089 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 5.653 ; 5.640 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 5.914 ; 5.911 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 5.912 ; 5.896 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 6.185 ; 6.169 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 6.000 ; 5.999 ; Rise       ; clk             ;
; motor_signal ; clk        ; 6.487 ; 6.478 ; Rise       ; clk             ;
; sclk         ; clk        ; 6.586 ; 6.674 ; Rise       ; clk             ;
; txd          ; clk        ; 6.055 ; 6.092 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 7.229 ; 7.365 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 5.370 ; 5.424 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 5.576 ; 5.637 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 5.370 ; 5.424 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 5.458 ; 5.424 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 5.595 ; 5.654 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 5.390 ; 5.444 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 5.716 ; 5.794 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 5.834 ; 5.917 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 5.834 ; 5.917 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 5.581 ; 5.587 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 5.966 ; 6.078 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 5.966 ; 6.078 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 5.636 ; 5.587 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 5.809 ; 5.887 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 5.581 ; 5.643 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 5.799 ; 5.877 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 6.340 ; 6.332 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 5.539 ; 5.527 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 5.550 ; 5.534 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 5.556 ; 5.549 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 6.895 ; 6.969 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 5.539 ; 5.527 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 5.791 ; 5.787 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 5.788 ; 5.772 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 6.050 ; 6.035 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 5.873 ; 5.872 ; Rise       ; clk             ;
; motor_signal ; clk        ; 6.340 ; 6.332 ; Rise       ; clk             ;
; sclk         ; clk        ; 6.427 ; 6.513 ; Rise       ; clk             ;
; txd          ; clk        ; 5.925 ; 5.961 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.876 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.441 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.876 ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.075      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.878 ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.073      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.925 ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.026      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.935 ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.016      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.940 ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.011      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.959 ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.992      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.960 ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; uart_tx:u_uart_tx|cnt_tx_div[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.991      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
; 15.985 ; uart_tx:u_uart_tx|cnt_tx_div[11] ; uart_tx:u_uart_tx|cnt_tx_div[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.966      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.W4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Controller:u_Controller|c_state.SETTING        ; Controller:u_Controller|c_state.SETTING        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Controller:u_Controller|c_state.SETTING_2      ; Controller:u_Controller|c_state.SETTING_2      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Controller:u_Controller|runnig_time[2]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|c_state.RUNNING        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.RUNNING_2      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.189 ; Controller:u_Controller|c_state.IDLE           ; Controller:u_Controller|c_state.IDLE           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.189 ; Controller:u_Controller|c_state.LIGHT_READ_2   ; Controller:u_Controller|c_state.LIGHT_READ_2   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.189 ; Controller:u_Controller|c_state.LIGHT_READ     ; Controller:u_Controller|c_state.LIGHT_READ     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.189 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.307      ;
; 0.193 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx:u_uart_tx|cnt_bit[0]                   ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; Controller:u_Controller|runnig_time[0]         ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.313      ;
; 0.196 ; uart_tx:u_uart_tx|tx_data[6]                   ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.201 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.319      ;
; 0.202 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; Controller:u_Controller|led_out[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; byte2ascill:u_byte2ascill|data_out[6]          ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.320      ;
; 0.203 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; Controller:u_Controller|led_out[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.203 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; Controller:u_Controller|led_out[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.203 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; uart_tx:u_uart_tx|cnt_tx_div[12]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; Controller:u_Controller|led_out[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.205 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; Controller:u_Controller|led_out[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.205 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; Controller:u_Controller|led_out[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.205 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; byte2ascill:u_byte2ascill|c_state.S4           ; byte2ascill:u_byte2ascill|c_state.W4           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; Controller:u_Controller|sec_counter[25]        ; Controller:u_Controller|sec_counter[25]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; byte2ascill:u_byte2ascill|c_state.S3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.209 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.213 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.214 ; Controller:u_Controller|runnig_time[1]         ; Controller:u_Controller|runnig_time[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.216 ; spi_master_adc:u_spi_master_adc|cnt[4]         ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.335      ;
; 0.218 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.219 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.219 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.219 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.220 ; spi_master_adc:u_spi_master_adc|sclk_rise      ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.339      ;
; 0.226 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.231 ; Controller:u_Controller|c_state.RUNNING        ; Controller:u_Controller|runnig_time[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.350      ;
; 0.253 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; Controller:u_Controller|led_out[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.372      ;
; 0.253 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.S1           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; Controller:u_Controller|led_out[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.274 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.278 ; d_start                                        ; d2_start                                       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.396      ;
; 0.279 ; Controller:u_Controller|c_state.RUNNING_2      ; Controller:u_Controller|c_state.DONE           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.284 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.403      ;
; 0.284 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.404      ;
; 0.287 ; Controller:u_Controller|c_state.FND1           ; Controller:u_Controller|morning_signal         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.405      ;
; 0.295 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.S4           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; uart_tx:u_uart_tx|cnt_tx_div[11]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Controller:u_Controller|sec_counter[13]        ; Controller:u_Controller|sec_counter[13]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; Controller:u_Controller|sec_counter[19]        ; Controller:u_Controller|sec_counter[19]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; uart_tx:u_uart_tx|cnt_tx_div[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; uart_tx:u_uart_tx|cnt_tx_div[7]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; uart_tx:u_uart_tx|cnt_tx_div[9]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Controller:u_Controller|sec_counter[3]         ; Controller:u_Controller|sec_counter[3]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; Controller:u_Controller|sec_counter[5]         ; Controller:u_Controller|sec_counter[5]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; Controller:u_Controller|sec_counter[15]        ; Controller:u_Controller|sec_counter[15]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; uart_tx:u_uart_tx|cnt_tx_div[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; uart_tx:u_uart_tx|cnt_tx_div[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; uart_tx:u_uart_tx|cnt_tx_div[10]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Controller:u_Controller|sec_counter[1]         ; Controller:u_Controller|sec_counter[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[0]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[1]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[2]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[3]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[4]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[5]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[6]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|led_out[7]             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[10]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[11]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[12]               ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[4]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[5]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[6]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[7]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[8]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[9]                ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|after_signal           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.DONE           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.FND1           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.FND2           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.IDLE           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.LIGHT_READ     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.LIGHT_READ_2   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|c_state.RUNNING_2      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|morning_signal         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|motor_signal           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[0]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[1]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|runnig_time[2]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[13]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[14]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[15]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[16]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[17]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[18]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[19]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[20]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[21]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[22]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[23]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[24]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Controller:u_Controller|sec_counter[25]        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S4           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W4           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d2_start                                       ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_start                                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; bt_setting     ; clk        ; 1.113 ; 1.733 ; Rise       ; clk             ;
; bt_start       ; clk        ; 1.152 ; 1.768 ; Rise       ; clk             ;
; push_spi_start ; clk        ; 1.140 ; 1.757 ; Rise       ; clk             ;
; sdata          ; clk        ; 1.086 ; 1.694 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; bt_setting     ; clk        ; -0.886 ; -1.505 ; Rise       ; clk             ;
; bt_start       ; clk        ; -0.927 ; -1.541 ; Rise       ; clk             ;
; push_spi_start ; clk        ; -0.914 ; -1.531 ; Rise       ; clk             ;
; sdata          ; clk        ; -0.873 ; -1.472 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 4.919 ; 4.683 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 3.976 ; 3.847 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 3.852 ; 3.737 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 3.723 ; 3.621 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 3.624 ; 3.521 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 3.875 ; 3.760 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 3.743 ; 3.641 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 3.976 ; 3.847 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 4.048 ; 3.908 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 4.048 ; 3.908 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 4.175 ; 4.007 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 4.175 ; 4.007 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 4.175 ; 4.007 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 3.609 ; 3.709 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 4.027 ; 3.887 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 3.862 ; 3.735 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 4.017 ; 3.877 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 4.108 ; 4.261 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 4.481 ; 4.703 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 3.562 ; 3.633 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 3.572 ; 3.645 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 4.481 ; 4.703 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 3.577 ; 3.648 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 3.746 ; 3.848 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 3.742 ; 3.834 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 3.918 ; 4.041 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 3.800 ; 3.905 ; Rise       ; clk             ;
; motor_signal ; clk        ; 4.108 ; 4.261 ; Rise       ; clk             ;
; sclk         ; clk        ; 4.324 ; 4.141 ; Rise       ; clk             ;
; txd          ; clk        ; 3.888 ; 3.986 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 4.785 ; 4.559 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 3.444 ; 3.400 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 3.567 ; 3.510 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 3.444 ; 3.400 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 3.543 ; 3.445 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 3.590 ; 3.534 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 3.464 ; 3.420 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 3.686 ; 3.617 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 3.756 ; 3.675 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 3.756 ; 3.675 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 3.518 ; 3.508 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 3.877 ; 3.769 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 3.877 ; 3.769 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 3.518 ; 3.589 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 3.736 ; 3.655 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 3.576 ; 3.508 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 3.726 ; 3.645 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 4.015 ; 4.161 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 3.489 ; 3.557 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 3.489 ; 3.557 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 3.499 ; 3.568 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 4.405 ; 4.623 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 3.504 ; 3.571 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 3.667 ; 3.764 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 3.663 ; 3.750 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 3.832 ; 3.950 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 3.720 ; 3.820 ; Rise       ; clk             ;
; motor_signal ; clk        ; 4.015 ; 4.161 ; Rise       ; clk             ;
; sclk         ; clk        ; 4.215 ; 4.040 ; Rise       ; clk             ;
; txd          ; clk        ; 3.803 ; 3.896 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.852 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
;  clk             ; 12.852 ; 0.187 ; N/A      ; N/A     ; 9.441               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; bt_setting     ; clk        ; 1.985 ; 2.430 ; Rise       ; clk             ;
; bt_start       ; clk        ; 2.009 ; 2.463 ; Rise       ; clk             ;
; push_spi_start ; clk        ; 2.020 ; 2.467 ; Rise       ; clk             ;
; sdata          ; clk        ; 1.953 ; 2.421 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; bt_setting     ; clk        ; -0.886 ; -1.505 ; Rise       ; clk             ;
; bt_start       ; clk        ; -0.927 ; -1.541 ; Rise       ; clk             ;
; push_spi_start ; clk        ; -0.914 ; -1.531 ; Rise       ; clk             ;
; sdata          ; clk        ; -0.873 ; -1.472 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 8.019 ; 7.988 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 6.608 ; 6.528 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 6.424 ; 6.349 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 6.201 ; 6.107 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 5.910 ; 5.842 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 6.442 ; 6.367 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 6.221 ; 6.127 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 6.608 ; 6.528 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 6.742 ; 6.664 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 6.742 ; 6.664 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 6.922 ; 6.844 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 6.112 ; 6.152 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 6.715 ; 6.631 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 6.426 ; 6.351 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 6.705 ; 6.621 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 6.826 ; 6.907 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 7.300 ; 7.427 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 5.948 ; 5.990 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 5.960 ; 6.001 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 7.300 ; 7.427 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 5.932 ; 5.973 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 6.221 ; 6.276 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 6.220 ; 6.264 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 6.516 ; 6.579 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 6.315 ; 6.388 ; Rise       ; clk             ;
; motor_signal ; clk        ; 6.826 ; 6.907 ; Rise       ; clk             ;
; sclk         ; clk        ; 7.050 ; 7.034 ; Rise       ; clk             ;
; txd          ; clk        ; 6.375 ; 6.451 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; cs_n         ; clk        ; 4.785 ; 4.559 ; Rise       ; clk             ;
; fnd1[*]      ; clk        ; 3.444 ; 3.400 ; Rise       ; clk             ;
;  fnd1[0]     ; clk        ; 3.567 ; 3.510 ; Rise       ; clk             ;
;  fnd1[1]     ; clk        ; 3.444 ; 3.400 ; Rise       ; clk             ;
;  fnd1[2]     ; clk        ; 3.543 ; 3.445 ; Rise       ; clk             ;
;  fnd1[4]     ; clk        ; 3.590 ; 3.534 ; Rise       ; clk             ;
;  fnd1[5]     ; clk        ; 3.464 ; 3.420 ; Rise       ; clk             ;
;  fnd1[6]     ; clk        ; 3.686 ; 3.617 ; Rise       ; clk             ;
; fnd2[*]      ; clk        ; 3.756 ; 3.675 ; Rise       ; clk             ;
;  fnd2[6]     ; clk        ; 3.756 ; 3.675 ; Rise       ; clk             ;
; fnd3[*]      ; clk        ; 3.518 ; 3.508 ; Rise       ; clk             ;
;  fnd3[0]     ; clk        ; 3.877 ; 3.769 ; Rise       ; clk             ;
;  fnd3[1]     ; clk        ; 3.877 ; 3.769 ; Rise       ; clk             ;
;  fnd3[2]     ; clk        ; 3.518 ; 3.589 ; Rise       ; clk             ;
;  fnd3[4]     ; clk        ; 3.736 ; 3.655 ; Rise       ; clk             ;
;  fnd3[5]     ; clk        ; 3.576 ; 3.508 ; Rise       ; clk             ;
;  fnd3[6]     ; clk        ; 3.726 ; 3.645 ; Rise       ; clk             ;
; heat_signal  ; clk        ; 4.015 ; 4.161 ; Rise       ; clk             ;
; led_out[*]   ; clk        ; 3.489 ; 3.557 ; Rise       ; clk             ;
;  led_out[0]  ; clk        ; 3.489 ; 3.557 ; Rise       ; clk             ;
;  led_out[1]  ; clk        ; 3.499 ; 3.568 ; Rise       ; clk             ;
;  led_out[2]  ; clk        ; 4.405 ; 4.623 ; Rise       ; clk             ;
;  led_out[3]  ; clk        ; 3.504 ; 3.571 ; Rise       ; clk             ;
;  led_out[4]  ; clk        ; 3.667 ; 3.764 ; Rise       ; clk             ;
;  led_out[5]  ; clk        ; 3.663 ; 3.750 ; Rise       ; clk             ;
;  led_out[6]  ; clk        ; 3.832 ; 3.950 ; Rise       ; clk             ;
;  led_out[7]  ; clk        ; 3.720 ; 3.820 ; Rise       ; clk             ;
; motor_signal ; clk        ; 4.015 ; 4.161 ; Rise       ; clk             ;
; sclk         ; clk        ; 4.215 ; 4.040 ; Rise       ; clk             ;
; txd          ; clk        ; 3.803 ; 3.896 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; heat_signal   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; motor_signal  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; portb[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; portb[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; portb[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; portb[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdata                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bt_setting              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; push_spi_start          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; bt_start                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; heat_signal   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; motor_signal  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; portb[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; portb[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; portb[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; portb[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; heat_signal   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; motor_signal  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; portb[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; portb[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; portb[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; portb[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2315     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2315     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 124   ; 124  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jun 03 23:05:00 2024
Info: Command: quartus_sta smart_farm -c smart_farm
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'smart_farm.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.852
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.852               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.683               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 13.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.512               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.680               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.876               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.441               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Mon Jun 03 23:05:02 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


