eclipse.preferences.version=1
veride.ui.PropertyPages.DocumentationPreferencePage_enable_project_specific_settings=false
veride_build_profiles_auto_compile_uvm_en_DATA\ |\ SRAM\ BIST\ test_profile=true
veride_build_profiles_auto_compile_uvm_en_DATA\ |\ SRAM\ ECC_profile=true
veride_build_profiles_auto_compile_uvm_en_DATA\ |\ buffer_test_profile=true
veride_build_profiles_auto_compile_uvm_en_DATA\ |\ pdcm_buffer_test_profile=true
veride_build_profiles_auto_compile_uvm_en_DSI3\ |\ dsi3_block_tb_profile=true
veride_build_profiles_auto_compile_uvm_en_DSI3\ |\ dsi3_shift_profile=true
veride_build_profiles_auto_compile_uvm_en_DSI3\ |\ receiver_tb_profile=true
veride_build_profiles_auto_compile_uvm_en_DSI3\ |\ tdma_buffer_profile=true
veride_build_profiles_auto_compile_uvm_en_OTHERS\ |\ command_control_tb_profile=true
veride_build_profiles_auto_compile_uvm_en_OTHERS\ |\ ecc_test_profile=true
veride_build_profiles_auto_compile_uvm_en_OTHERS\ |\ main_fsm_test_profile=true
veride_build_profiles_auto_compile_uvm_en_OTHERS\ |\ timebase_test_profile=true
veride_build_profiles_auto_compile_uvm_en_SPI\ |\ spi_core_tb_profile=true
veride_build_profiles_auto_compile_uvm_en_SPI\ |\ spi_tb_profile=true
veride_build_profiles_auto_compile_uvm_en_UVM\ |\ easier_uvm_test_profile=true
veride_build_profiles_auto_compile_uvm_en_UVM\ |\ spi_frames_test_profile=true
veride_build_profiles_auto_compile_uvm_en_design_profile=false
veride_build_profiles_auto_compile_uvm_en_tb_eugene_profile=true
veride_build_profiles_auto_compile_uvm_en_top_uvm_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DATA\ |\ SRAM\ BIST\ test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DATA\ |\ SRAM\ ECC_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DATA\ |\ buffer_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DATA\ |\ pdcm_buffer_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DSI3\ |\ dsi3_block_tb_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DSI3\ |\ dsi3_shift_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DSI3\ |\ receiver_tb_profile=true
veride_build_profiles_auto_compile_uvm_home_en_DSI3\ |\ tdma_buffer_profile=true
veride_build_profiles_auto_compile_uvm_home_en_OTHERS\ |\ command_control_tb_profile=true
veride_build_profiles_auto_compile_uvm_home_en_OTHERS\ |\ ecc_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_OTHERS\ |\ main_fsm_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_OTHERS\ |\ timebase_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_SPI\ |\ spi_core_tb_profile=true
veride_build_profiles_auto_compile_uvm_home_en_SPI\ |\ spi_tb_profile=true
veride_build_profiles_auto_compile_uvm_home_en_UVM\ |\ easier_uvm_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_UVM\ |\ spi_frames_test_profile=true
veride_build_profiles_auto_compile_uvm_home_en_design_profile=true
veride_build_profiles_auto_compile_uvm_home_en_scan_shell_profile=true
veride_build_profiles_auto_compile_uvm_home_en_tb_eugene_profile=true
veride_build_profiles_auto_compile_uvm_home_en_top_uvm_profile=true
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DATA\ |\ SRAM\ BIST\ test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DATA\ |\ SRAM\ ECC_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DATA\ |\ buffer_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DATA\ |\ pdcm_buffer_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DSI3\ |\ dsi3_block_tb_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DSI3\ |\ dsi3_shift_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DSI3\ |\ receiver_tb_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_DSI3\ |\ tdma_buffer_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_OTHERS\ |\ command_control_tb_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_OTHERS\ |\ ecc_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_OTHERS\ |\ main_fsm_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_OTHERS\ |\ timebase_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_SPI\ |\ spi_core_tb_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_SPI\ |\ spi_tb_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_UVM\ |\ easier_uvm_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_UVM\ |\ spi_frames_test_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_design_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_scan_shell_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_tb_eugene_profile=false
veride_build_profiles_auto_compile_uvm_shipped_with_veride_en_top_uvm_profile=false
veride_build_profiles_auto_import_uvm_package_en_DATA\ |\ SRAM\ BIST\ test_profile=true
veride_build_profiles_auto_import_uvm_package_en_DATA\ |\ SRAM\ ECC_profile=true
veride_build_profiles_auto_import_uvm_package_en_DATA\ |\ buffer_test_profile=true
veride_build_profiles_auto_import_uvm_package_en_DATA\ |\ pdcm_buffer_test_profile=true
veride_build_profiles_auto_import_uvm_package_en_DSI3\ |\ dsi3_block_tb_profile=true
veride_build_profiles_auto_import_uvm_package_en_DSI3\ |\ dsi3_shift_profile=true
veride_build_profiles_auto_import_uvm_package_en_DSI3\ |\ receiver_tb_profile=true
veride_build_profiles_auto_import_uvm_package_en_DSI3\ |\ tdma_buffer_profile=true
veride_build_profiles_auto_import_uvm_package_en_OTHERS\ |\ command_control_tb_profile=true
veride_build_profiles_auto_import_uvm_package_en_OTHERS\ |\ ecc_test_profile=true
veride_build_profiles_auto_import_uvm_package_en_OTHERS\ |\ main_fsm_test_profile=true
veride_build_profiles_auto_import_uvm_package_en_OTHERS\ |\ timebase_test_profile=true
veride_build_profiles_auto_import_uvm_package_en_SPI\ |\ spi_core_tb_profile=true
veride_build_profiles_auto_import_uvm_package_en_SPI\ |\ spi_tb_profile=true
veride_build_profiles_auto_import_uvm_package_en_design_profile=true
veride_build_profiles_auto_import_uvm_package_en_scan_shell_profile=true
veride_build_profiles_auto_import_uvm_package_en_top_uvm_profile=false
veride_build_profiles_compilation_unit_paths_DATA\ |\ SRAM\ BIST\ test_profile=DIGITAL/DATA_STORAGE/tb/tb_sram_bist/sram_bist_test.cud
veride_build_profiles_compilation_unit_paths_DATA\ |\ SRAM\ ECC_profile=DIGITAL/DATA_STORAGE/tb/tb_sram_ecc/sram_ecc_test.cud
veride_build_profiles_compilation_unit_paths_DATA\ |\ buffer_test_profile=DIGITAL/DATA_STORAGE/tb/tb_buffer/buffer_test.cud
veride_build_profiles_compilation_unit_paths_DATA\ |\ pdcm_buffer_test_profile=DIGITAL/DATA_STORAGE/tb/tb_pdcm_buffer/buffer_test.cud
veride_build_profiles_compilation_unit_paths_DSI3\ |\ dsi3_block_tb_profile=DIGITAL/DSI3_MASTER/tb/tb_dsi3_block/tb_dsi3_block.cud
veride_build_profiles_compilation_unit_paths_DSI3\ |\ dsi3_shift_profile=DIGITAL/DSI3_MASTER/tb/tb_shift/tb_dsi3_shift.cud
veride_build_profiles_compilation_unit_paths_DSI3\ |\ receiver_tb_profile=DIGITAL/DSI3_MASTER/tb/tb_dsi3_receiver/tb_dsi3_receive.cud
veride_build_profiles_compilation_unit_paths_DSI3\ |\ tdma_buffer_profile=DIGITAL/DSI3_MASTER/tb/tb_tdma_buffer/tb_tdma_buffer.cud
veride_build_profiles_compilation_unit_paths_OTHERS\ |\ command_control_tb_profile=DIGITAL/tb/tb_command_control/command_control_test.cud
veride_build_profiles_compilation_unit_paths_OTHERS\ |\ ecc_test_profile=DIGITAL/ECC/tb/tb_ecc_register/ecc_test.cud
veride_build_profiles_compilation_unit_paths_OTHERS\ |\ main_fsm_test_profile=DIGITAL/MAIN_CONTROL/tb/tb_main_fsm/main_fsm_test.cud
veride_build_profiles_compilation_unit_paths_OTHERS\ |\ timebase_test_profile=DIGITAL/TIMEBASE/tb/timebase_test.cud
veride_build_profiles_compilation_unit_paths_SPI\ |\ spi_core_tb_profile=DIGITAL/SPI/tb/tb_spi_core/spi_core_test.cud
veride_build_profiles_compilation_unit_paths_SPI\ |\ spi_tb_profile=DIGITAL/SPI/tb/tb_spi/spi_test.cud
veride_build_profiles_compilation_unit_paths_UVM\ |\ easier_uvm_test_profile=DIGITAL/EASIER_UVM/tb/easier_uvm.cud
veride_build_profiles_compilation_unit_paths_UVM\ |\ spi_frames_test_profile=DIGITAL/EASIER_UVM/tb_spi_frames/spi_frames_test.cud
veride_build_profiles_compilation_unit_paths_design_profile=DIGITAL/design.cud
veride_build_profiles_compilation_unit_paths_scan_shell_profile=DIGITAL/be_run/test/hdl/scan_shell.cud
veride_build_profiles_compilation_unit_paths_tb_eugene_profile=DIGITAL/tb_eugene/tb_cud.f
veride_build_profiles_compilation_unit_paths_top_uvm_profile=top_uvm.cud
veride_build_profiles_default_ruleset_DATA\ |\ SRAM\ BIST\ test_profile=testbench
veride_build_profiles_default_ruleset_DATA\ |\ SRAM\ ECC_profile=testbench
veride_build_profiles_default_ruleset_DATA\ |\ buffer_test_profile=testbench
veride_build_profiles_default_ruleset_DATA\ |\ pdcm_buffer_test_profile=testbench
veride_build_profiles_default_ruleset_DSI3\ |\ dsi3_block_tb_profile=testbench
veride_build_profiles_default_ruleset_DSI3\ |\ dsi3_shift_profile=testbench
veride_build_profiles_default_ruleset_DSI3\ |\ receiver_tb_profile=testbench
veride_build_profiles_default_ruleset_DSI3\ |\ tdma_buffer_profile=testbench
veride_build_profiles_default_ruleset_OTHERS\ |\ command_control_tb_profile=testbench
veride_build_profiles_default_ruleset_OTHERS\ |\ ecc_test_profile=testbench
veride_build_profiles_default_ruleset_OTHERS\ |\ main_fsm_test_profile=testbench
veride_build_profiles_default_ruleset_OTHERS\ |\ timebase_test_profile=testbench
veride_build_profiles_default_ruleset_SPI\ |\ spi_core_tb_profile=testbench
veride_build_profiles_default_ruleset_SPI\ |\ spi_tb_profile=testbench
veride_build_profiles_default_ruleset_UVM\ |\ easier_uvm_test_profile=testbench
veride_build_profiles_default_ruleset_UVM\ |\ spi_frames_test_profile=testbench
veride_build_profiles_default_ruleset_design_profile=testbench
veride_build_profiles_default_ruleset_scan_shell_profile=testbench
veride_build_profiles_default_ruleset_tb_eugene_profile=testbench
veride_build_profiles_default_ruleset_top_uvm_profile=testbench
veride_build_profiles_use_workspace_cud_paths_settings_en_DATA\ |\ SRAM\ BIST\ test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DATA\ |\ SRAM\ ECC_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DATA\ |\ buffer_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DATA\ |\ pdcm_buffer_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DSI3\ |\ dsi3_block_tb_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DSI3\ |\ dsi3_shift_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DSI3\ |\ receiver_tb_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_DSI3\ |\ tdma_buffer_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_OTHERS\ |\ command_control_tb_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_OTHERS\ |\ ecc_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_OTHERS\ |\ main_fsm_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_OTHERS\ |\ timebase_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_SPI\ |\ spi_core_tb_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_SPI\ |\ spi_tb_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_UVM\ |\ easier_uvm_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_UVM\ |\ spi_frames_test_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_design_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_scan_shell_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_tb_eugene_profile=false
veride_build_profiles_use_workspace_cud_paths_settings_en_top_uvm_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DATA\ |\ SRAM\ BIST\ test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DATA\ |\ SRAM\ ECC_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DATA\ |\ buffer_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DATA\ |\ pdcm_buffer_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DSI3\ |\ dsi3_block_tb_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DSI3\ |\ dsi3_shift_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DSI3\ |\ receiver_tb_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_DSI3\ |\ tdma_buffer_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_OTHERS\ |\ command_control_tb_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_OTHERS\ |\ ecc_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_OTHERS\ |\ main_fsm_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_OTHERS\ |\ timebase_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_SPI\ |\ spi_core_tb_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_SPI\ |\ spi_tb_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_UVM\ |\ easier_uvm_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_UVM\ |\ spi_frames_test_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_design_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_scan_shell_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_tb_eugene_profile=false
veride_build_profiles_use_workspace_default_ruleset_en_top_uvm_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DATA\ |\ SRAM\ BIST\ test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DATA\ |\ SRAM\ ECC_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DATA\ |\ buffer_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DATA\ |\ pdcm_buffer_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DSI3\ |\ dsi3_block_tb_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DSI3\ |\ dsi3_shift_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DSI3\ |\ receiver_tb_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_DSI3\ |\ tdma_buffer_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_OTHERS\ |\ command_control_tb_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_OTHERS\ |\ ecc_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_OTHERS\ |\ main_fsm_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_OTHERS\ |\ timebase_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_SPI\ |\ spi_core_tb_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_SPI\ |\ spi_tb_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_UVM\ |\ easier_uvm_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_UVM\ |\ spi_frames_test_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_design_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_scan_shell_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_tb_eugene_profile=false
veride_build_profiles_use_workspace_uvm_settings_en_top_uvm_profile=false
veride_build_profiles_working_dir_inc_dir_en_DATA\ |\ SRAM\ BIST\ test_profile=true
veride_build_profiles_working_dir_inc_dir_en_DATA\ |\ SRAM\ ECC_profile=true
veride_build_profiles_working_dir_inc_dir_en_DATA\ |\ buffer_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_DATA\ |\ pdcm_buffer_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_DSI3\ |\ dsi3_block_tb_profile=true
veride_build_profiles_working_dir_inc_dir_en_DSI3\ |\ dsi3_shift_profile=true
veride_build_profiles_working_dir_inc_dir_en_DSI3\ |\ receiver_tb_profile=true
veride_build_profiles_working_dir_inc_dir_en_DSI3\ |\ tdma_buffer_profile=true
veride_build_profiles_working_dir_inc_dir_en_OTHERS\ |\ command_control_tb_profile=true
veride_build_profiles_working_dir_inc_dir_en_OTHERS\ |\ ecc_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_OTHERS\ |\ main_fsm_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_OTHERS\ |\ timebase_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_SPI\ |\ spi_core_tb_profile=true
veride_build_profiles_working_dir_inc_dir_en_SPI\ |\ spi_tb_profile=true
veride_build_profiles_working_dir_inc_dir_en_UVM\ |\ easier_uvm_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_UVM\ |\ spi_frames_test_profile=true
veride_build_profiles_working_dir_inc_dir_en_design_profile=true
veride_build_profiles_working_dir_inc_dir_en_scan_shell_profile=true
veride_build_profiles_working_dir_inc_dir_en_tb_eugene_profile=true
veride_build_profiles_working_dir_inc_dir_en_top_uvm_profile=true
veride_build_profiles_working_dir_relative_paths_en_DATA\ |\ SRAM\ BIST\ test_profile=true
veride_build_profiles_working_dir_relative_paths_en_DATA\ |\ SRAM\ ECC_profile=true
veride_build_profiles_working_dir_relative_paths_en_DATA\ |\ buffer_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_DATA\ |\ pdcm_buffer_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_DSI3\ |\ dsi3_block_tb_profile=true
veride_build_profiles_working_dir_relative_paths_en_DSI3\ |\ dsi3_shift_profile=true
veride_build_profiles_working_dir_relative_paths_en_DSI3\ |\ receiver_tb_profile=true
veride_build_profiles_working_dir_relative_paths_en_DSI3\ |\ tdma_buffer_profile=true
veride_build_profiles_working_dir_relative_paths_en_OTHERS\ |\ command_control_tb_profile=true
veride_build_profiles_working_dir_relative_paths_en_OTHERS\ |\ ecc_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_OTHERS\ |\ main_fsm_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_OTHERS\ |\ timebase_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_SPI\ |\ spi_core_tb_profile=true
veride_build_profiles_working_dir_relative_paths_en_SPI\ |\ spi_tb_profile=true
veride_build_profiles_working_dir_relative_paths_en_UVM\ |\ easier_uvm_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_UVM\ |\ spi_frames_test_profile=true
veride_build_profiles_working_dir_relative_paths_en_design_profile=true
veride_build_profiles_working_dir_relative_paths_en_scan_shell_profile=true
veride_build_profiles_working_dir_relative_paths_en_tb_eugene_profile=true
veride_build_profiles_working_dir_relative_paths_en_top_uvm_profile=true
veride_documentation_block_comment_and_asterisk_en=true
veride_documentation_block_comment_and_asterisk_mode=Text
veride_documentation_block_comment_en=true
veride_documentation_block_comment_mode=Text
veride_documentation_single_line_comment_and_slash_en=true
veride_documentation_single_line_comment_and_slash_mode=Text
veride_documentation_single_line_comment_en=true
veride_documentation_single_line_comment_mode=Text
veride_multi_active_profile_block_profile_active_profiles_Build_Profiles_profile=design
veride_multi_active_profile_block_profile_names_Build_Profiles_profile=top_uvm;tb_eugene;design;DATA | buffer_test;DATA | pdcm_buffer_test;DATA | SRAM BIST test;DATA | SRAM ECC;DSI3 | dsi3_block_tb;DSI3 | receiver_tb;DSI3 | dsi3_shift;DSI3 | tdma_buffer;SPI | spi_core_tb;SPI | spi_tb;OTHERS | command_control_tb;OTHERS | ecc_test;OTHERS | main_fsm_test;OTHERS | timebase_test;scan_shell;UVM | easier_uvm_test;UVM | spi_frames_test
